特開2023-176661固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023176661
(43)【公開日】2023-12-13
(54)【発明の名称】固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタ
(51)【国際特許分類】
H01L 21/336 20060101AFI20231206BHJP
H01L 29/786 20060101ALI20231206BHJP
H01L 21/265 20060101ALI20231206BHJP
H01L 21/425 20060101ALI20231206BHJP
【ＦＩ】
H01L29/78 617V
H01L29/78 618B
H01L29/78 617L
H01L29/78 617M
H01L29/78 617T
H01L21/265 Y
H01L21/425
【審査請求】有
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2022089076
(22)【出願日】2022-05-31
(71)【出願人】
【識別番号】000003942
【氏名又は名称】日新電機株式会社
(74)【代理人】
【識別番号】100121441
【弁理士】
【氏名又は名称】西村 竜平
(74)【代理人】
【識別番号】100154704
【弁理士】
【氏名又は名称】齊藤 真大
(74)【代理人】
【識別番号】100206151
【弁理士】
【氏名又は名称】中村 惇志
(74)【代理人】
【識別番号】100218187
【弁理士】
【氏名又は名称】前田 治子
(72)【発明者】
【氏名】酒井 敏彦
(72)【発明者】
【氏名】安東 靖典
【テーマコード（参考）】
5F110
【Ｆターム（参考）】
5F110AA01
5F110AA02
5F110AA06
5F110AA08
5F110CC02
5F110DD01
5F110DD02
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE09
5F110EE14
5F110EE43
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF07
5F110FF09
5F110FF30
5F110FF36
5F110GG01
5F110GG15
5F110GG19
5F110GG43
5F110HJ13
5F110HJ22
5F110HL04
5F110HL11
5F110HL23
5F110NN02
5F110NN23
5F110NN35
5F110QQ11
(57)【要約】 （修正有）
【課題】半導体デバイスに用いられる絶縁膜内に膜質の低下を抑えながら必要な固定電荷を効率よく生成する。
【解決手段】半導体デバイスに用いられる絶縁膜内の固定電荷を制御する方法であって、基板２と、チャネル層３と、ゲート絶縁層４と、ゲート電極層５と、絶縁層６と、ソース電極７及びドレイン電極８と、を有する薄膜トランジスタ１は、絶縁膜（ゲート絶縁層４）の表面に金属膜（第１ゲート電極層５１）を形成し、当該金属膜を介して絶縁膜にイオン注入を行うことにより絶縁膜中に固定電荷を発現させる。
【選択図】図３
【解決手段】半導体デバイスに用いられる絶縁膜内の固定電荷を制御する方法であって、基板２と、チャネル層３と、ゲート絶縁層４と、ゲート電極層５と、絶縁層６と、ソース電極７及びドレイン電極８と、を有する薄膜トランジスタ１は、絶縁膜（ゲート絶縁層４）の表面に金属膜（第１ゲート電極層５１）を形成し、当該金属膜を介して絶縁膜にイオン注入を行うことにより絶縁膜中に固定電荷を発現させる。
【選択図】図３
【特許請求の範囲】
【請求項1】
半導体デバイスに用いられる絶縁膜内の固定電荷を制御する方法であって、
前記絶縁膜の表面に金属膜を形成し、当該金属膜を介して前記絶縁膜にイオン注入を行うことにより前記絶縁膜中に固定電荷を発現させる固定電荷制御方法。
前記絶縁膜の表面に金属膜を形成し、当該金属膜を介して前記絶縁膜にイオン注入を行うことにより前記絶縁膜中に固定電荷を発現させる固定電荷制御方法。
【請求項2】
前記金属膜の厚みが前記イオン注入によるイオンの平均飛程と略同一であり、かつ
前記金属膜の厚みと前記絶縁膜の厚みの和が、前記イオン注入によるイオンの平均飛程とその標準偏差の和よりも大きい請求項１に記載の固定電荷制御方法。
前記金属膜の厚みと前記絶縁膜の厚みの和が、前記イオン注入によるイオンの平均飛程とその標準偏差の和よりも大きい請求項１に記載の固定電荷制御方法。
【請求項3】
前記絶縁膜が、酸化膜、窒化膜又は酸窒化膜を含んで構成されるものである請求項１に記載の固定電荷制御方法。
【請求項4】
前記金属膜が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金から構成されるものである請求項１に記載の固定電荷制御方法。
【請求項5】
前記イオン注入で注入するイオン種は、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上である請求項１に記載の固定電荷制御方法。
【請求項6】
トップゲート型の薄膜トランジスタの製造方法であって、
絶縁性の基板の表面に酸化物半導体材料からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の表面にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面に金属材料からなる第１ゲート電極層を形成する第１ゲート電極形成工程と、
前記第１ゲート電極層を介して前記ゲート絶縁層にイオン注入を行う第１イオン注入工程と、を含む薄膜トランジスタの製造方法。
絶縁性の基板の表面に酸化物半導体材料からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の表面にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面に金属材料からなる第１ゲート電極層を形成する第１ゲート電極形成工程と、
前記第１ゲート電極層を介して前記ゲート絶縁層にイオン注入を行う第１イオン注入工程と、を含む薄膜トランジスタの製造方法。
【請求項7】
前記第１イオン注入工程の後、前記第１ゲート電極層の表面に、前記第１ゲート電極層よりも厚みが大きい金属材料からなる第２ゲート電極層を形成する第２ゲート電極形成工程を更に含む請求項６に記載の薄膜トランジスタの製造方法。
【請求項8】
前記第２ゲート電極の表面にパターニングしたレジストを積層した後、前記第１ゲート電極及び前記第２ゲート電極をエッチングによりパターニングするエッチング工程を更に含み、
当該エッチング工程において、イオン注入が行われた前記ゲート絶縁層の表層の一部を除去する請求項７に記載の薄膜トランジスタの製造方法。
当該エッチング工程において、イオン注入が行われた前記ゲート絶縁層の表層の一部を除去する請求項７に記載の薄膜トランジスタの製造方法。
【請求項9】
前記エッチング工程の後、パターニングされた前記第１ゲート電極層、前記第２ゲート電極層及び前記レジストをマスクにして、前記ゲート絶縁層を介して前記チャネル層にイオン注入を行う第２イオン注入工程を更に含む請求項８に記載の薄膜トランジスタの製造方法。
【請求項10】
前記第１イオン注入工程後に熱処理を行う請求項６に記載の薄膜トランジスタの製造方法。
【請求項11】
基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とがこの順に積層されたトップゲート型の薄膜トランジスタであって、
前記ゲート絶縁層における前記ゲート電極層との界面近傍に、イオン注入により添加された元素が分布している薄膜トランジスタ。
前記ゲート絶縁層における前記ゲート電極層との界面近傍に、イオン注入により添加された元素が分布している薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固定電荷制御方法、薄膜トランジスタの製造方法及び薄膜トランジスタに関するものである。
【背景技術】
【0002】
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）等の酸化物半導体をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている。
【0003】
このような薄膜トランジスタとして、例えば特許文献１には、チャネル層に接触するゲート絶縁層やチャネル保護層を構成する絶縁膜として、膜密度が小さい（２．７０～２．７９ｇ／ｃｍ３）酸化アルミニウムを用いるものが開示されている。この薄膜トランジスタでは、このような膜密度が小さい酸化アルミニウムを絶縁膜とすることで、絶縁膜の負の固定電荷密度を大きくでき、これにより薄膜トランジスタの閾値電圧を正方向へシフトさせ、信頼性を向上できることが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１１－２２２７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら特許文献１に開示される薄膜トランジスタでは、膜密度を小さくすることにより、言い換えれば膜質を悪化させることにより必要な固定電荷を発現させるようにしているので、リーク電流の増大や環境変化による信頼性低下の恐れがある。
【0006】
本発明はこのような問題に鑑みてなされたものであり、半導体デバイスに用いられる絶縁膜内に、膜質の低下を抑えながら必要な固定電荷を効率よく生成することを主たる課題とするものである。
【課題を解決するための手段】
【0007】
上記課題を解決すべく鋭意検討した結果、本発明者らは、イオン注入を行うことで膜内に生成される原子衝突による欠陥が、注入イオンの分布よりも浅い領域に分布することに着目して本発明に想到した。
【0008】
すなわち本発明に係る固定電荷制御方法は、半導体デバイスに用いられる絶縁膜内の固定電荷を制御する方法であって、前記絶縁膜の表面に金属膜を形成し、当該金属膜を介して前記絶縁膜にイオン注入を行うことにより前記絶縁膜中に固定電荷を発現させることを特徴とする。
【0009】
このような構成であれば、金属膜を介して絶縁膜にイオン注入するようにしているので、イオン注入により生成される欠陥の全てを絶縁膜に分布させることなく金属膜内にも分布させることができ、絶縁膜内における欠陥による膜質の低下を小さくできる。そしてイオン注入を行う際の金属膜の厚みやイオンの飛程を調整することで、絶縁膜内における固定電荷密度を容易に調整することができる。例えば、金属膜を薄くしたり、イオンの注入深さを大きくして、欠陥の多くを金属膜内に分布させるようにすることで、絶縁膜内に負の固定電荷を効率よく発現させることができる。一方で、金属膜を薄くしたりイオンの注入深さを大きくして、絶縁膜内に形成される欠陥の分布を大きくすることで、正の固定電荷を効率よく発現することもできる。しかも、絶縁膜の全体の膜質を変化させるのではなく、イオン注入により表層部分だけの膜質を変化させるようにしているので、絶縁膜の本来の絶縁特性をほぼ維持した状態で、部分的な機能の付加を行うことができる。
【0010】
前記固定電荷制御方法では、前記金属膜の厚みが前記イオン注入によるイオンの平均飛程と略同一であり、かつ前記金属膜の厚みと前記絶縁膜の厚みの和が、前記イオン注入によるイオンの平均飛程とその標準偏差の和よりも大きいのが好ましい。
このようにすれば、金属膜の厚みとイオンの平均飛程とを略同一にすることで、注入イオンの多くを下層の絶縁膜内に注入させる一方で、原子衝突により生成される欠陥の多くを上層の金属膜内に留まらせることができるので、絶縁膜内に負の固定電荷を効率よく生成できる。また、金属膜の厚みと絶縁膜の厚みの和を、イオンの平均飛程とその標準偏差の和よりも大きくしているので、絶縁膜の全体を通過する注入イオンの分布を少なくでき、絶縁膜の裏面に接する材料に対する影響を小さくできる。
このようにすれば、金属膜の厚みとイオンの平均飛程とを略同一にすることで、注入イオンの多くを下層の絶縁膜内に注入させる一方で、原子衝突により生成される欠陥の多くを上層の金属膜内に留まらせることができるので、絶縁膜内に負の固定電荷を効率よく生成できる。また、金属膜の厚みと絶縁膜の厚みの和を、イオンの平均飛程とその標準偏差の和よりも大きくしているので、絶縁膜の全体を通過する注入イオンの分布を少なくでき、絶縁膜の裏面に接する材料に対する影響を小さくできる。
【0011】
前記固定電荷制御方法の効果を顕著に奏する前記絶縁膜の具体的態様として、酸化膜、窒化膜又は酸窒化膜を含んで構成されるものが挙げられる。
【0012】
前記固定電荷制御方法の効果を顕著に奏する前記金属膜の具体的態様としては、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金から構成されるものが挙げられる。
【0013】
前記固定電荷制御方法の効果を顕著に奏する前記イオン注入で注入するイオン種の具体的態様としては、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上があげられる。
【0014】
また本発明の薄膜トランジスタの製造方法は、トップゲート型の薄膜トランジスタの製造方法であって、絶縁性の基板の表面に酸化物半導体材料からなるチャネル層を形成するチャネル層形成工程と、前記チャネル層の表面にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層の表面に金属材料からなる第１ゲート電極層を形成する第１ゲート電極形成工程と、前記第１ゲート電極層を介して前記ゲート絶縁層にイオン注入を行う第１イオン注入工程と、を含むことを特徴とする。
【0015】
このような薄膜トランジスタの製造方法であれば、前記した固定電荷制御方法と同様の作用効果を奏することができる。すなわち、例えば金属材料から構成される第１ゲート電極層を介してゲート絶縁層にイオン注入を行うことで、上層の第１ゲート電極層内にイオン注入による欠陥を留めつつ、ゲート絶縁層内における第１ゲート電極層との界面近傍に注入イオンを多く分布させ、必要な固定電荷を発現させることができる。これにより固定電荷による電気的な特性制御が可能になり、高移動度で且つ正の閾値電圧での動作が容易な薄膜トランジスタを製造することができる。
【0016】
また前記薄膜トランジスタの製造方法は、前記第１イオン注入工程の後、前記第１ゲート電極層の表面に、前記第１ゲート電極層よりも厚みが大きい金属材料からなる第２ゲート電極層を形成する第２ゲート電極形成工程を更に含むのが好ましい。
第１イオン注入工程においてイオンを通過させる第１ゲート電極は、その厚みをイオンの飛程と同程度に薄くする必要がある。第１イオン注入工程後に、より厚みが大きい第２ゲート電極を形成することで、ゲート電極としての機能を確実に発揮させることができる。
第１イオン注入工程においてイオンを通過させる第１ゲート電極は、その厚みをイオンの飛程と同程度に薄くする必要がある。第１イオン注入工程後に、より厚みが大きい第２ゲート電極を形成することで、ゲート電極としての機能を確実に発揮させることができる。
【0017】
また前記薄膜トランジスタの製造方法は、前記第２ゲート電極の表面にパターニングしたレジストを積層した後、前記第１ゲート電極及び前記第２ゲート電極をエッチングによりパターニングするエッチング工程を更に含み、当該エッチング工程において、イオン注入が行われた前記ゲート絶縁層の表層の一部を除去するのが好ましい。
第１イオン注入工程後のゲート絶縁層内の上層部において、ゲート電極よりも層方向の外側の領域は、最終的な薄膜トランジスタの構造でソース電極及びドレイン電極に繋がる領域となる。そのため、イオン注入が行われたゲート絶縁層の表層の一部を除去することで、ゲート絶縁層を介してゲート電極とソース電極及びドレイン電極との間で電流のリークが生じることを防止できる。
第１イオン注入工程後のゲート絶縁層内の上層部において、ゲート電極よりも層方向の外側の領域は、最終的な薄膜トランジスタの構造でソース電極及びドレイン電極に繋がる領域となる。そのため、イオン注入が行われたゲート絶縁層の表層の一部を除去することで、ゲート絶縁層を介してゲート電極とソース電極及びドレイン電極との間で電流のリークが生じることを防止できる。
【0018】
前記エッチング工程の後、パターニングされた前記第１ゲート電極層、前記第２ゲート電極層及び前記レジストをマスクにして、前記ゲート絶縁層を介して前記チャネル層にイオン注入を行う第２イオン注入工程を更に含むのが好ましい。
これにより最終的な薄膜トランジスタをセルフアライン構造にでき、第１ゲート電極層及び第２ゲート電極層と、チャネル層にイオン注入をすることで形成されるソース領域及びドレイン領域との間の寄生容量を小さくできるとともに、基板面内での寄生容量のバラツキを抑えられるため、高速スイッチングを可能とすることができる。
これにより最終的な薄膜トランジスタをセルフアライン構造にでき、第１ゲート電極層及び第２ゲート電極層と、チャネル層にイオン注入をすることで形成されるソース領域及びドレイン領域との間の寄生容量を小さくできるとともに、基板面内での寄生容量のバラツキを抑えられるため、高速スイッチングを可能とすることができる。
【0019】
ゲート絶縁層の固定電荷をより小さくするには、前記第１イオン注入工程後に熱処理を行うのが好ましい。
【0020】
また本発明の薄膜トランジスタは、基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とがこの順に積層されたトップゲート型のものであって、前記ゲート絶縁層における前記ゲート電極との界面近傍に、イオン注入により添加された元素が分布していることを特徴とする。
このような薄膜トランジスタであれば、上記した固定電荷制御方法及び薄膜トランジスタの製造方法と同様の作用効果を奏することができる。
このような薄膜トランジスタであれば、上記した固定電荷制御方法及び薄膜トランジスタの製造方法と同様の作用効果を奏することができる。
【発明の効果】
【0021】
このように構成した本発明によれば、半導体デバイスに用いられる絶縁膜内に、膜質の低下を抑えながら必要な固定電荷を効率よく生成することができる。
【図面の簡単な説明】
【0022】
【図1】本実施形態の固定電荷制御法方法を利用した作成した薄膜トランジスタの構成を模式的に示す断面図である。
【図2】イオン注入による注入イオン分布と欠陥分布とを説明する図である。
【図3】同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
【図4】実施例で用いた評価サンプルの構成を模式的に示す図。
【図5】実施例１におけるシミュレーション結果を示す図であり、注入イオンのエネルギーと注入深さとの関係を示す図である。
【図6】実施例１における測定結果を示す図であり、イオン注入量と固定電荷密度との関係性を示す図である。
【図7】実施例２における測定結果を示す図であり、イオン注入後の熱処理と固定電荷密度との関係性を示す図である。
【発明を実施するための形態】
【0023】
以下に、本発明の固定電荷制御方法を利用して製造した薄膜トランジスタ１及びその製造方法の一実施形態について説明する。
【0024】
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂トップゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、チャネル層（活性層）３と、ゲート絶縁層（特許請求の範囲の絶縁膜に相当）４と、ゲート電極層５と、絶縁層６と、ソース電極７及びドレイン電極８とを有しており、基板２側からこの順に形成されている。以下、各部について詳述する。
本実施形態の薄膜トランジスタ１は所謂トップゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、チャネル層（活性層）３と、ゲート絶縁層（特許請求の範囲の絶縁膜に相当）４と、ゲート電極層５と、絶縁層６と、ソース電極７及びドレイン電極８とを有しており、基板２側からこの順に形成されている。以下、各部について詳述する。
【0025】
（１）基板
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
【0026】
（２）チャネル層
チャネル層３は、ゲート電圧の印加により、ソース電極７とドレイン電極８間にチャネルを形成し、電流を通過させるものである。チャネル層３は、酸化物半導体からなり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。チャネル層３を構成する材料の具体例としては、例えば、Ｉｎ２Ｏ３を主構成要素とする酸化物材料、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。このチャネル層３は例えば非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態のチャネル層３は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。
チャネル層３は、ゲート電圧の印加により、ソース電極７とドレイン電極８間にチャネルを形成し、電流を通過させるものである。チャネル層３は、酸化物半導体からなり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。チャネル層３を構成する材料の具体例としては、例えば、Ｉｎ２Ｏ３を主構成要素とする酸化物材料、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。このチャネル層３は例えば非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態のチャネル層３は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。
【0027】
このチャネル層３は、基板２の表面の一部を覆うように形成されている。そして基板２の表面には、チャネル層３を両側から挟むとともに、チャネル層３に電気的に接続するようにして、ソース領域層Ｓとドレイン領域層Ｄとが形成されている。このソース領域層Ｓとドレイン領域層Ｄは、積層方向に沿って形成されたコンタクトホールＨを介して、ソース電極７とドレイン電極８にそれぞれ電気的に接続されている。なおコンタクトホールＨには、例えばモリブデン等の金属が充填されている。
【0028】
（３）ゲート絶縁層
ゲート絶縁層４は、チャネル層３、ソース領域層Ｓ及びドレイン領域層Ｄの表面を覆うように形成されている。このゲート絶縁層４は、高い絶縁性を有する酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されている。ゲート絶縁層４は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
ゲート絶縁層４は、チャネル層３、ソース領域層Ｓ及びドレイン領域層Ｄの表面を覆うように形成されている。このゲート絶縁層４は、高い絶縁性を有する酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されている。ゲート絶縁層４は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
【0029】
（４）ゲート電極層
ゲート電極層５は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層３中のキャリア密度を制御するものである。ゲート電極層５は、ゲート絶縁層４の表面において、チャネル層３の真上に位置するように形成されている。より具体的にゲート電極層５は、層内方向（積層方向に直交する方向）に沿ったその両端面の位置が、チャネル層３の両端面の位置と揃うようにして形成されている。このゲート電極層５は、高い導電性を有する任意の金属材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよく、Ａｌ合金、Ａｇ合金、Ｍｏ合金、Ｔｉ合金等の合金により構成されてよい。
ゲート電極層５は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層３中のキャリア密度を制御するものである。ゲート電極層５は、ゲート絶縁層４の表面において、チャネル層３の真上に位置するように形成されている。より具体的にゲート電極層５は、層内方向（積層方向に直交する方向）に沿ったその両端面の位置が、チャネル層３の両端面の位置と揃うようにして形成されている。このゲート電極層５は、高い導電性を有する任意の金属材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよく、Ａｌ合金、Ａｇ合金、Ｍｏ合金、Ｔｉ合金等の合金により構成されてよい。
【0030】
本実施形態のゲート電極層５は、厚みが異なる２層以上の積層構造から構成されており、ゲート絶縁層４側から順に、第１ゲート電極層（特許請求の範囲の金属膜に相当）５１と、第１ゲート電極層５１よりも厚みが大きい第２ゲート電極層５２とを備えている。なお第１ゲート電極層５１と第２ゲート電極層５２は、同じ金属材料により構成されてもよく、互いに異なる金属材料により構成されてもよい。
【0031】
（５）絶縁層
絶縁層６は、ゲート電極層５と、ソース電極７及びドレイン電極８との間を絶縁するものであり、例えばフッ素を含有するシリコン酸化膜などにより構成される。絶縁層６は、ゲート電極層５の全面（上面及び側面）と、ゲート絶縁層４の表面を覆うように形成されている。
絶縁層６は、ゲート電極層５と、ソース電極７及びドレイン電極８との間を絶縁するものであり、例えばフッ素を含有するシリコン酸化膜などにより構成される。絶縁層６は、ゲート電極層５の全面（上面及び側面）と、ゲート絶縁層４の表面を覆うように形成されている。
【0032】
（６）ソース電極、ドレイン電極
ソース電極７及びドレイン電極８は、チャネル層３の表面を部分的に覆うように、互いに離間して形成されている。ソース電極７及びドレイン電極８は、ゲート電極層５と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極７及びドレイン電極８は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。ソース電極７及びドレイン電極８は、絶縁層６及びゲート絶縁層４を積層方向に沿って貫通するコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ電気的に接続されている。
ソース電極７及びドレイン電極８は、チャネル層３の表面を部分的に覆うように、互いに離間して形成されている。ソース電極７及びドレイン電極８は、ゲート電極層５と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極７及びドレイン電極８は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。ソース電極７及びドレイン電極８は、絶縁層６及びゲート絶縁層４を積層方向に沿って貫通するコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ電気的に接続されている。
【0033】
（７）ゲート絶縁層内の固定電荷
そして本実施形態の薄膜トランジスタ１では、ゲート絶縁層４内におけるゲート電極層５との界面近傍に、イオン注入を行うことにより形成された（発現された）負の固定電荷が存在している。
そして本実施形態の薄膜トランジスタ１では、ゲート絶縁層４内におけるゲート電極層５との界面近傍に、イオン注入を行うことにより形成された（発現された）負の固定電荷が存在している。
【0034】
本実施形態の薄膜トランジスタ１では、第１ゲート電極層５１の厚みｄＭと、ゲート絶縁層４の厚みｄｉと、注入イオン（例えば、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオン）の平均飛程Ｒｐと、その標準偏差ΔＲｐとの関係を調整することで、注入イオン（例えば、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオン）の多くをゲート絶縁層４内に留めつつ、ゲート絶縁層４内におけるイオン注入による格子欠陥が少なくなるようにしている。具体的に本実施形態の薄膜トランジスタ１では、以下の条件（Ａ）及び（Ｂ）の両方を満たすように構成されている。
（Ａ）第１ゲート電極層５１の厚みｄＭとイオン注入によるイオンの平均飛程Ｒｐとが略同一（ｄＭ≒Ｒｐ）
（Ｂ）第１ゲート電極層５１の厚みｄＭとゲート絶縁層４の厚みｄｉの和が、イオン注入によるイオンの平均飛程Ｒｐとその標準偏差ΔＲｐの和よりも大きい（ｄＭ＋ｄｉ＞Ｒｐ＋ΔＲｐ）
なお、イオンの平均飛程Ｒｐとは、イオン注入されたイオンが膜中で深さ方向（積層方向）に分布する確率分布の最大値の深さ位置であり、またこの場合の標準偏差ΔＲｐは、同分布の奥側（層内方向側）への拡がりを示す指標である。
（Ａ）第１ゲート電極層５１の厚みｄＭとイオン注入によるイオンの平均飛程Ｒｐとが略同一（ｄＭ≒Ｒｐ）
（Ｂ）第１ゲート電極層５１の厚みｄＭとゲート絶縁層４の厚みｄｉの和が、イオン注入によるイオンの平均飛程Ｒｐとその標準偏差ΔＲｐの和よりも大きい（ｄＭ＋ｄｉ＞Ｒｐ＋ΔＲｐ）
なお、イオンの平均飛程Ｒｐとは、イオン注入されたイオンが膜中で深さ方向（積層方向）に分布する確率分布の最大値の深さ位置であり、またこの場合の標準偏差ΔＲｐは、同分布の奥側（層内方向側）への拡がりを示す指標である。
【0035】
そして第１ゲート電極層５１とゲート絶縁層４のいずれも、その層内にはイオン注入による注入イオンと、イオン注入による欠陥とが分布して形成されている。図２に示すように、注入イオンは、第１ゲート電極層５１とゲート絶縁層４との界面近傍において分布密度が最大となり、また第１ゲート電極層５１よりもゲート絶縁層４に多く分布している。一方でイオン注入による欠陥は、第１ゲート電極層５１内で分布密度が最大となり、またゲート絶縁層４よりも第１ゲート電極層５１に多く分布している。なお、第１ゲート電極層５１上に形成された第２ゲート電極層５２には、イオン注入による注入イオンと格子欠陥は形成されていない。
【0036】
また元素の分布の観点から言うと、本実施形態の薄膜トランジスタ１では、ゲート絶縁層４における第１ゲート電極層５１との界面近傍にイオン注入により添加された元素が分布している。さらには第１ゲート電極層５１におけるゲート絶縁層４との界面近傍にもイオン注入により添加された元素が分布している。
【0037】
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図３を参照して説明する。本実施形態の薄膜トランジスタ１の製造方法は、チャネル層形成工程と、ゲート絶縁層形成工程と、ゲート電極形成工程と、ソース領域／ドレイン領域形成工程と、絶縁層形成工程と、ソース電極／ドレイン電極形成工程とを含んでいる。以下、各工程について説明する。
次に、上述した構造の薄膜トランジスタ１の製造方法を、図３を参照して説明する。本実施形態の薄膜トランジスタ１の製造方法は、チャネル層形成工程と、ゲート絶縁層形成工程と、ゲート電極形成工程と、ソース領域／ドレイン領域形成工程と、絶縁層形成工程と、ソース電極／ドレイン電極形成工程とを含んでいる。以下、各工程について説明する。
【0038】
（１）チャネル層形成工程
まず、基板２上にチャネル層３を形成する。このチャネル層３は、既知の方法により形成してよい。例えばプラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることにより、基板２の全面を覆うようにチャネル層３を形成してよい。なおこれに限らず、他の方法により、酸化物半導体からなるチャネル層３を形成してもよい。
まず、基板２上にチャネル層３を形成する。このチャネル層３は、既知の方法により形成してよい。例えばプラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることにより、基板２の全面を覆うようにチャネル層３を形成してよい。なおこれに限らず、他の方法により、酸化物半導体からなるチャネル層３を形成してもよい。
【0039】
（２）ゲート絶縁層形成工程
次に、酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されるゲート絶縁層４をチャネル層３上に形成する。ここでは、例えばプラズマＣＶＤ法等の既知の方法により、チャネル層３の全面を覆うようにゲート絶縁層４を形成する。
次に、酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されるゲート絶縁層４をチャネル層３上に形成する。ここでは、例えばプラズマＣＶＤ法等の既知の方法により、チャネル層３の全面を覆うようにゲート絶縁層４を形成する。
【0040】
（３）ゲート電極形成工程
次にゲート絶縁層４上にゲート電極層５を形成する。この工程は、第1ゲート電極形成工程と、第１イオン注入工程と、第２ゲート電極形成工程とを順に含む。
次にゲート絶縁層４上にゲート電極層５を形成する。この工程は、第1ゲート電極形成工程と、第１イオン注入工程と、第２ゲート電極形成工程とを順に含む。
【0041】
（３－１）第１ゲート電極形成工程
まずゲート絶縁層４の上に、真空蒸着法等の既知の方法により、金属又は合金等の金属材料からなる第１ゲート電極層５１を形成する。第１ゲート電極層５１は、ゲート絶縁層４の全面を覆うように形成されてよい。ここで、形成する第１ゲート電極層５１の厚みは、上記した条件（Ａ）ｄＭ≒Ｒｐ、及び条件（Ｂ）ｄＭ＋ｄｉ＞Ｒｐ＋ΔＲｐを満たすようにする。
まずゲート絶縁層４の上に、真空蒸着法等の既知の方法により、金属又は合金等の金属材料からなる第１ゲート電極層５１を形成する。第１ゲート電極層５１は、ゲート絶縁層４の全面を覆うように形成されてよい。ここで、形成する第１ゲート電極層５１の厚みは、上記した条件（Ａ）ｄＭ≒Ｒｐ、及び条件（Ｂ）ｄＭ＋ｄｉ＞Ｒｐ＋ΔＲｐを満たすようにする。
【0042】
（３－２）第１イオン注入工程
次に、図３の（ａ）に示すように、形成した第１ゲート電極層５１を介してゲート絶縁層４に対してイオン注入を行う。イオン注入は既知のイオン注入法により行ってよい。このイオン注入工程は、積層方向から視てゲート絶縁層４の全面に対してイオンを注入するように行われる。注入するイオン種は、例えばＯ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオンであるが、これに限らない。イオンエネルギーは、例えば５ｋｅＶ～３０ｋｅＶであるがこれに限らない。またイオン注入量（ドーズ量）は、例えば１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２であるが、これに限らない。イオンエネルギー及びイオン注入量は、イオンの平均飛程Ｒｐが上記した条件（Ａ）及び（Ｂ）を満たすように設定される。これにより、ゲート絶縁層４における第１ゲート電極層５１との界面近傍に負の固定電荷が形成される。
次に、図３の（ａ）に示すように、形成した第１ゲート電極層５１を介してゲート絶縁層４に対してイオン注入を行う。イオン注入は既知のイオン注入法により行ってよい。このイオン注入工程は、積層方向から視てゲート絶縁層４の全面に対してイオンを注入するように行われる。注入するイオン種は、例えばＯ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオンであるが、これに限らない。イオンエネルギーは、例えば５ｋｅＶ～３０ｋｅＶであるがこれに限らない。またイオン注入量（ドーズ量）は、例えば１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２であるが、これに限らない。イオンエネルギー及びイオン注入量は、イオンの平均飛程Ｒｐが上記した条件（Ａ）及び（Ｂ）を満たすように設定される。これにより、ゲート絶縁層４における第１ゲート電極層５１との界面近傍に負の固定電荷が形成される。
【0043】
（３－３）第２ゲート電極形成工程
第１イオン注入工程後、図３の（ｂ）に示すように、第１ゲート電極層５１上に第２ゲート電極層５２を形成する。第２ゲート電極層５２は、第１ゲート電極層５１の全面を覆うように形成されてよい。第２ゲート電極層５２は、第１ゲート電極層５１よりも厚みが大きくなるように、真空蒸着法等の既知の方法により形成される。
第１イオン注入工程後、図３の（ｂ）に示すように、第１ゲート電極層５１上に第２ゲート電極層５２を形成する。第２ゲート電極層５２は、第１ゲート電極層５１の全面を覆うように形成されてよい。第２ゲート電極層５２は、第１ゲート電極層５１よりも厚みが大きくなるように、真空蒸着法等の既知の方法により形成される。
【0044】
（４）ソース領域／ドレイン領域形成工程
次に、図３の（ｃ）に示すように、チャネル層３を挟むようにソース領域層Ｓ及びドレイン領域層Ｄを形成する。この工程は、レジストパターニング工程と、エッチング工程と、第２イオン注入工程とを含む。
次に、図３の（ｃ）に示すように、チャネル層３を挟むようにソース領域層Ｓ及びドレイン領域層Ｄを形成する。この工程は、レジストパターニング工程と、エッチング工程と、第２イオン注入工程とを含む。
【0045】
（４－１）レジストパターニング工程
まず、ゲート電極層５（具体的には第２ゲート電極層５２）上にフォトレジストＲを塗布し、露光及び現像を行う。このフォトレジストＲは、ゲート電極層５上において、最終的にチャネル層３となる部位の直上にのみ選択的に塗布する。
まず、ゲート電極層５（具体的には第２ゲート電極層５２）上にフォトレジストＲを塗布し、露光及び現像を行う。このフォトレジストＲは、ゲート電極層５上において、最終的にチャネル層３となる部位の直上にのみ選択的に塗布する。
【0046】
（４－２）エッチング工程
次に、ゲート電極層５におけるフォトレジストＲが塗布されていない部分をエッチングにより除去し、第１ゲート電極層５１及び第２ゲート電極層５２のパターニングを行う。このエッチング工程において、ゲート絶縁層４におけるゲート電極層５との界面近傍の領域（すなわち、第１イオン注入工程でイオンが注入された表層領域）を除去する。
次に、ゲート電極層５におけるフォトレジストＲが塗布されていない部分をエッチングにより除去し、第１ゲート電極層５１及び第２ゲート電極層５２のパターニングを行う。このエッチング工程において、ゲート絶縁層４におけるゲート電極層５との界面近傍の領域（すなわち、第１イオン注入工程でイオンが注入された表層領域）を除去する。
【0047】
（４－３）第２イオン注入工程
次に、エッチング後のゲート絶縁層４を介して、チャネル層３におけるゲート電極層５の外側の領域にイオン注入を行い、チャネル層３の両外側にソース領域層Ｓとドレイン領域層Ｄとを形成する。このイオン注入工程では、積層したフォトレジストＲ及びゲート電極層５をマスクとして行われる。なお、当該工程のイオン注入は既知の任意の方法により行われてよい。
次に、エッチング後のゲート絶縁層４を介して、チャネル層３におけるゲート電極層５の外側の領域にイオン注入を行い、チャネル層３の両外側にソース領域層Ｓとドレイン領域層Ｄとを形成する。このイオン注入工程では、積層したフォトレジストＲ及びゲート電極層５をマスクとして行われる。なお、当該工程のイオン注入は既知の任意の方法により行われてよい。
【0048】
（５）絶縁層形成工程
第２イオン注入工程の後、図３の（ｄ）に示すように、フォトレジストＲを除去してから絶縁層６を形成する。絶縁層６は、ゲート絶縁層４及びゲート電極層５の表面の全面を覆うようにして形成される。絶縁層６は、例えばプラズマＣＶＤ法等の任意の方法により形成されてよい。
第２イオン注入工程の後、図３の（ｄ）に示すように、フォトレジストＲを除去してから絶縁層６を形成する。絶縁層６は、ゲート絶縁層４及びゲート電極層５の表面の全面を覆うようにして形成される。絶縁層６は、例えばプラズマＣＶＤ法等の任意の方法により形成されてよい。
【0049】
（６）ソース電極／ドレイン電極形成工程
その後、図３の（ｅ）に示すように、ゲート絶縁層４上にソース電極７及びドレイン電極８を形成する。ソース電極７およびドレイン電極８の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。このソース電極７及びドレイン電極８は、エッチング等により積層方向に形成したコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ接続させる。
その後、図３の（ｅ）に示すように、ゲート絶縁層４上にソース電極７及びドレイン電極８を形成する。ソース電極７およびドレイン電極８の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。このソース電極７及びドレイン電極８は、エッチング等により積層方向に形成したコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ接続させる。
【0050】
（７）熱処理工程
なお必要に応じて、上記した第１イオン注入工程及び／又は第２イオン注入工程の後に、酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。この熱処理工程を行うことでゲート絶縁層４に形成されている固定電荷をより小さくすることができ、またゲート絶縁層４／酸化物半導体層３の界面欠陥を低減することができる。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１～３時間である。
なお必要に応じて、上記した第１イオン注入工程及び／又は第２イオン注入工程の後に、酸素を含む大気圧下の雰囲気中で熱処理を行ってもよい。この熱処理工程を行うことでゲート絶縁層４に形成されている固定電荷をより小さくすることができ、またゲート絶縁層４／酸化物半導体層３の界面欠陥を低減することができる。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１～３時間である。
【0051】
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
【0052】
＜３．本実施形態の効果＞
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、金属材料から構成される第１ゲート電極層５１を介してゲート絶縁層４にイオン注入を行うことで、上層の第１ゲート電極層５１内にイオン注入による欠陥を留めつつ、ゲート絶縁層４内における第１ゲート電極層５１との界面近傍に注入イオンを多く分布させ、必要な固定電荷を発現させることができる。しかも、イオン注入を行う際の第１ゲート電極層５１の厚みやイオン注入によるイオンの飛程を調整することで、ゲート絶縁層４内における負の固定電荷密度を効率よく調整することができる。これにより固定電荷による電気的な特性制御が可能になり、高移動度で且つ正の閾値電圧での動作が容易な薄膜トランジスタ１を製造することができる。
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、金属材料から構成される第１ゲート電極層５１を介してゲート絶縁層４にイオン注入を行うことで、上層の第１ゲート電極層５１内にイオン注入による欠陥を留めつつ、ゲート絶縁層４内における第１ゲート電極層５１との界面近傍に注入イオンを多く分布させ、必要な固定電荷を発現させることができる。しかも、イオン注入を行う際の第１ゲート電極層５１の厚みやイオン注入によるイオンの飛程を調整することで、ゲート絶縁層４内における負の固定電荷密度を効率よく調整することができる。これにより固定電荷による電気的な特性制御が可能になり、高移動度で且つ正の閾値電圧での動作が容易な薄膜トランジスタ１を製造することができる。
【0053】
なお、本発明の固定電荷制御方法は前記実施形態に限られるものではない。
例えば前記実施形態では固定電荷制御方法の一例として薄膜トランジスタ１の製造方法を例示したがこれに限らない。他の実施形態では、薄膜トランジスタ以外の他の半導体デバイスの製造方法において本発明の固定電荷制御方法が用いられてもよい。
例えば前記実施形態では固定電荷制御方法の一例として薄膜トランジスタ１の製造方法を例示したがこれに限らない。他の実施形態では、薄膜トランジスタ以外の他の半導体デバイスの製造方法において本発明の固定電荷制御方法が用いられてもよい。
【0054】
また前記実施形態の製造方法は、薄膜トランジスタ１のフロントチャネル側の絶縁膜（ゲート絶縁層４）に負の固定電荷を発現させるものであったが、これに限らない。他の実施形態では、薄膜トランジスタ１のバックチャネル側に絶縁層を形成し、この絶縁層に正の固定電荷を発現させるようにしてもよい。
【0055】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。例えば、上述した複数の例示的な実施形態は、以下の態様の具体例であることが当業者により理解される。
【0056】
（態様１）半導体デバイスに用いられる絶縁膜内の固定電荷を制御する方法であって、前記絶縁膜の表面に金属膜を形成し、当該金属膜を介して前記絶縁膜にイオン注入を行うことにより前記絶縁膜中に固定電荷を発現させる固定電荷制御方法。
【0057】
（態様２）前記金属膜の厚みが前記イオン注入によるイオンの平均飛程と略同一であり、かつ前記金属膜の厚みと前記絶縁膜の厚みの和が、前記イオン注入によるイオンの平均飛程とその標準偏差の和よりも大きい態様１に記載の固定電荷制御方法。
【0058】
（態様３）前記絶縁膜が、酸化膜、窒化膜又は酸窒化膜を含んで構成されるものである態様１又は態様２に記載の固定電荷制御方法。
【0059】
（態様４）前記金属膜が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金から構成されるものである態様１～態様３のいずれかに記載の固定電荷制御方法。
【0060】
（態様５）前記イオン注入で注入するイオン種は、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上である態様１～態様４のいずれかに記載の固定電荷制御方法。
【0061】
（態様６）トップゲート型の薄膜トランジスタの製造方法であって、絶縁性の基板の表面に酸化物半導体材料からなるチャネル層を形成するチャネル層形成工程と、前記チャネル層の表面にゲート絶縁層を形成するゲート絶縁層形成工程と、前記ゲート絶縁層の表面に金属材料からなる第１ゲート電極層を形成する第１ゲート電極形成工程と、前記第１ゲート電極層を介して前記ゲート絶縁層にイオン注入を行う第１イオン注入工程と、を含む薄膜トランジスタの製造方法。
【0062】
（態様７）前記第１イオン注入工程の後、前記第１ゲート電極層の表面に、前記第１ゲート電極層よりも厚みが大きい金属材料からなる第２ゲート電極層を形成する第２ゲート電極形成工程を更に含む態様６に記載の薄膜トランジスタの製造方法。
【0063】
（態様８）前記第２ゲート電極の表面にパターニングしたレジストを積層した後、前記第１ゲート電極及び前記第２ゲート電極をエッチングによりパターニングするエッチング工程を更に含み、当該エッチング工程において、イオン注入が行われた前記ゲート絶縁層の表層の一部を除去する態様７に記載の薄膜トランジスタの製造方法。
【0064】
（態様９）前記エッチング工程の後、パターニングされた前記第１ゲート電極層、前記第２ゲート電極層及び前記レジストをマスクにして、前記ゲート絶縁層を介して前記チャネル層にイオン注入を行う第２イオン注入工程を更に含む態様８に記載の薄膜トランジスタの製造方法。
【0065】
（態様１０）前記第１イオン注入工程後に熱処理を行う態様６～態様９のいずれかに記載の薄膜トランジスタの製造方法。
【0066】
（態様１１）基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とがこの順に積層されたトップゲート型の薄膜トランジスタであって、前記ゲート絶縁層における前記ゲート電極との界面近傍に、イオン注入により添加された元素が分布している薄膜トランジスタ。
【実施例0067】
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【0068】
＜実施例１．金属層の有無及びイオン注入量と、固定電荷密度との関係性＞
イオン注入時における金属層の有無及びイオン注入量と、固定電荷密度との関係性を評価した。
イオン注入時における金属層の有無及びイオン注入量と、固定電荷密度との関係性を評価した。
【0069】
（１）評価サンプル
この実施例では、図４に示すように、シリコン基板上に熱酸化シリコン膜と金属層を積層したサンプル（金属層有サンプル）と、シリコン基板上に熱酸化シリコン膜のみを積層したサンプル（金属層無サンプル）の２種類の評価サンプルをそれぞれ複数準備した。各評価サンプルにおいて、シリコン基板は、ｎ型であり、比抵抗１～１０Ωｃｍのものを用いた。また各評価サンプルにおいて、熱酸化シリコン膜の膜厚は１００ｎｍとした。また金属層有サンプルでは、金属層として、膜厚約１０ｎｍのＡｌ－Ｓｉ合金膜を形成した。
この実施例では、図４に示すように、シリコン基板上に熱酸化シリコン膜と金属層を積層したサンプル（金属層有サンプル）と、シリコン基板上に熱酸化シリコン膜のみを積層したサンプル（金属層無サンプル）の２種類の評価サンプルをそれぞれ複数準備した。各評価サンプルにおいて、シリコン基板は、ｎ型であり、比抵抗１～１０Ωｃｍのものを用いた。また各評価サンプルにおいて、熱酸化シリコン膜の膜厚は１００ｎｍとした。また金属層有サンプルでは、金属層として、膜厚約１０ｎｍのＡｌ－Ｓｉ合金膜を形成した。
【0070】
（２）イオン注入
そして準備した各評価サンプルに対して、イオン注入量と注入するイオン種を変えてイオン注入を行った。イオン注入量（ドーズ量）は１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２とした。また注入イオン種は、Ｎ＋、Ｏ＋、Ａｒ＋とした。またいずれの評価サンプルも、注入するイオンエネルギーを１０ｋｅＶとした。なお、注入イオン（Ｎ＋，Ｏ＋、Ａｒ＋）のイオンエネルギーと注入深さとの関係との関係をシミュレーションソフト（ＳＲＩＭ２０１３）を用いて計算した結果を図５に示す。このシミュレーションでは、イオン注入の対象を、Ｓｉ基板上に酸化シリコン膜（膜厚１００ｎｍ）とし、注入イオンのエネルギーを５～３０ｋｅＶとしている。
そして準備した各評価サンプルに対して、イオン注入量と注入するイオン種を変えてイオン注入を行った。イオン注入量（ドーズ量）は１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２とした。また注入イオン種は、Ｎ＋、Ｏ＋、Ａｒ＋とした。またいずれの評価サンプルも、注入するイオンエネルギーを１０ｋｅＶとした。なお、注入イオン（Ｎ＋，Ｏ＋、Ａｒ＋）のイオンエネルギーと注入深さとの関係との関係をシミュレーションソフト（ＳＲＩＭ２０１３）を用いて計算した結果を図５に示す。このシミュレーションでは、イオン注入の対象を、Ｓｉ基板上に酸化シリコン膜（膜厚１００ｎｍ）とし、注入イオンのエネルギーを５～３０ｋｅＶとしている。
【0071】
（３）固定電荷密度の評価
そしてイオン注入後の各評価サンプルにおける熱酸化シリコン膜の固定電荷密度をＣ－Ｖ法により測定した。なお金属層無サンプルに対しては、熱酸化シリコン膜に接触する電極を形成して行った。その結果を図６に示す。
そしてイオン注入後の各評価サンプルにおける熱酸化シリコン膜の固定電荷密度をＣ－Ｖ法により測定した。なお金属層無サンプルに対しては、熱酸化シリコン膜に接触する電極を形成して行った。その結果を図６に示す。
【0072】
図６に示すように、イオン注入前に測定した熱酸化シリコン膜の固定電荷密度（約３×１０１１／ｃｍ２に対して、イオン注入後の金属層無サンプルでは、正の固定電荷の増加が見られた。酸化シリコン中の欠陥は、正の固定電荷を発現することが通常知られていることから、金属層無サンプルに対するイオン注入では、イオン注入時に生成される欠陥により正の電荷が増加したものと考えられる。
【0073】
一方で、金属層（Ａｌ－Ｓｉ）を介してイオン注入を行った金属層有サンプルでは、正の固定電荷の減少が見られた。金属層を介したイオン注入では、元の電荷量をほとんどキャンセルできる程の負の電荷を生成することができたことが分かる。この結果から、金属層を介したイオン注入では、イオン注入による欠陥を金属層内に閉じ込めることができるため、注入イオンが分布する酸化シリコン膜と金属層との界面近傍に負の固定電荷を発現できたことが分かった。
【0074】
また、図５に示す注入イオンの深さ分布からは、重い元素に比べて軽い元素がより深く入り込み、Ｎ＋、Ｏ＋、Ａｒ＋の順に深く入ることが分かる。そのため、金属層有評価サンプルの金属層の厚みが同じである場合、重い元素に比べて軽い元素を注入イオンとして注入する方が、酸化シリコン膜内に注入欠陥が生成されやすくなる。図６において、注入するイオン種の違いによりシリコン酸化膜の固定電荷密度が異なるのはこのためと考えられる。
【0075】
以上の結果から、酸化シリコン膜に形成される負の固定電荷密度（又は電荷量）は、注入するイオン種とイオン注入量とで制御することができることを確認できた。また酸化シリコン膜の厚みをイオンの注入深さより充分小さくすることで、絶縁膜としての機能を損なわずに機能を付加できることを確認できた。
【0076】
＜実施例２．イオン注入後の熱処理と固定電荷密度との関係性＞
次に、イオン注入後の熱処理と固定電荷密度との関係性を評価した。
次に、イオン注入後の熱処理と固定電荷密度との関係性を評価した。
【0077】
（１）評価サンプル
この実施例では、上述した実施例１と同じ条件の金属層有サンプルを複数準備した。
この実施例では、上述した実施例１と同じ条件の金属層有サンプルを複数準備した。
【0078】
（２）イオン注入
そして各金属層有サンプルに対して、イオン注入量と注入するイオン種を変えてイオン注入を行った。イオン注入の条件は、上述の実施例１と同じである。なおこの実施例では、注入イオン種をＮ＋、Ｏ＋としている。
そして各金属層有サンプルに対して、イオン注入量と注入するイオン種を変えてイオン注入を行った。イオン注入の条件は、上述の実施例１と同じである。なおこの実施例では、注入イオン種をＮ＋、Ｏ＋としている。
【0079】
（３）熱処理
そしてイオン注入後の各金属層有サンプルに対して熱処理を行った。熱処理は、酸素を含む大気圧下の雰囲気中（２００℃）で２時間行った。
そしてイオン注入後の各金属層有サンプルに対して熱処理を行った。熱処理は、酸素を含む大気圧下の雰囲気中（２００℃）で２時間行った。
【0080】
（４）固定電荷密度の評価
そして熱処理後の各評価サンプルにおける熱酸化シリコン膜の固定電荷密度をＣ－Ｖ法により測定した。なおこの実施例では、各評価サンプルの熱処理前の固定電荷密度も、Ｃ－Ｖ法により予め測定している。その結果を図７に示す。
そして熱処理後の各評価サンプルにおける熱酸化シリコン膜の固定電荷密度をＣ－Ｖ法により測定した。なおこの実施例では、各評価サンプルの熱処理前の固定電荷密度も、Ｃ－Ｖ法により予め測定している。その結果を図７に示す。
【0081】
図７に示すように、この実施例では、金属層を介してイオン注入を行った場合、その後の熱処理の実施によらず、正の固定電荷密度を減少できることを確認できた。また、イオン注入後に熱処理を行うことで、正の固定電荷密度をさらに一様に減少することが確認できた。これは、金属層を介したイオン注入で金属層を越えて生成された欠陥分布（正の電荷）が熱処理により減少し、注入イオンによる負の増加がより顕著に発現した結果と考えられる。
【符号の説明】
【0082】
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・チャネル層
４ ・・・ゲート絶縁層
５ ・・・ゲート電極層
６ ・・・絶縁層
７ ・・・ソース電極層
８ ・・・ドレイン電極層
２ ・・・基板
３ ・・・チャネル層
４ ・・・ゲート絶縁層
５ ・・・ゲート電極層
６ ・・・絶縁層
７ ・・・ソース電極層
８ ・・・ドレイン電極層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【手続補正書】
【提出日】2023-11-29
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体デバイスに用いられる絶縁膜内の固定電荷を制御する方法であって、
前記絶縁膜の表面に金属膜を形成し、当該金属膜を介して前記絶縁膜にイオン注入を行うことにより前記絶縁膜中に固定電荷を発現させる固定電荷制御方法。
前記絶縁膜の表面に金属膜を形成し、当該金属膜を介して前記絶縁膜にイオン注入を行うことにより前記絶縁膜中に固定電荷を発現させる固定電荷制御方法。
【請求項2】
前記金属膜の厚みが前記イオン注入によるイオンの平均飛程と略同一であり、かつ
前記金属膜の厚みと前記絶縁膜の厚みの和が、前記イオン注入によるイオンの平均飛程とその標準偏差の和よりも大きい請求項１に記載の固定電荷制御方法。
前記金属膜の厚みと前記絶縁膜の厚みの和が、前記イオン注入によるイオンの平均飛程とその標準偏差の和よりも大きい請求項１に記載の固定電荷制御方法。
【請求項3】
前記絶縁膜が、酸化膜、窒化膜又は酸窒化膜を含んで構成されるものである請求項１に記載の固定電荷制御方法。
【請求項4】
前記金属膜が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金から構成されるものである請求項１に記載の固定電荷制御方法。
【請求項5】
前記イオン注入で注入するイオン種は、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上である請求項１に記載の固定電荷制御方法。
【請求項6】
トップゲート型の薄膜トランジスタの製造方法であって、
絶縁性の基板の表面に酸化物半導体材料からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の表面にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面に金属材料からなる第１ゲート電極層を形成する第１ゲート電極形成工程と、
前記第１ゲート電極層を介して前記ゲート絶縁層にイオン注入を行う第１イオン注入工程と、を含む薄膜トランジスタの製造方法。
絶縁性の基板の表面に酸化物半導体材料からなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の表面にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層の表面に金属材料からなる第１ゲート電極層を形成する第１ゲート電極形成工程と、
前記第１ゲート電極層を介して前記ゲート絶縁層にイオン注入を行う第１イオン注入工程と、を含む薄膜トランジスタの製造方法。
【請求項7】
前記第１イオン注入工程の後、前記第１ゲート電極層の表面に、前記第１ゲート電極層よりも厚みが大きい金属材料からなる第２ゲート電極層を形成する第２ゲート電極形成工程を更に含む請求項６に記載の薄膜トランジスタの製造方法。
【請求項8】
前記第２ゲート電極の表面にパターニングしたレジストを積層した後、前記第１ゲート電極及び前記第２ゲート電極をエッチングによりパターニングするエッチング工程を更に含み、
当該エッチング工程において、イオン注入が行われた前記ゲート絶縁層の表層の一部を除去する請求項７に記載の薄膜トランジスタの製造方法。
当該エッチング工程において、イオン注入が行われた前記ゲート絶縁層の表層の一部を除去する請求項７に記載の薄膜トランジスタの製造方法。
【請求項9】
前記エッチング工程の後、パターニングされた前記第１ゲート電極層、前記第２ゲート電極層及び前記レジストをマスクにして、前記ゲート絶縁層を介して前記チャネル層にイオン注入を行う第２イオン注入工程を更に含む請求項８に記載の薄膜トランジスタの製造方法。
【請求項10】
前記第１イオン注入工程後に熱処理を行う請求項６に記載の薄膜トランジスタの製造方法。
【請求項11】
基板上に、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とがこの順に積層されたトップゲート型の薄膜トランジスタであって、
前記ゲート絶縁層における前記ゲート電極層との界面近傍に、イオン注入により添加された元素が分布しているとともに、前記ゲート電極層における前記ゲート絶縁層との界面近傍に、前記イオン注入により添加された前記元素が分布している、薄膜トランジスタ。
前記ゲート絶縁層における前記ゲート電極層との界面近傍に、イオン注入により添加された元素が分布しているとともに、前記ゲート電極層における前記ゲート絶縁層との界面近傍に、前記イオン注入により添加された前記元素が分布している、薄膜トランジスタ。