(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023176668
(43)【公開日】2023-12-13
(54)【発明の名称】固定電荷制御方法及び薄膜トランジスタの製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20231206BHJP
H01L 29/786 20060101ALI20231206BHJP
H01L 21/265 20060101ALI20231206BHJP
H01L 21/425 20060101ALI20231206BHJP
【ＦＩ】
H01L29/78 617V
H01L29/78 618B
H01L29/78 626C
H01L21/265 Y
H01L21/425
【審査請求】有
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022089086
(22)【出願日】2022-05-31
(71)【出願人】
【識別番号】000003942
【氏名又は名称】日新電機株式会社
(74)【代理人】
【識別番号】100121441
【弁理士】
【氏名又は名称】西村 竜平
(74)【代理人】
【識別番号】100154704
【弁理士】
【氏名又は名称】齊藤 真大
(74)【代理人】
【識別番号】100206151
【弁理士】
【氏名又は名称】中村 惇志
(74)【代理人】
【識別番号】100218187
【弁理士】
【氏名又は名称】前田 治子
(72)【発明者】
【氏名】酒井 敏彦
(72)【発明者】
【氏名】安東 靖典
【テーマコード（参考）】
5F110
【Ｆターム（参考）】
5F110AA01
5F110AA06
5F110AA08
5F110AA16
5F110CC02
5F110DD01
5F110DD02
5F110DD12
5F110DD13
5F110DD14
5F110DD15
5F110DD17
5F110DD25
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE09
5F110EE43
5F110EE44
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF07
5F110FF09
5F110FF30
5F110FF36
5F110GG01
5F110GG15
5F110GG19
5F110GG43
5F110HJ13
5F110HL04
5F110HL11
5F110HL23
5F110NN02
5F110NN23
5F110NN35
(57)【要約】 （修正有）
【課題】半導体デバイスに用いられる絶縁層内に膜質の低下を抑えながら必要な固定電荷を効率よく生成する定電荷制御方法及び薄膜トランジスタの製造方法を提供する。
【解決手段】薄膜トランジスタの製造工程において、固定電荷制御方法は、ゲート絶縁層４を形成した後、絶縁層の表層部にイオン注入を行い、イオン注入後の絶縁層の表面に金属膜又は絶縁膜からなるキャップ層５を形成し、キャップ層が表面に形成されたゲート絶縁層に対して熱処理を行うことによりゲート絶縁層中に固定電荷を発現させる。
【選択図】図３
【解決手段】薄膜トランジスタの製造工程において、固定電荷制御方法は、ゲート絶縁層４を形成した後、絶縁層の表層部にイオン注入を行い、イオン注入後の絶縁層の表面に金属膜又は絶縁膜からなるキャップ層５を形成し、キャップ層が表面に形成されたゲート絶縁層に対して熱処理を行うことによりゲート絶縁層中に固定電荷を発現させる。
【選択図】図３
【特許請求の範囲】
【請求項1】
半導体デバイスに用いられる絶縁層内の固定電荷を制御する方法であって、
前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、
当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させる固定電荷制御方法。
前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、
当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させる固定電荷制御方法。
【請求項2】
前記イオン注入によるイオンの平均飛程とその標準偏差の和が、前記絶縁層の厚みの半分より小さい請求項１に記載の固定電荷制御方法。
【請求項3】
前記絶縁層が、酸化膜、窒化膜又は酸窒化膜からなるものである請求項１に記載の固定電荷制御方法。
【請求項4】
前記キャップ層が、窒化膜又は酸窒化膜からなるものである請求項１に記載の固定電荷制御方法。
【請求項5】
前記キャップ層が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金からなるものである請求項１に記載の固定電荷制御方法。
【請求項6】
前記絶縁層の表面に前記キャップ層を形成する際に生じる熱を利用して前記絶縁層の熱処理を行う請求項１に記載の固定電荷制御方法。
【請求項7】
前記イオン注入で注入するイオン種は、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上である請求項１に記載の固定電荷制御方法。
【請求項8】
酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、
前記チャネル層を形成する工程と、
前記チャネル層の表面に前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記ゲート絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に負の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
前記チャネル層を形成する工程と、
前記チャネル層の表面に前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記ゲート絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に負の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
【請求項9】
正の固定電荷を有する固定電荷層と、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、
前記基板の表面に絶縁層を形成する工程と、
前記絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に正の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
前記基板の表面に絶縁層を形成する工程と、
前記絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に正の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、固定電荷制御方法及び薄膜トランジスタの製造方法に関するものである。
【背景技術】
【0002】
近年、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系（ＩＧＺＯ）等の酸化物半導体をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている。
【0003】
このような薄膜トランジスタとして、例えば特許文献１には、チャネル層に接触するゲート絶縁層として、膜密度が小さい（２．７０～２．７９ｇ／ｃｍ３）酸化アルミニウムを用いるものが開示されている。この薄膜トランジスタでは、このような膜密度が小さい酸化アルミニウムを絶縁層とすることで、絶縁層の負の固定電荷密度を大きくでき、これにより薄膜トランジスタの閾値電圧を正方向へシフトさせ、信頼性を向上できることが記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１１－２２２７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら特許文献１に開示される薄膜トランジスタでは、絶縁層の膜密度を小さくすることにより、言い換えれば膜質を悪化させることにより必要な固定電荷を発現させるようにしているので、リーク電流の増大や環境変化による信頼性低下の恐れがある。
【0006】
本発明はこのような問題に鑑みてなされたものであり、半導体デバイスに用いられる絶縁層内に、膜質の低下を抑えながら必要な固定電荷を効率よく生成することを主たる課題とするものである。
【課題を解決するための手段】
【0007】
すなわち本発明に係る固定電荷制御方法は、半導体デバイスに用いられる絶縁層内の固定電荷を制御する方法であって、前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させることを特徴とする。
【0008】
このような構成であれば、絶縁層の全体の膜質を変化させるのではなく、イオン注入により絶縁層の表層部だけの膜質を変化させて固定電荷を発現させるようにしているので、絶縁層の本来の絶縁特性をほぼ維持した状態で、部分的な機能の付加を行うことができる。またイオン注入を行うことにより絶縁層内には、注入イオンと、原子衝突により生成される欠陥とが分布するようになるが、上記構成であればイオン注入を行った絶縁層の表面に金属膜や絶縁膜から成るキャップ層が形成された状態で熱処理を行うようにしているので、絶縁層内の欠陥を修復するとともに、熱処理中における絶縁層内での遊離元素の結合を促進でき、効率よく必要な固定電荷を生成できる。そしてイオン注入を行う際のイオンの飛程やイオン種、又は熱処理の温度や時間等を調整することで、絶縁層内における固定電荷密度を容易に調整することができる。
なお、「キャップ層が表面に形成された絶縁層に対して熱処理を行う」とは、イオンが注入された絶縁層の表面がキャップ層により覆われている状態の絶縁層に対して熱処理を行うことを意味する。
なお、「キャップ層が表面に形成された絶縁層に対して熱処理を行う」とは、イオンが注入された絶縁層の表面がキャップ層により覆われている状態の絶縁層に対して熱処理を行うことを意味する。
【0009】
また前記固定電荷制御方法は、前記イオン注入によるイオンの平均飛程とその標準偏差の和が、前記絶縁層の厚みの半分より小さいのが好ましく、１／３以下であるのがより好ましい。
このようにすれば、注入イオンが絶縁層を通過して裏側に抜けることを防止でき、リークパスの形成を防止できる。
このようにすれば、注入イオンが絶縁層を通過して裏側に抜けることを防止でき、リークパスの形成を防止できる。
【0010】
前記固定電荷制御方法の効果を顕著に奏する前記絶縁層の具体的態様として、酸化膜、窒化膜又は酸窒化膜からなるものが挙げられる。
【0011】
前記固定電荷制御方法では、前記キャップ層が、窒化膜又は酸窒化膜からなるものであるのが好ましい。
このようにすれば、ガス透過性が低い窒化膜や酸窒化膜等の絶縁膜をキャップ層として熱処理を行うことで、絶縁層内おける遊離元素の結合がより一層促進され、より効果的に固定電荷を発現できる。
このようにすれば、ガス透過性が低い窒化膜や酸窒化膜等の絶縁膜をキャップ層として熱処理を行うことで、絶縁層内おける遊離元素の結合がより一層促進され、より効果的に固定電荷を発現できる。
【0012】
また前記固定電荷制御方法では、前記キャップ層が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金からなるものであるのが好ましい。
このようにすれば、ガス透過性が低い金属膜をキャップ層として熱処理を行うことで、金属の絶縁層内の元素との結合が促進され、より効果的に固定電荷を発現できる。
このようにすれば、ガス透過性が低い金属膜をキャップ層として熱処理を行うことで、金属の絶縁層内の元素との結合が促進され、より効果的に固定電荷を発現できる。
【0013】
また前記固定電荷制御方法は、前記絶縁層の表面に前記キャップ層を形成する際に生じる熱を利用して前記絶縁層の熱処理を行うのが好ましい。
このようにすれば、キャップ層を形成した後に、熱処理を行う工程を別途に設ける必要がないので、工程数を削減して低コスト化を図ることができる。
このようにすれば、キャップ層を形成した後に、熱処理を行う工程を別途に設ける必要がないので、工程数を削減して低コスト化を図ることができる。
【0014】
前記固定電荷制御方法の効果を顕著に奏する前記イオン注入で注入するイオン種の具体的態様としては、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上があげられる。
【0015】
また本発明の薄膜トランジスタの製造方法は、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、前記チャネル層を形成する工程と、前記チャネル層の表面に前記ゲート絶縁層を形成する工程と、前記ゲート絶縁層の表層部にイオン注入を行う工程と、イオン注入後の前記ゲート絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に負の固定電荷を発現させる工程とを含むことを特徴とする。
【0016】
また本発明の別の薄膜トランジスタの製造方法は、正の固定電荷を有する固定電荷層と、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、前記基板の表面に絶縁層を形成する工程と、前記絶縁層の表層部にイオン注入を行う工程と、イオン注入後の前記絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に正の固定電荷を発現させる工程とを含むことを特徴とする。
【0017】
このような薄膜トランジスタの製造方法であれば、前記した固定電荷制御方法と同様の作用効果を奏することができ、固定電荷による電気的な特性制御が可能になり、高移動度で且つ正の閾値電圧での動作が容易な薄膜トランジスタを製造することができる。
【発明の効果】
【0018】
このように構成した本発明によれば、半導体デバイスに用いられる絶縁層内に、膜質の低下を抑えながら必要な固定電荷を効率よく生成することができる。
【図面の簡単な説明】
【0019】
【図1】本実施形態の固定電荷制御法方法を利用して作成した薄膜トランジスタの構成を模式的に示す断面図である。
【図2】イオン注入による注入イオン分布と欠陥分布とを説明する図である。
【図3】同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
【図4】他の実施形態の固定電荷制御法方法を利用して作成した薄膜トランジスタの構成を模式的に示す断面図である。
【図5】他の実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
【図6】実施例で用いた評価サンプルの構成を模式的に示す図。
【図7】実施例におけるシミュレーション結果を示す図であり、注入イオンのエネルギーと注入深さとの関係を示す図である。
【図8】実施例における測定結果を示す図であり、イオン注入量と固定電荷密度との関係性を示す図である。
【発明を実施するための形態】
【0020】
以下に、本発明の固定電荷制御方法を利用して製造した薄膜トランジスタ１及びその製造方法の一実施形態について説明する。
【0021】
＜１．薄膜トランジスタ＞
本実施形態の薄膜トランジスタ１は所謂トップゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、チャネル層（活性層）３と、ゲート絶縁層（特許請求の範囲の絶縁層に相当）４と、ゲート電極層（特許請求の範囲のキャップ層に相当）５と、絶縁層６と、ソース電極７及びドレイン電極８とを有しており、基板２側からこの順に形成されている。以下、各部について詳述する。
本実施形態の薄膜トランジスタ１は所謂トップゲート型のＴＦＴであり、酸化物半導体をチャネルに用いたものである。具体的には図１に示すように、基板２と、チャネル層（活性層）３と、ゲート絶縁層（特許請求の範囲の絶縁層に相当）４と、ゲート電極層（特許請求の範囲のキャップ層に相当）５と、絶縁層６と、ソース電極７及びドレイン電極８とを有しており、基板２側からこの順に形成されている。以下、各部について詳述する。
【0022】
（１）基板
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
基板２は光を透過できるような任意の材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
【0023】
（２）チャネル層
チャネル層３は、ゲート電圧の印加により、ソース電極７とドレイン電極８間にチャネルを形成し、電流を通過させるものである。チャネル層３は、酸化物半導体からなり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。チャネル層３を構成する材料の具体例としては、例えば、Ｉｎ２Ｏ３を主構成要素とする酸化物材料、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。このチャネル層３は例えば非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態のチャネル層３は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。
チャネル層３は、ゲート電圧の印加により、ソース電極７とドレイン電極８間にチャネルを形成し、電流を通過させるものである。チャネル層３は、酸化物半導体からなり、例えばＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌ、Ｔｉ等から選択される少なくとも１種の元素の酸化物を主成分として含んでいる。チャネル層３を構成する材料の具体例としては、例えば、Ｉｎ２Ｏ３を主構成要素とする酸化物材料、Ｉｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）、Ｉｎ－Ａｌ－Ｍｇ－Ｏ、Ｉｎ－Ａｌ－Ｚｎ－Ｏ又はＩｎ－Ｈｆ－Ｚｎ－Ｏ等が挙げられる。このチャネル層３は例えば非晶質（アモルファス）の酸化物半導体膜により構成されている。本実施形態のチャネル層３は単層構造であるが、これに限らず、組成や結晶性が互いに異なる複数の層を重ねて構成した積層構造であってもよい。
【0024】
このチャネル層３は、基板２の表面の一部を覆うように形成されている。そして基板２の表面には、チャネル層３を両側から挟むとともに、チャネル層３に電気的に接続するようにして、ソース領域層Ｓとドレイン領域層Ｄとが形成されている。このソース領域層Ｓとドレイン領域層Ｄは、積層方向に沿って形成されたコンタクトホールＨを介して、ソース電極７とドレイン電極８にそれぞれ電気的に接続されている。なおコンタクトホールＨには、例えばモリブデン等の金属が充填されている。
【0025】
（３）ゲート絶縁層
ゲート絶縁層４は、チャネル層３、ソース領域層Ｓ及びドレイン領域層Ｄの表面を覆うように形成されている。このゲート絶縁層４は、高い絶縁性を有する酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されている。ゲート絶縁層４は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
ゲート絶縁層４は、チャネル層３、ソース領域層Ｓ及びドレイン領域層Ｄの表面を覆うように形成されている。このゲート絶縁層４は、高い絶縁性を有する酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されている。ゲート絶縁層４は、例えば、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電性膜を単層構造又は２層以上の積層構造としたものであってよい。
【0026】
（４）ゲート電極層
ゲート電極層５は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層３中のキャリア密度を制御するものである。ゲート電極層５は、ゲート絶縁層４の表面において、チャネル層３の真上に位置するように形成されている。より具体的にゲート電極層５は、層内方向（積層方向に直交する方向）に沿ったその両端面の位置が、チャネル層３の両端面の位置と揃うようにして形成されている。このゲート電極層５は、高い導電性を有する任意の金属材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよく、Ａｌ合金、Ａｇ合金、Ｍｏ合金、Ｔｉ合金等の合金により構成されてよい。
ゲート電極層５は、薄膜トランジスタ１に印加されるゲート電圧によってチャネル層３中のキャリア密度を制御するものである。ゲート電極層５は、ゲート絶縁層４の表面において、チャネル層３の真上に位置するように形成されている。より具体的にゲート電極層５は、層内方向（積層方向に直交する方向）に沿ったその両端面の位置が、チャネル層３の両端面の位置と揃うようにして形成されている。このゲート電極層５は、高い導電性を有する任意の金属材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよく、Ａｌ合金、Ａｇ合金、Ｍｏ合金、Ｔｉ合金等の合金により構成されてよい。
【0027】
（５）絶縁層
絶縁層６は、ゲート電極層５と、ソース電極７及びドレイン電極８との間を絶縁するものであり、例えばフッ素を含有するシリコン酸化膜などにより構成される。絶縁層６は、ゲート電極層５の全面（上面及び側面）と、ゲート絶縁層４の表面を覆うように形成されている。
絶縁層６は、ゲート電極層５と、ソース電極７及びドレイン電極８との間を絶縁するものであり、例えばフッ素を含有するシリコン酸化膜などにより構成される。絶縁層６は、ゲート電極層５の全面（上面及び側面）と、ゲート絶縁層４の表面を覆うように形成されている。
【0028】
（６）ソース電極、ドレイン電極
ソース電極７及びドレイン電極８は、チャネル層３の表面を部分的に覆うように、互いに離間して形成されている。ソース電極７及びドレイン電極８は、ゲート電極層５と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極７及びドレイン電極８は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。ソース電極７及びドレイン電極８は、絶縁層６及びゲート絶縁層４を積層方向に沿って貫通するコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ電気的に接続されている。
ソース電極７及びドレイン電極８は、チャネル層３の表面を部分的に覆うように、互いに離間して形成されている。ソース電極７及びドレイン電極８は、ゲート電極層５と同様に、電極として機能するように高い導電性を有する材料から構成されている。ソース電極７及びドレイン電極８は、単一の材料からなる単層構造でよく、互いに異なる材料からなる複数の層を重ねた積層構造であってもよい。ソース電極７及びドレイン電極８は、絶縁層６及びゲート絶縁層４を積層方向に沿って貫通するコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ電気的に接続されている。
【0029】
（７）ゲート絶縁層内の固定電荷
そして本実施形態の薄膜トランジスタ１では、ゲート絶縁層４内におけるゲート電極層５との界面近傍に、イオン注入を行うことにより形成された（発現された）負の固定電荷が存在している。
そして本実施形態の薄膜トランジスタ１では、ゲート絶縁層４内におけるゲート電極層５との界面近傍に、イオン注入を行うことにより形成された（発現された）負の固定電荷が存在している。
【0030】
本実施形態の薄膜トランジスタ１では、ゲート絶縁層４の厚みｄｉと、注入イオン（例えば、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオン）の平均飛程Ｒｐと、その標準偏差ΔＲｐとの関係を調整することで、注入イオンの多くを、ゲート絶縁層４内における表層部に留まるようにしている。具体的に本実施形態の薄膜トランジスタ１では、イオン注入によるイオンの平均飛程Ｒｐとその標準偏差ΔＲｐの和が、ゲート絶縁層４の厚みｄｉの半分より小さくしており、より具体的には、ゲート絶縁層４の厚みｄｉの１／３よりも小さくしている。なお、イオンの平均飛程Ｒｐとは、イオン注入されたイオンの膜中における深さ方向（積層方向）の分布の最大値の深さ位置であり、またこの場合の標準偏差ΔＲｐは、同分布の奥側（層内方向側）への拡がりを示す指標である。
【0031】
そして本実施形態の薄膜トランジスタ１では、イオン注入による注入イオンと欠陥は、ゲート絶縁層４とゲート電極層５の界面近傍において、ゲート絶縁層４側にのみ形成されており、ゲート電極層５側には形成されていない。
【0032】
また元素の分布の観点から言うと、本実施形態の薄膜トランジスタ１では、ゲート絶縁層４におけるゲート電極層５との界面近傍にイオン注入により添加された元素が分布しており、ごく微量の拡散はあるものの、ゲート電極層５内にはイオン注入により添加された元素がほとんど分布していない。
【0033】
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図３を参照して説明する。本実施形態の薄膜トランジスタ１の製造方法は、チャネル層形成工程と、ゲート絶縁層形成工程と、ゲート電極形成工程と、ソース領域／ドレイン領域形成工程と、絶縁層形成工程と、ソース電極／ドレイン電極形成工程とを含んでいる。以下、各工程について説明する。
次に、上述した構造の薄膜トランジスタ１の製造方法を、図３を参照して説明する。本実施形態の薄膜トランジスタ１の製造方法は、チャネル層形成工程と、ゲート絶縁層形成工程と、ゲート電極形成工程と、ソース領域／ドレイン領域形成工程と、絶縁層形成工程と、ソース電極／ドレイン電極形成工程とを含んでいる。以下、各工程について説明する。
【0034】
（１）チャネル層形成工程
まず、基板２上にチャネル層３を形成する。このチャネル層３は、既知の方法により形成してよい。例えばプラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることにより、基板２の全面を覆うようにチャネル層３を形成してよい。なおこれに限らず、他の方法により、酸化物半導体からなるチャネル層３を形成してもよい。
まず、基板２上にチャネル層３を形成する。このチャネル層３は、既知の方法により形成してよい。例えばプラズマを用いて、ＩｎＧａＺｎＯ等の導電性酸化物焼結体をターゲットとしてスパッタリングすることにより、基板２の全面を覆うようにチャネル層３を形成してよい。なおこれに限らず、他の方法により、酸化物半導体からなるチャネル層３を形成してもよい。
【0035】
（２）ゲート絶縁層形成工程
次に、酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されるゲート絶縁層４をチャネル層３上に形成する。ここでは、例えばプラズマＣＶＤ法等の既知の方法により、チャネル層３の全面を覆うようにゲート絶縁層４を形成する。
次に、酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成されるゲート絶縁層４をチャネル層３上に形成する。ここでは、例えばプラズマＣＶＤ法等の既知の方法により、チャネル層３の全面を覆うようにゲート絶縁層４を形成する。
【0036】
（３）第１イオン注入工程
次に、図３の（ａ）に示すように、形成したゲート絶縁層４の表層部にイオン注入を行う。イオン注入は既知のイオン注入法により行ってよい。このイオン注入工程は、積層方向から視てゲート絶縁層４の全面に対してイオンを注入するように行われる。注入するイオン種は、例えばＯ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオンであるが、これに限らない。イオンエネルギーは、例えば５ｋｅＶ～３０ｋｅＶであるがこれに限らない。またイオン注入量（ドーズ量）は、例えば１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２であるが、これに限らない。イオンエネルギー及びイオン注入量は、イオン注入によるイオンの平均飛程Ｒｐとその標準偏差ΔＲｐの和が、ゲート絶縁層４の厚みｄｉの半分より小さくなるように、好ましくはゲート絶縁層４の厚みｄｉの１／３よりも小さくなるように設定される。これにより、ゲート絶縁層４における表層部に注入イオンの多くが分布する。
次に、図３の（ａ）に示すように、形成したゲート絶縁層４の表層部にイオン注入を行う。イオン注入は既知のイオン注入法により行ってよい。このイオン注入工程は、積層方向から視てゲート絶縁層４の全面に対してイオンを注入するように行われる。注入するイオン種は、例えばＯ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、Ａｒ等の希ガスイオンであるが、これに限らない。イオンエネルギーは、例えば５ｋｅＶ～３０ｋｅＶであるがこれに限らない。またイオン注入量（ドーズ量）は、例えば１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２であるが、これに限らない。イオンエネルギー及びイオン注入量は、イオン注入によるイオンの平均飛程Ｒｐとその標準偏差ΔＲｐの和が、ゲート絶縁層４の厚みｄｉの半分より小さくなるように、好ましくはゲート絶縁層４の厚みｄｉの１／３よりも小さくなるように設定される。これにより、ゲート絶縁層４における表層部に注入イオンの多くが分布する。
【0037】
（４）ゲート電極形成工程
次に図３（ｂ）に示すように、イオン注入が行われたゲート絶縁層４の表面（イオン注入面）に、キャップ層として機能するゲート電極層５を形成する。ゲート電極層５は、ゲート絶縁層４のイオン注入面の全面を覆うように形成される。このゲート電極層５の形成は、真空蒸着法、スパッタリング法等の既知の方法により行ってよい。
次に図３（ｂ）に示すように、イオン注入が行われたゲート絶縁層４の表面（イオン注入面）に、キャップ層として機能するゲート電極層５を形成する。ゲート電極層５は、ゲート絶縁層４のイオン注入面の全面を覆うように形成される。このゲート電極層５の形成は、真空蒸着法、スパッタリング法等の既知の方法により行ってよい。
【0038】
（５）ソース領域／ドレイン領域形成工程
次に、図３の（ｃ）に示すように、チャネル層３を挟むようにソース領域層Ｓ及びドレイン領域層Ｄを形成する。この工程は、レジストパターニング工程と、エッチング工程と、第２イオン注入工程とを含む。
次に、図３の（ｃ）に示すように、チャネル層３を挟むようにソース領域層Ｓ及びドレイン領域層Ｄを形成する。この工程は、レジストパターニング工程と、エッチング工程と、第２イオン注入工程とを含む。
【0039】
（５－１）レジストパターニング工程
まず、ゲート電極層５上にフォトレジストＲを塗布し、露光及び現像を行う。このフォトレジストＲは、ゲート電極層５上において、最終的にチャネル層３となる部位の直上にのみ選択的に塗布する。
まず、ゲート電極層５上にフォトレジストＲを塗布し、露光及び現像を行う。このフォトレジストＲは、ゲート電極層５上において、最終的にチャネル層３となる部位の直上にのみ選択的に塗布する。
【0040】
（５－２）エッチング工程
次に、ゲート電極層５におけるフォトレジストＲが塗布されていない部分をエッチングにより除去し、ゲート電極層５のパターニングを行う。このエッチング工程において、ゲート絶縁層４におけるゲート電極層５との界面近傍の領域（すなわち、第１イオン注入工程でイオンが注入された表層部領域）を除去する。
次に、ゲート電極層５におけるフォトレジストＲが塗布されていない部分をエッチングにより除去し、ゲート電極層５のパターニングを行う。このエッチング工程において、ゲート絶縁層４におけるゲート電極層５との界面近傍の領域（すなわち、第１イオン注入工程でイオンが注入された表層部領域）を除去する。
【0041】
（５－３）第２イオン注入工程
次に、エッチング後のゲート絶縁層４を介して、チャネル層３におけるゲート電極層５の外側の領域にイオン注入を行い、チャネル層３の両外側にソース領域層Ｓとドレイン領域層Ｄとを形成する。このイオン注入工程では、積層したフォトレジストＲ及びゲート電極層５をマスクとして行われる。なお、当該工程のイオン注入は既知の任意の方法により行われてよい。
次に、エッチング後のゲート絶縁層４を介して、チャネル層３におけるゲート電極層５の外側の領域にイオン注入を行い、チャネル層３の両外側にソース領域層Ｓとドレイン領域層Ｄとを形成する。このイオン注入工程では、積層したフォトレジストＲ及びゲート電極層５をマスクとして行われる。なお、当該工程のイオン注入は既知の任意の方法により行われてよい。
【0042】
（６）絶縁層形成工程
第２イオン注入工程の後、図３の（ｄ）に示すように、フォトレジストＲを除去してから絶縁層６を形成する。絶縁層６は、ゲート絶縁層４及びゲート電極層５の表面の全面を覆うようにして形成される。絶縁層６は、例えばプラズマＣＶＤ法等の任意の方法により形成されてよい。
第２イオン注入工程の後、図３の（ｄ）に示すように、フォトレジストＲを除去してから絶縁層６を形成する。絶縁層６は、ゲート絶縁層４及びゲート電極層５の表面の全面を覆うようにして形成される。絶縁層６は、例えばプラズマＣＶＤ法等の任意の方法により形成されてよい。
【0043】
（７）ソース電極／ドレイン電極形成工程
その後、図３の（ｅ）に示すように、ゲート絶縁層４上にソース電極７及びドレイン電極８を形成する。ソース電極７およびドレイン電極８の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。このソース電極７及びドレイン電極８は、エッチング等により積層方向に形成したコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ接続させる。
その後、図３の（ｅ）に示すように、ゲート絶縁層４上にソース電極７及びドレイン電極８を形成する。ソース電極７およびドレイン電極８の形成は、例えば、ＲＦマグネトロンスパッタリング等を用いた既知の方法により形成することができる。このソース電極７及びドレイン電極８は、エッチング等により積層方向に形成したコンタクトホールＨを介して、ソース領域層Ｓ及びドレイン領域層Ｄにそれぞれ接続させる。
【0044】
（８）熱処理工程
そして熱処理を行う。この熱処理を行うことで、ゲート絶縁層４の表層部に形成されているイオン注入による欠陥を低減するとともに、ゲート絶縁層４内に負の固定電荷を発現する。この熱処理は、少なくともゲート絶縁層４のイオン注入面がキャップ層（本実施形態ではゲート電極層５）により被覆された後であれば、どの段階で行ってもよい。この熱処理は、酸素を含む大気圧下の雰囲気中で行ってもよく、窒素雰囲中で行ってもよい。また熱処理温度は特に限定されず例えば１５０℃以上３００℃以下で行ってよい。熱処理時間も特に限定されず例えば１ｈ以上３ｈ以下でよい。またこの熱処理工程は、加熱炉等を用いることなく、例えばスパッタリング等により、ゲート電極層５を成膜している最中に、例えばスパッタリング等により生じる熱エネルギーを利用して行ってもよい。
そして熱処理を行う。この熱処理を行うことで、ゲート絶縁層４の表層部に形成されているイオン注入による欠陥を低減するとともに、ゲート絶縁層４内に負の固定電荷を発現する。この熱処理は、少なくともゲート絶縁層４のイオン注入面がキャップ層（本実施形態ではゲート電極層５）により被覆された後であれば、どの段階で行ってもよい。この熱処理は、酸素を含む大気圧下の雰囲気中で行ってもよく、窒素雰囲中で行ってもよい。また熱処理温度は特に限定されず例えば１５０℃以上３００℃以下で行ってよい。熱処理時間も特に限定されず例えば１ｈ以上３ｈ以下でよい。またこの熱処理工程は、加熱炉等を用いることなく、例えばスパッタリング等により、ゲート電極層５を成膜している最中に、例えばスパッタリング等により生じる熱エネルギーを利用して行ってもよい。
【0045】
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
【0046】
＜３．本実施形態の効果＞
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、ゲート絶縁層４の全体の膜質を変化させるのではなく、イオン注入によりゲート絶縁層４の表層部だけの膜質を変化させて負の固定電荷を発現させるようにしているので、ゲート絶縁層４の本来の絶縁特性をほぼ維持した状態で部分的な機能の付加を行うことができる。またイオン注入を行うことによりゲート絶縁層４内には、注入イオンと、原子衝突により生成される欠陥とが分布するようになるが、本実施形態の製造方法であればイオン注入を行ったゲート絶縁層４の表面にキャップ層であるゲート絶縁層５が形成された状態で熱処理を行うようにしているので、ゲート絶縁層４内の欠陥を修復するとともに、熱処理中におけるゲート絶縁層４内での遊離元素の結合を促進でき、効率よく必要な負の固定電荷を生成できる。そしてイオン注入を行う際のイオンの飛程やイオン種、又は熱処理の温度や時間等を調整することで、ゲート絶縁層４内における固定電荷密度を容易に調整することができ、高移動度で且つ正の閾値電圧での動作が容易な薄膜トランジスタ１を製造することができる。
このようにした本実施形態の薄膜トランジスタ１の製造方法によれば、ゲート絶縁層４の全体の膜質を変化させるのではなく、イオン注入によりゲート絶縁層４の表層部だけの膜質を変化させて負の固定電荷を発現させるようにしているので、ゲート絶縁層４の本来の絶縁特性をほぼ維持した状態で部分的な機能の付加を行うことができる。またイオン注入を行うことによりゲート絶縁層４内には、注入イオンと、原子衝突により生成される欠陥とが分布するようになるが、本実施形態の製造方法であればイオン注入を行ったゲート絶縁層４の表面にキャップ層であるゲート絶縁層５が形成された状態で熱処理を行うようにしているので、ゲート絶縁層４内の欠陥を修復するとともに、熱処理中におけるゲート絶縁層４内での遊離元素の結合を促進でき、効率よく必要な負の固定電荷を生成できる。そしてイオン注入を行う際のイオンの飛程やイオン種、又は熱処理の温度や時間等を調整することで、ゲート絶縁層４内における固定電荷密度を容易に調整することができ、高移動度で且つ正の閾値電圧での動作が容易な薄膜トランジスタ１を製造することができる。
【0047】
なお、本発明の固定電荷制御方法は前記実施形態に限られるものではない。
例えば前記実施形態では固定電荷制御方法の一例として薄膜トランジスタ１の製造方法を例示したがこれに限らない。他の実施形態では、薄膜トランジスタ以外の他の半導体デバイスの製造方法において本発明の固定電荷制御方法が用いられてもよい。
例えば前記実施形態では固定電荷制御方法の一例として薄膜トランジスタ１の製造方法を例示したがこれに限らない。他の実施形態では、薄膜トランジスタ以外の他の半導体デバイスの製造方法において本発明の固定電荷制御方法が用いられてもよい。
【0048】
また前記実施形態では、ゲート絶縁層４にイオン注入を行った後、このイオン注入面上にゲート電極層５を直接形成してキャップ層としていたがこれに限らない。他の実施形態では、ゲート絶縁層４にイオン注入を行った後、ゲート電極層５を形成する前に、例えば窒化膜や酸窒化膜等の絶縁膜をキャップ層としてゲート絶縁層４のイオン注入面上に形成してもよい。
【0049】
また前記実施形態の製造方法は、薄膜トランジスタ１のフロントチャネル側の絶縁層（ゲート絶縁層４）に負の固定電荷を発現させるものであったが、これに限らない。他の実施形態では、薄膜トランジスタ１のバックチャネル側に絶縁層を形成し、この絶縁層に正の固定電荷を発現させるようにしてもよい。
【0050】
例えば他の実施形態の薄膜トランジスタ１は、図４に示すように、基板２とチャネル層３との間に、正の固定電荷を有する固定電荷層９を有していている。この固定電荷層９は、基板２側から順に積層された第１絶縁層（特許請求の範囲の絶縁層に相当）９１と第２絶縁層（特許請求の範囲のキャップ層に相当）９２とを備えている。この第１絶縁層９１と第２絶縁層９２は、上記したゲート絶縁層４と同様の材料により構成されている。なお。第１絶縁層９１と第２絶縁層９２との間に金属層が設けられ、当該金属層がキャップ層として機能するようにしてもよい。
【0051】
そしてこの実施形態では、第１絶縁層９１内における第２絶縁層９２との界面近傍に、イオン注入を行うことにより形成された（発現された）正の固定電荷が存在するようにしている。そしてこの実施形態の薄膜トランジスタ１では、第１絶縁層９１の厚みｄｉと、注入イオンの平均飛程Ｒｐと、その標準偏差ΔＲｐとの関係を調整することで、注入イオンの多くを、ゲート絶縁層４内における表層部に留まるようにしている。具体的にこの実施形態の薄膜トランジスタ１では、イオン注入によるイオンの平均飛程Ｒｐとその標準偏差ΔＲｐの和が、第１絶縁層９１の厚みｄｉの半分より小さくしており、より具体的には、第１絶縁層９１の厚みｄｉの１／３よりも小さくしている。なお、イオンの平均飛程Ｒｐとは、イオン注入されたイオンの膜中における深さ方向（積層方向）の分布の最大値の深さ位置であり、またこの場合の標準偏差ΔＲｐは、同分布の奥側（層内方向側）への拡がりを示す指標である。
【0052】
そしてこの実施形態の薄膜トランジスタ１では、イオン注入による注入イオンと欠陥は、第１絶縁層９１と第１絶縁層９２の界面近傍において、第１絶縁層９１側にのみ形成されており、第２絶縁層９２側には形成されていない。また元素の分布の観点から言うと、第１絶縁層９１における第２絶縁層９２との界面近傍にイオン注入により添加された元素が分布しており、第２絶縁層９２内にはイオン注入により添加された元素が分布していない。
【0053】
次にこの実施形態の薄膜トランジスタ１の製造方法について図５を用いて説明する。
【0054】
この実施形態では、図５（ａ）に示すように、まず基板２上に、酸化膜、窒化膜、酸窒化膜等の任意の絶縁材料から構成される第１絶縁層９１を積層する。ここでは、例えばプラズマＣＶＤ法等の既知の方法により、基板２の全面を覆うように第１絶縁層９１を形成する。
【0055】
次に、形成した第１絶縁層９１の表層部にイオン注入を行う。イオン注入の条件は、上記した（３）第１イオン注入工程と同じである。
【0056】
次に図５（ｂ）に示すように、イオン注入が行われた第１絶縁層９１の表面（イオン注入面）に、キャップ層として機能する第２絶縁層９２を形成する。第２絶縁層９２は、第１絶縁層９１のイオン注入面の全面を覆うように形成される。この第２絶縁層９２の形成は、プラズマＣＶＤ法等の既知の方法により行われてよい。
【0057】
その後、第２絶縁層９２の上にチャネル層３を形成した後、上記した図３に記載の工程と同様の処理を行い、薄膜トランジスタ１を得ることができる。
【0058】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。例えば、上述した複数の例示的な実施形態は、以下の態様の具体例であることが当業者により理解される。
【0059】
（態様１）半導体デバイスに用いられる絶縁層内の固定電荷を制御する方法であって、前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させる固定電荷制御方法。
【0060】
（態様２）前記イオン注入によるイオンの平均飛程とその標準偏差の和が、前記絶縁層の厚みの半分より小さい態様１に記載の固定電荷制御方法。
【0061】
（態様３）前記絶縁層が、酸化膜、窒化膜又は酸窒化膜からなるものである態様１又は２に記載の固定電荷制御方法。
【0062】
（態様４）前記キャップ層が、窒化膜又は酸窒化膜からなるものである態様１～３のいずれかに記載の固定電荷制御方法。
【0063】
（態様５）前記キャップ層が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金からなるものである態様１～４のいずれかに記載の固定電荷制御方法。
【0064】
（態様６）前記絶縁層の表面に前記キャップ層を形成する際に生じる熱を利用して前記絶縁層の熱処理を行う態様１～５のいずれかに記載の固定電荷制御方法。
【0065】
（態様７）前記イオン注入で注入するイオン種は、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上である態様１～６のいずれかに記載の固定電荷制御方法。
【0066】
（態様８）酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、前記チャネル層を形成する工程と、前記チャネル層の表面に前記ゲート絶縁層を形成する工程と、前記ゲート絶縁層の表層部にイオン注入を行う工程と、イオン注入後の前記ゲート絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に負の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
【0067】
（態様９）正の固定電荷を有する固定電荷層と、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、前記基板の表面に絶縁層を形成する工程と、前記絶縁層の表層部にイオン注入を行う工程と、イオン注入後の前記絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に正の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
【実施例0068】
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で適当に変更を加えて実施することが勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【0069】
＜実施例：イオン注入後の熱処理と固定電荷密度との関係性＞
イオン注入後の熱処理と固定電荷密度との関係性を評価した。
イオン注入後の熱処理と固定電荷密度との関係性を評価した。
【0070】
（１）評価サンプル
この実施例では、シリコン基板上に絶縁層と金属層を積層したサンプルを複数準備した。各評価サンプルにおいて、シリコン基板は、ｎ型であり、比抵抗１～１０Ωｃｍのものを用い、絶縁層として膜厚約１００ｎｍの熱酸化シリコン膜を形成し、金属層として膜厚約１０ｎｍのＡｌ－Ｓｉ合金膜を形成した。
この実施例では、シリコン基板上に絶縁層と金属層を積層したサンプルを複数準備した。各評価サンプルにおいて、シリコン基板は、ｎ型であり、比抵抗１～１０Ωｃｍのものを用い、絶縁層として膜厚約１００ｎｍの熱酸化シリコン膜を形成し、金属層として膜厚約１０ｎｍのＡｌ－Ｓｉ合金膜を形成した。
【0071】
また各評価サンプルは、熱酸化シリコン膜を形成した後金属層を形成する前に、熱酸化シリコン膜の表面にイオン注入を行った。イオン注入は、サンプル毎にイオン注入量とイオン種を変えて行った。イオン注入量（ドーズ量）は１×１０１３ｉоｎｓ／ｃｍ２～１×１０１５ｉоｎｓ／ｃｍ２とした。また注入イオン種は、Ｎ＋、Ｏ＋、Ａｒ＋とした。またいずれの評価サンプルも、注入するイオンエネルギーを１０ｋｅＶとした。なお、注入イオン（Ｎ＋，Ｏ＋、Ａｒ＋）のイオンエネルギーと注入深さとの関係との関係をシミュレーションソフト（ＳＲＩＭ２０１３）を用いて計算した結果を図７に示す。このシミュレーションでは、イオン注入の対象を、Ｓｉ基板上に酸化シリコン膜（膜厚１００ｎｍ）とし、注入イオンのエネルギーを５～３０ｋｅＶとしている。
【0072】
（２）熱処理
そして評価サンプルに対して熱処理を行った。熱処理は、大気圧下の窒素雰囲気中で、２００℃で２時間行った。
そして評価サンプルに対して熱処理を行った。熱処理は、大気圧下の窒素雰囲気中で、２００℃で２時間行った。
【0073】
（３）固定電荷密度の評価
そして熱処理後の各評価サンプルにおける熱酸化シリコン膜の固定電荷密度をＣ－Ｖ法により測定した。なおこの実施例では、各評価サンプルの熱処理前の固定電荷密度も、Ｃ－Ｖ法により予め測定している。その結果を図８に示す。
そして熱処理後の各評価サンプルにおける熱酸化シリコン膜の固定電荷密度をＣ－Ｖ法により測定した。なおこの実施例では、各評価サンプルの熱処理前の固定電荷密度も、Ｃ－Ｖ法により予め測定している。その結果を図８に示す。
【0074】
図８に示すように、イオン注入を行うことで正の固定電荷の増加が見られたが、イオン注入後に熱処理を行うことで、一様に正の固定電荷を減少できることを確認できた。酸化シリコン中の欠陥は正の固定電荷を発現することが知られていることから、イオン注入時に生成される欠陥により正の電荷が増加したものと考えられる。イオン注入後に熱処理を行うことで、欠陥が修復されて正の固定電荷が減少し、負の固定電荷を生成できたことが分かる。この図８の結果から、イオン種とイオン注入とにより、絶縁層内の固定電荷を制御できることが確認できた。また図７からは、低イオンエネルギーの条件ではイオンの注入深さが酸化シリコン膜厚よりも浅いことから、絶縁層としての機能を損なわずに機能を付加できたことが分かる。
【符号の説明】
【0075】
１ ・・・薄膜トランジスタ
２ ・・・基板
３ ・・・チャネル層
４ ・・・ゲート絶縁層
５ ・・・ゲート電極層（キャップ層）
６ ・・・絶縁層
７ ・・・ソース電極層
８ ・・・ドレイン電極層
２ ・・・基板
３ ・・・チャネル層
４ ・・・ゲート絶縁層
５ ・・・ゲート電極層（キャップ層）
６ ・・・絶縁層
７ ・・・ソース電極層
８ ・・・ドレイン電極層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【手続補正書】
【提出日】2023-11-29
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体デバイスに用いられる絶縁層内の固定電荷を制御する方法であって、
前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、
当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させ、
前記イオン注入によるイオンの平均飛程とその標準偏差の和が、前記絶縁層の厚みの半分より小さい、固定電荷制御方法。
前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、
当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させ、
前記イオン注入によるイオンの平均飛程とその標準偏差の和が、前記絶縁層の厚みの半分より小さい、固定電荷制御方法。
【請求項2】
前記絶縁層が、酸化膜、窒化膜又は酸窒化膜からなるものである請求項１に記載の固定電荷制御方法。
【請求項3】
前記キャップ層が、窒化膜又は酸窒化膜からなるものである請求項１に記載の固定電荷制御方法。
【請求項4】
前記キャップ層が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金からなるものである請求項１に記載の固定電荷制御方法。
【請求項5】
前記絶縁層の表面に前記キャップ層を形成する際に生じる熱を利用して前記絶縁層の熱処理を行う請求項１に記載の固定電荷制御方法。
【請求項6】
前記イオン注入で注入するイオン種は、Ｏ、Ｎ、Ｃ等の原子イオン、Ｏ２、Ｎ２、Ｃ２等の分子イオン、又はＡｒ等の希ガスイオンから選択される１種以上である請求項１に記載の固定電荷制御方法。
【請求項7】
半導体デバイスに用いられる絶縁層内の固定電荷を制御する方法であって、
前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、
当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させ、
前記キャップ層が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金からなるものである、固定電荷制御方法。
前記絶縁層を形成した後、当該絶縁層の表層部にイオン注入を行い、
当該イオン注入後の前記絶縁層の表面に金属膜又は絶縁膜からなるキャップ層を形成し、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に固定電荷を発現させ、
前記キャップ層が、アルミニウム、アルミニウム合金、モリブデン、モリブデン合金、チタン又はチタン合金からなるものである、固定電荷制御方法。
【請求項8】
酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、
前記チャネル層を形成する工程と、
前記チャネル層の表面に前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記ゲート絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に負の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
前記チャネル層を形成する工程と、
前記チャネル層の表面に前記ゲート絶縁層を形成する工程と、
前記ゲート絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記ゲート絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に負の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
【請求項9】
正の固定電荷を有する固定電荷層と、酸化物半導体から成るチャネル層と、ゲート絶縁層と、ゲート電極層とが基板側から順に積層されたトップゲート型の薄膜トランジスタの製造方法であって、
前記基板の表面に絶縁層を形成する工程と、
前記絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に正の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。
前記基板の表面に絶縁層を形成する工程と、
前記絶縁層の表層部にイオン注入を行う工程と、
イオン注入後の前記絶縁層の表面に、金属膜又は絶縁膜から成るキャップ層を形成する工程と、
前記キャップ層が表面に形成された前記絶縁層に対して熱処理を行うことにより前記絶縁層中に正の固定電荷を発現させる工程とを含む薄膜トランジスタの製造方法。