特開 2023-176749 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023176749

(43)【公開日】2023-12-13

(54)【発明の名称】炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231206BHJP

   H01L 29/12 20060101ALI20231206BHJP

   H01L 21/336 20060101ALI20231206BHJP

   H01L 29/739 20060101ALI20231206BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 652T

H01L29/78 653A

H01L29/78 658E

H01L29/78 658G

H01L29/78 658F

H01L29/78 655A

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022089192

(22)【出願日】2022-05-31

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(71)【出願人】

【識別番号】504145342

【氏名又は名称】国立大学法人九州大学

(74)【代理人】

【識別番号】100105854

【弁理士】

【氏名又は名称】廣瀬 一

(74)【代理人】

【識別番号】100103850

【弁理士】

【氏名又は名称】田中 秀▲てつ▼

(72)【発明者】

【氏名】寺尾 豊

(72)【発明者】

【氏名】藤井 健志

(72)【発明者】

【氏名】辻 英徳

(72)【発明者】

【氏名】田中 悟

(57)【要約】

【課題】トレンチ内壁の清浄化ができ、移動度の向上が可能なＳｉＣ半導体装置及びその製造方法を提供する。
【解決手段】ｎ型のドリフト領域２と、ドリフト領域２上に配置されたｐ型のベース領域３と、ベース領域３の上部に選択的に埋め込まれ、ドリフト領域２よりも高不純物密度のｎ型の主電極領域４と、主電極領域４からベース領域３を貫通してドリフト領域２に達するトレンチ５と、トレンチ５の内側に設けられた絶縁ゲート構造（６，７）と、を備える。トレンチ５の内壁面が、トレンチ５の深さ方向の第１段差で規定される第１テラスと深さ方向に交差する方向の第２段差で規定される第２テラスとを有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１導電型のドリフト領域と、
前記ドリフト領域上に配置された第２導電型のベース領域と、
前記ベース領域の上部に選択的に埋め込まれ、前記ドリフト領域よりも高不純物密度の第１導電型の主電極領域と、
前記主電極領域から前記ベース領域を貫通して前記ドリフト領域に達するトレンチと、
前記トレンチの内側に設けられた絶縁ゲート構造と
を備え、
前記トレンチの内壁面が、前記トレンチの深さ方向の第１段差で規定される第１テラスと前記深さ方向に交差する方向の第２段差で規定される第２テラスとを有することを特徴とする炭化珪素半導体装置。

【請求項2】

前記第１テラス及び第２テラスそれぞれの幅が、１０ｎｍ以上、５００ｎｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項3】

前記第１段差及び第２段差それぞれの深さが、０．５ｎｍ以上、１０ｎｍ以下であることを特徴とする請求項２に記載の炭化珪素半導体装置。

【請求項4】

前記主電極領域の上面が＜０００１＞方向に対して＜１１－２０＞方向にオフ角を有する面であり、前記トレンチの前記側壁面の面方位が（１１－２０）面又は（１－１００）面であることを特徴とする請求項１～３のいずれか１項に記載の炭化珪素半導体装置。

【請求項5】

前記側壁面の面方位が（１１－２０）面であり、前記深さ方向が＜０００１＞方向で、前記交差する方向が＜１－１００＞方向であることを特徴とする請求項４に記載の炭化珪素半導体装置。

【請求項6】

第１導電型のドリフト領域の上面に第２導電型のベース領域を形成する工程と、
前記ベース領域の上部に、前記ドリフト領域よりも高不純物密度の第１導電型の主電極領域を形成する工程と、
前記主電極領域の上面から前記ベース領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、
圧力が６７Ｐａ以上４０００Ｐａ以下の水素含有雰囲気中で加熱して前記トレンチの内壁面を水素エッチングする工程と、
前記トレンチの内側にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、前記ベース領域の表面ポテンシャルを制御するゲート電極を形成する工程と
を含むことを特徴とする炭化珪素半導体装置の製造方法。

【請求項7】

前記水素エッチングする工程は、１３００℃以上１６００℃以下の温度で加熱することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。

【請求項8】

前記水素エッチングする工程における水素含有雰囲気には、３％以上１００％以下の水素が含まれることを特徴とする、請求項６又は７に記載の炭化珪素半導体装置の製造方法。

【請求項9】

前記水素含有雰囲気中に酸化性ガスを０．５ｐｐｍ以上５０ｐｐｍ以下の濃度で添加することを特徴とする請求項８に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素（ＳｉＣ）半導体装置及びその製造方法に関し、特にトレンチゲート型のＳｉＣ半導体装置及びその製造方法に関する。

【背景技術】

【0002】

ＳｉＣを用いたトレンチゲート型のＭＯＳ電界効果トランジスタ（ＦＥＴ）では、一般的にＲＩＥによりトレンチを掘り、トレンチ形状ラウンド化処理、犠牲酸化層形成・除去、または等方プラズマエッチング処理を行い、ゲート酸化膜形成を行う。しかし、これらの工程を経た後、ＭＯＳＦＥＴのチャネルを形成するトレンチ側壁面の表面はＳｉＣの酸化による表面析出炭素、あるいはプラズマエッチングタメージの影響が残っており、ゲート酸化膜／ＳｉＣ界面の界面準位や表面ラスネスに起因するキャリア散乱のため電界効果移動度が低下してしまうという問題がある。

【0003】

特許文献１には、水素アニールを行った後に窒素添加アニールを行ってトレンチ側壁面のテラス部の算術平均粗さを、０．１ｎｍ以下として界面ラフネス散乱を低減することが記載されている。特許文献１では、トレンチ形成後の水素アニールは４００００Ｐａと高い圧力で行われている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１‐４４３５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、トレンチ内壁の清浄化ができ、移動度の向上が可能なＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明の一態様は、（ａ）第１導電型のドリフト領域と、（ｂ）ドリフト領域上に配置された第２導電型のベース領域と、（ｃ）ベース領域の上部に選択的に埋め込まれ、ドリフト領域よりも高不純物密度の第１導電型の主電極領域と、（ｄ）主電極領域からベース領域を貫通してドリフト領域に達するトレンチと、（ｅ）トレンチの内側に設けられた絶縁ゲート構造とを備え、トレンチの内壁面が、トレンチの深さ方向の第１段差で規定される第１テラスと深さ方向に交差する方向の第２段差で規定される第２テラスとを有するＳｉＣ半導体装置であることを要旨とする。

【0007】

本発明の他の態様は、（ａ）第１導電型のドリフト領域の上面に第２導電型のベース領域を形成する工程と、（ｂ）ベース領域の上部に、ドリフト領域よりも高不純物密度の第１導電型の主電極領域を形成する工程と、（ｃ）主電極領域の上面からベース領域を貫通してドリフト領域に達するトレンチを形成する工程と、（ｄ）圧力が６７Ｐａ（０．５Ｔｏｒｒ）以上４０００Ｐａ（３０Ｔｏｒｒ）以下の水素含有雰囲気中で加熱してトレンチの内壁面を水素エッチングする工程と、（ｅ）トレンチの内側にゲート絶縁膜を形成する工程と、（ｆ）ゲート絶縁膜の上に、チャネル形成領域の表面ポテンシャルを制御するゲート電極を形成する工程とを含むＳｉＣ半導体装置の製造方法であることを要旨とする。

【発明の効果】

【0008】

本発明によれば、トレンチ内壁の清浄化ができ、移動度の向上が可能なＳｉＣ半導体装置及びＳｉＣ半導体装置の製造方法を提供できる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施形態に係るＳｉＣ半導体装置の一例を示す断面概略図である。

【図2】実施形態に係るＳｉＣ半導体装置の製造方法の工程の一例を説明するための断面概略図である。

【図3】実施形態に係るＳｉＣ半導体装置の製造方法の工程の一例を説明するための図２に引き続く断面概略図である。

【図4】実施形態に係るＳｉＣ半導体装置の製造方法の工程の一例を説明するための図３に引き続く断面概略図である。

【図5】実施形態に係るＳｉＣ半導体装置の製造方法の工程の一例を説明するための図４に引き続く断面概略図である。

【図6】実施形態に係るＳｉＣ半導体装置の製造方法の工程の一例を説明するための図５に引き続く断面概略図である。

【図7】実施形態に係るＳｉＣ半導体装置の製造方法の工程の一例を説明するための図６に引き続く断面概略図である。

【図8】ＳｉＣ半導体装置のトレンチ側壁の一例を示す断面概略図である。

【図9】実施例によるトレンチ内壁面のＡＦＭ像の一例を示す図である。

【図10】比較例によるトレンチ内壁面のＡＦＭ像の一例を示す図である。

【図11】比較例によるトレンチ内壁面のＡＦＭ像の他の例を示す図である。

【図12】実施形態に係るＳｉＣ半導体装置の移動度の評価結果を示す表である。

【発明を実施するための形態】

【0010】

以下、図面を参照して、本発明の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。

【0011】

本明細書においてＭＩＳトランジスタのソース領域は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域として選択可能な「一方の主領域（第１主領域）」である。又、ＭＩＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、一方の主領域はカソード領域として選択可能である。ＭＩＳトランジスタのドレイン領域は、ＩＧＢＴにおいてはコレクタ領域を、サイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。

【0012】

また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。また以下の説明では、第１導電型がｎ型、これと反対となる第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。またｎやｐに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物密度が高い又は低い半導体領域であることを意味する。ただし同じｎとｎとが付された半導体領域であっても、それぞれの半導体領域の不純物密度が厳密に同じであることを意味するものではない。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。

【0013】

（ＳｉＣ半導体装置の構造）
本発明の実施形態に係るＳｉＣ半導体装置は、図１に示すように、第１導電型（ｎ^－型）のドリフト領域２と、ドリフト領域２の上面側に配置された第２導電型（ｐ^－型）のベース領域３を備えるトレンチゲート型のＭＯＳＦＥＴである。ドリフト領域２の下面側にはドリフト領域２よりも高不純物密度のｎ^＋型のドレイン領域（第１主領域）１が設けられている。ベース領域３の上部にはドリフト領域２よりも高不純物密度のｎ^＋型の第２主領域（ソース領域）４が設けられている。ソース領域４の上面には、表面電極（ソース電極）８が設けられる。ドレイン領域１の下面には、裏面電極（ドレイン電極）９が設けられる。

【0014】

ソース電極８及びドレイン電極９は、それぞれソース領域４及びドレイン領域１にオーミック接続されている。ソース電極８及びドレイン電極９は、例えば、Ａｌからなる単層膜や、ニッケルシリサイド（ＮｉＳｉ_x）、窒化チタン（ＴｉＮ）、Ａｌの順で積層された金属膜が使用可能である。なお、図示は省略したが、ソース電極８とベース領域３とを電気的に接続するｐ^＋型のベースコンタクト領域がソース領域４に隣接して配置されてもよい。

【0015】

ソース領域４の上面から深さ方向にベース領域３を貫通して底部がドリフト領域２に達するトレンチ５が設けられている。トレンチ５の内側に、絶縁ゲート構造（６，７）が設けられる。絶縁ゲート構造（６，７）は、トレンチ５の底面及び側面に設けられたゲート絶縁膜６、及びトレンチ５内にゲート絶縁膜６を介して埋め込まれたゲート電極（制御電極）７を有する。

【0016】

本発明の実施形態においては、ドレイン領域１はＳｉＣからなる半導体基板（ＳｉＣ基板）で構成され、ドリフト領域２及びベース領域３はＳｉＣからなるエピタキシャル層（ＳｉＣ層）で構成されるものとする。ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈ及び立方晶である。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。本発明の実施形態では、４Ｈ－ＳｉＣを用いて説明する。

【0017】

実施形態に係るＳｉＣ半導体装置では、ドレイン領域１の上面が（０００１）面（Ｓｉ面）又は（０００－１）面（Ｃ面）であり、＜０００１＞（ｃ軸）方向に対して＜１１－２０＞（ａ軸）方向に１°～８°程度、例えば４°のオフ角θを有する。オフ角θは、（０００１）面（Ｓｉ面）又は（０００－１）面（Ｃ面）であるｃ軸に垂直な面（基底面）と、ドレイン領域１の上面とがなす角度である。またドレイン領域１の上面としてＳｉ面、チャネルとなるトレンチ５の側面としては（１－１００）ｍ面を用いて説明する。なお、ドレイン領域１の上面をＣ面としてもよく、トレンチ５の側面を（１１－２０）ａ面としてもよい。

【0018】

ゲート絶縁膜６としては、シリコン酸化膜（ＳｉＯ_２膜）の他、シリコン酸窒化（ＳｉＯＮ）膜、ＳｉＯ_２膜より比誘電率の大きな単層膜或いはこれらの複数を積層した複合膜等が採用可能である。具体的には、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ_３Ｎ_４）膜、アルミニウム酸化物（Ａｌ_２Ｏ_３）膜、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ_２Ｏ_３）膜等が採用可能である。他にもハフニウム酸化物（ＨｆＯ_２）膜、ジルコニウム酸化物（ＺｒＯ₂）膜、タンタル酸化物（Ｔａ_２Ｏ_５）膜、ビスマス酸化物（Ｂｉ_２Ｏ_３）膜等が採用可能である。ゲート電極７の材料としては、例えば燐（Ｐ）や硼素（Ｂ）等の不純物を高濃度に添加したポリシリコン層（ドープドポリシリコン層）が使用可能である。

【0019】

図１に示すように、実施形態に係るＳｉＣ半導体装置では、ゲート電極７に電圧を印加してゲート絶縁膜６とベース領域３との界面にチャネルとなる反転層を形成する。このとき、ソース電極８とドレイン電極９間に電圧を印加することで、ソース領域４からキャリア（電子）がチャネルに注入される。注入されたキャリアは、ドリフト領域２を走行してドレイン領域１に流れ込む。

【0020】

実施の形態に係る半導体装置では、後述するように、水素含有雰囲気中、低圧力、高温で内壁面を水素エッチング処理したトレンチ５を用いている。低圧力、高温で水素エッチング処理を行うことにより、トレンチ５内壁のダメージ層や炭素析出物を除去して清浄化することができ、チャネルを走行する電子の散乱を低減することが可能となる。

【0021】

（ＳｉＣ半導体装置の製造方法）
次に、図２～図７に示す工程図を用いて、実施形態に係るトレンチゲート型のＳｉＣ半導体装置の製造方法を説明する。なお、以下に述べるＭＯＳＦＥＴの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。

【0022】

まず、窒素（Ｎ）等のｎ型不純物が添加されたｎ^＋型の４Ｈ－ＳｉＣ基板（基板）１ｓを用意する。基板１ｓは、上面がオフ角を有するＳｉ面であり、ｃ軸に対してａ軸方向に０°以上、８°以下の範囲、例えば４°程度傾斜した基板である。基板１ｓの上面に、Ｎ等のｎ型不純物が添加されたｎ^－型のドリフト領域２をエピタキシャル成長させる。引き続き、ドリフト領域２の上面に、アルミニウム（Ａｌ）等のｐ型不純物が添加されたベース領域３をエピタキシャル成長させる。ベース領域３の上部に、多段イオン注入技術等を用いて燐（Ｐ）等のｎ型不純物を注入する。熱処理を行うことにより注入されたｎ型不純物イオンを活性化させ、図２に示すように、ベース領域３の上部にｎ⁺型のソース領域４を形成する。ｐ^＋型のベースコンタクト領域を設ける場合、熱処理前にアルミニウム（Ａｌ）等のｐ型不純物をイオン注入してｐ^＋型のベースコンタクト領域を形成する。

【0023】

次に、ソース領域４の上面に、化学気相成長法（ＣＶＤ法）等により、ＳｉＯ_２等の酸化膜を成膜する。成膜した酸化膜の上面にフォトレジスト膜を塗布し、フォトリソグラフィ技術等を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜には、平面視で、基板１ｓの上面がオフ角で傾斜する方向である＜１１－２０＞方向に延伸する開口部が形成される。パターニングされたフォトレジスト膜をエッチングマスクとして、トリフルオロメタン（ＣＨＦ₃）／四フッ化メタン（ＣＦ₄）／アルゴン（Ａｒ）混合ガスを用いたドライエッチング技術により酸化膜をパターニングする。その後、パターニングされた酸化膜をエッチングマスクとして、六フッ化硫黄（ＳＦ₆）／酸素（Ｏ₂）／Ａｒ混合ガスを用いた誘導結合型反応性イオンエッチング（ＩＣＰ－ＲＩＥ）等のドライエッチング技術により、図３に示すように、ソース領域４及びベース領域３を貫通してドリフト領域２に達するトレンチ５ｓが選択的に形成される。トレンチ５ｓは、平面視ではａ軸方向に延伸するが、ウェハの方位合せ誤差として延伸方向はａ軸方向から±５°程度の誤差を含む。

【0024】

エッチングマスクとして用いた酸化膜をフッ酸（ＨＦ）等によりウェットエッチングして除去する。その後、水素（Ｈ₂）含有ガス雰囲気中、６７Ｐａ以上４０００Ｐａの圧力、１３００℃以上１６００℃以下の温度で水素エッチング処理を行う。この低圧水素エッチング処理により、図４に示すように、ソース領域４の上面と、トレンチ５ｓの側壁及び底面との表面層が清浄化され、トレンチ５が形成される。水素含有ガス雰囲気は、水素（Ｈ₂）が３％以上１００％以下の範囲で、Ａｒ、ネオン（Ｎｅ）、クリプトン（Ｋｒ）等の希ガスが含有される。水素含有ガスは、低圧水素エッチング装置の排気能力に依るが、１００ｓｃｃｍ以上の流量であることが望ましい。

【0025】

次に、図５に示すように、減圧（ＬＰ）熱化学気相成長法（ＣＶＤ）等により、トレンチ５の内面及びソース領域４の上面に高温シリコン酸化（ＨＴＯ）膜等の絶縁膜６ｓを堆積する。ＬＰ熱ＣＶＤは、例えば、シラン（ＳｉＨ_４）及び酸素（Ｏ_２）の混合ガスを用いて、０．２Ｐａ程度の圧力で６００℃程度の温度の堆積条件を採用可能である。引き続き、窒素（Ｎ₂）ガスに一酸化窒素（ＮＯ）ガスを１０％程度添加した大気圧のガス雰囲気中、１１５０℃以上１３００℃以下の温度で窒化処理を行う。なお、窒化処理には、ＮＯに代えて亜酸化窒素（Ｎ₂Ｏ）ガスを用いてもよい。窒化処理により、ＨＴＯ膜とＳｉＣとの界面でのＣ原子が抜けた空格子点に置換原子のＮが置換した終端層が形成される。

【0026】

窒化処理後、ＬＰ‐ＣＶＤ法等により、絶縁膜６ｓの上面にＰ等の不純物を高濃度で添加したドープドポリシリコン層を堆積する。フォトリソグラフィ技術及びドライエッチング技術等により、図６に示すように、ドープドポリシリコン層を選択的に除去して絶縁膜６ｓで覆われたトレンチ５を埋め込むようにゲート電極７を形成する。引き続き、フォトリソグラフィ技術及びドライエッチング技術等により、絶縁膜６ｓを選択的に除去する。その結果、図７に示すように、ゲート絶縁膜６及びゲート電極７からなる絶縁ゲート構造（６、７）が形成される。ゲート電極７を形成した後、ゲート電極７を覆うように層間絶縁膜を設けて、層間絶縁膜と絶縁膜６ｓを同時に、選択的に除去してもよい。次いで、スパッタリング法又は蒸着法等により堆積したアルミニウム等の金属膜を、フォトリソグラフィ技術及びドライエッチング技術等により選択的に除去して、露出したソース領域４の上面にソース電極８を形成する。

【0027】

次に、化学機械研磨（ＣＭＰ）等により、基板１ｓの下面を研磨して厚み調整をして、ドレイン領域１を形成する。その後、スパッタリング法あるいは真空蒸着法等により、ドレイン領域１の下面にＡｌ等の金属膜からなる裏面電極（ドレイン電極）９を形成する。このようにして、図１に示した実施形態に係るＳｉＣ半導体装置半導体装置が完成する。

【0028】

＜水素エッチング処理＞
通常、ＳｉＣ基板にトレンチを形成すると、トレンチ側壁は主面に対する垂直面ではなく、垂直面から５°程度傾いた面となる。一般にＳｉＣ基板１ｓ上面が（０００１）Ｓｉ面に対して＜１１－２０＞方向に向かって４°～８°程度傾斜していることから、Ｓｉ面の基板を用いて、ｍ面をチャネル形成面に用いたトレンチゲート型ＭＯＳＦＥＴを作製すると、実際のチャネル形成面はｍ面からｃ軸方向だけでなく、ａ軸方向にも傾いた面となる。また、ウェハのオリフラ形成面が想定されるｍ面よりずれることにより、オリフラで方位合せして形成されたトレンチの延伸方向にａ軸方向より５°程度のズレが含まれることでも、チャネル形成面がｍ面からｃ軸方向だけでなくa軸方向に傾いた面となる。水素ガスを用いるトレンチアニールなどによって清浄なトレンチ内壁面を形成すると、ａ軸方向及びｃ軸方向の傾斜に応じて、異なる２方向のそれぞれに現れる段差（ステップ）と、ステップ間のテラスとを有するステップ‐テラス構造が形成される。図８は、トレンチをｃ軸方向又はａ軸方向に切った断面拡大図である。トレンチ側壁ＬｃはドライエッチングやＳｉＣ基板のオフ角に起因する傾斜角αで傾斜し、ステップＳｔと隣のステップＳｔ間で規定されるテラスＴｅとからなるステップ‐テラス構造を有する。図８中、「ｅ」はキャリアである電子を示す。このとき、ステップＳｔの間隔が短かすぎてテラスＴｅの幅が狭いと、チャネルを走る電子「ｅ」がステップＳｔで受ける散乱が増加する。そのため、電界効果移動度が低下してしまうので、ステップ間隔が広いことが好ましい。

【0029】

水素エッチング処理でのエッチング速度はＳｉの蒸発量に比例するため、エッチング速度の向上には、Ｓｉが効率よく蒸発するよう、高温、低ガス圧とする必要がある。通常実施されているトレンチアニールで用いられる１０６４０Ｐａ～１３３３３Ｐａのガス圧では、トレンチ内壁のエッチング速度はほぼゼロである。一方、４００Ｐａ程度の低ガス圧ではエッチング速度が大きくなり、１５００℃程度で数ｎｍ／ｍｉｎのエッチング速度が得られている。トレンチ形成時ドライエッチング等で生じるトレンチ内壁のダメージ層は数ｎｍあると考えられる。そのため、水素エッチングを低圧で行うことでトレンチ内壁のダメージ層や炭素析出物を除去して清浄化ができ、ラフネス散乱を低減することが可能となる。

【0030】

また、水素雰囲気中に露出されるＳｉＣ基板上面のＳｉ面はトレンチ内壁面のｍ面よりもエッチング速度が大きくなる。トレンチ内では、水素ガスの供給が滞り、実質的にガス流量が遅くなるためと考えられる。そのため、ｎ^＋型のソース領域４の上面が削れることによって半導体装置が高抵抗化し易くなる。半導体装置の高抵抗化を抑えるためには、ソース領域４の深さを４００ｎｍ～８００ｎｍ程度として、水素エッチング処理により、トレンチ５の内壁面では数ｎｍのダメージ層を除去しつつ、ソース領域４の上面では削れ量を１５０ｎｍ以下とする必要がある。このように、ソース領域４の削れ量を考慮すると、水素エッチング処理は、例えば、ガス圧力を４００Ｐａ程度、温度を１５００℃程度の時、処理時間は２分～３分が好ましい。

【0031】

水素エッチング処理の温度条件としては、１３００℃以上１６００℃以下の範囲、好ましくは１４００℃以上１５００℃以下の範囲が好ましい。温度が１３００℃未満であれば、トレンチ５の内壁面の水素エッチングがほとんどできない。温度が１６００℃を超えると、トレンチ５の内壁面にステップバンチングが生じるため好ましくない。圧力条件は、６７Ｐａ以上４０００Ｐａ以下の範囲、より好ましくは６７Ｐａ以上１３３３Ｐａ以下の範囲が好ましい。圧力が６７Ｐａ未満では水素分子の供給が減り、炭素析出が顕著となる。また、圧力が４０００Ｐａを超えるとトレンチ５の内壁面の水素エッチングが生じにくくなる。

【0032】

また、エッチング処理が数分と短時間ではＳｉＣ基板の面内温度分布によるエッチングむらが発生する恐れがある。この場合、エッチング速度を低下させることで、処理時間を制御する必要がある。エッチング速度の低減は、Ｓｉ蒸発を低減できる１３００℃以上１５００℃以下の比較的低い温度範囲、もしくは４００Ｐａ以上４０００Ｐａ以下の雰囲気圧力範囲にすることで可能である。水素エッチング処理の温度及び雰囲気圧力によってエッチング速度を調整して処理時間を最低５分以上とすることが好ましい。また、雰囲気ガス中の水素濃度を下げることでエッチング速度を低下させることもできる。この時、水素濃度が３％未満となると、エッチング速度が低下しすぎてエッチング処理の再現性に問題が生じるため、雰囲気ガス中の水素濃度は３％以上が好ましい。

【0033】

＜半導体装置の評価＞
実施形態に係るＳｉＣ半導体装置を作製して電界効果移動度の評価を行うとともに、トレンチ内壁面の原子間力顕微鏡（ＡＦＭ）観察を行った。実施例１～４及び比較例１～３の試料について、トレンチ形成後の水素エッチング処理を１００％水素雰囲気で、温度、ガス圧及び時間のエッチング条件を変化させて実施した。実施例１は、処理温度が１５００℃、ガス圧が４００Ｐａ、処理時間が２分である。実施例２は、実施例１よりも処理温度を１３００℃と低くし、エッチング速度の低下する分、ガス圧を１３３Ｐａに下げて処理時間を１９分と長くしている。実施例３は、処理温度は実施例１と同じ１５００℃で、ガス圧を４０００Ｐａと高くしてエッチング速度を下げ、処理時間を４５分と長くしている。実施例４は、処理温度を１５５０℃と高くし、ガス圧を１３３３Ｐａ、処理時間を５分としている。比較例１は、実施例１及び２と同様に処理温度を１５００℃とし、ガス圧を実施例３よりも５３３３Ｐａと高くし、処理時間を６８分と長くしている。比較例２は、実施例４と同様に処理温度を１５５０℃とし、ガス圧を６６６６Ｐａと実施例４より高くし、処理時間を４０分と長くしている。比較例３は、実施例３と同様に処理温度を１５００℃、ガス圧を４０００Ｐａとして、処理時間を２分と短くしている。また、水素エッチング処理を実施せずに作製した試料を比較例４とした。

【0034】

実施例１～４及び比較例１～４のそれぞれの試料について、ＴＥＧ等の評価用素子を切り取り、燐酸や希フッ酸等のウェットエッチング剤を用いてトレンチ５に埋め込まれた絶縁ゲート構造（６，７）を除去してトレンチ５の内壁面を露出させＡＦＭ観察を実施した。図９に実施例１～４のＡＦＭ像を、図１０に比較例１～３のＡＦＭ像を、図１１に比較例４のＡＦＭ像を示す。実施例１～４のトレンチ内壁面ＡＦＭ像では、図９に示すように、ｃ軸及びａ軸の異なる２方向のそれぞれで、ステップとステップ間で規定されるテラスととからなるステップ‐テラス構造が確認できる。このように、実施例１～４のそれぞれについて、水素エッチングによる表面清浄化が十分であり、ＳｉＣ結晶軸のｃ軸方向とａ軸方向の傾斜により生じる２方向ステップ‐テラス構造が形成されると考えられる。２方向ステップ‐テラス構造は、ｃ軸及びａ軸のそれぞれの方向で、テラス幅が１０ｎｍ以上５００ｎｍ以下であり、ステップ高さ（段差深さ）が０．５ｎｍ以上１０ｎｍ以下である。

【0035】

比較例１～３のトレンチ内壁面のＡＦＭ像では、図１０に示すように、ｃ軸方向の傾斜により生ずる１軸方向のステップ‐テラス構造が確認される。水素エッチングにより表面が清浄化されると、表面の結晶面であるｍ面からの傾斜によってステップ‐テラス構造が形成されるが、図１０のＡＦＭ像からはａ軸方向のステップ‐テラス構造は確認でできなかった。比較例１～３では、ａ軸方向の傾斜で形成されるステップ高さが小さくテラス幅も小さくなることが考えられる。あるいは、比較例１及び２は、それぞれ処理温度が同じ実施例３及び４と比べてガス圧が３０Ｐａを越えて高く、比較例３は、処理時間が実施例３の４５分と比べて２分と短く、水素エッチング量が不十分と考えられる。このように、表面の清浄化が不十分となり、ＡＦＭ像としてａ軸方向ではステップ及びテラスが明確に確認できず、ｃ軸方向のみのステップ‐テラス構造が確認されたと考えられる。また、水素エッチングを行っていない比較例４では、図１１に示すように、明確なステップ‐テラス構造が観察できなかった。これはトレンチ内壁面にＳｉＣの自然酸化膜またはゲート絶縁膜形成時の影響で生成した炭素析出物が不規則に表面を覆っている影響とも考えられる。

【0036】

図１２は、水素エッチング処理の条件及びＡＦＭ像観察結果と共に、ＭＯＳＦＥＴの電界効果移動度の測定結果を示す表である。図１２の表に示すように、実施例１～４の試料は、電界効果移動度が６８ｃｍ²／Ｖｓ～７２ｃｍ²／Ｖｓであるのに対し、比較例１～４の試料は、５０ｃｍ²／Ｖｓ～５４ｃｍ²／Ｖｓである。このように、トレンチ内壁面に２方向ステップ‐テラス構造を有する実施例１～４の試料では電界効果移動度が７０ｃｍ²／Ｖｓ程度と高い値が得られる。一方、トレンチ内壁面に、ステップ‐テラス構造がないか、あるいは１方向ステップ‐テラス構造を有する比較例１～４の試料では電界効果移動度が５０ｃｍ²／Ｖｓ程度と減少している。このように、トレンチ内壁面のＡＦＭ像が表面の清浄化の指標となることが確認された。実施形態に係るＳｉＣ半導体装置では、低ガス圧水素エッチング処理において処理温度及び処理時間を適切に調整することにより、トレンチ内壁の清浄化ができ、チャネルの移動度の向上が可能となる。

【0037】

（その他の実施形態）
上記のように、本発明の第１～第３実施形態に係る絶縁ゲート型半導体装置を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

【0038】

上述のように、実施形態においては、水素エッチング処理の雰囲気ガスとして、１００％水素ガス又は３％以上の水素と希ガスとの混合ガスを用いている。しかし、雰囲気ガスに０．５ｐｐｍ以上、５０ｐｐｍ以下の範囲の微量の酸素（Ｏ_２）などの酸化性ガスを添加してもよい。一般的に、水素エッチング処理により、トレンチ内壁面にステップ‐テラス構造を形成しても、そのステップ端（キンク）などでクラスタ化した炭素析出物が形成されてしまうことがある。炭素析出物は半導体装置の製造過程でも除去されないため、最終的なＭＯＳＦＥＴにおいてＭＯＳ界面で余剰炭素として欠陥や表面ラフネスとして働いてしまう。水素だけのエッチングではクラスタ化した炭素析出物の除去は困難である。水素以外のガスで炭素と効率よく反応するガスとして酸素がある。一般的に酸素は水素と反応すると考えられるが、低酸素濃度では水素との反応が起こりにくく、一部は酸素のまま存在する。水素エッチング雰囲気に０．５ｐｐｍ以上、５０ｐｐｍ以下の微量酸素を添加すると、炭素析出物の除去能力が向上して水素エッチング速度が増大することが確認された。微量酸素を添加して水素エッチング処理を行ったＭＯＳＦＥＴの試料では、電界効果移動度の向上が実現でき、炭素析出物が除去されていることが確認された。酸素添加濃度が０．５ｐｐｍ未満ではエチング速度の増加は確認されず、酸素添加濃度が５０ｐｐｍを超えると、トレンチ内壁面に多数のピットが形成されてしまい、表面凹凸が増加する結果が得られた。なお、酸化性ガスとして酸素を用いて説明したが、酸化性ガスとしてオゾン（Ｏ_３）、一酸化窒素（ＮＯ）、亜酸化窒素（Ｎ_２Ｏ）などが採用可能である。

【0039】

上記の実施形態においてＭＯＳＦＥＴを例示的に説明したが、本発明の適用の対象となる半導体装置はＭＯＳＦＥＴに限定されるものではない。本発明の半導体装置は、例えば、半導体層の上に絶縁膜を介して電極が配置されているトレンチ構造を有するＩＧＢＴ等の種々のトレンチ構造を有する半導体装置に適用可能である。

【0040】

このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

【符号の説明】

【0041】

１…ドレイン領域（第２主領域）
１ｓ…基板
２…ドリフト領域
３…ベース領域
４…ソース領域（第１主領域）
５…トレンチ
６…ゲート絶縁膜
７…ゲート電極（制御電極）
８…ソース電極（表面電極）
９…ドレイン電極（裏面電極）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】