(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023176880
(43)【公開日】2023-12-13
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20231206BHJP
H01L 21/60 20060101ALI20231206BHJP
【ＦＩ】
H01L25/04 C
H01L21/60 301A
H01L21/60 301N
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022089429
(22)【出願日】2022-06-01
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】河本 啓輔
(72)【発明者】
【氏名】江口 佳佑
【テーマコード（参考）】
5F044
【Ｆターム（参考）】
5F044AA12
5F044AA20
5F044HH00
(57)【要約】
【課題】ワイヤの配線長を短くすることで、半導体装置の製造性を向上させることが可能な技術を提供することを目的とする。
【解決手段】半導体装置１００は、半導体素子１と、半導体素子１を制御する制御ＩＣ２とを備え、半導体素子１は、複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄからなる信号パッド群１１ａ，１１ｂの対を有し、制御ＩＣ２は、複数の信号パッドを有し、制御ＩＣ２における複数の信号パッドは、半導体素子１における信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２における複数の信号パッドに距離が近い方の信号パッド群１１ａ，１１ｂとワイヤボンド接続されている。
【選択図】図１
【解決手段】半導体装置１００は、半導体素子１と、半導体素子１を制御する制御ＩＣ２とを備え、半導体素子１は、複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄからなる信号パッド群１１ａ，１１ｂの対を有し、制御ＩＣ２は、複数の信号パッドを有し、制御ＩＣ２における複数の信号パッドは、半導体素子１における信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２における複数の信号パッドに距離が近い方の信号パッド群１１ａ，１１ｂとワイヤボンド接続されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体素子と、
前記半導体素子を制御する制御ＩＣと、を備え、
前記半導体素子は、複数の信号パッドからなる信号パッド群の対を有し、
前記制御ＩＣは、複数の信号パッドを有し、
前記制御ＩＣにおける複数の前記信号パッドは、前記半導体素子における前記信号パッド群の対のうち、前記制御ＩＣにおける複数の前記信号パッドに距離が近い方の前記信号パッド群とワイヤボンド接続される、半導体装置。
前記半導体素子を制御する制御ＩＣと、を備え、
前記半導体素子は、複数の信号パッドからなる信号パッド群の対を有し、
前記制御ＩＣは、複数の信号パッドを有し、
前記制御ＩＣにおける複数の前記信号パッドは、前記半導体素子における前記信号パッド群の対のうち、前記制御ＩＣにおける複数の前記信号パッドに距離が近い方の前記信号パッド群とワイヤボンド接続される、半導体装置。
【請求項2】
前記半導体素子における前記信号パッド群の対は、複数のゲート信号パッドを含み、
前記半導体素子内には複数のゲート配線が設けられ、
複数の前記ゲート信号パッドは、それぞれ複数の前記ゲート配線によって接続される、請求項１に記載の半導体装置。
前記半導体素子内には複数のゲート配線が設けられ、
複数の前記ゲート信号パッドは、それぞれ複数の前記ゲート配線によって接続される、請求項１に記載の半導体装置。
【請求項3】
前記半導体素子における前記信号パッド群の対は、複数のセンス信号パッドを含み、
前記信号パッド群の対のうち、一方の前記信号パッド群に含まれる前記センス信号パッドは、前記制御ＩＣにおける複数の前記信号パッドのうちの１つとワイヤボンド接続される、請求項１に記載の半導体装置。
前記信号パッド群の対のうち、一方の前記信号パッド群に含まれる前記センス信号パッドは、前記制御ＩＣにおける複数の前記信号パッドのうちの１つとワイヤボンド接続される、請求項１に記載の半導体装置。
【請求項4】
前記半導体素子における前記信号パッド群の対は、第１の方向に沿って配置され、
各前記信号パッド群に含まれる複数の前記信号パッドは、前記第１の方向と直交する第２の方向に延びる前記半導体素子の中心線に対して一方側と他方側とに同じ順番で配置される、請求項１に記載の半導体装置。
各前記信号パッド群に含まれる複数の前記信号パッドは、前記第１の方向と直交する第２の方向に延びる前記半導体素子の中心線に対して一方側と他方側とに同じ順番で配置される、請求項１に記載の半導体装置。
【請求項5】
前記半導体素子は、スイッチング部と還流部とが１チップ化された逆導通ＩＧＢＴである、請求項１に記載の半導体装置。
【請求項6】
前記半導体素子における各前記信号パッドの一辺の長さは０．３ｍｍ以下である、請求項１に記載の半導体装置。
【請求項7】
複数の前記ゲート配線は同じインピーダンスを有する、請求項２に記載の半導体装置。
【請求項8】
前記半導体素子における複数の前記信号パッドの一部は千鳥配置される、請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関するものである。
【背景技術】
【0002】
特許文献１には、複数のセンス信号パッドと複数のゲート信号パッドとを含む複数の信号パッドを備えたＩＧＢＴ（Insulated Gate Bipolar Transistor）チップにおいて、複数の信号パッドがそれぞれワイヤボンド接続される構成が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－１６８５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１に記載の技術では、ワイヤの配線長が考慮されていなかった。そのため、ＩＧＢＴチップを制御する制御ＩＣを備えた半導体装置において、ＩＧＢＴチップの複数の信号パッドのうち、制御ＩＣの信号パッドに距離が遠い方の信号パッドとワイヤボンド接続するとワイヤの配線長が長くなる。これにより、ＩＧＢＴチップと制御ＩＣを封止する際に隣り合うワイヤ同士が接触したり、ワイヤが剥がれやすくなり、半導体装置の製造性が悪化するという問題があった。
【0005】
そこで、本開示は、ワイヤの配線長を短くすることで、半導体装置の製造性を向上させることが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示に係る半導体装置は、半導体素子と、前記半導体素子を制御する制御ＩＣとを備え、前記半導体素子は、複数の信号パッドからなる信号パッド群の対を有し、前記制御ＩＣは、複数の信号パッドを有し、前記制御ＩＣにおける複数の前記信号パッドは、前記半導体素子における前記信号パッド群の対のうち、前記制御ＩＣにおける複数の前記信号パッドに距離が近い方の前記信号パッド群とワイヤボンド接続されるものである。
【発明の効果】
【0007】
本開示によれば、半導体素子の複数の信号パッドと制御ＩＣの複数の信号パッド間のワイヤの配線長を短くすることができるため、半導体素子と制御ＩＣを封止する際に隣り合うワイヤ同士の接触、およびワイヤの剥がれを抑制することができる。これにより、半導体装置の製造性を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】実施の形態１に係る半導体装置の上面図である。
【図2】実施の形態１に係る半導体装置が備える半導体素子の上面図である。
【図3】実施の形態２に係る半導体装置が備える半導体素子の上面図である。
【図4】実施の形態３に係る半導体装置が備える半導体素子の上面図である。
【発明を実施するための形態】
【0009】
【0010】
図１において、Ｘ方向およびＹ方向は、互いに直交する。以下の図に示されるＸ方向およびＹ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向である－Ｘ方向とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向である－Ｙ方向とを含む方向を「Ｙ軸方向」ともいう。
【0011】
図１に示すように、半導体装置１００は、３相交流インバータ回路であり、６つの半導体素子１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆと、４つの制御ＩＣ２ａ，２ｂ，２ｃ，２ｄと、電力用リードフレーム３と、制御用リードフレーム４と、モールド樹脂（図示しない）とを備えている。
【0012】
６つの半導体素子１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆは、スイッチング部と還流部とが１チップ化された逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Reverse-Conducting ＩＧＢＴ）である。高電位側に搭載された３つの半導体素子１ａ，１ｂ，１ｃは、１つの導体パターン８上に配置されている。また、低電位側に搭載された３つの半導体素子１ｄ，１ｅ，１ｆは、それぞれ３つの導体パターン８上に配置されている。６つの半導体素子１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆは、４つの制御ＩＣ２ａ，２ｂ，２ｃ，２ｄと、ワイヤ９によりワイヤボンド接続されている。半導体素子１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆについて区別する必要がない場合は、それぞれを半導体素子１と呼ぶ。
【0013】
４つの制御ＩＣ２ａ，２ｂ，２ｃ，２ｄは、ＬＶＩＣ（low voltage integrated circuit）であり、６つの半導体素子１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆを制御する。また、４つの制御ＩＣ２ａ，２ｂ，２ｃ，２ｄと、電力用リードフレーム３と制御用リードフレーム４は、ワイヤ９により接続、つまり、ワイヤボンド接続されている。制御ＩＣ２ａ，２ｂ，２ｃ，２ｄについて区別する必要がない場合は、それぞれを制御ＩＣ２と呼ぶ。
【0014】
モールド樹脂は、封止材であり、６つの半導体素子１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆと４つの制御ＩＣ２ａ，２ｂ，２ｃ，２ｄとを一体的に封止している。
【0015】
電力用リードフレーム３は、高電位側に搭載された３つの半導体素子１ａ，１ｂ，１ｃのコレクタ電極と接続されるＰ端子３ａと、低電位側に搭載された３つの半導体素子１ｄ，１ｅ，１ｆのコレクタ電極とそれぞれ接続されるＵ端子３ｂ、Ｖ端子３ｃ、およびＷ端部３ｄと、低電位側に搭載された３つの半導体素子１ｄ，１ｅ，１ｆのエミッタ電極と接続されるＮ端子３ｅとを有している。
【0016】
制御用リードフレーム４は、高電位側にＵ相のリードフレーム４ａと、Ｖ相のリードフレーム４ｂと、Ｗ相のリードフレーム４ｃとを有し、低電位側にＮ相のリードフレーム４ｄを有している。Ｕ相のリードフレーム４ａ、Ｖ相のリードフレーム４ｂ、およびＷ相のリードフレーム４ｃは共に、制御端子とＩＮ端子とＶＣＣ端子とを含む。また、Ｎ相のリードフレーム４ｄは、制御端子とＶＣＣ端子と３つのＩＮ端子とＦＯ端子とを含む。
【0017】
＜半導体素子における信号パッドの構成＞
次に、実施の形態１の特徴である半導体素子１における信号パッドの構成について図２を用いて説明する。図２は、実施の形態１に係る半導体装置１００が備える半導体素子１の上面図である。
次に、実施の形態１の特徴である半導体素子１における信号パッドの構成について図２を用いて説明する。図２は、実施の形態１に係る半導体装置１００が備える半導体素子１の上面図である。
【0018】
図２に示すように、半導体素子１は、複数（４つ）の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄからなる信号パッド群１１ａ，１１ｂの対を有している。信号パッド群１１ａ，１１ｂの対は、第１の方向（Ｘ軸方向）に沿って配置されている。符号２１は、第１の方向に延びる半導体素子１の中心線を示す。信号パッド群１１ａ，１１ｂの対のうち、一方の信号パッド群１１ａは第１の方向と直交する第２の方向（Ｙ軸方向）に延びる半導体素子１の中心線２１に対して－Ｘ側（一方側）に配置され、他方の信号パッド群１１ｂは半導体素子１の中心線２１に対してＸ側（他方側）に配置されている。
【0019】
信号パッド群１１ａ，１１ｂの対は、半導体素子１の中心線２１に対して一方側と他方側とに同じ順番で配置されている。具体的には、信号パッド群１１ａ，１１ｂの対は、それぞれ－Ｘ側からＸ側に向かって、センス信号パッド１０ａ、ゲート信号パッド１０ｂ、温度センスダイオードのアノード信号パッド１０ｃ、温度センスダイオードのカソード信号パッド１０ｄの順番で配置されている。なお、信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄの順番は一例であり、図２に記載の順番に限定されるものではない。
【0020】
実施の形態１では、制御ＩＣ２における複数の信号パッドは、半導体素子１における信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２における複数の信号パッドに距離が近い方の信号パッド群１１ａ，１１ｂとワイヤボンド接続される。このことについて説明する。
【0021】
図１と図２に示すように、半導体素子１ａ，１ｂ，１ｃは、それぞれ制御ＩＣ２ａ，２ｂ，２ｃとワイヤボンド接続されるが、半導体素子１ａ，１ｂ，１ｃと制御ＩＣ２ａ，２ｂ，２ｃはそれぞれ近くに配置されるため、制御ＩＣ２ｄの場合と比較してワイヤ９の配線長はあまり問題にならない。しかし、制御ＩＣ２ｄは、複数の信号パッドを３組有しており、半導体素子１ｄ，１ｅ，１ｆは制御ＩＣ２ｄとワイヤボンド接続されるため、３つの半導体素子１ｄ，１ｅ，１ｆのうち、両側に位置する半導体素子１ｄ，１ｆは、中央に位置する半導体素子１ｅと比較して制御ＩＣ２ｄからの距離が遠くなる。
【0022】
そのため、半導体素子１ｄでは、制御ＩＣ２ｄにおける複数の信号パッドは、半導体素子１ｄにおける信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２ｄにおける複数の信号パッドに距離が近い方の信号パッド群１１ｂとワイヤボンド接続される。また、半導体素子１ｆにおいても、制御ＩＣ２ｄにおける複数の信号パッドは、半導体素子１ｆにおける信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２ｄにおける複数の信号パッドに距離が近い方の信号パッド群１１ａとワイヤボンド接続される。
【0023】
これにより、半導体素子１ｄ，１ｆと制御ＩＣ２ｄとを接続するワイヤ９の配線長を短くすることができる。これと同様に、半導体素子１ａ，１ｂ，１ｃと制御ＩＣ２ａ，２ｂ，２ｃについても、半導体素子１ａ，１ｂ，１ｃにおける信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２ａ，２ｂ，２ｃにおける複数の信号パッドに距離が近い方の信号パッド群とワイヤボンド接続される。
【0024】
次に、半導体素子１の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄのサイズについて説明する。ワイヤ９として細線ワイヤを使用する場合、信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄの開口部（アルミ電極のエリア）の一辺の長さが０．３ｍｍ程度であればワイヤボンドが十分可能である。また、半導体素子１のチップサイズを小さくすることで半導体装置１００の小型化にも寄与するため、信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄの一辺の長さは０．３ｍｍ以下であることが望ましい。
【0025】
また、図示しないが、半導体素子１における信号パッド群１１ａ，１１ｂの対のうちの複数（２つ）のゲート信号パッド１０ｂの各々は、半導体素子１内の共通のゲート配線によって接続されている。これにより、２つのゲート信号パッド１０ｂのうちのいずれかを使用した場合でも、半導体装置１００の外部から供給される制御電源電圧を十分に供給することができる。
【0026】
＜効果＞
以上のように、実施の形態１に係る半導体装置１００は、半導体素子１と、半導体素子１を制御する制御ＩＣ２とを備え、半導体素子１は、複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄからなる信号パッド群１１ａ，１１ｂの対を有し、制御ＩＣ２は、複数の信号パッドを有し、制御ＩＣ２における複数の信号パッドは、半導体素子１における信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２における複数の信号パッドに距離が近い方の信号パッド群とワイヤボンド接続されている。
以上のように、実施の形態１に係る半導体装置１００は、半導体素子１と、半導体素子１を制御する制御ＩＣ２とを備え、半導体素子１は、複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄからなる信号パッド群１１ａ，１１ｂの対を有し、制御ＩＣ２は、複数の信号パッドを有し、制御ＩＣ２における複数の信号パッドは、半導体素子１における信号パッド群１１ａ，１１ｂの対のうち、制御ＩＣ２における複数の信号パッドに距離が近い方の信号パッド群とワイヤボンド接続されている。
【0027】
具体的には、半導体素子１における信号パッド群１１ａ，１１ｂの対は、第１の方向に沿って配置され、各信号パッド群１１ａ，１１ｂに含まれる複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄは、第１の方向と直交する第２の方向に延びる半導体素子１の中心線２１に対して一方側と他方側とに同じ順番で配置されている。また、半導体素子１における信号パッド群１１ａ，１１ｂの対は、２つのセンス信号パッド１０ａを含み、信号パッド群１１ａ，１１ｂの対のうち、一方の信号パッド群に含まれるセンス信号パッド１０ａは、制御ＩＣ２における複数の信号パッドのうちの１つとワイヤボンド接続されている。
【0028】
したがって、半導体素子１の複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄと制御ＩＣ２の複数の信号パッド間のワイヤ９の配線長を短くすることができるため、半導体素子１と制御ＩＣ２を封止する際に隣り合うワイヤ９同士の接触、およびワイヤ９の剥がれを抑制することができる。これにより、半導体装置１００の製造性を向上させることができる。
【0029】
また、半導体素子１における信号パッド群１１ａ，１１ｂの対は、２つのゲート信号パッド１０ｂを含み、半導体素子１内には複数のゲート配線が設けられ、２つのゲート信号パッド１０ｂは、複数のゲート配線によって接続されている。
【0030】
したがって、２つのゲート信号パッド１０ｂのうちのいずれかを使用した場合でも、半導体装置１００の外部から供給される制御電源電圧を十分に供給することができることから、安定した半導体装置１００の動作が可能である。
【0031】
また、半導体素子１は、スイッチング部と還流部とが１チップ化された逆導通ＩＧＢＴであるため、半導体素子１の小型化が可能となり、半導体装置１００の小型化に寄与する。
【0032】
また、半導体素子１における各信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄの一辺の長さは０．３ｍｍ以下であるため、半導体装置１００の小型化に寄与する。
【0033】
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１００について説明する。図３は、実施の形態２に係る半導体装置１００が備える半導体素子１の上面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態２に係る半導体装置１００について説明する。図３は、実施の形態２に係る半導体装置１００が備える半導体素子１の上面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【0034】
図３に示すように、実施の形態２では、半導体装置１００内に設けられたゲート配線１２から分岐した２つのゲート配線１２ａ，１２ｂは、信号パッド群１１ａ，１１ｂにおけるゲート信号パッド１０ｂとそれぞれ接続される。２つのゲート信号パッド１０ｂと接続される複数のゲート配線１２，１２ａ，１２ｂは同じインピーダンスを有している。これにより、２つのゲート信号パッド１０ｂのうち、いずれを使用した場合でも安定した半導体素子１の動作が可能となる。
【0035】
なお、図３では、ゲート配線１２は矩形状の枠として示されているが、実際には矩形状の枠内に設けられているものとする。
【0036】
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１００について説明する。図４は、実施の形態３に係る半導体装置１００が備える半導体素子１の上面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態３に係る半導体装置１００について説明する。図４は、実施の形態３に係る半導体装置１００が備える半導体素子１の上面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【0037】
図４に示すように、実施の形態３では、半導体素子１における複数の信号パッド１０ａ，１０ｂ，１０ｃ，１０ｄの一部は千鳥配置されている。具体的には、信号パッド１０ｃ，１０ｄは、信号パッド１０ａ，１０ｂに対して－Ｙ方向に配置され、さらに信号パッド１０ａにおけるＸ軸方向の中心線と信号パッド１０ｂにおけるＸ軸方向の中心線との間隔（ａ）の半分（２／ａ）だけＸ方向にずれるように配置されている。
【0038】
これにより、半導体装置１００のＸ軸方向の長さを小さくすることができるため、短い配線長での半導体素子１と制御ＩＣ２間のワイヤボンド接続が可能となり、半導体装置１００の小型化に寄与する。
【0039】
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【0040】
以下、本開示の諸態様を付記としてまとめて記載する。
【0041】
（付記１）
半導体素子と、
前記半導体素子を制御する制御ＩＣと、を備え、
前記半導体素子は、複数の信号パッドからなる信号パッド群の対を有し、
前記制御ＩＣは、複数の信号パッドを有し、
前記制御ＩＣにおける複数の前記信号パッドは、前記半導体素子における前記信号パッド群の対のうち、前記制御ＩＣにおける複数の前記信号パッドに距離が近い方の前記信号パッド群とワイヤボンド接続される、半導体装置。
半導体素子と、
前記半導体素子を制御する制御ＩＣと、を備え、
前記半導体素子は、複数の信号パッドからなる信号パッド群の対を有し、
前記制御ＩＣは、複数の信号パッドを有し、
前記制御ＩＣにおける複数の前記信号パッドは、前記半導体素子における前記信号パッド群の対のうち、前記制御ＩＣにおける複数の前記信号パッドに距離が近い方の前記信号パッド群とワイヤボンド接続される、半導体装置。
【0042】
（付記２）
前記半導体素子における前記信号パッド群の対は、複数のゲート信号パッドを含み、
前記半導体素子内には複数のゲート配線が設けられ、
複数の前記ゲート信号パッドは、それぞれ複数の前記ゲート配線によって接続される、付記１に記載の半導体装置。
前記半導体素子における前記信号パッド群の対は、複数のゲート信号パッドを含み、
前記半導体素子内には複数のゲート配線が設けられ、
複数の前記ゲート信号パッドは、それぞれ複数の前記ゲート配線によって接続される、付記１に記載の半導体装置。
【0043】
（付記３）
前記半導体素子における前記信号パッド群の対は、複数のセンス信号パッドを含み、
前記信号パッド群の対のうち、一方の前記信号パッド群に含まれる前記センス信号パッドは、前記制御ＩＣにおける複数の前記信号パッドのうちの１つとワイヤボンド接続される、付記１に記載の半導体装置。
前記半導体素子における前記信号パッド群の対は、複数のセンス信号パッドを含み、
前記信号パッド群の対のうち、一方の前記信号パッド群に含まれる前記センス信号パッドは、前記制御ＩＣにおける複数の前記信号パッドのうちの１つとワイヤボンド接続される、付記１に記載の半導体装置。
【0044】
（付記４）
前記半導体素子における前記信号パッド群の対は、第１の方向に沿って配置され、
各前記信号パッド群に含まれる複数の前記信号パッドは、前記第１の方向と直交する第２の方向に延びる前記半導体素子の中心線に対して一方側と他方側とに同じ順番で配置される、付記１に記載の半導体装置。
前記半導体素子における前記信号パッド群の対は、第１の方向に沿って配置され、
各前記信号パッド群に含まれる複数の前記信号パッドは、前記第１の方向と直交する第２の方向に延びる前記半導体素子の中心線に対して一方側と他方側とに同じ順番で配置される、付記１に記載の半導体装置。
【0045】
（付記５）
前記半導体素子は、スイッチング部と還流部とが１チップ化された逆導通ＩＧＢＴである、付記１に記載の半導体装置。
前記半導体素子は、スイッチング部と還流部とが１チップ化された逆導通ＩＧＢＴである、付記１に記載の半導体装置。
【0046】
（付記６）
前記半導体素子における各前記信号パッドの一辺の長さは０．３ｍｍ以下である、付記１に記載の半導体装置。
前記半導体素子における各前記信号パッドの一辺の長さは０．３ｍｍ以下である、付記１に記載の半導体装置。
【0047】
（付記７）
複数の前記ゲート信号パッドと接続される複数の前記ゲート配線は同じインピーダンスを有する、付記２に記載の半導体装置。
複数の前記ゲート信号パッドと接続される複数の前記ゲート配線は同じインピーダンスを有する、付記２に記載の半導体装置。
【0048】
（付記８）
前記半導体素子における複数の前記信号パッドの一部は千鳥配置される、付記１に記載の半導体装置。
前記半導体素子における複数の前記信号パッドの一部は千鳥配置される、付記１に記載の半導体装置。
【符号の説明】
【0049】
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ 半導体素子、２，２ａ，２ｂ，２ｃ，２ｄ 制御ＩＣ、１０ａ，１０ｂ，１０ｃ，１０ｄ 信号パッド、１１ａ，１１ｂ 信号パッド群、１２，１２ａ，１２ｂ ゲート配線、１００ 半導体装置。
【図1】
【図2】
【図3】
【図4】