特開 2023-176902 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023176902

(43)【公開日】2023-12-13

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20231206BHJP

   H01L 21/265 20060101ALI20231206BHJP

   H01L 29/12 20060101ALI20231206BHJP

   H01L 29/78 20060101ALI20231206BHJP

   H01L 29/739 20060101ALI20231206BHJP

   H01L 29/861 20060101ALI20231206BHJP

   H01L 21/329 20060101ALI20231206BHJP

【ＦＩ】

H01L29/78 658H

H01L21/265 F

H01L21/265 Z

H01L21/265 602A

H01L21/265 Q

H01L21/265 601A

H01L21/265 601Q

H01L29/78 652T

H01L29/78 653A

H01L29/78 652J

H01L29/78 658A

H01L29/78 655B

H01L29/78 655A

H01L29/78 657D

H01L29/91 J

H01L29/91 F

H01L29/91 A

H01L29/91 C

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2022089473

(22)【出願日】2022-06-01

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】佐々木 秀樹

(57)【要約】

【課題】 好適に化合物半導体基板の反りを抑制する。
【解決手段】 半導体装置（１０）の製造方法であって、第１注入工程と第２注入工程を有する。前記第１注入工程では、第１表面側から前記化合物半導体基板の厚み方向における中央部（５０）よりも前記第１表面側にドーパントの密度のピーク（Ｐ１）が形成されるように前記ドーパントを注入する。前記第２注入工程では、前記化合物半導体基板に対して前記第１表面側から不活性不純物を注入する。第２注入工程では、前記化合物半導体基板の前記中央部よりも前記第２表面側に前記結晶欠陥の密度のピーク（Ｐ２）が形成される。前記第１表面が凸となる反りを正の値として前記化合物半導体基板の反り量を定義したときに、前記第１注入工程において前記反り量が増加し、前記第２注入工程において前記反り量が減少する。
【選択図】図５

【特許請求の範囲】

【請求項1】

半導体装置（１０）の製造方法であって、
第１表面（１２ａ）と前記第１表面の裏側に位置する第２表面（１２ｂ）とを有する化合物半導体基板（１２）に対して前記第１表面側からｎ型またはｐ型のドーパントを注入する第１注入工程であって、前記化合物半導体基板の厚み方向における中央部（５０）よりも前記第１表面側に前記ドーパントの密度のピーク（Ｐ１）が形成されるように前記ドーパントを注入する第１注入工程と、
前記化合物半導体基板に対して前記第１表面側から不活性不純物を注入することによって前記化合物半導体基板内に結晶欠陥を形成する第２注入工程であって、前記化合物半導体基板の前記中央部よりも前記第２表面側に前記結晶欠陥の密度のピーク（Ｐ２）が形成されるように前記不活性不純物を注入する第２注入工程、
を有し、
前記第１表面が凸となる反りを正の値として前記化合物半導体基板の反り量を定義したときに、前記第１注入工程において前記反り量が増加し、前記第２注入工程において前記反り量が減少する、
製造方法。

【請求項2】

前記第１注入工程の実施後に前記第２注入工程を実施する、請求項１に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、半導体装置の製造方法に関する。

【0002】

化合物半導体基板にドーパントを注入すると、ドーパント注入範囲に結晶欠陥が形成される。すると、ドーパント注入範囲内で結晶格子が歪み、化合物半導体基板に反りが生じる。反った状態の化合物半導体基板を取り扱うと、化合物半導体基板に対する加工時に露光装置のピントが合わないという問題や、搬送時に化合物半導体基板が破損するという問題等が生じる。

【0003】

特許文献１には、化合物半導体基板の表面に、化合物半導体基板とは異なる材料（例えば、アルミニウム、チタン、ニッケル、白金等）からなる変形抑制層を形成することで、化合物半導体基板の反りを抑制する技術が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１７－１８３７３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１の反り抑制技術では、化合物半導体基板の表面に化合物半導体基板とは異なる材料からなる変形抑制層を形成する必要がある。したがって、製造する半導体装置の構造によっては、変形抑制層を形成することができない場合がある。また、化合物半導体基板や半導体製造装置に対する金属汚染の問題により、変形抑制層を形成できない場合がある。

【0006】

また、ドーパントが注入された表面（以下、第１表面という）とは反対側の表面（以下、第２表面という）から化合物半導体基板に不純物を注入することで、化合物半導体基板の反りを抑制する技術が存在する。この技術によれば、特許文献１で生じる問題を生じさせることなく、化合物半導体基板の反りを抑制できる。しかしながら、この方法では、第２表面側からの不純物注入時に第１表面がステージ等と接触することを防止するために第１表面に保護膜を形成する必要があり、化合物半導体基板に対する加工コストが高くなる。また、保護膜の形成及び除去工程において第１表面に異物付着やキズの発生等が生じる場合がある。

【0007】

したがって、本明細書では、より好適に化合物半導体基板の反りを抑制できる技術を提案する。

【課題を解決するための手段】

【0008】

本明細書が開示する半導体装置の製造方法は、第１注入工程と第２注入工程を有する。前記第１注入工程では、第１表面と前記第１表面の裏側に位置する第２表面とを有する化合物半導体基板に対して前記第１表面側からｎ型またはｐ型のドーパントを注入する。前記第１注入工程では、前記化合物半導体基板の厚み方向における中央部よりも前記第１表面側に前記ドーパントの密度のピークが形成されるように前記ドーパントを注入する。前記第２注入工程では、前記化合物半導体基板に対して前記第１表面側から不活性不純物を注入することによって前記化合物半導体基板内に結晶欠陥を形成する。前記第２注入工程では、前記化合物半導体基板の前記中央部よりも前記第２表面側に前記結晶欠陥の密度のピークが形成されるように前記不活性不純物を注入する。前記第１表面が凸となる反りを正の値として前記化合物半導体基板の反り量を定義したときに、前記第１注入工程において前記反り量が増加し、前記第２注入工程において前記反り量が減少する。

【0009】

なお、上記製造方法においては、第１注入工程と第２注入工程のいずれを先に実施してもよい。

【0010】

この製造方法では、第１注入工程において、化合物半導体基板の厚み方向における中央部よりも第１表面側にドーパント密度のピークが形成されるので、化合物半導体基板の反り量が増加する。また、第２注入工程において、化合物半導体基板の厚み方向における中央部よりも第２表面側にドーパント密度のピークが形成されるので、化合物半導体基板の反り量が減少する。例えば、第１注入工程が第２注入工程よりも先に実施される場合には、第１注入工程において第１表面が凸となるように化合物半導体基板に反りが生じ、第２注入工程において化合物半導体基板の反りを解消するように化合物半導体基板が変形する。また、例えば、第２注入工程が第１注入工程よりも先に実施される場合には、第２注入工程において第１表面が凹となるように化合物半導体基板に反りが生じ、第１注入工程において化合物半導体基板の反りを解消するように化合物半導体基板が変形する。このように、第１注入工程で生じる反りと第２注入工程で生じる反りが相殺するので、化合物半導体基板の反りが抑制される。また、第２注入工程では、化合物半導体基板の第１表面側から化合物半導体基板に不活性不純物を注入する。すなわち、第１注入工程と第２注入工程のいずれでも、第１表面側から注入が実施される。したがって、第１注入工程及び第２注入工程において化合物半導体基板の第１表面がステージに接触することが無く、第１表面を保護膜で保護する必要がない。したがって、保護膜による加工コストの増加の問題が生じない。また、保護膜に起因して第１表面で異物付着やキズが生じることを防止することができる。また、第２注入工程で注入する不純物は不活性不純物であるので、第１表面側から化合物半導体基板の前記中央部よりも第２表面側の深さまで不活性不純物を注入しても、化合物半導体基板の特性に対する影響は小さい。したがって、好適に半導体装置を製造することができる。

【図面の簡単な説明】

【0011】

【図1】スイッチング素子の拡大断面図。

【図2】第１注入工程実施前の半導体基板の拡大断面図。

【図3】第１注入工程の説明図（第１注入工程における半導体基板の拡大断面図と、電界緩和領域に対して注入されたｐ型ドーパントの密度分布を示すグラフとを示す図。）。

【図4】第１注入工程後の半導体基板の反りを示す断面図。

【図5】第２注入工程の説明図（第２注入工程における半導体基板の拡大断面図と、電界緩和領域に対して注入されたｐ型ドーパントの密度分布を示すグラフと、不活性不純物の注入によって形成された結晶欠陥の密度分布を示すグラフとを示す図。）。

【図6】第２注入工程後の半導体基板の断面図。

【図7】変形例の第２注入工程の説明図。

【発明を実施するための形態】

【0012】

図１は、実施形態の製造方法によって製造されるスイッチング素子１０を示している。スイッチング素子１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。スイッチング素子１０は、半導体基板１２、ゲート絶縁膜１４、ゲート電極１６、層間絶縁膜１８、ソース電極２０、及び、ドレイン電極２２を有している。半導体基板１２は、いわゆる化合物半導体基板であり、炭化珪素（すなわち、ＳｉＣ）によって構成されている。なお、半導体基板１２は、窒化ガリウム（すなわち、ＧａＮ）、酸化ガリウム（例えば、Ｇａ_３Ｏ_３）等によって構成されていてもよい。半導体基板１２は、上面１２ａと下面１２ｂを有している。上面１２ａに、複数のトレンチ１２ｃが設けられている。ゲート絶縁膜１４は、各トレンチ１２ｃの内面を覆っている。ゲート電極１６は、各トレンチ１２ｃ内に配置されており、ゲート絶縁膜１４によって半導体基板１２から絶縁されている。層間絶縁膜１８は、各ゲート電極１６の上面を覆っている。ソース電極２０は、層間絶縁膜１８の上面と半導体基板１２の上面１２ａを覆っている。ソース電極２０は、層間絶縁膜１８によって各ゲート電極１６から絶縁されている。ドレイン電極２２は、半導体基板１２の下面１２ｂを覆っている。

【0013】

半導体基板１２は、ソース層３０、ボディコンタクト層３２、ボディ層３４、電界緩和層３６、ドリフト層３８、バッファ層４０、及び、ドレイン層４２を有している。ソース層３０は、ｎ型層である。各ソース層３０は、対応するトレンチ１２ｃの側面の上端部において、ゲート絶縁膜１４に接している。各ソース層３０は、ソース電極２０にオーミック接触している。各ボディコンタクト層３２は、ｐ型層である。各ボディコンタクト層３２は、ソース層３０が設けられていない範囲でソース電極２０にオーミック接触している。ボディ層３４は、ボディコンタクト層３２よりもｐ型不純物濃度が低いｐ型層である。ボディ層３４は、ソース層３０とボディコンタクト層３２の下側に配置されている。ボディ層３４は、ソース層３０の下側でゲート絶縁膜１４に接している。各電界緩和層３６は、ｐ型層であり、各トレンチ１２ｃの下端に隣接する範囲に配置されている。各電界緩和層３６は、対応するトレンチ１２ｃの下端においてゲート絶縁膜１４に接している。ドリフト層３８は、ｎ型層であり、ボディ層３４の下側に配置されている。ドリフト層３８は、各電界緩和層３６の周囲を覆っている。ドリフト層３８は、ボディ層３４の下側でゲート絶縁膜１４に接している。バッファ層４０は、ドリフト層３８よりもｎ型不純物濃度が高いｎ型層である。バッファ層４０は、ドリフト層３８の下側に配置されている。ドレイン層４２は、バッファ層４０よりもｎ型不純物濃度が高いｎ型層である。ドレイン層４２は、バッファ層４０の下側に配置されている。ドレイン層４２は、ドレイン電極２２にオーミック接触している。

【0014】

ゲート電極１６にゲート閾値以上の電圧を印加すると、ゲート絶縁膜１４に隣接する位置でボディ層３４にチャネルが形成され、チャネルによってソース層３０とドリフト層３８が接続される。これによって、スイッチング素子１０がオンする。ゲート電極１６に対する印加電圧をゲート閾値未満の電圧まで低下させると、チャネルが消失し、スイッチング素子１０がオフする。スイッチング素子１０がオフすると、電界緩和層３６からドリフト層３８に空乏層が広がる。電界緩和層３６から広がる空乏層によってトレンチ１２ｃの下端部における電界集中が抑制される。

【0015】

次に、スイッチング素子１０の製造方法について説明する。図２は、ソース層３０、ボディコンタクト層３２、ボディ層３４、及び、電界緩和層３６が形成される前の半導体基板１２を示している。スイッチング素子１０は、図２に示す半導体基板１２から製造される。図２に示すように、この時点では、半導体基板１２の上面１２ａにドリフト層３８が露出している。また、この時点では、ドレイン層４２の厚さが図１よりも厚く、半導体基板１２の厚みの半分以上がドレイン層４２によって構成されている。図２の参照符号５０は、半導体基板１２の厚み方向における中央部を示している。ドレイン層４２が厚いため、中央部５０はドレイン層４２内に位置している。ソース層３０、ボディコンタクト層３２、ボディ層３４、及び、電界緩和層３６が形成される前においては、半導体基板１２は平坦である。すなわち、ソース層３０、ボディコンタクト層３２、ボディ層３４、及び、電界緩和層３６が形成される前においては、半導体基板１２に反りは生じていない。この製造方法では、半導体基板１２に対して第１注入工程と第２注入工程を実施する。

【0016】

（第１注入工程）
第１注入工程では、上面１２ａ側から半導体基板１２に対してｎ型ドーパント（例えば、窒素、リン等）とｐ型ドーパント（例えば、ホウ素、アルミニウム等）をイオン注入することによって、ソース層３０、ボディコンタクト層３２、ボディ層３４、及び、電界緩和層３６を形成する。例えば、図３は、電界緩和層３６に対するｐ型ドーパントの注入工程を示している。図３に示すように、電界緩和層３６に対するｐ型ドーパントの注入工程では、半導体基板１２の下面１２ｂがステージ６２に接するように半導体基板１２をステージ６２上に載置する。そして、マスク６０を介して上側から半導体基板１２にｐ型ドーパントを注入する。ここでは、ドーズ量を１×１０^１３～１×１０^１４ｃｍ^－２に制御する。また、ここでは、半導体基板１２の厚み方向に沿ってドーパント密度分布を測定したときに、電界緩和層３６に対して注入されたｐ型ドーパントの密度のピークＰ１が中央部５０よりも上側に位置するように注入エネルギーを制御する。より詳細には、電界緩和層３６に対して注入されたｐ型ドーパントの注入深さＤ１（すなわち、上面１２ａからピークＰ１の深さまでの距離）が１μｍ以上（例えば、１～３μｍ）となるように注入エネルギーを制御する。同様にして、ソース層３０、ボディコンタクト層３２、及び、ボディ層３４に対しても上面１２ａ側からドーパント注入を行う。ソース層３０、ボディコンタクト層３２、ボディ層３４、及び、電界緩和層３６に対するドーパント注入が完了したら、半導体基板１２をアニールしてドーパントを活性化させる。

【0017】

以上に説明したように、第１注入工程では、中央部５０よりも上面１２ａ側の半導体層内にドーパントが注入される。ドーパントが注入された半導体層内には結晶欠陥が形成される。すなわち、ドーパントの注入範囲内において半導体基板１２の結晶性が低下する。その結果、ドーパントが注入された半導体層（すなわち、上面１２ａ近傍の半導体層）が膨張する。したがって、図４に示すように、上面１２ａが凸となるように半導体基板１２が反る。特に、注入深さが深い電界緩和層３６に対してアルミニウムを注入する場合に、半導体層の結晶性が低下し易く、半導体基板１２で反りが生じ易い。

【0018】

なお、以下では、上面１２ａが凸となる反りを正の値とし、上面１２ａが凹となる反りを負の値として定義した半導体基板１２の反り量を、反り量Ｘという。第１注入工程では、半導体基板１２の反り量Ｘが増加する。

【0019】

（第２注入工程）
次に、第２注入工程を実施する。第２注入工程では、図５に示すように、上面１２ａ側から半導体基板１２に対して不活性不純物をイオン注入する。不活性不純物は、半導体基板１２に対して不活性な元素である。不活性不純物として、例えば、炭素、珪素、水素、ヘリウム、アルゴン等を用いることができる。なお、水素イオン（例えば、陽子または重陽子）またはヘリウムイオンを不活性不純物としてイオン注入する場合には、イオン照射装置としてサイクロトロンを用いることができる。図５に示すように、不活性不純物の注入工程では、半導体基板１２の下面１２ｂがステージ６４に接するように半導体基板１２をステージ６４上に載置する。そして、上側から半導体基板１２の全体に不活性不純物を注入する。ここででは、上面１２ａ側から注入された不活性不純物が、中央部５０よりも下面１２ｂ側のドレイン層４２内で停止するように不活性不純物を注入する。このように不活性不純物を注入すると、不活性不純物が通過した半導体層内に低密度に結晶欠陥が形成されるとともに、不活性不純物が停止した位置に高密度に結晶欠陥が形成される。したがって、図５に示すように、中央部５０よりも下面１２ｂ側の半導体層内に結晶欠陥密度のピークＰ２が形成される。以下では、結晶欠陥密度のピークＰ２が形成されている領域を、結晶欠陥領域７０という。例えば、第２注入工程では、結晶欠陥領域７０から下面１２ｂまでの距離Ｄ２が０．１～５．０μｍとなるように不活性不純物の注入深さを制御することができる。なお、不活性不純物の照射装置と半導体基板１２の間にアルミニウムの薄膜（例えば、アルミホイル）を配置した場合には、アルミニウムの薄膜の厚みを調整することで不活性不純物の注入深さを調整できる。

【0020】

以上に説明したように、第２注入工程では、中央部５０よりも下面１２ｂ側の半導体層内で結晶欠陥密度のピークＰ２が形成される。その結果、中央部５０よりも下面１２ｂ側の半導体層が膨張する。したがって、図６に示すように、第２注入工程を実施すると、半導体基板１２の反りが緩和される。

【0021】

このように、第１注入工程では上面１２ａが凸となるように半導体基板１２に反りが生じ、第２注入工程では半導体基板１２の反りが緩和されるように半導体基板１２が変形する。言い換えると、第１注入工程では反り量Ｘが増加し、第２注入工程では反り量Ｘが減少する。このように、第１注入工程で生じる反りと第２注入工程で生じる反りが相殺されるので、第１注入工程と第２注入工程の両方を実施した後に、半導体基板１２が略平坦となる。

【0022】

また、第１注入工程と第２注入工程のいずれでも、上面１２ａ側から半導体基板１２に不純物が注入される。したがって、第１注入工程と第２注入工程のいずれでもステージと接触するのは下面１２ｂであり、上面１２ａはステージに接触しない。したがって、上面１２ａを保護膜で保護する必要がなく、半導体基板１２を低コストで加工することができる。また、上面１２ａに保護膜を設ける場合には、保護膜形成工程及び保護膜除去工程において上面１２ａに異物が付着したりキズが生じたりする場合がある。これに対し、第１注入工程及び第２注入工程では、上面１２ａに保護膜を設けないので、上面１２ａに対する異物やキズの問題が生じない。したがって、高い歩留まりでスイッチング素子１０を製造することができる。

【0023】

また、第２注入工程では、上面１２ａ側から下面１２ｂ近傍の領域まで不活性不純物を注入する。仮に、ｎ型またはｐ型のドーパントを上面１２ａ側から下面１２ｂ近傍の領域まで注入した場合には、ドーパントが通過した範囲内の半導体層の特性に影響が生じ、意図した特性のスイッチング素子を製造することができない。これに対し、上述した第２注入工程では、不活性不純物を注入するので、上面１２ａ側から結晶欠陥領域７０まで不活性不純物を注入しても、半導体層の特性に与える影響は極めて小さい。したがって、第２注入工程を実施しても、意図した特性のスイッチング素子１０を製造することが可能である。

【0024】

第２注入工程が完了したら、半導体基板１２の上面１２ａにトレンチ１２ｃを形成する。次に、トレンチ１２ｃ内にゲート絶縁膜１４とゲート電極１６を形成する。次に、層間絶縁膜１８を形成する。次に、ソース電極２０を形成する。半導体基板１２が平坦であるので、これらの工程及びこれらの工程の間で半導体基板１２を搬送する搬送工程では、半導体基板１２の反りに起因する不具合の発生が抑制される。

【0025】

次に、半導体基板１２の下面１２ｂを研磨する。これによって、図１に示す厚みまでドレイン層４２を薄くする。このように下面１２ｂを研磨することによって、半導体基板１２から結晶欠陥領域７０が除去される。その後、下面１２ｂにドレイン電極２２を形成することで、図１のスイッチング素子１０が完成する。

【0026】

なお、上述した実施形態では、第１注入工程の後に第２注入工程を実施した。しかしながら、第２注入工程の後に第１注入工程を実施してもよい。この場合、第２注入工程において下面１２ｂが凸となるように半導体基板１２に反りが生じる。すなわち、第２注入工程において反り量Ｘが負の値へ減少するように半導体基板１２が変形する。その後の第１注入工程では、第２注入工程で生じた反りが緩和されるように半導体基板１２が変形する。すなわち、第１注入工程において反り量Ｘが増加するように半導体基板１２が変形する。その結果、半導体基板１２が平坦となる。このように、第２注入工程の後に第１注入工程を実施しても、第１注入工程と第２注入工程の実施後に半導体基板１２を平坦化することができる。但し、第１注入工程を先に実施すると、半導体基板１２に反りが生じていない状態で第１注入工程を開始できるので、ソース層３０、ボディコンタクト層３２、ボディ層３４、及び、電界緩和層３６に対するドーパントの注入範囲及び注入深さを正確に制御し易い。

【0027】

また、上述した第２注入工程では、ドレイン層４２内に結晶欠陥領域７０が形成されるように不活性不純物を注入した。しかしながら、図７に示すように、ドレイン層４２の厚みが薄く、中央部５０がドリフト層３８内に存在する場合には、結晶欠陥領域７０を中央部５０よりも下側のドリフト層３８内に形成してもよいし、結晶欠陥領域７０をバッファ層４０内に形成してもよい。これらの場合、結晶欠陥領域７０内に存在する結晶欠陥が、キャリアの再結合中心として機能する。このため、ボディ層３４とドリフト層３８の界面のｐｎ接合によって構成されるダイオードが逆回復動作を行うときに、結晶欠陥領域７０内の結晶欠陥によってドリフト層３８内のホールを消滅させることができる。その結果、ダイオードで生じる逆回復電流を低減することができる。

【0028】

また、上述した実施形態では、スイッチング素子１０がＭＯＳＦＥＴであったが、スイッチング素子がＩＧＢＴ（insulated gate bipolar transistor）であってもよい。この場合、ドリフト層３８内（例えば、図７参照）またはバッファ層４０内に結晶欠陥領域７０を形成すると、ＩＧＢＴのターンオフ速度を速くすることができる。

【0029】

また、上述した実施形態では、スイッチング素子１０の製造方法について説明したが、他の半導体装置の製造工程において本願明細書に開示の技術を適用してもよい。

【0030】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0031】

１０：スイッチング素子、１２：半導体基板、１６：ゲート電極、３０：ソース層、３４：ボディ層、３６：電界緩和層、３８：ドリフト層、４０：バッファ層、４２：ドレイン層、７０：結晶欠陥領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】