(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023176969
(43)【公開日】2023-12-13
(54)【発明の名称】光検出装置および測距装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20231206BHJP
H01L 31/107 20060101ALI20231206BHJP
【ＦＩ】
H01L27/146 A
H01L27/146 D
H01L31/10 B
【審査請求】未請求
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022089585
(22)【出願日】2022-06-01
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】吉田 悟
【テーマコード（参考）】
4M118
5F149
5F849
【Ｆターム（参考）】
4M118AA05
4M118AB01
4M118AB03
4M118BA04
4M118CA02
4M118CA03
4M118CA32
4M118FA06
4M118FA27
4M118FA28
4M118GA02
4M118GB04
4M118GB07
4M118GB11
4M118GC07
4M118GD04
4M118GD07
4M118HA21
4M118HA30
4M118HA33
5F149AA07
5F149BA17
5F149BB03
5F149BB07
5F149EA04
5F149EA07
5F149EA11
5F149FA05
5F149GA04
5F149HA05
5F149HA11
5F149HA20
5F149KA01
5F149KA11
5F149KA20
5F149LA02
5F149XB38
5F849AA07
5F849BA17
5F849BB03
5F849BB07
5F849EA04
5F849EA07
5F849EA11
5F849FA05
5F849GA04
5F849HA05
5F849HA11
5F849HA20
5F849KA01
5F849KA11
5F849KA20
5F849LA02
5F849XB38
(57)【要約】 （修正有）
【課題】クロストークを抑制する光検出装置及び測距装置を提供する。
【解決手段】光検出装置１は、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板１１と、画素毎に半導体基板の内部に設けられる受光部と、画素毎に半導体基板の表面側に積層された第１の導電型領域及びそれとは導電型の異なる第２の導電型領域を有すると共に、受光部で生成されたキャリアをアバランシェ増倍する増倍部と、半導体基板の表面と裏面の間を延伸するように隣接する画素の間に設けられ、隣接する画素の間を電気的に分離する画素分離部と、半導体基板の表面において画素分離部に沿って画素の周囲に設けられ、受光部と電気的に接続された第１のコンタクト層１５と、増倍部と電気的に接続された第２のコンタクト層１６と、第１のコンタクト層と１又は複数の配線層とを電気的に接続し、複数の画素夫々に独立して設けられた接続配線（ビアＶ１ａ）とを備える。
【選択図】図１
【解決手段】光検出装置１は、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板１１と、画素毎に半導体基板の内部に設けられる受光部と、画素毎に半導体基板の表面側に積層された第１の導電型領域及びそれとは導電型の異なる第２の導電型領域を有すると共に、受光部で生成されたキャリアをアバランシェ増倍する増倍部と、半導体基板の表面と裏面の間を延伸するように隣接する画素の間に設けられ、隣接する画素の間を電気的に分離する画素分離部と、半導体基板の表面において画素分離部に沿って画素の周囲に設けられ、受光部と電気的に接続された第１のコンタクト層１５と、増倍部と電気的に接続された第２のコンタクト層１６と、第１のコンタクト層と１又は複数の配線層とを電気的に接続し、複数の画素夫々に独立して設けられた接続配線（ビアＶ１ａ）とを備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を備えた光検出装置。
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を備えた光検出装置。
【請求項2】
前記接続配線は、前記画素の外形に沿って形成されている、請求項１に記載の光検出装置。
【請求項3】
前記接続配線は、前記画素の外形に沿って連続して形成されている、請求項１に記載の光検出装置。
【請求項4】
前記接続配線は、前記画素の外形に沿ってドット状に形成されている、請求項１に記載の光検出装置。
【請求項5】
前記接続配線は、前記画素の外形に沿って蛇行状に形成されている、請求項１に記載の光検出装置。
【請求項6】
前記画素は矩形形状を有し、
前記接続配線は前記画素の外形に沿って形成され、平面視において矩形状の枠体形状を有する、請求項１に記載の光検出装置。
前記接続配線は前記画素の外形に沿って形成され、平面視において矩形状の枠体形状を有する、請求項１に記載の光検出装置。
【請求項7】
矩形形状を有する前記接続配線の角部は鈍角を有する、請求項６に記載の光検出装置。
【請求項8】
前記画素は矩形形状を有し、
前記接続配線は、平面視において、斜め方向に隣り合う前記複数の画素の交点を除いて、行方向および列方向に隣り合う前記複数の画素の各辺に沿って設けられている、請求項１に記載の光検出装置。
前記接続配線は、平面視において、斜め方向に隣り合う前記複数の画素の交点を除いて、行方向および列方向に隣り合う前記複数の画素の各辺に沿って設けられている、請求項１に記載の光検出装置。
【請求項9】
前記接続配線は、アレイ状に配置された前記画素アレイ部において千鳥状に設けられている、請求項１に記載の光検出装置。
【請求項10】
前記接続配線は、前記画素の外形に沿って形成され、平面視において円状の枠体形状を有する、請求項１に記載の光検出装置。
【請求項11】
前記接続配線は、平面視において前記画素分離部よりも前記画素の内側に設けられている、請求項１に記載の光検出装置。
【請求項12】
前記接続配線は、タングステン、アルミニウム、銅、コバルト、ニッケルまたはチタン、あるいはそれらのシリコン化合物を用いて形成されている、請求項１に記載の光検出装置。
【請求項13】
前記接続配線は、ポリシリコンを用いて形成されている、請求項１に記載の光検出装置。
【請求項14】
前記第１の導電型領域および前記第２の導電型領域は、前記半導体基板の前記第１の面側からこの順に積層され、
前記第１の導電型領域は、前記画素の略中央に部分的に設けられ、
前記第２の導電型領域は、前記画素の全面に亘って設けられている、請求項１に記載の光検出装置。
前記第１の導電型領域は、前記画素の略中央に部分的に設けられ、
前記第２の導電型領域は、前記画素の全面に亘って設けられている、請求項１に記載の光検出装置。
【請求項15】
光学系と、光検出装置と、前記光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記光検出装置は、
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を有する測距装置。
前記光検出装置は、
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を有する測距装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、例えば、アバランシェフォトダイオードを用いた光検出装置および測距装置に関する。
【背景技術】
【0002】
例えば、特許文献１では、アバランシェフォトダイオードが深さ方向に２層に分離され、それぞれの層に、隣り合う画素の半導体領域間を電気的に分離し、平面視における形状が互いに異なる分離部が設けられた光電変換装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１４１１２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、光検出装置では、クロストークの抑制が求められている。
【0005】
クロストークを抑制することが可能な光検出装置および測距装置を提供することが望ましい。
【課題を解決するための手段】
【0006】
本開示の一実施形態の光検出装置は、対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、画素毎に半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、画素毎に半導体基板の第１の面側において積層された第１の導電型領域および第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、受光部において生成されたキャリアをアバランシェ増倍する増倍部と、半導体基板の第１の面と第２の面との間を延伸するように隣り合う複数の画素の間に設けられ、隣り合う複数の画素の間を電気的に分離する画素分離部と、半導体基板の第１の面において画素分離部に沿って複数の画素それぞれの周囲に設けられ、受光部と電気的に接続された第１のコンタクト層と、半導体基板の第１の面に設けられ、増倍部と電気的に接続された第２のコンタクト層と、半導体基板の第１の面側に設けられる１または複数の配線層を含む多層配線層内において、第１のコンタクト層と１または複数の配線層とを電気的に接続する、複数の画素それぞれに独立して設けられた接続配線とを備えたものである。
【0007】
本開示の一実施形態の測距装置は、光学系と、光検出装置と、光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路とを備えたものであり、光検出装置として、上記本開示の一実施形態の光検出装置を有する。
【0008】
本開示の一実施形態の光検出装置および一実施形態の測距装置では、半導体基板の第１の面において画素分離部に沿って複数の画素それぞれの周囲に設けられ、受光部と電気的に接続された第１のコンタクト層と、半導体基板の第１の面側に設けられた多層配線層内の配線層とを電気的に接続する接続配線を、複数の画素それぞれに独立して設けるようにした。これにより、隣接する画素からの漏れ込み光を低減する。
【図面の簡単な説明】
【0009】
【図1】本開示の第１の実施の形態に係る光検出装置の一例を表す断面模式図である。
【図5】本開示の実施の形態に係る光検出装置の他の例を表す断面模式図である。
【図6】本開示の変形例１に係る光検出装置の平面模式図である。
【図7】本開示の変形例２に係る光検出装置の平面模式図である。
【図8】本開示の変形例３に係る光検出装置の平面模式図である。
【図9】本開示の変形例４に係る光検出装置の平面模式図である。
【図10】本開示の変形例５に係る光検出装置の平面模式図である。
【図11】本開示の変形例６に係る光検出装置の平面模式図である。
【図12】本開示の第２の実施の形態に係る光検出装置の一例を表す断面模式図である。
【図14】本開示の変形例７に係る光検出装置の平面模式図である。
【図15】本開示の第３の実施の形態に係る光検出装置の一例を表す断面模式図である。
【図17】本開示の第４の実施の形態に係る光検出装置の一例を表す断面模式図である。
【図20】車両制御システムの概略的な構成の一例を示すブロック図である。
【図21】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0010】
以下、本開示における実施の形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比等についても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
１．第１の実施の形態
（受光部とアノードとの接続配線が画素に沿って画素毎に独立して連続形成されている光検出装置）
１－１．光検出装置の構成
１－２．作用・効果
２．変形例
２－１．変形例１（接続配線の平面レイアウトの他の例）
２－２．変形例２（接続配線の平面レイアウトの他の例）
２－３．変形例３（接続配線の平面レイアウトの他の例）
２－４．変形例４（接続配線の平面レイアウトの他の例）
２－５．変形例５（接続配線の平面レイアウトの他の例）
２－６．変形例６（接続配線の平面レイアウトの他の例）
３．第２の実施の形態
（接続配線を格子状に形成し、画素の内側に画素分離部が画素毎に独立して形成されている光検出装置）
４．変形例７（接続配線の平面レイアウトの他の例）
５．第３の実施の形態（受光部とアノードとの接続配線が、斜め方向隣接する画素の交点を除いて行方向および列方向に隣接する画素間に跨って設けられている光検出装置）
６．第４の実施の形態（画素分離部が多層配線層内の配線に達する光検出装置）
７．適用例
８．応用例
１．第１の実施の形態
（受光部とアノードとの接続配線が画素に沿って画素毎に独立して連続形成されている光検出装置）
１－１．光検出装置の構成
１－２．作用・効果
２．変形例
２－１．変形例１（接続配線の平面レイアウトの他の例）
２－２．変形例２（接続配線の平面レイアウトの他の例）
２－３．変形例３（接続配線の平面レイアウトの他の例）
２－４．変形例４（接続配線の平面レイアウトの他の例）
２－５．変形例５（接続配線の平面レイアウトの他の例）
２－６．変形例６（接続配線の平面レイアウトの他の例）
３．第２の実施の形態
（接続配線を格子状に形成し、画素の内側に画素分離部が画素毎に独立して形成されている光検出装置）
４．変形例７（接続配線の平面レイアウトの他の例）
５．第３の実施の形態（受光部とアノードとの接続配線が、斜め方向隣接する画素の交点を除いて行方向および列方向に隣接する画素間に跨って設けられている光検出装置）
６．第４の実施の形態（画素分離部が多層配線層内の配線に達する光検出装置）
７．適用例
８．応用例
【0011】
＜１．第１の実施の形態＞
図１は、本開示の第１の実施の形態に係る光検出装置（光検出装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した光検出装置１のＩ－Ｉ線（Ａ）およびＩＩ－ＩＩ線（Ｂ）に対応する平面構成を模式的に表したものである。図３は、図１に示した光検出装置１の概略構成を表したブロック図であり、図４は、図１に示した光検出装置１の単位画素Ｐの等価回路の一例を表したものである。光検出装置１は、例えば、ＴｏＦ（Time-of-Flight）法により距離計測を行う距離画像センサ（後述の距離画像装置１０００、図１９参照）やイメージセンサ等に適用されるものである。
図１は、本開示の第１の実施の形態に係る光検出装置（光検出装置１）の断面構成の一例を模式的に表したものである。図２は、図１に示した光検出装置１のＩ－Ｉ線（Ａ）およびＩＩ－ＩＩ線（Ｂ）に対応する平面構成を模式的に表したものである。図３は、図１に示した光検出装置１の概略構成を表したブロック図であり、図４は、図１に示した光検出装置１の単位画素Ｐの等価回路の一例を表したものである。光検出装置１は、例えば、ＴｏＦ（Time-of-Flight）法により距離計測を行う距離画像センサ（後述の距離画像装置１０００、図１９参照）やイメージセンサ等に適用されるものである。
【0012】
（１－１．光検出装置の構成）
光検出装置１は、例えば、複数の単位画素Ｐが行方向および列方向にアレイ状に配置された画素アレイ部１００Ａを有している。光検出装置１は、図３に示したように、画素アレイ部１００Ａと共にバイアス電圧印加部１１０を有している。バイアス電圧印加部１１０は、画素アレイ部１００Ａの単位画素Ｐ毎にバイアス電圧を印加するものである。本実施の形態では、電子を信号電荷として読み出す場合について説明する。
光検出装置１は、例えば、複数の単位画素Ｐが行方向および列方向にアレイ状に配置された画素アレイ部１００Ａを有している。光検出装置１は、図３に示したように、画素アレイ部１００Ａと共にバイアス電圧印加部１１０を有している。バイアス電圧印加部１１０は、画素アレイ部１００Ａの単位画素Ｐ毎にバイアス電圧を印加するものである。本実施の形態では、電子を信号電荷として読み出す場合について説明する。
【0013】
単位画素Ｐは、図３に示したように、受光素子１２と、ｐ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）からなるクエンチング抵抗素子１２０と、例えば相補型のＭＯＳＦＥＴからなるインバータ１３０とを備えている。
【0014】
受光素子１２は、入射した光を光電変換により電気信号に変換して出力する。付帯的には、受光素子１２は、入射した光（フォトン）を光電変換により電気信号に変換し、フォトンの入射に応じたパルスを出力する。受光素子１２は、例えばＳＰＡＤ（Single Photon Avalanche Diode）素子である。ＳＰＡＤ素子は、例えば、カソードに大きな負電圧が印加されることによってアバランシェ増倍領域１２Ｘ（空乏層）を形成し、１フォトンの入射に応じて発生した電子がアバランシェ増倍を生じて大電流が流れる特性を有している。受光素子１２は、例えば、アノードがバイアス電圧印加部１１０と接続され、カソードがクエンチング抵抗素子１２０のソース端子と接続されている。受光素子１２のアノードには、バイアス電圧印加部１１０からデバイス電圧ＶＢが印加される。
【0015】
クエンチング抵抗素子１２０は、受光素子１２と直列に接続され、ソース端子が受光素子１２のカソードと接続され、ドレイン端子が図示しない電源と接続されている。クエンチング抵抗素子１２０のドレイン端子には、電源から励起電圧ＶＥが印加される。クエンチング抵抗素子１２０は、受光素子１２でアバランシェ増倍された電子による電圧が負電圧ＶＢＤに達すると、受光素子１２で増倍された電子を放出して、当該電圧を初期電圧に戻すクエンチングを行う。
【0016】
インバータ１３０は、入力端子が受光素子１２のカソードおよびクエンチング抵抗素子１２０のソース端子と接続され、出力端子が図示しない後段の演算処理部と接続されている。インバータ１３０は、受光素子１２で増倍されたキャリア（信号電荷）に基づいて受光信号を出力する。より具体的には、インバータ１３０は、受光素子１２で増倍された電子により発生する電圧を整形する。そして、インバータ１３０は、１フォントの到来時刻を始点として、例えば図４に示したパルス波形が発生する受光信号（ＡＰＤ ＯＵＴ）を演算処理部に出力する。例えば、演算処理部は、それぞれの受光信号において１フォントの到来時刻を示すパルスが発生したタイミングに基づいて、被写体までの距離を求める演算処理を行って、単位画素Ｐ毎に距離を求める。そして、それらの距離に基づいて、複数の単位画素Ｐにより検出された被写体までの距離を平面的に並べた距離画像が生成される。
【0017】
光検出装置１は、例えば、センサ基板１０の表面側（例えば、センサ基板１０を構成する半導体基板１１の表面（第１面１１Ｓ１）側）にロジック基板２０が積層され、センサ基板１０の裏面側（例えば、センサ基板１０を構成する半導体基板１１の裏面（第２面１１Ｓ２））から光を受光する、所謂裏面照射型の光検出装置である。
【0018】
光検出装置１は、単位画素Ｐ毎に受光素子１２を有している。受光素子１２は、受光部１３および増倍部１４を有する。光検出装置１は、上記のように、センサ基板１０とロジック基板２０とが積層されている。センサ基板１０は、例えば、シリコン基板で構成された半導体基板１１と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９とを有し、受光部１３および増倍部１４は、例えば半導体基板１１内に埋め込み形成されている。半導体基板１１には、さらに、隣り合う単位画素Ｐの間を電気的に分離する画素分離部１７が設けられている。画素分離部１７は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を延伸するように、行方向および列方向に隣り合う複数の単位画素Ｐの間に設けられており、画素アレイ部１００Ａ全体では、平面視において格子状に設けられている。半導体基板１１には、さらに、受光部１３と電気的に接続されたコンタクト層１５（アノード）および増倍部１４と電気的に接続されたコンタクト層１６（カソード）が設けられている。本実施の形態では、半導体基板１１の第１面１１Ｓ１に設けられた多層配線層１９内において、コンタクト層１５と、例えば配線層１９１の一部の配線とを電気的に接続するビアＶ１ａが、単位画素Ｐ毎に独立して形成されている。
【0019】
なお、図中の「ｐ」および「ｎ」の記号は、それぞれｐ型半導体領域およびｎ型半導体領域を表している。さらに、「ｐ」の末尾の「＋」または「－」は、いずれもｐ型半導体領域の不純物濃度を表している。同様に、「ｎ」の末尾の「＋」または「－」は、いずれもｎ型半導体領域の不純物濃度を表している。ここで、「＋」の数が多いほど不純物濃度が高いことを示し、「－」の数が多いほど不純物濃度が低いことを示す。これは、以降の図面についても同様である。
【0020】
半導体基板１１は、対向する第１面１１Ｓ１および第２面１１Ｓ２を有する。半導体基板１１は複数の単位画素Ｐに対して共通のｐウェル（ｐ）を有している。半導体基板１１には、単位画素Ｐ毎に、受光部１３を構成する、例えばｎ型に不純物濃度が制御されたｎ型半導体領域（ｎ）１１１が設けられている。半導体基板１１にはさらに、第１面１１Ｓ１側において増倍部１４を構成するｐ型半導体領域（ｐ＋）１４Ｘおよびｎ型半導体領域（ｎ＋）１４Ｙが設けられている。これにより、単位画素Ｐ毎に受光素子１２が形成される。単位画素Ｐの周囲には、それぞれ、隣り合う単位画素Ｐの間を電気的に分離する画素分離部１７が設けられている。受光素子１２と画素分離部１７との間には、ｐウェルよりも不純物濃度の高いｐ型半導体領域（ｐ）１１２が設けられている。
【0021】
受光素子１２は、高電界領域によりキャリアをアバランシェ増倍させる増倍領域（アバランシェ増倍領域１２Ｘ）を有するものであり、上記のように、カソード（コンタクト層１６）に大きな負電圧を印加することによってアバランシェ増倍領域１２Ｘを形成し、１フォトンの入射で発生する電子をアバランシェ増倍させることが可能なＳＰＡＤ素子である。
【0022】
受光素子１２は、受光部１３と増倍部１４とから構成されている。
【0023】
受光部１３は、本開示の「受光部」の一具体例に相当し、半導体基板１１の第２面１１Ｓ２側から入射した光を吸収し、その受光量に応じたキャリアを生成する光電変換機能を有するものである。受光部１３は、上記のように、ｎ型に不純物濃度が制御されたｎ型半導体領域（ｎ）１１１を含んで構成されており、受光部１３において生成されたキャリア（電子）は、ポテンシャル勾配によって増倍部１４へ転送される。
【0024】
増倍部１４は、本開示の「増倍部」の一具体例に相当し、受光部１３において生成されたキャリア（ここでは、電子）をアバランシェ増倍するものである。増倍部１４は、例えば、ｐウェル（ｐ）よりも不純物濃度の高いｐ型半導体領域（ｐ＋）１４Ｘと、ｎ型半導体領域（ｎ）１１１よりも不純物濃度の高いｎ型半導体領域（ｎ＋）１４Ｙとから構成されている。ｐ型半導体領域（ｐ＋）１４Ｘおよびｎ型半導体領域（ｎ＋）１４Ｙは、第１面１１Ｓ１側に設けられており、第１面１１Ｓ１側からｎ型半導体領域（ｎ＋）１４Ｙ、ｐ型半導体領域（ｐ＋）１４Ｘの順に積層形成されている。ｐ型半導体領域（ｐ＋）１４ＸのＸＹ平面方向の面積は、ｎ型半導体領域（ｎ＋）１４ＹのＸＹ平面方向の面積よりも大きく、例えば、画素分離部１７によって区画される単位画素Ｐの全面に亘って設けられている。但し、これに限定されるものではなく、ｐ型半導体領域（ｐ＋）１４Ｘは、例えば図５に示したように、例えば、ｐ型半導体領域（ｐ）１１２よりも内側に形成されていてもよい。
【0025】
受光素子１２では、ｐ型半導体領域（ｐ＋）１４Ｘとｎ型半導体領域（ｎ＋）１４Ｙとの接合部にアバランシェ増倍領域１２Ｘが形成される。アバランシェ増倍領域１２Ｘは、カソードに印加される大きな負電圧によってｐ型半導体領域（ｐ＋）１４Ｘとｎ型半導体領域（ｎ＋）１４Ｙとの境界面に形成される高電界領域（空乏層）である。アバランシェ増倍領域１２Ｘでは、受光素子１２に入射する１フォトンで発生する電子（ｅ－）が増倍される。
【0026】
半導体基板１１の第１面１１Ｓ１には、さらに、受光部１３を構成するｎ型半導体領域（ｎ）１１１と電気的に接続されたｐ型半導体領域（ｐ＋＋）からなるコンタクト層１５と、増倍部１４を構成するｎ型半導体領域（ｎ＋）１４Ｙと電気的に接続されたｎ型半導体領域（ｎ＋＋）からなるコンタクト層１６が設けられている。コンタクト層１５は、例えば図２の（Ａ）に示したように、画素分離部１７に沿って受光部１３を囲むように設けられており、受光素子１２のアノードとしてバイアス電圧印加部１１０と接続されている。コンタクト層１６はカソードとしてクエンチング抵抗素子１２０のソース端子と接続されている。
【0027】
画素分離部１７は、隣り合う単位画素Ｐの間を電気的に分離するものであり、例えば平面視において、複数の単位画素Ｐそれぞれを区画するように画素アレイ部１００Ａに格子状に設けられている。画素分離部１７は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を延伸し、例えば半導体基板１１を貫通している。画素分離部１７は、例えば、絶縁膜１７Ａと、絶縁膜１７Ａ内に埋め込まれた遮光膜１７Ｂとから構成されている。画素分離部１７は、半導体基板１１の第１面１１Ｓ１側から設けてもよいし、半導体基板１１の第２面１１Ｓ２側から形成するようにしてもよい。
【0028】
絶縁膜１７Ａは、例えばシリコン酸化（ＳｉＯｘ）等を用いて形成されている。遮光膜１７Ｂは、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）またはチタン（Ｔｉ）等の遮光性を有する金属材料あるいはそれらのシリコン化合物を用いて形成されている。この他、遮光膜１７Ｂは、ポリシリコン（Ｐｏｌｙ－Ｓｉ）を用いて形成されていてもよい。遮光膜１７Ｂには、隣り合う単位画素Ｐ間における斜め入射光の入射を抑えることを目的として、半導体基板１１の第２面１１Ｓ２において拡張形成された拡幅部１７Ｘを設けるようにしてもよい。
【0029】
画素分離部１７の側面および底面ならびに半導体基板１１の第２面１１Ｓ２には、例えば、固定電荷を有する層（固定電荷膜１８）が設けられていてもよい。固定電荷膜１８は、正の固定電荷を有する膜でもよいし、負の固定電荷を有する膜でもよい。
【0030】
固定電荷膜１８の構成材料としては、半導体基板１１よりもバンドギャップの広い半導体材料または導電材料を用いて形成することが好ましい。これにより、半導体基板１１の界面における暗電流の発生を抑えることができる。固定電荷膜１８の構成材料としては、例えば、酸化ハフニウム（ＨｆＯｘ）、酸化アルミニウム（ＡｌＯｘ）、酸化ジルコニウム（ＺｒＯｘ）、酸化タンタル（ＴａＯｘ）、酸化チタン（ＴｉＯｘ）、酸化ランタン（ＬａＯｘ）、酸化プラセオジム（ＰｒＯｘ）、酸化セリウム（ＣｅＯｘ）、酸化ネオジム（ＮｄＯｘ）、酸化プロメチウム（ＰｍＯｘ）、酸化サマリウム（ＳｍＯｘ）、酸化ユウロピウム（ＥｕＯｘ）、酸化ガドリニウム（ＧｄＯｘ）、酸化テルビウム（ＴｂＯｘ）、酸化ジスプロシウム（ＤｙＯｘ）、酸化ホルミウム（ＨｏＯｘ）、酸化ツリウム（ＴｍＯｘ）、酸化イッテルビウム（ＹｂＯｘ）、酸化ルテチウム（ＬｕＯｘ）、酸化イットリウム（ＹＯｘ）、窒化ハフニウム（ＨｆＮｘ）、窒化アルミニウム（ＡｌＮｘ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）および酸窒化アルミニウム（ＡｌＯｘＮｙ）等が挙げられる。
【0031】
半導体基板１１の第１面１１Ｓ１側には多層配線層１９が設けられている。多層配線層１９では、１または複数の配線からなる配線層１９１が層間絶縁層１９２内に形成されている。配線層１９１は、例えば、半導体基板１１や受光素子１２に印加する電圧を供給したり、受光素子１２において発生したキャリアを取り出すためのものである。配線層１９１の一部の配線は、ビアＶ１ａを介してコンタクト層１５と電気的に接続されている。また、配線層１９１の一部の配線は、ビアＶ１ｂを介してコンタクト層１６と電気的に接続されている。層間絶縁層１９２の、半導体基板１１側とは反対側の表面（多層配線層１９の表面１９Ｓ１）には、複数のパッド電極１９３が埋め込まれている。複数のパッド電極１９３は、配線層１９１の一部の配線とビアＶ２を介して電気的に接続されている。なお、図１では、多層配線層１９内に１つの配線層１９１が形成されている例を示したが、多層配線層１９内の配線層の総数は限定されず、２層以上の配線層が形成されていてもよい。
【0032】
コンタクト層１５と配線層１９１の一部の配線とを電気的に接続するビアＶ１ａは、本開示の「接続配線」の一具体例に相当するものである。本実施の形態では、ビアＶ１ａは、例えば図２の（Ｂ）に示したように、単位画素Ｐ毎に独立して、単位画素Ｐの外形に沿って連続形成するようにした。具体的には、例えば図２の（Ａ）に示したように、格子状に設けられた画素分離部１７よりも単位画素Ｐの内側に、画素分離部１７に沿って受光部１３を囲むように設けられたコンタクト層１５と接続されるように、矩形状の枠体として、単位画素Ｐ毎に独立して形成されている。これにより、例えば、隣接する単位画素Ｐのアバランシェ増倍時に生じた内部発光が、多層配線層１９内に形成された、例えば配線層１９１によって反射されることによる光の漏れ込みが低減される。
【0033】
層間絶縁層１９２は、例えば、酸化シリコン（ＳｉＯｘ）、ＴＥＯＳ、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯｘＮｙ）等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。
【0034】
配線層１９１は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）等を用いて形成されている。
【0035】
ビアＶ１ａ，Ｖ１ｂ，Ｖ２は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）またはチタン（Ｔｉ）等の遮光性を有する金属材料あるいはそれらのシリコン化合物を用いて形成されている。この他、ビアＶ１ａ，Ｖ１ｂ，２は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）を用いて形成されていてもよい。
【0036】
パッド電極１９３は、ロジック基板２０との接合面（多層配線層１９の表面１９Ｓ１）に露出しており、例えば、ロジック基板２０との接続に用いられるものである。パッド電極１９３は、例えば、銅（Ｃｕ）を用いて形成されている。
【0037】
ロジック基板２０は、例えば、シリコン基板で構成された半導体基板２１と、多層配線層２２とを有している。ロジック基板２０には、例えば、上述した、例えばカソード電圧生成回路５１、アノード電圧生成回路５２、変調電圧生成回路５３Ａ，５３Ｂを含むバイアス電圧印加部１１０や、画素アレイ部１００Ａの単位画素Ｐから出力された電荷に基づく画素信号を出力する読み出し回路や、垂直駆動回路、カラム信号処理回路、水平駆動回路および出力回路等を含むロジック回路が構成されている。
【0038】
多層配線層２２は、例えば、読み出し回路を構成するトランジスタのゲート配線２２１と、１または複数の配線を含む配線層２２２，２２３，２２４，２２５とが層間絶縁層２２６を間に、半導体基板２１側から順に積層されている。層間絶縁層２２６の、半導体基板２１側とは反対側の表面（多層配線層２２の表面２２Ｓ１）には、複数のパッド電極２２７が埋め込まれている。複数のパッド電極２２７は、配線層２２５の一部の配線とビアＶ３を介してと電気的に接続されている。
【0039】
層間絶縁層１１７は、層間絶縁層１９２と同様に、例えば、酸化シリコン（ＳｉＯｘ）、ＴＥＯＳ、窒化シリコン（ＳｉＮｘ）および酸窒化シリコン（ＳｉＯｘＮｙ）等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により構成されている。
【0040】
ゲート配線２２１および配線層２２２，２２３，２２４，２２５は、配線層１９１と同様に、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）等を用いて形成されている。
【0041】
パッド電極２２７は、センサ基板１０との接合面（多層配線層２２の表面２２Ｓ１）に露出しており、例えば、センサ基板１０との接続に用いられるものである。パッド電極２２７は、パッド電極１９３と同様に、例えば、銅（Ｃｕ）を用いて形成されている。
【0042】
光検出装置１では、パッド電極１９３とパッド電極２２７との間で、例えばＣｕＣｕ接合がなされている。これにより、受光素子１２のカソードは、ロジック基板２０側に設けられたクエンチング抵抗素子１２０と電気的に接続され、受光素子１２のアノードは、バイアス電圧印加部１１０と電気的に接続される。
【0043】
半導体基板１１の受光面（第２面１１Ｓ２）側には、例えば、保護層３１およびカラーフィルタ３２を介してマイクロレンズ３３が、例えば単位画素Ｐ毎に設けられている。
【0044】
マイクロレンズ３３は、その上方から入射した光を受光素子１２へ集光させるものであり、例えば、酸化シリコン（ＳｉＯｘ）等を用いて形成されている。
【0045】
（１－２．作用・効果）
本実施の形態の光検出装置１は、半導体基板１１の第１面１１Ｓ１において画素分離部１７に沿って設けられた、受光部１３と電気的に接続されたコンタクト層１５と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９内の配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を、単位画素Ｐ毎に独立して設けるようにした。これにより、隣接する単位画素Ｐからの漏れ込み光を低減する。以下、これについて説明する。
本実施の形態の光検出装置１は、半導体基板１１の第１面１１Ｓ１において画素分離部１７に沿って設けられた、受光部１３と電気的に接続されたコンタクト層１５と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９内の配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を、単位画素Ｐ毎に独立して設けるようにした。これにより、隣接する単位画素Ｐからの漏れ込み光を低減する。以下、これについて説明する。
【0046】
ＳＰＡＤの技術では、高いバイアス電圧を印加して入射光の光電変換によって生成されたキャリアを増倍することにより、大信号として抽出することができる。
【0047】
このようなＳＰＡＤ素子がアレイ状に配置された光検出装置では、アバランシェ増倍時に生じる内部発光が隣接配置された画素に漏れ込むことにより、クロストークが発生することが知られており、このクロストークの抑制が求められている。
【0048】
これに対して、本実施の形態では、画素分離部１７に沿って半導体基板１１の第１面１１Ｓ１に設けられた、受光部１３と電気的に接続されたコンタクト層１５と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９内の配線層１９１の一部の配線とを電気的に接続するビアＶ１ａを、例えば、矩形状の枠体として、単位画素Ｐ毎に独立して設けるようにした。これにより、例えば、隣接する単位画素Ｐからの漏れ込み光が低減される。
【0049】
以上により、本実施の形態の光検出装置１では、例えば、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通する、所謂フルトレンチ型の画素分離部１７に干渉することなく、隣接配置された単位画素Ｐ間におけるクロストークを低減することが可能となる。
【0050】
次に、本開示の第２～第４の実施の形態および変形例１～７ならびに適用例および応用例について説明する。以下では、上記第１の実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
【0051】
＜２．変形例＞
（２－１．変形例１）
図６は、上記第１の実施の形態の変形例（変形例１）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
（２－１．変形例１）
図６は、上記第１の実施の形態の変形例（変形例１）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
【0052】
ビアＶ１ａは、例えば図６に示したように、斜め方向に隣り合う単位画素Ｐの交点を除いて、行方向および列方向に隣り合う矩形形状を有する単位画素Ｐの各辺に沿って設けるようにしてもよい。
【0053】
これにより、上記第１の実施の形態と比較してクロストークの低減効果は低くなるものの、連続する枠体形状のビアＶ１ａよりも容易に形成することが可能となる。
【0054】
（２－２．変形例２）
図７は、上記第１の実施の形態の変形例（変形例２）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
図７は、上記第１の実施の形態の変形例（変形例２）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
【0055】
ビアＶ１ａは、例えば図７に示したように、単位画素Ｐの外形に沿ってドット状に形成するようにしてもよい。
【0056】
これにより、上記第１の実施の形態と比較してクロストークの低減効果は低くなるものの、ビアＶ１ａでの光吸収による外部量子効率の低下を抑制することが可能となる。
【0057】
（２－３．変形例３）
図８は、上記第１の実施の形態の変形例（変形例３）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
図８は、上記第１の実施の形態の変形例（変形例３）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
【0058】
ビアＶ１ａは、例えば図８に示したように、矩形状の枠体の角部を鈍角としてもよい。
【0059】
これにより、上記第１の実施の形態の効果に加えて、角部における応力の集中を低減することが可能となるという効果を奏する。
【0060】
（２－４．変形例４）
図９は、上記第１の実施の形態の変形例（変形例４）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
図９は、上記第１の実施の形態の変形例（変形例４）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
【0061】
ビアＶ１ａは、例えば図９に示したように、単位画素Ｐの外形に沿って蛇行状に形成するようにしてもよい。
【0062】
これにより、上記第１の実施の形態のビアＶ１ａと比較して、ビアＶ１ａ界面による反射光が増加する。よって、上記第１の実施の形態の効果に加えて、外部量子効率を向上させることが可能となる。
【0063】
（２－５．変形例５）
図１０は、上記第１の実施の形態の変形例（変形例５）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、画素アレイ部１００Ａを構成する複数の単位画素Ｐの全てにコンタクト層１５と配線層１９１の一部の配線とを電気的に接続する、枠体状の接続配線（ビアＶ１ａ）を設けた例を示したが、これに限定されるものではない。
図１０は、上記第１の実施の形態の変形例（変形例５）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、画素アレイ部１００Ａを構成する複数の単位画素Ｐの全てにコンタクト層１５と配線層１９１の一部の配線とを電気的に接続する、枠体状の接続配線（ビアＶ１ａ）を設けた例を示したが、これに限定されるものではない。
【0064】
単位画素Ｐ毎に独立して形成された枠体状のビアＶ１ａは、行方向および列方向にアレイ状に配置された複数の単位画素Ｐにより構成された画素アレイ部１００Ａおいて、例えば、Ｘ軸方向およびＹ軸方向に１画素おきに設けるようにしてもよい。枠体状のビアＶ１ａが形成されない単位画素Ｐでは、例えば図１０に示したように、矩形状の単位画素Ｐの四隅それぞれにビアＶ１ａを形成する。
【0065】
このように、画素アレイ部１００Ａおいて枠体状のビアＶ１ａを千鳥状に設けた場合においても、上記第１の実施の形態と同様の効果を得ることができる。
【0066】
（２－６．変形例６）
図１１は、上記第１の実施の形態の変形例（変形例６）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
図１１は、上記第１の実施の形態の変形例（変形例６）に係る、図１に示した光検出装置１のＩＩ－ＩＩ線に対応する平面構成を模式的に表したものである。上記第１の実施の形態では、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を矩形状の枠体として、単位画素Ｐ毎に独立して設けた例を示したが、これに限定されるものではない。
【0067】
【0068】
このように、コンタクト層１５と配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）をリング状とした場合においても、上記第１の実施の形態と同様の効果を得ることができる。
【0069】
＜３．第２の実施の形態＞
図１２は、本開示の第２の実施の形態に係る光検出装置（光検出装置２）の断面構成の一例を模式的に表したものである。図１３は、図１２に示した光検出装置１のＩＩＩ－ＩＩＩ線（Ａ）およびＩＶ－ＩＶ線（Ｂ）に対応する平面構成を模式的に表したものである。光検出装置２は、上記第１の実施の形態の光検出装置１と同様に、例えば、ＴｏＦ法により距離計測を行う距離画像センサ（後述の距離画像装置１０００）やイメージセンサ等に適用されるものである。
図１２は、本開示の第２の実施の形態に係る光検出装置（光検出装置２）の断面構成の一例を模式的に表したものである。図１３は、図１２に示した光検出装置１のＩＩＩ－ＩＩＩ線（Ａ）およびＩＶ－ＩＶ線（Ｂ）に対応する平面構成を模式的に表したものである。光検出装置２は、上記第１の実施の形態の光検出装置１と同様に、例えば、ＴｏＦ法により距離計測を行う距離画像センサ（後述の距離画像装置１０００）やイメージセンサ等に適用されるものである。
【0070】
光検出装置２は、上記第１の実施の形態と同様に、単位画素Ｐ毎に受光素子１２を有している。受光素子１２は、受光部１３および増倍部１４を有する。光検出装置２は、センサ基板１０とロジック基板２０とが積層されている。センサ基板１０は、例えば、シリコン基板で構成された半導体基板１１と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９とを有し、受光部１３および増倍部１４は、例えば半導体基板１１内に埋め込み形成されている。半導体基板１１には、さらに、隣り合う単位画素Ｐの間を電気的に分離する画素分離部１７が設けられている。画素分離部１７は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を延伸している。半導体基板１１には、さらに、受光部１３と電気的に接続されたコンタクト層１５（アノード）および増倍部１４と電気的に接続されたコンタクト層１６（カソード）が、例えば矩形形状を有する単位画素Ｐ内において対角線上にそれぞれ設けられている。
【0071】
本実施の形態では、画素分離部１７は、画素アレイ部１００Ａにおいて行方向および列方向にアレイ状に配置された複数の単位画素Ｐそれぞれに独立して設けられている。そのため、光検出装置２の断面は、図１２に示したように、隣り合う単位画素Ｐの間に２つの画素分離部１７が並設された構造となっている。
【0072】
また、本実施の形態では、半導体基板１１の第１面１１Ｓ１に設けられた多層配線層１９内において、コンタクト層１５と、例えば配線層１９１の一部の配線とを電気的に接続するビアＶ１ａおよびコンタクト層１６と、例えば配線層１９１の一部の配線とを電気的に接続するビアＶ１ｂに加えて、行方向および列方向に隣り合う単位画素Ｐの間に設けられたビアＶ１ｃがさらに設けられている。ビアＶ１ｃは、画素アレイ部１００Ａ全体では、平面視において格子状に設けられている。ビアＶ１ｃの上面は隣り合う単位画素Ｐの間に並設される２つの画素分離部１７の間の半導体基板１１の第１面１１Ｓ１に、ビアＶ１ｃの下面は、例えばビアＶ１ａと接続された配線層１９１の一部の配線にそれぞれ接している。このビアＶ１ｃが本開示の「接続配線」の一具体例に相当する。
【0073】
このように本実施の形態では、半導体基板１１の第１面１１Ｓ１と配線層１９１の一部の配線とに接する接続配線（ビアＶ１ｃ）を行方向および列方向に隣り合う単位画素Ｐの間に設け、平面視において、画素アレイ部全体に格子状に形成した。これにより、例えば、隣接する単位画素Ｐからの漏れ込み光が低減される。また、画素分離部１７は、平面視において格子状に設けられたビアＶ１ｃの内側に、単位画素Ｐ毎に独立して設けるようにした。更に、コンタクト層１５，１６を、それぞれ、例えば矩形形状を有する単位画素Ｐ内において対角線上に設けるようにした。これにより、アノード（コンタクト層１５）とカソード（コンタクト層１６）との距離を離すことができる。
【0074】
以上により、本実施の形態の光検出装置２では、上記第１の実施の形態と同様に、隣接配置された単位画素Ｐ間におけるクロストークを低減することが可能となる。加えて、エッジブレイクダウンを抑制することが可能となる。
【0075】
＜４．変形例７＞
図１４は、上記第２の実施の形態の変形例（変形例７）に係る、図１２に示した光検出装置２のＩＶ－ＩＶ線に対応する平面構成を模式的に表したものである。上記第２の実施の形態では、接続配線（ビアＶ１ｃ）を格子状に設けた例を示したが、これに限定されるものではない。
図１４は、上記第２の実施の形態の変形例（変形例７）に係る、図１２に示した光検出装置２のＩＶ－ＩＶ線に対応する平面構成を模式的に表したものである。上記第２の実施の形態では、接続配線（ビアＶ１ｃ）を格子状に設けた例を示したが、これに限定されるものではない。
【0076】
ビアＶ１ｃは、例えば図１４に示したように、ドット状に形成するようにしてもよい。
【0077】
これにより、上記第２の実施の形態と比較してクロストークの低減効果は低くなるものの、ビアＶ１ｃでの光吸収による外部量子効率の低下を抑制することが可能となる。
【0078】
＜５．第３の実施の形態＞
図１５は、本開示の第３の実施の形態に係る光検出装置（光検出装置３）の断面構成の一例を模式的に表したものである。図１６は、図１５に示した光検出装置１のＶ－Ｖ線（Ａ）およびＶＩ－ＶＩ線（Ｂ）に対応する平面構成を模式的に表したものである。光検出装置３は、上記第１の実施の形態の光検出装置１と同様に、例えば、ＴｏＦ法により距離計測を行う距離画像センサ（後述の距離画像装置１０００）やイメージセンサ等に適用されるものである。
図１５は、本開示の第３の実施の形態に係る光検出装置（光検出装置３）の断面構成の一例を模式的に表したものである。図１６は、図１５に示した光検出装置１のＶ－Ｖ線（Ａ）およびＶＩ－ＶＩ線（Ｂ）に対応する平面構成を模式的に表したものである。光検出装置３は、上記第１の実施の形態の光検出装置１と同様に、例えば、ＴｏＦ法により距離計測を行う距離画像センサ（後述の距離画像装置１０００）やイメージセンサ等に適用されるものである。
【0079】
光検出装置３は、上記第１の実施の形態と同様に、単位画素Ｐ毎に受光素子１２を有している。受光素子１２は、受光部１３および増倍部１４を有する。光検出装置３は、センサ基板１０とロジック基板２０とが積層されている。センサ基板１０は、例えば、シリコン基板で構成された半導体基板１１と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９とを有し、受光部１３および増倍部１４は、例えば半導体基板１１内に埋め込み形成されている。半導体基板１１には、さらに、隣り合う単位画素Ｐの間を電気的に分離する画素分離部１７が設けられている。画素分離部１７は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を延伸するように、行方向および列方向に隣り合う複数の単位画素Ｐの間に設けられており、画素アレイ部１００Ａ全体では、平面視において格子状に設けられている。半導体基板１１には、さらに、受光部１３と電気的に接続されたコンタクト層１５（アノード）および増倍部１４と電気的に接続されたコンタクト層１６（カソード）が設けられている。
【0080】
本実施の形態では、行方向および列方向に隣り合う単位画素Ｐにおいて画素分離部１７を間にして隣接するコンタクト層１５を一括して配線層１９１の一部の配線と電気的に接続されるように、ビアＶ１ａは画素分離部１７に跨って形成されている。
即ち、本実施の形態のビアＶ１ａは、平面視において画素分離部１７よりも単位画素Ｐの内側に設けられた上記第１の実施の形態のビアＶ１ａとは異なり、平面視において画素分離部１７と重畳するように設けられている。
即ち、本実施の形態のビアＶ１ａは、平面視において画素分離部１７よりも単位画素Ｐの内側に設けられた上記第１の実施の形態のビアＶ１ａとは異なり、平面視において画素分離部１７と重畳するように設けられている。
【0081】
詳細には、ビアＶ１ａは、例えば図１６の（Ｂ）に示したように、画素分離部１７の線幅よりも太く、斜め方向に隣り合う単位画素Ｐの交点を除いて、行方向および列方向に隣り合う矩形形状を有する単位画素Ｐの各辺に沿って設けられている。
【0082】
このように本実施の形態では、受光部１３と電気的に接続されたコンタクト層１５と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９内の配線層１９１の一部の配線とを電気的に接続する接続配線（ビアＶ１ａ）を、斜め方向に隣り合う単位画素Ｐの交点を除いて、行方向および列方向に隣り合う矩形形状を有する単位画素Ｐの各辺に沿って設けるようにした。これにより、例えば、隣接する単位画素Ｐからの漏れ込み光が低減される。
【0083】
以上により、本実施の形態の光検出装置３では、上記第１の実施の形態と同様に、例えば、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通する、所謂フルトレンチ型の画素分離部１７に干渉することなく、隣接配置された単位画素Ｐ間におけるクロストークを低減することが可能となる。
【0084】
また、本実施の形態の光検出装置３では、画素分離部１７を跨ぐように、画素分離部１７の線幅よりも太くビアＶ１ａを形成したので、行方向および列方向に隣り合う単位画素Ｐにおいて画素分離部１７を間にして隣接するコンタクト層１５を一括して配線層１９１の一部の配線と電気的に接続することができる。これにより、上記第１の実施の形態の光検出装置１のように、単位画素Ｐ毎にビアＶ１ａを画素分離部１７よりも単位画素Ｐの内側に形成する場合と比較して、コンタクト層１５の幅を狭くすることができる。よって、ｐ型半導体領域（ｐ＋＋）からなるコンタクト層１５と、ｎ型半導体領域（ｎ＋＋）からなるコンタクト層１６とを物理的に離すことができるため、画素端部でのアバランシェ増倍を抑制することが可能となる。
【0085】
更に、本実施の形態の光検出装置３では、ビア１ａをの上面を半導体基板１１内に突出させるようにしてもよい。これにより、コンタクト層１５とコンタクト層１６とを半導体基板１１の厚み方向（Ｚ軸方向）に物理的に離すことができるため、画素端部でのアバランシェ増倍をさらに抑制することができる。
【0086】
＜６．第４の実施の形態＞
図１７は、本開示の第４の実施の形態に係る光検出装置（光検出装置４）の断面構成の一例を模式的に表したものである。図１８は、図１７に示した光検出装置１のＶＩＩ－ＶＩＩ線（Ａ）およびＶＩＩＩ－ＶＩＩＩ線（Ｂ）に対応する平面構成を模式的に表したものである。光検出装置４は、上記第１の実施の形態の光検出装置１と同様に、例えば、ＴｏＦ法により距離計測を行う距離画像センサ（後述の距離画像装置１０００）やイメージセンサ等に適用されるものである。
図１７は、本開示の第４の実施の形態に係る光検出装置（光検出装置４）の断面構成の一例を模式的に表したものである。図１８は、図１７に示した光検出装置１のＶＩＩ－ＶＩＩ線（Ａ）およびＶＩＩＩ－ＶＩＩＩ線（Ｂ）に対応する平面構成を模式的に表したものである。光検出装置４は、上記第１の実施の形態の光検出装置１と同様に、例えば、ＴｏＦ法により距離計測を行う距離画像センサ（後述の距離画像装置１０００）やイメージセンサ等に適用されるものである。
【0087】
光検出装置４は、上記第１の実施の形態と同様に、単位画素Ｐ毎に受光素子１２を有している。受光素子１２は、受光部１３および増倍部１４を有する。光検出装置４は、センサ基板１０とロジック基板２０とが積層されている。センサ基板１０は、例えば、シリコン基板で構成された半導体基板１１と、半導体基板１１の第１面１１Ｓ１側に設けられた多層配線層１９とを有し、受光部１３および増倍部１４は、例えば半導体基板１１内に埋め込み形成されている。半導体基板１１には、さらに、隣り合う単位画素Ｐの間を電気的に分離する画素分離部１７が設けられている。画素分離部１７は、上記第１の実施の形態と同様に、行方向および列方向に隣り合う複数の単位画素Ｐの間に設けられており、画素アレイ部１００Ａ全体では、平面視において格子状に設けられている。半導体基板１１には、さらに、受光部１３と電気的に接続されたコンタクト層１５（アノード）および増倍部１４と電気的に接続されたコンタクト層１６（カソード）が設けられている。
【0088】
本実施の形態では、画素分離部１７は、半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通し、多層配線層１９に設けられた、例えば配線層１９１まで達している。半導体基板１１の第１面１１Ｓ１に設けられた多層配線層１９内において、コンタクト層１５と、例えば配線層１９１の一部の配線とを電気的に接続するビアＶ１ａは、上記第１の実施の形態におけるビアＶ１ａと同様に、矩形状の枠体として、単位画素Ｐ毎に独立して設けるようにしてもよいし、図１８の（Ｂ）に示したように、矩形状の単位画素Ｐの四隅それぞれに形成するようにしてもよい。
【0089】
このように本実施の形態では、画素分離部１７を半導体基板１１の第１面１１Ｓ１と第２面１１Ｓ２との間を貫通し、さらに多層配線層１９に設けられた配線層１９１まで達するようにした。これにより、例えば、隣接する単位画素Ｐからの漏れ込み光が低減される。
【0090】
以上により、本実施の形態の光検出装置４では、隣接配置された単位画素Ｐ間におけるクロストークを低減することが可能となる。
【0091】
＜７．適用例＞
図１９は、上記第１～第４の実施の形態および変形例１～７に係る光検出装置（例えば、光検出装置１）を備えた電子機器としての距離画像装置１０００の概略構成の一例を表したものである。この距離画像装置１０００が、本開示の「測距装置」の一具体例に相当する。
図１９は、上記第１～第４の実施の形態および変形例１～７に係る光検出装置（例えば、光検出装置１）を備えた電子機器としての距離画像装置１０００の概略構成の一例を表したものである。この距離画像装置１０００が、本開示の「測距装置」の一具体例に相当する。
【0092】
距離画像装置１０００は、例えば、光源装置１１００と、光学系１２００と、光検出装置１と、画像処理回路１３００と、モニタ１４００と、メモリ１５００とを有している。
【0093】
距離画像装置１０００は、光源装置１１００から照射対象物２０００に向かって投光され、照射対象物２０００の表面で反射された光（変調光やパルス光）を受光することにより、照射対象物２０００までの距離に応じた距離画像を取得することができる。
【0094】
光学系１２００は、１枚または複数枚のレンズを有して構成され、照射対象物２０００からの像光（入射光）を光検出装置１に導き、光検出装置１の受光面（センサ部）に結像させる。
【0095】
画像処理回路１３００は、光検出装置１から供給された距離信号に基づいて距離画像を構築する画像処理を行い、その画像処理により得られた距離画像（画像データ）は、モニタ１４００に供給されて表示されたり、メモリ１５００に供給されて記憶（記録）されたりする。
【0096】
このように構成された距離画像装置１０００では、上述した光検出装置（例えば、光検出装置１）を適用することで、安定性の高い単位画素Ｐからの受光信号のみに基づいて照射対象物２０００までの距離を演算し、精度の高い距離画像を生成することが可能となる。即ち、距離画像装置１０００は、より正確な距離画像を取得することができる。
【0097】
＜８．応用例＞
（移動体への応用例）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
（移動体への応用例）
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0098】
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0099】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
【0100】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0101】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0102】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0103】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0104】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0105】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
【0106】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0107】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0108】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0109】
図２１は、撮像部１２０３１の設置位置の例を示す図である。
【0110】
図２１では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0111】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0112】
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0113】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0114】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0115】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0116】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0117】
以上、第１～第４の実施の形態および変形例１～７ならびに適用例および応用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、本開示の光検出装置では、上記実施の形態等で説明した各構成要素の全てを備えている必要はなく、また逆に他の層を備えていてもよい。例えば、光検出装置１が可視光以外の光（例えば、近赤外光（ＩＲ））を検出する場合には、カラーフィルタ３２は省略しても構わない。
【0118】
また、本開示の光検出装置を構成する半導体領域の極性は反転していてもよい。更に、本開示の光検出装置は、正孔を信号電荷としてもよい。
【0119】
更にまた、本開示の光検出装置は、アノードとカソードとの間に逆バイアスを印加することでアバランシェ増倍が起きるような状態であれば、それぞれの電位は限定されない。
【0120】
また、上記実施の形態等では、半導体基板１１としてシリコンを用いた例を示したが、半導体基板１１は、例えば、ゲルマニウム（Ｇｅ）またはシリコン（Ｓｉ）とゲルマニウム（Ｇｅ）との化合物半導体（例えば、シリコンゲルマニウム（ＳｉＧｅ））も用いることができる。
【0121】
更に、単位画素Ｐの形状は矩形形状に限定されるものではない。例えば単位画素Ｐを八角形状とし、画素アレイ部１００Ａを構成する複数の単位画素Ｐをハニカム状に配置するようにしてもよい。
【0122】
更にまた、上記第１～第４の実施の形態および変形例１～７において説明した技術は、可能な範囲で互いに組み合わせることができる。例えば、上記変形例５では、枠体上の接続配線（ビアＶ１ａ）を千鳥状に設けた例を示したが、これは、上記変形例１～４に示した形状の接続配線（ビアＶ１ａ）においても適用でき、同様の効果を得ることができる。
【0123】
なお、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【0124】
なお、本開示は、以下のような構成であってもよい。以下の構成の本技術によれば、半導体基板の第１の面において画素分離部に沿って複数の画素それぞれの周囲に設けられ、受光部と電気的に接続された第１のコンタクト層と、半導体基板の第１の面側に設けられた多層配線層内の配線層とを電気的に接続する接続配線を、複数の画素それぞれに独立して設けるようにした。これにより、隣接する画素からの漏れ込み光を低減する。よって、クロストークを抑制することが可能となる。
（１）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を備えた光検出装置。
（２）
前記接続配線は、前記画素の外形に沿って形成されている、前記（１）に記載の光検出装置。
（３）
前記接続配線は、前記画素の外形に沿って連続して形成されている、前記（１）または（２）に記載の光検出装置。
（４）
前記接続配線は、前記画素の外形に沿ってドット状に形成されている、前記（１）または（２）に記載の光検出装置。
（５）
前記接続配線は、前記画素の外形に沿って蛇行状に形成されている、前記（１）または（２）に記載の光検出装置。
（６）
前記画素は矩形形状を有し、
前記接続配線は前記画素の外形に沿って形成され、平面視において矩形状の枠体形状を有する、前記（１）乃至（５）のうちのいずれか１つに記載の光検出装置。
（７）
矩形形状を有する前記接続配線の角部は鈍角を有する、前記（６）に記載の光検出装置。
（８）
前記画素は矩形形状を有し、
前記接続配線は、平面視において、斜め方向に隣り合う前記複数の画素の交点を除いて、行方向および列方向に隣り合う前記複数の画素の各辺に沿って設けられている、前記（１）乃至（３）のうちのいずれか１つに記載の光検出装置。
（９）
前記接続配線は、アレイ状に配置された前記画素アレイ部において千鳥状に設けられている、前記（１）乃至（７）のうちのいずれか１つに記載の光検出装置。
（１０）
前記接続配線は、前記画素の外形に沿って形成され、平面視において円状の枠体形状を有する、前記（１）乃至（７）および前記（８）のうちのいずれか１つに記載の光検出装置。
（１１）
前記接続配線は、平面視において前記画素分離部よりも前記画素の内側に設けられている、前記（１）乃至（１０）のうちのいずれか１つに記載の光検出装置。
（１２）
前記接続配線は、タングステン、アルミニウム、銅、コバルト、ニッケルまたはチタン、あるいはそれらのシリコン化合物を用いて形成されている、前記（１）乃至（１１）のうちのいずれか１つに記載の光検出装置。
（１３）
前記接続配線は、ポリシリコンを用いて形成されている、前記（１）乃至（１２）のうちのいずれか１つに記載の光検出装置。
（１４）
前記第１の導電型領域および前記第２の導電型領域は、前記半導体基板の前記第１の面側からこの順に積層され、
前記第１の導電型領域は、前記画素の略中央に部分的に設けられ、
前記第２の導電型領域は、前記画素の全面に亘って設けられている、前記（１）乃至（１３）のうちのいずれか１つに記載の光検出装置。
（１５）
光学系と、光検出装置と、前記光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記光検出装置は、
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を有する測距装置。
（１６）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸すると共に、前記複数の画素それぞれに独立して設けられ、隣り合う前記複数の画素の間を電気的に分離する複数の画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの第１の区画に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの前記第１のコンタクト層が設けられた前記第１の区画とは対角線上に対向する第２の区画に設けられる、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記１または複数の配線層を介して前記第１のコンタクト層または前記第２のコンタクト層と電気的に接続される、隣接する画素間に設けられることにより平面視において格子状に設けられた接続配線と
を備えた光検出装置。
（１７）
前記複数の前記画素分離部は、それぞれ、平面視において格子状に設けられた前記接続配線の内側に設けられている、前記（１６）に記載の光検出装置。
（１８）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記画素分離部に跨って設けられ、隣り合う前記複数の画素のそれぞれに設けられた前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する接続配線と
を備えた光検出装置。
（１９）
前記画素は矩形形状を有し、
前記接続配線は、平面視において、斜め方向に隣り合う前記複数の画素の交点を除いて、前記画素分離部と重畳するように設けられている、前記（１８）に記載の光検出装置。
（２０）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
隣り合う前記複数の画素の間に設けられ、前記半導体基板の前記第１の面と前記第２の面との間を延伸して隣り合う前記複数の画素の間を電気的に分離すると共に、前記半導体基板の前記第１の面側に設けられる多層配線層内に設けられた配線層に達する画素分離部と、
を備えた光検出装置。
（２１）
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記画素分離部に跨って設けられ、隣り合う前記複数の画素のそれぞれに設けられた前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する接続配線とをさらに有し、
前記第１のコンタクト層および前記第２のコンタクト層は、それぞれ、前記多層配線層内に設けられる接続配線を介して前記１または複数の配線層と電気的に接続されている、前記（２０）に記載の光検出装置。
（１）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を備えた光検出装置。
（２）
前記接続配線は、前記画素の外形に沿って形成されている、前記（１）に記載の光検出装置。
（３）
前記接続配線は、前記画素の外形に沿って連続して形成されている、前記（１）または（２）に記載の光検出装置。
（４）
前記接続配線は、前記画素の外形に沿ってドット状に形成されている、前記（１）または（２）に記載の光検出装置。
（５）
前記接続配線は、前記画素の外形に沿って蛇行状に形成されている、前記（１）または（２）に記載の光検出装置。
（６）
前記画素は矩形形状を有し、
前記接続配線は前記画素の外形に沿って形成され、平面視において矩形状の枠体形状を有する、前記（１）乃至（５）のうちのいずれか１つに記載の光検出装置。
（７）
矩形形状を有する前記接続配線の角部は鈍角を有する、前記（６）に記載の光検出装置。
（８）
前記画素は矩形形状を有し、
前記接続配線は、平面視において、斜め方向に隣り合う前記複数の画素の交点を除いて、行方向および列方向に隣り合う前記複数の画素の各辺に沿って設けられている、前記（１）乃至（３）のうちのいずれか１つに記載の光検出装置。
（９）
前記接続配線は、アレイ状に配置された前記画素アレイ部において千鳥状に設けられている、前記（１）乃至（７）のうちのいずれか１つに記載の光検出装置。
（１０）
前記接続配線は、前記画素の外形に沿って形成され、平面視において円状の枠体形状を有する、前記（１）乃至（７）および前記（８）のうちのいずれか１つに記載の光検出装置。
（１１）
前記接続配線は、平面視において前記画素分離部よりも前記画素の内側に設けられている、前記（１）乃至（１０）のうちのいずれか１つに記載の光検出装置。
（１２）
前記接続配線は、タングステン、アルミニウム、銅、コバルト、ニッケルまたはチタン、あるいはそれらのシリコン化合物を用いて形成されている、前記（１）乃至（１１）のうちのいずれか１つに記載の光検出装置。
（１３）
前記接続配線は、ポリシリコンを用いて形成されている、前記（１）乃至（１２）のうちのいずれか１つに記載の光検出装置。
（１４）
前記第１の導電型領域および前記第２の導電型領域は、前記半導体基板の前記第１の面側からこの順に積層され、
前記第１の導電型領域は、前記画素の略中央に部分的に設けられ、
前記第２の導電型領域は、前記画素の全面に亘って設けられている、前記（１）乃至（１３）のうちのいずれか１つに記載の光検出装置。
（１５）
光学系と、光検出装置と、前記光検出装置の出力信号から測定対象物までの距離を算出する信号処理回路とを備え、
前記光検出装置は、
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する、前記複数の画素それぞれに独立して設けられた接続配線と
を有する測距装置。
（１６）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸すると共に、前記複数の画素それぞれに独立して設けられ、隣り合う前記複数の画素の間を電気的に分離する複数の画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの第１の区画に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの前記第１のコンタクト層が設けられた前記第１の区画とは対角線上に対向する第２の区画に設けられる、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記１または複数の配線層を介して前記第１のコンタクト層または前記第２のコンタクト層と電気的に接続される、隣接する画素間に設けられることにより平面視において格子状に設けられた接続配線と
を備えた光検出装置。
（１７）
前記複数の前記画素分離部は、それぞれ、平面視において格子状に設けられた前記接続配線の内側に設けられている、前記（１６）に記載の光検出装置。
（１８）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
前記半導体基板の前記第１の面と前記第２の面との間を延伸するように隣り合う前記複数の画素の間に設けられ、隣り合う前記複数の画素の間を電気的に分離する画素分離部と、
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記画素分離部に跨って設けられ、隣り合う前記複数の画素のそれぞれに設けられた前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する接続配線と
を備えた光検出装置。
（１９）
前記画素は矩形形状を有し、
前記接続配線は、平面視において、斜め方向に隣り合う前記複数の画素の交点を除いて、前記画素分離部と重畳するように設けられている、前記（１８）に記載の光検出装置。
（２０）
対向する第１の面および第２の面を有すると共に、面内方向に複数の画素がアレイ状に配置された画素アレイ部を有する半導体基板と、
前記画素毎に前記半導体基板の内部に設けられ、受光量に応じたキャリアを光電変換により生成する受光部と、
前記画素毎に前記半導体基板の前記第１の面側において積層された第１の導電型領域および前記第１の導電型領域とは導電型の異なる第２の導電型領域を有すると共に、前記受光部において生成された前記キャリアをアバランシェ増倍する増倍部と、
隣り合う前記複数の画素の間に設けられ、前記半導体基板の前記第１の面と前記第２の面との間を延伸して隣り合う前記複数の画素の間を電気的に分離すると共に、前記半導体基板の前記第１の面側に設けられる多層配線層内に設けられた配線層に達する画素分離部と、
を備えた光検出装置。
（２１）
前記半導体基板の前記第１の面において前記画素分離部に沿って前記複数の画素それぞれの周囲に設けられ、前記受光部と電気的に接続された第１のコンタクト層と、
前記半導体基板の前記第１の面に設けられ、前記増倍部と電気的に接続された第２のコンタクト層と、
前記半導体基板の前記第１の面側に設けられる１または複数の配線層を含む多層配線層内において、前記画素分離部に跨って設けられ、隣り合う前記複数の画素のそれぞれに設けられた前記第１のコンタクト層と前記１または複数の配線層とを電気的に接続する接続配線とをさらに有し、
前記第１のコンタクト層および前記第２のコンタクト層は、それぞれ、前記多層配線層内に設けられる接続配線を介して前記１または複数の配線層と電気的に接続されている、前記（２０）に記載の光検出装置。
【符号の説明】
【0125】
１，２，３，４…光検出装置、１０…センサ基板、１１…半導体基板、１２…受光素子、１２Ｘ…アバランシェ増倍領域、１３…受光部、１４…増倍部、１４Ｘ…ｐ型半導体領域（ｐ＋）、１４Ｙ…ｎ型半導体領域（ｎ＋）、１５，１６…コンタクト層、１７…画素分離部、１７Ａ…絶縁膜、１７Ｂ…遮光膜、１７Ｘ…拡幅部、１８…固定電荷膜、１９，２２…多層配線層、２０…ロジック基板、３１…保護層、３２…カラーフィルタ、３３…マイクロレンズ、１００Ａ…画素アレイ部、１０００…距離画像装置、Ｖ１ａ，Ｖ１ｂ，Ｖ１ｃ，Ｖ２，Ｖ３…ビア。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
