特開 2023-177236 電流制御式セグメント化レーザドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023177236

(43)【公開日】2023-12-13

(54)【発明の名称】電流制御式セグメント化レーザドライバ

(51)【国際特許分類】

   H01S 5/042 20060101AFI20231206BHJP

   H01L 33/00 20100101ALI20231206BHJP

   H01S 5/183 20060101ALI20231206BHJP

【ＦＩ】

H01S5/042 630

H01L33/00 J

H01S5/183

【審査請求】未請求

【請求項の数】19

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023044896

(22)【出願日】2023-03-22

(31)【優先権主張番号】17/804,792

(32)【優先日】2022-05-31

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】519146787

【氏名又は名称】ツー－シックス デラウェア インコーポレイテッド

【氏名又は名称原語表記】ＩＩ－ＶＩ Ｄｅｌａｗａｒｅ，Ｉｎｃ．

(74)【代理人】

【識別番号】110000855

【氏名又は名称】弁理士法人浅村特許事務所

(72)【発明者】

【氏名】セロン ジョーンズ

(72)【発明者】

【氏名】リチャード デイビス

(72)【発明者】

【氏名】ブライアン キャリー

(72)【発明者】

【氏名】ミッシェル ヤン

【テーマコード（参考）】

5F173

5F241

【Ｆターム（参考）】

5F173SE01

5F173SF32

5F173SF43

5F173SF72

5F173SJ02

5F173SJ04

5F173SJ12

5F173SJ16

5F173SJ17

5F241AA09

5F241BB02

5F241BC10

5F241BC16

5F241BC17

5F241BC33

5F241BC42

5F241BC47

5F241BC50

5F241BD02

(57)【要約】

【課題】レーザ回路を提供する。
【解決手段】一例では、１つまたは複数の定電流源を使用してレーザドライババイアス制御を導出するためのプロキシレーザ駆動セル及びプロキシコンパレータ回路を含む、レーザ回路が本明細書で開示される。第１及び第２の電圧成分を有するプロキシ電圧に基づいて出力を生成するように適合されたコンパレータ回路であって、電圧成分の１つがレーザ制御電流を示す１つまたは複数の定電流源に基づいて生成される、コンパレータ回路を含むレーザ回路が開示される。
【選択図】図１

【特許請求の範囲】

【請求項1】

レーザ回路であって、
供給電圧を提供するように適合された供給電力バスと、
第１の定電流源と、
第２の定電流源と、
レーザの電流経路内の少なくとも１つのレーザ駆動セルであって、前記レーザ駆動セルを通るレーザ電流を調整するように適合されたドライババイアス制御トランジスタを備える、前記レーザ駆動セルと、
少なくとも１つのプロキシレーザ駆動セルであって、前記プロキシレーザ駆動セルを通るプロキシ駆動電流を調整するように適合されたプロキシドライバ制御トランジスタを備える、前記プロキシレーザ駆動セルと、
第１の入力、第２の入力、及び出力を備えるプロキシコンパレータ回路であって、前記プロキシコンパレータ回路は、前記第１の入力と前記第２の入力との間の差に基づいて前記出力を生成するように適合され、前記第１及び前記第２の定電流源は前記プロキシコンパレータ回路の前記第１の入力でプロキシ電圧を確立する、前記プロキシコンパレータ回路と、
を備え、
前記プロキシコンパレータ回路の前記出力は、前記プロキシコンパレータ回路の前記出力が前記プロキシレーザ駆動セルを通る電流を変化させるように、前記プロキシレーザ駆動セルと電気的にインタフェース接続され、
前記プロキシレーザ駆動セルのプロキシゲート制御信号は、前記ドライババイアス制御トランジスタに電気的にインタフェース接続される、
前記レーザ回路。

【請求項2】

前記レーザ駆動セルがレーザ駆動セルドレイン電圧を有し、前記プロキシ駆動セルがプロキシレーザ駆動セルドレイン電圧を有し、前記コンパレータ回路が前記プロキシ駆動セルドレイン電圧をサーボ制御して前記レーザ駆動セルドレイン電圧に一致させるように適合される、請求項１に記載のレーザ回路。

【請求項3】

前記レーザが、垂直共振器面発光レーザ（ＶＣＳＥＬ）である、請求項１に記載のレーザ回路。

【請求項4】

前記プロキシコンパレータ回路の前記出力が、第１のプロキシ結合トランジスタ及び第２のプロキシ結合トランジスタを介して前記プロキシレーザ駆動セルと電気的にインタフェース接続され、前記第１及び第２の結合トランジスタのそれぞれのゲートは前記プロキシコンパレータ回路の前記出力に電気的に接続される、請求項１に記載のレーザ回路。

【請求項5】

前記第１のプロキシ結合トランジスタが電流ミラーに電気的に接続されたドレイン端子を有し、前記電流ミラーの出力は前記プロキシドライバ制御トランジスタのゲートに電気的に接続されて前記プロキシゲート制御信号を提供する、請求項４に記載のレーザ回路。

【請求項6】

前記プロキシゲート制御信号が、電圧対電流コントローラを介して前記ドライババイアス制御トランジスタに電気的にインタフェース接続される、請求項１に記載のレーザ回路。

【請求項7】

前記第２のプロキシ結合トランジスタが、前記プロキシドライバ制御トランジスタのドレイ及び前記プロキシコンパレータ回路の前記第２の入力に電気的に接続されたドレイン端子を有する、請求項４に記載のレーザ回路。

【請求項8】

前記プロキシコンパレータ回路の前記第１の入力が、前記レーザのレーザ閾値電圧にほぼ等しい第１の電圧成分と、前記レーザの電流ベースの電圧降下に比例する第２の電圧成分とを含むプロキシ電圧を受信するように適合され、前記レーザの前記電流ベースの電圧降下は、レーザを通る電流の関数である、請求項１に記載のレーザ回路。

【請求項9】

前記プロキシコンパレータ回路の前記第１の入力が、前記第１の定電流源、前記第２の定電流源、及びプロキシ抵抗と電気的にインタフェース接続され、前記プロキシ抵抗は、電気的に前記プロキシコンパレータ回路の前記第１の入力と前記供給電力バスとの間にあり、第１及び第２の定電流源はそれぞれ、前記プロキシコンパレータ回路の前記第１の入力で前記プロキシ電圧を確立する定電流を各々シンクするように適合される、請求項１に記載のレーザ回路。

【請求項10】

前記プロキシ電圧が、前記レーザの電流ベースの電圧降下と合計された前記レーザのレーザニー電圧を示し、前記レーザの前記電流ベースの電圧降下は、レーザを通る電流の関数である、請求項９に記載のレーザ回路。

【請求項11】

前記プロキシコンパレータ回路の前記第１の入力が反転であり、前記プロキシコンパレータ回路の前記第２の入力が非反転である、請求項１に記載のレーザ回路。

【請求項12】

前記第１及び第２の定電流源がデジタル的に構成可能である、請求項１に記載のレーザ回路。

【請求項13】

前記レーザ駆動セルが、前記レーザの前記電流経路にドライバイネーブルトランジスタをさらに備え、前記プロキシレーザ駆動セルが、前記プロキシドライバ制御トランジスタの電流経路にプロキシイネーブルトランジスタをさらに備える、請求項１に記載のレーザ回路。

【請求項14】

前記第２の定電流源が、電流ミラーの出力及び前記プロキシドライバ制御トランジスタのゲートに電気的にインタフェース接続された定電流を供給するように適合される、請求項１に記載のレーザ回路。

【請求項15】

前記プロキシコンパレータ回路が演算増幅器を備える、請求項１に記載のレーザ回路。

【請求項16】

電気的に前記第２の定電流源と前記プロキシコンパレータ回路との間にスケーリング増幅器をさらに備える、請求項１に記載のレーザ回路。

【請求項17】

前記レーザ回路が、それぞれが前記レーザの電流経路内にある複数のレーザ駆動セルをさらに備える、請求項１に記載のレーザ回路。

【請求項18】

前記レーザ回路が、複数のプロキシレーザ駆動セルをさらに備える、請求項１に記載のレーザ回路。

【請求項19】

前記レーザ回路が、複数の第２のプロキシ結合トランジスタをさらに備え、各第２のプロキシ結合トランジスタは、各プロキシレーザ駆動セル内の前記プロキシドライバ制御トランジスタにそれぞれ電気的に結合される、請求項１８に記載のレーザ回路。

【発明の詳細な説明】

【背景技術】

【0001】

半導体レーザは、様々なデジタル制御用途に有用である。垂直共振器面発光レーザ（ＶＣＳＥＬ）は、産業、生物医学、通信などの用途で特に使用される半導体レーザの一種である。しかしながら、レーザパワーを制御する従来の方法は、通常、ドライバゲート電圧をレーザ光出力パワーに直接相関させることに基づいている。このような相関関係は、通常、応用環境でユーザが広範なレーザ固有のキャリブレーションを行うか、２点キャリブレーションに基づく精度の低い線形キャリブレーションによって取得する必要がある。しかし、ＶＣＳＥＬを含む半導体レーザは非線形電圧対電力動作を示し、電圧対レーザパワー制御を良好な精度で達成することを困難にするため、このようなキャリブレーション方式は通常、レーザの様々な光パワーに対して適切なソリューションを提供しない。

【発明の概要】

【課題を解決するための手段】

【0002】

本明細書に開示されるのは、レーザ回路であって、供給電圧を提供するように適合された供給電力バスと、第１の定電流源と、第２の定電流源と、レーザ駆動セルを通るレーザ電流を調整するように適合されたドライババイアス制御トランジスタを有するレーザの電流経路内の少なくとも１つのレーザ駆動セルと、プロキシレーザ駆動セルを通るプロキシ駆動電流を調整するように適合されたプロキシドライバ制御トランジスタを有する少なくとも１つのプロキシレーザ駆動セルと、第１の入力、第２の入力、及び出力を有するプロキシコンパレータ回路であって、プロキシコンパレータ回路は、第１の入力と第２の入力との間の差に基づいて出力を生成するように適合され、第１及び第２の定電流源は、プロキシコンパレータ回路の第１の入力でプロキシ電圧を確立する、プロキシコンパレータ回路と、を有するレーザ回路である。本開示の一態様では、プロキシコンパレータ回路の出力は、プロキシコンパレータ回路の出力がプロキシレーザ駆動セルを通る電流を変化させるように、プロキシレーザ駆動セルと電気的にインタフェース接続され、プロキシレーザ駆動セル用のプロキシゲート制御信号は、ドライババイアス制御トランジスタに電気的にインタフェース接続されている。本開示の別の態様では、レーザ駆動セルはレーザ駆動セルドレイン電圧を有し、プロキシ駆動セルはプロキシレーザ駆動セルドレイン電圧を有し、コンパレータ回路はプロキシ駆動セルドレイン電圧をサーボ制御してレーザ駆動セルドレイン電圧に一致させるように適合される。本開示のさらに別の態様では、レーザは垂直共振器面発光レーザ（ＶＣＳＥＬ）である。本開示の別の態様では、プロキシコンパレータ回路の出力は、第１のプロキシ結合トランジスタ及び第２のプロキシ結合トランジスタを介してプロキシレーザ駆動セルと電気的にインタフェース接続され、第１及び第２の結合トランジスタのそれぞれのゲートはプロキシコンパレータ回路の出力に電気的に接続されている。

【0003】

開示されたレーザ回路の例は、電流ミラーに電気的に接続されたドレイン端子を有する第１のプロキシ結合トランジスタを含み、電流ミラーの出力はプロキシドライバ制御トランジスタのゲートに電気的に接続されてプロキシゲート制御信号を提供する。本開示の一態様では、プロキシゲート制御信号は、電圧対電流コントローラを介してドライババイアス制御トランジスタに電気的にインタフェース接続される。本開示の別の態様では、第２のプロキシ結合トランジスタは、プロキシドライバ制御トランジスタのドレイン及びプロキシコンパレータ回路の第２の入力に電気的に接続されたドレイン端子を有する。本開示のさらに別の態様では、プロキシコンパレータ回路の第１の入力は、レーザのレーザ閾値電圧にほぼ等しい第１の電圧成分と、レーザの電流ベースの電圧降下に比例する第２の電圧成分とを有するプロキシ電圧を受信するように適合され、レーザの電流ベースの電圧降下は、レーザを通る電流の関数である。本開示の別の態様では、プロキシコンパレータ回路の第１の入力は、第１の定電流源、第２の定電流源、及びプロキシ抵抗と電気的にインタフェース接続され、プロキシ抵抗は、電気的にプロキシコンパレータ回路の第１の入力と供給電力バスとの間にあり、第１及び第２の定電流源はそれぞれ、プロキシコンパレータ回路の第１の入力でプロキシ電圧を確立する定電流を各々シンクするように適合される。本開示のさらに別の態様では、プロキシ電圧は、レーザの電流ベースの電圧降下と合計されたレーザのレーザニー電圧を示し、レーザの電流ベースの電圧降下は、レーザを通る電流の関数である。本開示の別の態様では、プロキシコンパレータ回路の第１の入力は反転であり、プロキシコンパレータ回路の第２の入力は非反転である。

【0004】

本明細書に開示されるのは、少なくとも１つのプロキシレーザ駆動セルを有するレーザ回路であり、レーザ回路は、デジタル構成可能な第１及び第２の定電流源を含む。本開示の別の態様では、レーザ駆動セルは、レーザの電流経路にドライバイネーブルトランジスタを含み、プロキシレーザ駆動セルは、プロキシドライバ制御トランジスタの電流経路にプロキシイネーブルトランジスタを含む。本開示の別の例示的な態様では、第２の定電流源は、電流ミラーの出力及びプロキシドライバ制御トランジスタのゲートに電気的にインタフェース接続された定電流を供給するように適合される。本開示の一態様では、プロキシコンパレータ回路は演算増幅器を備える。本開示の別の態様では、スケーリング増幅器は、電気的に第２の定電流源とプロキシコンパレータ回路との間にある。本開示のさらに別の態様では、レーザ回路は、それぞれがレーザの電流経路及び／または複数のプロキシレーザ駆動セル内にある複数のレーザ駆動セルを含む。本開示の別の態様では、レーザ回路は、複数の第２のプロキシ結合トランジスタを含み、各第２のプロキシ結合トランジスタは、各プロキシレーザ駆動セル内のプロキシドライバ制御トランジスタにそれぞれ電気的に結合される。

【図面の簡単な説明】

【0005】

【図1】開示された実施形態による、レーザ回路の電気回路図である。

【図2】開示された実施形態による、電圧対電流コントローラ及び電流対電圧コントローラの電気回路図である。

【図3】開示された実施形態による、レーザ回路の電気回路図である。

【発明を実施するための形態】

【0006】

本明細書ではレーザパワーと呼ばれるレーザ光パワーは、レーザを流れる電流の関数である。この仕様の残りの部分はＶＣＳＥＬに関して説明されるが、他のレーザにも同様に適用可能であることに留意されたい。従来のドライバ設計は、ＶＣＳＥＬに電流を流す金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート電圧を制御することに基づいており、そのゲート電圧はＶＣＳＥＬ負荷電圧とは無関係に光パワーに相関している。しかしながら、レーザ制御ＭＯＳＦＥＴは比較的大量の電流を通過させる必要があるため、ドレイン電圧が変化するとＭＯＳＦＥＴ内のチャネル長が変化する。これはチャネル長変調として知られている。チャネル長変調により、ドレイン－ソース間電圧（Ｖ_ＤＳ）に対するＭＯＳＦＥＴのドレイン電流の変動が生じる。このように、ドライバＭＯＳＦＥＴのＶ_ＤＳの局所的な変動は、レーザの電圧制御に対する光パワーの変動と不正確さをもたらす可能性がある。これは、ローカル接地間に変動があるマルチＶＣＳＥＬアレイで特に一般的であり得る。このような不正確さは、キャリブレーション後であっても、レーザの光出力の正確性を約８０％未満にする可能性がある。本明細書で開示されるように、変化するＶＣＳＥＬ電流／順方向電圧特性及び供給電圧に基づいてＶＣＳＥＬドライバ制御電圧を制御することは、レーザキャリブレーションまたは他の電流近似技術のみに基づいてＶＣＳＥＬドライバ制御電圧を制御するよりも正確な光パワー制御をもたらす。

【0007】

本明細書に開示されるのは、制御回路において所望の動作電流に対するゲート電圧を導出し、電流駆動の変動を補償する実際のＶＣＳＥＬにおけるローカル接地に対するそのゲート電圧を再現することによって、関心のある実際の測定基準（光パワー）を目標とし、制御する、改良されたレーザ回路及びドライバである。ユーザが所望の光パワーからより容易に導出できる所望の電流を選択できるようにすることにより、ドライバはより正確かつ容易にレーザを駆動して所望の光パワーを抽出することができる。

【0008】

例示的な実施形態で開示される制御電流は、実際の回路内ＶＣＳＥＬ（及び付随するドライバ回路）の適切なニー電圧及び電圧電流抵抗（Ｉ－Ｒ）降下特性をシミュレートするレプリカまたはプロキシのレーザ回路を使用することによって導出されるので、レーザを通る電流を正確に制御することができる。レーザの電流経路内の実際のレーザ駆動セル、例えばドライバＦＥＴ（複数可）のドライババイアス電圧は、レプリカまたはプロキシＶＣＳＥＬ回路を流れる電流及びドライバ回路の両端の実際の電圧に基づいてプロキシ制御回路によって制御される。これにより、電圧変動に基づく不正確さが最小限に抑えられ、そのためチャネル長変調と電流の不正確さが最小限に抑えられる。このようにして、ドライババイアス電圧は直接制御されるのではなく、実際のドライバのオン状態の動作電圧での所望の電流から導出される。このようなソリューションは、９８％を超える実際の光出力の精度を提供することができ、従来技術よりも改善される。

【0009】

図１に示すのは、例えばＶＣＳＥＬとすることができる半導体レーザ２０４を含む例示的なレーザ回路２００である。レーザ２０４には、Ｖ_ｄｄともラベル付けされた供給電力バス２０２から電力が供給される。電流２０５は、ＶＣＳＥＬ２０４を通ってローカルレーザ接地２０７に流れる。ＶＣＳＥＬの両端の電圧が閾値電圧（「ニー」電圧またはジャンクション電圧とも呼ばれる）を超えると、ＶＣＳＥＬは電流を伝導し始める。その電流が閾値電流を超え、ＶＣＳＥＬがニー電圧を超えてＶＣＳＥＬのＩ－Ｒ降下を克服すると、ＶＣＳＥＬはレーザ発振を開始する。順方向電圧は、ニー電圧にＶＣＳＥＬ抵抗の両端の電圧降下を加えたものに等しくなる。ＶＣＳＥＬ２０４を通る電流２０５は、例えばドライババイアス制御トランジスタ２１０を含むＶＣＳＥＬ２０４の電流経路内のレーザ駆動セル２０６を介して制御され、これは、ｎチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として示されている。バイアス制御トランジスタ２１０は、ＭＯＳＦＥＴの飽和領域で動作することができる。以下で説明するように、バイアス制御トランジスタは、特定の構成では三極管領域で動作させることができる。飽和領域では、ドレイン電流、すなわち電流２０５は、バイアス制御トランジスタのゲート電圧に基づいて変化し、これにより、レーザ２０４の電流２０５制御が可能になる。しかし、ドレイン電流２０５は、ドライババイアス制御トランジスタのＶ_ＤＳに対しても変化する。これは、例えば前述のチャネル長変調効果によるものである。このような変動の勾配も、レーザ２０４の変動する条件で変化する。したがって、開示されたレーザ回路２００は、プロキシ回路を利用して、プロキシドレイン電圧に基づいて制御信号を決定し、そのような変動に関連する誤差を低減する。図１は、論証目的でｎ及びｐチャネルＭＯＳＦＥＴを使用するが、構成、例えば、正側または負側制御に応じて、他のタイプのトランジスタまたは電界効果トランジスタ（ＦＥＴ）も使用できることを理解されたい。同様に、本開示は、ｎチャネルトランジスタまたはｐチャネルトランジスタが示されている場合にそれらに限定されない。ＶＣＳＥＬ２０４の負側制御用にｎチャネルＭＯＳＦＥＴが示されているが、別の構成では正側制御用にｐチャネルＭＯＳＦＥＴを使用することもできる。本明細書に開示された他のｎ及びｐチャネルＭＯＳＦＥＴにも同じことが当てはまる。

【0010】

ドライババイアス制御トランジスタ２１０は、ドライババイアスゲート制御信号２１１によって駆動されるように適合され得る。任意選択で、レーザ駆動セル２０６は、レーザ２０４の電流経路内に、「オン」「オフ」イネーブルトランジスタとして、またはレーザ２０４の時間循環または変調のために機能することができる、例えばドライバイネーブルトランジスタ２１２などの第２のトランジスタを含んでもよい。そのような構成では、ドライバイネーブルトランジスタ２１２は、ドライバイネーブルゲート制御信号２１３を介してレーザ２０４をデジタル的に時間循環させるように適合され得る一方、ドライババイアス制御トランジスタ２１０は、ドライババイアスゲート制御信号２１１を介して電流２０５を、したがって、レーザ２０４の光パワー出力を制御する。

【0011】

ドライババイアスゲート制御信号２１１は、実際のレーザ２０４及びその関連するレーザ駆動セル２０６の電圧降下を比例的に表すかまたは一致させるように設計されたプロキシレーザ駆動セル２２０を使用することによって導出される。プロキシレーザ駆動セル２２０は、プロキシレーザ駆動セル２２０を通るプロキシ駆動電流２２１を調整するように適合されたプロキシドライバ制御トランジスタ２２２を含み得る。プロキシドライバ制御トランジスタ２２２は、ｎチャネルＭＯＳＦＥＴとして示されている。プロキシレーザ駆動セル２２０は、レーザ駆動セル２０６を比例して表すように設計されているため、プロキシドライバ制御トランジスタ２２２は、ドライババイアス制御トランジスタ２１０と同様の構成になるように選択することができるが、プロキシレーザ駆動セル２２０とは異なる比例比率であってもよい。

【0012】

プロキシドライバ制御トランジスタ２２２は、ドライババイアス制御トランジスタ２１０と同様の電流制御及びチャネル長変調効果を有するように選択されるべきである。プロキシドライバ制御トランジスタ２２２は、ドライババイアス制御トランジスタ２１０と同じトランジスタであるように選択されてもよいが、ドライババイアス制御トランジスタ２１０は、レーザ２０４の全電流２０５を通過させるのに十分な大きさでなければならず、したがって同じトランジスタを使用することは、効果的ではあるが、プロキシレーザ駆動セル２２０内で無駄な電力が発生する可能性があることに留意されたい。したがって、プロキシドライバ制御トランジスタ２２２は、ドライババイアス制御トランジスタ２１０と同様のチャネル変調効果及びチャネル電流密度を有するのに十分な大きさであるという条件で、ドライババイアス制御トランジスタ２１０の電流能力のスケーリング部分としてサイズ決定することができ、これにより、より少ない電力コストで電圧降下特性を正確に再現するバランスを提供できる。これは、ドライババイアス制御トランジスタ２１０よりも小さいチャネル幅を有するプロキシドライバ制御トランジスタ２２２用のＭＯＳＦＥＴを使用して達成することができる。そうすることで、ドライババイアス制御トランジスタ２１０ほど多くの電流を使用することなく、ドライババイアス制御トランジスタ２１０と比較して正確なプロキシ特性を提供する。例えば、プロキシドライバ制御トランジスタ２２２は、ドライババイアス制御トランジスタ２１０の１から１／１，０００，０００のスケーリングされた電流定格及び／またはチャネル幅を有するように選択されてもよく、別の例では、スケーリングされた乗数は約１／１００から約１／１０，０００である。プロキシレーザ駆動セル２２０と同様に、任意選択で、プロキシレーザ駆動セル２０６は、プロキシドライバ制御トランジスタ２２２の電流経路に、同様に「オン」「オフ」イネーブルトランジスタとして、またはプロキシレーザ駆動セル２０６の時間循環または変調を行うために機能することができる、第２のトランジスタ、例えばプロキシイネーブルトランジスタ２２３を含むことができる。プロキシイネーブルトランジスタ２２３は、ドライバイネーブルトランジスタ２１２と同様のＩＲ降下特性を有するように選択することができるが、プロキシドライバ制御トランジスタ２２２と同様の部分的な電流搬送能力を有するようにスケーリングすることができる。電流は、プロキシレーザ駆動セル２２０を通ってプロキシ接地２２５に流れる。プロキシ接地２２５は、ローカルレーザ接地２０７と同じ電位である必要はない。

【0013】

レーザ回路２００は、第１の定電流源２１４及び第２の定電流源２１６を含む。本明細書で使用されるように、定電流源は、その構成または機能に応じて電流をシンクまたはソースするように適合させることができ、これについては後述する。第１及び第２の定電流源２１４、２１６は、２つの別個の電流源として概略的に示されているが、そのような構成が少なくとも２つの異なる電流を設定する能力を提供するという条件で、それらを単一のデバイスまたはパッケージに組み合わせる必要はなく、入力２３２でプロキシ電圧を制御するために必要に応じて組み合わせることができる（後述）。一例では、第１及び第２の定電流源２１４、２１６は、例えば、電流デジタル／アナログコンバータ（Ｉ－ＤＡＣ）である。第１及び第２の定電流源２１４、２１６の各々は、それぞれ、電流シンク「入力」２１５、２１７をそれぞれ有し、第２の定電流源２１６も、定電流を供給する「出力」２１８を有する。この開示の目的で、定電流源の端子が電流をシンクするように適合されている場合、それは「入力」と呼ばれ、電流を供給するように適合されている端子は「出力」と呼ばれ、それは 電流をシンクまたは供給するそれぞれの機能に基づいており、例えば、第１の定電流源入力２１５、第２の定電流源第１入力２１７、及び第２の定電流源出力２１８はそれぞれ、電流を入力２１５、２１７にシンクするように適合され、出力２１８に電流を供給する。

【0014】

第１及び第２の定電流源２１４、２１６のそれぞれは、デジタル入力または他のシステム構成のいずれかを介して構成可能であり、第１の定電流源入力２１５、第２の定電流源入力２１７、及び第２の定電流源出力２１８のそれぞれを介してシンク／供給される電流の量を変更することができる。そのような構成は、構成入力２５０として概略的に表される。第１及び第２の定電流源２１４、２１６のそれぞれは、プロキシ抵抗２５２を介して第１の定電流源入力２１５及び第２の定電流源入力２１７に電流をシンクして、供給電力バス２０２を参照して、プロキシ抵抗２５２の両端の電圧降下に基づいてプロキシコンパレータ回路２３０の入力２３２でプロキシ電圧を確立するように構成される。プロキシコンパレータ回路２３０（その動作については後述する）は、例えば、サーボ増幅器として実装することができる。プロキシ抵抗２５２は、所望のプロキシ電圧を提供するように、第１及び第２の定電流源２１４、２１６と共に選択されるべきである。プロキシ電圧、したがってプロキシコンパレータ回路２３０の入力２３２における電圧は、２つの電圧成分の合計である。第１は、プロキシ抵抗２５２を通って第１の定電流源入力２１５にシンクされる電流２５３によって確立される電圧降下成分である。第２は、プロキシ抵抗２５２を通って第２の定電流源入力２１７にシンクされる電流２５１によって確立される電圧降下である。この構成では、第１及び第２の定電流源２１４、２１６は、例えば構成入力２５０を介して、所望の相対プロキシ電圧成分に対して適切な電流をシンクするように、独立して構成することができる。例えば、第１の定電流源２１４は、プロキシ電圧の第１のプロキシ電圧成分がレーザ２０４のニー電圧を表すかまたはそれに等しくなるように十分な電流をシンクするように構成することができ、第２の定電流源２１６は、プロキシ電圧の第２のプロキシ電圧成分がレーザ２０４のＩ－Ｒ降下を表すかまたはそれに等しくなるように、レーザ２０４の所望の電流２０５、またはその比例部分をシンクするように構成することができる。したがって、プロキシ電圧は、第１及び第２のプロキシ電圧成分の合計であり、これは合わせて、レーザ２０４の順方向電圧を表すか、それに等しい。第２の定電流源２１６の出力２１８はまた、第２の定電流源２１６の入力２１７にシンクされるのと同じ量の電流、またはその比例値を供給するように構成され得る。任意選択で、構成可能なスケーリング増幅器２６０（スケーリング構成入力２６２を介して構成可能）を含めて、第２の定電流源入力２１７のシンク能力を比例的にスケーリングまたは増幅して、レーザ２０４のＩ－Ｒ降下を表すかまたはそれに等しい所望のプロキシ電圧またはその比例倍率を得ることができる。以下で説明するように、プロキシコンパレータ回路２３０は、プロキシコンパレータ回路２３０の第２の入力２３４へのプロキシレーザ駆動セル２２０の電流２２１を示すフィードバック信号に基づいて、その出力２３８を平衡に駆動する。

【0015】

プロキシコンパレータ回路２３０は、２４０でプロキシレーザ駆動セル２２０と電気的にインタフェース接続される。例えば、インタフェース２４０は、プロキシゲート結合トランジスタ２４２と呼ばれる第１のプロキシ結合トランジスタと、プロキシドレイン結合トランジスタ２４４と呼ばれる第２のプロキシ結合トランジスタとを有するように示されている。プロキシゲート結合トランジスタ２４２及びプロキシドレイン結合トランジスタ２４４の各々は、本構成ではｐチャネルＭＯＳＦＥＴとして示されているが、上述のように、他の構成も使用され得る。プロキシコンパレータ回路２３０の出力２３８は、プロキシゲート結合トランジスタ２４２及びプロキシドレイン結合トランジスタ２４４のそれぞれのゲートに電気的に接続される。また、プロキシゲート結合トランジスタ２４２及びプロキシドレイン結合トランジスタ２４４のそれぞれのソースは、供給電力バス２０２に電気的に接続される。プロキシゲート結合トランジスタ２４２のドレインは、電流ミラー入力電流２５４を電流ミラー出力電流２５５にミラーリングする電流ミラー２５３に電気的に接続され、電流シンクとして構成されるように示されている。例えばカスコード電流ミラーなどの任意の既知の電流ミラーを使用することができるが、説明の目的で、ミラーリングされたｎチャネルＭＯＳＦＥＴトランジスタ２５６Ａ及びミラーリングｎチャネルＭＯＳＦＥＴトランジスタ２５６Ｂを有する単純な電流ミラー２５３が示されており、各トランジスタ２５６Ａのゲートは、プロキシゲート結合トランジスタ２４２のドレインに接続され、電気的に接続される。電流ミラー２５３の機能は、電流ミラー入力電流２５４を電流ミラー出力電流２５５にミラーリングすることである。ミラーリングされたトランジスタ２５６Ａ及びミラーリングトランジスタ２５６Ｂが同等のトランジスタであると仮定すると、電流ミラー入力電流２５４は電流ミラー出力電流２５５に等しくなる。しかしながら、代わりに、ミラーリングトランジスタ２５６Ｂはまた、電流ミラー入力電流２５４が電流ミラー出力電流２５５の分数または倍数となるように、ミラーリングされたトランジスタ２５６Ａのスケール倍数のサイズであってもよい。

【0016】

しかしながら、電流ミラー２５３の構成に関係なく、平衡状態では、電流ミラー出力電流２５５（または電流シンク入力）は、第２の定電流源出力２１８によって供給される第２の定電流源出力電流２１９に等しくなる。電流ミラー２５３の出力２５７は、プロキシドライバ制御トランジスタ２２２及び第２の定電流源出力２１８に電気的に接続されて、プロキシゲート制御信号２２４を提供する。さらに、プロキシドレイン結合トランジスタ２４４のドレインは、プロキシドライバ制御トランジスタ２２２のドレイン及びプロキシコンパレータ回路２３０の第２の入力２３４に電気的に接続される。

【0017】

プロキシドレイン結合トランジスタ２４４は、プロキシ駆動電流２２１を通過させるようにサイズ設定されているが、プロキシゲート結合トランジスタ２４２は、プロキシドレイン結合トランジスタ２４４のスケーリング部分としてサイズ設定されて、レーザ回路２００の電力消費を低減することができる。そのような場合、電流ミラー２５３は、異なるサイズのトランジスタ２５６Ａ、２５６Ｂを使用して必要に応じてスケーリングされ、電流２１９と整合することができる。

【0018】

プロキシコンパレータ回路２３８は、サーボ増幅器として構成された演算増幅器（ＯＰＡＭＰ）及び追加の構成回路を含むことができるが、プロキシコンパレータ回路２３０への追加の入力、例えば正及び負の供給電圧は、明確にするために省略されている。示されるように、プロキシコンパレータ回路２３０の第１の入力２３２は反転入力であり、プロキシコンパレータ回路２３０の第２の入力２３４は非反転入力である。プロキシコンパレータ回路２３０は、その第１及び第２の入力２３２、２３４を比較し、その差をゼロに近づけるためのサーボ回路として構成される。

【0019】

平衡状態では、第１の定電流源２１４は、プロキシ抵抗２５２を介して十分な電流２５３をシンクしてレーザ２０４のニー電圧を整合させるように構成することができ、第２の定電流源２１６は、電流２５１からプロキシ抵抗２５２を通る電圧降下がレーザ２０４のＩＲ降下と整合するように、所望の電流２０５に比例する電流を２１７でシンクする（及び２１８で供給する）ように構成することができる。したがって、２２２のゲート電圧（プロキシゲート制御信号２２４）は、レーザドライバセル２０６の導出制御基準であり、図１でＶ_{ｃｏｎｔｒｏｌ}とも呼ばれ、これは、ドライババイアスゲート制御信号２１１（２１１からローカルレーザ接地２０７への電位）を生成するために使用される。これは、プロキシ駆動セル２２０の適切なドレイン電圧に対する２１９での電流を示して、レーザ２０４の負荷電圧（順方向電圧）に従って、レーザ駆動セル２０６のドレイン電圧を整合させる。すなわち、プロキシ駆動セル２２０は、所望の電流に対してレーザ駆動セル２０６と同じドレイン電圧条件で動作するので、プロキシゲート制御信号２２４はそれに応じて導出される。

【0020】

一例として、より多くのレーザ２０４の電流２０５が望まれる場合、第２の定電流源２１６の構成入力２５０は、第２の定電流源入力２１７を通してより多くの電流をシンクする（そして、第２の定電流源出力２１８においてより多くの電流２１９を供給する）ように調整することができ、より多くの電流２５１がプロキシ抵抗２５２を介して引き出され、プロキシ抵抗２５２の両端の電圧降下が増加するため、プロキシコンパレータ回路の第１の入力２３２でのプロキシ電圧が減少する。プロキシコンパレータ回路の第１の入力２３２で得られるプロキシ電圧は反転入力であるため、これにより、最初にプロキシコンパレータ回路の出力２３８が増加する。この増加は、プロキシゲート結合トランジスタ２４２及びプロキシドレイン結合トランジスタ２４４の両方のソースからゲートへの電圧の最初の減少をもたらし、これにより、電流ミラー入力電流２５４及びプロキシ駆動電流２２１が最初に減少する。電流ミラー入力電流２５４の減少は、最初に電流ミラー出力電流２５５の減少をもたらす。増加した供給電流２１９と減少した電流ミラー出力電流２５５との間の差により、プロキシゲート制御信号２２４が増加し、これにより電流２２１が増加する。

【0021】

電流２２１が増加すると、プロキシコンパレータ回路の第２の入力２３４の電圧が低下し、これによりプロキシコンパレータ回路の出力２３８が減少し、したがって電流２５４及び電流ミラー出力２５５が増加する。このサイクルは、電流ミラー出力２５５が供給電流２１９と等しくなるまで続く。さらに安定した後、コンパレータ回路２３０は、最終的に、第１及び第２の入力２３２、２３４の間の差をゼロに向かってサーボ制御し、その時点で、プロキシドライバ制御トランジスタ２２２のドレイン電圧は、ドライババイアス制御トランジスタ２１０のドレイン電圧を表すかまたはそれに等しい、構成入力２５０を介してプログラムされた２３２でのプロキシ電圧にほぼ等しくなる。さらに、電流ミラー入力電流２５４は、電流ミラー出力２５５及び供給電流２１９と事実上等しく（または比例し）、電流２２１は、電流ミラー入力電流２５４の倍率である（プロキシゲート結合トランジスタ２４２及びプロキシドレイン結合トランジスタ２４４の相対スケーリングに基づく）ため、結果として生じる電流２２１は、供給電流２１９のスケーリング電流である。その時点で、プロキシドライバ制御トランジスタ２２２のドレイン電圧は（したがって、プロキシレーザ駆動セル２２０のドレイン電圧も）、ドライババイアス制御トランジスタ２１０のドレイン電圧（したがってまた、レーザ駆動セル２０６のドレイン電圧）にほぼ等しくなければならず、プロキシ駆動電流２２１とドライババイアス制御トランジスタ２１０との間の任意のスケーリング（上述）により、レーザ電流２０５は、プロキシ駆動電流２２１の比率及び供給電流２１９の比率となる。したがって、平衡状態では、プロキシゲート制御信号２２４は、所望のレーザ電流２０５に対して適切に導出された相対Ｖ_{ｃｏｎｔｒｏｌ}信号である。

【0022】

全体的な効果は、レーザ回路２００が、プロキシレーザ駆動セル２２０を介して、プロキシドライバ制御トランジスタ２２２及びドライババイアス制御トランジスタ２１０用の同じドレイン電圧で、プロキシ駆動電流２２１（供給電流２１９のスケーリングされた倍数）に対して、スケーリングされたレーザ電流２０５でレーザ駆動セル２０６を駆動するのに適したプロキシゲート制御信号２２４（Ｖ_{ｃｏｎｔｒｏｌ}）を生成することである。

【0023】

より少ない電流のレーザ電流２０５が望まれる場合、逆の条件も真であり、その場合、第２の定電流源２１６の構成入力２５０は、第２の定電流源入力２１７においてより少ない電流をシンクする（そして、第２の定電流源出力２１８においてより少ない電流を供給する）ように調整される。

【0024】

導出されたゲート電圧であるプロキシゲート制御信号２２４は、ローカルレーザ接地２０７とプロキシ接地２２５との間の差の影響を最小限に抑える方法で、例えば電圧対電流コントローラ３００（またはＶ対Ｉコントローラ）の使用を介して、レーザ駆動セル２０６に電気的にインタフェース接続される。電圧対電流コントローラの一例が図２に示されている。しかしながら、開示された電圧信号を電流信号に変換する追加の構成があることを理解されたい。

【0025】

図２を参照すると、例示的な電圧対電流コントローラ３００は、増幅器３１２をコンパレータとして利用し、例えばオペアンプとＭＯＳＦＥＴ３１４を利用して、抵抗３１６の両端の電圧降下がプロキシゲート制御信号２２４（Ｖ_{ｃｏｎｔｒｏｌ}）の電圧降下と等しくなるまで、抵抗３１６を通る電流をサーボ制御する。次に、その電流は、一例では、電流ミラー３２０を介してミラーリングされ、１つまたは複数の駆動セル２０６に転送及び接続され得る。

【0026】

１つまたは複数の駆動セルに近接して、電流をローカルレーザ接地２０７ａ（または２０７ａ．．．２０７ｎ）に対するドライババイアスゲート制御信号２１１に変換するために、抵抗３１７ａの両端に生じた同じＩ－Ｒ電圧抵抗値を使用して、電流対電圧コンバータ３１０ａから３１０ｎ（ｎは任意の整数）をそれぞれ実装することができる。１：１電流ミラー３２０が利用される場合（図２のＭが１に等しい）、抵抗３１７ａは３１６に等しいことに留意されたい。しかしながら、Ｍが１に等しくなく、電流がスケーリングされる他の構成が使用されてもよい。ドライババイアスゲート制御信号２１１は、ローカルレーザ接地２０７に対して抵抗３１７ａにわたって生成されるので、接地変動に関する不正確さは最小限に抑えられる。さらに、必要に応じて、（図３を参照して説明したように）各レーザ駆動セル２０６（ａ．．．ｎ）に対して１つの電流対電圧コンバータ３１０ａ～ｎを設けることができ、または近接した複数のレーザ駆動セル２０６が、１つまたは複数の電流対電圧コンバータ３１０を共有することができる。それにもかかわらず、同じゲート－ソース電圧は、ローカルレーザ接地２０７に関係なく、１つまたは複数の駆動セル２０６において実装され得る。

【0027】

任意選択で、同様の参照番号が同様の構成要素を示している（明確にするために特定の参照番号は省略されている）図３のレーザ回路２００ａに示すように、複数のレーザ駆動セル２０６ａ、２０６ｂ．．．２０６ｎ（ｎは任意の整数とすることができる）があり、レーザ駆動セルの各々は集合的に２０６Ｎと呼ばれる。したがって、導出されたプロキシゲート制御信号２２４は、ドライババイアスゲート制御信号２１１Ｎ（それぞれ２１１ａ、２１１ｂ．．．２１１ｎ）として適用することができ、それにより、レーザ駆動セル２０６Ｎのそれぞれは、例えば、並行して、レーザ２０４の駆動電流２０５を集合的に通過させるようにすることができる。または、別の代替案では、ドライバイネーブルトランジスタ２１２Ｎ（２１２ａ、２１２ｂ．．．２１２ｎ）を使用して、最大出力パワー未満が望まれるときには、１つまたは複数のレーザドライバセル２０６を選択的に有効にしてレーザ２０４の全体的電流２０５を低減することができる。レーザ駆動セル２０６Ｎを複数のレーザ駆動セル２０６ａ、２０６ｂ．．．２０６ｎに分割することによって、モノリシックレーザ駆動セルと比較すると、例えばシミュレーション精度、生産試験、スケーラビリティ、及び物理的設計を含む特定の利点を得ることができる。

【0028】

上述のように、レーザ駆動セル２０６Ｎは、ロー側スイッチ（ｎ－ｃｈ）またはハイ側スイッチ（ｐ－ｃｈ）として実装され得る（図面に示されるのはロー側スイッチのみである）。通常、高電流モノリシックレーザドライバでは、ドライババイアス制御トランジスタやドライバイネーブルトランジスタ、ＦＥＴなどのスイッチを、Ｒ_ＤＳまたはＶ_ＤＳＡＴ（トランジスタを飽和状態に保つために必要な最小電圧）を低くするために大きくする必要がある。アンペア範囲（つまり＞１Ａ）の電流の場合、ＦＥＴの寸法はミリメートル単位にすることができ、任意のＣＭＯＳインバータプリドライバのＦＥＴは、例えば１００μｍの幅を有することができる。

【0029】

こうして、シミュレーションの精度を向上させることができる。大型デバイスには抵抗器とコンデンサの寄生成分が分布しており、デバイス自体の内部でも遅延や電流集中を引き起こす。管理可能なサイズのサブセクションが多数ある実装では、この問題は比例して軽減される。複数のレーザ駆動セルサブセクション間の抵抗と静電容量のシミュレーションの決定は、標準的なＩＣ抽出技術に依存しており、大型のモノリシックデバイスに関連する大きな抵抗器とコンデンサの寄生の影響を最小限に抑える。

【0030】

さらに、特に製造中のウェーハソート環境では、高電流を品質保証テストで管理するのが困難である。ワイヤとプローブは長く、高電流回路の適切な動作を妨げる抵抗とインダクタンスがある。複数のレーザ駆動セル間のセグメント化された設計は、一度に１つのセグメントでテストできる。

【0031】

セグメント化された設計は、より簡単に拡張することもできる。セグメント化された回路の将来のバージョンまたはより高い現在のバージョンは、セグメントまたはレーザ駆動セルの数を増やすことによって作成できる。すでに設計され、実証されているセグメントは、信頼できる結果をもたらす。また、セグメントは、必要に応じて集積回路上に地理的に分散させることができる。高電流の場合、多くの入力と出力が負荷に送られる（パッド、ピラー、はんだバンプなど、負荷に対する物理的なインタフェースの種類は問わない）。ドライバのセグメントは、関連する入力及び出力の近くに配置できる。

【0032】

図面には示されていないが、プロキシ駆動セル２２０の相対電流を適切にスケーリングするために、追加のプロキシレーザ駆動セル２２０及び／またはプロキシドライバ制御トランジスタ２２２を並列動作で利用することもできる。

【0033】

レーザ回路２００の上記の説明は、ドライババイアス制御トランジスタ２１０（及びプロキシドライバ制御トランジスタ２２２）が飽和領域で動作するように説明されており、これは、制御すべき電流勾配対ドレイン電圧変動が小さいため有利であり得る。しかしながら、電流－ドレイン電圧勾配が大きくなるにもかかわらず、代わりにトランジスタを三極管領域で動作させることもできる。

【0034】

新規として主張され、米国の特許状によって保護されることが望まれるものは次のとおりである。

【図1】

【図2】

【図3】

【外国語明細書】