IP Force 特許公報掲載プロジェクト 2022.1.31 β版

ホーム > 特許ランキング > ウェラング・カンパニー・リミテッド

このエントリーをはてなブックマークに追加

知財求人 - 知財ポータルサイト「IP Force」

▶ ウェラング・カンパニー・リミテッドの特許一覧

特開2023-177321高解像度ディミングのためのＬＥＤドライバ、発光モジュール及びディスプレイ装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023177321
(43)【公開日】2023-12-13
(54)【発明の名称】高解像度ディミングのためのＬＥＤドライバ、発光モジュール及びディスプレイ装置
(51)【国際特許分類】
   H05B 45/10 20200101AFI20231206BHJP
   H05B 47/105 20200101ALI20231206BHJP
   H05B 47/165 20200101ALI20231206BHJP
   H05B 47/195 20200101ALI20231206BHJP
   H01L 33/00 20100101ALI20231206BHJP
   G02F 1/133 20060101ALI20231206BHJP
【ＦＩ】
H05B45/10
H05B47/105
H05B47/165
H05B47/195
H01L33/00 J
G02F1/133 535
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023089049
(22)【出願日】2023-05-30
(31)【優先権主張番号】10-2022-0066912
(32)【優先日】2022-05-31
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】520051230
【氏名又は名称】ウェラング・カンパニー・リミテッド
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133400
【弁理士】
【氏名又は名称】阿部 達彦
(72)【発明者】
【氏名】▲黄▼ 鐘泰
(72)【発明者】
【氏名】趙 成 勳
【テーマコード（参考）】
2H193
3K273
5F241
【Ｆターム（参考）】
2H193ZG03
2H193ZG14
2H193ZG48
2H193ZG50
3K273AA05
3K273BA07
3K273BA31
3K273CA02
3K273CA25
3K273DA02
3K273FA03
3K273FA04
3K273FA07
3K273FA14
3K273FA26
5F241AA01
5F241BB07
5F241BC02
5F241BC17
5F241BC18
5F241BC24
5F241BC42
5F241BC47
5F241BD02
(57)【要約】
【課題】高解像度ディミングを可能にするＬＥＤドライバ、発光モジュール及びディスプレイ装置を提供する。
【解決手段】入力信号に基づき、ＬＥＤ（light emitting diode）駆動電流を生成するＬＥＤドライバは、ＬＥＤ駆動電流が、入力信号の上位ｎビットに対応する直流成分、及び入力信号の下位ｍビットによって交番する交流成分を含むように、コードを生成するコード生成器、並びにコードに基づき、ＬＥＤ駆動電流を生成する電流生成器を含むものでもあり、入力信号は、ｍ及びｎそれぞれがゼロより大きい整数であるとき、（ｍ＋ｎ）ビット信号でもある。
【選択図】図１
【特許請求の範囲】
【請求項1】
入力信号に基づき、ＬＥＤ（light emitting diode）駆動電流を生成するように構成されたＬＥＤドライバであり、
前記ＬＥＤ駆動電流が、前記入力信号の上位ｎビットに対応する直流成分、及び前記入力信号の下位ｍビットによって交番する交流成分を含むように、コードを生成するように構成されたコード生成器と、
前記コードに基づき、前記ＬＥＤ駆動電流を生成するように構成された電流生成器と、を含み、
前記入力信号は、前記ｍ及び前記ｎそれぞれが、ゼロより大きい整数であるとき、（ｍ＋ｎ）ビット信号であることを特徴とするＬＥＤドライバ。
【請求項2】
前記交流成分は、前記下位ｍビットにより、第１周期において、少なくとも１つのパルスを含み、
前記コード生成器は、クロック信号に基づき、前記下位ｍビットから前記少なくとも１つのパルスを定義するビット信号を生成するように構成されたビット生成器を含むことを特徴とする請求項１に記載のＬＥＤドライバ。
【請求項3】
前記少なくとも１つのパルスの幅の和は、前記第１周期ごとに一定であることを特徴とする請求項２に記載のＬＥＤドライバ。
【請求項4】
前記少なくとも１つのパルスの幅の和は、２以上の第１周期を含む第２周期で変動することを特徴とする請求項２に記載のＬＥＤドライバ。
【請求項5】
前記少なくとも１つのパルスの幅の和は、前記下位ｍビットのうち下位ｋビットによって変動する部分、及び前記下位ｍビットのうち上位（ｍ－ｋ）ビットによって一定している部分を含むことを特徴とする請求項４に記載のＬＥＤドライバ。
【請求項6】
前記コード生成器は、前記上位ｎビットと前記ビット信号とを加算することにより、（ｎ＋１）ビットの前記コードを生成するように構成された加算器を含むことを特徴とする請求項２に記載のＬＥＤドライバ。
【請求項7】
前記コードは、前記上位ｎビットと前記ビット信号とを含み、
前記電流生成器は、
前記上位ｎビットに対応する第１電流を生成するように構成された第１電流源と、
前記ビット信号に対応する第２電流を生成するように構成された第２電流源と、を含み、
前記ＬＥＤ駆動電流は、前記第１電流と前記第２電流との和に対応することを特徴とする請求項２に記載のＬＥＤドライバ。
【請求項8】
入力信号に基づき、ＬＥＤ（light emitting diode）を駆動する方法であり、
ＬＥＤ駆動電流が前記入力信号の上位ｎビットに対応する直流成分、及び前記入力信号の下位ｍビットによって交番する交流成分を含むように、コードを生成する段階と、
前記コードに基づき、前記ＬＥＤ駆動電流を生成する段階と、を含み、
前記ｎ及びｍそれぞれは、ゼロより大きい整数であり、
前記入力信号は、（ｎ＋ｍ）ビット信号であることを特徴とするＬＥＤ駆動方法。
【請求項9】
前記交流成分は、前記下位ｍビットにより、第１周期において、少なくとも１つのパルスを含み、
前記コードを生成する段階は、クロック信号に基づき、前記下位ｍビットから、前記少なくとも１つのパルスを定義するビット信号を生成する段階を含むことを特徴とする請求項８に記載のＬＥＤ駆動方法。
【請求項10】
前記コードを生成する段階は、前記上位ｎビットと前記ビット信号とを加算する段階をさらに含むことを特徴とする請求項９に記載のＬＥＤ駆動方法。
【請求項11】
前記コードを生成する段階は、前記上位ｎビットと前記ビット信号とを連接することにより、前記コードを生成する段階をさらに含み、
前記ＬＥＤ駆動電流を生成する段階は、
前記上位ｎビットに対応する第１電流を生成する段階と、
前記ビット信号に対応する第２電流を生成する段階と、
前記第１電流及び前記第２電流を合算する段階と、を含むことを特徴とする請求項９に記載のＬＥＤ駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ＬＥＤ（light emitting diode）駆動に係り、詳細には、高解像度ディミングのためのＬＥＤドライバ、発光モジュール及びディスプレイ装置に関する。
【背景技術】
【0002】
ＬＥＤ（light emitting diode）は、低い電力消費、小サイズのような有利な特性により多様なアプリケーションに使用されている。例えば、ＬＥＤは、ディスプレイのバックライトとしても使用され、ＬＥＤをバックライトで使用する一例として、ミニ（mini）ＬＥＤは、小サイズ（例えば、数百μｍ）のＬＥＤを隙間なく配列させ、ディスプレイコンテンツにより、ＬＥＤの明るさを調節する方式を称しうる。そのようなローカルディミング（local dimming）の解像度が高いほど、ディスプレイの性能が増大されうる。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本開示の技術的思想は、高解像度ディミングを可能にするＬＥＤドライバ、発光モジュール及びディスプレイ装置を提供するものである。
【課題を解決するための手段】
【0004】
前述のような目的を達成するために、本開示の技術的思想の一態様により、入力信号に基づき、ＬＥＤ（light emitting diode）駆動電流を生成するＬＥＤドライバは、ＬＥＤ駆動電流が入力信号の上位ｎビットに対応する直流成分、及び入力信号の下位ｍビットによって交番する交流成分を含むように、コードを生成するコード生成器と、コードに基づき、ＬＥＤ駆動電流を生成する電流生成器と、を含むものでもあり、該入力信号は、ｍ及びｎそれぞれがゼロより大きい整数であるとき、（ｍ＋ｎ）ビット信号でもある。
【0005】
本開示の例示的実施形態により、交流成分は、下位ｍビットにより、第１周期において、少なくとも１つのパルスを含むものでもあり、コード生成器は、クロック信号に基づき、下位ｍビットから、少なくとも１つのパルスを定義するビット信号を生成するビット生成器を含むものでもある。
【0006】
本開示の例示的実施形態により、少なくとも１つのパルスの幅の和は、第１周期ごとに一定でもある。
【0007】
本開示の例示的実施形態により、少なくとも１つのパルスの幅の和は、２以上の第１周期を含む第２周期において変動しうる。
【0008】
本開示の例示的実施形態により、少なくとも１つのパルスの幅の和は、下位ｍビットのうち下位ｋビットによって変動する部分、及び下位ｍビットのうち上位（ｍ－ｋ）ビットによって一定している部分を含むものでもある。
【0009】
本開示の例示的実施形態により、コード生成器は、上位ｎビットとビット信号とを加算することにより、（ｎ＋１）ビットのコードを生成する加算器を含むものでもある。
【0010】
本開示の例示的実施形態により、コードは、上位ｎビットとビット信号とを含むものでもあり、電流生成器は、上位ｎビットに対応する第１電流を生成する第１電流源、及びビット信号に対応する第２電流を生成する第２電流源を含むものでもあり、ＬＥＤ駆動電流は、第１電流及び第２電流の和に対応しうる。
【0011】
本開示の技術的思想の一態様により、入力信号に基づき、ＬＥＤ（light emitting diode）を駆動する方法は、ＬＥＤ駆動電流が、入力信号の上位ｎビットに対応する直流成分、及び入力信号の下位ｍビットによって交番する交流成分を含むように、コードを生成する段階と、該コードに基づき、ＬＥＤ駆動電流を生成する段階と、を含むものでもあり、ｎ及びｍそれぞれは、ゼロより大きい整数でもあり、入力信号は、（ｎ＋ｍ）ビット信号でもある。
【0012】
本開示の例示的実施形態により、交流成分は、下位ｍビットにより、第１周期において、少なくとも１つのパルスを含むものでもあり、コードを生成する段階は、クロック信号に基づき、下位ｍビットから、少なくとも１つのパルスを定義するビット信号を生成する段階を含むものでもある。
【0013】
本開示の例示的実施形態により、コードを生成する段階は、上位ｎビットとビット信号とを加算する段階をさらに含むものでもある。
【0014】
本開示の例示的実施形態により、コードを生成する段階は、上位ｎビットとビット信号とを連接することにより、コードを生成する段階をさらに含むものでもあり、ＬＥＤ駆動電流を生成する段階は、上位ｎビットに対応する第１電流を生成する段階、ビット信号に対応する第２電流を生成する段階、及び第１電流及び第２電流を合算する段階を含むものでもある。
【発明の効果】
【0015】
本開示の例示的実施形態による、ＬＥＤドライバ、発光モジュール及びディスプレイ装置によれば、ディミングの解像度が増加され、それにより、ＬＥＤを含むアプリケーションの性能が増大されうる。
【0016】
また、本開示の例示的実施形態による、ＬＥＤドライバ、発光モジュール及びディスプレイ装置によれば、高解像度ディミングのために要求される面積が低減され、それにより、ＬＥＤを含むアプリケーションの効率が上昇されうる。
【0017】
本開示の例示的実施形態で得ることができる効果は、以上で言及された効果に制限されるものではなく、言及されていない他の効果は、以下の記載から、本開示の例示的実施形態が属する技術分野で当業者に明確に導き出されて理解されるであろう。すなわち、本開示の例示的実施形態を実施することによる意図されない効果も、本開示の例示的実施形態から、当該技術分野の当業者によっても導き出されるのである。
【図面の簡単な説明】
【0018】
【図1】本開示の例示的実施形態によるシステムを示すブロック図である。
【図2A】比較例示によるＬＥＤドライバの例示を示す図である。
【図2B】比較例示によるＬＥＤドライバの例示を示す図である。
【図3A】本開示の例示的実施形態による、コード生成器の動作の例示を示す図である。
【図3B】本開示の例示的実施形態による、コード生成器の動作の例示を示す図である。
【図4A】本開示の例示的実施形態による、ビット生成器の動作の例示を示すタイミング図である。
【図4B】本開示の例示的実施形態による、ビット生成器の動作の例示を示すタイミング図である。
【図5】本開示の例示的実施形態による、入力信号に対応するＬＥＤ駆動電流を示す図である。
【図6】本開示の例示的実施形態によるディスプレイ装置を示す図面である。
【図7A】図６のバックライトユニットに含まれるＬＥＤを駆動するためのＬＥＤ駆動電流の例示を示すタイミング図である。
【図7B】図６のバックライトユニットに含まれるＬＥＤを駆動するためのＬＥＤ駆動電流の例示を示すタイミング図である。
【図8A】本開示の例示的実施形態による電流生成器の例示を示す図である。
【図8B】本開示の例示的実施形態による電流生成器の例示を示す図である。
【図9A】本開示の例示的実施形態によるＬＥＤドライバの例示を示す図である。
【図9B】本開示の例示的実施形態によるＬＥＤドライバの例示を示す図である。
【図10A】本開示の例示的実施形態による、コード生成器の動作の例示を示す図である。
【図10B】本開示の例示的実施形態による、コード生成器の動作の例示を示す図である。
【図11】本開示の例示的実施形態による、ビット生成器の動作の例示を示すタイミング図である。
【図12】本開示の例示的実施形態によるビット生成器を示す図である。
【図13】本開示の例示的実施形態による、高解像度ディミングのための方法を示す図である。
【図14A】本開示の例示的実施形態による、高解像度ディミングのための方法の例示を示す図である。
【図14B】本開示の例示的実施形態による、高解像度ディミングのための方法の例示を示す図である。
【発明を実施するための形態】
【0019】
以下、添付図面を参照し、本発明の実施形態について詳細に説明する。本発明の実施形態は、当業界における当業者に、本発明についてさらに完全に説明するために提供されるものである。本発明は、多様な変更を加えることができ、さまざまな形態を有することができるが、特定実施形態を図面に例示し、詳細に説明する。しかし、それらは、本発明を特定の開示形態について限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むと理解されなければならない。各図面について説明しながら、類似した参照符号を、類似した構成要素について使用する。添付図面において、構造物の寸法は、本発明の明確性を期するために、実際より拡大されるか、あるいは縮小されて図示されているのである。
【0020】
本出願で使用されている用語は、単に特定実施形態についての説明に使用されたものであり、本発明を限定する意図ではない。単数の表現は、文脈上、明白に取り立てて意味しない限り、複数の表現を含む。本出願において、「含む」または「有する」というような用語は、明細書上に記載された特徴、数、段階、動作、構成要素、部分品、またはそれらの組み合わせが存在することを指定するものであり、１またはそれ以上の他の特徴、数、段階、動作、構成要素、部分品、またはそれらの組み合わせの存在または付加の可能性を事前に排除するものではないと理解されなければならない。
【0021】
取り立てて定義されない限り、技術的であったり科学的であったりする用語を含め、ここで使用される全ての用語は、本発明が属する技術分野における当業者により、一般的に理解されるところと同一の意味を有する。一般的に使用される事前に定義されているような用語は、関連技術の文脈上で有する意味と一致する意味を有すると解釈されなければならず、本出願で明白に定義されない限り、理想的であったり、過度に形式的であったりする意味に解釈されるものではない。
【0022】
図１は、本開示の例示的実施形態によるシステム５を示すブロック図である。図１に図示されているように、システム５は、ＬＥＤ（light emitting diode）Ｌ１、コントローラ２及びＬＥＤドライバ１０を含むものでもある。一部実施形態において、図１のＬＥＤ Ｌ１は、相互直列及び／または並列に連結された２以上のＬＥＤに対応しうる。一部実施形態において、コントローラ２及びＬＥＤドライバ１０は、半導体工程によっても製造され、少なくとも１つの半導体パッケージに含まれるものでもある。一部実施形態において、システム５は、プリント回路基板（ＰＣＢ：printed circuit board）を含むものでもあり、少なくとも１つの半導体パッケージが、プリント回路基板に実装されうる。
【0023】
システム５は、ＬＥＤ Ｌ１を介して放出される光を使用する任意のシステムでもある。一部実施形態において、システム５は、室内照明、室外照明、携帯照明、車両照明、独立して流通されるランプのような照明機器でもある。一部実施形態において、図６を参照して後述されるように、システム５は、ディスプレイ装置でもあり、ＬＥＤ Ｌ１は、ディスプレイ装置のバックライトを提供しうる。
【0024】
コントローラ２は、ＬＥＤ Ｌ１を介して放出される光の強度を調節するために、入力信号ＩＮを生成することができ、ＬＥＤドライバ１０に提供しうる。入力信号ＩＮは、マルチビット信号でもあり、入力信号ＩＮの値は、ＬＥＤ Ｌ１を介して放出される光の強度を示しうる。すなわち、入力信号ＩＮの値は、ディミング（dimming）レベルに対応し、入力信号ＩＮのビット数が増加するほど、ディミング解像度（resolution）が増大しうる。一部実施形態において、システム５は、照明機器でもあり、コントローラ２は、システム５の外部から、例えば、無線チャネルを介して受信される信号に基づき、入力信号ＩＮを生成することができる。一部実施形態において、システム５は、ディスプレイ装置でもあり、コントローラ２は、ディスプレイされるイメージ情報に基づき、入力信号ＩＮを生成することができる。コントローラ２は、マイクロコントローラのようなプログラム可能（programmable）コンポーネント、ＦＰＧＡ（field programmable gate array）のような再構成可能（reconfigurable）コンポーネント、及びハードウェアＩＰ（intellectual property）のように、固定された機能を提供するコンポーネントのうち少なくとも一つを含むものでもある。
【0025】
ＬＥＤドライバ１０は、コントローラ２から、入力信号ＩＮを受信することができ、ＬＥＤ駆動電流ＩＬＥＤを生成することができる。ＬＥＤドライバ１０は、入力信号ＩＮの値に対応する大きさのＬＥＤ駆動電流ＩＬＥＤを生成することができ、ＬＥＤ Ｌ１は、ＬＥＤ駆動電流ＩＬＥＤの大きさに対応する強度の光を放出することができる。図１に図示されているように、ＬＥＤ駆動電流ＩＬＥＤは、第１正の供給電圧ＶＤＤ１からＬＥＤ Ｌ１を通過し、ＬＥＤドライバ１０に流れることができる。一部実施形態において、図１に図示されているところと異なるように、ＬＥＤドライバ１０は、第１正の供給電圧ＶＤＤ１とＬＥＤ Ｌ１との間にあり、接地電位に連結されたＬＥＤ Ｌ１に、ＬＥＤ駆動電流ＩＬＥＤを提供しうる。図１に図示されているように、ＬＥＤドライバ１０は、コード生成器１１及び電流生成器１２を含むものでもある。
【0026】
コード生成器１１は、入力信号ＩＮを受信することができ、コードＣＤを生成することができる。一部実施形態において、コードＣＤのビット数は、入力信号ＩＮのビット数よりも小さい。一部実施形態において、コード生成器１１は、ＬＥＤ駆動電流ＩＬＥＤが、入力信号ＩＮの上位少なくとも１ビットに対応する直流成分、及び入力信号ＩＮの下位少なくとも１ビットによって交番する交流成分を有するように、コードＣＤを生成することができる。例えば、コードＣＤの値は、入力信号ＩＮの値により、時間軸において変動することができる。図１に図示されているように、コード生成器１１は、クロック信号ＣＬＫを受信するビット生成器１１＿１を含むものでもあり、ビット生成器１１＿１は、入力信号ＩＮの少なくとも１ビットに基づき、時間軸で変動するビット信号Ｂ０を生成することができる。コードＣＤは、ビット信号Ｂ０に基づいても生成され、ビット信号Ｂ０は、ＬＥＤ駆動電流ＩＬＥＤの交流成分を生成することができる。それにより、入力信号ＩＮの高いビット数にもかかわらず、入力信号ＩＮの値に正確に対応するＬＥＤ駆動電流ＩＬＥＤが生成され、結果として、高解像度ディミングが達成されうる。ビット生成器１１＿１は、前述の動作を遂行する任意の構造を有しうる。例えば、ビット生成器１１＿１は、複数のロジックゲートを含むものでもあり、ビット生成回路とも称される。
【0027】
電流生成器１２は、コードＣＤを受信することができ、コードＣＤに基づき、ＬＥＤ駆動電流ＩＬＥＤを生成することができる。一部実施形態において、電流生成器１２は、コードＣＤのビットにそれぞれ対応する電流源を含むものでもある。図８Ａ、図８Ｂ、図９Ａ及び図９Ｂなどを参照し、電流生成器１２の例示が後述される。
【0028】
図２Ａ及び図２Ｂは、比較例示によるＬＥＤドライバの例示を示す図面である。図１を参照して説明したように、図２Ａ及び図２Ｂにおいて入力信号ＩＮは、マルチビット信号でもあり、ディミングレベルに対応する値を有しうる。
【0029】
図２Ａを参照すれば、ＬＥＤドライバ２０ａは、入力信号ＩＮを直接受信することができ、入力信号ＩＮの値に対応する大きさのＬＥＤ駆動電流ＩＬＥＤを生成することができる。例えば、ＬＥＤドライバ２０ａは、入力信号ＩＮのビットそれぞれに対応する電流源を含むものでもあり、電流源それぞれは、入力信号ＩＮのビットにより、イネーブルされたりディセーブルされたりする。ＬＥＤ駆動電流ＩＬＥＤは、イネーブルされた少なくとも１つの電流源によって生成される電流の和に対応しうる。それにより、ＬＥＤドライバ２０ａは、入力信号ＩＮの値に比例する大きさのＬＥＤ駆動電流ＩＬＥＤを生成することができる。
【0030】
ＬＥＤドライバ２０ａの電流源は、異なる大きさの電流をそれぞれ生成することができる。例えば、入力信号ＩＮのＬＳＢ（least significant bit）に対応する電流源が生成する電流の大きさがＩ１であり、入力信号ＩＮのビット数がｘであるとき、入力信号ＩＮのＭＳＢ（most significant bit）に対応する電流源が生成する電流の大きさは、２ｘ－１＊Ｉ１に対応しうる（ｘは、１より大きい整数である）。電流源それぞれが正確な大きさの電流を生成することが要求され、それにより、電流源それぞれは、同一サイズの素子を含むものでもあり、電流源に含まれた素子の個数により、電流の大きさが決定されうる。それにより、入力信号ＩＮのビット数が１ほど増加する場合、ＬＥＤドライバ２０ａの面積は、それに近似して２倍増大することができ、結果として、ＬＥＤドライバ２０ａを使用し、高解像度ディミングを具現することは、容易ではないのである。
【0031】
図２Ｂを参照すれば、ＬＥＤドライバ２０ｂは、パルス生成器２１、スイッチＳＷ及び電流源ＣＳを含むものでもある。パルス生成器２１は、クロック信号ＣＬＫに基づき、入力信号ＩＮからパルス信号ＰＬを生成することができる。パルス生成器２１は、パルス幅変調（ＰＷＭ：pulse width modulation）を行うことができ、それにより、パルス信号ＰＬは、入力信号ＩＮの値に対応する幅を有するパルスを含むものでもある。スイッチＳＷは、活性化されたパルス信号ＰＬ（すなわち、パルス）に応答してターンオンされ、電流源ＣＳが、ＬＥＤからＬＥＤ駆動電流ＩＬＥＤを引き出すようにさせる。他方、スイッチＳＷは、非活性化されたパルス信号ＰＬに応答してターンオフされ、電流源ＣＳをＬＥＤと遮断させることができる。それにより、ＬＥＤ電流ＩＬＥＤの時間軸において、平均サイズは、入力信号ＩＮの値に対応しうる。
【0032】
図２ＡのＬＥＤドライバ２０ａと比較するとき、入力信号ＩＮのビット数、すなわち、ディミング解像度が増大しても、図２ＢのＬＥＤドライバ２０ｂの面積増大は、顕著でないのである。しかしながら、ゼロ（zero）とピークとの間で振動するＬＥＤ駆動電流ＩＬＥＤに起因し、寄生成分による重大な電力損失が生じ、ＥＭＩ（electromagnetic interference）問題が生じてしまう。また、クロック信号ＣＬＫの周波数増大が制限される場合、入力信号ＩＮのビット数が増加するほど、パルス信号ＰＬの周期が延長され、それにより、ＬＥＤのオン／オフが視覚的に認識可能なフリッカ（flicker）が生じたり深化されたりしうる。特に、図７Ａを参照して後述されるように、パルス信号ＰＬの延長された周期に起因し、ディスプレイ装置のディミング正確度が劣化されうる。
【0033】
以下において、図面を参照してこれから述べるように、図１のＬＥＤドライバ１０は、高いビット数の入力信号ＩＮの値に対応するＬＥＤ電流ＩＬＥＤを正確に生成することができる。また、入力信号ＩＮのビット数の増加にもかかわらず、ＬＥＤドライバ１０の面積増加は、制限されうる。また、ＬＥＤ駆動電流ＩＬＥＤは、ゼロ（zero）とピークとの間で振動せず、それにより、電力損失及びＥＭＩ問題が除去されうる。また、ＬＥＤ駆動電流ＩＬＥＤは、短縮された周期の交流成分を含むものでもあり、それにより、システム５において、フリッカ特性が改善され、ディミング正確度の劣化が防止されうる。
【0034】
図３Ａ及び図３Ｂは、本開示の例示的実施形態による、コード生成器１１の動作の例示を示す図面である。図１を参照して説明したように、コード生成器１１は、入力信号ＩＮから、コードＣＤを生成することができる。以下において、ｍ及びｎそれぞれは、正の整数でもあり、入力信号ＩＮのビット数は、（ｍ＋ｎ）でもある。図３Ａ及び図３Ｂは、図１を参照して説明される。
【0035】
コード生成器１１は、入力信号ＩＮのＭＳＢを含む上位（upper）ｎビットに基づき、ＬＥＤ駆動電流ＩＬＥＤの直流成分に対応する第１部分ＣＤＤＣを生成することができる。例えば、図３Ａ及び図３Ｂに図示されているように、コード生成器１１は、入力信号ＩＮの上位ｎビット、すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］から、第１部分ＣＤＤＣを生成することができる。また、コード生成器１１は、入力信号ＩＮのＬＳＢを含む下位（lower）ｎビットに基づき、ＬＥＤ駆動電流ＩＬＥＤの交流成分に対応する第２部分ＣＤＡＣを生成することができる。例えば、図３Ａ及び図３Ｂに図示されているように、コード生成器１１は、入力信号ＩＮの下位ｍビット、すなわち、ＩＮ［ｍ：１］から、第２部分ＣＤＡＣを生成することができる。第２部分ＣＤＡＣは、１ビットでもあり、ビット生成器１１＿１によって生成されるビット信号Ｂ０に対応しうる。入力信号ＩＮの下位ｍビットの値によるビット信号Ｂ０の例示が、図４Ａ及び図４Ｂを参照して後述される。
【0036】
コード生成器１１は、第１部分ＣＤＤＣ及び第２部分ＣＤＡＣに基づき、コードＣＤを生成することができる。一部実施形態において、図３Ａに図示されているように、コード生成器１１は、第１部分ＣＤＤＣ及び第２部分ＣＤＡＣを合算することにより、コードＣＤを生成することができる。一部実施形態において、図３Ｂに図示されているように、コード生成器１１は、第１部分ＣＤＤＣ及び第２部分ＣＤＡＣを連接（concatenation）することにより、コードＣＤを生成することもできる。それにより、コードＣＤは、入力信号ＩＮより低いビット数を有することができ、電流生成器１２は、図２ＡのＬＥＤドライバ２０ａより単純な構造及び小さい面積を有しうる。
【0037】
図４Ａ及び図４Ｂは、本開示の例示的実施形態による、ビット生成器１１＿１の動作の例示を示すタイミング図である。具体的には、図４Ａ及び図４Ｂのタイミング図は、図３Ａ及び図３Ｂを参照して説明したように、入力信号ＩＮの下位ｍビット（すなわち、ＩＮ［ｍ：１］）に基づき、ＬＥＤ駆動電流ＩＬＥＤの交流成分に対応するビット信号Ｂ０を生成する図１のビット生成器１１＿１の動作例例示を示す。図解の便宜のために、図４Ａ及び図４Ｂにおいて、ｍは、３でもあり、ビット生成器１１＿１は、クロック信号ＣＬＫの８個サイクルを含む第１周期Ｐ１で反復されるビット信号Ｂ０を生成することができる。ビット生成器１１＿１の動作が、図４Ａ及び図４Ｂの例示に制限されないという点が留意される。以下において、図４Ａ及び図４Ｂは、図１を参照して説明される。
【0038】
図４Ａを参照すれば、ビット生成器１１＿１は、入力信号ＩＮの下位ｍビットの値に対応する幅を有するパルスを含むビット信号Ｂ０を生成することができる。例えば、入力信号ＩＮの下位ｍビットがゼロである場合（ＩＮ［ｍ：１］＝０）、ビット信号Ｂ０は、第１周期Ｐ１の間、ゼロでもあり、パルスは、発生しないのである。また、入力信号ＩＮの下位ｍビットがゼロより大きい場合（ＩＮ［ｍ：１］＞０）、ビット信号Ｂ０は、入力信号ＩＮの下位ｍビットの値に対応する個数の連続したクロックサイクルの間、１でもあり、それにより、第１周期Ｐ１の間、１つのパルスが発生しうる。
【0039】
図４Ｂを参照すれば、ビット生成器１１＿１は、幅の和が入力信号ＩＮの下位ｍビットの値に対応する、少なくとも１つのパルスを含むビット信号Ｂ０を生成することができる。例えば、入力信号ＩＮの下位ｍビットがゼロである場合（ＩＮ［ｍ：１］＝０）、ビット信号Ｂ０は、第１周期Ｐ１の間、ゼロでもあり、パルスは、発生しないのである。また、入力信号ＩＮの下位ｍビットがゼロより大きい場合（ＩＮ［ｍ：１］＞０）、第１周期Ｐ１において、少なくとも１つのパルスが生じ、入力信号ＩＮの下位ｍビットの値は、少なくとも１つのパルスの幅の和に対応しうる。
【0040】
図５は、本開示の例示的実施形態による、入力信号ＩＮに対応するＬＥＤ駆動電流を示す図面である。具体的には、図５は、漸進的に増加する入力信号ＩＮの値によるＬＥＤ駆動電流ＩＬＥＤを第１周期Ｐ１単位で示す。
【0041】
図５を参照すれば、ＬＥＤ駆動電流ＩＬＥＤは、入力信号ＩＮの上位ｎビットに対応する直流成分を含むものでもあり、入力信号ＩＮの下位ｍビットに対応する交流成分を含むものでもある。ＬＥＤ駆動電流ＩＬＥＤは、図２Ａの例示のように、直流成分に起因し、入力信号ＩＮの値が増加するほど、増大しうる。また、ＬＥＤ駆動電流ＩＬＥＤは、図２Ｂの例示のように、ゼロとピークとを振動する代わりに、低い振幅Ｙで振動することができ、第１周期Ｐ１は、図２Ｂのパルス信号ＰＬの周期よりも顕著に短く、それにより、漏れ電力及びＥＭＩ問題が除去されうる。
【0042】
図６は、本開示の例示的実施形態によるディスプレイ装置６０を示す図面である。具体的には、図６は、ディスプレイ装置６０のディスプレイパネルに含まれるバックライトユニット（ＢＬＵ：backlight unit）６１及び色相パネル６２を、図解の便宜上、分離して図示する。
【0043】
ディスプレイ装置６０は、コンテンツ、すなわち、イメージや動画をディスプレイパネルを介して出力する任意の装置を称しうる。例えば、ディスプレイ装置６０は、ＴＶ、モニタのように、ディスプレイを目的にする独立した装置でもあり、スマートフォンのディスプレイ、車両のクラスタのように、ディスプレイが要求される機能のために、一部品としてシステムに含まれもする。ディスプレイ装置６０は、バックライトユニット６１を使用する任意の方式により、コンテンツを出力することができる。例えば、バックライトユニット６１及び色相パネル６２は、ＬＣＤ（liquid crystal display）パネルに含まれるものでもあり、色相パネル６２は、偏光板、ＴＦＴ（thin film transistor）、液晶、カラーフィルタなどを含むものでもある。
【0044】
バックライトユニット６１は、光源として、複数のＬＥＤを含むものでもある。例えば、図６に図示されているように、バックライトユニット６１は、アレイ状に配列された複数のＬＥＤを含むものでもある。バックライトユニット６１のＬＥＤから出力される光は、色相パネル６２により、コンテンツに対応する色相に組み合わされても出力される。ミニ（mini）ＬＥＤは、バックライトユニット６１において、小サイズ（例えば、数百μｍ）のＬＥＤを隙間なく配列し、少なくとも１つのＬＥＤで構成されたローカルディミングゾーン（local dimming zone）の明るさ、すなわち、ローカルディミングゾーンから出力される光の強度を、コンテンツによって調節する方式を称しうる。そのようなミニＬＥＤは、ＬＣＤディスプレイの低い明暗比を解消することができ、それにより、高品質低コストのディスプレイ装置を可能とする。図面を参照して説明したように、図１のＬＥＤドライバ１０は、高解像度ディミングを提供することができ、それにより、ディスプレイ装置６０は、コンテンツを、さらに纎細にディスプレイすることができる。
【0045】
図７Ａ及び図７Ｂは、図６のバックライトユニット６１に含まれるＬＥＤを駆動するためのＬＥＤ駆動電流ＩＬＥＤの例示を示すタイミング図である。具体的には、図７Ａは、図２ＢのＬＥＤドライバ２０ｂによるＬＥＤ駆動電流ＩＬＥＤを示し、図７Ｂは、図１のＬＥＤドライバ１０によるＬＥＤ駆動電流ＩＬＥＤを示す。図７Ａ及び図７Ｂにおいて、図解の便宜のために、周期ＰＰＬ，Ｐ１は、誇張されて長く図示される点が留意される。以下において、図７Ａ及び図７Ｂは、図１、図２Ｂ及び図６を参照して説明される。
【0046】
図７Ａを参照すれば、ディスプレイ装置６０を介してディスプレイされるイメージは、フレーム周期ＰＦ単位で更新されうる。それにより、バックライトユニット６１も、フレーム周期ＰＦ単位で、ディミングレベルが更新されうる。図２Ｂを参照して説明したように、入力信号ＩＮのビット数が増加する場合、パルス信号ＰＬの周期が延長され、それにより、パルス信号ＰＬの周期の倍数が、フレーム周期ＰＦと同一ではないのである。例えば、図７Ａに図示されているように、時間ｔ７１から、パルス信号ＰＬの周期ＰＰＬが到来する前、時間ｔ７２において、フレーム周期ＰＦが終了しうる。それにより、ＬＥＤ駆動電流ＩＬＥＤがゼロで下降していないまま、次の２番目フレーム周期ＰＦまでピークを維持してしまい、結果として、ＬＥＤ駆動電流ＩＬＥＤの平均は、２番目フレーム周期ＰＦで大きい誤差を有しうる。
【0047】
図７Ｂを参照すれば、図５などを参照して説明したように、入力信号ＩＮの下位ｍビットに基づき、交流成分が生成され、それにより、入力信号ＩＮのビット数の増加にもかかわらず、第１周期Ｐ１は、パルス信号ＰＬの周期ＰＰＬよりも顕著に短い。それにより、第１周期Ｐ１の倍数がフレーム周期ＰＦと同一であるように、第１周期Ｐ１は、容易に設定されうる。また、第１周期Ｐ１の倍数がフレーム周期ＰＦと同一ではないとしても、ＬＥＤ駆動電流ＩＬＥＤが、直流成分及び交流成分を有し、該交流成分は、制限された振幅を有するので、ＬＥＤ駆動電流ＩＬＥＤの誤差は、微弱なものでもある。例えば、図７Ｂに図示されているように、時間ｔ７３から、第１周期Ｐ１が到来する前、時間ｔ７４において、フレーム周期ＰＦが終了しても、ＬＥＤ駆動電流ＩＬＥＤの直流成分が直ちに変更され、制限された振幅の交流成分による影響は、微弱であるので、ＬＥＤ駆動電流ＩＬＥＤの平均は、２番目フレーム周期ＰＦにおいて、ほとんど誤差を有さないのである。
【0048】
図８Ａ及び図８Ｂは、本開示の例示的実施形態による電流生成器１２の例示を示す図面である。図面を参照して説明したように、図８Ａ及び図８Ｂの電流生成器８０ａ，８０ｂは、コードＣＤを受信することができ、コードＣＤに基づき、ＬＥＤ駆動電流ＩＬＥＤを生成することができる。図８Ａ及び図８Ｂにおいて、コードＣＤのビット数は、ｚでもある（ｚは、１より大きい整数である）。図１の電流生成器１２が、図８Ａ及び図８Ｂの例示に制限されないという点が留意される。以下において、図８Ａ及び図８Ｂに係わる説明において、相互重複される内容は、省略される。
【0049】
図８Ａを参照すれば、電流生成器８０ａは、基準電流源ＣＳ８、増幅器Ａ、トランジスタＭ８，Ｍ８１ないしＭ８ｚ、抵抗Ｒ８０ないしＲ８ｚを含むものでもある。基準電流源ＣＳ８は、第２正の供給電圧ＶＤＤ２から基準電流ＩＲＥＦを生成することができ、基準電流ＩＲＥＦ及び抵抗Ｒ８０により、基準電圧ＶＲＥＦが生成されうる。増幅器Ａは、トランジスタＭ８のゲート電圧を調節し、トランジスタＭ８のソース電圧を、基準電圧ＶＲＥＦとして維持することができ、それにより、ＬＥＤ駆動電流ＩＬＥＤの大きさは、抵抗Ｒ８１ないしＲ８ｚにおいて、トランジスタＭ８１ないしＭ８ｚにより、電気的に相互並列連結されるもの、及び基準電圧ＶＲＥＦによって決定されうる。
【0050】
トランジスタＭ８１ないしＭ８ｚは、コードＣＤのビットをそれぞれ受信することができる。トランジスタＭ８１ないしＭ８ｚそれぞれは、活性化されたビット、すなわち、値が１であるビットに応答し、ターンオンされうる一方、非活性化されたビット、すなわち、値がゼロであるビットに応答し、ターンオフされうる。それにより、活性化されたビットを受信するトランジスタ、及びそこに直列連結された抵抗は、１つの電流源として機能することができる。コードＣＤは、バイナリ値を示し、それにより、抵抗Ｒ８１ないしＲ８ｚは、異なる抵抗値（resistances）をそれぞれ有しうる。例えば、抵抗Ｒ８２の抵抗値は、抵抗Ｒ８１の抵抗値の１／２倍でもあり、抵抗Ｒ８ｚの抵抗値は、抵抗Ｒ８１の抵抗値の１／２ｚ－１倍でもある。一部実施形態において、抵抗Ｒ８０及び抵抗Ｒ８１は、同一抵抗値を有しうる。
【0051】
図８Ｂを参照すれば、電流生成器８０ｂは、基準電流源ＣＳ８、増幅器Ａ、トランジスタＭ８，Ｍ８０ないしＭ８ｚ及びスイッチＳＷ１ないしＳＷｚを含むものでもある。トランジスタＭ８は、基準電流ＩＲＥＦを通過させることができ、バイアス電圧ＶＢを有するゲートを含むものでもある。トランジスタＭ８０ないしＭ８ｚのゲートは、コードＣＤによって制御されるスイッチＳＷ１ないしＳＷｚにもそれぞれ連結される。スイッチＳＷ１ないしＳＷｚそれぞれは、コードＣＤのビットにより、対応するトランジスタのゲートに、バイアス電圧ＶＢまたは接地電位を提供しうる。それにより、トランジスタＭ８０ないしＭ８ｚのうち、ゲートに、バイアス電圧ＶＢが印加されたトランジスタは、基準電流ＩＲＥＦに比例する電流を生成する電流源として機能しうる。
【0052】
スイッチＳＷ１ないしＳＷｚのそれぞれは、活性化されたビット、すなわち、値が１であるビットに応答し、バイアス電圧ＶＢをトランジスタに提供しうる一方、非活性化されたビット、すなわち、値がゼロであるビットに応答し、接地電位をトランジスタに提供しうる。コードＣＤは、バイナリ値を示すことができ、それにより、トランジスタＭ８１ないしＭ８ｚは、異なる電流駆動能力（または、異なる大きさ）を有しうる。例えば、トランジスタＭ８２の電流駆動能力は、トランジスタＭ８１の電流駆動能力の２倍でもあり、トランジスタＭ８ｚの電流駆動能力は、トランジスタＭ８１の電流駆動能力の２ｚ－１倍でもある。一部実施形態において、トランジスタＭ８０及びトランジスタＭ８１は、同一電流駆動能力（すなわち、大きさ）を有しうる。
【0053】
図９Ａ及び図９Ｂは、本開示の例示的実施形態によるＬＥＤドライバの例示を示す図面である。具体的には、図９Ａは、図３Ａの動作を遂行するコード生成器９１ａを含むＬＥＤドライバ９０ａを示し、図９Ｂは、図３Ｂの動作を遂行するビット生成器９１ｂを含むＬＥＤドライバ９０ｂを示す。図９Ａ及び図９Ｂにおいて、電流生成器９２ａ，９２ｂは、コードＣＤのビットにより、イネーブルされたりディセーブルされたりする複数の電流源を含むように単に図示され、複数の電流源がイネーブル状態で生成する電流の大きさが共に図示される。以下において、図９Ａ及び図９Ｂに係わる説明において、相互重複する内容は、省略されるのである。
【0054】
図９Ａを参照すれば、ＬＥＤドライバ９０ａは、コード生成器９１ａ及び電流生成器９２ａを含むものでもある。コード生成器９１ａは、加算器９１＿１及びビット生成器９１＿２を含むものでもある。ビット生成器９１＿２は、入力信号ＩＮの下位ｍビット、すなわち、ＩＮ［ｍ：１］を受信することができ、ビット信号Ｂ０を生成することができる。加算器９１＿１は、入力信号ＩＮの上位ｎビット、すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］及びビット信号Ｂ０を加算することができ、コードＣＤを生成することができる。それにより、コードＣＤの値は、入力信号ＩＮの上位ｎビット（すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］）、または入力信号ＩＮの上位ｎビットから１ほど増加した値（すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］＋１）でもある。それにより、コードＣＤのビット数は、（ｎ＋１）でもある。
【0055】
電流生成器９２ａは、増幅器Ａ、トランジスタＭ９、及び（ｎ＋１）個の電流源ＣＳ０ないしＣＳｎを含むものでもある。図９Ａに図示されているように、電流源ＣＳ０ないしＣＳｎは、イネーブル状態において、異なる大きさの電流をそれぞれ生成することができる。それにより、ＬＥＤ駆動電流ＩＬＥＤは、コードＣＤの値に対応する大きさを有しうる。
【0056】
図９Ｂを参照すれば、ＬＥＤドライバ９０ｂは、ビット生成器９１ｂ及び電流生成器９２ｂを含むものでもある。図９ＢのＬＥＤドライバ９０ｂにおいて、コード生成器は、ビット生成器９１ｂのみを含むものでもあり、入力信号ＩＮの上位ｎビット、すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］がコードＣＤのｎビット、すなわち、ＣＤ［ｎ＋１：２］でもってもそのまま使用されうる。ビット生成器９１ｂは、入力信号ＩＮの下位ｍビット、すなわち、ＩＮ［ｍ：１］を受信することができ、ビット信号Ｂ０を生成することができる。図９Ｂに図示されているように、ビット信号Ｂ０は、コードＣＤの１ビット、すなわち、ＣＤ［１］でもっても使用され、それにより、コードＣＤのビット数は、（ｎ＋１）でもある。
【0057】
電流生成器９２ｂは、増幅器Ａ、トランジスタＭ９、及び（ｎ＋１）個の電流源ＣＳ０ないしＣＳｎを含むものでもある。図９Ｂに図示されているように、電流源ＣＳ０ないしＣＳｎは、イネーブル状態において、異なる大きさの電流をそれぞれ生成することができる一方、コードＣＤのビット（ＣＤ［１］）及びビット（ＣＤ［２］）をそれぞれ受信する電流源ＣＳ０，ＣＳ１は、同一サイズの電流（すなわち、ＩＲＥＦ）を生成することができる。それにより、ＬＥＤ駆動電流ＩＬＥＤは、コードＣＤの値に対応する大きさを有しうる。すなわち、図９ＡのＬＥＤドライバ９０ａにおいて、ビット信号Ｂ０が加算器９１＿１により、コード生成器９１ａにおいて、入力信号ＩＮの上位ｎビットと合算される一方、図９ＢのＬＥＤドライバ９０ｂにおいて、ビット信号Ｂ０に対応する電流が、電流生成器９２ｂにおいて、入力信号ＩＮの上位ｎビットに対応する電流と合算されうる。
【0058】
図１０Ａ及び図１０Ｂは、本開示の例示的実施形態による、コード生成器１１の動作の例示を示す図面である。図１を参照して説明したように、コード生成器１１は、入力信号ＩＮから、コードＣＤを生成することができる。以下において、ｋは、ｍより小さい正の整数でもある。図３Ａ及び図３Ｂを参照して説明したように、図１０Ａにおいて、第１部分ＣＤＤＣ及び第２部分ＣＤＡＣは、合算され、図１０Ｂにおいて、第１部分ＣＤＤＣ及び第２部分ＣＤＡＣは、連接されうる。以下において、図３Ａ及び図３Ｂと重複する内容は、省略され、図１０Ａ及び図１０Ｂは、図１を参照して説明される。
【0059】
コード生成器１１は、入力信号ＩＮの下位ｍビットに基づいて変動する幅を有するパルスが生成されるように、コードＣＤを生成することができる。例えば、コード生成器１１は、入力信号ＩＮの下位ｍビットのうち上位（ｍ－ｋ）ビットに対応する一定部分、及び入力信号ＩＮの下位ｋビットに基づいて変動する部分を含む幅を有するパルスが生成されるように、コードＣＤを生成することができる。例えば、図１０Ａ及び図１０Ｂに図示されているように、コード生成器１１は、入力信号ＩＮの下位ｍビット、すなわち、ＩＮ［ｍ：１］において、ＬＳＢを含む少なくとも１ビット、すなわち、ＩＮ［ｋ：１］の値に基づいて変動する幅を有するパルスが生成されるように、コードＣＤを生成することができる。それにより、図１１を参照して後述されるように、ディミング解像度の増大にもかかわらず、第１周期Ｐ１の延長が防止されうる。
【0060】
図１１は、本開示の例示的実施形態による、ビット生成器１１＿１の動作の例示を示すタイミング図である。具体的には、図１１のタイミング図は、図１０Ａ及び図１０Ｂを参照して説明したように、入力信号ＩＮの下位ｍビットに基づいて変動する幅を有するパルスが生成されるように、コードＣＤが生成されうる。図解の便宜のために、図１１において、ｍは５でもあり、ｋは、２でもある。第２周期Ｐ２は、４個の第１周期Ｐ１を含むものでもあり、ビット生成器１１＿１は、第２周期Ｐ２で反復されるビット信号Ｂ０を生成することができる。ビット生成器１１＿１の動作が、図１１の例示に制限されないという点が留意される。以下において、図１１は、図１を参照して説明される。
【0061】
図１１を参照すれば、ビット生成器１１＿１は、入力信号ＩＮの下位ｍビットのうち上位（ｍ－ｋ）ビットに対応する一定部分、及び入力信号ＩＮの下位ｋビットに基づいて変動する部分を含む幅を有するパルスが生成されるように、コードＣＤを生成することができる。例えば、入力信号ＩＮの下位ｍビットが１２である場合、パルスは、クロック信号ＣＬＫの３個サイクルに対応する一定幅を有することができ、それにより、第２周期Ｐ２において、パルス幅の和は、クロック信号ＣＬＫの１２個サイクルに対応しうる。入力信号ＩＮの下位ｍビットが１３である場合、最初第１周期Ｐ１において、パルスは、クロック信号ＣＬＫの４個サイクルに対応する幅を有しうる一方、２番目、３番目及び４番目の第１周期Ｐ１において、パルスは、クロック信号ＣＬＫの３個サイクルに対応する幅を有しうる。結果として、第２周期Ｐ２において、パルス幅の和は、クロック信号ＣＬＫの１３個サイクルに対応する幅を有しうる。類似して、入力信号ＩＮの下位ｍビットが１４である場合、第２周期Ｐ２において、パルス幅の和は、クロック信号ＣＬＫの１４個サイクルに対応する幅を有することができ、入力信号ＩＮの下位ｍビットが１５である場合、第２周期Ｐ２において、パルス幅の和は、クロック信号ＣＬＫの１５個サイクルに対応する幅を有しうる。
【0062】
図１１を参照して説明したように、クロック信号ＣＬＫの８個サイクルに対応する第１周期Ｐ１を延長させなくとも、ＬＥＤ駆動電流ＩＬＥＤが微細に調節されうる。結果として、ディミング解像度は、第１周期Ｐ１を延長させずに増大させることができる。
【0063】
図１２は、本開示の例示的実施形態によるビット生成器１２０を示す図面である。具体的には、図１２は、図１１などを参照して説明したように、入力信号ＩＮの下位ｍビットに基づいて変動する幅を有するパルスが生成されるように、コードＣＤを生成するビット生成器１２０を示す。図１２に図示されているように、ビット生成器１２０は、第１ビット生成器１２１及び第２ビット生成器１２２を含むものでもある。たとえ図示されていないにしても、第１ビット生成器１２１及び第２ビット生成器１２２は、クロック信号ＣＬＫを共通して受信することができる。
【0064】
第１ビット生成器１２１は、入力信号ＩＮの下位ｍビットのうち上位（ｍ－ｋ）ビット、すなわち、ＩＮ［ｍ：ｋ＋１］を受信することができ、ビット信号Ｂ１を生成することができる。例えば、第１ビット生成器１２１は、図４Ａ及び図４Ｂを参照して説明したように、第１周期Ｐ１において、ＩＮ［ｍ：ｋ＋１］の値に比例するパルスが生じるように、ビット信号Ｂ１を生成することができる。すなわち、変動するパルス幅において、一定部分に対応するビット信号Ｂ１を生成することができる。
【0065】
第２ビット生成器１２２は、入力信号ＩＮの下位ｍビットのうち下位ｋビット、すなわち、ＩＮ［ｋ：１］及びビット信号Ｂ１を受信することができ、ビット信号Ｂ０を生成することができる。第２ビット生成器１２２は、第１周期Ｐ１ごとに、ビット信号Ｂ１が１からゼロに遷移するとき、ＩＮ［ｋ：１］の値に基づき、ビット信号Ｂ１をビット信号Ｂ０にバイパスさせるか、あるいはビット信号Ｂ０を１に設定することができる。それにより、図１１を参照して説明したように、変動する幅を有するパルスが生成され、ＬＥＤ駆動電流ＩＬＥＤは、さらに微細に調整されうる。
【0066】
図１３は、本開示の例示的実施形態による、高解像度ディミングのための方法を示す図面である。図１３に図示されているように、高解像度ディミングのための方法は、段階Ｓ１０及び段階Ｓ２０を含むものでもある。一部実施形態において、図１３の方法は、図１のＬＥＤドライバ１０によって遂行されうる。以下において、図１３は、図１を参照して説明される。
【0067】
図１３を参照すれば、段階Ｓ１０において、入力信号ＩＮからコードＣＤが生成されうる。例えば、コード生成器１１は、ＬＥＤ駆動電流ＩＬＥＤが、入力信号ＩＮの上位ｎビットに対応する直流成分、及び入力信号ＩＮの下位ｍビットに対応する交流成分を有するように、コードＣＤを生成することができる。図面を参照して説明されるように、コードＣＤは、第１周期Ｐ１または第２周期Ｐ２の間、ＬＥＤ駆動電流ＩＬＥＤの大きさを示しうる。段階Ｓ１０の例示が、図１４Ａ及び図１４Ｂを参照して後述される。
【0068】
段階Ｓ２０において、コードＣＤに基づき、ＬＥＤ駆動電流ＩＬＥＤが生成されうる。例えば、電流生成器１２は、段階Ｓ１０で生成されたコードＣＤを受信することができ、コードＣＤに基づき、ＬＥＤ駆動電流ＩＬＥＤを生成することができる。入力信号ＩＮのビット数より低いビット数のコードＣＤに起因し、電流生成器１２は、単純な構造、及び小さい面積を有しうる。段階Ｓ２０の例示が、図１４Ａ及び図１４Ｂを参照して後述される。
【0069】
図１４Ａ及び図１４Ｂは、本開示の例示的実施形態による、高解像度ディミングのための方法の例示を示す図面である。一部実施形態において、図１４Ａの方法は、図９ＡのＬＥＤドライバ９０ａによって遂行され、図１４Ｂの方法は、図９ＢのＬＥＤドライバ９０ｂによって遂行されうる。以下において、図１４Ａ及び図１４Ｂは、図９Ａ及び図９Ｂを参照して説明される。
【0070】
図１４Ａを参照すれば、高解像度ディミングのための方法は、段階Ｓ１０ａ及び段階Ｓ２０ａを含むものでもある。一部実施形態において、段階Ｓ１０ａ及び段階Ｓ２０ａは、それぞれ図１３の段階Ｓ１０及び段階Ｓ２０の例示でもある。段階Ｓ１０ａは、段階Ｓ１２及び段階Ｓ１４を含むものでもある。
【0071】
段階Ｓ１２において、入力信号ＩＮの下位ｍビットからビット信号Ｂ０が生成されうる。例えば、図９Ａのビット生成器９１＿２は、入力信号ＩＮの下位ｍビット、すなわち、ＩＮ［ｍ：１］から、クロック信号ＣＬＫに基づき、ビット信号Ｂ０を生成することができる。ビット信号Ｂ０は、第１周期Ｐ１において、入力信号ＩＮの下位ｍビットの値に対応する個数の１を含むものでもある。
【0072】
段階Ｓ１４において、入力信号ＩＮの上位ｎビット及びビット信号Ｂ０が加算されうる。例えば、図９Ａの加算器９１＿１は、入力信号ＩＮの上位ｎビット、すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］とビット信号Ｂ０とが加算され、それにより、（ｎ＋１）ビットのコードＣＤが生成されうる。
【0073】
段階Ｓ２０ａにおいて、コードＣＤに対応する大きさのＬＥＤ駆動電流ＩＬＥＤが生成されうる。例えば、図９Ａの電流生成器９２ａは、異なる大きさの電流をそれぞれ生成し、コードＣＤのビットにより、それぞれイネーブルされる電流源を含むものでもあり、それにより、コードＣＤの値に比例する大きさのＬＥＤ駆動電流ＩＬＥＤを生成することができる。
【0074】
図１４Ｂを参照すれば、高解像度ディミングのための方法は、段階Ｓ１０ｂ及び段階Ｓ２０ｂを含むものでもある。一部実施形態において、段階Ｓ１０ｂ及び段階Ｓ２０ｂは、それぞれ図１３の段階Ｓ１０及び段階Ｓ２０の例示でもある。段階Ｓ１０ｂは、段階Ｓ１６及び段階Ｓ１８を含むものでもあり、段階Ｓ２０ｂは、段階Ｓ２２、段階Ｓ２４及び段階Ｓ２６を含むものでもある。
【0075】
段階Ｓ１６において、入力信号ＩＮの下位ｍビットから、ビット信号Ｂ０が生成されうる。例えば、図９Ｂのビット生成器９１ｂは、入力信号ＩＮの下位ｍビット、すなわち、ＩＮ［ｍ：１］から、クロック信号ＣＬＫに基づき、ビット信号Ｂ０を生成することができる。ビット信号Ｂ０は、第１周期Ｐ１において、入力信号ＩＮの下位ｍビットの値に対応する個数の１を含むものでもある。
【0076】
段階Ｓ１８において、入力信号ＩＮの上位ｎビット及びビット信号Ｂ０が連接されうる。例えば、コードＣＤは、入力信号ＩＮの上位ｎビット、すなわち、ＩＮ［ｍ＋ｎ：ｍ＋１］及びビット信号Ｂ０を含むものでもあり、それにより、（ｎ＋１）ビットのコードＣＤが生成されうる。
【0077】
段階Ｓ２２において、入力信号ＩＮの上位ｎビットに対応する第１電流が生成され、段階Ｓ２４において、ビット信号Ｂ０に対応する第２電流が生成されうる。例えば、図９Ｂの電流生成器９２ｂにおいて、電流源ＣＳ１ないしＣＳｎは、入力信号ＩＮの上位ｎビットに対応する第１電流を生成することができ、電流源ＣＳ０は、ビット信号Ｂ０に対応する第２電流を生成することができる。
【0078】
段階Ｓ２６において、第１電流及び第２電流が合算されうる。例えば、図９Ｂの電流生成器９２ｂは、段階Ｓ２２で生成された第１電流と、段階Ｓ２４で生成された第２電流と、を合算することにより、ＬＥＤ駆動電流ＩＬＥＤを生成することができる。
【0079】
以上のように、図面と明細書とでもって、例示的な実施形態が開示された。本明細書において、特定の用語を使用し、本実施形態について説明されたが、それらは、単に本開示の技術的思想について説明するための目的で使用されたモノであり、意味を限定したり、特許請求の範囲に記載された本開示の範囲を制限したりするために使用されたものではない。従って、本技術分野の当業者であるならば、それらから、多様な変形、及び均等な他の実施形態が可能であるという点を理解するであろう。従って、本開示の真の技術的保護範囲は、特許請求の範囲の技術的思想によって定められるものである。
【符号の説明】
【0080】
Ｌ１ ＬＥＤ
２ コントローラ
５ システム
１０ ＬＥＤドライバ
１１ コード生成器
１１＿１ ビット生成器
１２ 電流生成器
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14A】
【図14B】
Copyright © 2010-2024 Science Impact Inc. All Rights Reserved.