特開 2023-177375 量子計算機

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023177375

(43)【公開日】2023-12-14

(54)【発明の名称】量子計算機

(51)【国際特許分類】

   H10N 60/81 20230101AFI20231207BHJP

   H01L 23/473 20060101ALI20231207BHJP

【ＦＩ】

H01L39/04 ZAA

H01L23/46 Z

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2022089990

(22)【出願日】2022-06-02

【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人科学技術振興機構、ムーンショット型研究開発事業「（１）大規模集積シリコン量子コンピュータの研究開発 （２）２次元量子ビットアレイ （３）量子ビット高精度制御・高感度読み出し回路 （４）システムアーキテクチャ」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】秋山 悟

(72)【発明者】

【氏名】宇津木 健

(72)【発明者】

【氏名】和智 勇介

(72)【発明者】

【氏名】村岡 諭

【テーマコード（参考）】

4M114

5F136

【Ｆターム（参考）】

4M114AA07

4M114BB05

4M114CC05

4M114CC16

4M114DA01

4M114DB01

5F136BA00

5F136CB08

5F136DA50

(57)【要約】

【課題】量子半導体及び制御用配線における消費電流による温度上昇を抑制することが可能な技術を提供すること。
【解決手段】量子計算機は、金属体を冷却する第１冷凍管と、金属体と前記冷凍管を内部に格納する冷凍機筐体と、複数のシリコン型量子ビットを有する量子ビットアレイチップと、量子ビットアレイチップを駆動する複数の制御配線と、を備える。量子ビットアレイチップは、金属体上に配置され、独立に量子動作する複数の領域から構成されており、複数の制御配線は、複数の領域に夫々、複数の制御配線群として接続されている。複数の制御配線は、第１冷凍管を挟んで設置されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

金属体を冷却する第１冷凍管と、
前記金属体と前記第１冷凍管を内部に格納する冷凍機筐体と
複数のシリコン型量子ビットを有する量子ビットアレイチップと、
前記量子ビットアレイチップを駆動する複数の制御配線と、を備え、
前記量子ビットアレイチップは、前記金属体上に配置され、独立に量子動作する複数の領域から構成されており、
前記複数の制御配線は、前記複数の領域に夫々、複数の制御配線群として接続されており、
前記複数の制御配線は、前記第１冷凍管を挟んで設置されている、ことを特徴とする量子計算機。

【請求項2】

請求項１において、さらに、
前記冷凍機筐体に格納され、平面視において、円盤形状の第１金属プレートを含み、
前記第１冷凍管は、上面視において、前記第１金属プレートの中央に配置され、
前記複数の制御配線は、複数の第１制御用配線と、複数の第２制御用配線とを含み、
前記複数の第１制御用配線と前記複数の第２制御用配線とは、上面視において、前記第１金属プレートの上において、前記第１冷凍管を挟んで対向する位置に配置される、ことを特徴とする量子計算機。

【請求項3】

請求項２において、さらに、
前記複数の領域のそれぞれに、電源電圧を供給する複数の第１電源用配線と複数の第２制御用配線と、を含み、
前記複数の第１電源用配線と前記複数の第２制御用配線とは、上面視において、前記第１金属プレートの上において、前記第１冷凍管を挟んで対向する位置に配置される、ことを特徴とする量子計算機。

【請求項4】

請求項３において、
希釈した液体ヘリウムが循環される第２冷凍管と、
前記冷凍機筐体に格納され、前記第２冷凍管により冷却される第２金属プレートと、を含み、
前記第１冷凍管は、前記第２金属プレートと前記第１金属プレートとの間に設けられ、かつ、前記液体ヘリウムが循環されて前記第１金属プレートを極低温に冷却する、ことを特徴とする量子計算機。

【請求項5】

請求項３において、さらに、
前記量子ビットアレイチップが実装される基板を含み、
前記基板の上に配置され、前記複数の制御配線が接続される複数の接続用コネクタを有し、
前記複数の接続用コネクタは、前記複数の領域と同じ数を前記基板の上に配置され、
前記複数の接続用コネクタは、平面視において、前記量子ビットアレイチップを挟んで対向する位置に配置される、ことを特徴とする量子計算機。

【請求項6】

請求項５において、
前記複数の接続用コネクタは、前記複数の第１制御用配線が接続される第１コネクタと、前記複数の第２制御用配線が接続される第２コネクタと、を含み、
さらに、前記基板の上に配置され、前記複数の第１電源用配線が接続される第３コネクタと、
前記基板の上に配置され、前記複数の第２制御用配線が接続される第４コネクタと、を含み、
前記第１コネクタと前記第２コネクタとは、前記基板の上において、前記量子ビットアレイチップを挟んで対向する位置に配置され、
前記第３コネクタと前記第４コネクタとは、前記基板の上において、前記量子ビットアレイチップを挟んで対向する位置に配置される、ことを特徴とする量子計算機。

【請求項7】

請求項６において、
前記基板は、多層の金属配線パターンを含み、
前記多層の金属配線パターンのそれぞれは、前記第１コネクタおよび第２コネクタの複数のピンに接続され、
前記基板の前記金属配線パターンに接合された複数の金属フレームを、さらに、含み、
前記量子ビットアレイチップの複数の金属パッドは、前記複数の金属フレームに電気的に接続される、ことを特徴とする量子計算機。

【請求項8】

請求項６において
前記基板と前記量子ビットアレイチップは、前記基板に接合された金属フレームと前記量子ビットアレイチップの上の金属パッドとを介して熱的に接続され、
前記熱的に接続する金属パッドは、前記量子ビットアレイチップの前記複数の領域の各々に個別的に設けられた前記シリコン型量子ビットを冷却する専用配線を有する、ことを特徴とする量子計算機。

【請求項9】

請求項２において、さらに、
前記量子ビットアレイチップが実装される基板を含み、
前記金属体は、
前記第１金属プレートに熱的に接続された第１冷却用プレートと、
前記量子ビットアレイチップの裏面と前記基板に設けた複数の貫通孔を介して電気的および熱的に接続された第２冷却用プレートと、
前記第１冷却用プレートと前記第２冷却用プレートの間に設けられたばね構造を有する複数の金属ピンと、を有する、ことを特徴とする量子計算機。

【請求項10】

請求項９において、
前記金属体は、さらに、
前記第１冷却用プレートと前記第２冷却用プレートとの位置を調整するために、前記第２冷却用プレートの周囲を覆うように設けられたアライメントプレートを有する、ことを特徴とする量子計算機。

【請求項11】

請求項９において、さらに、
前記第１金属プレートと前記第１冷却用プレートとの間を熱的に接続する複数の冷却ロッドを有する、ことを特徴とする量子計算機。

【請求項12】

請求項１０において、さらに、
前記冷凍機筐体に格納され、前記量子ビットアレイチップに静磁場を印加しながら量子動作させるための磁石を有する、ことを特徴とする量子計算機。

【請求項13】

請求項１において、
前記複数の制御配線は、前記量子ビットアレイチップへ高周波信号を入力するための複数の高周波配線を含み、
前記量子ビットアレイチップを量子操作する場合において、前記高周波信号を入力することで生成される電磁波により量子操作を実施し、
前記高周波信号は前記量子ビットアレイチップ内の独立動作させる前記複数の領域において、それぞれ逆向きに通過させる、ことを特徴とする量子計算機。

【請求項14】

請求項１において
前記量子ビットアレイチップは、前記複数の領域を交互に時分割動作させる、ことを特徴とする量子計算機。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、量子計算機に関し、特に、量子計算機に設けられた量子半導体のチップの希釈冷凍機筐体内での実装方法に関する。

【背景技術】

【0002】

高速且つ費用効果の高い方法で実行できる量子コンピュータを構築することに大きな関心が寄せられている。量子コンピュータは、超電導論理ベースのデバイスの使用し、典型的に、超電導状態で機能するために極低温に冷却される。特表2021-523572号公報は、少なくとも２セットの超電導論理デバイスと、論理デバイスを第１の動作温度に冷却するように適合された冷却装置と、超電導論理デバイスを結合する相互接続とを含むシステムを開示している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特表2021-523572号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来、量子半導体は、希釈冷凍機などを用いて実現する絶対零度雰囲気において、1～100量子ビット級の量子動作が実証されてきた。しかしながら、中容量の量子ビット数のシステムでは複雑な現象を解析する計算機資源としては十分ではない。一方、更なる量子ビット数の大容量によって十分な計算機資源を確保しようとすると、量子半導体の量子動作に伴う半導体チップやその制御用配線の消費電流の増大により、量子動作の必要条件である絶対零度雰囲気の温度が上昇してしまうという課題がある。

【0005】

特表2021-523572号公報には、超電導論理デバイスを封入することによって動作温度に維持される低温槽（cryostat：クライオスタット）の記載があるが、低温槽内における超電導論理デバイスの冷却方法については開示がない。

【0006】

本発明の課題は、量子半導体及び制御用配線における消費電流による温度上昇を抑制することが可能な技術を提供することである。

【課題を解決するための手段】

【0007】

具体的には下記の手段を用いて量子半導体である量子ビットアレイチップ及び制御用配線の温度上昇を抑制する。

【0008】

本開示の一態様による量子計算機は、金属体を冷却する第１冷凍管と、金属体と前記冷凍管を内部に格納する冷凍機筐体と、複数のシリコン型量子ビットを有する量子ビットアレイチップと、量子ビットアレイチップを駆動する複数の制御配線と、を備える。量子ビットアレイチップは、金属体上に配置され、独立に量子動作する複数の領域から構成されており、複数の制御配線は、複数の領域に夫々、複数の制御配線群として接続されている。複数の制御配線は、第１冷凍管を挟んで設置されている。ことを特徴とする。

【発明の効果】

【0009】

大容量の量子半導体を量子動作させた際に、絶対零度に限りなく近い温度に維持できるため、量子忠実度の高い量子計算機を提供できる。

【図面の簡単な説明】

【0010】

【図1】実施例に係る希釈冷凍機内の配置配線を示す図である。

【図2】実施例に係る希釈冷凍機内の冷却プレート上の配線の空間配置を示す図である。

【図3】実施例に係る量子半導体の基板実装の平面図である。

【図4】実施例に係る量子半導体の基板実装の断面図である。

【図5A】実施例に係る量子半導体のレイアウトを示す図である。

【図5B】図５Ａのアレイ領域ARの拡大図である。

【図6】実施例に係る量子半導体のチップ内の冷却用配線のレイアウトを示す図である。

【図7】実施例に係る量子半導体のチップの断面図である。

【図8】実施例に係る量子半導体のチップの駆動シーケンスを示す図である。

【発明を実施するための形態】

【0011】

以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特性の数以上でも以下でもよい。

【0012】

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【実施例0013】

本実施の形態における量子半導体とその実装方法について図１から図８を用いて説明する。図１は、実施例に係る希釈冷凍機内の配置配線を示す図である。図１には、本実施例の量子半導体QBAと量子半導体QBAを実装するための希釈冷凍機10内の配置配線が示されている。

【0014】

量子計算機QCALは希釈冷凍機10の内部に設けられた量子半導体QBAにより構成される。量子半導体QBAはシリコン量子ビットチップ、あるいは、複数のシリコン型量子ビット（量子動作する素子qbit）を有する量子ビットアレイチップと言い変えることができる。

【0015】

希釈冷凍機10は、希釈冷凍機10の外部の大気雰囲気と希釈冷凍機10の内部の真空雰囲気を分離するために、筐体Frameと室温プレートRT-PLで分離されている。希釈冷凍機10の筐体Frame内の真空度は、冷凍機10の外部に設置されるポンプ装置を用い、真空管VCを介して空気を排出して制御される。また希釈冷凍機10内の温度制御は、図１に示すパルス管PulseTubeに希釈した液体ヘリウムを循環させることで実現する。図１では二つのパルス管PulseTubeを接続した例を示している。希釈した液体ヘリウムとは、ヘリウムの二つの同位体、³Heと⁴Heをそれぞれ液化し、³He相を⁴He相に注ぎ希釈したものである。

【0016】

図１の希釈冷凍機10の例では、希釈冷凍機10の筐体Frameの内部に複数の金属(主に無酸素銅)プレート（50K-PL(－223℃にされる)、4K-PL(－269℃にされる)、PLA、PLB、mKPL(おおよそ－273℃にされる)）を設置および格納している。金属プレートPLA、PLBについては4K（－269℃）～mK（おおよそ－273℃）の間の温度で制御される。温度の制御は各プレート（50K-PL、4K-PL、PLA、PLB、mKPL）に搭載する温度制御用ヒータ(図示せず)と前記温度制御用ヒータへの電力投入量を制御する希釈冷凍機10の外部に設置される温度コントローラ(図示せず)を用いて熱平衡状態を制御および維持するように構成されている。図１の例では、パルス管PulseTubeからヒートシンクHeatsinkへ希釈した液体ヘリウムを循環させる。これにより、ヒートシンクHeatsinkが接続される金属プレート4K-PLと金属プレートmKPLとが希釈した液体ヘリウムが循環するヒートシンクHeatsinkを介して極低温にされる。したがって、金属プレート4K-PLと金属プレートmKPLを10mK～100mKの極低温雰囲気に実現することができる。ヒートシンクHeatsinkは第1冷凍管であり、パルス管PulseTubeは第２冷凍管ということができる。また、金属プレートmKPLは第１金属プレートであり、金属プレート4K-PLは第２金属プレートということができる。

【0017】

量子半導体QBAは金属プレートmKPLよりも下部に配置する量子半導体QBAの第１冷却用プレートFGNDPLTの上に実装する。冷却用プレートFGNDPLTは冷却ロッドC0～C3(偶数側C0, C2は図示せず)を介して熱的に金属プレートmKPLと接続される。つまり、ヒートシンクHeatsinkは、希釈した液体ヘリウムを用いて金属体である冷却用プレートFGNDPLTを冷却する冷凍管である。金属体である冷却用プレートFGNDPLTは、金属プレートmKPLに冷却ロッドC0～C3を介して熱的に接続されている。

【0018】

本実施例で量子半導体QBAを金属プレートmKPLに直接実装せず金属プレートmKPLよりも下方に設置した理由は、量子半導体QBAに静磁場を印加しながら量子動作させるためである。静磁場を生成するための磁石MAGNETを希釈冷凍機10の最下層に配置するスペースの都合上、本実施例の希釈冷凍機10の構成例では量子半導体QBAを図１のように配置した。なお、量子半導体QBAを量子動作させるために必要な電気信号は、希釈冷凍機10の外部に設置される制御用装置（図示せず）から出力され、電気信号のうちの制御信号は同軸配線CXE、CXOを介して、電気信号のうちの電源電圧や電源電流はDC用ツイスト配線TWE、TWOを介して、量子半導体QBAと電気的に接続される。

【0019】

図２は、希釈冷凍機10内の冷却プレートmKPL上の配線の空間配置を示す図である。極低温プレート（冷却プレート）である金属プレートmKPLの形状は、図２のように、平面視において、円盤形状である。また金属プレートmKPLをmKオーダに冷却するためのヒートシンクHeatsinkは、金属プレートmKPLの中央に配置される。

【0020】

この実施例では、制御用配線である同軸配線CXEとCXOはヒートシンクHeatsinkを挟んで対向する位置に配置される。同様に電源用のツイスト配線TWEとTWOもヒートシンクHeatsinkを挟んで対向する位置に配置される。同軸配線CXEと同軸配線CXOとの間に、ツイスト配線TWEまたはツイスト配線TWOが配置される。同軸配線CXEは複数の第１制御用配線、同軸配線CXOは複数の第２制御用配線、ツイスト配線TWEは複数の第1電源用配線、ツイスト配線TWOは複数の第２電源用配線、ということができる。

【0021】

なお図８で後述するが、本実施例の量子半導体QBAでは、これらの配線群（CXEとCXO、TWEとTWO）を偶数(Even)と奇数(Odd)の単位でそれぞれ振り分け、所望の電気信号や電圧・電流が偶数の後に奇数といった具合に、時分割で通過するよう制御される。このため、例えば偶数側の同軸配線CXEとツイスト配線TWEに制御信号と電源電流が流れると、同軸配線CXEでの電力減衰や、ツイスト配線TWE上の配線抵抗による損失が同軸配線CXE、ツイスト配線TWE上で発生する。希釈冷凍機10の装置内は高真空であるため、損失による温度上昇ΔTは、それぞれの配線（CXE、TWE）を経由してヒートシンクHeatsinkより排熱される。奇数側の同軸配線CXOとツイスト配線TWOについても、上記で説明した偶数側の同軸配線CXEとツイスト配線TWEと同様である。奇数側の同軸配線CXOとツイスト配線TWOに制御信号と電源電流が流れると、同軸配線CXOでの電力減衰や、ツイスト配線TWO上の配線抵抗による損失が同軸配線CXO、ツイスト配線TWO上で発生する。希釈冷凍機10の装置内は高真空であるため、損失による温度上昇ΔTは、それぞれの配線（CXO、TWO）を経由してヒートシンクHeatsinkより排熱される。

【0022】

偶数側の配線群CXEと奇数側の配線群CXOの距離は、偶数側の配線群CXEとヒートシンクHeatsinkとの距離よりも長いため、偶数側の配線群CXEで発生した発熱量は効率よくヒートシンクHeatsink側で吸熱されることになり、偶数側の配線群CXEで発生した発熱量に基づく奇数側の配線群CXOの温度上昇を十分低く抑えることが可能となる。同様に、奇数側の配線群CXOで発生した発熱量は効率よくヒートシンクHeatsink側で吸熱されることになり、奇数側の配線群CXOで発生した発熱量に基づく偶数側の配線群CXEの温度上昇を十分低く抑えることが可能となる。ツイスト配線（TWE、TWO）についても同様の効果が得られる(当業者であれば上記の同軸配線CXE、CXOの説明から容易に理解されると思われるので、ツイスト配線TWE、TWOについての詳細な説明は省略する）。このようは配置配線と時分割駆動シーケンス（図８参照）を組み合わせることで、希釈冷凍機10内の熱平衡状態を崩すことなく、金属プレートmKPLを絶対零度に近い雰囲気に制御および維持できる。

【0023】

図３は、図１及び図２で説明した実施例に係る量子半導体QBAの基板実装の平面図である。また図４は、図１及び図２で説明した実施例に係る量子半導体QBAの基板実装の断面図である。半導体チップとしての量子半導体QBAは冷却用プレートFGNDPLT上に搭載される。冷却用プレートFGNDPLTは4本の冷却ロッドC1～C3を介して金属プレートmKPLと熱的に接続される。冷却用プレートFGNDPLT上のプリント基板QFRPは、例えば非磁性体のネジSCR0～SCR3を用いて冷却用プレートFGNDPLT上に固定する。プリント基板QFRPには、同軸配線CXE、CXOやツイスト配線TWE、TWOを接続するための接続用のコネクタCNCXE、CNCXO、CNTWE、CNTWOが半田材料などを用いて電気的に接続される。コネクタCNCXE、CNCXO、CNTWE、CNTWO内の複数のピンに入力される電気信号は、プリント基板QFRP内の多層基板内に形成された銅（Cu）などの複数の金属配線パターン（Cuパターン）を経由し、量子半導体QBAのチップ近傍のダイボンドエリアまで配置配線される。コネクタCNCXE、CNCXO、CNTWE、CNTWO内の複数のピンが複数の金属配線パターンにそれぞれ接続される。コネクタCNCXE、CNCXO、CNTWE、CNTWOは、第１コネクタ、第２コネクタCNCXO、第３コネクタCNTWE、および第４コネクタCNTWOという。

【0024】

なお、この実施例では、量子半導体QBAの制御にGHz級以上の高周波信号を印加することを想定し、個別に高周波配線用同軸コネクタCNS0、CNS1、CNS2、CNS3をプリント基板QFRP上に搭載した構成例を示している。高周波配線用同軸コネクタCNS0、CNS1、CNS2、CNS3の各ピンも、上記と同様に、プリント基板QFRP内の多層基板内に形成された金属配線パターンにそれぞれ接続される。

【0025】

コネクタCNCXE、CNCXOは、平面視で見て、プリント基板QFRPの上において、量子半導体QBAを挟んで対向する位置に配置される。また、コネクタCNTWE、CNTWOは、平面視で見て、プリント基板QFRPの上において、量子半導体QBAを挟んで対向する位置に配置される。コネクタCNS0、CNS1はプリント基板QFRPの上においてコネクタCNCXEとCNTWOとの間に配置され、コネクタCNS2、CNS3はプリント基板QFRPの上においてコネクタCNCTEとCNCXOとの間に配置される。

【0026】

同軸配線CXEは、量子半導体QBAの後述する偶数側アレイQBA-evenのアレイに接続されるは、複数の入力用の制御用配線、高周波信号の入力用配線、量子動作の結果の出力配線、高周波信号の出力用配線などを含む。同軸配線CXEにおいて、高周波信号の入力用配線は高周波配線用同軸コネクタCNS0に接続され、高周波信号の出力用配線は高周波配線用同軸コネクタCNS2に接続される。

【0027】

同様に、同軸配線CX０は、量子半導体QBAの後述する奇数側アレイQBA-oddのアレイに接続されるは、複数の入力用の制御用配線、高周波信号の入力用配線、量子動作の結果の出力配線、高周波信号の出力用配線などを含む。同軸配線CXOにおいて、高周波信号の入力用配線は高周波配線用同軸コネクタCNS１に接続され、高周波信号の出力用配線は高周波配線用同軸コネクタCNS2に接続される。

【0028】

量子半導体QBAのチップは半田材や銀ペーストをチップ裏面に塗布し、リフロー装置を用いてプリント基板QFRPの内部に設けたダイボンドエリアに接合させる。量子半導体QBAのチップ上の電極である金属パッド（アルミパッドPADとも言う）とプリント基板QFRP上のCuパターンとは、プリント基板QFRP側に作成される金属リードフレーム（以下、金属リードという）LDを用いて電気的かつ熱的に接続される。量子半導体QBAのチップ上の電極である冷却用パッドFGNDと金属(主に無酸素銅)の冷却用プレートQBAPLTとは金属リードLDを用いて電気的かつ熱的に接続されている。冷却用パッドFGNDには、接地電位が印加される。この金属リードLDは所定のトルクを非磁性体ネジSCRW0～SCRW3に印加することで、量子半導体QBAのチップ上に形成するアルミパッドPADに電気的かつ熱的に接続される。また、量子半導体QBAのチップの裏面領域のプリント基板QFRPは、複数の貫通孔（貫通ビア）Viaを形成する。このようにすることで、量子半導体QBAのチップの裏面の接地電位が貫通ビアViaを介して冷却用プレート(第２冷却用プレート）QBAPLTと電気的にも熱的にも接続される。

【0029】

なお、金属プレートmKPLが極低温雰囲気になると、冷却用プレート（第１冷却用プレート）FGNDPLTや冷却用プレートQBAPLTといった金属プレートやプリント基板QFRPの樹脂層が一定の割合で収縮する。材料によって収縮率の温度依存性が異なるため、場合によっては金属リードLDと量子半導体QBAのチップのアルミパッドPADが物理的に離れてしまい、電気的かつ熱的な接続が失われる可能性がある。

【0030】

このような状況を防ぐために、本実施例では冷却用プレートQBAPLTと冷却用プレートFGNDPLTの間にばね構造を有する金属ピンSPRを配置する。また、冷却用プレートQBAPLTと冷却用プレートFGNDPLTの位置を調整するためのアライメントプレートALIPLTを冷却用プレートQBAPLTの外周囲を覆うように設ける。なお、アライメントプレートALIPLTは、図の複雑さを防ぐため、図３の平面図には、その記載が省略されている。このような構造とすることで、室温から極低温に金属プレートmKPLを冷却した際に、冷却用プレートQBAPLTと冷却用プレートFGNDPLTの距離が離れてしまう時には、この金属ピンSPRが伸びることで、金属リードLDとアルミパッドPADの接触が失われないように、前記の距離を縮める働きをする。このような構成とすることで、量子半導体QBAのチップをチップ表面から効率よく冷却することが可能となる。

【0031】

説明を割愛したが、量子半導体QBAのチップはシリコン半導体を用いて形成する。シリコンは極低温条件では熱伝導率が金属に比べて非常に小さくなることが知られている。このため量子半導体QBAのチップの裏面(Si sub)から排熱することが困難となる可能性がある。このような場合においても、本実施例の構造を用いれば、量子半導体QBAのチップの表面からも裏面からも排熱経路を確保することができ、量子動作に必要な極低温状態を維持できる効果が得られる。

【0032】

図５Ａは、本実施例の量子半導体QBAのチップのレイアウトを示す図である。図５Ｂは、図５Ａのアレイ領域ARの拡大図である。コア部のアレイ領域ARのレイアウト構成は、複雑なので、図５Ｂに拡大して示している。量子半導体QBAのチップのコア部は、2つのアレイ領域ARを含み、各アレイ領域ARは、量子動作する素子群sqba、それを駆動するドライバ回路部drv、読み出し信号増幅部amp、制御回路部xp、行デコータrowdec、列デコータcoldec、制御回路群ctl等から構成される。また、量子半導体QBAのチップの最外周には複数のアルミパッドPAD（FGND, G0, G1, G2, G3, S0, S1, S2, S3等）が配置される。

【0033】

希釈冷凍機10の外部の測定装置から入力された制御信号や電圧および電流は、同軸配線（CXE、CXO）やツイスト配線（TWE、TWO）及びそのコネクタ（CNCXE、CNCXO、CNTWE、CNTWO、CNS0、CNS1、CNS2、CNS3）、プリント基板QFRP内のCu配線パターンを介し、このアルミパッドPADから量子半導体QBAのチップのコア部の各制御回路に伝達される。

【0034】

量子半導体QBAのチップは、金属体FGNDPLT上に配置され、独立に量子動作する複数の領域から構成されている。この例では、量子半導体QBAのチップは論理的に偶数側アレイQBA-evenの第１領域と奇数側アレイQBA-oddの第２領域に2分割され、偶数側アレイQBA-evenの第１領域と奇数側アレイQBA-oddの第２領域とが時分割に独立に量子動作される。つまり、量子半導体QBAのチップのコア部は、論理的に、偶数側アレイQBA-even（図５Ａの上側のアレイ領域ＡＲに対応する）と、奇数側アレイQBA-odd（図５Ａの下側のアレイ領域ＡＲに対応する）と、に2分割されている。この意味で、量子半導体QBAのチップは、量子ビットアレイチップとよばれる。

【0035】

量子半導体QBAを量子操作する場合において、高周波信号を入力することで生成される電磁波により量子操作を実施することがある。高周波信号は量子半導体QBA内の独立動作させる複数の領域（奇数側アレイQBA-odd, 偶数側アレイQBA-even）において、それぞれ逆向きに通過させる。

【0036】

例えば、偶数側アレイQBA-evenの高周波信号がシグナル用アルミパッドPADであるS0（S0は、高周波配線用同軸コネクタCNS01の高周波信号の入力用配線に接続されている）に入力された場合は、高周波信号を用いて量子動作させる該当素子群sqbaが複数(図５Ａの場合、各領域ARは4つの領域AR1、AR2、AR3、AR4を有する)であるため、S0の高周波信号が、領域AR1、AR2、AR3、AR4に対応する様に、4つの制御配線から構成された偶数側制御配線群4LSEにより4つに分岐されて、図５Ａの左側のシグナル用アルミパッドPADであるS0から右側のシグナル用アルミパッドPADであるS2（S2は、高周波配線用同軸コネクタCNS21の高周波信号の出力用配線に接続されている）側へ通過するような構造としている。つまり、図５Ａにおいて、偶数側アレイQBA-evenでは、高周波信号を左側から右側へ通過させて、量子動作を実施させる。

【0037】

偶数側アレイQBA-evenの該当素子群sqbaの量子動作が完了した後に、奇数側アレイQBA-oddの高周波信号をシグナル用アルミパッドPADであるS1（S1は、高周波配線用同軸コネクタCNS1の高周波信号の入力用配線に接続されている）から入力された高周波信号が、領域AR1、AR2、AR3、AR4に対応する様に、4つの制御配線から構成された奇数側制御配線群4LSOにより4つに分岐して、シグナル用アルミパッドPADであるS3（S3は、高周波配線用同軸コネクタCNS31の高周波信号の出力用配線に接続されている）へ伝送することで、奇数側アレイQBA-oddの該当素子群sqbaを量子動作させる。つまり、図５Ａにおいて、奇数側アレイQBA-oddでは、偶数側アレイQBA-evenの高周波信号の方向とは逆の向きに、高周波信号を右側から左側へ通過させて、量子動作を実施させる。

【0038】

このように制御することで、偶数側アレイQBA-evenと奇数側アレイQBA-oddとの二つに分割されたQBAチップのアレイが交互に発熱するため、偶数側アレイQBA-evenの素子群sqbaと奇数側アレイQBA-oddの素子群sqbaとがお互いに発熱の煽りを受けにくくなり温度上昇を抑える効果が得られる。図５Ａにおいて、アルミパッドPADであるG0、G1、G2、G3は、各高周波信号をシールドするための接地電位が供給されている。

【0039】

上記説明では、高周波信号がシグナル用アルミパッドPADであるS0、S1に入力された場合を示したが、同軸配線CXEの複数の制御配線も、同様に、アルミパッドPADを介して、4つの制御配線から構成された偶数側制御配線群によって、偶数側アレイQBA-evenの領域AR1、AR2、AR3、AR4の各素子群sqbaへ接続される。同軸配線CXOの複数の制御配線も、同様に、アルミパッドPADを介して、4つの制御配線から構成された奇数側制御配線群によって、奇数側アレイQBA-oddの領域AR1、AR2、AR3、AR4の各素子群sqbaとへ接続される。

【0040】

図６は、量子半導体QBAのチップ内の冷却用配線のレイアウトを示す図である。冷却用パッドFGNDは冷却用プレートQBAPLTと熱的に接続されている。また、図６に示したように冷却用パッドFGNDは量子半導体QBAのチップの配線構造の最上層のアルミ配線からコンタクトビアなどを経由して、下層金属(例えばCu)配線である第１金属配線M1や第２金属配線M2に接続される。第１金属配線M1や第２金属配線M2は量子半導体QBA内の複数の量子ビットを冷却する専用配線とみなすことができる。

【0041】

第１金属配線M1や第２金属配線M2はメッシュ構造で量子半導体QBAのチップ内部に配置配線される。この時、第１金属配線M1及び第２金属配線M2のメッシュ構造配線は、量子半導体QBAのチップの偶数側アレイQBA-evenと奇数側アレイQBA-oddで熱的に分離するように配置配線するとよい。つまり、量子半導体QBAのチップ内部には、偶数側アレイQBA-evenに個別的に設けられたシリコン型量子ビットを冷却する第１の専用配線（M1、M2）と、奇数側アレイQBA-oddに個別的に設けられたシリコン型量子ビットを冷却する第２専用配線（M1、M2）と、が設けられており、第１の専用配線（M1、M2）と、と第２専用配線（M1、M2）とは熱的に分離されている。

【0042】

これにより、偶数側アレイQBA-evenの素子群sqbaの発熱量が、金属配線M1やM2を介して奇数側アレイQBA-oddの素子群sqbaに伝達されるのを抑制する効果があるためである。奇数側アレイQBA-oddに偶数側アレイQBA-evenの発熱量が伝達しにくくなるため、奇数側アレイQBA-oddの素子群sqbaの温度上昇を抑えられ、安定した量子動作を時分割で継続することが可能となる。同様に、偶数側アレイQBA-evenに奇数側アレイQBA-oddの発熱量が伝達しにくくなるため、偶数側アレイQBA-evenの素子群sqbaの温度上昇を抑えられ、安定した量子動作を時分割で継続することが可能となる。

【0043】

図７は本実施例の量子半導体QBAのチップの断面図である。シリコン基板Si sub上部に酸化膜層BOXを形成し、そのさらに上部に量子動作する素子qbitを形成するための活性化層p-wellを形成する、いわゆる完全空乏化型のシリコンCMOSプロセス半導体である。量子動作する素子qbitの量子動作用のトランジスタは図中のポリシリコンpSi-1とその直下のゲート絶縁膜Toxで構成される。その他の記号は、高濃度拡散層領域N+、層間膜CAP1、CAP2、SiN、SiO2、制御用ポリシリコン配線層pSi-2、pSi-3、金属配線層M1である。量子動作する際には、各種ポリシリコン配線層pSi-2、pSi-3に電流電圧を印加するため、ポリシリコン配線抵抗によって損失が生じ、量子動作する素子qbitは発熱する。本実施の構造では、十分に冷却されている金属配線M1が、ポリシリコン配線層pSi-2、pSi-3と近い位置まで配置配線されているため、発生した損失(熱)を効率よく量子半導体QBAのチップの外部に排熱することができる。

【0044】

図８は、量子半導体QBAのチップの駆動シーケンスを示す図である。これまで説明した内容の通り、量子半導体QBAのチップを偶数側アレイQBA-evenと奇数側アレイQBA-oddの2分割とし、最初に偶数側アレイQBA-evenを量子動作させ、その動作が完了した後に奇数側アレイQBA-oddを量子動作させる。つまり、この例では、複数の領域である偶数側アレイQBA-evenと奇数側アレイQBA-oddとを交互に時分割動作させる。

【0045】

この例では、偶数側アレイQBA-evenが、クロックCKの#0，#1および#6,#7の期間において、同軸配線CXEからの制御用信号およびツイスト配線TWEからの電源電流に基づいて量子動作する。また、奇数側アレイQBA-oddが、クロックCKの#3,#4および#9,#10の期間において、同軸配線CX0からの制御用信号およびツイスト配線TWOからの電源電流に基づいて量子動作する。このように制御することで、図８に示すように、希釈冷凍機10内に配置配線される同軸配線CXEやCXOも時分割に駆動されることになる。この結果、希釈冷凍機10内で発生する損失(熱)を効率よく希釈冷凍機10外部に排出することが可能となる。また冷凍機10内の配置配線と、量子半導体QBAのチップ内部の回路ブロックの分割レイアウト（偶数側アレイQBA-even、奇数側アレイQBA-odd：図５Ａ、図５Ｂ参照）、それに伴うコネクタ（CNCXE、CNCXO、CNTWE、CNTWO：図３参照）などの配置箇所を整合させることで、配置配線（CXE、CXO、TWE、TWO）がクロスすることなくその長さを最小距離にすることができ、配線（CXE、CXO、TWE、TWO）で発生する損失を最小限に抑えることが可能となる。

【0046】

以上、上記実施例で説明したような構成とすることで、大容量量子半導体を量子動作させた際に、絶対零度に限りなく近い温度に維持できるため、量子忠実度の高い量子計算機システムを提供できる。

【0047】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0048】

上記した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【0049】

また、例えば、前記実施の形態においては、一例としてシリコン量子半導体を用いる場合ついて説明したが、本発明はこれに限定されるものではなく、超電導量子半導体などにも適用することができる。

【符号の説明】

【0050】

QCAL:量子計算機、10:希釈冷凍機、QBA:量子半導体QBA、qbit:量子動作する素子、Frame：筐体、RT-PL：室温プレート、VC:真空管、PulseTube：パルス管、50K-PL、4K-PL、PLA、PLB、mKPL：金属プレート、FGNDPLT：第１冷却用プレート（金属体）、Heatsink：ヒートシンク（第1冷凍管）、MAGNET：磁石、CXE、CXO：同軸配線、TWE、TWO：ツイスト配線、C1～C3：冷却ロッド、QFRP：プリント基板、CNCXE、CNCXO、CNTWE、CNTWO：コネクタ、CNS0、CNS1、CNS2、CNS3：高周波配線用同軸コネクタ、QBA-even：偶数側アレイ、QBA-odd：奇数側アレイ、QBAPLT：第２冷却用プレート、LD：金属リード、PAD：アルミパッド、ALIPLT：アライメントプレート、SPR：金属ピン、sqba：素子群、drv：ドライバ回路部、amp：読み出し信号増幅部、xp：制御回路部、rowdec：行デコータ、coldec：列デコータ、ctl：制御回路群、M1、M2：金属配線

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6】

【図7】

【図8】