2023-177564 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023177564

(43)【公開日】2023-12-14

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231207BHJP

   H01L 29/12 20060101ALI20231207BHJP

   H01L 29/739 20060101ALI20231207BHJP

   H01L 29/861 20060101ALI20231207BHJP

   H01L 21/28 20060101ALI20231207BHJP

   H01L 21/768 20060101ALI20231207BHJP

   H01L 21/3205 20060101ALI20231207BHJP

   H01L 29/417 20060101ALI20231207BHJP

【ＦＩ】

H01L29/78 652M

H01L29/78 652T

H01L29/78 652Q

H01L29/78 652S

H01L29/78 652F

H01L29/78 653A

H01L29/78 652J

H01L29/78 655A

H01L29/91 C

H01L29/91 F

H01L21/28 301R

H01L21/90 S

H01L21/88 T

H01L29/50 M

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022090298

(22)【出願日】2022-06-02

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】星 保幸

【テーマコード（参考）】

4M104

5F033

【Ｆターム（参考）】

4M104AA01

4M104AA03

4M104AA04

4M104BB02

4M104BB03

4M104BB05

4M104DD52

4M104DD53

4M104EE06

4M104EE17

4M104EE18

4M104GG06

4M104GG09

4M104GG18

4M104HH09

4M104HH20

5F033GG01

5F033GG02

5F033HH07

5F033HH09

5F033HH13

5F033LL04

5F033PP27

5F033PP28

5F033RR06

5F033RR22

5F033TT00

5F033VV07

5F033WW00

5F033XX14

5F033XX17

5F033XX18

5F033XX19

(57)【要約】

【課題】おもて面電極、めっき膜の局所的な腐食を抑制することができ、信頼性の高い半導体装置を提供する。
【解決手段】半導体装置５０は、半導体基体と、半導体基体の表面に設けられた第１電極と、第１電極の端部を覆う保護膜２４と、保護膜２４の開口部において、第１電極上に設けられた第２電極２０とを備える。保護膜２４と第２電極２０とが重なり合う保護膜の端部２１は、平面視で凸状部Ｃと凹状部Ｂを有し、平面視において凸状部Ｃにおける保護膜２４の曲率半径は、凹状部Ｂにおける保護膜２４の曲率半径よりも大きい。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体基体と、
前記半導体基体の表面に設けられた第１電極と、
前記第１電極の端部を覆う保護膜と、
前記保護膜の開口部において、前記第１電極上に設けられた第２電極と、
を備え、
前記保護膜と前記第２電極とが重なり合う前記保護膜の端部は、平面視で凸状部と凹状部を有し、
平面視において前記凸状部における前記保護膜の曲率半径は、前記凹状部における前記保護膜の曲率半径よりも大きいことを特徴とする半導体装置。

【請求項2】

前記凸状部における前記保護膜の曲率半径は、５００μｍ以下であり、前記凹状部における前記保護膜の曲率半径は、２０μｍ以上であることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記凸状部における前記保護膜の曲率半径と前記凹状部における前記保護膜の曲率半径との差は、１０μｍ以上４０μｍ以下であることを特徴とする請求項１に記載の半導体装置。

【請求項4】

前記凹状部における前記保護膜の曲率半径に対する前記凸状部における前記保護膜の曲率半径の比率は、２倍以上５倍以下であることを特徴とする請求項１に記載の半導体装置。

【請求項5】

前記保護膜の端部は、平面視で直線部を有し、
前記直線部において前記保護膜が前記第１電極と重なる長さは、前記凹状部において前記保護膜が前記第１電極と重なる長さより長く、前記凸状部において前記保護膜が前記第１電極と重なる長さよりも短いことを特徴とする請求項１に記載の半導体装置。

【請求項6】

前記凸状部において前記保護膜が前記第１電極と重なる長さと前記凹状部において前記保護膜が前記第１電極と重なる長さとの差は、前記凸状部における前記保護膜の曲率半径と前記凹状部における前記保護膜の曲率半径との差と同じであることを特徴とする請求項５に記載の半導体装置。

【請求項7】

前記第１電極は、アルミニウムを含む合金であり、
前記第２電極は、ニッケルを含む合金であり、
前記保護膜は、ポリイミド膜であることを特徴とする請求項１～６のいずれか一つに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体装置に関する。

【背景技術】

【0002】

パワー半導体モジュールは、１つまたは複数の半導体装置を内蔵して、直流と交流の変換、直流同士、または交流同士の電圧電流変換接続の一部または全体を構成し、かつ、半導体装置と積層基板または金属基板との間が電気的に絶縁された構造を持つパワー半導体デバイスである。パワー半導体モジュールは、産業用途としてエレベータなどのモータ駆動制御インバータなどに使われている。さらに近年では、車載用モータ駆動制御インバータに広く用いられるようになっている。車載用インバータでは、燃費向上のため小型・軽量化や、エンジンルーム内の駆動用モータ近傍に配置されることから、高温動作での長期信頼性が求められる。

【0003】

パワー半導体モジュールに採用される半導体装置には、例えばＳｉ（珪素）あるいはＳｉＣ（炭化珪素）を基材とする半導体素子が使用されることが多い。図６は、従来の半導体装置の構造を示す上面図である。図６に示すように、半導体装置１５０には、オン状態のときに電流が流れる活性領域１４０と、活性領域１４０の周囲を囲んで耐圧を保持するエッジ終端領域１４１からなり、活性領域１４０には、例えば、Ａｌ（アルミニウム）からなるおもて面電極（不図示）およびゲート電極パッド１２２が設けられている。半導体装置１５０は、例えば、半導体基板上にＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造（素子構造）が形成されている半導体素子である。

【0004】

半導体素子のおもて面電極周囲には、半導体素子内部へのイオンの拡散を防止し、半導体素子を絶縁するための保護膜として、おもて面電極上にポリイミド膜（パッシベーション膜）１２４が成膜されている。従来、保護膜として、ＳｉＮ（窒化シリコン）膜、無機材料が使用されているが、有機材料であるポリイミド膜１２４が多く使用されている。ポリイミド膜１２４は、スピンコート法やインクジェット法などの湿式方式で成膜が行われ、無機材料の成膜よりもポリイミド膜１２４の成膜は簡易であるという効果がある。

【0005】

また、リードフレーム配線（不図示）をおもて面電極にはんだ（不図示）で接合しやすくするために、ポリイミド膜１２４の開口部にＮｉ（ニッケル）等のめっき膜１２０が設けられる。ポリイミド膜１２４は、めっき膜１２０をめっき法でＮｉ等を形成する際、めっき膜１２０がおもて面電極上に選択的に析出するよう、マスクとしての機能を有する。めっき膜１２０は、ポリイミド膜の端部１２１で、ポリイミド膜１２４上に一部が重なっている。

【0006】

おもて面電極上のポリイミド膜の端部１２１の形状を平面視において外側へ膨らむ凸形状の部分を含むようにして、この部分のＲ（曲率半径）を２００μｍ以上とする方法が公知である（例えば、下記特許文献１参照）。これにより、応力が緩和されて、おもて面電極上のポリイミド膜１２４の開口部に形成されるめっき膜１２０と、ポリイミド膜１２４との密着性が向上し、Ａｌからなるおもて面電極とＮｉからなるめっき膜１２０との電極腐食を抑制できる。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特許第６９０６６８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

従来の半導体装置１５０では、半導体装置の信頼性をさらに向上させるために、メイン半導体素子と同一の半導体基板に、電流センス部（不図示）、温度センス部（不図示）および過電圧保護部（不図示）等の高機能領域を配置する半導体装置が提案されている。このような高機能領域を配置する場合、ポリイミド膜の端部１２１で４隅以外にも凸形状が形成され、凸形状が複数のパターンとなる。

【0009】

しかしながら、上述した従来の方法では、おもて面電極の形状が略矩形で、ポリイミド膜の端部１２１で凸形状が単独のパターンのみに対応し、凸形状が複数のパターンに対応していない。このため、めっき膜１２０とポリイミド膜１２４との密着性が弱くなる部分ができ、この部分のめっき膜１２０とポリイミド膜１２４との境界に空隙が発生し、この空隙部分より、Ａｌからなるおもて面電極、Ｎｉからなるめっき膜１２０が局所的に腐食し、信頼性が低下するという課題がある。

【0010】

この発明は、上述した従来技術による問題点を解消するため、おもて面電極、めっき膜の局所的な腐食を抑制することができ、信頼性の高い半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0011】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、半導体基体と、前記半導体基体の表面に設けられた第１電極と、前記第１電極の端部を覆う保護膜と、前記保護膜の開口部において、前記第１電極上に設けられた第２電極と、を備える。前記保護膜と前記第２電極とが重なり合う前記保護膜の端部は、平面視で凸状部と凹状部を有し、平面視において前記凸状部における前記保護膜の曲率半径は、前記凹状部における前記保護膜の曲率半径よりも大きい。

【0012】

また、この発明にかかる半導体装置は、上述した発明において、前記凸状部における前記保護膜の曲率半径は、５００μｍ以下であり、前記凹状部における前記保護膜の曲率半径は、２０μｍ以上であることを特徴とする。

【0013】

また、この発明にかかる半導体装置は、上述した発明において、前記凸状部における前記保護膜の曲率半径と前記凹状部における前記保護膜の曲率半径との差は、１０μｍ以上４０μｍ以下であることを特徴とする。

【0014】

また、この発明にかかる半導体装置は、上述した発明において、前記凹状部における前記保護膜の曲率半径に対する前記凸状部における前記保護膜の曲率半径の比率は、２倍以上５倍以下であることを特徴とする。

【0015】

また、この発明にかかる半導体装置は、上述した発明において、前記保護膜の端部は、平面視で直線部を有し、前記直線部において前記保護膜が前記第１電極と重なる長さは、前記凹状部において前記保護膜が前記第１電極と重なる長さより長く、前記凸状部において前記保護膜が前記第１電極と重なる長さよりも短いことを特徴とする。

【0016】

また、この発明にかかる半導体装置は、上述した発明において、前記凸状部において前記保護膜が前記第１電極と重なる長さと前記凹状部において前記保護膜が前記第１電極と重なる長さとの差は、前記凸状部における前記保護膜の曲率半径と前記凹状部における前記保護膜の曲率半径との差と同じであることを特徴とする。

【0017】

また、この発明にかかる半導体装置は、上述した発明において、前記第１電極は、アルミニウムを含む合金であり、前記第２電極は、ニッケルを含む合金であり、前記保護膜は、ポリイミド膜であることを特徴とする。

【0018】

上述した発明によれば、ポリイミド膜の端部の凸状の部分の曲率半径をポリイミド膜の端部の凹状の部分の曲率半径より大きくしている。これにより、クラックや、めっき膜形成後の応力を緩和でき、特にめっき膜とポリイミド膜との密着が弱くなる部分の境界に発生する空隙を抑制でき、おもて面電極、めっき膜が局所的に腐食することを抑制でき、信頼性の高い半導体装置を提供できる。

【発明の効果】

【0019】

本発明にかかる半導体装置によれば、おもて面電極、めっき膜の局所的な腐食を抑制することができ、信頼性が高い。

【図面の簡単な説明】

【0020】

【図1】実施の形態にかかる半導体装置の構造を示す上面図である。

【図2】実施の形態にかかる半導体装置の構造を示す図１の直線状の部分Ａの断面図である。

【図3】実施の形態にかかる半導体装置の構造を示す図１の凹状の部分Ｂの断面図である。

【図4】実施の形態にかかる半導体装置の構造を示す図１の凸状の部分Ｃの断面図である。

【図5】実施の形態にかかる半導体装置の半導体基体の構造を示す断面図である。

【図6】従来の半導体装置の構造を示す上面図である。

【発明を実施するための形態】

【0021】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。そして、同じまたは同等との記載は製造におけるばらつきを考慮して５％以内まで含むとするのがよい。

【0022】

（実施の形態）
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。図１は、実施の形態にかかる半導体装置の構造を示す上面図である。図１に示す実施の形態にかかる半導体装置５０は、オン状態で半導体基板の深さ方向にドリフト電流が流れる縦型半導体素子であってよい。

【0023】

半導体装置５０は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）、あるいはダイオードチップ等の半導体素子である。

【0024】

活性領域４０はオン状態で電流が流れる領域であり、エッジ終端領域４１は、活性領域４０の周囲を囲み、半導体装置５０のおもて面側の電界を緩和して耐圧を保持する。エッジ終端領域４１には、例えばフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造等の耐圧構造（不図示）が配置される。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。

【0025】

活性領域４０には、半導体装置５０のオン時に主電流が流れるメイン有効領域（不図示）や、半導体装置５０を保護・制御するための回路部（不図示）が配置される。メイン有効領域は、例えば略矩形状の平面形状を有し、活性領域４０の大半の表面積を占めている。回路部は、例えば、電流センス部、温度センス部、過電圧保護部および演算回路部等の高機能部である。

【0026】

メイン有効領域上におもて面電極（第１電極）１２が設けられる。おもて面電極１２は、後述するめっき膜２０およびポリイミド膜（保護膜）２４に覆われているため、図１では図示されていない（図２～図４参照）。おもて面電極１２は、ＭＯＳＦＥＴの場合、ソース電極であり、ＩＧＢＴ場合、エミッタ電極であり、例えば、ＡｌＳｉ（アルミニウムシリコン合金）で形成される。なお、おもて面電極１２はＡｌＳｉに限定されるものではない。

【0027】

おもて面電極１２上にポリイミド膜２４が成膜されている。ポリイミド膜２４の開口部内に、リードフレーム配線（不図示）をおもて面電極１２にはんだ（不図示）で接合しやすくするために、めっき膜（第２電極）２０が設けられている。ポリイミド膜２４は、保護膜として機能する樹脂膜である。樹脂膜は、ポリイミド膜に限らず、他の有機樹脂膜であってもよく、ＳｉＮ（窒化シリコン）膜との無機材料でもよい。

【0028】

めっき膜２０は、ＮｉまたはＮｉＰ（ニッケルリン）やＮｉＢ（ニッケルボロン）などのＮｉ合金でもよく、銅やアルミニウムや金でもよい。また、これらの積層膜でもよい。また、Ｎｉめっき膜の上にさらにＡｕめっき膜を形成してもよい。めっき膜２０は、ポリイミド膜の端部２１で、ポリイミド膜２４上に重なっている（図２～図４参照）。

【0029】

おもて面電極１２は、他の回路部に比べて電流能力が大きいため、メイン有効領域のほぼ全面を覆う。おもて面電極１２は、他の電極パッドと離れて配置されている。他の電極パッドは、例えば略矩形状の平面形状であり、外部端子電極やワイヤの接合に必要な表面積を有する。他の電極パッドは、例えば、ゲート電極パッド２２、電流センス部の電極パッド、温度センス部のカソードパッド、アノードパッド、過電圧保護部の電極パッドおよび演算回路部の電極パッド等である。

【0030】

図１には、おもて面電極１２以外の電極パッドとして、ゲート電極パッド２２および温度センス部の、カソードパッド、アノードパッドからなる信号電極パッド２３を示す。おもて面電極１２以外の電極パッドは、この構成に限らず、ゲート電極パッド２２が複数の構成であったり、信号電極パッド２３が複数の構成であったり、電流センス部の電極パッド、過電圧保護部の電極パッドおよび演算回路部の電極パッド等であってもよい。

【0031】

このように、半導体装置５０の活性領域４０には、おもて面電極１２以外の電極パッドが設けられるため、ポリイミド膜の端部２１は、おもて面電極１２以外の電極パッドを避ける形状に形成されている。このため、ポリイミド膜の端部２１には、平面視で凸状の部分や凹状の部分が形成される。例えば、図１の直線状の部分Ａ、図１の凹状の部分Ｂ、図１の凸状の部分Ｃおよび図１の角の部分Ｄが形成される。ここで、図１では、めっき膜２０、ポリイミド膜の端部２１は、片側のみ描かれているが、反対側にもめっき膜２０、ポリイミド膜の端部２１が形成されてもよいし、図１のように片側のみめっき膜２０、ポリイミド膜の端部２１が形成されてもよい。

【0032】

実施の形態では、ポリイミド膜の端部２１の部分の形状が、凹状であるか凸状であるかによって、平面視においてポリイミド膜の曲率半径Ｒを変えている。具体的には、ポリイミド膜の端部２１の凸状の部分Ｃの曲率半径Ｒ２をポリイミド膜の端部２１の凹状の部分Ｂの曲率半径Ｒ１より大きくしている（Ｒ２＞Ｒ１）。例えば、ポリイミド膜２４を形成する際のサイドエッチング量を変えて断面形状差を最適化することにより、曲率半径Ｒを変えている。また、凸状の部分Ｃの曲率半径Ｒ２は、５００μｍ以下であることが好ましく、２０μｍ以上１８０μｍ以下であることがより好ましく、凹状の部分Ｂの曲率半径Ｒ１は、２０μｍ以上であることが好ましく、２０μｍ以上２００μｍ以下であることがより好ましい。角の部分Ｄの曲率半径は、凹状の部分Ｂの曲率半径Ｒ１と同じことが好ましい。

【0033】

さらに、凸状の部分Ｃの曲率半径Ｒ２と凹状の部分Ｂの曲率半径Ｒ１の差（Ｒ２－Ｒ１）は、１０μｍ以上４０μｍ以下であることが好ましく、または、凹状の部分Ｂの曲率半径Ｒ１に対する凸状の部分Ｃの曲率半径Ｒ２の比率（Ｒ２／Ｒ１）は、２倍以上５倍以下であることが好ましい。

【0034】

ポリイミド膜の端部２１の形状によって、ポリイミド膜２４にかかる応力差があり、凸状の部分Ｃでは応力がより多くかかり、めっき膜２０とポリイミド膜２４との密着が弱くなっている。このため、実施の形態では、応力がより多くかかる凸状の部分Ｃの曲率半径Ｒ２を大きくすることにより、クラックや、めっき膜２０形成後の応力を緩和でき、特にめっき膜２０とポリイミド膜２４との密着が弱くなる部分の境界に発生する空隙を抑制でき、おもて面電極１２、めっき膜２０が局所的に腐食することを抑制でき、信頼性の高い半導体装置を提供できる。

【0035】

図２は、実施の形態にかかる半導体装置の構造を示す図１の直線状の部分Ａの断面図である。図３は、実施の形態にかかる半導体装置の構造を示す図１の凹状の部分Ｂの断面図である。図４は、実施の形態にかかる半導体装置の構造を示す図１の凸状の部分Ｃの断面図である。図２は、図１のａ－ａ’部分の断面図であり、図３は、図１のｂ－ｂ’部分の断面図であり、図４は、図１のｃ－ｃ’部分の断面図である。

【0036】

図２～図４に示すように、半導体基体１８上におもて面電極１２とポリイミド膜２４が設けられる。ポリイミド膜２４は、おもて面電極１２の一部を覆い、おもて面電極１２上のポリイミド膜２４が覆っていない開口部にめっき膜２０が設けられる。ポリイミド膜２４およびめっき膜２０は、ともに断面が傾斜しており、めっき膜２０の一部は、ポリイミド膜の端部２１上に重なっている。このポリイミド膜２４とおもて面電極１２とが重なる長さは、直線状の部分Ａの長さをＬ１、凹状の部分Ｂの長さをＬ２、凸状の部分Ｃの長さをＬ３とすると、Ｌ２＜Ｌ１＜Ｌ３の関係が成り立つ。つまり、直線状の部分Ａの長さＬ１は、凹状の部分Ｂの長さＬ２より長く、凸状の部分Ｃの長さＬ３が、直線状の部分Ａの長さＬ１より長くなっている。また、凸状の部分Ｃの長さＬ３と凹状の部分Ｂの長さＬ２との差は、曲率半径の差と同じであり、Ｒ２－Ｒ１＝Ｌ３－Ｌ２となっていることが好ましい。同じであることは、Ｒ２－Ｒ１とＬ３－Ｌ２とが厳密に一致していなくとも、誤差１０％以内で一致していればよい。

【0037】

半導体基体１８は、半導体基板上に設けられた複数の半導体層から構成される。図５は、実施の形態にかかる半導体装置の半導体基体の構造を示す断面図である。図５では、炭化珪素（ＳｉＣ）を用いて作製（製造）されたトレンチ型ＭＯＳＦＥＴ７０の場合の半導体基体１８を示す。

【0038】

図５に示すように、実施の形態にかかる半導体装置は、ｎ⁺型炭化珪素基板１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ^-型炭化珪素エピタキシャル層２が堆積されている。

【0039】

ｎ⁺型炭化珪素基板１は、炭化珪素単結晶基板である。ｎ^-型炭化珪素エピタキシャル層２は、ｎ⁺型炭化珪素基板１よりも低い不純物濃度であり、例えば低濃度ｎ型ドリフト層である。ｎ^-型炭化珪素エピタキシャル層２の、ｎ⁺型炭化珪素基板１側に対して反対側の表面には、ｎ型高濃度領域５が設けられていてもよい。ｎ型高濃度領域５は、ｎ⁺型炭化珪素基板１よりも低くｎ^-型炭化珪素エピタキシャル層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。

【0040】

ｎ^-型炭化珪素エピタキシャル層２の、ｎ⁺型炭化珪素基板１側に対して反対側の表面には、ｐ型ベース層６が設けられている。以下、ｎ⁺型炭化珪素基板１とｎ^-型炭化珪素エピタキシャル層２とｎ型高濃度領域５とｐ型ベース層６とが半導体基体（炭化珪素からなる半導体基板）１８となる。

【0041】

ｎ⁺型炭化珪素基板１の第２主面（裏面、すなわち半導体基体１８の裏面）には、裏面電極１３となるドレイン電極が設けられている。裏面電極１３の表面には、ドレイン電極パッド（不図示）が設けられている。

【0042】

炭化珪素半導体基体の第１主面側（ｐ型ベース層６側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層６のｎ⁺型炭化珪素基板１側に対して反対側（半導体基体の第１主面側）の表面からｐ型ベース層６を貫通してｎ型高濃度領域５（ｎ型高濃度領域５を設けない場合にはｎ^-型炭化珪素エピタキシャル層２、以下単に（２）と記載する）に達する。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型高濃度領域５（２）およびｐ型ベース層６と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（後述するおもて面電極１２が設けられている側）からおもて面電極１２側に突出していてもよい。

【0043】

ｎ型高濃度領域５（２）のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、トレンチ１６の間に、第１ｐ⁺型ベース領域３が設けられている。また、ｎ型高濃度領域５（２）内に、トレンチ１６の底部と深さ方向（おもて面電極１２から裏面電極１３への方向）に対向する位置に第２ｐ⁺型ベース領域４が設けられている。第１ｐ⁺型ベース領域３は、第２ｐ⁺型ベース領域４と同じ厚さの下部第１ｐ⁺型ベース領域３ａと、下部第１ｐ⁺型ベース領域３ａおよびｐ型ベース層６と接する上部第１ｐ⁺型ベース領域３ｂとから構成されている。第２ｐ⁺型ベース領域４の幅は、トレンチ１６の幅と同じかそれよりも広い。トレンチ１６の底部は、第２ｐ⁺型ベース領域４に達してもよいし、ｐ型ベース層６と第２ｐ⁺型ベース領域４に挟まれたｎ型高濃度領域５（２）内に位置していてもよい。

【0044】

また、ｎ^-型炭化珪素エピタキシャル層２内に、トレンチ１６間の第１ｐ⁺型ベース領域３よりも深い位置にｎ型高濃度領域５（２）よりピーク不純物濃度が高いｎ⁺型領域１７が設けられる。なお、深い位置とは、第１ｐ⁺型ベース領域３よりもドレイン電極１３に近い位置のことである。

【0045】

ｐ型ベース層６の内部には、炭化珪素半導体基体１８の第１主面側にｎ⁺型ソース領域７が選択的に設けられている。また、ｐ⁺型コンタクト領域８が選択的に設けられていてもよい。ｎ⁺型ソース領域７の不純物濃度は、ｎ^-型炭化珪素エピタキシャル層２の不純物濃度よりも高い。またｐ⁺型コンタクト領域８の不純物濃度は、ｐ型ベース層６の不純物濃度よりも高い。

【0046】

層間絶縁膜１１は、半導体基体１８の第１主面側の全面に、トレンチ１６に埋め込まれたゲート電極１０を覆うように設けられている。ソース電極となるおもて面電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ⁺型ソース領域７およびｐ型ベース層６に接する。また、ｐ⁺型コンタクト領域８が設けられる場合、おもて面電極１２は、ｎ⁺型ソース領域７およびｐ⁺型コンタクト領域８に接する。おもて面電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。おもて面電極１２上には、ソース電極パッド（不図示）が設けられている。おもて面電極１２と層間絶縁膜１１との間に、例えばおもて面電極１２からゲート電極１０側への金属原子の拡散を防止するバリアメタル（不図示）が設けられていてもよい。

【0047】

また、ゲート電極パッド２２や信号電極パッド２３が設けられている領域では、ＭＯＳゲート構造が形成されず、半導体基体１８上に層間絶縁膜１１が設けられ、半導体基体１８が、ゲート電極パッド２２や信号電極パッド２３と絶縁している。信号電極パッド２３は、例えば、電流センス部や温度センス部と接続される電極パッドである。

【0048】

以上、説明したように、実施の形態によれば、ポリイミド膜の端部の凸状の部分の曲率半径をポリイミド膜の端部の凹状の部分の曲率半径より大きくしている。これにより、クラックや、めっき膜形成後の応力を緩和でき、特にめっき膜とポリイミド膜との密着が弱くなる部分の境界に発生する空隙を抑制でき、おもて面電極、めっき膜が局所的に腐食することを抑制でき、信頼性の高い半導体装置を提供できる。

【0049】

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、半導体として、炭化珪素（ＳｉＣ）の他、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）などの半導体にも適用可能である。

【産業上の利用可能性】

【0050】

以上のように、本発明にかかる半導体装置は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。

【符号の説明】

【0051】

１ ｎ⁺型炭化珪素基板
２ ｎ^-型炭化珪素エピタキシャル層
３ 第１ｐ⁺型ベース領域
３ａ 下部第１ｐ⁺型ベース領域
３ｂ 上部第１ｐ⁺型ベース領域
４ 第２ｐ⁺型ベース領域
５ ｎ型高濃度領域
６ ｐ型ベース層
７ ｎ⁺型ソース領域
８ ｐ⁺型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２、１１２ おもて面電極
１３ 裏面電極
１６ トレンチ
１７ ｎ⁺型領域
１８ 半導体基体
２０、１２０ めっき膜
２１、１２１ ポリイミド膜の端部
２２、１２２ ゲート電極パッド
２３ 信号電極パッド
２４、１２４ ポリイミド膜
４０、１４０ 活性領域
４１、１４１ エッジ終端領域
５０、１５０ 半導体装置
７０ トレンチ型ＭＯＳＦＥＴ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】