特開 2023-177592 半導体装置、および表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023177592

(43)【公開日】2023-12-14

(54)【発明の名称】半導体装置、および表示装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20231207BHJP

   H01L 21/336 20060101ALI20231207BHJP

   H01L 29/423 20060101ALI20231207BHJP

   H01L 29/417 20060101ALI20231207BHJP

   H01L 21/28 20060101ALI20231207BHJP

   H01L 21/8234 20060101ALI20231207BHJP

   H01L 27/088 20060101ALI20231207BHJP

【ＦＩ】

H01L29/78 617M

H01L29/78 618B

H01L29/78 616V

H01L29/78 619A

H01L29/78 616U

H01L29/78 617L

H01L29/78 617N

H01L29/58 G

H01L29/50 M

H01L21/28 301B

H01L21/28 301R

H01L27/088 E

H01L27/088 331E

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2022090332

(22)【出願日】2022-06-02

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110000408

【氏名又は名称】弁理士法人高橋・林アンドパートナーズ

(72)【発明者】

【氏名】池田 雅延

(72)【発明者】

【氏名】尾関 芳孝

【テーマコード（参考）】

4M104

5F048

5F110

【Ｆターム（参考）】

4M104AA01

4M104AA03

4M104AA08

4M104AA09

4M104BB02

4M104BB04

4M104BB05

4M104BB07

4M104BB13

4M104BB14

4M104BB30

4M104BB36

4M104CC01

4M104CC05

4M104EE18

4M104FF17

4M104FF18

4M104GG08

4M104HH16

5F048AC01

5F048AC03

5F048BA14

5F048BA16

5F048BA19

5F048BA20

5F048BB09

5F048BB12

5F048BB13

5F048BC06

5F048BC18

5F048BE03

5F048BF02

5F048BF07

5F048BF15

5F048BF16

5F048CB01

5F048CB03

5F048CB04

5F048DA25

5F110AA03

5F110BB01

5F110BB02

5F110BB11

5F110CC02

5F110CC07

5F110DD01

5F110DD02

5F110DD03

5F110DD04

5F110DD05

5F110DD13

5F110DD14

5F110DD15

5F110DD17

5F110EE01

5F110EE02

5F110EE03

5F110EE04

5F110EE06

5F110EE14

5F110EE15

5F110EE30

5F110FF02

5F110GG01

5F110GG02

5F110GG12

5F110GG13

5F110GG14

5F110GG15

5F110HJ01

5F110HK01

5F110HK02

5F110HK03

5F110HK04

5F110HK06

5F110HK21

5F110HK22

5F110HL02

5F110HL03

5F110HL04

5F110HL06

5F110HL07

5F110NN03

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN28

5F110NN35

5F110NN44

5F110NN46

5F110NN74

5F110NN78

(57)【要約】

【課題】時定数の低減された半導体装置を提供することを課題の一つとする。また、信頼性が高く、かつ安価な半導体装置を提供することを課題の一つとする。
【解決手段】半導体装置は、第１ゲート電極と、第１ゲート電極と接する第１ゲート絶縁膜と、第１ゲート絶縁膜と接する酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、第１ゲート電極、ソース電極、およびドレイン電極は、マンガン（Ｍｎ）を含む銅（Ｃｕ）で構成される電極、銅を含む層およびチタン（Ｔｉ）を含む層の積層構造を有する電極、またはチタンを含む層およびアルミニウム（Ａｌ）を含む層の積層構造を有する電極のいずれかであり、第１ゲート電極は、前記ソース電極および前記ドレイン電極と異なる金属を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１ゲート電極と、
前記第１ゲート電極と接する第１ゲート絶縁膜と、
前記第１ゲート絶縁膜と接する酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、
を有し、
前記第１ゲート電極、前記ソース電極、および前記ドレイン電極は、マンガン（Ｍｎ）を含む銅（Ｃｕ）で構成される電極、銅を含む層およびチタン（Ｔｉ）を含む層の積層構造を有する電極、またはチタンを含む層およびアルミニウム（Ａｌ）を含む層の積層構造を有する電極のいずれかであり、
前記第１ゲート電極は、前記ソース電極および前記ドレイン電極と異なる金属を含む、
半導体装置。

【請求項2】

前記酸化物半導体層と接する第１絶縁膜をさらに有し、
前記第１絶縁膜は、酸化ケイ素を有する、請求項１に記載の半導体装置。

【請求項3】

前記ソース電極および前記ドレイン電極は、２層以上の積層構造を有し、
前記積層構造において前記酸化物半導体層に最も近い層の厚さは、前記酸化物半導体層から最も遠い層の厚さより大きい、請求項１に記載の半導体装置。

【請求項4】

前記最も遠い層および前記最も近い層との間に層をさらに有し、
前記最も遠い層および前記最も近い層は、チタンを有し、
前記最も遠い層および前記最も近い層との間の層は、アルミニウムを有する、請求項３に記載の半導体装置。

【請求項5】

前記第１ゲート電極は、マンガン（Ｍｎ）を含有する銅（Ｃｕ）で構成される、請求項１に記載の半導体装置。

【請求項6】

前記第１絶縁膜に接する第２絶縁膜をさらに有し、
前記第２絶縁膜の膜密度は、前記第１絶縁膜の膜密度より小さい、請求項２に記載の半導体装置。

【請求項7】

前記ソース電極および前記ドレイン電極と前記酸化物半導体層との間にそれぞれ電極パッドをさらに有し、
前記電極パッドは、チタンを有し、
前記ソース電極および前記ドレイン電極は、チタンおよびアルミニウムを有し、
前記ソース電極および前記ドレイン電極の厚さは、前記電極パッドの厚さより大きい、請求項１に記載の半導体装置。

【請求項8】

ケイ素を有する半導体層と、
前記半導体層と電気的に接続する配線と、をさらに有し、
前記酸化物半導体層は、前記半導体層より上層に配置され、
前記配線の一部は前記第１ゲート電極であり、
前記配線は、マンガン（Ｍｎ）を含有する銅（Ｃｕ）で構成される、請求項１に記載の半導体装置。

【請求項9】

ケイ素を有する半導体層と、
前記半導体層と重畳する第２ゲート電極と、
前記第１絶縁膜と接する第２絶縁膜と、をさらに有し、
前記第１ゲート電極と前記第２ゲート電極は同一層に配置され、
前記酸化物半導体層は、前記半導体層より上層に配置され、
前記第２絶縁膜の膜密度は、前記第１絶縁膜の膜密度より大きい、請求項２に記載の半導体装置。

【請求項10】

前記第２絶縁膜は、窒化ケイ素を有する、請求項９に記載の半導体装置。

【請求項11】

第１ゲート電極と、
前記第１ゲート電極と接する第１ゲート絶縁膜と、
前記第１ゲート絶縁膜と接する酸化物半導体層と、
前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、
前記第１ゲート電極に対し前記酸化物半導体層を挟んで設けられる第２ゲート電極と、
前記第２ゲート電極および前記酸化物半導体層と接する第２ゲート絶縁膜と、を有し、
前記第１ゲート電極、前記ソース電極、前記ドレイン電極、および前記第２ゲート電極は、マンガン（Ｍｎ）を含む銅（Ｃｕ）で構成される電極、銅を含む層およびチタン（Ｔｉ）を含む層の積層構造を有する電極、またはチタンを含む層およびアルミニウム（Ａｌ）を含む層の積層構造を有する電極のいずれかであり、
前記第１ゲート電極および前記第２ゲート電極の少なくとも一方は、前記ソース電極および前記ドレイン電極と異なる金属を含む、半導体装置。

【請求項12】

前記第２ゲート電極および前記第２ゲート絶縁膜と接する第１絶縁膜をさらに有し、
前記第１絶縁膜は、酸化ケイ素を有する、請求項１１に記載の半導体装置。

【請求項13】

前記ソース電極および前記ドレイン電極の少なくとも一方は、２層以上の積層構造を有し、
前記積層構造において前記酸化物半導体層に最も近い層の厚さは、前記酸化物半導体層から最も遠い層の厚さより大きい、請求項１１に記載の半導体装置。

【請求項14】

前記最も遠い層および前記最も近い層との間に層をさらに有し、
前記最も遠い層および前記最も近い層は、チタンを有し、
前記最も遠い層および前記最も近い層との間の層は、アルミニウムを有する、請求項１３に記載の半導体装置。

【請求項15】

前記第１ゲート電極および前記第２ゲート電極は、マンガン（Ｍｎ）を含有する銅（Ｃｕ）で構成される、請求項１１に記載の半導体装置。

【請求項16】

前記第１絶縁膜に接する第２絶縁膜をさらに有し、
前記第２絶縁膜の膜密度は、前記第１絶縁膜の膜密度より小さい、請求項１２に記載の半導体装置。

【請求項17】

前記第１ゲート電極に接する第３絶縁膜と、
前記第３絶縁膜に接する第４絶縁膜と、をさらに有し、
前記第４絶縁膜の膜密度は、前記第３絶縁膜の膜密度より小さい、請求項１６に記載の半導体装置。

【請求項18】

前記ソース電極および前記ドレイン電極と前記酸化物半導体層との間に電極パッドをさらに有し、
前記電極パッドは、チタンを有し、
前記ソース電極および前記ドレイン電極は、チタンおよびアルミニウムを有し、
前記ソース電極および前記ドレイン電極の厚さは、前記電極パッドの厚さより大きい、請求項１１に記載の半導体装置。

【請求項19】

ケイ素を有する半導体層と、
前記半導体層と電気的に接続する配線と、をさらに有し、
前記酸化物半導体層は、前記半導体層より上層に配置され、
前記配線の一部は前記第１ゲート電極であり、
前記配線は、マンガン（Ｍｎ）を含有する銅（Ｃｕ）で構成される、請求項１１に記載の半導体装置。

【請求項20】

ケイ素を有する半導体層をさらに有し、
前記第３絶縁膜は、前記半導体層および前記第１ゲート絶縁膜との間に位置する、請求項１７に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一実施形態は、半導体装置および表示装置に関する。特に酸化物半導体を含む半導体装置、および表示装置に関する。

【背景技術】

【0002】

近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置において、大画面化および高精細化に伴い、これまでアモルファスシリコン等のシリコン系半導体材料がトランジスタに用いられてきたが、それに替わり酸化物半導体を用いたトランジスタの開発が進められている（例えば、特許文献１参照）。

【0003】

表示装置の大型化および高精細化には、トランジスタのオンオフ時における出力電圧の一定レベルに達するまでの時間（時定数）が短いことが必須である。出力電圧の一定レベルに達するまでの時間を短くするには、トランジスタのオン電流の向上およびトランジスタの出力端子に接続される配線の時定数の低減、つまり配線容量の低減が必要となる。

【0004】

しかし、酸化物半導体を用いたトランジスタの製造工程における、加熱処理（アニール）工程によって、トランジスタに用いられる絶縁膜等から水や水素が排出され、それらの水や水素によって酸化物半導体は還元され、半導体ではなく導体のようなふるまいをしてしまう問題があった。

【0005】

さらに、表示装置の大型化により、表示装置に用いられる配線が長くなり、配線の抵抗を無視できなくなる。したがって、表示装置には、低抵抗な配線を用いることが必須となる。しかしながら、低抵抗な配線に用いることができる金属は酸化されやすい傾向にあり、したがって、配線抵抗を下げるために、それら金属に対して十分な還元処理を行うことが必要となる。還元処理には、還元性のガスが用いた処理があるが、還元性のガスからの水素等が拡散し酸化物半導体にまで到達すると、酸化物半導体が導体のような特性を示してしまう問題があった。また、低抵抗な配線を用いるため、これまでのトランジスタの製造に用いていない材料の導入が必要となり、高価な設備投資が必要となる問題があった。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００６－１６５５２８号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明に係る一実施形態は、上記問題に鑑み、信頼性の高い半導体装置および表示装置を提供することを課題の一つとする。また、本発明に係る一実施形態は、時定数の低減された半導体装置および表示装置を提供することを課題の一つとする。さらに、本発明に係る一実施形態は、安価な半導体装置および表示装置を提供することを課題の一つとする。

【課題を解決するための手段】

【0008】

本発明の一実施形態に係る半導体装置は、第１ゲート電極と、第１ゲート電極と接する第１ゲート絶縁膜と、第１ゲート絶縁膜と接する酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、第１ゲート電極、ソース電極、およびドレイン電極は、マンガン（Ｍｎ）を含む銅（Ｃｕ）で構成される電極、銅を含む層およびチタン（Ｔｉ）を含む層の積層構造を有する電極、またはチタンを含む層およびアルミニウム（Ａｌ）を含む層の積層構造を有する電極のいずれかであり、第１ゲート電極は、ソース電極およびドレイン電極と異なる金属を含む。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施形態に係る半導体装置の模式的な断面図である。

【図2】本発明の一実施形態に係る半導体装置の模式的な断面図である。

【図3】本発明の一実施形態に係る半導体装置の模式的な断面図である。

【図4】本発明の一実施形態に係る半導体装置の模式的な断面図である。

【図5】本発明の一実施形態に係る半導体装置の模式的な断面図である。

【図6】本発明の一実施形態に係る表示装置の模式的な斜視図である。

【発明を実施するための形態】

【0010】

以下、本発明に係る各実施形態について、図面を参照しつつ説明する。なお、各実施形態はあくまで一例にすぎず、当業者が、発明の主旨を保ちつつ適宜変更することによって容易に想到し得るものについても、当然に本発明の範囲に含有される。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。

【0011】

本明細書において「αはＡ、ＢまたはＣを含む」、「αはＡ、ＢおよびＣのいずれかを含む」、「αはＡ、ＢおよびＣからなる群から選択される一つを含む」、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。

【0012】

本明細書において、説明の便宜上、「上」または「上方」もしくは「下」または「下方」という語句を用いて説明するが、原則として、構造物が形成される基板を基準とし、基板から構造物に向かう方向を「上」または「上方」とする。逆に、構造物から基板に向かう方向を「下」または「下方」とする。したがって、基板上の発光素子という表現において、発光素子の基板側の面が下面となり、その反対側の面が上面となる。また、基板上の発光素子という表現においては、基板と発光素子との上下関係を説明しているに過ぎず、基板と発光素子との間に他の部材が配置されていてもよい。さらに、「上」または「上方」もしくは「下」または「下方」の語句は、複数の層が積層された構造における積層順を意味するものであり、平面視において重畳する位置関係になくてもよい。

【0013】

本明細書において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。

【0014】

本明細書において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって本明細書では、これら複数の膜は同一層に存在しているものと定義する。

【0015】

本明細書において、「表示装置」とは、表示素子を用いて映像を表示する装置を幅広く含むものであり、表示パネルや表示モジュールだけでなく、他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）が取り付けられた装置も含む場合がある。

【0016】

以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
＜第１実施形態＞
図１を用いて、本発明の一実施形態に係る半導体装置の概要について説明する。半導体装置１０は、液晶表示装置、表示部に有機ＥＬ（ｏｒｇａｎｉｃ ｅｌｅｃｔｒｏ－ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、マイクロＬＥＤ素子や量子ドット等の自発光素子を利用した自発光表示装置、または電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。

【0017】

ただし、本発明に係る半導体装置は、表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ－Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いられてもよい。実施形態１の半導体装置１０は、チャネルとして酸化物半導体が用いられた構造の半導体装置である。第１実施形態では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。

【0018】

［半導体装置１０の構造］
図１は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図１に示すように、半導体装置１０は、基板１００、下地膜１０２、第１ゲート電極１０４、第１ゲート絶縁膜１０６、酸化物半導体層１０８、ソース電極１１０およびドレイン電極１１２、第１絶縁膜１１４、および第２絶縁膜１１６を有する。

【0019】

下地膜１０２は、基板１００上に配置される。下地膜１０２は、積層構造を有することができ、図１に示すように、第１下地膜１０２ａ上に第２下地膜１０２ｂが配置される積層構造を有することができる。

【0020】

第１ゲート電極１０４は、下地膜１０２上に配置される。第１ゲート電極１０４は、積層構造を有することができる。詳細は後述するが、第１ゲート電極１０４は水素吸蔵合金を用いた層で構成され、さらに低抵抗金属が用いられる。

【0021】

第１ゲート絶縁膜１０６は、第１ゲート電極１０４上および第１ゲート電極１０４から露出された下地膜１０２上に配置される。また、第１ゲート絶縁膜１０６は、第１ゲート電極１０４および下地膜１０２と接する。

【0022】

酸化物半導体層１０８は、第１ゲート絶縁膜１０６上に配置され、また、第１ゲート絶縁膜１０６と接する。酸化物半導体層１０８は、半導体装置１０のチャネルに用いられる。

【0023】

ソース電極１１０およびドレイン電極１１２は、酸化物半導体層１０８上および酸化物半導体層１０８から露出される第１ゲート絶縁膜１０６上に配置される。ソース電極１１０およびドレイン電極１１２は、酸化物半導体層１０８と電気的に接続、または直接接して接続することができる。ソース電極１１０およびドレイン電極１１２は、２層以上の積層構造を有する。図１は、ソース電極１１０およびドレイン電極１１２がそれぞれ３層の積層構造を有する例を示す。詳細は後述するが、ソース電極１１０およびドレイン電極１１２は水素吸蔵合金を用いた層で構成される。さらに、ソース電極１１０およびドレイン電極１１２には、低抵抗金属が用いられる。

【0024】

第１絶縁膜１１４は、ソース電極１１０およびドレイン電極１１２上、ソース電極１１０およびドレイン電極１１２から露出された酸化物半導体層１０８上、およびソース電極１１０およびドレイン電極１１２から露出された第１ゲート絶縁膜１０６上に配置される。さらに、第１絶縁膜１１４は、酸化物半導体層１０８およびソース電極１１０ならびにドレイン電極１１２と接して配置される。第１絶縁膜１１４には、ソース電極１１０およびドレイン電極１１２と接続する配線層１１８が配置される開口を設けることができる。

【0025】

第２絶縁膜１１６は、第１絶縁膜１１４上に配置される。第２絶縁膜１１６は、第１絶縁膜１１４に接するように設けられる。第２絶縁膜１１６には、ソース電極１１０およびドレイン電極１１２と接続する配線層１１８が配置される開口を設けることができる。

【0026】

半導体装置１０は、任意の構成として平坦化膜１２０を有することができる。平坦化膜１２０は、第２絶縁膜１１６上に配置され、第２絶縁膜１１６および配線層１１８と接するように設けることができる。

【0027】

なお、図１に示す半導体装置１０は、ボトムゲート型トランジスタを適用した構造を示したが、トップゲート型トランジスタを適用してもよい。

【0028】

［半導体装置１０を構成する各部材］
基板１００は、可視光に対して透光性を有する基板が用いられる。基板１００として、可撓性基板や剛性基板が用いられる。具体的には、可撓性基板には、ポリイミド基板、アクリル基板、シロキサン基板、およびフッ素樹脂基板等を用いることができる。剛性基板には、ガラス基板、石英基板、およびサファイア基板等を用いることができる。さらに、基板１００には、透光性の低い基板を用いることもでき、例えば、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、またはステンレス基板などの導電性基板を用いることができる。

【0029】

下地膜１０２は、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機絶縁体を用いることができる。図１に示すように、下地膜１０２を複数の層で構成する場合、第１下地膜１０２ａおよび第２下地膜1０２ｂに同一材料を用いることができる。例えば、第１下地膜１０２ａおよび第２下地膜1０２ｂに酸化ケイ素を用い、酸化物半導体層１０８により近い第２下地膜１０２ｂの膜密度を第１下地膜１０２ａの膜密度より大きくすることができる。さらに、第１下地膜１０２ａに用いる材料と第２下地膜１０２ｂに用いる材料を異ならせることができ、例えば、第１下地膜１０２ａに窒化ケイ素を用い、第２下地膜１０２ｂに酸化ケイ素を用い、第１下地膜１０２ａの膜密度を第２下地膜１０２ｂの膜密度より大きくすることができる。下地膜１０２は、基板１００からの不純物が半導体装置１０への拡散することを防止する機能を有するが、さらに上述したような膜密度の関係を有することで、酸化物半導体層１０８への水や水素の影響を低減することができる。

【0030】

第１ゲート電極１０４は、水素吸蔵合金を用いることができる。具体的には、第１ゲート電極１０４に用いる水素吸蔵合金としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、パラジウム（Ｐｄ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）およびこれら金属の少なくとも一つを含む合金が挙げられる。これらの金属は、吸蔵した水素の放出能力が小さいため、第１ゲート電極１０４に吸蔵した水素の第１ゲート電極１０４と接する層または膜への拡散を抑制できる。さらに具体的には、第１ゲート電極１０４に用いる水素吸蔵合金としては、ＡＢ_２型の水素吸蔵合金、ＡＢ_１型の水素吸蔵合金、チタン鉄（Ｔｉ－Ｆｅ）系水素吸蔵合金、バナジウム（Ｖ）系水素吸蔵合金、マグネシウム（Ｍｇ）系水素吸蔵合金、パラジウム（Ｐｄ）系水素吸蔵合金、カルシウム（Ｃａ）系水素吸蔵合金等を挙げることができる。これら合金の中で、第１ゲート電極１０４に、好ましくは、ＡＢ_２型の水素吸蔵合金、ＡＢ_１型の水素吸蔵合金、およびＭｇ合金の少なくとも一つを用いることができる。さらに好ましくは、第１ゲート電極１０４には、Ｔｉ、Ｍｎ、Ｚｒ、Ｎｉなどの遷移金属を含む合金、ニオブ（Ｎｂ）１に対して触媒効果を持つ遷移元素（Ｎｉ、コバルト（Ｃｏ）、アルミニウム（Ａｌ）など）５を含む合金、およびＭｇを含む合金の少なくとも一つを基にした電極を用いることができる。これら合金は、加工しやすさ等の観点から半導体装置１０の製造工程に適用しやすく、第１ゲート電極１０４に用いることが好ましい。さらに、これら合金の加工しやすさの観点から、第１ゲート電極１０４の厚さは、５ｎｍ以上６０ｎｍ以下であることが好ましい。

【0031】

第１ゲート電極１０４は、上述した合金の少なくとも一つを基にした電極のうち、Ｍｎを含む銅（Ｃｕ）で構成される電極、Ｃｕを含む層およびＴｉを含む層の積層構造を有する電極、およびＴｉを含む層およびＡｌを含む層の積層構造を有する電極のいずれかであることがさらに好ましい。Ｃｕを含む層およびＴｉを含む層の積層構造は、具体的には、Ｔｉまたは窒化チタン（ＴｉＮ）、Ｃｕを積層した２層構造（Ｃｕ／Ｔｉ、Ｃｕ／ＴｉＮ等）とすることができる。Ｔｉを含む層およびＡｌを含む層の積層構造は、具体的には、ＴｉまたはＴｉＮ、Ａｌを順に積層した３層構造や５層構造（Ｔｉ／Ａｌ／Ｔｉ、ＴｉＮ／Ａｌ／ＴｉＮ、ＴｉＮ／Ｔｉ／Ａｌ／ＴｉＮ／Ｔｉ等）とすることができる。また、ＴｉおよびＴｉＮを用いた層を積層する場合、酸化物半導体層１０８と接する、またはより近い層にＴｉを含む層を用いることが好ましい。

【0032】

第１ゲート電極１０４は、上述したように水素吸蔵合金を用いることで、半導体装置１０の製造工程における熱処理によって第１ゲート電極１０４と接する層から排出される水素を吸蔵し、酸化物半導体層１０８への水素の拡散を抑制することができる。

【0033】

また、第１ゲート電極１０４は、水素吸蔵合金を用いる上述した構造、特にＭｎを含む銅（Ｃｕ）で構成されることにより、バリア金属機能を有することができる。さらに、半導体装置１０の製造工程における熱処理が第１ゲート電極１０４に行われる場合、第１ゲート電極１０４がＡｌを含む層をＴｉを含む層で挟む積層構造（Ｔｉ／Ａｌ／Ｔｉ等）を有することで、Ａｌのウィスカーの発生を抑制し、また第１ゲート電極１０４のストレスマイグレーションを低下させることができる。

【0034】

さらに、第１ゲート電極１０４がＭｎを含む銅（Ｃｕ）で構成され、後述する第１ゲート電極１０４と接する第１ゲート絶縁膜１０６が酸化ケイ素で構成される場合、第１ゲート電極１０４と第１ゲート絶縁膜１０６との間に酸化マンガン（ＭｎｘＯｙ）が形成される。これにより、第１ゲート電極１０４は、Ｃｕの第１ゲート絶縁膜１０６への熱拡散を抑制することができるため、Ｍｎを含む銅（Ｃｕ）で構成されることが好ましい。ここで、ｘおよびｙは自然数を示す。

【0035】

第１ゲート電極１０４は、上述したように水素吸蔵合金に低抵抗な金属を用いた構成を有するため、時定数がさらに改善される。

【0036】

第１ゲート絶縁膜１０６は、シリコンを含有する無機絶縁材料を用いることができる。第１ゲート絶縁膜１０６は、酸化物半導体層１０８と接するため、酸化ケイ素を用いることが好まく、さらにＳｉＯ_２が好ましい。第１ゲート絶縁膜１０６は、酸化ケイ素を用いることで、上述したように第１ゲート電極１０４に用いられるＭｎと酸化マンガンを形成し、Ｃｕの熱拡散を抑制することができる。

【0037】

酸化物半導体層１０８は、半導体の特性を有する金属酸化物を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体に比べさらに還元されやすく、本発明の実施形態をさらに好適に用いることができる。なお、酸化物半導体層１０８はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層１０８はアモルファスと結晶の混相であってもよい。

【0038】

ソース電極１１０およびドレイン電極１１２は、第１ゲート電極１０４と同様の材料、構造を用いることができる。ただし、ソース電極１１０およびドレイン電極１１２は、第１ゲート電極１０４と異なる金属を含むように構成される。例えば、第１ゲート電極１０４がＣｕを含む層およびＴｉを含む層の積層構造を有する場合、ソース電極１１０およびドレイン電極１１２はＴｉを含む層およびＡｌを含む層の積層構造を有する。

【0039】

また、ソース電極１１０およびドレイン電極１１２は、第１ゲート電極１０４と比べより微細な加工を施される傾向にあるため、ドライプロセスで加工可能な水素吸蔵合金を含む層で構成されることが好ましい。したがって、ソース電極１１０およびドレイン電極１１２は、Ｔｉを含む層およびＡｌを含む層の積層構造を有することが好ましく、２層以上の積層構造を有する。

【0040】

ソース電極１１０およびドレイン電極１１２は酸化物半導体層１０８と接続するため、積層構造において、少なくとも酸化物半導体層１０８に最も近い層１１０ａ、１１２ａと酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃで構成される。この構成より、酸化物半導体層１０８に最も近い層１１０ａ、１１２ａの厚さは、酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃの厚さより大きいことが好ましい。例えば、ソース電極１１０およびドレイン電極１１２が第１のＴｉを含む層１１０ｃ、１１２ｃ／Ａｌを含む層１１０ｂ、１１２ｂ／第２のＴｉを含む層１１０ａ、１１２ａの順の積層構造を有し、第２のＴｉを含む層１１０ａ、１１２ａが酸化物半導体層１０８に他の層に比べ近いまたは接する場合、第２のＴｉを含む層１１０ａ、１１２ａの厚さは第１のＴｉを含む層１１０ｃ、１１２ｃの厚さより大きい。

【0041】

ソース電極１１０およびドレイン電極１１２は、２層以上の積層構造を有する場合、酸化物半導体層１０８に最も近い層１１０ａ、１１２ａと酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃとの間に、さらに層を有することが好ましい。このとき、ソース電極１１０およびドレイン電極１１２が有する２層以上の積層構造は、複数のＴｉを含む層がＡｌを含む層を挟む構造であり、酸化物半導体層１０８に最も近い層１１０ａ、１１２ａおよび酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃはＴｉを有し、酸化物半導体層１０８に最も近い層１１０ａ、１１２ａと酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃとの間の層１１０ｂ、１１２ｂはＡｌを有することが好ましい。

【0042】

さらに、酸化物半導体層１０８に最も近い層１１０ａ、１１２ａは、Ａｌを含む層と酸化物半導体層１０８との間の単数または複数の層を示し、酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃは、Ａｌを含む層に対し酸化物半導体層１０８に最も近い層１１０ａ、１１２ａと反対に位置する単数または複数の層を示す。例えば、ソース電極１１０およびドレイン電極１１２が第１のＴｉＮを含む層／第１のＴｉを含む層／Ａｌを含む層／第２のＴｉＮを含む層／第２のＴｉを含む層の順の積層構造を有し、第２のＴｉを含む層が酸化物半導体層に他の層に比べ近いまたは接する場合、酸化物半導体層１０８に最も近い層１１０ａ、１１２ａは第２のＴｉＮを含む層／第２のＴｉを含む層を示し、酸化物半導体層１０８から最も遠い層１１０ｃ、１１２ｃは第１のＴｉＮを含む層／第１のＴｉを含む層を示す。したがって、第２のＴｉＮを含む層および第２のＴｉを含む層の厚さは、第１のＴｉＮを含む層および第１のＴｉを含む層の厚さより大きい。このように酸化物半導体層１０８に最も近い層１１０ａ、１１２ａの厚さを最も遠い層１１０ｃ、１１２ｃの厚さより大きくすることで、ソース電極１１０およびドレイン電極１１２の水素吸蔵効果をさらに大きくすることができる。

【0043】

第１絶縁膜１１４および第２絶縁膜１１６は、酸化ケイ素などの無機絶縁材料を用いることができる。第１絶縁膜１１４および第２絶縁膜１１６は、酸化ケイ素を用いることが好ましい。さらに、第１絶縁膜１１４は、酸化物半導体層１０８への水素および水などの拡散を抑制する機能を有することが好ましい。さらに、第１絶縁膜１１４の膜密度は、第２絶縁膜１１６の膜密度より大きい。ただし、第２絶縁膜１１６の膜密度が低いと水などを吸収してしまい比誘電率が高くなるため、第２絶縁膜１１６は十分な膜密度を有する必要がある。したがって、具体的には、第１絶縁膜１１４の膜密度は２．００ｇ／ｃｍ^３以上２．１５ｇ／ｃｍ^３以下の範囲にあり、第２絶縁膜１１６の膜密度は１．９５ｇ／ｃｍ^３以上２．１０ｇ／ｃｍ^３以下の範囲にあることが好ましい。

【0044】

配線層１１８は、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体が用いられてもよい。また、配線層１１８は、一般的な金属材料を用いることができる。これらの部材として、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、及びこれらの合金又は化合物が用いられてもよい。

【0045】

平坦化膜１２０は、有機絶縁体で形成することができる。有機絶縁体としてエポキシ樹脂、アクリル樹脂、ポリイミド、ポリアミド、ポリエステル、ポリカーボナート、ポリシロキサンなどの高分子材料が挙げられる。また、平坦化膜１２０は、上記有機絶縁体を含む層と無機絶縁体を含む層の積層構造を有していてもよい。無機絶縁体としては酸化ケイ素や窒化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などのシリコンを含有する無機絶縁体が挙げられる。

【0046】

［電極パッド］
図２を参照して、半導体装置１０の変形例を説明する。図１に示す半導体装置１０と異なる点は、酸化物半導体層１０８とソース電極１１０およびドレイン電極１１２との間にそれぞれ電極パッド１２２が配置される点である。なお、図１に示す半導体装置１０と同一、または類似する構成については、説明を割愛することがある。

【0047】

図２は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図２に示すように、電極パッド１２２は、酸化物半導体層１０８上および酸化物半導体層１０８から露出される第１ゲート絶縁膜１０６上に配置される。電極パッド１２２は、酸化物半導体層１０８と直接接して接続する。さらに、電極パッド１２２は、ソース電極１１０およびドレイン電極１１２にそれぞれ接する。電極パッド１２２の厚さは、ソース電極１１０およびドレイン電極１１２の厚さより小さいことが好ましい。

【0048】

電極パッド１２２は、水素吸蔵合金を用いた層で構成される。電極パッド１２２は、第１ゲート電極１０４、ソース電極１１０およびドレイン電極１１２と同様の材料、構造を用いることができる。好ましくは、ソース電極１１０およびドレイン電極１１２と酸化物半導体層１０８との間にそれぞれ接して配置されるため、Ｔｉを有することが好ましい。さらに、電極パッド１２２は、ＴｉまたはＴｉＮを含む層の単層構造、またはＴｉＮを含む層／Ｔｉを含む層の積層構造を有することが好ましい。ただし、電極パッド１２２が積層構造を有する場合、Ｔｉを含む層が酸化物半導体層１０８と接するように配置される。また、このときソース電極１１０およびドレイン電極１１２は、ＴｉおよびＡｌを有することが好ましく、上述した複数のＴｉを含む層がＡｌを含む層を挟む積層構造であることが好ましい。

【0049】

以上のように、本発明の一実施形態に係る半導体装置１０は、酸化物半導体層１０８をチャネルに用い、酸化物半導体層１０８に接続する第１ゲート電極１０４、ソース電極１１０およびドレイン電極１１２に水素吸蔵合金を用いることで、熱処理工程による水素拡散を抑制することができる。これにより、半導体装置１０は、オンオフ比が大きく、オン電流の大きいトランジスタ特性を有することができる。さらに、第１ゲート電極１０４、ソース電極１１０およびドレイン電極１１２は、水素吸蔵合金に加えさらに低抵抗な金属が用いられることで、時定数が改善される。特に、電極に用いる水素吸蔵合金のうちＴｉ、およびＣｕを選択することは、新たな材料の導入が必要でないため、新たな設備投資を必要としない半導体装置１０を提供することができる。

【0050】

さらに、酸化物半導体層１０８上に酸化ケイ素を用いた高密度な第１絶縁膜１１４および第１絶縁膜１１４より低密度な第２絶縁膜１１６を配置することにより、酸化物半導体層１０８への水素、水などの拡散を抑制することができる。

【0051】

以上より、本実施形態によれば、トランジスタのオン電流が向上された半導体装置１０が提供される。また、本実施形態によれば、トランジスタの出力端子からの配線の時定数が低減された半導体装置１０が提供される。さらに、トランジスタのオン電流が向上されトランジスタの出力端子からの配線の時定数が低減されることにより、トランジスタ特性は向上し、劣化は抑制される。これにより、信頼性の高い半導体装置１０が提供される。

【0052】

＜第２実施形態＞
本実施形態では、本発明の実施形態の一つに係る半導体装置２０の概要について説明する。半導体装置２０と第１実施形態の半導体装置１０との異なる点の一つは、デュアルゲート型である点である。第１実施形態と同一、または類似する構成については説明を割愛することがある。

【0053】

図３は、本発明の一実施形態に係る半導体装置２０の概要を示す断面図である。図３に示すように、半導体装置２０は、基板２００、第１絶縁膜２１４、第２絶縁膜２１６、第３絶縁膜２２４、第４絶縁膜２２６、酸化物半導体層２０８、第１ゲート電極２０４、第１ゲート絶縁膜２０６、第２ゲート電極２２８、第２ゲート絶縁膜２３０を有する。

【0054】

第２ゲート絶縁膜２３０は、ソース電極２１０およびドレイン電極２１２上、ソース電極２１０およびドレイン電極２１２から露出された酸化物半導体層２０８上、およびソース電極２１０およびドレイン電極２１２から露出された第１ゲート絶縁膜２０６上に配置される。さらに、第２ゲート絶縁膜２３０は、酸化物半導体層２０８およびソース電極２１０ならびにドレイン電極２１２と接して配置される。第２ゲート絶縁膜２３０には、ソース電極２１０およびドレイン電極２１２と接続する配線層２１８が配置される開口を設けることができる。第２ゲート絶縁膜２３０は、第１ゲート絶縁膜２０６と同様の材料、構造を用いることができる。

【0055】

第２ゲート電極２２８は、第１ゲート電極２０４に対し酸化物半導体層２０８と挟むように設けられる。また、第２ゲート電極２２８は、第２ゲート絶縁膜２３０上に配置され、第１ゲート電極２０４、第１ゲート絶縁膜２０６、酸化物半導体層２０８、および第２ゲート絶縁膜２３０と重畳する。第２ゲート電極は、ソース電極２１０およびドレイン電極２１２と異なる金属を含む。第２ゲート電極と第１ゲート電極は、異なる金属を含むこともできるが、同一の材料を用いることが好ましい。したがって、第２ゲート電極２２８は、第１ゲート電極２０４と同様の材料、または構造を用いることができる。

【0056】

さらに、第３絶縁膜２２４および第４絶縁膜２２６を基板２００上に設けることができる。第３絶縁膜２２４は、第４絶縁膜２２６上に接して配置され、第１ゲート電極２０４および第１ゲート絶縁膜２０６と接する。さらに、第４絶縁膜２２６は、第３絶縁膜２２４および基板２００との間に配置され、第３絶縁膜２２４および基板２００に接する。第３絶縁膜２２４は、第２下地膜２０２ｂと同様の材料、構造を用いることができ、第４絶縁膜２２６は、第１下地膜２０２ａと同様の材料、または構造を用いることができる。

【0057】

＜第３実施形態＞
本実施形態では、本発明の実施形態の一つに係る半導体装置３０の概要について説明する。半導体装置３０と第１実施形態の半導体装置１０との異なる点の一つは、酸化物半導体層３０８を有する第１トランジスタ３０－１の他に、第２トランジスタ３０－２が設けられる点である。第１実施形態と同一、または類似する構成については説明を割愛することがある。

【0058】

［半導体装置３０の構造］
図４は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図４に示すように、半導体装置３０は、第１トランジスタ３０－１および酸化物半導体層３０８と異なる半導体層３３２をチャネルとする第２トランジスタ３０－２を有する。

【0059】

第２トランジスタ３０－２は、下地膜３０２、半導体層３３２、第２ゲート電極３３４、第２ゲート絶縁膜３３６、第１絶縁膜３１４、および第２絶縁膜３１６を有する。

【0060】

半導体層３３２は、下地膜３０２上に配置される。第２ゲート電極３３４は、半導体層３３２と重畳するように半導体層３３２上に配置される。半導体層３３２と第２ゲート電極３３４との間には、第２ゲート絶縁膜３３６が配置される。したがって、第２ゲート電極３３４は、第２ゲート絶縁膜３３６上に位置している。

【0061】

さらに、第２ゲート電極３３４は、第１ゲート電極３０４と同一層上に配置される。これにより、第１ゲート電極３０４は、第２ゲート電極３３４と同様に、第２ゲート絶縁膜３３６上に位置する。第１ゲート電極３０４および第２ゲート電極３３４上には、第１ゲート絶縁膜３０６が配置されているため、第１ゲート絶縁膜３０６は、第１ゲート電極３０４および第２ゲート電極３３４から露出された第２ゲート絶縁膜３３６上に接して配置される。

【0062】

また、第１ゲート絶縁膜３０６上に酸化物半導体層３０８が配置され、第１ゲート絶縁膜３０６の下に半導体層は配置されているため、酸化物半導体層３０８は、半導体層３３２より上層に位置する。

【0063】

酸化物半導体層３０８上に配置される第１絶縁膜３１４および第２絶縁膜３１６は、半導体層３３２上にも同様に設けられる。

【0064】

第２トランジスタ３０－２は任意の構成として、遮光層３３８を有することができる。遮光層３３８は、基板３００と下地膜２０２との間に配置することができる。下地膜２０２が複数の層で構成される場合、遮光層３３８はこれらの層の間に挟持されるように設けてもよい。３３８はデュアルゲートの下側電極としても用いることができる。

【0065】

［半導体装置３０を構成する各部材］
半導体層３３２は、ケイ素を有する。また、ケイ素を有する半導体層３３２として、単結晶シリコン、多結晶シリコン、微結晶シリコン、アモルファスシリコンを含むことができる。以下、半導体層３３２が多結晶シリコンを含む実施形態を例として記述する。半導体層３３２もチャネル領域３３２ａ、ソース領域３３２ｂ、ドレイン領域３３２ｃを有することができ、チャネル領域３３２ａと比較してソース領域３３２ｂおよびドレイン領域３３２ｃは不純物濃度が高く、これに起因して導電性が高い。不純物としては、ホウ素やアルミニウムなど、半導体層３３２にｐ型の導電性を与える元素、あるいはリンや窒素などの半導体層３３２にｎ型の導電性を与える元素が挙げられる。また、ソース領域３３２ｂおよびドレイン領域３３２ｃは、第２トランジスタ３０－２の書き込みによって入れ替わることができる。

【0066】

第１絶縁膜３１４は、上述したように、酸化ケイ素などの無機絶縁材料を用いることができ、さらにＳｉＯ_２を用いることが好ましい。半導体層３３２にケイ素（Ｓｉ）を有する場合、第１絶縁膜３１４の膜密度は第２絶縁膜３１６の膜密度より小さいことが好ましい。ただし、第１絶縁膜３１４は、酸化物半導体層３０８への水素および水などの拡散を抑制するために、第１絶縁膜３１４の膜密度は、２．０５ｇ／ｃｍ^３以上２．１５ｇ／ｃｍ^３以下の範囲にあることが好ましい。

【0067】

第２絶縁膜３１６は、窒化ケイ素（ＳｉＮｘ）などの無機絶縁材料を用いることができる。半導体層３３２にケイ素（Ｓｉ）を有する場合、半導体層３３２に水素を供給することができるため、第２絶縁膜３１６にＳｉＮを用いることが好ましい。ただし、ＳｉＮｘを用いた第２絶縁膜３１６の膜密度が高すぎると水素の供給量が低減し、また第２絶縁膜３１６の膜密度が低すぎると水を吸収し誘電率が大きくなるため、第２絶縁膜３１６の膜密度は、２．６０ｇ／ｃｍ^３以上３．００ｇ／ｃｍ^３以下の範囲にある。さらに、第２絶縁膜３１６の膜密度は、第１絶縁膜３１４の膜密度より大きいことが好ましい。

【0068】

さらに、第２絶縁膜３１６にＳｉＮｘを用いる場合は、ＳｉＨ_４／Ｎ_２ガスを用いたプラズマＣＶＤで成膜することが好ましい。ＳｉＨ_４／Ｎ_２ガスを用いたプラズマＣＶＤで成膜されたＳｉＮの第２絶縁膜３１６は、水素の含有量が少なく、酸化物半導体層３０８への影響が少ないため好ましい。

【0069】

第１絶縁膜３１４と第２絶縁膜３１６に酸化ケイ素を用いる場合は、第１絶縁膜３１４の膜密度が第２絶縁膜３１６の膜密度より大きく、第１絶縁膜３１４の膜密度は２．００ｇ／ｃｍ^３以上２．１５ｇ／ｃｍ^３以下の範囲にあり、第２絶縁膜３１６の膜密度は１．９５ｇ／ｃｍ^３以上２．１０ｇ／ｃｍ^３以下の範囲にあればよい。

【0070】

遮光層３３８は、クロムなどの金属を含むことができ、可視光を遮光する機能を有することができる。

【0071】

以上のように、本発明の一実施形態に係る半導体装置３０は、酸化物半導体層３０８をチャネルに用いた第１トランジスタ３０－１およびケイ素を有する半導体層３３２をチャネルに用いた第２トランジスタ３０－２を有し、酸化物半導体層３０８に接する第１絶縁膜３１４の膜密度が第１絶縁膜３１４に接して設けられる第２絶縁膜３１６より小さく、第２絶縁膜３１６にＳｉＮを用いることで、半導体層３３２には水素の供給が促進され、酸化物半導体層３０８には水素の到達が抑制される。これにより、半導体装置３０はトランジスタ特性の劣化を抑制することができ、信頼性の高い半導体装置３０が提供される。

【0072】

＜第４実施形態＞
本実施形態では、本発明の実施形態の一つに係る半導体装置４０の概要について説明する。半導体装置４０と第１実施形態の半導体装置１０との異なる点の一つは、シリコンＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）に用いられる配線を第１ゲート電極４０４に用いる点である。第１実施形態と同一、または類似する構成については説明を割愛することがある。

【0073】

［半導体装置４０の構造］
図５は、本発明の一実施形態に係る半導体装置４０の概要を示す断面図である。図５に示すように、半導体装置４０は、基板４００、ｎ型ＭＯＳ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ４０－１、ｐ型ＭＯＳトランジスタ４０－２、プラグ４４０、絶縁膜４４２、層間絶縁膜４４４、配線４４６、酸化物半導体層４０８を用いたトランジスタ４０－３を有する。

【0074】

基板４００には、ｎ型ＭＯＳトランジスタ４０－１およびｐ型ＭＯＳトランジスタ４０－２が設けられる。ｎ型ＭＯＳトランジスタ４０－１には、ゲート電極、ゲート絶縁膜、サイドウォール酸化膜、ｎウェル、ｎチャネル（半導体層）、ｎ－ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）等が設けられる。ｐ型ＭＯＳトランジスタ４０－２にはゲート電極、ゲート絶縁膜、サイドウォール酸化膜、ｐウェル、ｐチャネル（半導体層）、ｐ－ＬＤＤ等が設けられる。さらに、基板４００上には、プラグ４４０および絶縁膜４４２が設けられる。プラグ４４０は、ｎ型ＭＯＳトランジスタ４０－１およびｐ型ＭＯＳトランジスタ４０－２にそれぞれ電気的にまたは直接接続される。絶縁膜４４２上に、層間絶縁膜４４４および配線４４６が設けられる。配線４４６は、プラグ４４０に電気的にまたは直接接続される。層間絶縁膜４４４および配線４４６で構成される層４４８は、ＢＥＯＬ（Ｂａｃｋ Ｅｎｄ Ｏｆ Ｌｉｎｅ）工程により複数積層される。

【0075】

複数の層間絶縁膜４４４および配線４４６で構成される層４４８上に、配線４４６と接してゲート絶縁膜４５０が設けられる。ゲート絶縁膜４５０上に、酸化物半導体層４０８が配線４４６と重畳するように設けられる。このとき、配線４４６の一部は、トランジスタ４０－３のゲート端子として機能するゲート電極である。

【0076】

［半導体装置４０を構成する各部材］
基板４００は、ケイ素を有し、シリコンウェハーを用いることが好ましい。基板４００表面付近には、ｎ型ＭＯＳトランジスタ４０－１およびｐ型ＭＯＳトランジスタ４０－２が形成されるため、半導体層（チャネル）も、ケイ素を有する。

【0077】

プラグ４４０には、タングステン（Ｗ）を用いることができる。配線４４６は、第１ゲート電極４０４と同様の材料、構造を用いることができるが、特に、Ｍｎを含むＣｕで構成されることが好ましい。これにより、配線４４６は、接して設けられるゲート絶縁膜４５０のＳｉＯ_２との間で酸化マンガンが形成され、Ｃｕのゲート絶縁膜４５０への拡散を抑制するセルフパッシベーションの機能を有することができる。

【0078】

以上のように、本発明の一実施形態に係る半導体装置４０は、シリコンＬＳＩに用いられる配線４４６にＭｎを含むＣｕを用い、また配線４４６の一部を酸化物半導体層４０８を有するトランジスタ４０－３のゲート電極として用いることで、配線４４６とゲート絶縁膜４５０との間に酸化マンガンが形成される。これにより、配線４４６のＣｕがゲート絶縁膜４５０への拡散が抑制され、トランジスタ４０－３の劣化を抑制することができる。

【0079】

以上より、本実施形態によれば、信頼性の高い半導体装置４０が提供される。

【0080】

＜第５実施形態＞
本実施形態では、本発明の実施形態の一つに係る半導体装置１０を含む表示装置５０の概要について説明する。第１実施形態で述べた構成と同様、または類似する構成については説明を割愛することがある。

【0081】

［表示装置５０の構造］
表示装置５０の模式的斜視図を図６に示す。表示装置５０は基板５００、および基板５００に対向する対向基板５５２を有し、基板５００には複数の画素５５４が設けられ
る。複数の画素５５４が配置される領域が表示領域５５６であり、さらに表示領域５５６の外側（周辺領域）には、画素５５４を制御するための走査線駆動回路５５８が基板５００上に設けられる。対向基板５５２は、画素５５４や走査線駆動回路５５８を保護するよう、これらの上に配置される。表示領域５５６や走査線駆動回路５５８からは図示しない配線が基板５００の一辺へ延び、基板５００の端部で露出されて端子５６０を形成する。端子５６０はフレキシブル印刷回路基板（ＦＰＣ）５６２と電気的に接続され、ＦＰＣ５６２上には画素５５４を制御するためのドライバＩＣ５６４を搭載することができる。なお、ドライバＩＣ５６４はＦＰＣ５６２上に設けずに基板５００上に搭載してもよく、ドライバＩＣ５６４の替わりに、あるいはドライバＩＣ５６４とともに信号線駆動回路を基板５００上に形成してもよい。ここで、基板５００は第１実施形態の基板１００に相当する。

【0082】

各画素５５４には表示素子、および表示素子を制御するための画素回路が設けられる。画素回路はトランジスタや容量素子などの種々の素子を含み、走査線駆動回路５５８、ドライバＩＣ５６４、および／または信号線駆動回路を介して外部回路（図示せず）から供給される信号によって制御される。表示素子から得られる発光、または表示素子を介して得られる光画素回路で制御することによって、表示領域５５６に画像が表示される。画素回路の構成は任意であるが、各画素回路には、第１実施形態で述べた半導体装置１０が少なくとも一つ設けられる。表示素子の構成も任意に選択することができ、例えば発光素子や液晶素子、電気泳動素子などでもよい。

【0083】

以上より、本実施形態によれば、トランジスタのオン電流が向上された表示装置５０が提供される。また、本実施形態によれば、トランジスタの出力端子からの配線の時定数が低減された表示装置５０が提供される。

【0084】

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0085】

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0086】

１０：半導体装置、２０：半導体装置、３０：半導体装置、３０－１：第１トランジスタ、３０－２：第２トランジスタ、４０：半導体装置、４０－１：トランジスタ、４０－２：トランジスタ、４０－３：トランジスタ、５０：表示装置、１００：基板、１０２：下地膜、１０２ａ：第１下地膜、１０２ｂ：第２下地膜、１０４：第１ゲート電極、１０６：第１ゲート絶縁膜、１０８：酸化物半導体層、１１０：ソース電極、１１０ａ：最も近い層、１１０ｂ：間の層、１１０ｃ：最も遠い層、１１２：ドレイン電極、１１２ａ：最も近い層、１１２ｂ：間の層、１１２ｃ：最も遠い層、１１４：第１絶縁膜、１１６：第２絶縁膜、１１８：配線層、１２０：平坦化膜、１２２：電極パッド、２００：基板、２０２：下地膜、２０２ａ：第１下地膜、２０２ｂ：第２下地膜、２０４：第１ゲート電極、２０６：第１ゲート絶縁膜、２０８：酸化物半導体層、２１０：ソース電極、２１２：ドレイン電極、２１４：第１絶縁膜、２１６：第２絶縁膜、２１８：配線層、２２４：第３絶縁膜、２２６：第４絶縁膜、２２８：第２ゲート電極、２３０：第２ゲート絶縁膜、３００：基板、３０２：下地膜、３０４：第１ゲート電極、３０６：第１ゲート絶縁膜、３０８：酸化物半導体層、３１４：第１絶縁膜、３１６：第２絶縁膜、３３２：半導体層、３３２ａ：チャネル領域、３３２ｂ：ソース領域、３３２ｃ：ドレイン領域、３３４：第２ゲート電極、３３６：第２ゲート絶縁膜、３３８：遮光層、４００：基板、４０４：第１ゲート電極、４０８：酸化物半導体層、４４０：プラグ、４４２：絶縁膜、４４４：層間絶縁膜、４４６：配線、４４８：層、４５０：ゲート絶縁膜、５００：基板、５５２：対向基板、５５４：画素、５５６：表示領域、５５８：走査線駆動回路、５６０：端子、５６２：フレキシブル印刷回路基板（ＦＰＣ）、５６４：ドライバＩＣ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】