特開2023-177884量子回路、量子回路生成装置及び量子回路生成プログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023177884
(43)【公開日】2023-12-14
(54)【発明の名称】量子回路、量子回路生成装置及び量子回路生成プログラム
(51)【国際特許分類】
G06N 10/60 20220101AFI20231207BHJP
【ＦＩ】
G06N10/60
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022090839
(22)【出願日】2022-06-03
(71)【出願人】
【識別番号】000208891
【氏名又は名称】ＫＤＤＩ株式会社
(74)【代理人】
【識別番号】100106002
【弁理士】
【氏名又は名称】正林 真之
(74)【代理人】
【識別番号】100120891
【弁理士】
【氏名又は名称】林 一好
(72)【発明者】
【氏名】成定 真太郎
(72)【発明者】
【氏名】別府 翔平
(57)【要約】
【課題】Ｈａｍｍｉｎｇ重みが指定された範囲にあるｎ－ｑｕｂｉｔの重ね合わせ状態を効率的に構築できる量子回路を提供すること。
【解決手段】量子回路生成装置１は、所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する量子回路を出力するための第１の量子ゲートアルゴリズムに対して、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除された第２の量子ゲートアルゴリズムを実行することにより、Ｈａｍｍｉｎｇ重みが値域にある全てのビット列の重ね合わせ状態を構築する量子回路を生成する。
【選択図】図１
【解決手段】量子回路生成装置１は、所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する量子回路を出力するための第１の量子ゲートアルゴリズムに対して、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除された第２の量子ゲートアルゴリズムを実行することにより、Ｈａｍｍｉｎｇ重みが値域にある全てのビット列の重ね合わせ状態を構築する量子回路を生成する。
【選択図】図１
【特許請求の範囲】
【請求項1】
所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する第１の量子回路に対して、
Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除されたことにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築する量子回路。
Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除されたことにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築する量子回路。
【請求項2】
補助ビットを備えず、前記第１の量子回路に対して、Ｈａｍｍｉｎｇ重みが前記値域の各値である代表ビット列を、前記値域に応じた存在確率で重ね合わせた状態を構成するための量子ゲートが前処理として挿入された請求項１に記載の量子回路。
【請求項3】
補助ビットを備え、前記第１の量子回路に対して、Ｈａｍｍｉｎｇ重みを一定とする条件が除かれ、前記値域に応じた存在確率でビット列を重ね合わせた状態を構成するよう変更された請求項１に記載の量子回路。
【請求項4】
前記値域は、ｋ以上又はｋ以下に設定される請求項１から請求項３のいずれかに記載の量子回路。
【請求項5】
量子ビットの１と０とを反転させることにより、前記値域がｋ以上の場合を、０のＨａｍｍｉｎｇ重みがｎ－ｋ以下の場合として処理する請求項３に記載の量子回路。
【請求項6】
所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する量子回路を出力するための第１の量子ゲートアルゴリズムに対して、
Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除された第２の量子ゲートアルゴリズムを実行することにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築する量子回路を生成する量子回路生成装置。
Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除された第２の量子ゲートアルゴリズムを実行することにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築する量子回路を生成する量子回路生成装置。
【請求項7】
請求項６に記載の量子回路生成装置としてコンピュータを機能させるための量子回路生成プログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、所定のＨａｍｍｉｎｇ重みの量子ビットの重ね合わせ状態を構築するアルゴリズムに関する。
【背景技術】
【0002】
量子ゲート方式に基づく量子アルゴリズムでは、例えば、３量子ビットの場合、初期状態は全ビットが０である｜０００＞であることが通常である。量子アルゴリズムを実行するためには、まず、初期状態の｜０００＞から始めて、所望の状態を準備する必要があることが多い。例えば、問題の制約条件を満たす解の候補を準備する場合が該当する。すなわち、状態準備を行った後に量子アルゴリズムを実行することで、例えば、解となる量子状態の確率振幅が選択的に増幅する。このような量子状態の準備も、量子アルゴリズムも、量子回路上のゲート演算を利用して実現される。
【0003】
非特許文献１では、量子アルゴリズムの前処理として、Ｄｉｃｋｅ ｓｔａｔｅと呼ばれる、組み合わせを表現した量子重ね合わせ状態を｜０００…０＞から構築する方法が提案されている。
Ｄｉｃｋｅ ｓｔａｔｅとは、｜Ｄｎ ｋ＞で表される、Ｈａｍｍｉｎｇ重みｋを持つｎ量子ビット（ｎ－ｑｕｂｉｔ）の組み合わせを重ね合わせた状態である。例えば、
である。
Ｄｉｃｋｅ ｓｔａｔｅとは、｜Ｄｎ ｋ＞で表される、Ｈａｍｍｉｎｇ重みｋを持つｎ量子ビット（ｎ－ｑｕｂｉｔ）の組み合わせを重ね合わせた状態である。例えば、
【数1】
【0004】
非特許文献２では、｜Ｄｎ
ｋ＞を、幅ｎ及び深さＯ（ｎ）の量子回路を使用して補助ビットを使用せずに構築する方法が提案されている。ここで、回路の幅とは、必要な全量子ビット数を意味し、深さとは、ゲート演算の総数を意味する。また、補助量子ビットとは、ゲート演算を簡単化するためにしばしば用いられる余分な量子ビットである。例えば、加算器における桁上がりを記憶するために補助量子ビットが用いられる。
この方法では、アルゴリズムの計算量は、回路幅ｎ＋２・ｃｅｉｌ（ｌｏｇ ｋ＋１）、回路の深さＯ（ｎｋ ｌｏｇ ｋ ｌｏｇ ｌｏｇ ｋ）であり、非特許文献１の方法と比べて、補助量子ビットを使用する一方で、実装が容易であるというメリットがある。
この方法では、アルゴリズムの計算量は、回路幅ｎ＋２・ｃｅｉｌ（ｌｏｇ ｋ＋１）、回路の深さＯ（ｎｋ ｌｏｇ ｋ ｌｏｇ ｌｏｇ ｋ）であり、非特許文献１の方法と比べて、補助量子ビットを使用する一方で、実装が容易であるというメリットがある。
【先行技術文献】
【非特許文献】
【0005】
【非特許文献1】Andreas Bartschi and Stephan Eidenbenz. Deterministic preparation of dicke states. In International Symposium on Fundamentals of Computation Theory, pp. 126-139. Springer, 2019.
【非特許文献2】Andre Esser, Sergi Ramos-Calderer, Emanuele Bellini, Jose I Latorre, and Marc Manzano. An optimized quantum implementation of isd on scalable quantum resources. arXiv preprint arXiv:2112.06157, 2021.
【発明の概要】
【発明が解決しようとする課題】
【0006】
Ｄｉｃｋｅ ｓｔａｔｅ ｜Ｄｎ
ｋ＞は、ｎ個からｋ個を選択する組み合わせ（ｎ
ｋ）と対応付けることができるため、Ｄｉｃｋｅ ｓｔａｔｅの構築は、ＮＰ完全である組み合わせ探索問題を量子コンピュータ上で求解する際の前処理として重要である。
【0007】
一方で、組み合わせ探索問題によっては、ｎ個から厳密にｋ個だけを選択するという問題設定よりもむしろ、ｋ個以上又はｋ個以下の要素を選択するといった緩い制約条件が与えられる場合が多い。例えば、暗号解読の分野においては、ｎ本のベクトルからｋ本のベクトルを選択するよりも、ｋ本以下のベクトルを選択するように拡張した方が問題を解きやすい場合がある。
しかしながら、ｎ個からｋ個以上（又は以下）を選択する場合に、対応するＨａｍｍｉｎｇ重みがｋ以上（又は以下）であるｎ－ｑｕｂｉｔの重ね合わせ状態の構築アルゴリズムは、これまで知られていなかった。
しかしながら、ｎ個からｋ個以上（又は以下）を選択する場合に、対応するＨａｍｍｉｎｇ重みがｋ以上（又は以下）であるｎ－ｑｕｂｉｔの重ね合わせ状態の構築アルゴリズムは、これまで知られていなかった。
【0008】
本発明は、Ｈａｍｍｉｎｇ重みが指定された範囲にあるｎ－ｑｕｂｉｔの重ね合わせ状態を効率的に構築できる量子回路を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明に係る量子回路は、所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する第１の量子回路に対して、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除されたことにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築するものである。
【0010】
前記量子回路は、補助ビットを備えず、前記第１の量子回路に対して、Ｈａｍｍｉｎｇ重みが前記値域の各値である代表ビット列を、前記値域に応じた存在確率で重ね合わせた状態を構成するための量子ゲートが前処理として挿入されたものである。
【0011】
前記量子回路は、補助ビットを備え、前記第１の量子回路に対して、Ｈａｍｍｉｎｇ重みを一定とする条件が除かれ、前記値域に応じた存在確率でビット列を重ね合わせた状態を構成するよう変更されたものである。
【0012】
前記値域は、ｋ以上又はｋ以下に設定されてもよい。
【0013】
前記量子回路は、量子ビットの１と０とを反転させることにより、前記値域がｋ以上の場合を、０のＨａｍｍｉｎｇ重みがｎ－ｋ以下の場合として処理するものであってもよい。
【0014】
本発明に係る量子回路生成装置は、所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する量子回路を出力するための第１の量子ゲートアルゴリズムに対して、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートが追加又は削除された第２の量子ゲートアルゴリズムを実行することにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築する量子回路を生成する。
【0015】
本発明に係る量子回路生成プログラムは、前記量子回路生成装置としてコンピュータを機能させるためのものである。
【発明の効果】
【0016】
本発明によれば、Ｈａｍｍｉｎｇ重みが指定された範囲にあるｎ－ｑｕｂｉｔの重ね合わせ状態を効率的に構築できる。
【図面の簡単な説明】
【0017】
【図1】実施形態における量子回路生成装置の機能構成を示す図である。
【図2】第１実施形態におけるＨａｍｍｉｎｇ重みｋ以下又はｋ以上のｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズムＧｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎを示す図である。
【図3】第１実施形態におけるＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数のアルゴリズムを示す図である。
【図4】第１実施形態におけるＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数のアルゴリズムを示す図である。
【図5】第１実施形態におけるＳｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数のアルゴリズムを示す図である。
【図6】第１実施形態におけるアルゴリズムＧｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎが出力する量子回路を例示する図である。
【図7】第２実施形態との比較のため、従来におけるＨａｍｍｉｎｇ重みｋのｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズムを示す図である。
【図8】第２実施形態におけるＨａｍｍｉｎｇ重みｋ以下のｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズムを示す図である。
【図9】第２実施形態におけるＤｅｃｒｅｍｅｎｔ関数のアルゴリズムを示す図である。
【図10】第２実施形態におけるＨａｍｍｉｎｇ重みｋ以上のｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズムを示す図である。
【図11】第２実施形態との比較のため、従来におけるアルゴリズムが出力する量子回路を例示する図である。
【図12】第２実施形態におけるＨａｍｍｉｎｇ重みｋ以下に対応するアルゴリズムが出力する量子回路を例示する図である。
【発明を実施するための形態】
【0018】
以下、本発明の実施形態の一例について説明する。
本実施形態における量子回路は、量子コンピュータにおける量子アルゴリズムを示し、量子回路生成装置により出力される設計情報に基づいて実装される。
ここでは、この設計情報を量子回路と呼び、その出力アルゴリズムについて説明する。
本実施形態における量子回路は、量子コンピュータにおける量子アルゴリズムを示し、量子回路生成装置により出力される設計情報に基づいて実装される。
ここでは、この設計情報を量子回路と呼び、その出力アルゴリズムについて説明する。
【0019】
具体的には、本実施形態において生成する量子回路は、量子ゲートアルゴリズムの前処理（状態準備）として、Ｈａｍｍｉｎｇ重みが所定の範囲（例えば、ｋ以上又はｋ以下）であるＤｉｃｋｅ ｓｔａｔｅを一般化した状態を構築するものである。
【0020】
図１は、本実施形態における量子回路生成装置１の機能構成を示す図である。
量子回路生成装置１は、制御部１０及び記憶部２０の他、各種の入出力インタフェース等を備えた情報処理装置（コンピュータ）である。
量子回路生成装置１は、制御部１０及び記憶部２０の他、各種の入出力インタフェース等を備えた情報処理装置（コンピュータ）である。
【0021】
制御部１０は、量子回路生成装置１の全体を制御する部分であり、記憶部２０に記憶された各種プログラムを適宜読み出して実行することにより、本実施形態における各機能を実現する。制御部１０は、ＣＰＵであってよい。
【0022】
記憶部２０は、ハードウェア群を量子回路生成装置１として機能させるための各種プログラム、及び各種データ等の記憶領域であり、ＲＯＭ、ＲＡＭ、フラッシュメモリ又はハードディスクドライブ（ＨＤＤ）等であってよい。
【0023】
制御部１０は、所定長の量子ビットにおけるＨａｍｍｉｎｇ重みが一定の重ね合わせ状態を構築する従来の量子回路（第１の量子回路）に対して改変を加えることにより、Ｈａｍｍｉｎｇ重みの値域をｋ以上又はｋ以下に拡張する。
すなわち、制御部１０は、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートを追加又は削除することにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築するための量子回路を出力する。
すなわち、制御部１０は、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率で、Ｈａｍｍｉｎｇ重みが異なる量子ビット列の重ね合わせ状態を生成するために量子ゲートを追加又は削除することにより、Ｈａｍｍｉｎｇ重みが前記値域にある全てのビット列の重ね合わせ状態を構築するための量子回路を出力する。
【0024】
利用する従来の量子回路は、非特許文献１の補助ビットなしの方式、又は非特許文献２の補助ビットありの方式であり、改変した補助ビットなしの方式（第１実施形態）、及び補助ビットありの方式（第２実施形態）について、次にそれぞれ説明する。
【0025】
［第１実施形態］
以下、補助ビットなしの方式について説明する。
本方式では、非特許文献１のアルゴリズムを応用し、補助ビットを使用せずにＨａｍｍｉｎｇ重みｋ以上又はｋ以下の重ね合わせを構築する量子回路を生成する。このアルゴリズムにより出力される量子回路の計算量は、非特許文献１と同一の回路幅ｎ及び深さＯ（ｎ）である。
以下、補助ビットなしの方式について説明する。
本方式では、非特許文献１のアルゴリズムを応用し、補助ビットを使用せずにＨａｍｍｉｎｇ重みｋ以上又はｋ以下の重ね合わせを構築する量子回路を生成する。このアルゴリズムにより出力される量子回路の計算量は、非特許文献１と同一の回路幅ｎ及び深さＯ（ｎ）である。
【0026】
図２は、本実施形態におけるＨａｍｍｉｎｇ重みｋ以下又はｋ以上のｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズム（Ａｌｇｏｒｉｔｈｍ １：Ｇｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ）を示す図である。
このアルゴリズムは、Ｈａｍｍｉｎｇ重みｋの重ね合わせ状態を構築するためのアルゴリズム（非特許文献１）の前処理として、Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数（Ａｌｇｏｒｉｔｈｍ ２）又はＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数（Ａｌｇｏｒｉｔｈｍ ３）を導入したものである。
このアルゴリズムは、Ｈａｍｍｉｎｇ重みｋの重ね合わせ状態を構築するためのアルゴリズム（非特許文献１）の前処理として、Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数（Ａｌｇｏｒｉｔｈｍ ２）又はＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数（Ａｌｇｏｒｉｔｈｍ ３）を導入したものである。
【0027】
Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数は、重みｋ以下のｎ－ｑｕｂｉｔを代表した１組の重ね合わせ状態を準備する関数である。例えば、ｎ＝５，ｋ＝２の場合、Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数は、｜０００００＞を入力として、｜０００１１＞，｜００００１＞，｜０００００＞の適切な重みの重ね合わせ状態である、
を出力する。
【数2】
【0028】
この重みｋ以下の状態を代表した１組を重ね合わせた状態に対して、非特許文献１のアルゴリズムを実行することで、ｋ以下の各Ｈａｍｍｉｎｇ重みに対するＤｉｃｋｅ ｓｔａｔｅが重ね合わされた状態が生成される。ここで、量子ゲート演算は線形であるため、重みｋ以下の状態を重ね合わせた入力に対しては、各重みに対する演算結果をさらに重ね合わせた状態が出力される。すなわち、重みｋ以下の状態全てを重ね合わせた状態が得られる。
【0029】
一方、Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数は、Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数と同様であるが、重みｋ以上のｎ－ｑｕｂｉｔを代表した１組の重ね合わせ状態を準備する関数である。
なお、Ｈａｍｍｉｎｇ重みがｋのｎ－ｑｕｂｉｔの代表は、後述の既存アルゴリズムＳｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔの仕様に合わせて、ｎ－ｋ～ｎ－１の位置が１であり他が０のビット列である。
なお、Ｈａｍｍｉｎｇ重みがｋのｎ－ｑｕｂｉｔの代表は、後述の既存アルゴリズムＳｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔの仕様に合わせて、ｎ－ｋ～ｎ－１の位置が１であり他が０のビット列である。
【0030】
Ｇｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ（Ａｌｇｏｒｉｔｈｍ １）は、所望の量子ビット長ｎ、及びＨａｍｍｉｎｇ重みの値域（ｋ以下又はｋ以上）を示すｋを入力とし、Ｈａｍｍｉｎｇ重みｋ以下又はｋ以上のｎ－ｑｕｂｉｔの重ね合わせ状態を構成するための量子回路ｑｃを出力する。具体的な処理内容は、以下の通りである。
【0031】
１行目：制御部１０は、幅がｎの量子回路ｑｃを｜０００…０＞に初期化する。以降、各量子ビットの位置は、整数集合［０，…，ｎ－１］で対応付ける。
２行目：制御部１０は、Ｈａｍｍｉｎｇ重みの値域をｋ以下とする場合は、前処理としてＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数を呼び出し、重みｋ以下のｎ－ｑｕｂｉｔを代表した１組の重ね合わせ状態を準備するよう量子回路ｑｃを構成する。一方、Ｈａｍｍｉｎｇ重みの値域をｋ以上とする場合は、制御部１０は、代わりにＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数を呼び出す。
２行目：制御部１０は、Ｈａｍｍｉｎｇ重みの値域をｋ以下とする場合は、前処理としてＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数を呼び出し、重みｋ以下のｎ－ｑｕｂｉｔを代表した１組の重ね合わせ状態を準備するよう量子回路ｑｃを構成する。一方、Ｈａｍｍｉｎｇ重みの値域をｋ以上とする場合は、制御部１０は、代わりにＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数を呼び出す。
【0032】
３行目：制御部１０は、ｎ－１から１まで降順に４行目を実行する。
４行目：制御部１０は、Ｓｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数を呼び出す。Ｓｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数は、Ｈａｍｍｉｎｇ重みが固定（ｋ）の重ね合わせ状態を構成するための、非特許文献１で提案されたアルゴリズムであるが、２行目で事前にＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数又はＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数を呼び出しておくことで、Ｈａｍｍｉｎｇ重みがｋ以下又はｋ以上の重ね合わせ状態を構成するためのアルゴリズムとなる。
４行目：制御部１０は、Ｓｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数を呼び出す。Ｓｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数は、Ｈａｍｍｉｎｇ重みが固定（ｋ）の重ね合わせ状態を構成するための、非特許文献１で提案されたアルゴリズムであるが、２行目で事前にＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数又はＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数を呼び出しておくことで、Ｈａｍｍｉｎｇ重みがｋ以下又はｋ以上の重ね合わせ状態を構成するためのアルゴリズムとなる。
【0033】
図３は、本実施形態におけるＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数のアルゴリズム（Ａｌｇｏｒｉｔｈｍ ２）を示す図である。
【0034】
ここで、Ａｎ
ｋをＨａｍｍｉｎｇ重みがｋ以上である長さｎの二値ベクトルの集合とし、Ｂｎ
ｋをＨａｍｍｉｎｇ重みがｋ以下である長さｎの二値ベクトルの集合とする。このとき、各集合の大きさはそれぞれ、
と書くことができる。
【数3】
【0035】
Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｌｅｓｓｅｒ関数（Ａｌｇｏｒｉｔｈｍ ２）は、前述のｎ，ｋを入力とし、Ｈａｍｍｉｎｇ重みｋ以下のｎ－ｑｕｂｉｔを代表した１組の重ね合わせを構成するための量子回路ｑｃを出力する。具体的な処理内容は、以下の通りである。
【0036】
１行目：制御部１０は、量子回路ｑｃにｒｙゲートを追加する。ｑｃ．ｒｙの第１引数はゲートの回転角度であり、第２引数はゲートを適用する量子ビットの位置である。
２行目：制御部１０は、１からｋ－１まで昇順で３行目を実行する。
３行目：制御部１０は、量子回路ｑｃにｃｒｙゲートを追加する。ｑｃ．ｃｒｙの第１引数はゲートの回転角度であり、第２引数は制御量子ビットの位置であり、第３引数はゲートを適用する量子ビットの位置である。
２行目：制御部１０は、１からｋ－１まで昇順で３行目を実行する。
３行目：制御部１０は、量子回路ｑｃにｃｒｙゲートを追加する。ｑｃ．ｃｒｙの第１引数はゲートの回転角度であり、第２引数は制御量子ビットの位置であり、第３引数はゲートを適用する量子ビットの位置である。
【0037】
図４は、本実施形態におけるＷｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数のアルゴリズム（Ａｌｇｏｒｉｔｈｍ ３）を示す図である。
【0038】
Ｗｅｉｇｈｔ－Ｓｐｌｉｔ－Ｇｒｅａｔｅｒ関数（Ａｌｇｏｒｉｔｈｍ ３）は、前述のｎ，ｋを入力とし、Ｈａｍｍｉｎｇ重みｋ以上のｎ－ｑｕｂｉｔを代表した１組の重ね合わせを構成するための量子回路ｑｃを出力する。具体的な処理内容は、以下の通りである。
【0039】
１行目：制御部１０は、０からｎ－１まで昇順で２行目を実行する。
２行目：制御部１０は、量子回路ｑｃにｘゲートを追加する。ｑｃ．ｘの第１引数はゲートを適用する量子ビットの位置である。
３行目：制御部１０は、量子回路ｑｃにｒｙゲートを追加する。
４行目：制御部１０は、ｎ－１からｋ－１まで降順で５～７行目を実行する。
５行目：制御部１０は、量子回路ｑｃにｘゲートを追加する。
６行目：制御部１０は、量子回路ｑｃにｃｒｙゲートを追加する。
７行目：制御部１０は、量子回路ｑｃにｘゲートを追加する。
２行目：制御部１０は、量子回路ｑｃにｘゲートを追加する。ｑｃ．ｘの第１引数はゲートを適用する量子ビットの位置である。
３行目：制御部１０は、量子回路ｑｃにｒｙゲートを追加する。
４行目：制御部１０は、ｎ－１からｋ－１まで降順で５～７行目を実行する。
５行目：制御部１０は、量子回路ｑｃにｘゲートを追加する。
６行目：制御部１０は、量子回路ｑｃにｃｒｙゲートを追加する。
７行目：制御部１０は、量子回路ｑｃにｘゲートを追加する。
【0040】
図５は、本実施形態におけるＳｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数のアルゴリズム（Ａｌｇｏｒｉｔｈｍ ４）を示す図である。
【0041】
Ｓｐｌｉｔ－Ｃｙｃｌｉｃ－Ｓｈｉｆｔ関数（Ａｌｇｏｒｉｔｈｍ ４）は、前述のｎ，ｋを入力とし、Ｈａｍｍｉｎｇ重みがｋのｎ－ｑｕｂｉｔの重ね合わせを構成するための量子回路ｑｃを出力する。具体的な処理内容は、以下の通りである。
【0042】
１行目：制御部１０は、ｎ－２から０まで降順で２～９行目を実行する。
２行目：制御部１０は、ｉ＋１＝ｋを満たす場合３～５行目を実行する。
３行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。ｑｃ．ｃｘの第１引数は制御量子ビットの位置であり、第２引数はゲートを適用する量子ビットの位置である。
４行目：制御部１０は、量子回路ｑｃにｃｒｙゲートを追加する。
５行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
６行目：制御部１０は、ｉ＋１＝ｋを満たさない場合７～９行目を実行する。
７行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
８行目：制御部１０は、量子回路ｑｃにｍｃｒｙゲートを追加する。ｑｃ．ｍｃｒｙの第１引数はゲートの回転角度であり、第２引数は制御量子ビットの位置であり、第３引数はゲートを適用する量子ビットの位置である。なお、制御量子ビットが複数の場合は集合で表記される。
９行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
２行目：制御部１０は、ｉ＋１＝ｋを満たす場合３～５行目を実行する。
３行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。ｑｃ．ｃｘの第１引数は制御量子ビットの位置であり、第２引数はゲートを適用する量子ビットの位置である。
４行目：制御部１０は、量子回路ｑｃにｃｒｙゲートを追加する。
５行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
６行目：制御部１０は、ｉ＋１＝ｋを満たさない場合７～９行目を実行する。
７行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
８行目：制御部１０は、量子回路ｑｃにｍｃｒｙゲートを追加する。ｑｃ．ｍｃｒｙの第１引数はゲートの回転角度であり、第２引数は制御量子ビットの位置であり、第３引数はゲートを適用する量子ビットの位置である。なお、制御量子ビットが複数の場合は集合で表記される。
９行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
【0043】
図６は、本実施形態におけるアルゴリズムＧｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ（Ａｌｇｏｒｉｔｈｍ １）が出力する量子回路を例示する図である。
ここでは、ｎ＝５，ｋ＝２とし、Ｈａｍｍｉｎｇ重みがｋ以下とした場合の出力を示している。この場合、Ｈａｍｍｉｎｇ重みをｋ固定（＝２）とした従来の場合に比べて、前処理としてｒｙゲートが２つ追加されたのみである。
ここでは、ｎ＝５，ｋ＝２とし、Ｈａｍｍｉｎｇ重みがｋ以下とした場合の出力を示している。この場合、Ｈａｍｍｉｎｇ重みをｋ固定（＝２）とした従来の場合に比べて、前処理としてｒｙゲートが２つ追加されたのみである。
【0044】
このように、補助ビットなしの方式については、非特許文献１の量子回路の前処理として深さＯ（ｋ）の回路を追加することで、回路全体の計算量をＯ（ｎ）に保ったままＨａｍｍｉｎｇ重みがｋ以上又はｋ以下の重ね合わせを構築することができる。
また、ｋ以上ｌ以下のような範囲が指定される場合についても、同様に、該当の範囲に応じたＨａｍｍｉｎｇ重みそれぞれの存在確率で量子ビットの重ね合わせを構築するように前処理を挿入することで、所望の状態が生成される。
また、ｋ以上ｌ以下のような範囲が指定される場合についても、同様に、該当の範囲に応じたＨａｍｍｉｎｇ重みそれぞれの存在確率で量子ビットの重ね合わせを構築するように前処理を挿入することで、所望の状態が生成される。
【0045】
［第２実施形態］
以下、補助ビットありの方式について説明する。
本方式では、非特許文献２のアルゴリズムを応用し、補助ビットを使用してＨａｍｍｉｎｇ重みｋ以上又はｋ以下の重ね合わせを構築する量子回路を生成する。このアルゴリズムにより出力される量子回路の計算量は、
であり、非特許文献２の量子回路と同一である。
以下、補助ビットありの方式について説明する。
本方式では、非特許文献２のアルゴリズムを応用し、補助ビットを使用してＨａｍｍｉｎｇ重みｋ以上又はｋ以下の重ね合わせを構築する量子回路を生成する。このアルゴリズムにより出力される量子回路の計算量は、
【数4】
【0046】
図７は、本実施形態との比較のため、従来（非特許文献２）におけるＨａｍｍｉｎｇ重みｋのｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズム（Ａｌｇｏｒｉｔｈｍ ５：Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ－ｗｉｔｈ－Ａｎｃｉｌｌａ）を示す図である。
【0047】
図８は、本実施形態におけるＨａｍｍｉｎｇ重みｋ以下のｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズム（Ａｌｇｏｒｉｔｈｍ ６：Ｇｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ－ｗｉｔｈ－Ａｎｃｉｌｌａ）を示す図である。
このアルゴリズムは、図７のアルゴリズム（Ａｌｇｏｒｉｔｈｍ ５）に対して、いくつかのゲートを追加又は削除することでＨａｍｍｉｎｇ重みがｋ以上又はｋ以下の重ね合わせを実現している。
このアルゴリズムは、図７のアルゴリズム（Ａｌｇｏｒｉｔｈｍ ５）に対して、いくつかのゲートを追加又は削除することでＨａｍｍｉｎｇ重みがｋ以上又はｋ以下の重ね合わせを実現している。
【0048】
具体的には、Ａｌｇｏｒｉｔｈｍ ５とＡｌｇｏｒｉｔｈｍ ６との差分は、ｒｙゲートの数とｒｙゲートの引数の値である。Ａｌｇｏｒｉｔｈｍ ６の具体的な処理内容は、以下の通りである。
【0049】
１行目：制御部１０は、ｎ量子ビットのレジスタｂを用意する。
２行目：制御部１０は、ｋの値に応じた補助量子ビット数のレジスタｃを用意する。
３行目：制御部１０は、ｂ及びｃの合計量子ビット幅の量子回路ｑｃを初期化する。
４行目：制御部１０は、Ｉｎｉｔｉａｌｉｚｅ－Ａｎｃｉｌｌａ関数によって補助量子ビットｃの値がｋの二進表現となるように初期化する。例えば、ｋ＝２の場合は補助量子ビットｃ＝｜０１＞となる。なお、Ｉｎｉｔｉａｌｉｚｅ－Ａｎｃｉｌｌａ関数は、Ｏ（ｋ）個のｘゲートにより構成可能である。
２行目：制御部１０は、ｋの値に応じた補助量子ビット数のレジスタｃを用意する。
３行目：制御部１０は、ｂ及びｃの合計量子ビット幅の量子回路ｑｃを初期化する。
４行目：制御部１０は、Ｉｎｉｔｉａｌｉｚｅ－Ａｎｃｉｌｌａ関数によって補助量子ビットｃの値がｋの二進表現となるように初期化する。例えば、ｋ＝２の場合は補助量子ビットｃ＝｜０１＞となる。なお、Ｉｎｉｔｉａｌｉｚｅ－Ａｎｃｉｌｌａ関数は、Ｏ（ｋ）個のｘゲートにより構成可能である。
【0050】
５行目：制御部１０は、０からｎ－１まで昇順で６～１１行目を実行する。
６行目：制御部１０は、ｉ＝０なら７行目を実行する。
７行目：制御部１０は、量子回路ｑｃにｒｙゲートを追加する。
８行目：制御部１０は、ｉ＝０でないなら９～１０行目を実行する。
９行目：制御部１０は、１からｋまで昇順で１０行目を実行する。
１０行目：制御部１０は、量子回路ｑｃにｍｃｒｙゲートを追加する。ｑｃ．ｍｃｒｙの第１引数はゲートの回転角度であり、第２引数は制御量子ビットの条件である。この場合は、制御量子ビットは補助量子ビットｃであり、ｃ＝｜ｊ＞の場合にのみゲートが動作する。第３引数は、ゲートを適用する量子ビットの位置である。
１１行目：制御部１０は、Ｄｅｃｒｅｍｅｎｔ関数を呼び出し、制御ビットの値に応じて補助量子ビットｃの値を１だけ減らす。
６行目：制御部１０は、ｉ＝０なら７行目を実行する。
７行目：制御部１０は、量子回路ｑｃにｒｙゲートを追加する。
８行目：制御部１０は、ｉ＝０でないなら９～１０行目を実行する。
９行目：制御部１０は、１からｋまで昇順で１０行目を実行する。
１０行目：制御部１０は、量子回路ｑｃにｍｃｒｙゲートを追加する。ｑｃ．ｍｃｒｙの第１引数はゲートの回転角度であり、第２引数は制御量子ビットの条件である。この場合は、制御量子ビットは補助量子ビットｃであり、ｃ＝｜ｊ＞の場合にのみゲートが動作する。第３引数は、ゲートを適用する量子ビットの位置である。
１１行目：制御部１０は、Ｄｅｃｒｅｍｅｎｔ関数を呼び出し、制御ビットの値に応じて補助量子ビットｃの値を１だけ減らす。
【0051】
図９は、本実施形態におけるＤｅｃｒｅｍｅｎｔ関数のアルゴリズム（Ａｌｇｏｒｉｔｈｍ ７）を示す図である。
【0052】
１行目：制御部１０は、量子回路ｑｃにｃｘゲートを追加する。
２行目：制御部１０は、補助量子ビットの大きさに応じて、１からｃｅｉｌ（ｌｏｇ（ｋ＋１））－１まで昇順で３行目を実行する。
３行目：制御部１０は、量子回路ｑｃにｍｃｘゲートを追加する。ｑｃ．ｍｃｘの第１引数は制御量子ビットの位置であり、第２引数はゲートを適用する量子ビットの位置である。なお、制御量子ビットが複数の場合は集合で表記される。
２行目：制御部１０は、補助量子ビットの大きさに応じて、１からｃｅｉｌ（ｌｏｇ（ｋ＋１））－１まで昇順で３行目を実行する。
３行目：制御部１０は、量子回路ｑｃにｍｃｘゲートを追加する。ｑｃ．ｍｃｘの第１引数は制御量子ビットの位置であり、第２引数はゲートを適用する量子ビットの位置である。なお、制御量子ビットが複数の場合は集合で表記される。
【0053】
図１０は、本実施形態におけるＨａｍｍｉｎｇ重みｋ以上のｎ－ｑｕｂｉｔの重ね合わせを生成する量子回路の生成アルゴリズム（Ａｌｇｏｒｉｔｈｍ ８：Ｇｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ－ｗｉｔｈ－Ａｎｃｉｌｌａ）を示す図である。
Ａｌｇｏｒｉｔｈｍ ８は、Ｈａｍｍｉｎｇ重みｋ以下の場合のＡｌｇｏｒｉｔｈｍ ６と類似しているが、次の部分が異なる。
Ａｌｇｏｒｉｔｈｍ ８は、Ｈａｍｍｉｎｇ重みｋ以下の場合のＡｌｇｏｒｉｔｈｍ ６と類似しているが、次の部分が異なる。
【0054】
１行目：制御部１０は、ｋ←ｎ－ｋと置き換える。
５～６行目：制御部１０は、量子回路ｑｃにｘゲートを追加し、ｂを｜０００…０００＞から｜１１１…１１１＞に反転する。
こうすることで、以降の処理は、Ａｌｇｏｒｉｔｈｍ ６と比較して０と１とが反転した、０のＨａｍｍｉｎｇ重みｎ－ｋ以下のケースとみなすことができる。
５～６行目：制御部１０は、量子回路ｑｃにｘゲートを追加し、ｂを｜０００…０００＞から｜１１１…１１１＞に反転する。
こうすることで、以降の処理は、Ａｌｇｏｒｉｔｈｍ ６と比較して０と１とが反転した、０のＨａｍｍｉｎｇ重みｎ－ｋ以下のケースとみなすことができる。
【0055】
１４，１６行目：制御部１０は、Ｄｅｃｒｅｍｅｎｔ関数の前後にｘゲートを追加する。１と０とを反転させているため、こうすることで制御ビットが０の時にＤｅｃｒｅｍｅｎｔが起こるようになる。
また、１０，１３行目ではＨａｍｍｉｎｇ重みがｋ以上である長さｎの二値ベクトル集合Ａｎ ｋではなく重みｋ以下に対応するＢｎ ｋが使用されているが、０のＨａｍｍｉｎｇ重みｎ－ｋ以下の重ね合わせを作成しているため、「１の重みｋ以上」と「０の重みｎ－ｋ以下」が同義であることから、Ｂｎ ｋの使用で問題ない。
また、１０，１３行目ではＨａｍｍｉｎｇ重みがｋ以上である長さｎの二値ベクトル集合Ａｎ ｋではなく重みｋ以下に対応するＢｎ ｋが使用されているが、０のＨａｍｍｉｎｇ重みｎ－ｋ以下の重ね合わせを作成しているため、「１の重みｋ以上」と「０の重みｎ－ｋ以下」が同義であることから、Ｂｎ ｋの使用で問題ない。
【0056】
図１１は、本実施形態との比較のため、従来（非特許文献２）におけるＤｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ－ｗｉｔｈ－Ａｎｃｉｌｌａ（Ａｌｇｏｒｉｔｈｍ ５）が出力する量子回路を例示する図である。
ここでは、ｎ＝５，ｋ＝２とし、Ｈａｍｍｉｎｇ重みがｋの場合の出力を示している。
ここでは、ｎ＝５，ｋ＝２とし、Ｈａｍｍｉｎｇ重みがｋの場合の出力を示している。
【0057】
図１２は、本実施形態におけるＨａｍｍｉｎｇ重みｋ以下に対応するアルゴリズムＧｅｎｅｒａｌｉｚｅｄ－Ｄｉｃｋｅ－Ｐｒｅｐａｒａｔｉｏｎ－ｗｉｔｈ－Ａｎｃｉｌｌａ（Ａｌｇｏｒｉｔｈｍ ６）が出力する量子回路を例示する図である。
この場合、Ｈａｍｍｉｎｇ重みをｋ固定（＝２）とした従来の場合に比べて、ｒｙゲートの数が１つ増え、各ゲートの引数である回転角度が、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率に応じた値に変更されている。
この場合、Ｈａｍｍｉｎｇ重みをｋ固定（＝２）とした従来の場合に比べて、ｒｙゲートの数が１つ増え、各ゲートの引数である回転角度が、Ｈａｍｍｉｎｇ重みの値域に応じた存在確率に応じた値に変更されている。
【0058】
従来の手法では、補助ビットｃの値が回路実行後に０となっている必要があった。この制約のため、図１１の量子ビットｂ４に対してｒｙゲートが実行される際には、ｃの値は１又は０の重ね合わせとなっている。よって、ｒｙゲートはｃ＝１の場合の１つだけが実行され、最終的にｃ＝０となる。
一方、本実施形態では、補助ビットｃの値が回路実行後に０以上ｋ以下の値（重みｋ以上のケースでは、０以上ｎ－ｋ以下）であればよいので、図１２の量子ビットｂ４に対してｒｙゲートが実行される際には、ｃの値は２，１，０の重ね合わせとなっている。よって、ｒｙゲートはｃ＝１の場合とｃ＝２の場合との２つを実行する必要がある。
一方、本実施形態では、補助ビットｃの値が回路実行後に０以上ｋ以下の値（重みｋ以上のケースでは、０以上ｎ－ｋ以下）であればよいので、図１２の量子ビットｂ４に対してｒｙゲートが実行される際には、ｃの値は２，１，０の重ね合わせとなっている。よって、ｒｙゲートはｃ＝１の場合とｃ＝２の場合との２つを実行する必要がある。
【0059】
このように、補助ビットありの方式については、非特許文献２の量子回路に対して、量子ゲートの引数の変更と共に、ゲート数の僅かな増加のみにより、Ｈａｍｍｉｎｇ重みを一定にする（レジスタｃを最終的に０にする）という従来の制約条件を取り除き、回路の深さ及び幅を同一に保ったままＨａｍｍｉｎｇ重みがｋ以上又はｋ以下の重ね合わせを構築することができる。
【0060】
第１又は第２実施形態によれば、Ｈａｍｍｉｎｇ重みがｋの重ね合わせを構築する従来のアルゴリズムを、計算量を維持したまま拡張し、Ｈａｍｍｉｎｇ重みが範囲を持つ場合、特にｋ以上又はｋ以下の重ね合わせを効率的に構築することが可能となった。
さらに、使用者は、補助ビットを使う方式と補助ビットを使わない方式とを、用途に応じて選択的に利用することができる。
さらに、使用者は、補助ビットを使う方式と補助ビットを使わない方式とを、用途に応じて選択的に利用することができる。
【0061】
なお、これにより、例えば量子ビットの初期状態を効率的に準備でき、量子コンピュータの利用が促進されることから、国連が主導する持続可能な開発目標（ＳＤＧｓ）の目標９「レジリエントなインフラを整備し、持続可能な産業化を推進すると共に、イノベーションの拡大を図る」に貢献することが可能となる。
【0062】
以上、本発明の実施形態について説明したが、本発明は前述した実施形態に限るものではない。また、前述した実施形態に記載された効果は、本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は、実施形態に記載されたものに限定されるものではない。
【0063】
量子回路生成装置１による量子回路生成方法は、ソフトウェアにより実現される。ソフトウェアによって実現される場合には、このソフトウェアを構成するプログラムが、情報処理装置（コンピュータ）にインストールされる。また、これらのプログラムは、ＣＤ－ＲＯＭのようなリムーバブルメディアに記録されてユーザに配布されてもよいし、ネットワークを介してユーザのコンピュータにダウンロードされることにより配布されてもよい。さらに、これらのプログラムは、ダウンロードされることなくネットワークを介したＷｅｂサービスとしてユーザのコンピュータに提供されてもよい。
【符号の説明】
【0064】
１ 量子回路生成装置
１０ 制御部
２０ 記憶部
１０ 制御部
２０ 記憶部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】