(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023178555
(43)【公開日】2023-12-18
(54)【発明の名称】半導体装置および電力変換装置
(51)【国際特許分類】
H01L 29/41 20060101AFI20231211BHJP
H01L 25/07 20060101ALI20231211BHJP
H01L 29/78 20060101ALI20231211BHJP
H01L 29/739 20060101ALI20231211BHJP
H01L 21/336 20060101ALI20231211BHJP
H01L 29/12 20060101ALI20231211BHJP
H01L 21/52 20060101ALI20231211BHJP
H01L 21/28 20060101ALI20231211BHJP
【ＦＩ】
H01L29/44 S
H01L25/04 C
H01L29/78 652L
H01L29/78 655A
H01L29/78 658F
H01L29/78 652Q
H01L29/78 652T
H01L21/52 A
H01L21/28 301R
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022091304
(22)【出願日】2022-06-06
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】鈴木 裕一郎
(72)【発明者】
【氏名】藤野 純司
(72)【発明者】
【氏名】原 幸治郎
【テーマコード（参考）】
4M104
5F047
【Ｆターム（参考）】
4M104AA01
4M104AA03
4M104AA08
4M104BB02
4M104BB03
4M104BB14
4M104BB19
4M104BB25
4M104CC01
4M104DD22
4M104DD23
4M104DD34
4M104DD37
4M104DD53
4M104DD71
4M104DD78
4M104EE08
4M104EE15
4M104EE17
4M104EE18
4M104FF02
4M104FF06
4M104FF13
4M104GG02
4M104GG06
4M104GG09
4M104GG18
4M104HH15
4M104HH18
4M104HH20
5F047BA19
5F047BC01
(57)【要約】
【課題】高い信頼性を有する半導体装置等を提供する。
【解決手段】半導体装置１００は、半導体基板１１と、金属電極１３とを備える。金属電極１３は、金属電極１０１と、金属電極１０２とを有する。金属電極１３の金属電極１０１は、半導体基板１１に接触している。金属電極１０１は、ＡｌおよびＴｉの両方または一方を含む材料で構成されている。金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【選択図】図２
【解決手段】半導体装置１００は、半導体基板１１と、金属電極１３とを備える。金属電極１３は、金属電極１０１と、金属電極１０２とを有する。金属電極１３の金属電極１０１は、半導体基板１１に接触している。金属電極１０１は、ＡｌおよびＴｉの両方または一方を含む材料で構成されている。金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【選択図】図２
【特許請求の範囲】
【請求項1】
半導体装置であって、
半導体基板と、
前記半導体基板に積層されている金属電極とを備え、
前記金属電極は、
板状の第１金属電極と、
前記第１金属電極に接触する、板状の第２金属電極とを有し、
前記第１金属電極は、ＡｌおよびＴｉの両方または一方を含む材料で構成されており、
前記金属電極の前記第１金属電極は、前記半導体基板に接触しており、
前記半導体基板から前記金属電極に向かう方向において、当該半導体基板、前記第１金属電極および前記第２金属電極の順で存在するように、当該第１金属電極および当該第２金属電極は設けられており、
前記第２金属電極は、
前記第１金属電極と接触している第１面と、
前記第２金属電極のうち、前記第１面の反対側の面である第２面とを有し、
前記第２金属電極の前記第２面には、溝が設けられている、
半導体装置。
半導体基板と、
前記半導体基板に積層されている金属電極とを備え、
前記金属電極は、
板状の第１金属電極と、
前記第１金属電極に接触する、板状の第２金属電極とを有し、
前記第１金属電極は、ＡｌおよびＴｉの両方または一方を含む材料で構成されており、
前記金属電極の前記第１金属電極は、前記半導体基板に接触しており、
前記半導体基板から前記金属電極に向かう方向において、当該半導体基板、前記第１金属電極および前記第２金属電極の順で存在するように、当該第１金属電極および当該第２金属電極は設けられており、
前記第２金属電極は、
前記第１金属電極と接触している第１面と、
前記第２金属電極のうち、前記第１面の反対側の面である第２面とを有し、
前記第２金属電極の前記第２面には、溝が設けられている、
半導体装置。
【請求項2】
前記金属電極は、板状の第３金属電極をさらに有し、
前記第２金属電極の前記第２面には、前記第３金属電極が設けられており、
前記第３金属電極は、ＡｕまたはＡｇを含む材料で構成されている、
請求項１に記載の半導体装置。
前記第２金属電極の前記第２面には、前記第３金属電極が設けられており、
前記第３金属電極は、ＡｕまたはＡｇを含む材料で構成されている、
請求項１に記載の半導体装置。
【請求項3】
前記第２金属電極の前記第２面に設けられている前記溝は、当該第２面の端まで延在している、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項4】
前記溝の形状は、順テーパー形状である、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項5】
前記第１金属電極および前記第２金属電極に絶縁膜が挟まれており、
平面視において、前記絶縁膜は前記溝と重なっている、
請求項１に記載の半導体装置。
平面視において、前記絶縁膜は前記溝と重なっている、
請求項１に記載の半導体装置。
【請求項6】
前記半導体基板は、反っており、
断面視において、前記半導体基板の形状は凹状である、
請求項１に記載の半導体装置。
断面視において、前記半導体基板の形状は凹状である、
請求項１に記載の半導体装置。
【請求項7】
請求項１から６のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路とを備える、
電力変換装置。
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路とを備える、
電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体基板に積層されている金属電極を備える半導体装置および電力変換装置に関する。
【背景技術】
【0002】
複数種類の電力変換等に用いられる縦型構造の半導体装置では、当該半導体装置の縦方向に電流を流すために、半導体基板の表面および裏面に金属電極が形成されている。当該縦型構造の半導体装置は、例えば、パワー半導体装置である。当該半導体装置の実装方法の簡便な方法としてはんだ付けが用いられている。
【0003】
はんだ付けによる、半導体装置の実装方法では、はんだと半導体装置の裏面電極とにより、合金層が形成されることにより、当該半導体装置を回路基板等に接合させる必要がある。はんだの主成分はＳｎ（スズ）である。そのため、半導体装置の裏面電極として、Ｎｉ電極が用いられている。Ｎｉ電極に含まれるＮｉ（ニッケル）は、Ｓｎと結合することにより、安定的な合金を形成する材料である。
【0004】
Ｎｉの線膨張係数は約１３×１０－６／Ｋである。半導体基板を構成する材料として、標準的に用いられるＳｉの線膨張係数は、約３×１０－６／Ｋである。Ｎｉの線膨張係数とＳｉの線膨張係数との差（以下、「線膨張係数差」ともいう）は大きい。そのため、例えば、熱処理等により、半導体基板が加熱された場合、線膨張係数差に起因する反りが当該半導体基板に発生する。
【0005】
また、半導体基板の厚み方向に電流が流れる構成では、電流経路の抵抗成分によるロスを減らして、通電性能を向上させることが要求される。そのため、半導体基板の薄厚化が進んでいる。これにより、半導体基板の反りが、より顕著に表れやすい。
【0006】
以下においては、半導体ウエハに存在する半導体装置の状態を、「ウエハ状態」ともいう。また、以下においては、半導体ウエハから切り離された半導体装置の状態を、「チップ状態」ともいう。
【0007】
そこで、ウエハ状態またはチップ状態の半導体装置に反りが発生することを抑制する様々な構成が特許文献１，２，３に開示されている。
【0008】
以下においては、特許文献１に開示されている構成を、「関連構成Ａ」ともいう。また、以下においては、特許文献２に開示されている構成を、「関連構成Ｂ」ともいう。また、以下においては、特許文献３に開示されている構成を、「関連構成Ｃ」ともいう。
【0009】
関連構成Ａは、半導体ウエハにおける裏面電極を、チップ領域ごとに分離する構成である。当該チップ領域は、半導体チップが形成される領域である。また、関連構成Ｂは、チップ状態の半導体装置の裏面に、リブを設ける構成である。当該リブには、溝が設けられている。また、関連構成Ｃは、チップ状態の半導体装置において、以下の特徴を有する金属材料を、裏面電極として使用する構成である。当該特徴は、例えば、当該金属材料の厚みが、半導体基板の厚みよりも厚いという特徴である。また、当該特徴は、例えば、当該金属材料のヤング率が大きいという特徴である。
【0010】
以下においては、板状の複数の電極が互いに重なるように、当該複数の電極が積層されて構成される金属電極を、「積層金属電極」ともいう。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開２００１－０９３８６３号公報
【特許文献2】国際公開第２０１３／１７２１４０号
【特許文献3】特開２０２０－０２５１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0012】
縦型構造の半導体装置には、板状の複数の電極で構成される積層金属電極が半導体基板に積層されている半導体装置が存在する。当該半導体装置では、積層金属電極が半導体基板に、電気的に良好に接合されていない状況では、高い信頼性が得られないという問題がある。また、当該半導体装置では、当該半導体装置に反りが発生している状況では、高い信頼性が得られないという問題がある。
【0013】
本開示は、このような問題を解決するためになされたものであり、高い信頼性を有する半導体装置等を提供することを目的とする。
【課題を解決するための手段】
【0014】
上記目的を達成するために、本開示の一態様に係る半導体装置は、半導体基板と、半導体基板に積層されている金属電極とを備え、金属電極は、板状の第１金属電極と、第１金属電極に接触する、板状の第２金属電極とを有し、第１金属電極は、ＡｌおよびＴｉの両方または一方を含む材料で構成されており、金属電極の第１金属電極は、半導体基板に接触しており、半導体基板から金属電極に向かう方向において、半導体基板、第１金属電極および第２金属電極の順で存在するように、第１金属電極および第２金属電極は設けられており、第２金属電極は、第１金属電極と接触している第１面と、第２金属電極のうち、第１面の反対側の面である第２面とを有し、第２金属電極の第２面には、溝が設けられている。
【発明の効果】
【0015】
本開示によれば、金属電極は、第１金属電極と、第２金属電極とを有する。金属電極の第１金属電極は、半導体基板に接触している。第１金属電極は、ＡｌおよびＴｉの両方または一方を含む材料で構成されている。
【0016】
第１金属電極が、ＡｌおよびＴｉの両方または一方を含むことにより、第１金属電極と半導体基板との接触は、オーミック接触となる。そのため、金属電極の第１金属電極は、半導体基板に、電気的に良好に接合される。すなわち、金属電極は、半導体基板に、電気的に良好に接合される。
【0017】
また、第２金属電極の第２面には、溝が設けられている。これにより、第２金属電極に反りが発生することを抑制でき、半導体装置に反りが発生することを抑制することができる。
【0018】
以上により、高い信頼性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【0019】
【図1】実施の形態１に係る半導体装置の平面図である。
【図2】実施の形態１に係る半導体装置の断面図である。
【図3】実施の形態１に係る半導体装置の一部の拡大図である。
【図4】実施の形態１に係る半導体装置における金属電極の裏面を示す平面図である。
【図5】実施の形態１に係る半導体装置の製造方法のフローチャートである。
【図6】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図7】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図8】メタルマスクを示す平面図である。
【図9】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図10】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図11】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図12】実施の形態１に係る半導体装置の断面図である。
【図13】溝の変形構成を示す図である。
【図14】テーパーが存在しない溝を示す断面図である。
【図15】実施の形態２に係る半導体装置の断面図である。
【図16】実施の形態２に係る半導体装置における金属電極の裏面を示す平面図である。
【図17】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図18】変形例１に係る構成を有する半導体装置の断面図である。
【図19】変形例１に係る構成を有する半導体装置の断面図である。
【図20】実施の形態３に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【図21】比較例に係る半導体装置の断面図である。
【図22】比較例に係る半導体装置の断面図である。
【発明を実施するための形態】
【0020】
以下、図面を参照しつつ、実施の形態について説明する。以下の図面では、同一の構成要素には同一の符号を付してある。同一の符号が付されている構成要素の名称および機能は同じである。したがって、同一の符号が付されている構成要素の一部についての詳細な説明を省略する場合がある。
【0021】
なお、実施の形態において例示される構成要素の寸法、材質、形状、当該構成要素の相対配置などは、装置の構成、各種条件等により適宜変更されてもよい。また、図における構成要素の寸法は、実際の寸法と異なる場合がある。
【0022】
【0023】
図１において、Ｘ方向、Ｙ方向およびＺ方向は、互いに直交する。以下の図に示されるＸ方向、Ｙ方向およびＺ方向も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（－Ｘ方向）とを含む方向を「Ｘ軸方向」ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（－Ｙ方向）とを含む方向を「Ｙ軸方向」ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（－Ｚ方向）とを含む方向を「Ｚ軸方向」ともいう。
【0024】
また、以下においては、Ｘ軸方向およびＹ軸方向を含む平面を、「ＸＹ面」ともいう。また、以下においては、Ｘ軸方向およびＺ軸方向を含む平面を、「ＸＺ面」ともいう。また、以下においては、Ｙ軸方向およびＺ軸方向を含む平面を、「ＹＺ面」ともいう。
【0025】
半導体装置Ｗ１の形状は、円板状である。半導体ウエハである半導体装置Ｗ１は、裏面Ｗ１ｂを有する。
【0026】
半導体装置Ｗ１は、複数のチップ領域Ｒ１を有する。各チップ領域Ｒ１には、半導体チップとしての半導体装置１００が形成されている。すなわち、半導体装置Ｗ１には、複数の半導体装置１００が形成されている。各半導体装置１００は、例えば、縦型構造の半導体装置である。
【0027】
以下においては、半導体ウエハである半導体装置Ｗ１に存在する半導体装置１００の状態を、「ウエハ状態」ともいう。また、以下においては、半導体ウエハである半導体装置Ｗ１から切り離された半導体装置１００の状態を、「チップ状態」ともいう。チップ状態の半導体装置１００は、半導体チップである。平面視における半導体装置１００の形状は、矩形である。
【0028】
半導体ウエハである半導体装置Ｗ１の裏面Ｗ１ｂには、溝Ｖ１が設けられている。半導体装置Ｗ１の裏面Ｗ１ｂに設けられた溝Ｖ１は、当該半導体装置Ｗ１に反りＡが発生することを抑制するように構成されている。当該反りＡは、上向きに凸を表現する反りである。
【0029】
溝Ｖ１は、例えば、直線状の複数の溝から構成される。溝Ｖ１は、複数のチップ領域Ｒ１の一部にわたって設けられている。溝Ｖ１に含まれる直線状の溝は、例えば、３つのチップ領域Ｒ１、または、４つのチップ領域Ｒ１にわたって設けられている。すなわち、例えば、溝Ｖ１に含まれる直線状の溝は、例えば、３つの半導体装置１００、または、４つの半導体装置１００にわたって設けられている。
【0030】
次に、半導体装置Ｗ１の各チップ領域Ｒ１に形成されている、半導体チップとしての半導体装置１００の構成について説明する。
【0031】
図２は、実施の形態１に係る半導体装置１００の断面図である。図２は、複数のチップ領域Ｒ１に含まれる１つのチップ領域Ｒ１に形成されている１つの半導体装置１００を示す。すなわち、図２は、半導体チップとしての半導体装置１００を示す。
【0032】
半導体装置１００は、半導体素子を含む。当該半導体素子は、例えば、ダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等である。
【0033】
図２には、一例として、半導体装置１００に含まれる半導体素子であるＩＧＢＴの構成が示されている。ここで、半導体チップとしての半導体装置１００の構成について説明する。図２に示すように、半導体チップとしての半導体装置１００は、半導体基板１１と、金属電極１２，１３とを備える。半導体基板１１は、例えば、Ｓｉ基板、ＳｉＣ基板等である。
【0034】
半導体基板１１は、半導体装置１００に含まれる半導体素子に対応する複数の構成要素を含む。図２の半導体基板１１には、一例として、半導体装置１００に含まれる半導体素子であるＩＧＢＴに対応する複数の構成要素が示されている。当該ＩＧＢＴに対応する複数の構成要素は、例えば、Ｎドリフト層２０、Ｐ＋層１７、Ｎ＋層１６、Ｎバッファ層１８およびＰコレクタ層１９を含む。
【0035】
半導体装置１００に含まれる半導体素子が、ダイオードまたはＭＯＳＦＥＴである場合、半導体基板１１は、ｎ型半導体の基板である。半導体装置１００に含まれる半導体素子がＩＧＢＴである場合、半導体基板１１は、ｐ型半導体の基板である。
【0036】
半導体基板１１は、上面としての表面１１ａと、下面としての裏面１１ｂとを有する。裏面１１ｂは、半導体基板１１のうち、表面１１ａの反対側の面である。半導体基板１１の表面１１ａには、表面電極である金属電極１２が形成されている。すなわち、半導体基板１１には、金属電極１２が積層されている。金属電極１２は、ゲート酸化膜１５、ゲート電極１４等を含む。
【0037】
また、半導体基板１１の裏面１１ｂには、裏面電極である金属電極１３が形成されている。すなわち、半導体基板１１には、金属電極１３が積層されている。半導体基板１１の裏面１１ｂと金属電極１３との接触は、オーミック接触である。
【0038】
図３は、実施の形態１に係る半導体装置１００の一部の拡大図である。具体的には、図３は、図２が示す、半導体チップとしての半導体装置１００における、金属電極１３側の構成を示す断面図である。図３では、半導体装置１００のうち、金属電極１３以外の部分は簡略化されている。図３では、例えば、半導体基板１１の輪郭が示され、当該半導体基板１１の内部の構成は示されていない。
【0039】
図３に示すように、金属電極１３は、裏面１３ｂを有する。裏面１３ｂは、金属電極１３の下面である。図４は、実施の形態１に係る半導体装置１００における金属電極１３の裏面１３ｂを示す平面図である。図４に示される裏面１３ｂは、図１の半導体装置Ｗ１の裏面Ｗ１ｂのうち、１つのチップ領域Ｒ１に対応する面である。裏面１３ｂの形状は、矩形である。
【0040】
図３に示すように、金属電極１３は、第１金属電極である金属電極１０１と、第２金属電極である金属電極１０２と、第３金属電極である金属電極１０３とを有する。金属電極１０１，１０２，１０３の各々は、金属膜である。金属電極１０１の形状は、板状である。金属電極１０１は、金属電極１３の最上部に相当する。金属電極１３の金属電極１０１は、半導体基板１１に接触している。金属電極１０２の形状は、板状である。金属電極１０２は、金属電極１０１に接触する。
【0041】
すなわち、半導体基板１１から金属電極１３に向かう方向において、当該半導体基板１１、金属電極１０１および金属電極１０２の順で存在するように、当該金属電極１０１および当該金属電極１０２は設けられている。
【0042】
また、金属電極１０２は、第１面である表面Ｓ２ａと、第２面である裏面Ｓ２ｂとを有する。裏面Ｓ２ｂは、金属電極１０２のうち、表面Ｓ２ａの反対側の面である。裏面Ｓ２ｂの形状は、矩形である。裏面Ｓ２ｂのサイズは、裏面１３ｂのサイズと同じである。
【0043】
金属電極１０２の表面Ｓ２ａは、金属電極１０１と接触している。
【0044】
金属電極１０２の裏面Ｓ２ｂは、金属電極１０３に接触している。すなわち、金属電極１０２の裏面Ｓ２ｂには、金属電極１０３が設けられている。金属電極１０３の形状は、板状である。
【0045】
以上から、半導体基板１１から金属電極１３に向かう方向において、当該半導体基板１１、金属電極１０１、金属電極１０２および金属電極１０３の順で存在するように、当該金属電極１０１、当該金属電極１０２および当該金属電極１０３は設けられている。
【0046】
金属電極１０３は、裏面Ｓ３ｂを有する。裏面Ｓ３ｂは、金属電極１３の裏面１３ｂに相当する。
【0047】
また、金属電極１３には、溝Ｖ１が設けられている。溝Ｖ１は、金属電極１３の厚み方向において、金属電極１３の裏面１３ｂから金属電極１０２にわたって設けられている。そのため、図４に示すように、金属電極１３の裏面１３ｂには、溝Ｖ１が設けられている。また、図３に示すように、金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【0048】
金属電極１３の裏面１３ｂ、および、金属電極１０２の裏面Ｓ２ｂに設けられている溝Ｖ１は、半導体基板１１および金属電極１３に、反りＡが発生することを抑制するように、構成されている。当該反りＡは、上向きに凸を表現する反りである。また、当該溝Ｖ１は、仮に、半導体基板１１および金属電極１３に反りＡが発生した場合でも、当該反りＡを緩和するように、構成されている。
【0049】
【0050】
平面視において、溝Ｖ１は、チップ領域Ｒ１の中央部から、当該チップ領域Ｒ１の外部まで延在している。そのため、平面視において、金属電極１３の裏面１３ｂに設けられている溝Ｖ１は、当該裏面１３ｂの端まで延在している。したがって、平面視において、金属電極１０２の裏面Ｓ２ｂに設けられている溝Ｖ１は、当該裏面Ｓ２ｂの端まで延在している。例えば、溝Ｖ１は、裏面Ｓ２ｂの中央部から、当該裏面Ｓ２ｂの端まで延在している。
【0051】
また、断面視において、溝Ｖ１の形状は、順テーパー形状である。順テーパー形状の溝Ｖ１は、作製しやすいというメリットがある。溝Ｖ１の幅は、例えば、数ミクロンから数百ミクロンまでの範囲に含まれる値である。
【0052】
次に、金属電極１３における各金属電極の組成および役割について説明する。金属電極１０１は、Ａｌ（アルミニウム）およびＴｉ（チタン）の両方または一方を含む材料で構成されている。具体的には、金属電極１０１は、例えば、ＡｌまたはＡｌ合金で構成される単層膜である。なお、金属電極１０１は、例えば、ＴｉまたはＴｉ合金で構成される単層膜であってもよい。
【0053】
また、金属電極１０１は、例えば、積層膜であってもよい。当該積層膜は、鉛直方向において複数の部材が互いに重なるように、当該複数の部材が積層されたものである。当該積層膜は、例えば、複数の部材であるＡｌおよびＴｉで構成される。当該積層膜は、ＡｌおよびＴｉを含む材料で構成されている。
【0054】
また、当該積層膜は、例えば、複数の部材であるＡｌ合金およびＴｉ合金で構成されてもよい。当該積層膜は、Ａｌ合金およびＴｉ合金を含む材料で構成されている。
【0055】
また、当該積層膜は、例えば、複数の部材であるＡｌおよびＴｉ合金で構成されてもよい。また、当該積層膜は、例えば、複数の部材であるＡｌ合金およびＴｉで構成されてもよい。
【0056】
金属電極１０１が、ＡｌおよびＴｉの両方または一方を含むことにより、当該金属電極１０１と半導体基板１１の裏面１１ｂとの接触は、オーミック接触となる。これにより、金属電極１３の金属電極１０１は、半導体基板１１に、電気的に良好に接合される。すなわち、金属電極１３は、半導体基板１１に、電気的に良好に接合される。
【0057】
以下においては、はんだが金属電極１０２に接触して、当該金属電極１０２全体において合金が形成される状況を、「合金形成状況」ともいう。
【0058】
また、金属電極１０１は、バリア層の役割を担う。すなわち、金属電極１０１は、バリア層として機能する。当該バリア層は、はんだが金属電極１０２に接触して、当該金属電極１０２全体において合金が形成される合金形成状況が発生した場合、当該はんだが半導体基板１１と接触することを防ぐ層である。
【0059】
金属電極１０１の厚さは、例えば、２０ｎｍ以上１０００ｎｍ以下である。金属電極１０１の厚さが２０ｎｍより薄い場合、当該金属電極１０１がバリア層としての機能を果たさない可能性がある。また、金属電極１０１の厚さが１０００ｎｍより厚い場合、縦型構造の半導体装置における、縦方向の抵抗値が増加し、当該半導体装置の電気特性が低下する。そのため、金属電極１０１の厚さは、例えば、２０ｎｍ以上１０００ｎｍ以下である。
【0060】
金属電極１０２は、ＮｉまたはＮｉ合金で構成される。すなわち、金属電極１０２は、Ｎｉを含む。また、金属電極１０２は、以下の目的により、図３のように、金属電極１３内に配置される。当該目的は、Ｎｉが、はんだに含まれるＳｎと接触して、合金を形成するという目的である。
【0061】
金属電極１０３は、金属電極１０２の裏面Ｓ２ｂが酸化することを防ぐという役割を担う。また、金属電極１０３は、金属電極１３のはんだ濡れ性を向上させるという役割を担う。金属電極１０３は、Ａｕ（金）またはＡｇ（銀）を含む材料で構成されている。具体的には、金属電極１０３は、例えば、ＡｕまたはＡｇで構成される。なお、金属電極１０３は、例えば、Ａｇ合金で構成されてもよい。
【0062】
金属電極１０３の厚さは、例えば、１０ｎｍ以上５００ｎｍ以下である。仮に、金属電極１０３の厚さが１０ｎｍより薄い場合、金属電極１０２の裏面Ｓ２ｂが酸化することを防ぐという役割を金属電極１０３は十分に果たせない。また、仮に、金属電極１０３の厚さが５００ｎｍより厚い場合、例えば、半導体装置の低コスト化が困難になる。そのため、金属電極１０３の厚さは、例えば、１０ｎｍ以上５００ｎｍ以下である。
【0063】
（製造方法）
以下においては、チップ状態の半導体装置１００が後述の回路基板４０に接合された装置を、「半導体装置５００」ともいう。
以下においては、チップ状態の半導体装置１００が後述の回路基板４０に接合された装置を、「半導体装置５００」ともいう。
【0064】
【0065】
以下においては、半導体装置１００および半導体装置５００の製造方法を、「製造方法Ｐｒ」ともいう。図５は、実施の形態１に係る半導体装置の製造方法Ｐｒのフローチャートである。図５では、製造方法Ｐｒの複数の工程に含まれる、主要な工程のみを示している。
【0066】
図６、図７、図９、図１０、図１１および図１２は、実施の形態１に係る半導体装置１００および半導体装置５００の製造方法Ｐｒを説明するための断面図である。また、図１２は、実施の形態１に係る半導体装置５００の断面図である。
【0067】
製造方法Ｐｒでは、半導体ウエハである半導体装置Ｗ１に含まれる複数の半導体装置１００が並列的に製造される。以下の製造方法Ｐｒでは、当該製造方法Ｐｒの説明を簡略化するために、主に、１つの半導体装置１００を製造する処理について説明する。前述したように、チップ状態の半導体装置１００は、半導体チップである。
【0068】
製造方法Ｐｒでは、まず、半導体チップ形成工程が行われる（ステップＳ１１０）。半導体チップ形成工程では、まず、半導体素子形成処理が行われる。半導体素子形成処理は、半導体素子を形成する処理である。
【0069】
半導体素子形成処理では、半導体基板１１の内部に、半導体素子が形成される。当該半導体素子は、例えば、ダイオード、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等である。当該半導体素子は、公知な方法により形成される。当該半導体素子の形成には、例えば、ｎ型半導体、ｐ型半導体、絶縁膜、ポリシリコン等が使用される。
【0070】
図６では、一例として、半導体素子形成処理により形成される予定の半導体素子であるＩＧＢＴに対応する複数の構成要素の一部が示されている。当該ＩＧＢＴに対応する複数の構成要素の一部は、Ｎドリフト層２０、Ｐ＋層１７およびＮ＋層１６である。
【0071】
半導体素子形成処理では、例えば、半導体素子が形成される途中において、半導体基板１１の表面１１ａに、表面電極である金属電極１２が形成される。なお、金属電極１２の形成は、半導体基板１１の内部に半導体素子が形成された後に行われてもよい。
【0072】
金属電極１２は、公知な成膜法により形成される。当該成膜法は、スパッタ法または真空蒸着法である。成膜法では、成膜材料が使用される。例えば、スパッタ法では、成膜材料として、スパッタリングターゲットが使用される。金属電極１２を構成する材料は、例えば、Ａｌ、Ａｌ－Ｓｉ、Ａｌ－Ｓｉ－Ｃｕ、Ａｌ－Ｃｕ等である。
【0073】
図６には、一例として、金属電極１２内に、ＩＧＢＴに対応する、ゲート酸化膜１５およびゲート電極１４が示されている。
【0074】
また、半導体素子形成処理では、必要に応じて、研削処理が行われる。本実施の形態では、半導体素子形成処理において研削処理が行われるとして説明する。当該研削処理は、半導体素子が形成される途中において、行われる。
【0075】
研削処理は、図６の半導体基板１１の厚みを所定の厚みとするための処理である。研削処理では、当該半導体基板１１の裏面１１ｂ側が研削される。研削処理には、例えば、物理的研削処理および化学的研削処理が存在する。物理的研削処理は、例えば、砥石により、物理的に部材を削る処理である。化学的研削処理は、例えば、酸により、化学的に部材を削る処理である。
【0076】
製造方法Ｐｒにおける当該研削処理は、物理的研削処理および化学的研削処理のいずれであってもよい。また、当該研削処理は、物理的研削処理および化学的研削処理を組み合わせた処理であってもよい。
【0077】
なお、半導体基板１１の厚みが前述の所定の厚みである場合、研削処理が行われる必要はない。
【0078】
以上のように、半導体素子形成処理が行われる。当該半導体素子形成処理により、半導体素子が形成される。
【0079】
図７（ａ）には、一例として、当該半導体素子形成処理により形成された半導体素子であるＩＧＢＴのＮバッファ層１８およびＰコレクタ層１９が示される。Ｎバッファ層１８およびＰコレクタ層１９は、上記の研削処理が行われた後に、形成される。
【0080】
次に、半導体基板１１の裏面１１ｂに対し、事前処理が行われる。当該事前処理は、半導体基板１１の裏面１１ｂに存在する不要物を除去する処理である。当該不要物は、例えば、自然酸化膜である。また、当該不要物は、例えば、異物である。当該事前処理は、例えば、フッ酸処理である。なお、当該事前処理は、例えば、アンモニア過水・塩酸過水・硫酸過水処理であってもよい。また、当該事前処理は、例えば、スパッタエッチング処理であってもよい。
【0081】
次に、半導体チップ形成工程では、金属電極形成処理Ａが行われる。図７（ｂ）に示すように、半導体基板１１の裏面１１ｂに、前述の金属電極１３の構成要素である金属電極１０１が形成される。図７（ｂ）では、製造方法Ｐｒの説明に必要な構成要素以外の構成要素は簡略化している。例えば、金属電極１２および半導体基板１１の各々の内部の構成は示していない。
【0082】
金属電極１０１は、例えば、スパッタ法または真空蒸着法により、形成される。
【0083】
次に、金属電極形成処理Ｂが行われる。金属電極形成処理Ｂは、溝Ｖ１を有する金属電極１０２を形成する処理である。金属電極形成処理Ｂでは、メタルマスクＭ１が使用される。図８は、メタルマスクＭ１を示す平面図である。メタルマスクＭ１には、梁部Ｘ１が形成されている。梁部Ｘ１は、図１の溝Ｖ１が形成されるように、構成されている。また、梁部Ｘ１は、図２の溝Ｖ１が形成されるように、構成されている。図９には、メタルマスクＭ１の一部が示されている。具体的には、図９には、メタルマスクＭ１に形成されている梁部Ｘ１が示されている。
【0084】
金属電極形成処理Ｂでは、要約すれば、図９に示すように、金属電極１０１の下面である裏面に、溝Ｖ１を有する金属電極１０２が形成される。
【0085】
具体的には、金属電極形成処理Ｂでは、金属電極１０１の下方に、梁部Ｘ１を有するメタルマスクＭ１（図示せず）が配置される。ここで、仮に、図９のように、金属電極１０２が形成されたと仮定する。形成予定の金属電極１０２の裏面Ｓ２ｂから距離Ｌ１だけ離れた位置に梁部Ｘ１が存在するように、図示されないメタルマスクＭ１は、金属電極１０１の下方に配置される。当該距離Ｌ１は、隙間の距離である。そして、成膜法により、順テーパー形状の溝Ｖ１を有する金属電極１０２が形成される。当該成膜法は、公知のスパッタ法または真空蒸着法である。成膜法により、金属電極１０１が溝Ｖ１から露出しないように、金属電極１０２を形成することができる。
【0086】
以下、金属電極１０１が溝Ｖ１から露出しないように、金属電極１０２を形成することができる理由について説明する。成膜法では、スパッタ源または真空蒸着源から複数の原子が放出される。当該複数の原子は、半導体基板１１の垂直方向成分の運動エネルギーと、当該半導体基板１１の水平方向成分の運動エネルギーとを有している。そのため、成膜法において、放出された複数の原子の一部は、メタルマスクＭ１の下方に回り込む。
【0087】
したがって、金属電極１０１が溝Ｖ１から露出しないように、金属電極１０２を形成することができる。金属電極形成処理Ｂによれば、金属電極１０２の裏面Ｓ２ｂに溝Ｖ１が設けられた、当該金属電極１０２を形成することができる。
【0088】
上記の金属電極形成処理Ｂにおける、距離Ｌ１、梁部Ｘ１のサイズ等は、形成予定の溝Ｖ１の深さ、形成予定の溝Ｖ１のアスペクト比等に基づいて、予め調整される。
【0089】
なお、金属電極１０２を形成する処理は上記の処理に限定されない。例えば、金属電極形成処理Ｂでは、２段階形成処理により、金属電極１０２が形成される構成（以下、「構成Ａ」ともいう）としてもよい。
【0090】
構成Ａにおける金属電極形成処理Ｂでは、２段階形成処理が行われる。２段階形成処理では、まず、金属電極１０１の裏面全体を覆う薄い金属電極が形成される。当該薄い金属電極は、金属電極１０２の一部である。また、当該薄い金属電極は、金属電極１０２のうち、溝Ｖ１を有さない部分である。
【0091】
次に、金属電極１０２の一部としての当該薄い金属電極の下方にメタルマスクＭ１を配置した状態で、金属電極１０２の別の一部が形成される。金属電極１０２の別の一部は、金属電極１０２のうち、溝Ｖ１を有する部分である。これにより、溝Ｖ１を有する金属電極１０２全体が形成される。上記の２段階形成処理により、金属電極１０１が溝Ｖ１から露出することを確実に防止することができる。また、２段階形成処理により、溝Ｖ１の深さ、溝Ｖ１のアスペクト比等の設計の自由度を向上させることができる。
【0092】
次に、金属電極形成処理Ｃが行われる。金属電極形成処理Ｃでは、図１０に示すように、金属電極１０２の裏面Ｓ２ｂに、金属電極１０３が積層される。これにより、金属電極１０２の溝Ｖ１の内壁に、金属電極１０３の一部が設けられる。金属電極１０２の溝Ｖ１の内壁に設けられた、当該金属電極１０３の一部は、溝Ｖ１となる。すなわち、金属電極１３の裏面１３ｂに相当する、金属電極１０３の裏面Ｓ３ｂには、溝Ｖ１が設けられる。
【0093】
上記の金属電極形成処理Ａ，Ｂ，Ｃにより、金属電極１３が形成される。図１０に示すように、金属電極１３は、金属電極としての金属電極１０１，１０２，１０３からなる積層構造を有する。
【0094】
当該積層構造を形成するために、上記の金属電極形成処理Ａ，Ｂ，Ｃにおいて、金属電極１０１，１０２，１０３の各々に対応する複数の成膜構成要素が、一つの真空装置内にあらかじめ配置される。当該複数の成膜構成要素のうちの１つの成膜構成要素は、例えば、スパッタリングターゲットである。また、当該複数の成膜構成要素のうちの１つの成膜構成要素は、例えば、蒸着源である。また、当該複数の成膜構成要素のうちの１つの成膜構成要素は、例えば、メタルマスクである。これにより、金属電極１０１，１０２，１０３の各々が形成される際に当該金属電極が大気に暴露することなく、当該積層構造を形成することができる。
【0095】
ここで、仮に、各金属電極の形成の際に、大気暴露が行われたと仮定する。この場合、金属電極の表面に自然酸化膜が形成され、以下の不具合が発生する可能性がある。当該不具合は、例えば、複数の金属電極間の密着力の低下である。また、当該不具合は、例えば、金属電極の電気特性の悪化である。また、当該不具合は、例えば、金属電極にはんだ付けが行われる際に、接合不良が発生するという不具合である。
【0096】
また、金属電極１０１については、当該金属電極１０１を形成する期間において、当該金属電極１０１の温度が上昇し、半導体基板１１にシリサイド層が形成される可能性がある。しかしながら、シリサイド層の形成は、特に問題とならない。
【0097】
また、金属電極１３の形成中または形成後に、熱処理Ａが行われてもよい。当該熱処理Ａは、例えば、真空の環境、または、不活性ガスが存在する環境で行われる。当該熱処理Ａが行われることにより、以下の効果が得られる。
【0098】
当該効果は、例えば、金属電極１３に含まれる複数の金属電極間の密着力を向上させることができるという効果である。また、当該効果は、例えば、金属電極内に微量の水分が含まれる場合、当該微量の水分等を蒸発させることができるという効果である。当該微量の水分は、例えば、はんだ付けが行われる際に、不良の発生原因となる水分である。熱処理Ａは、金属電極１３の形成の際に、当該金属電極１３に水分が含まれた状況において、当該水分を除去する処理である。
【0099】
上記の処理により、金属電極１３が形成されることにより、半導体ウエハである半導体装置Ｗ１に複数の半導体装置１００が形成される。すなわち、ウエハ状態の各半導体装置１００が製造される。
【0100】
次に、大気中において、電気特性検査が行われる。電気特性検査は、ウエハ状態の各半導体装置１００の電気特性を測定する検査である。
【0101】
電気特性検査では、図１１に示されるステージ３０１およびプローブ３０２が使用される。ステージ３０１およびプローブ３０２は、図示されない検査用回路に接続されている。
【0102】
電気特性検査は、ステージ３０１の温度を、特定の温度に変化させるごとに行われる。当該特定の温度は、半導体装置１００が実際に使用される状況が考慮された温度である。当該特定の温度は、例えば、室温から約２００℃までの範囲に含まれる温度である。
【0103】
電気特性検査は、図１１に示すように、ステージ３０１上に半導体装置１００が載置され、表面電極である金属電極１２にプローブ３０２が接触されることにより、行われる。
【0104】
次に、外観検査が行われる。外観検査は、半導体装置１００の外観に不具合がないか確認される工程である。外観検査は、例えば、作業者の目視により、行われる。
【0105】
なお、外観検査は、半導体装置１００の外観を検査する機能を有する外観検査装置により、行われてもよい。外観検査装置は、例えば、ＰＣ（Personal Computer）である。外観検査は、例えば、外観検査装置が行う画像処理により、行われる。
【0106】
また、外観検査は、後述のダイシング処理が行われた後、チップ状態の半導体装置１００に対し行われてもよい。
【0107】
次に、ダイシング処理が行われる。ダイシング処理では、半導体ウエハである半導体装置Ｗ１から複数の半導体装置１００が切り離されるように、ダイシングブレードにより、当該半導体装置Ｗ１が切断される。これにより、チップ状態の半導体装置１００が得られる。
【0108】
以上により、チップ状態の半導体装置１００である半導体チップが製造される。
【0109】
次に、製造方法Ｐｒでは、半導体チップ接合工程が行われる（ステップＳ１２０）。半導体チップ接合工程では、接合処理が行われる。ここで、図１２を用いて、接合処理を説明する。接合処理は、はんだｂ１を使用して、チップ状態の半導体装置１００を回路基板４０に接合する処理である。はんだｂ１は、主成分として、Ｓｎを含む。また、はんだｂ１は、さらに、Ａｇ、Ｃｕ、Ｂｉ、Ｓｂ、Ｎｉ、Ｐｂ、Ｐ等を含む。
【0110】
回路基板４０は、表面４０ａを有する。回路基板４０は、セラミック基板４２と、導体層４１，４３とを含む。セラミック基板４２の表面には、導体層４１が形成されている。表面４０ａは、導体層４１の表面に相当する。導体層４１は、例えば、銅で構成されている。セラミック基板４２の裏面には、導体層４３が形成されている。導体層４３は、例えば、銅で構成されている。
【0111】
具体的には、接合処理では、図１２に示すように、チップ状態の半導体装置１００の金属電極１３が、はんだｂ１により、回路基板４０に接合される。ここで、はんだｂ１は、ペーストはんだであると仮定する。
【0112】
この場合、接合処理では、まず、回路基板４０の表面４０ａに、ペーストはんだであるはんだｂ１が塗布される。次に、チップ状態の半導体装置１００の金属電極１３が、はんだｂ１上に載置される。その後、金属電極１３が、はんだｂ１により、回路基板４０に接合されるように、当該はんだｂ１に対し、加熱処理および冷却処理が、順次行われる。これにより、チップ状態の半導体装置１００の金属電極１３が、はんだｂ１により、回路基板４０に接合される。その結果、半導体装置５００が製造される。
【0113】
なお、半導体チップ接合工程で行われる接合処理は、ペーストはんだを使用した上記の処理に限定されない。半導体チップ接合工程では、接合処理として、はんだｂ１を使用する以下の接合処理Ａが行われてもよい。
【0114】
接合処理Ａでは、あらかじめ加熱された回路基板４０の表面４０ａに、はんだｂ１が配置される。これにより、はんだｂ１が溶融する。次に、溶融したはんだｂ１上に、チップ状態の半導体装置１００の金属電極１３が載置される。その後、はんだｂ１が硬化するように、当該はんだｂ１が冷却される。これにより、チップ状態の半導体装置１００の金属電極１３が、はんだｂ１により、回路基板４０に接合される。
【0115】
また、半導体チップ接合工程では、接合処理として、溶融したはんだｂ１を使用する以下の接合処理Ｂが行われてもよい。接合処理Ｂでは、あらかじめ加熱された回路基板４０の表面４０ａに、溶融したはんだｂ１が塗布される。その後、溶融したはんだｂ１上に、チップ状態の半導体装置１００の金属電極１３が載置される。これにより、チップ状態の半導体装置１００の金属電極１３が、はんだｂ１により、回路基板４０に接合される。その結果、半導体装置５００が製造される。
【0116】
以下においては、チップ状態の半導体装置１００の金属電極１３が回路基板４０に接合された状況を、「接合状況」ともいう。また、以下においては、接合状況における、半導体装置１００の状態を、「接合状態」ともいう。
【0117】
図１２には、接合状況において、はんだｂ１が、図示されない金属電極１０３と、金属電極１０２の下部とに接合されている状況が示される。
【0118】
前述したように、金属電極１０１は、バリア層として機能する。当該バリア層は、はんだが金属電極１０２に接触して、当該金属電極１０２全体において合金が形成される前述の合金形成状況が発生した場合、当該はんだが半導体基板１１と接触することを防ぐ層である。
【0119】
ここで、仮に、接合処理により合金形成状況が発生したと仮定する。この場合、バリア層として機能する金属電極１０１の存在により、はんだｂ１は半導体基板１１に接触しない。そのため、半導体基板１１とはんだｂ１との間において、合金層が形成されない。これにより、以下の不具合が発生することを防ぐことができる。当該不具合は、はんだｂ１が半導体基板１１に接触して、半導体基板１１とはんだｂ１との間の密着力が低下し、半導体基板１１が剥がれるという不具合である。
【0120】
また、前述したように、Ｎｉを含む金属電極１０２は、以下の目的により、図３のように、金属電極１３内に配置される。当該目的は、Ｎｉが、はんだｂ１に含まれるＳｎと接触して、合金を形成するという目的である。金属電極１３の金属電極１０２がＮｉを含むことにより、接合状況において、合金が形成される。すなわち、接合状況において、半導体装置１００の金属電極１３は、はんだｂ１を介して、回路基板４０と電気的に接続される。また、接合状況において形成された合金は、半導体装置１００で発生した熱を回路基板４０へ逃がすための経路にもなる。
【0121】
前述したように、金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【0122】
ここで、本実施の形態の比較の対象となる比較例について説明する。以下においては、比較例に係る半導体装置を、「半導体装置Ｊ１」ともいう。半導体装置Ｊ１は、半導体チップである。図２１は、比較例に係る半導体装置Ｊ１の断面図である。図２１には、後述の理由により、反りＡが発生している半導体装置Ｊ１が示されている。当該反りＡは、上向きに凸を表現する反りである。図２１では、半導体装置Ｊ１のうち、金属電極１３以外の部分は簡略化されている。
【0123】
半導体装置Ｊ１は、図２の半導体装置１００の金属電極１３から溝Ｖ１をなくした装置である。すなわち、半導体装置Ｊ１の金属電極１３には、溝Ｖ１が設けられていない。そのため、半導体装置Ｊ１の金属電極１０２には、溝Ｖ１が設けられていない。
【0124】
ここで、半導体装置Ｊ１の半導体基板１１はＳｉで構成されており、半導体装置Ｊ１の金属電極１０２がＮｉで構成されていると仮定する。Ｓｉの線膨張係数は、約３×１０－６／Ｋである。Ｎｉの線膨張係数は約１３×１０－６／Ｋである。すなわち、Ｎｉの線膨張係数とＳｉの線膨張係数との差である線膨張係数差は大きい。
【0125】
そのため、半導体装置Ｊ１の半導体基板１１の温度が高温である状況が発生した場合、図２１のように、半導体装置Ｊ１の半導体基板１１および金属電極１３に、線膨張係数差に起因する反りＡが発生する。
【0126】
以下においては、半導体基板１１の温度が高温である状況を、「基板高温状況」ともいう。基板高温状況は、例えば、金属電極１０２の形成時に発生した熱により、半導体基板１１の温度が高温になった状況である。また、基板高温状況は、例えば、金属電極１０２の形成後に、前述の熱処理Ａが行われることにより、半導体基板１１の温度が高温になった状況である。また、当該基板高温状況は、例えば、前述の電気特性検査が行われることにより、発生する。
【0127】
半導体装置Ｊ１の半導体基板１１に発生する反りＡが大きい場合、以下の不具合が生じる可能性が高い。当該不具合は、例えば、搬送治具により半導体装置Ｊ１を搬送している時に、当該搬送治具から当該半導体装置Ｊ１が落下するという不具合である。また、当該不具合は、例えば、当該半導体装置Ｊ１が他の装置に接触して、当該半導体装置Ｊ１に割れが発生するという不具合である。
【0128】
一方、半導体装置１００において、金属電極１３の裏面１３ｂ、および、金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。これにより、仮に、基板高温状況により、半導体基板１１に反りＡが発生した場合でも、溝Ｖ１を起点として、当該反りＡが緩和される。そのため、上記の不具合が発生することを防ぐことができる。
【0129】
以下においては、金属電極１０２のうち、溝Ｖ１が存在する領域を、「溝領域」ともいう。また、以下においては、金属電極１０２のうち、溝Ｖ１が存在しない領域を、「非溝領域」ともいう。
【0130】
金属電極１０２の非溝領域の厚さは、半導体装置１００の半導体基板１１および金属電極１３に、反りＡが発生することを抑制する厚さに設定される。金属電極１０２の非溝領域の厚さは、２００ｎｍ以上７０００ｎｍ以下である。以下においては、金属電極１０１が溝Ｖ１から露出する状況を、「露出状況」ともいう。
【0131】
金属電極１０２の厚さが２００ｎｍより薄い場合、金属電極１０１が溝Ｖ１から露出する露出状況が発生する可能性がある。露出状況が発生している状態では、はんだ付けが行われる時に、接合不良が生じやすい。以下においては、溝Ｖ１の深さを、「溝深さ」ともいう。
【0132】
また、金属電極１０２の厚さが７０００ｎｍより厚い場合、半導体装置１００の反りを抑制するために必要な溝深さが深くなる。この場合、当該溝Ｖ１を有する金属電極１０２を作成することが困難になる。
【0133】
金属電極１０２の厚さに対し、溝Ｖ１の深さが非常に浅い構成、および、当該金属電極１０２の厚さに対し、溝Ｖ１の深さが非常に深い構成は、望ましくない。溝Ｖ１の深さが非常に浅い構成では、反りの発生を抑制する効果が低下する。溝Ｖ１の深さが非常に深い構成では、金属電極１０１が溝Ｖ１から露出する露出状況が発生しやすくなる。
【0134】
そのため、溝Ｖ１の深さは、以下のパラメータを考慮して、適切に設定される。当該パラメータは、例えば、半導体装置１００のサイズである。また、当該パラメータは、例えば、反りの許容値である。また、当該パラメータは、例えば、半導体基板１１の厚みである。また、当該パラメータは、例えば、金属電極１３に含まれる複数の金属電極の厚みである。
【0135】
次に、反りＡが存在する半導体装置Ｊ１が、はんだｂ１により、回路基板４０に接合されたときの問題点について説明する。当該反りＡは、上向きに凸を表現する反りである。以下においては、反りＡが存在する半導体装置Ｊ１が回路基板４０に接合された装置を、「半導体装置Ｊ５」ともいう。
【0136】
【0137】
反りＡが存在する半導体装置Ｊ１が、はんだｂ１により、回路基板４０に接合される場合、はんだｂ１と半導体装置Ｊ１との界面付近にボイドＶｄ１が発生する可能性がある。ボイドＶｄ１は、空間である。ボイドＶｄ１が存在する場合、半導体装置Ｊ１で発生した熱を回路基板４０に効率よく伝達することができなくなる。そのため、ボイドＶｄ１が存在する場合、半導体装置Ｊ１において熱破壊が発生する確率が高くなる。
【0138】
一方、半導体ウエハである半導体装置Ｗ１の裏面Ｗ１ｂには、溝Ｖ１が設けられている。また、半導体装置Ｗ１に含まれる半導体装置１００における、金属電極１３の裏面１３ｂ、および、金属電極１０２の裏面Ｓ２ｂにも、溝Ｖ１が設けられている。溝Ｖ１の存在により、半導体装置１００の製造過程において前述の基板高温状況が発生しても、半導体ウエハである半導体装置Ｗ１、および、当該半導体装置Ｗ１に含まれる半導体装置１００に、反りＡが発生することを抑制することができる。基板高温状況は、半導体基板１１の温度が高温である状況である。
【0139】
当該基板高温状況は、例えば、前述の熱処理Ａが行われることにより、発生する。熱処理Ａは、金属電極１３の形成の際に、当該金属電極１３に水分が含まれた状況において、当該水分を除去する処理である。また、当該基板高温状況は、例えば、前述の電気特性検査が行われることにより、発生する。
【0140】
半導体ウエハである半導体装置Ｗ１に、反りＡが発生することが抑制されることにより、以下の不具合が発生することを抑制することができる。当該不具合は、例えば、搬送治具により半導体装置Ｗ１が搬送されている際に、当該搬送治具から当該半導体装置Ｗ１が落下するという搬送不良である。また、当該不具合は、例えば、当該半導体装置Ｗ１が搬送されている際に、当該半導体装置Ｗ１が他の装置に接触して、当該半導体装置Ｗ１に割れが発生するという不具合である。
【0141】
また、ダイシング処理により得られるチップ状態の半導体装置１００における、金属電極１３の裏面１３ｂ、および、金属電極１０２の裏面Ｓ２ｂにも、溝Ｖ１が設けられている。溝Ｖ１の存在により、チップ状態の半導体装置１００に反りＡが発生することを抑制することができる。
【0142】
これにより、前述の接合処理が行われる時に、以下の不具合が発生することを抑制することができる。当該不具合は、はんだｂ１内に発生した空気が当該はんだｂ１から排出され、接合処理が行われた後にボイドとして残るという不具合である。
【0143】
（まとめ）
以上説明したように、本実施の形態によれば、金属電極１３は、金属電極１０１と、金属電極１０２とを有する。金属電極１３の金属電極１０１は、半導体基板１１に接触している。金属電極１０１は、ＡｌおよびＴｉの両方または一方を含む材料で構成されている。
以上説明したように、本実施の形態によれば、金属電極１３は、金属電極１０１と、金属電極１０２とを有する。金属電極１３の金属電極１０１は、半導体基板１１に接触している。金属電極１０１は、ＡｌおよびＴｉの両方または一方を含む材料で構成されている。
【0144】
金属電極１０１が、ＡｌおよびＴｉの両方または一方を含むことにより、金属電極１０１と半導体基板１１との接触は、オーミック接触となる。そのため、金属電極１３の金属電極１０１は、半導体基板１１に、電気的に良好に接合される。すなわち、金属電極１３は、半導体基板１１に、電気的に良好に接合される。
【0145】
また、金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。これにより、金属電極１０２に反りが発生することを抑制でき、半導体装置１００に反りが発生することを抑制することができる。
【0146】
以上により、高い信頼性を有する半導体装置を提供することができる。
【0147】
また、本実施の形態によれば、金属電極１３は、半導体基板１１に、電気的に良好に接合される。そのため、半導体装置１００は、高い通電性能を有する。
【0148】
また、本実施の形態によれば、金属電極１３内に、ＮｉまたはＮｉ合金で構成される金属電極１０２が配置される。これにより、Ｓｎを含むはんだにより、金属電極１３を回路基板４０に接合しやすくすることができるという効果が得られる。
【0149】
また、本実施の形態によれば、前述の関連構成Ｃのように、金属電極１３の厚みを厚くする必要がない。そのため、金属電極１３のコストを抑制することができる。したがって、半導体装置１００の製造コストを抑制することができるという効果が得られる。
【0150】
また、本実施の形態によれば、半導体ウエハである半導体装置Ｗ１の裏面Ｗ１ｂには、溝Ｖ１が設けられている。ダイシング処理により得られるチップ状態の半導体装置１００における、金属電極１３の裏面１３ｂ、および、金属電極１０２の裏面Ｓ２ｂにも、溝Ｖ１が設けられている。これにより、半導体ウエハである半導体装置Ｗ１に、反りＡが発生することを抑制することができるという効果が得られる。また、チップ状態の半導体装置１００に反りＡが発生することを抑制することができるという効果が得られる。
【0151】
また、本実施の形態によれば、チップ状態の半導体装置１００の金属電極１３の裏面１３ｂ側には、ＡｕまたはＡｇで構成される金属電極１０３が存在する。これにより、金属電極１３のはんだ濡れ性を向上させることができる。そのため、はんだｂ１を使用した前述の接合処理が行われる際に、ボイドの発生を抑制することができるという効果が得られる。
【0152】
また、本実施の形態によれば、平面視において、金属電極１３の裏面１３ｂに設けられている溝Ｖ１は、当該裏面１３ｂの端まで延在している。また、平面視において、金属電極１０２の裏面Ｓ２ｂに設けられている溝Ｖ１は、当該裏面Ｓ２ｂの端まで延在している。また、溝Ｖ１の形状は、順テーパー形状である。
【0153】
このような構成により、前述の接合処理が行われる際に、仮に、溝Ｖ１の内部にボイドが発生しても、当該ボイドは、当該溝Ｖ１に沿って金属電極１３の外部へ排出されやすい。そのため、金属電極１３の外部へ、当該ボイドを排出することができるという効果が得られる。
【0154】
ところで、前述の関連構成Ａでは、ウエハ状態の半導体装置に反りが発生することは抑制できる。しかしながら、関連構成Ａでは、チップ状態の半導体装置に反りが発生することを抑制できないという問題がある。
【0155】
また、前述の関連構成Ｂでは、チップ状態の半導体装置に反りが発生することは抑制できる。また、関連構成Ｂでは、はんだ付けが行われる際に、ボイドを排出することができる。しかしながら、関連構成Ｂでは、リブの形成において、以下の問題が存在する。
【0156】
当該問題は、例えば、チップ状態の半導体装置のサイズが小さい場合、当該リブを精度良く形成することが困難であるという問題である。また、当該問題は、例えば、チップ状態の半導体装置のサイズが小さい場合、リブの内側の領域における、半導体基板の厚さを均一にすることが困難であるという問題である。
【0157】
また、前述の関連構成Ｃでは、チップ状態の半導体装置に反りが発生することは抑制できる。関連構成Ｃでは、当該半導体装置の縦方向に電流が流れる。そのため、当該電流は、金属材料の厚み方向に電流が流れる。したがって、金属材料の厚みが厚い程、半導体装置の通電性能が低下するという問題がある。また、金属材料の厚みが厚い程、半導体装置のコストが増加するという問題がある。
【0158】
そこで、本実施の形態の半導体装置１００は、上記の効果を奏するための構成を有する。そのため、本実施の形態の半導体装置１００により、上記の各問題を解決することができる。
【0159】
なお、本実施の形態では、金属電極１３の裏面１３ｂに設けられる溝Ｖ１の構成は、図４に示される、溝Ｖ１の構成に限定されない。図１３は、溝Ｖ１の変形構成を示す図である。溝Ｖ１の構成は、例えば、図１３（ａ）に示される、溝Ｖ１の構成であってもよい。また、溝Ｖ１の構成は、例えば、図１３（ｂ）に示される、溝Ｖ１の構成であってもよい。
【0160】
ここで、平面視における半導体装置１００の形状が長方形であると仮定する。この場合、金属電極１３の裏面１３ｂには、反りＡが発生しやすい方向（例えば、図２１のＸ軸方向）にのみ延在する溝Ｖ１が設けられてもよい。
【0161】
また、本実施の形態では、溝Ｖ１の形状は、順テーパー形状であるとしたがこれに限定されない。例えば、溝Ｖ１は、図１４のように、テーパーが存在しない溝Ｖ１であってもよい。図１４は、テーパーが存在しない溝Ｖ１を示す断面図である。
【0162】
また、本実施の形態では、金属電極１０１に溝Ｖ１を形成しない構成としたがこれに限定されない。金属電極１０１の裏面側に溝Ｖ１が形成される構成としてもよい。当該構成では、前述の接合処理が行われる際に、はんだｂ１が溝Ｖ１を介して半導体基板１１に接触しないように、当該溝Ｖ１は形成される。
【0163】
また、本実施の形態では、半導体装置１００の金属電極１３は、金属電極１０３を有するとしたが、これに限定されない。半導体装置１００の金属電極１３が、金属電極１０３を有さない構成（以下、「構成Ｂ」ともいう）としてもよい。
【0164】
構成Ｂにおける半導体装置１００の金属電極１３は、金属電極１０１と、金属電極１０２とを有する。構成Ｂにおける金属電極１３の裏面１３ｂは、金属電極１０２の裏面Ｓ２ｂに相当する。構成Ｂにおける金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【0165】
また、構成Ｂにおける製造方法Ｐｒの金属電極形成処理Ｂでは、溝Ｖ１を有さない金属電極１０２が形成される。次に、金属電極１０２の裏面Ｓ２ｂに、溝Ｖ１を形成する溝形成処理が行われる。溝形成処理では、例えば、回転するダイシングブレードにより、溝Ｖ１が形成される。これにより、溝Ｖ１を有する金属電極１０２が形成される。
【0166】
なお、構成Ｂにおける溝形成処理では、例えば、金属電極を加工する機能を有する加工装置により、金属電極１０２の裏面Ｓ２ｂに溝Ｖ１が形成されてもよい。
【0167】
また、図９の距離Ｌ１は、メタルマスクＭ１の反りの状態、半導体基板１１の反りの状態等に基づいて、当該距離Ｌ１を調整する機能を有する調整機構により設定されてもよい。調整機構は、例えば、メタルマスクＭ１の反りの状態、半導体基板１１の反りの状態等に基づいて、距離Ｌ１を、製品ロットごとに調整する。
【0168】
＜実施の形態２＞
（構成）
以下においては、実施の形態２に係る、半導体ウエハである半導体装置を、「形態２の半導体装置」ともいう。半導体ウエハである、形態２の半導体装置は、図示していない。
（構成）
以下においては、実施の形態２に係る、半導体ウエハである半導体装置を、「形態２の半導体装置」ともいう。半導体ウエハである、形態２の半導体装置は、図示していない。
【0169】
【0170】
なお、形態２の半導体装置における溝Ｖ１の配置形態は、図１の半導体装置Ｗ１における溝Ｖ１の配置形態と同じであってもよい。
【0171】
半導体ウエハである、形態２の半導体装置は、図１の半導体装置Ｗ１と同様に、複数のチップ領域Ｒ１を有する。各チップ領域Ｒ１には、半導体装置１００Ａが形成されている。すなわち、形態２の半導体装置には、複数の半導体装置１００Ａが形成されている。
【0172】
以下においては、半導体ウエハである、形態２の半導体装置に存在する半導体装置１００Ａの状態を、「ウエハ状態」ともいう。また、以下においては、半導体ウエハである、形態２の半導体装置から切り離された半導体装置１００Ａの状態を、「チップ状態」ともいう。
【0173】
図１５は、実施の形態２に係る半導体装置１００Ａの断面図である。図１５の半導体装置１００Ａは、半導体ウエハである、形態２の半導体装置の複数のチップ領域Ｒ１に含まれる１つのチップ領域Ｒ１に形成されている１つの半導体装置１００Ａである。すなわち、図１５は、半導体チップとしての半導体装置１００Ａを示す。図１５では、半導体装置１００Ａのうち、金属電極１３以外の部分は簡略化されている。
【0174】
半導体装置１００Ａは、図２の半導体装置１００と比較して、絶縁膜１０４をさらに備える点が主に異なる。半導体装置１００Ａのそれ以外の構成は、半導体装置１００と同様である。以下、半導体装置１００Ａについて、半導体装置１００と異なる点を主に説明する。
【0175】
絶縁膜１０４は、金属電極１０１および金属電極１０２に挟まれている。絶縁膜１０４は、層間膜である。絶縁膜１０４は、溝Ｖ１の上方に設けられている。平面視において、絶縁膜１０４は溝Ｖ１と重なっている。
【0176】
絶縁膜１０４は、例えば、窒化シリコン膜、酸化シリコン膜、または、有機物の薄膜である。当該有機物の薄膜は、例えば、ポリイミドで構成される膜である。
【0177】
図１６は、実施の形態２に係る半導体装置１００Ａにおける金属電極１３の裏面１３ｂを示す平面図である。図１６に示される裏面１３ｂは、半導体ウエハである、形態２の半導体装置の複数のチップ領域Ｒ１のうち、１つのチップ領域Ｒ１に対応する面である。
【0178】
半導体装置１００Ａの金属電極１３には、溝Ｖ１が設けられている。溝Ｖ１は、金属電極１３の厚み方向において、金属電極１３の裏面１３ｂから金属電極１０２にわたって設けられている。そのため、図１６に示すように、金属電極１３の裏面１３ｂには、溝Ｖ１が設けられている。また、図１５に示すように、金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【0179】
平面視において、金属電極１３の裏面１３ｂに設けられている溝Ｖ１は、当該裏面１３ｂの端まで延在している。したがって、平面視において、金属電極１０２の裏面Ｓ２ｂに設けられている溝Ｖ１は、当該裏面Ｓ２ｂの端まで延在している。例えば、溝Ｖ１は、裏面Ｓ２ｂの中央部から、当該裏面Ｓ２ｂの端まで延在している。
【0180】
なお、半導体装置１００Ａの金属電極１３の裏面１３ｂに設けられる溝Ｖ１の構成は、図１６に示される溝Ｖ１の構成に限定されない。半導体装置１００Ａの金属電極１３の裏面１３ｂに設けられる溝Ｖ１の構成は、例えば、半導体装置１００の金属電極１３の裏面１３ｂに設けられる溝Ｖ１の構成と同じであってもよい。
【0181】
また、断面視において、溝Ｖ１の形状は、順テーパー形状である。
【0182】
また、平面視における絶縁膜１０４の形状は、例えば、図１６に示される溝Ｖ１の形状と同様な形状である。
【0183】
（製造方法）
次に、図５、図７、図１５および図１７を用いて、半導体装置１００Ａの製造方法の一例について説明する。以下においては、半導体装置１００Ａの製造方法を、「製造方法Ｐｒａ」ともいう。製造方法Ｐｒａは、一部の処理を除いて、半導体装置１００の製造方法Ｐｒと同様である。図１７は、実施の形態２に係る半導体装置１００Ａの製造方法Ｐｒａを説明するための断面図である。
次に、図５、図７、図１５および図１７を用いて、半導体装置１００Ａの製造方法の一例について説明する。以下においては、半導体装置１００Ａの製造方法を、「製造方法Ｐｒａ」ともいう。製造方法Ｐｒａは、一部の処理を除いて、半導体装置１００の製造方法Ｐｒと同様である。図１７は、実施の形態２に係る半導体装置１００Ａの製造方法Ｐｒａを説明するための断面図である。
【0184】
ここで、半導体装置１００Ａの製造方法Ｐｒａについて、実施の形態１における、半導体装置１００の製造方法Ｐｒと異なる点を主に説明する。
【0185】
製造方法Ｐｒａでは、実施の形態１と同様に、半導体チップ形成工程において、半導体素子形成処理および金属電極形成処理Ａが行われる。これにより、図７（ｂ）の構成物が形成される。
【0186】
次に、絶縁膜形成処理が行われる。絶縁膜形成処理では、まず、図１７（ａ）に示すように、金属電極１０１の下面に、絶縁膜１０４が形成される。絶縁膜１０４は、半導体チップ形成工程において、溝Ｖ１の形成に使用される膜である。
【0187】
平面視における当該絶縁膜１０４の形状は、図１６に示される溝Ｖ１の形状と同様な形状である。絶縁膜１０４は、無電解めっきにより金属電極１０２を形成する後述の処理において、マスクとして機能する。
【0188】
そのため、絶縁膜１０４は、無電解めっき、強酸の溶液、強アルカリの溶液等に対し、耐性を有する。当該強酸の溶液、強アルカリの溶液等は、例えば、無電解めっきの形成の前処理等で使用される。また、絶縁膜１０４は、エッチングに対し、耐性を有する。例えば、絶縁膜１０４は、当該絶縁膜１０４が存在する面に対しエッチングが行われる状況でも、当該絶縁膜１０４が残存するように、構成される。
【0189】
以下においては、絶縁膜形成処理が行われた後において、金属電極１０１の裏面のうち、絶縁膜１０４が存在しない領域を、「絶縁膜非存在領域」ともいう。当該金属電極１０１の裏面は、金属電極１０１の下面である。
【0190】
次に、金属電極形成処理Ｂａが行われる。金属電極形成処理Ｂａは、無電解めっきにより金属電極１０２を形成する処理である。金属電極形成処理Ｂａでは、図１７（ｂ）に示すように、無電解めっきにより、溝Ｖ１を有する金属電極１０２が形成される。
【0191】
具体的には、金属電極形成処理Ｂａでは、金属電極１０１の下面の絶縁膜非存在領域において、無電解めっきが等方的に成長する。そのため、当該無電解めっきの成長が進むにつれて、絶縁膜１０４の下方にも無電解めっきが形成されていく。
【0192】
無電解めっきの成長が進むにつれて、絶縁膜１０４の幅より、絶縁膜非存在領域に存在する無電解めっきの厚みが大きくなった場合、溝Ｖ１が形成される。ここで、図１７（ｂ）を使用して、溝Ｖ１が形成される処理を簡単に説明する。
【0193】
図１７（ｂ）では、金属電極１０１の裏面において、絶縁膜１０４を挟む２つの絶縁膜非存在領域が存在する。溝Ｖ１が形成される過程では、絶縁膜１０４を挟む２つの絶縁膜非存在領域にそれぞれ存在する２つの無電解めっき同士が、当該絶縁膜１０４の下方において、合体する。これにより、溝Ｖ１が形成される。
【0194】
以上のようにして、無電解めっきで構成される、溝Ｖ１を有する金属電極１０２が形成される。当該金属電極１０２は積層膜である。
【0195】
次に、金属電極形成処理Ｃａが行われる。金属電極形成処理Ｃａでは、図１５に示すように、無電解めっきにより、金属電極１０２の裏面Ｓ２ｂに、金属電極１０３が積層される。当該金属電極１０３は積層膜である。これにより、金属電極１０２の溝Ｖ１の内壁に、金属電極１０３の一部が設けられる。金属電極１０２の溝Ｖ１の内壁に設けられた、当該金属電極１０３の一部は、溝Ｖ１となる。すなわち、金属電極１３の裏面１３ｂに相当する、金属電極１０３の裏面Ｓ３ｂには、溝Ｖ１が設けられる。
【0196】
その後、実施の形態１と同様に、電気特性検査、ダイシング処理、半導体チップ接合工程の接合処理等が行われる。
【0197】
製造方法Ｐｒａの接合処理では、チップ状態の半導体装置１００Ａの金属電極１３が、はんだｂ１により、回路基板４０に接合される。以上のように、製造方法Ｐｒａが行われる。
【0198】
製造方法Ｐｒａにおいて、無電解めっきにより金属電極を形成する処理が行われる場合、表面電極である金属電極１２にも、無電解めっきで構成される積層膜（図示せず）が形成される。そのため、製造方法Ｐｒａにより製造される半導体装置１００Ａは、半導体装置１００よりも、反りが発生しにくい。
【0199】
なお、製造方法Ｐｒａにおいて、表面電極である金属電極１２に、無電解めっきで構成される積層膜（図示せず）が形成されないように、以下の保護処理が行われてもよい。当該保護処理は、前述の金属電極形成処理Ｂａが行われる前に、行われる。保護処理では、金属電極１２の上面である表面に保護部材が設けられる。当該保護部材は、例えば、保護膜、保護テープ等である。保護処理により、金属電極１２に、無電解めっきで構成される積層膜が形成されないようにすることができる。
【0200】
（まとめ）
以上説明したように、本実施の形態の製造方法Ｐｒａによれば、無電解めっきを使用する処理においてマスクとして機能する絶縁膜１０４が金属電極１０１の下面に形成される。これにより、無電解めっきにより、溝Ｖ１を有する金属電極１０２を形成することができる。そのため、製造方法Ｐｒａでは、メタルマスクＭ１を使用して溝Ｖ１を形成する製造方法Ｐｒよりも、溝Ｖ１のパターニングの設計の自由度を向上させることができる。
以上説明したように、本実施の形態の製造方法Ｐｒａによれば、無電解めっきを使用する処理においてマスクとして機能する絶縁膜１０４が金属電極１０１の下面に形成される。これにより、無電解めっきにより、溝Ｖ１を有する金属電極１０２を形成することができる。そのため、製造方法Ｐｒａでは、メタルマスクＭ１を使用して溝Ｖ１を形成する製造方法Ｐｒよりも、溝Ｖ１のパターニングの設計の自由度を向上させることができる。
【0201】
また、製造方法Ｐｒａによれば、メタルマスクＭ１を使用した処理では作成できない、孤立した溝を形成することができる。当該孤立した溝は、飛び地の溝である。当該孤立した溝は、例えば、図１６が示す溝Ｖ１における、裏面１３ｂの端に接触しない溝である。
【0202】
＜変形例１＞
（構成）
以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、半導体装置が反っている構成である。構成Ｃｔｍ１は、実施の形態１の半導体装置１００、または、実施の形態２の半導体装置１００Ａに適用される。
（構成）
以下においては、本変形例の構成を「構成Ｃｔｍ１」ともいう。構成Ｃｔｍ１は、半導体装置が反っている構成である。構成Ｃｔｍ１は、実施の形態１の半導体装置１００、または、実施の形態２の半導体装置１００Ａに適用される。
【0203】
ここでは、一例として、構成Ｃｔｍ１が適用された半導体装置１００について説明する。図１８は、変形例１に係る構成Ｃｔｍ１を有する半導体装置１００の断面図である。構成Ｃｔｍ１の半導体装置１００は、反っている。半導体装置１００には、反りＢが存在する。当該反りＢは、上向きに凹を表現する反りである。断面視において、半導体装置１００の形状は凹状である。
【0204】
構成Ｃｔｍ１の半導体装置１００に含まれる、金属電極１２、半導体基板１１および金属電極１３の各々には、反りＢが存在する。すなわち、金属電極１２、半導体基板１１および金属電極１３の各々は、反っている。例えば、断面視において、半導体基板１１の形状は凹状である。
【0205】
構成Ｃｔｍ１では、金属電極１３に含まれる、金属電極１０１，１０２，１０３の各々にも、反りＢが存在する。
【0206】
構成Ｃｔｍ１の金属電極１３には、溝Ｖ１が設けられている。溝Ｖ１は、金属電極１３の厚み方向において、金属電極１３の裏面１３ｂから金属電極１０２にわたって設けられている。そのため、図１８に示すように、金属電極１３の裏面１３ｂには、溝Ｖ１が設けられている。また、図１８に示すように、金属電極１０２の裏面Ｓ２ｂには、溝Ｖ１が設けられている。
【0207】
また、構成Ｃｔｍ１の溝Ｖ１は、金属電極１２側に、反っている。構成Ｃｔｍ１の溝Ｖ１には、反りＢが存在する。構成Ｃｔｍ１の溝Ｖ１は、当該溝Ｖ１が反るように、例えば、当該溝Ｖ１の深さ、当該溝Ｖ１の幅、当該溝Ｖ１のパターニング等が設定される。
【0208】
図１９は、変形例１に係る構成Ｃｔｍ１を有する半導体装置５００の断面図である。図１９の半導体装置５００では、構成Ｃｔｍ１を有するチップ状態の半導体装置１００の金属電極１３が、はんだｂ１により、回路基板４０に接合されている。
【0209】
構成Ｃｔｍ１の半導体装置５００は、前述の接合処理が行われることにより得られる。接合処理では、構成Ｃｔｍ１の半導体装置１００の金属電極１３が、はんだｂ１により、回路基板４０に接合される。
【0210】
（まとめ）
以上説明したように、本変形例によれば、構成Ｃｔｍ１の半導体装置１００に含まれる、金属電極１２、半導体基板１１および金属電極１３の各々には、反りＢが存在する。当該反りＢは、上向きに凹を表現する反りである。また、構成Ｃｔｍ１の溝Ｖ１には、反りＢが存在する。
以上説明したように、本変形例によれば、構成Ｃｔｍ１の半導体装置１００に含まれる、金属電極１２、半導体基板１１および金属電極１３の各々には、反りＢが存在する。当該反りＢは、上向きに凹を表現する反りである。また、構成Ｃｔｍ１の溝Ｖ１には、反りＢが存在する。
【0211】
ここで、前述の接合処理が行われることにより、仮に、はんだｂ１と構成Ｃｔｍ１の半導体装置１００との界面付近にボイドＶｄ１が発生したと仮定する。この場合、構成Ｃｔｍ１の半導体装置１００には反りＢが存在するため、当該ボイドＶｄ１を、当該半導体装置１００の外部へ排出しやすいという効果が得られる。また、接合処理が行われた直後では、溝Ｖ１が、ボイドＶｄ１を、チップ状態の半導体装置１００の外部へ導く経路となる。そのため、当該ボイドＶｄ１は、当該溝Ｖ１に沿って、チップ状態の半導体装置１００の外部へ排出される。
【0212】
＜実施の形態３＞
ここでは、上述した半導体装置１００，１００Ａのいずれかを適用した電力変換装置について説明する。以下においては、電力変換装置に対し、適用の対象となる半導体装置１００または半導体装置１００Ａを、「対象装置」ともいう。
ここでは、上述した半導体装置１００，１００Ａのいずれかを適用した電力変換装置について説明する。以下においては、電力変換装置に対し、適用の対象となる半導体装置１００または半導体装置１００Ａを、「対象装置」ともいう。
【0213】
対象装置としての半導体装置１００は、実施の形態１に係る半導体装置１００、または、変形例１の構成Ｃｔｍ１が適用された半導体装置１００である。また、対象装置としての半導体装置１００Ａは、実施の形態２に係る半導体装置１００Ａ、または、変形例１の構成Ｃｔｍ１が適用された半導体装置１００Ａである。
【0214】
本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに、対象装置としての半導体装置１００，１００Ａのいずれかを適用した場合について説明する。
【0215】
図２０は、実施の形態３に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図２０に示す電力変換システムは、電源Ｐｗ１と、電力変換装置２００と、負荷３００とを含む。電源Ｐｗ１は、例えば、直流電源である。電源Ｐｗ１は、電力変換装置２００に直流電力を供給する。電源Ｐｗ１は、種々のものにより構成される。電源Ｐｗ１は、例えば、直流系統、太陽電池、蓄電池等により構成することができる。
【0216】
また、電源Ｐｗ１は、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成されてもよい。また、電源Ｐｗ１は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。
【0217】
電力変換装置２００は、例えば、２レベルの電力変換装置である。当該２レベルの電力変換装置は、例えば、三相のインバータである。電力変換装置２００は、電源Ｐｗ１と負荷３００との間に設けられる。電力変換装置２００は、電源Ｐｗ１および負荷３００に電気的に接続されている。電力変換装置２００は、電源Ｐｗ１から供給された直流電力を交流電力に変換する。そして、電力変換装置２００は、当該交流電力を、負荷３００へ供給する。
【0218】
図２０に示すように、電力変換装置２００は、主変換回路２０１と、駆動回路２０２と、制御回路２０３とを備える。主変換回路２０１は、当該主変換回路２０１に入力される電力を変換して出力する。具体的には、主変換回路２０１は、直流電力を交流電力に変換し、当該交流電力を出力する。
【0219】
駆動回路２０２は、主変換回路２０１の各スイッチング素子を駆動する駆動信号を当該各スイッチング素子に出力する。
【0220】
制御回路２０３は、駆動回路２０２を制御する制御信号を当該駆動回路２０２に出力する。
【0221】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動する三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷３００は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
【0222】
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、図示されないスイッチング素子と図示されない還流ダイオードとを備える。スイッチング素子がスイッチングすることによって、電源Ｐｗ１から供給される直流電力が交流電力に変換されて、当該交流電力が負荷３００に供給される。
【0223】
主変換回路２０１の具体的な回路構成は種々のものがある。本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路である。当該２レベルの三相フルブリッジ回路は、三相インバータである。主変換回路２０１は、たとえば、６つのスイッチング素子と、６つの還流ダイオードとから構成される。当該６つのスイッチング素子は、当該６つの還流ダイオードと、逆並列で、接続される。
【0224】
主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、対象装置としての半導体装置１００，１００Ａのいずれかに相当する。すなわち、主変換回路２０１は、対象装置としての半導体装置１００，１００Ａのいずれかを有する。
【0225】
主変換回路２０１は、６つのスイッチング素子を使用して構成される３個の上下アームを含む。３個の上下アームの各々は、直列接続された２つのスイッチング素子で構成される。３個の上下アームは、それぞれ、フルブリッジ回路のＵ相、Ｖ相およびＷ相に対応する。３個の上下アームの出力端子は、主変換回路２０１の３つの出力端子に相当する。主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【0226】
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、当該駆動信号を、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、駆動回路２０２は、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。
【0227】
スイッチング素子をオン状態に維持する場合、駆動信号は、スイッチング素子の閾値電圧以上の電圧信号（すなわち、オン信号）である。スイッチング素子をオフ状態に維持する場合、駆動信号は、スイッチング素子の閾値電圧未満の電圧信号（すなわち、オフ信号）である。
【0228】
制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、制御回路２０３は、負荷３００に供給すべき電力に基づいて、主変換回路２０１の各スイッチング素子がオン状態となるべき時間であるオン時間を算出する。制御回路２０３は、たとえば、ＰＷＭ制御によって主変換回路２０１を制御することができる。当該ＰＷＭ制御は、出力すべき電圧に応じてスイッチング素子のオン時間を変調する制御である。
【0229】
そして、制御回路２０３は、制御指令としての制御信号を駆動回路２０２に出力する。当該制御信号は、各時点において、オン状態となるべきスイッチング素子にオン信号が出力されるようにするための信号である。また、当該制御信号は、各時点において、オフ状態となるべきスイッチング素子にオフ信号が出力されるようにするための信号でもある。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
【0230】
本実施の形態に係る電力変換装置では、主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、対象装置としての半導体装置１００，１００Ａのいずれかに相当する。そのため、対象装置としての半導体装置１００，１００Ａのいずれかが高い信頼性を有することで、電力変換装置の信頼性を向上させることができる。
【0231】
本実施の形態では、２レベルの三相インバータに、対象装置としての半導体装置１００，１００Ａのいずれかを適用する例について説明したが、本開示は、これに限られるものではなく、対象装置としての半導体装置１００，１００Ａのいずれかを種々の電力変換装置に適用することができる。
【0232】
また、本実施の形態に係る電力変換装置２００は、２レベルの電力変換装置に限定されず、電力変換装置２００は、３レベルの電力変換装置であってもよい。また、電力変換装置２００は、マルチレベルの電力変換装置であってよい。
【0233】
また、単相負荷に電力を供給する場合には、単相のインバータに、対象装置としての半導体装置１００，１００Ａのいずれかを適用しても構わない。また、直流負荷等に電力を供給する場合には、ＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに、対象装置としての半導体装置１００，１００Ａのいずれかを適用することも可能である。
【0234】
また、対象装置としての半導体装置１００，１００Ａのいずれかを適用した電力変換装置の構成は、上述した負荷３００が電動機である構成に限定されない。負荷３００は、例えば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置であってもよい。また、対象装置としての半導体装置１００，１００Ａのいずれかを適用した電力変換装置は、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いられてもよい。
【0235】
（その他の変形例）
なお、各実施の形態、変形例を自由に組み合わせたり、各実施の形態、変形例を適宜、変形、省略することが可能である。
なお、各実施の形態、変形例を自由に組み合わせたり、各実施の形態、変形例を適宜、変形、省略することが可能である。
【0236】
以下、本開示の諸態様を付記としてまとめて記載する。
【0237】
（付記１）
半導体装置であって、
半導体基板と、
前記半導体基板に積層されている金属電極とを備え、
前記金属電極は、
板状の第１金属電極と、
前記第１金属電極に接触する、板状の第２金属電極とを有し、
前記第１金属電極は、ＡｌおよびＴｉの両方または一方を含む材料で構成されており、
前記金属電極の前記第１金属電極は、前記半導体基板に接触しており、
前記半導体基板から前記金属電極に向かう方向において、当該半導体基板、前記第１金属電極および前記第２金属電極の順で存在するように、当該第１金属電極および当該第２金属電極は設けられており、
前記第２金属電極は、
前記第１金属電極と接触している第１面と、
前記第２金属電極のうち、前記第１面の反対側の面である第２面とを有し、
前記第２金属電極の前記第２面には、溝が設けられている、
半導体装置。
半導体装置であって、
半導体基板と、
前記半導体基板に積層されている金属電極とを備え、
前記金属電極は、
板状の第１金属電極と、
前記第１金属電極に接触する、板状の第２金属電極とを有し、
前記第１金属電極は、ＡｌおよびＴｉの両方または一方を含む材料で構成されており、
前記金属電極の前記第１金属電極は、前記半導体基板に接触しており、
前記半導体基板から前記金属電極に向かう方向において、当該半導体基板、前記第１金属電極および前記第２金属電極の順で存在するように、当該第１金属電極および当該第２金属電極は設けられており、
前記第２金属電極は、
前記第１金属電極と接触している第１面と、
前記第２金属電極のうち、前記第１面の反対側の面である第２面とを有し、
前記第２金属電極の前記第２面には、溝が設けられている、
半導体装置。
【0238】
（付記２）
前記金属電極は、板状の第３金属電極をさらに有し、
前記第２金属電極の前記第２面には、前記第３金属電極が設けられており、
前記第３金属電極は、ＡｕまたはＡｇを含む材料で構成されている、
付記１に記載の半導体装置。
前記金属電極は、板状の第３金属電極をさらに有し、
前記第２金属電極の前記第２面には、前記第３金属電極が設けられており、
前記第３金属電極は、ＡｕまたはＡｇを含む材料で構成されている、
付記１に記載の半導体装置。
【0239】
（付記３）
前記第２金属電極の前記第２面に設けられている前記溝は、当該第２面の端まで延在している、
付記１または２に記載の半導体装置。
前記第２金属電極の前記第２面に設けられている前記溝は、当該第２面の端まで延在している、
付記１または２に記載の半導体装置。
【0240】
（付記４）
前記溝の形状は、順テーパー形状である、
付記１から３のいずれか１項に記載の半導体装置。
前記溝の形状は、順テーパー形状である、
付記１から３のいずれか１項に記載の半導体装置。
【0241】
（付記５）
前記第１金属電極および前記第２金属電極に絶縁膜が挟まれており、
平面視において、前記絶縁膜は前記溝と重なっている、
付記１から４のいずれか１項に記載の半導体装置。
前記第１金属電極および前記第２金属電極に絶縁膜が挟まれており、
平面視において、前記絶縁膜は前記溝と重なっている、
付記１から４のいずれか１項に記載の半導体装置。
【0242】
（付記６）
前記半導体基板は、反っており、
断面視において、前記半導体基板の形状は凹状である、
付記１から５のいずれか１項に記載の半導体装置。
前記半導体基板は、反っており、
断面視において、前記半導体基板の形状は凹状である、
付記１から５のいずれか１項に記載の半導体装置。
【0243】
（付記７）
付記１から６のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路とを備える、
電力変換装置。
付記１から６のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路とを備える、
電力変換装置。
【符号の説明】
【0244】
１１ 半導体基板、１２，１３，１０１，１０２，１０３ 金属電極、４０ 回路基板、１００，１００Ａ，５００，Ｊ１，Ｊ５，Ｗ１ 半導体装置、１０４ 絶縁膜、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、ｂ１ はんだ、Ｖ１ 溝。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】