(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023178842
(43)【公開日】2023-12-18
(54)【発明の名称】電子部品および電子部品の製造方法
(51)【国際特許分類】
H01L 21/822 20060101AFI20231211BHJP
H01F 27/00 20060101ALI20231211BHJP
H01F 41/04 20060101ALI20231211BHJP
H01F 17/00 20060101ALI20231211BHJP
【ＦＩ】
H01L27/04 L
H01F27/00 S
H01F41/04 C
H01F17/00 C
H01L27/04 P
H01L27/04 C
H01L27/04 R
【審査請求】未請求
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2022091780
(22)【出願日】2022-06-06
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100132252
【弁理士】
【氏名又は名称】吉田 環
(74)【代理人】
【識別番号】100189555
【弁理士】
【氏名又は名称】徳山 英浩
(72)【発明者】
【氏名】吉岡 由雅
(72)【発明者】
【氏名】冨永 隆一朗
(72)【発明者】
【氏名】水野 孝昭
(72)【発明者】
【氏名】中磯 俊幸
【テーマコード（参考）】
5E062
5E070
5F038
【Ｆターム（参考）】
5E062FF01
5E070AA01
5E070AA05
5E070AB03
5E070CB13
5E070DB08
5F038AC05
5F038AC15
5F038AR01
5F038AR07
5F038AV04
5F038AZ04
5F038BH03
5F038CA16
5F038CD18
(57)【要約】
【課題】渦電流による損失を低減することができる電子部品を提供する。
【解決手段】電子部品は、主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である。
【選択図】図１
【解決手段】電子部品は、主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である。
【選択図】図１
【特許請求の範囲】
【請求項1】
主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である、電子部品。
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である、電子部品。
【請求項2】
有機絶縁材料からなる有機絶縁層と、無機絶縁材料からなる無機絶縁層と、をさらに備える、請求項１に記載の電子部品。
【請求項3】
前記無機絶縁層は、前記半導体基板と前記コイルとの間に少なくとも位置する、請求項２に記載の電子部品。
【請求項4】
前記有機絶縁層は、前記コイルの隣り合うターン間と、前記コイルの内径部分と、の少なくとも一方に位置する、請求項２または３に記載の電子部品。
【請求項5】
前記コイルに電気的に接続され、前記主面に平行な平面に沿って設けられた第１外部端子をさらに備える、請求項１から３の何れか１つに記載の電子部品。
【請求項6】
前記主面に直交する方向からみて、前記第１外部端子は、前記主面の外縁よりも内側に位置する、請求項５に記載の電子部品。
【請求項7】
前記低抵抗部は、前記半導体基板の外面の少なくとも一部から露出し、
前記外面のうちの前記低抵抗部が露出した部分に設けられ、前記低抵抗部に接続している第２外部端子をさらに備える、請求項１から３の何れか１つに記載の電子部品。
前記外面のうちの前記低抵抗部が露出した部分に設けられ、前記低抵抗部に接続している第２外部端子をさらに備える、請求項１から３の何れか１つに記載の電子部品。
【請求項8】
前記第２外部端子は、前記主面に平行な平面に沿って設けられている、請求項７に記載の電子部品。
【請求項9】
前記主面に直交する方向からみて、前記第２外部端子は、前記主面の外縁よりも内側に位置する、請求項７に記載の電子部品。
【請求項10】
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記第１インダクタ配線と前記第２インダクタ配線との間の前記主面に直交する方向の距離は、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、請求項１から３の何れか１つに記載の電子部品。
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記第１インダクタ配線と前記第２インダクタ配線との間の前記主面に直交する方向の距離は、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、請求項１から３の何れか１つに記載の電子部品。
【請求項11】
前記コイルは、前記第１インダクタ配線と前記第２インダクタ配線とを接続する接続配線をさらに含み、
前記接続配線は、前記主面に直交する方向に延在している、請求項１０に記載の電子部品。
前記接続配線は、前記主面に直交する方向に延在している、請求項１０に記載の電子部品。
【請求項12】
前記半導体基板の全体が、前記低抵抗部である、請求項１から３の何れか１つに記載の電子部品。
【請求項13】
前記低抵抗部は、前記主面の少なくとも一部から露出し、
前記低抵抗部上に設けられた誘電部と、前記誘電部上に設けられた電極部と、をさらに備え、
前記低抵抗部と、前記誘電部と、前記電極部と、により、キャパシタ素子が構成されている、請求項１から３の何れか１つに記載の電子部品。
前記低抵抗部上に設けられた誘電部と、前記誘電部上に設けられた電極部と、をさらに備え、
前記低抵抗部と、前記誘電部と、前記電極部と、により、キャパシタ素子が構成されている、請求項１から３の何れか１つに記載の電子部品。
【請求項14】
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記電極部の前記主面に直交する方向の厚みは、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、請求項１３に記載の電子部品。
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記電極部の前記主面に直交する方向の厚みは、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、請求項１３に記載の電子部品。
【請求項15】
前記半導体基板の一部が、前記低抵抗部であり、
前記半導体基板は、前記低抵抗部以外の領域にダイオード素子を含む、請求項１から３の何れか１つに記載の電子部品。
前記半導体基板は、前記低抵抗部以外の領域にダイオード素子を含む、請求項１から３の何れか１つに記載の電子部品。
【請求項16】
前記導電材料と同一の導電材料からなり、前記コイルとは電気的に独立している配線部をさらに備える、請求項１から３の何れか１つに記載の電子部品。
【請求項17】
請求項１から３の何れか１つに記載の電子部品の製造方法であって、
前記半導体基板に前記低抵抗部を形成する工程と、
前記低抵抗部を形成した後に、前記コイルを形成する工程と、を備える、電子部品の製造方法。
前記半導体基板に前記低抵抗部を形成する工程と、
前記低抵抗部を形成した後に、前記コイルを形成する工程と、を備える、電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電子部品および電子部品の製造方法に関する。
【背景技術】
【0002】
従来、電子部品としては、特開２０２０－１４５４７５号公報（特許文献１）に記載されたものがある。電子部品は、互いに対向する第１面および第２面を有する基板と、第１面に薄膜プロセスで形成されたキャパシタ素子と、第２面に形成されたコイルと、を備える。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１４５４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１のように、薄膜プロセスでキャパシタ素子を形成する場合、基板を薄膜プロセスに親和性の高い半導体基板とすることが考えられる。しかしながら、特許文献１の電子部品では、コイルの軸が基板の主面に直交しており、コイルにより発生する磁束は基板を通過する。電気抵抗が比較的低い半導体基板である場合、通過する磁束により基板に発生する渦電流が大きくなり、損失が大きくなる。特に、半導体基板に不純物ドーピングなどにより低抵抗部を形成している場合は、さらに損失が大きくなる。
【0005】
そこで、本開示は、渦電流による損失を低減することができる電子部品を提供することにある。
【課題を解決するための手段】
【0006】
前記課題を解決するため、本開示の一態様である電子部品は、
主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である。
主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である。
【0007】
ここで、半導体材料とは、例えば、ＳｉなどのＩＶ族元素からなる単体半導体、ＧａＡｓ、ＳｉＣ、ＧａＮ、ＩｎＰなどのＩＩＩ族またはＶ族化合物からなる半導体、ＩＴＯなどの酸化物半導体などである。
【0008】
前記態様によれば、コイルの軸方向は、主面と平行であるため、コイルにより発生する磁束が基板を通過する割合を低減できる。したがって、電子部品が半導体材料を含み、かつ低抵抗部を含む半導体基板を備えていても、渦電流による損失を低減することができる。
【0009】
好ましくは、電子部品の一実施形態では、
有機絶縁材料からなる有機絶縁層と、無機絶縁材料からなる無機絶縁層と、をさらに備える。
有機絶縁材料からなる有機絶縁層と、無機絶縁材料からなる無機絶縁層と、をさらに備える。
【0010】
前記実施形態によれば、有機絶縁層と無機絶縁層を備えるため、電子部品の設計自由度が向上する。
【0011】
好ましくは、電子部品の一実施形態では、
前記無機絶縁層は、前記半導体基板と前記コイルとの間に少なくとも位置する。
前記無機絶縁層は、前記半導体基板と前記コイルとの間に少なくとも位置する。
【0012】
前記実施形態によれば、半導体基板とコイルとの間に位置する絶縁層の厚みを薄くすることができる。
【0013】
好ましくは、電子部品の一実施形態では、
前記有機絶縁層は、前記コイルの隣り合うターン間と、前記コイルの内径部分と、の少なくとも一方に位置する。
前記有機絶縁層は、前記コイルの隣り合うターン間と、前記コイルの内径部分と、の少なくとも一方に位置する。
【0014】
前記実施形態によれば、コイルの外形の凹凸を有機絶縁層で埋めることがきるため、電子部品の外表面を平坦にすることができる。
【0015】
好ましくは、電子部品の一実施形態では、
前記コイルに電気的に接続され、前記主面に平行な平面に沿って設けられた第１外部端子をさらに備える。
前記コイルに電気的に接続され、前記主面に平行な平面に沿って設けられた第１外部端子をさらに備える。
【0016】
前記実施形態によれば、マザーボード基板やパッケージ基板などに容易に電子部品を実装できる。
【0017】
好ましくは、電子部品の一実施形態では、
前記主面に直交する方向からみて、前記第１外部端子は、前記主面の外縁よりも内側に位置する。
前記主面に直交する方向からみて、前記第１外部端子は、前記主面の外縁よりも内側に位置する。
【0018】
前記実施形態によれば、電子部品に個片化する際に、切断刃が第１外部端子に接触することを抑制できるため、第１外部端子の変形やバリの発生を抑制できる。
【0019】
好ましくは、電子部品の一実施形態では、
前記低抵抗部は、前記半導体基板の外面の少なくとも一部から露出し、
前記外面のうちの前記低抵抗部が露出した部分に設けられ、前記低抵抗部に接続している第２外部端子をさらに備える。
前記低抵抗部は、前記半導体基板の外面の少なくとも一部から露出し、
前記外面のうちの前記低抵抗部が露出した部分に設けられ、前記低抵抗部に接続している第２外部端子をさらに備える。
【0020】
前記実施形態によれば、低抵抗部と第２外部端子とを合わせてコイルの外部端子とすることができるため、第２外部端子が設けられていない場合と比較して、コイルの外部端子の電気抵抗を低減できる。
【0021】
好ましくは、電子部品の一実施形態では、
前記第２外部端子は、前記主面に平行な平面に沿って設けられている。
前記第２外部端子は、前記主面に平行な平面に沿って設けられている。
【0022】
前記実施形態によれば、マザーボード基板やパッケージ基板などに容易に電子部品を実装できる。
【0023】
好ましくは、電子部品の一実施形態では、
前記主面に直交する方向からみて、前記第２外部端子は、前記主面の外縁よりも内側に位置する。
前記主面に直交する方向からみて、前記第２外部端子は、前記主面の外縁よりも内側に位置する。
【0024】
前記実施形態によれば、電子部品に個片化する際に、切断刃が第２外部端子に接触することを抑制できるため、第２外部端子の変形やバリの発生を抑制できる。
【0025】
好ましくは、電子部品の一実施形態では、
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記第１インダクタ配線と前記第２インダクタ配線との間の前記主面に直交する方向の距離は、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい。
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記第１インダクタ配線と前記第２インダクタ配線との間の前記主面に直交する方向の距離は、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい。
【0026】
前記実施形態によれば、前記主面に直交する方向の電子部品の厚みを小さくできるため、電子部品をより小型化できる。
【0027】
好ましくは、電子部品の一実施形態では、
前記コイルは、前記第１インダクタ配線と前記第２インダクタ配線とを接続する接続配線をさらに含み、
前記接続配線は、前記主面に直交する方向に延在している。
前記コイルは、前記第１インダクタ配線と前記第２インダクタ配線とを接続する接続配線をさらに含み、
前記接続配線は、前記主面に直交する方向に延在している。
【0028】
前記実施形態によれば、電子部品は、第１インダクタ配線と前記第２インダクタ配線とを接続する接続配線をさらに含む。ここで、接続配線の延在方向の長さを長くすると、コイルの内磁路の体積を増大させることができるため、コイルのＱ値を高めることができる。しかし、接続配線の延在方向の長さを長くすると、コイルの電気抵抗も増大する。前記実施形態によれば、接続配線は、主面に直交する方向に延在しているため、第１インダクタ配線と第２インダクタ配線とを最短距離で接続することができる。そのため、接続配線の延在方向の長さを長くした場合でも、コイルの電気抵抗の増大を抑制しつつ、コイルの内磁路の体積を増大させることができる。その結果、コイルのＱ値を高めることができる。
【0029】
好ましくは、電子部品の一実施形態では、
前記半導体基板の全体が、前記低抵抗部である。
前記半導体基板の全体が、前記低抵抗部である。
【0030】
前記実施形態によれば、電子部品の電気抵抗を低くできる。
【0031】
好ましくは、電子部品の一実施形態では、
前記低抵抗部は、前記主面の少なくとも一部から露出し、
前記低抵抗部上に設けられた誘電部と、前記誘電部上に設けられた電極部と、をさらに備え、
前記低抵抗部と、前記誘電部と、前記電極部と、により、キャパシタ素子が構成されている。
前記低抵抗部は、前記主面の少なくとも一部から露出し、
前記低抵抗部上に設けられた誘電部と、前記誘電部上に設けられた電極部と、をさらに備え、
前記低抵抗部と、前記誘電部と、前記電極部と、により、キャパシタ素子が構成されている。
【0032】
前記実施形態によれば、キャパシタ素子がさらに設けられているため、ＬＣフィルタのような複合電子部品を得ることができる。
【0033】
好ましくは、電子部品の一実施形態では、
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記電極部の前記主面に直交する方向の厚みは、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい。
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記電極部の前記主面に直交する方向の厚みは、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい。
【0034】
前記実施形態によれば、キャパシタ素子がさらに設けられている場合でも、小型な電子部品を得ることができる。
【0035】
好ましくは、電子部品の一実施形態では、
前記半導体基板の一部が、前記低抵抗部であり、
前記半導体基板は、前記低抵抗部以外の領域にダイオード素子を含む。
前記半導体基板の一部が、前記低抵抗部であり、
前記半導体基板は、前記低抵抗部以外の領域にダイオード素子を含む。
【0036】
前記実施形態によれば、ダイオード素子を含む電子部品を得ることができる。
【0037】
好ましくは、電子部品の一実施形態では、
前記コイルを構成する導電材料と同一の導電材料からなり、前記コイルとは電気的に独立している配線部をさらに備える。
前記コイルを構成する導電材料と同一の導電材料からなり、前記コイルとは電気的に独立している配線部をさらに備える。
【0038】
前記実施形態によれば、配線部により、コイルとは独立した素子を形成することができる。
【0039】
好ましくは、前記電子部品の製造方法の一実施形態では、
前記半導体基板に前記低抵抗部を形成する工程と、
前記低抵抗部を形成した後に、前記コイルを形成する工程と、を備える。
前記半導体基板に前記低抵抗部を形成する工程と、
前記低抵抗部を形成した後に、前記コイルを形成する工程と、を備える。
【0040】
前記実施形態によれば、熱負荷の高い低抵抗部を形成する工程を、コイルを形成する工程の前に行うため、コイルに不要な熱負荷を与えない。これにより、品質を向上できる電子部品を製造することができる。また、コイルを形成する際に、熱に弱い有機材料などを用いることができ、設計自由度が向上する。
【発明の効果】
【0041】
本開示の一態様である電子部品によれば、渦電流による損失を低減することができる。
【図面の簡単な説明】
【0042】
【図1】電子部品の第１実施形態を示す平面図である。
【図3A】電子部品の製法を説明する説明図である。
【図3B】電子部品の製法を説明する説明図である。
【図3C】電子部品の製法を説明する説明図である。
【図3D】電子部品の製法を説明する説明図である。
【図3E】電子部品の製法を説明する説明図である。
【図3F】電子部品の製法を説明する説明図である。
【図3G】電子部品の製法を説明する説明図である。
【図3H】電子部品の製法を説明する説明図である。
【図3I】電子部品の製法を説明する説明図である。
【図3J】電子部品の製法を説明する説明図である。
【図3K】電子部品の製法を説明する説明図である。
【図4】電子部品の第２実施形態を示す平面図である。
【図6】電子部品の第３実施形態を示す断面図である。
【図7】電子部品の第４実施形態を示す平面図である。
【図9A】電子部品の製法を説明する説明図である。
【図9B】電子部品の製法を説明する説明図である。
【図9C】電子部品の製法を説明する説明図である。
【図9D】電子部品の製法を説明する説明図である。
【図9E】電子部品の製法を説明する説明図である。
【図9F】電子部品の製法を説明する説明図である。
【図9G】電子部品の製法を説明する説明図である。
【図9H】電子部品の製法を説明する説明図である。
【図9I】電子部品の製法を説明する説明図である。
【図9J】電子部品の製法を説明する説明図である。
【図9K】電子部品の製法を説明する説明図である。
【図10】電子部品の第５実施形態を示す断面図である。
【図11】電子部品の第６実施形態を示す断面図である。
【発明を実施するための形態】
【0043】
以下、本開示の一態様である電子部品および電子部品の製造方法を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。
【0044】
【0045】
図１、図２Ａおよび図２Ｂに示すように、電子部品１は、主面２１ｆを有し、半導体材料を含む半導体基板２１と、主面２１ｆ上に設けられた絶縁層２２と、絶縁層２２内であって主面２１ｆ上に設けられ、導体材料からなるコイル１０と、絶縁層２２の上面に設けられた第１外部端子４１および第１ダミー外部端子６１と、半導体基板２１の下面に設けられた第２外部端子４２と、を備える。図３では、便宜上、第１外部端子４１および第１ダミー外部端子６１を二点鎖線で示している。
【0046】
図中、電子部品１の厚み方向をＺ方向とし、順Ｚ方向を上側、逆Ｚ方向を下側とする。電子部品１のＺ方向に直交する平面において、電子部品１の長さ方向をＸ方向とし、電子部品１の幅方向をＹ方向とする。また、「主面上」とは、重力方向に規定される鉛直上方のような絶対的な一方向ではなく、当該主面を境界とする基板の外側と内側とのうち、外側に向かう方向を指す。したがって、「主面上」とは主面の向きによって定まる相対的な方向である。また、ある要素に対して「上」には、当該要素と接する直上の位置（on）だけではなく、当該要素とは離れた上方、すなわち当該要素上の他の物体を介した上側の位置や間隔を空けた上側の位置（above）も含む。
【0047】
半導体基板２１は、例えば、Ｓｉなどの単体半導体、ＧａＡｓ、ＳｉＣ、ＧａＮ、ＩｎＰなどの化合物半導体、ＩＴＯなどの酸化物半導体などの半導体材料を含む。半導体基板２１は、Ｓｉを含むことが好ましい。半導体基板２１の形状は、特に限定されないが、本実施形態では直方体状である。主面２１ｆは、半導体基板２１の外面を構成する６面のうち、順Ｚ方向側を向く面である。
【0048】
半導体基板２１は、少なくとも一部に、上記の半導体材料を含み、かつ半導体材料からなる半導体、例えば、Ｓｉ、ＧａＡｓ、ＳｉＣ、ＧａＮ、ＩｎＰ、ＩＴＯよりも電気抵抗が低い低抵抗部２１１を含む。本実施形態では、半導体基板２１の全体が、低抵抗部２１１である。これにより、電子部品１の電気抵抗を低くできる。
【0049】
半導体基板２１が半導体材料として例えばＳｉを含む場合、低抵抗部２１１は、ＰやＢをドープされたＳｉであり、半導体基板２１が半導体材料として例えばＧａＡｓを含む場合、低抵抗部２１１は、ＳｉやＳｎ、Ｓ、Ｓｅ、Ｔｅ、Ｂｅ、Ｚｎ、ＧｅをドープされたＧａＡｓである。
【0050】
「低抵抗」とは、電気抵抗率が１０－１Ω・ｃｍ以下であることを意味する。これにより、低抵抗部２１１の電気抵抗が十分に低くなり、電流の大部分を低抵抗部２１１に流すことができる。例えば、半導体基板２１がＳｉ基板の場合、Ｓｉ基板の電気抵抗率は１０３Ω・ｃｍ程度である。低抵抗部２１１の電気抵抗率が、半導体基板２１のうちの低抵抗部２１１以外の部分の電気抵抗率の１／１０００倍以下であれば、電流の大部分を低抵抗部２１１に流すことができる。そのため、低抵抗部２１１の電気抵抗率を１０－１Ω・ｃｍ以下としている。低抵抗部２１１の電気抵抗率は、例えば、次のように算出できる。まず、低抵抗部２１１の両端に測定用プローブを接触させて４端子法で直流電気抵抗を測定する。次に、測定した電気抵抗を低抵抗部２１１の断面積、例えばリンやボロンをドープしたＳｉの断面積と掛け、低抵抗部２１１の両端までの長さで割ることで電気抵抗率を測定することができる。なお、ドープした断面積は、低抵抗部２１１を横断する断面を露出させ、エネルギー分散型Ｘ線分析（ＥＤＸ）にて元素マッピングすることで算出できる。具体的に述べると、元素マッピングにおいて、ドープ量のピーク値に対し、その３割となる領域までの範囲の面積をドープした断面積とすればよい。
【0051】
低抵抗部２１１は、半導体基板２１に不純物をドーピングし、高濃度不純物領域（言い換えると、ドープ層）を形成することで得ることができる。すなわち、低抵抗部２１１は、半導体基板２１が含む半導体材料を含有し、半導体材料からなる半導体より電気抵抗が低く、かつ、半導体基板２１と一体化している。半導体基板２１がＳｉ基板の場合、１×１０２０／ｃｍ３程度のIII族もしくはＶ族の不純物ドープを行うことが好ましい。これにより、低抵抗部２１１の電気抵抗率は、Ｖ族不純物のリンのドープであれば１０－３Ω・ｃｍ程度、III族不純物のボロンのドープであれば５×１０－３Ω・ｃｍ程度となる。
【0052】
絶縁層２２は、外部環境からコイル１０を保護する。絶縁層２２は、主面２１ｆ上に設けられた第１層絶縁層２２１と、第１層絶縁層２２１上に設けられた第２層絶縁層２２２と、を含む。絶縁層２２は、コイル１０の少なくとも一部に接触する。これにより、コイル１０のリーク電流を抑制し、Q値を高めることができる。本実施形態では、絶縁層２２は、コイル１０の外面の全面に接触している。
【0053】
第１層絶縁層２２１は、例えば、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜などの無機絶縁材料からなる無機絶縁層であることが好ましい。第１層絶縁層２２１は、半導体基板２１が例えばシリコン基板の場合、半導体基板２１を熱酸化して形成される熱酸化シリコン（ＳｉＯ２）であることが好ましい。ただし、これに限られず、半導体基板２１の主面２１ｆ上にスパッタ法や蒸着法などの薄膜法でシリコン酸化膜を形成してもよい。第１層絶縁層２２１には、コイル１０と、低抵抗部２１１と、の接続部分に開口部２２１ａが設けられている。好ましくは、第１層絶縁層２２１は、半導体基板２１とコイル１０との間に少なくとも位置している。これにより、半導体基板２１とコイル１０との間に位置する絶縁層の厚みを薄くすることができる。
【0054】
第１層絶縁層２２１の厚みは、特に限定されないが、例えば１μｍである。なお、第１層絶縁層２２１の構成材料は、上記に限定されず、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、液晶ポリマーやこれらの組み合わせなどの有機絶縁材料や、ガラスやアルミナなどの焼結体などで構成されていてもよいし、無機絶縁材料と有機絶縁材料とが組み合わされていてもよい。
【0055】
第２層絶縁層２２２は、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、液晶ポリマーやこれらの組み合わせなどの有機絶縁材料からなる有機絶縁層であることが好ましい。第２層絶縁層２２２には、第１外部端子４１とコイル１０との接続部分に開口部２２２ａが設けられている。好ましくは、第２層絶縁層２２２は、コイル１０の隣り合うターン間と、コイル１０の内径部分と、の少なくとも一方に位置している。これにより、コイル１０外形の凹凸を有機絶縁材料で埋めることがきるため、電子部品１の外表面を平坦にすることができる。
【0056】
第２層絶縁層２２２の厚みは、特に限定されないが、例えば１０μｍである。なお、第２層絶縁層２２２の構成材料は、上記に限定されず、例えば、ガラスやアルミナなどの焼結体、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜などの無機絶縁材料の薄膜などであってもよいし、無機絶縁材料と有機絶縁材料とが組み合わされていてもよい。
【0057】
コイル１０は、第１インダクタ配線１１と、第２インダクタ配線１２と、第１インダクタ配線１１と第２インダクタ配線１２とを接続する複数の第１接続配線５１と、を含む。
【0058】
第１インダクタ配線１１は、主面２１ｆに沿って延在している。第１インダクタ配線１１は、複数存在している。具体的に述べると、第１インダクタ配線１１は、第１端部１１ａから第２端部１１ｂに向かって、逆Ｙ方向に直線状に延在している。第１インダクタ配線１１の下面は、第１層絶縁層２２１の上面に接触している。複数の第１インダクタ配線１１は、Ｘ方向に沿って平行に配置されている。最も順Ｘ方向側に位置する第１インダクタ配線１１の第２端部１１ｂは、第２接続配線５２を介して、低抵抗部２１１に電気的に接続されている。これにより、コイル１０は、低抵抗部２１１に電気的に接続される。第２接続配線５２は、第１層絶縁層２２１の開口部２２１ａに設けられ、第１層絶縁層２２１を貫通するビア配線である。
【0059】
第１インダクタ配線１１の導電材料は、例えばＡｕ，Ａｇ，Ｎｉ，Ｃｕ，Ａｌまたはこれらを含む合金や化合物などであることが好ましい。第１インダクタ配線１１の導電材料は、導電率の低いＣｕであることがより好ましい。なお、第１インダクタ配線１１は、シード層と電解めっき層との多層構成であってもよく、シード層として、ＴｉやＮｉを含んでいてもよい。
【0060】
第２インダクタ配線１２は、主面２１ｆに沿って延在している。第１インダクタ配線１１と第２インダクタ配線１２とは、主面２１ｆに直交する方向（Ｚ方向）に並んで配置されている。具体的に述べると、第２インダクタ配線１２は、第１インダクタ配線１１よりも順Ｚ方向側に配置されている。第２インダクタ配線１２は、第１インダクタ配線１１と電気的に接続されている。第２インダクタ配線１２は、複数の本体配線部１２１とパッド部１２２とを有する。第２インダクタ配線１２の導電材料は、第１インダクタ配線１１と同一であることが好ましい。
【0061】
本体配線部１２１は、第１端部１２１ａから第２端部１２１ｂに向かって、ややＸ方向に傾いて逆Ｙ方向に直線状に延在している。複数の本体配線部１２１は、Ｘ方向に沿って平行に配置されている。パッド部１２２は、Ｙ方向に直線状に延在している。パッド部１２２は、本体配線部１２１よりも幅広に形成されている。パッド部１２２は、最も逆Ｘ方向側に位置する本体配線部１２１の第２端部１２１ｂに接続されている。本体配線部１２１の第１端部１２１ａは、第１接続配線５１を介して、第１インダクタ配線１１の第１端部１１ａに接続されている。第１接続配線５１は、第２層絶縁層２２２内に設けられたビア配線である。本体配線部１２１の第２端部１２１ｂは、第１接続配線５１を介して、第１インダクタ配線１１の第２端部１１ｂに接続されている。以上の構成により、第１インダクタ配線１１と第１接続配線５１と本体配線部１２１とが、この順に接続されることにより、弦巻螺旋状のコイル１０が構成される。なお、コイル１０は渦巻螺旋状や蛇行形状、直線形状などであってもよい。さらに、コイル１０はこれらを組み合わせた形状であってもよい。
【0062】
本実施形態では、コイル１０の軸方向ＣＡは、半導体基板２１の主面２１ｆに平行である。コイルの軸方向とは、コイルが巻き回される螺旋の巻回軸に沿った方向を指す。これにより、コイル１０により発生する磁束が、半導体材料を含む半導体基板２１、より具体的には低抵抗部２１１を通過する割合を低減できる。したがって、電子部品１が、半導体材料を含み、かつ低抵抗部２１１を含む半導体基板２１を備えていても、渦電流による損失を低減することができる。特に、コイル１０に高周波信号が流れる場合でもコイル１０のＱ値の低下が低くなり、高周波用インダクタとして適切な構成とできる。なお、第２インダクタ配線１２は、シード層と電解めっき層との多層構成であってもよく、シード層として、ＴｉやＮｉを含んでいてもよい。
【0063】
第１外部端子４１は、導電性材料からなり、例えば、ＮｉおよびＡｕがこの順に積層された２層構成である。第１外部端子４１の構成は、特に限定されず、例えばＣｕ、ＮｉおよびＡｕがこの順に積層された３層構成であってもよいし、必要に応じてバリア層としてＰｄ層を含んでもよいし、外表面にＳｎめっきがされていてもよい。さらに、第１外部端子４１は、外表面がソルダーレジストで保護されていてもよい。
【0064】
第１外部端子４１は、第３接続配線５３を介して、第２インダクタ配線１２のパッド部１２２に電気的に接続されている。第３接続配線５３は、第２層絶縁層２２２の開口部２２２ａに設けられたビア配線である。第１外部端子４１の形状は、特に限定されないが、本実施形態では、Ｚ方向からみて矩形状である。Ｚ方向からみて、第１外部端子４１は、半導体基板２１の中央よりも逆Ｘ方向側に配置されている。本実施形態では、第１外部端子４１は、コイル１０に電気的に接続され、主面２１ｆに平行な平面に沿って設けられている。これにより、マザーボード基板やパッケージ基板などに容易に電子部品１を実装できる。
【0065】
第１ダミー外部端子６１は、第１外部端子４１と同じ導電性材料から構成されていることが好ましい。第１ダミー外部端子６１は、電気的に独立している。言い換えると、第１ダミー外部端子６１は、コイル１０と電気的に接続されていない。第１ダミー外部端子６１の形状は、特に限定されないが、本実施形態では、Ｚ方向からみて矩形状である。Ｚ方向からみて、第１ダミー外部端子６１は、半導体基板２１の中央よりも順Ｘ方向側に配置されている。第１ダミー外部端子６１を設けることにより、マザーボードなどに電子部品１を実装する際に、第１外部端子４１のみならず、第１ダミー外部端子６１も半田などを介してマザーボードなどに固定できる。そのため、電子部品１の姿勢が安定し、電子部品１を容易にマザーボードなどに固定できる。
【0066】
第２外部端子４２は、導電性材料からなり、例えば、Ａｌ、Ｃｕ、Ｎｉ、Ｔｉ、Ａｕおよびこれらの組み合わせからなっていることが好ましい。また、スパッタ法でＮｉ層を形成し、熱処理することにより、シリサイド化されていてもよい。これにより、第２外部端子４２の電気抵抗をさらに低くすることができる。第２外部端子４２は、金属からなることが好ましい。第２外部端子４２は、低抵抗部２１１よりも電気抵抗率が低いことが好ましい。
【0067】
第２外部端子４２の形状および配置は、特に限定されない。本実施形態では、第２外部端子４２は、半導体基板２１の下面の全面に設けられている。また、第２外部端子４２は、主面２１ｆに平行な平面に沿って設けられている。これにより、マザーボード基板やパッケージ基板などに容易に電子部品１を実装できる。第２外部端子４２は、低抵抗部２１１に接続している。第２外部端子４２が設けられていることにより、低抵抗部２１１と第２外部端子４２とを合わせてコイル１０の外部端子とすることができるため、第２外部端子４２が設けられていない場合と比較して、コイル１０の外部端子の電気抵抗を低減できる。なお、第２外部端子４２は、必須の構成ではなく、電子部品１に設けられていなくてもよい。例えば、第２外部端子４２を設けない場合、第１ダミー外部端子６１をコイル１０と電気的に接続し、第２外部端子としてもよい。
【0068】
電子部品１によれば、コイル１０の軸方向ＣＡが主面２１ｆと平行であるため、コイル１０により発生する磁束が半導体基板２１を通過する割合を低減できる。したがって、電子部品１が、半導体材料を含みかつ低抵抗部２１１を含む半導体基板２１を備えていても、渦電流による損失を低減することができる。電子部品１のサイズの一例としては、０．４ｍｍ（長さ）×０．２ｍｍ（幅）×９５μｍ（厚み）である。
【0069】
好ましくは、主面２１ｆに直交する方向からみて、絶縁層２２は、半導体基板２１の外縁よりも内側に位置する。この構成によれば、電子部品１に個片化する際に、絶縁層２２が切断刃に接触することを抑制できるため、切断刃への樹脂詰まりなどを抑制できる。そのため、容易に電子部品１に個片化できる。
【0070】
好ましくは、有機絶縁材料からなる有機絶縁層と、無機絶縁材料からなる無機絶縁層と、をさらに備える。本実施形態において具体的に説明すると、第１層絶縁層２２１が無機絶縁層であり、第２層絶縁層２２２が有機絶縁層である。この構成によれば、有機絶縁層と無機絶縁層を備えるため、電子部品１の設計自由度が向上する。
【0071】
好ましくは、低抵抗部２１１は、半導体基板２１の外面の少なくとも一部から露出し、第２外部端子４２は、当該外面のうちの低抵抗部２１１が露出した部分に設けられ、低抵抗部２１１に接続している。この構成によれば、低抵抗部２１１と第２外部端子４２とを合わせてコイル１０の外部端子とすることができるため、第２外部端子４２が設けられていない場合と比較して、コイル１０の外部端子の電気抵抗を低減できる。
【0072】
好ましくは、コイル１０は、主面２１ｆに沿って延在する第１インダクタ配線１１と、主面２１ｆに沿って延在し、第１インダクタ配線１１に電気的に接続された第２インダクタ配線１２と、を含み、第１インダクタ配線１１と第２インダクタ配線１２とは、主面２１ｆに直交する方向に並んで配置され、第１インダクタ配線１１と第２インダクタ配線１２との間の主面２１ｆに直交する方向の距離は、第１インダクタ配線１１の主面２１ｆに直交する方向の厚みよりも小さい。
【0073】
具体的に述べると、図２Ｂに示すように、好ましくは、第１インダクタ配線１１と第２インダクタ配線１２との間の主面２１ｆに直交する方向（Ｚ方向）の距離Ｌ１は、第１インダクタ配線１１の主面２１ｆに直交する方向の厚みｔ１よりも小さい。この構成によれば、主面に直交する方向の電子部品１の厚みを小さくできるため、電子部品１をより小型化できる。
【0074】
（製造方法）
次に、図３Ａから図３Ｋを参照して、電子部品１の製造方法について説明する。図３Ａから図３Ｅは、図１のＡ－Ａ断面（図２Ａ）に対応し、図３Ｆから図３Ｋは、図１のＢ－Ｂ断面（図２Ｂ）に対応する。
次に、図３Ａから図３Ｋを参照して、電子部品１の製造方法について説明する。図３Ａから図３Ｅは、図１のＡ－Ａ断面（図２Ａ）に対応し、図３Ｆから図３Ｋは、図１のＢ－Ｂ断面（図２Ｂ）に対応する。
【0075】
図３Ａに示すように、少なくとも一部に低抵抗部２１１を含む半導体基板２１ａを準備する。本実施形態では、半導体基板２１ａの全体が、低抵抗部２１１である。以下では、説明を簡略化するため、半導体基板２１ａをシリコン基板として説明する。低抵抗部２１１の形成方法の一例として、例えば、シリコン基板にホスフィン（ＰＨ３）などの不純物をドーピングする。これにより、シリコン基板にドープ層が形成され、このドープ層が低抵抗部２１１となる。
【0076】
図３Ｂに示すように、半導体基板２１ａを熱酸化し、主面２１ｆに熱酸化シリコン層である第１層絶縁層２２１を形成する。なお、熱酸化シリコン層に代えて、有機絶縁膜または有機絶縁膜と無機絶縁膜との組み合わせを主面２１ｆに形成して、第１層絶縁層２２１としてもよい。続いて、フォトリソグラフィ工法を用いて、半導体基板２１ａの上面の一部が露出するように、第１層絶縁層２２１の所定位置に開口部２２１ａを形成する。所定位置は、第２接続配線５２を設ける位置である。フォトリソグラフィ工法におけるエッチングは、ドライエッチング法またはウェットエッチング法を採用すればよい。
【0077】
図３Ｃに示すように、第１層絶縁層２２１上および開口部２２１ａ内に図示しないシード層を形成する。その後、レジストを貼付け、フォトリソグラフィ工法を用いてレジストに所定パターンを形成する。所定パターンは、第１インダクタ配線１１の形状に対応したパターンである。シード層に給電しつつ、電解めっき法を用いて、第２接続配線５２と第１インダクタ配線１１とを同時に形成する。その後、ＤＦＲを剥離し、シード層をエッチングする。
【0078】
図３Ｄに示すように、第１層絶縁層２２１上および第１インダクタ配線上に第１層目の絶縁層２２２１を塗布する。続いて、フォトリソグラフィ工法を用いて、第１インダクタ配線１１の上面の一部が露出するように、第１層目の絶縁層２２２１の所定位置に開口部２２２１ａを形成する。所定位置は、第１接続配線５１を設ける位置である。続いて、必要に応じて、第１層目の絶縁層２２２１を乾燥および硬化させる。なお、フォトリソグラフィ工法に代えて、レーザーを用いて開口部２２２１ａを形成してもよい。
【0079】
図３Ｅに示すように、第１層目の絶縁層２２２１上および開口部２２２１ａ内に図示しないシード層を形成する。その後、レジストを貼付け、フォトリソグラフィ工法を用いてレジストに所定パターンを形成する。所定パターンは、第２インダクタ配線１２の形状に対応したパターンである。シード層に給電しつつ、電解めっき法を用いて、第１接続配線５１と第２インダクタ配線１２（本体配線部１２１およびパッド部１２２）とを同時に形成する。その後、ＤＦＲを剥離し、シード層をエッチングする。以上により、第１インダクタ配線１１と第２インダクタ配線１２とを含むコイル１０が形成される。
【0080】
図３Ｆに示すように、第２インダクタ配線１２を覆うように、第１層目の絶縁層２２２１上に第２層目の絶縁層２２２２を塗布する。これにより、第１層目の絶縁層２２２１および第２層目の絶縁層２２２２が積層されて、第２層絶縁層２２２が形成される。続いて、フォトリソグラフィ工法を用いて、第２インダクタ配線１２のパッド部１２２の上面の一部が露出するように、第２絶縁層２２２の所定位置に開口部２２２ａを形成する。所定位置は、第３接続配線５３を設ける位置である。続いて、必要に応じて、第２層目の絶縁層２２２２を乾燥および硬化させる。なお、フォトリソグラフィ工法に代えて、レーザーを用いて開口部２２２ａを形成してもよい。
【0081】
図３Ｇに示すように、第２層絶縁層２２２から露出する、第２インダクタ配線１２のパッド部１２２の上面の一部を覆うように、第１外部端子４１を形成する。また、第１外部端子４１の形成と同時に、第２層絶縁層２２２上に第１ダミー外部端子６１を形成する。第１外部端子４１および第１ダミー外部端子６１の形成方法の一例として、例えば、電解めっき法を用いて下地Ｃｕ層を形成し、その後、無電解めっき法を用いてＮｉめっき層およびＡｕめっき層をこの順に形成する方法が挙げられる。
【0082】
図３Ｈに示すように、半導体基板２１ａの下面を研磨する。これにより、厚みが調整された半導体基板２１が形成される。研磨は、化学的なドライエッチング法やウェットエッチング法を用いてもよいし、機械的な研磨や研削などで削ってもよいし、ＣＭＰのような化学的方法及び機械的方法を用いてもよい。また、本工程で研磨せずに、電子部品の実装後にモールド樹脂と同時に半導体基板を研磨してもよい。
【0083】
図３Ｉに示すように、スパッタ法やめっきなどを用いて、半導体基板２１の下面に第２外部端子４２を形成する。第２外部端子４２の導電材料は、例えばＣｕである。
【0084】
【0085】
以上、電子部品１の製造方法は、半導体基板２１ａに低抵抗部２１１を形成する工程と、低抵抗部２１１を形成した後に、コイル１０を形成する工程と、を備える。この構成によれば、熱負荷の高い低抵抗部２１１を形成する工程を、コイル１０を形成する工程の前に行うため、コイル１０に不要な熱負荷を与えない。これにより、品質を向上できる電子部品１を製造することができる。また、コイル１０を形成する際に、熱に弱い有機材料などを用いることができ、設計自由度が向上する。
【0086】
＜第２実施形態＞
図４は、電子部品の第２実施形態を示す平面図である。図５は、図４のＡ－Ａ断面図である。図４は、図１に対応する平面図である。第２実施形態は、第１実施形態とは、第１外部端子、第２外部端子、第１接続配線および第２接続配線の各々の形状と、絶縁層の厚みが相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。
図４は、電子部品の第２実施形態を示す平面図である。図５は、図４のＡ－Ａ断面図である。図４は、図１に対応する平面図である。第２実施形態は、第１実施形態とは、第１外部端子、第２外部端子、第１接続配線および第２接続配線の各々の形状と、絶縁層の厚みが相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。
【0087】
図４と図５（特に、符号Ａを参照）に示すように、主面２１ｆに直交する方向（Ｚ方向）からみて、第１外部端子４１Ａおよび第２外部端子４２Ａの各々は、半導体基板２１の主面２１ｆの外縁よりも内側に位置する。これにより、電子部品１Ａに個片化する際に、切断刃が第１外部端子４１Ａおよび第２外部端子４２Ａに接触することを抑制できるため、第１外部端子４１Ａおよび第２外部端子４２Ａの変形やバリの発生を抑制できる。
【0088】
本実施形態では、第１接続配線５１Ａは、主面２１ｆに直交する方向に延在する垂直配線である。第１接続配線５１Ａの延在方向（Ｚ方向）の長さは、第１実施形態の第１接続配線５１の延在方向（Ｚ方向）の長さよりも長い。
【0089】
ここで、第１接続配線５１Ａの延在方向の長さを長くすると、コイル１０Ａの内磁路（コア部）の体積を増大させることができるため、コイル１０ＡのＱ値を高めることができる。しかし、第１接続配線５１Ａの延在方向の長さを長くすると、コイル１０Ａの電気抵抗も増大する。本実施形態では、第１接続配線５１Ａが垂直配線であるため、第１インダクタ配線１１と第２インダクタ配線１２とを最短距離で接続することができる。そのため、第１接続配線５１Ａの延在方向の長さを長くした場合でも、コイル１０Ａの電気抵抗の増大を抑制しつつ、コイル１０Ａの内磁路の体積を増大させることができる。その結果、コイル１０ＡのＱ値を高めることができる。第１接続配線５１Ａは、特許請求の範囲に記載の「接続配線」に相当する。
【0090】
第２層絶縁層２２２Ａの厚みは、第１実施形態の第２層絶縁層２２２の厚みよりも厚い。また、第２接続配線５２Ａは、第１層絶縁層２２１を貫通する第１層ビア配線５２１Ａと、第２層絶縁層２２２Ａ内に設けられ、第１層ビア配線５２１Ａ上に設けられた第２層ビア配線５２２Ａと、を含む。第２層ビア配線５２２Ａの上面は、第１インダクタ配線１１の下面と接続している。これにより、第２接続配線５２Ａは、第１インダクタ配線１１と低抵抗部２１１とを電気的に接続している。本実施形態では、第２層ビア配線５２２Ａが設けられているため、第１インダクタ配線１１は、第１層絶縁層２２１と接触しておらず、第１層絶縁層２２１よりも順Ｚ方向側に所定距離離れて配置されている。これにより、コイル１０Ａと低抵抗部２１１との間の絶縁性をより確実に確保できる。
【0091】
＜第３実施形態＞
図６は、電子部品の第３実施形態を示す断面図である。図６は、図２Ａに対応する断面図である。第３実施形態は、第１実施形態とは、第３外部端子が設けられている点が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。
図６は、電子部品の第３実施形態を示す断面図である。図６は、図２Ａに対応する断面図である。第３実施形態は、第１実施形態とは、第３外部端子が設けられている点が相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。
【0092】
図６に示すように、第１実施形態の第１ダミー外部端子６１に代えて、第３外部端子４３が、第２層絶縁層２２２上に設けられている。第３外部端子４３は、第４接続配線５４を介して、最も順Ｘ方向側に存在する本体配線部１２１に電気的に接続している。第４接続配線５４は、第２層絶縁層２２２内に設けられたビア配線である。これにより、３端子（第１から第３外部端子４１～４３）を有する電子部品１Ｂを得ることができる。電子部品１Ｂの使用時に、例えば第２外部端子４２が設けられている半導体基板２１をグランド（ＧＮＤ）にすることができる。
【0093】
なお、第１層絶縁層２２１の厚みは、相対的に薄い。言い換えると、半導体基板２１と第１インダクタ配線１１との間のギャップは狭い。そのため、半導体基板２１と第１インダクタ配線１１と第１層絶縁層２２１とにより、キャパシタが構成されている場合がある。この場合、電子部品１Ｂは、共振制御することができる。
【0094】
＜第４実施形態＞
（構成）
図７は、電子部品の第４実施形態を示す断面図である。図８Ａは、図７のＡ－Ａ断面図である。図８Ｂは、図７のＢ－Ｂ断面図である。図７は、図１に対応する平面図である。第４実施形態は、第１実施形態とは、キャパシタ素子が設けられている点が主に相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。なお、図７では、便宜上、第１外部端子および後述する第３外部端子の記載を省略している。
（構成）
図７は、電子部品の第４実施形態を示す断面図である。図８Ａは、図７のＡ－Ａ断面図である。図８Ｂは、図７のＢ－Ｂ断面図である。図７は、図１に対応する平面図である。第４実施形態は、第１実施形態とは、キャパシタ素子が設けられている点が主に相違する。この相違する構成を以下に説明する。その他の構成は、第１実施形態と同じ構成であり、第１実施形態と同一の符号を付してその説明を省略する。なお、図７では、便宜上、第１外部端子および後述する第３外部端子の記載を省略している。
【0095】
図７と図８Ａと図８Ｂに示すように、低抵抗部２１１は、主面２１ｆの少なくとも一部から露出している。本実施形態では、低抵抗部２１１は、主面２１ｆの全面から露出している。電子部品１Ｃは、低抵抗部２１１上に設けられた誘電部７１と、誘電部７１上に設けられた電極部７２と、をさらに含む。低抵抗部２１１と、誘電部７１と、電極部７２と、により、キャパシタ素子７が構成されている。
【0096】
誘電部７１は、例えば、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜などの無機絶縁材料から構成されていることが好ましい。誘電部７１は、半導体基板２１が例えばシリコン基板の場合、半導体基板２１を熱酸化して形成される熱酸化シリコンであることが好ましい。誘電部７１の厚みは、特に限定されないが、例えば０．１μｍ程度である。電極部７２は、例えば、ＴｉやＣｕなどの金属材料から構成されていることが好ましい。電極部７２の厚みは、特に限定されないが、例えば２μｍ程度である。
【0097】
本実施形態では、コイル１０Ｃとキャパシタ素子７とを覆うように、半導体基板２１の主面２１ｆ上に絶縁層２２Ｃが設けられている。絶縁層２２Ｃには、第２インダクタ配線１２のパッド部１２２の上面の一部が露出ように、開口部２２ｂが設けられている。絶縁層２２Ｃは、第１実施形態で説明した第２層絶縁層２２２と同一材料で構成されていることが好ましい。絶縁層２２Ｃの厚みは、特に限定されないが、例えば１０μｍ程度である。
【0098】
また、第１実施形態で説明した第１ダミー外部端子６１に代えて、第３外部端子４３が、絶縁層２２Ｃ上に設けられている。第３外部端子４３は、第１外部端子４１と同一材料で構成されていることが好ましい。また、最も順Ｘ方向側に位置する第１インダクタ配線１１の第２端部１１ｂには、第２端部１１ｂから順Ｘ方向側に延びるパッド部１１１が設けられている。
【0099】
また、第１中継配線８１および第２中継配線８２が、絶縁層２２Ｃ内に設けられている。第１中継配線８１は、第１インダクタ配線１１のパッド部１１１よりも順Ｚ方向側に配置され、第２インダクタ配線１２と同一層に設けられている。第２中継配線８２は、第２インダクタ配線１２のパッド部１２２よりも逆Ｚ方向側に配置され、第１インダクタ配線１１と同一層に設けられている。第１中継配線８１は、第６接続配線５６を介して、第３外部端子４３と電気的に接続している。第１中継配線８１は、第５接続配線５５を介して、第１インダクタ配線１１のパッド部１１１と電気的に接続している。
【0100】
最も順Ｘ方向側に位置する第１インダクタ配線１１の第２端部１１ｂは、第２接続配線５２Ｃを介して、電極部７２に電気的に接続している。第１外部端子４１は、開口部２２ｂから露出するパッド部１２２の上面を覆っている。これにより、第１外部端子４１は、パッド部１２２と接続している。第２中継配線８２は、第８接続配線５８を介して、第２インダクタ配線１２のパッド部１２２と電気的に接続している。第２中継配線８２は、第７接続配線５７を介して、半導体基板２１の低抵抗部２１１と電気的に接続している。以上の構成により、コイル１０Ｃとキャパシタ素子７とは、並列に接続されている。
【0101】
なお、第２中継配線８２の上面には、第７接続配線５７に対応した位置に第１凹部Ｒ１が設けられている。第２インダクタ配線１２のパッド部１２２の上面には、第７接続配線５７に対応した位置に第２凹部Ｒ２が設けられている。第１凹部Ｒ１および第２凹部Ｒ２によりアンカー効果が生じて、第２中継配線８２および第２インダクタ配線１２（すなわち、コイル１０Ｃ）と、絶縁層２２Ｃと、の密着性が向上する。
【0102】
本実施形態によれば、キャパシタ素子７がさらに設けられているため、ＬＣフィルタのような複合電子部品を得ることができる。電子部品１Ｃのサイズの一例としては、０．４ｍｍ（長さ）×０．２ｍｍ（幅）×９０μｍ（厚み）である。
【0103】
好ましくは、コイル１０Ｃは、主面２１ｆに沿って延在する第１インダクタ配線１１と、主面２１ｆに沿って延在し、第１インダクタ配線１１に電気的に接続された第２インダクタ配線１２と、を含み、第１インダクタ配線１１と第２インダクタ配線１２とは、主面２１ｆに直交する方向に並んで配置され、電極部７２の主面２１ｆに直交する方向の厚みｔ２は、第１インダクタ配線１１の主面２１ｆに直交する方向の厚みｔ３よりも小さい。
【0104】
ここで、キャパシタ素子は、コイルとは異なり電圧素子のため、直流電流が流れない。そこで、上記構成では、電極部７２の厚みを積極的に薄くしている。これにより、キャパシタ素子７がさらに設けられている場合でも、小型な電子部品１Ｃを得ることができる。
【0105】
（製造方法）
次に、図９Ａから図９Ｋを参照して、電子部品１Ｃの製造方法について説明する。図９Ａから図９Ｆは、図７のＢ－Ｂ断面（図８Ｂ）に対応し、図９Ｇから図９Ｋは、図７のＡ－Ａ断面（図８Ａ）に対応する。
次に、図９Ａから図９Ｋを参照して、電子部品１Ｃの製造方法について説明する。図９Ａから図９Ｆは、図７のＢ－Ｂ断面（図８Ｂ）に対応し、図９Ｇから図９Ｋは、図７のＡ－Ａ断面（図８Ａ）に対応する。
【0106】
図９Ａに示すように、少なくとも一部に低抵抗部２１１を含む半導体基板２１ａを準備する。本実施形態では、半導体基板２１ａの全体が、低抵抗部２１１である。以下では、説明を簡略化するため、半導体基板２１ａをシリコン基板として説明する。低抵抗部２１１の形成方法は、第１実施形態と同様にすればよい。
【0107】
図９Ｂ示すように、半導体基板２１ａを熱酸化し、主面２１ｆに熱酸化シリコン層を形成する。なお、熱酸化シリコン層に代えて、有機絶縁膜または有機絶縁膜と無機絶縁膜との組み合わせを主面２１ｆに形成してもよい。続いて、フォトリソグラフィ工法を用いて、半導体基板２１ａの上面の一部が露出するように、誘電部７１を形成する。フォトリソグラフィ工法におけるエッチングは、ドライエッチング法またはウェットエッチング法を採用すればよい。
【0108】
図９Ｃに示すように、例えばスパッタ法などにより、主面２１ｆの露出部分上と誘電部７１上とに、例えばＴｉ、Ｃｕ、Ａｌなどの金属膜を形成する。続いて、フォトリソグラフィ工法を用いて、主面２１ｆの露出部分上に存在する金属膜をエッチングして、誘電部７１上に電極部７２を形成する。以上により、低抵抗部２１１と誘電部７１と電極部７２とを含むキャパシタ素子７が形成される。
【0109】
図９Ｄに示すように、主面２１ｆの露出部分上と電極部７２上とに、第１層目の絶縁層２２１Ｃを塗布する。続いて、フォトリソグラフィ工法を用いて、電極部７２の上面の一部が露出するように、第１層目の絶縁層２２１Ｃの所定位置に開口部２２１ｂを形成する。所定位置は、第２接続配線５２Ｃおよび第７接続配線５７を設ける位置である。続いて、必要に応じて、第１層目の絶縁層２２１Ｃを乾燥および硬化させる。なお、フォトリソグラフィ工法に代えて、レーザーを用いて開口部２２１ｂを形成してもよい。
【0110】
図９Ｅに示すように、第１層目の絶縁層２２１Ｃ上および開口部２２１ｂ内に図示しないシード層を形成する。その後、レジストを貼付け、フォトリソグラフィ工法を用いてレジストに所定パターンを形成する。所定パターンは、第１インダクタ配線１１および第２中継配線８２の形状に対応したパターンである。シード層に給電しつつ、電解めっき法を用いて、第１インダクタ配線１１と第２中継配線８２と第２接続配線５２Ｃと図示しない第７接続配線５７とを同時に形成する。その後、ＤＦＲを剥離し、シード層をエッチングする。
【0111】
図９Ｆに示すように、第１層目の絶縁層２２１Ｃ上に第２層目の絶縁層２２２Ｃを塗布する。続いて、フォトリソグラフィ工法を用いて、第１インダクタ配線１１およびパッド部１１１の上面の一部が露出するように、第２層目の絶縁層２２２Ｃの所定位置に複数の開口部２２２ｂを形成する。所定位置は、第１接続配線５１と第５接続配線５５と第８接続配線５８とを設ける位置である。続いて、必要に応じて、第２層目の絶縁層２２２Ｃを乾燥および硬化させる。なお、フォトリソグラフィ工法に代えて、レーザーを用いて開口部２２２ｂを形成してもよい。続いて、第２層目の絶縁層２２２Ｃ上および開口部２２２ｂ内に図示しないシード層を形成する。その後、レジストを貼付け、フォトリソグラフィ工法を用いてレジストに所定パターンを形成する。所定パターンは、第２インダクタ配線１２および第１中継配線８１の形状に対応したパターンである。シード層に給電しつつ、電解めっき法を用いて、第２インダクタ配線１２と第１中継配線８１と第１接続配線５１と第５接続配線５５と図示しない第８接続配線５８とを同時に形成する。その後、ＤＦＲを剥離し、シード層をエッチングする。以上により、第１インダクタ配線１１と第２インダクタ配線１２とを含むコイル１０Ｃが形成される。
【0112】
図９Ｇに示すように、第２層目の絶縁層２２２Ｃ上に第３層目の絶縁層２２３Ｃを塗布する。これにより、第１層目から第３層目の絶縁層２２１Ｃ～２２３Ｃが積層されて、絶縁層２３Ｃが形成される。続いて、フォトリソグラフィ工法を用いて、第２インダクタ配線１２のパッド部１２２の上面の一部が露出するように、第３層目の絶縁層２２３Ｃの所定位置に開口部２２３ｂを形成する。所定位置は、第１外部端子４１とパッド部１２２との接続部分に対応した位置、および、第３外部端子４３と第１中継配線８１との接続部分に対応した位置である。続いて、必要に応じて、第３層目の絶縁層２２３Ｃを乾燥および硬化させる。なお、フォトリソグラフィ工法に代えて、レーザーを用いて開口部２２３ｂを形成してもよい。
【0113】
図９Ｈに示すように、絶縁層２２Ｃから露出するパッド部１２２の上面の一部を覆うように、第１外部端子４１を形成する。また、絶縁層２２Ｃから露出する、図示しない第１中継配線８１の上面の一部を覆うように、第３外部端子４３を形成する。第１外部端子４１と第３外部端子４３の形成方法の一例として、例えば、無電解めっき法を用いてＮｉめっき層およびＡｕめっき層をこの順に形成する方法が挙げられる。
【0114】
図９Ｉに示すように、半導体基板２１ａの下面を研磨する。これにより、厚みが調整された半導体基板２１が形成される。研磨は、化学的なドライエッチング法やウェットエッチング法を用いてもよいし、機械的な研磨や研削などで削ってもよいし、ＣＭＰのような化学的方法及び機械的方法を用いてもよい。また、本工程で研磨せずに、電子部品の実装後にモールド樹脂と同時に半導体基板を研磨してもよい。
【0115】
【0116】
以上、電子部品１Ｃの製造方法は、低抵抗部２１１を形成する工程と、コイル１０Ｃを形成する工程と、の間に、キャパシタ素子７を形成する工程をさらに含み、低抵抗部２１１を形成する工程において、低抵抗部２１１が主面２１ｆの少なくとも一部から露出するようにし、キャパシタ素子７を形成する工程において、低抵抗部２１１上に誘電部７１を形成し、誘電部７１上に電極部７２を形成する。
【0117】
上記構成によれば、熱負荷の高い低抵抗部２１１を形成する工程を、コイル１０Ｃを形成する工程の前に行うため、コイル１０Ｃに不要な熱負荷を与えない。これにより、品質を向上できる電子部品１Ｃを製造することができる。
【0118】
＜第５実施形態＞
図１０は、電子部品の第５実施形態を示す断面図である。図１０は、図８Ｂに対応する断面図である。第５実施形態は、第４実施形態とは、被覆層と無機絶縁層と第２ダミー外部端子とが設けられている点が主に相違する。この相違する構成を以下に説明する。その他の構成は、第４実施形態と同じ構成であり、第４実施形態と同一の符号を付してその説明を省略する。
図１０は、電子部品の第５実施形態を示す断面図である。図１０は、図８Ｂに対応する断面図である。第５実施形態は、第４実施形態とは、被覆層と無機絶縁層と第２ダミー外部端子とが設けられている点が主に相違する。この相違する構成を以下に説明する。その他の構成は、第４実施形態と同じ構成であり、第４実施形態と同一の符号を付してその説明を省略する。
【0119】
図１０に示すように、本実施形態では、第４実施形態で説明した第１外部端子４１に代えて、第２ダミー外部端子６２が、絶縁層２２Ｃの上面に設けられている。第２ダミー外部端子６２は、第３外部端子４３と同じ導電性材料から構成されていることが好ましい。第２ダミー外部端子６２は、電気的に独立している。言い換えると、第２ダミー外部端子６２は、コイル１０Ｃと電気的に接続されていない。第２ダミー外部端子６２を設けることにより、マザーボードなどに電子部品１Ｄを実装する際に、第３外部端子４３のみならず、第２ダミー外部端子６２も半田などを介してマザーボードなどに固定できる。そのため、電子部品１Ｄの姿勢が安定し、電子部品１Ｄを容易にマザーボードなどに固定できる。
【0120】
絶縁層２２Ｃの上面であって、第２ダミー外部端子６２と第３外部端子４３とが設けられていない領域に被覆層２５が設けられている。被覆層２５は、例えば、エポキシ樹脂を主成分とするソルダーレジストなどである。被覆層２５を設けることにより、電子部品１Ｄを外部環境から保護することができる。
【0121】
本実施形態では、第２中継配線８２と低抵抗部２１１とを接続する第７接続配線５７Ｄは、低抵抗部２１１との接続部分にパッド配線５７１Ｄを含む。なお、第７接続配線５７Ｄは、図１０に示した断面には現れないが、便宜上、破線のハッチングで示した。パッド配線５７１Ｄは、電極部７２と同一の導電材料から構成されていることが好ましい。これにより、第７接続配線５７Ｄの製造工程を簡略化することができるため、第７接続配線５７Ｄを容易に製造することができる。半導体基板２１の下面には、第２外部端子４２Ｄが設けられている。第２外部端子４２Ｄは、第１実施形態で説明した第２外部端子４２と同一の導電材料から構成されていることが好ましい。本実施形態では、半導体基板２１の低抵抗部２１１と、第２外部端子４２Ｄと、誘電部７１Ｄと、電極部７２とにより、キャパシタ素子７Ｄが構成される。
【0122】
絶縁層２２Ｃは、無機絶縁層２３を含む。無機絶縁層２３は、第１インダクタ配線１１と電極部７２との間に少なくとも存在し、誘電部７１Ｄと電極部７２とを覆っている。無機絶縁層２３は、例えば、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜などから構成されていることが好ましい。無機絶縁層２３を設けることにより、コイル１０Ｃとキャパシタ素子７Ｄとの間の絶縁性を向上させることができる。
【0123】
＜第６実施形態＞
図１１は、電子部品の第６実施形態を示す断面図である。図１１は、図１０に対応する断面図である。第６実施形態は、第５実施形態とは、ダイオード素子が設けられている点と、接続配線の延在方向の長さが主に相違する。この相違する構成を以下に説明する。その他の構成は、第５実施形態と同じ構成であり、第５実施形態と同一の符号を付してその説明を省略する。
図１１は、電子部品の第６実施形態を示す断面図である。図１１は、図１０に対応する断面図である。第６実施形態は、第５実施形態とは、ダイオード素子が設けられている点と、接続配線の延在方向の長さが主に相違する。この相違する構成を以下に説明する。その他の構成は、第５実施形態と同じ構成であり、第５実施形態と同一の符号を付してその説明を省略する。
【0124】
図１１に示すように、電子部品１Ｅは、並列に接続されたコイル１０Ｅおよびキャパシタ素子７ＥがＡ領域に、ダイオード素子９がＢ領域に設けられている。コイル１０Ｅおよびキャパシタ素子７Ｅと、ダイオード素子９と、は電気的に独立している。なお、Ａ領域の構成は、第５実施形態の電子部品１Ｄの構成に対応する。
【0125】
半導体基板２１の主面２１ｆ上に層間絶縁層２６が設けられている。層間絶縁層２６のうちのＡ領域に存在する部分が、キャパシタ素子７Ｅの誘電部７１Ｄとなる。層間絶縁層２６上に、キャパシタ素子７Ｅを覆う無機絶縁層２３Ｅが設けられている。
【0126】
［ダイオード素子］
Ｂ領域における絶縁層２２Ｃ上に第４外部端子４４と第５外部端子４５とが設けられている。第４外部端子４４および第５外部端子４５は、第３外部端子４３と同一の導電材料から構成されていることが好ましい。
Ｂ領域における絶縁層２２Ｃ上に第４外部端子４４と第５外部端子４５とが設けられている。第４外部端子４４および第５外部端子４５は、第３外部端子４３と同一の導電材料から構成されていることが好ましい。
【0127】
低抵抗部２１１Ｅは、半導体基板２１の一部に設けられている。具体的に述べると、低抵抗部２１１Ｅは、Ａ領域における半導体基板２１内に配置され、主面２１ｆから露出するように、主面２１ｆに沿って設けられている。低抵抗部２１１Ｅは、電子部品１Ｅの外部には露出していない。半導体基板２１は、低抵抗部２１１Ｅ以外の領域にダイオード素子９を含む。ダイオード素子９は、Ｐ型半導体層９１とＮ型半導体層９２とを含む。
【0128】
Ｐ型半導体層９１は、半導体基板２１がシリコン基板の場合、例えばホウ素をドーピングして形成することができる。Ｐ型半導体層９１は、主面２１ｆから露出するように、半導体基板２１内に設けられている。Ｎ型半導体層９２は、半導体基板２１がシリコン基板の場合、例えばリンをドーピングして形成することができる。Ｎ型半導体層９２は、Ｐ型半導体層９１に接触しながら、Ｐ型半導体層９１を覆うように、半導体基板２１内に設けられている。Ｎ型半導体層９２の一部は、主面２１ｆから露出している。
【0129】
Ｐ型半導体層９１は、主面２１ｆからの露出面から順Ｚ方向に延びて、無機絶縁層２３Ｅと層間絶縁層２６とを貫通する第７接続配線５７Ｅと、第７接続配線５７Ｅ上に設けられた第４中継配線８４と、第４中継配線８４の上面から順Ｚ方向に延びる第６接続配線５６Ｅと、第６接続配線５６Ｅの上面に設けられた第３中継配線８３と、第３中継配線８３の上面に設けられた第９接続配線５９と、を介して、第４外部端子４４に接続されている。第６接続配線５６Ｅは、主面２１ｆに直交する方向に延在する垂直配線である。以上の構成により、第４外部端子４４は、Ｐ型半導体層９１に電気的に接続している。
【0130】
Ｎ型半導体層９２は、主面２１ｆからの露出面から順Ｚ方向に延びて、無機絶縁層２３Ｅと層間絶縁層２６とを貫通する第７接続配線５７Ｅと、第７接続配線５７Ｅ上に設けられた第６中継配線８６と、第６中継配線８６の上面から順Ｚ方向に延びる第６接続配線５６Ｅと、第６接続配線５６Ｅの上面に設けられた第５中継配線８５と、第５中継配線８５の上面に設けられた第９接続配線５９と、を介して、第５外部端子４５に接続されている。以上の構成により、第５外部端子４５は、Ｎ型半導体層９２に電気的に接続している。
【0131】
［コイルおよびキャパシタ素子］
本実施形態では、第５実施形態の構成と比較して、第２ダミー外部端子６２に代えて、第１外部端子４１が設けられている。第１外部端子４１は、第２インダクタ配線１２のパッド部１２２に電気的に接続している。第１接続配線５１Ｅは、Ｚ方向に延在する垂直配線である。これにより、コイル１０Ｅの電気抵抗の増大を抑制しつつ、コイル１０Ｅの内磁路の体積を大きくできるため、コイル１０ＥのＱ値を高めることができる。第１接続配線５１Ｅは、特許請求の範囲に記載の「接続配線」に相当する。
本実施形態では、第５実施形態の構成と比較して、第２ダミー外部端子６２に代えて、第１外部端子４１が設けられている。第１外部端子４１は、第２インダクタ配線１２のパッド部１２２に電気的に接続している。第１接続配線５１Ｅは、Ｚ方向に延在する垂直配線である。これにより、コイル１０Ｅの電気抵抗の増大を抑制しつつ、コイル１０Ｅの内磁路の体積を大きくできるため、コイル１０ＥのＱ値を高めることができる。第１接続配線５１Ｅは、特許請求の範囲に記載の「接続配線」に相当する。
【0132】
好ましくは、第５中継配線８５と第６中継配線８６と第６接続配線５６Ｅとは、コイル１０Ｅを構成する導電材料と同一の導電材料からなり、コイル１０Ｅとは電気的に独立している。この構成によれば、第５中継配線８５と第６中継配線８６と第６接続配線５６Ｅにより、コイル１０Ｅとは独立した素子を形成することができる。第５中継配線８５と第６中継配線８６と第６接続配線５６とが、特許請求の範囲に記載の「配線部」に相当する。
【0133】
電子部品１Ｅの製造方法は、低抵抗部２１１Ｅを形成する工程と、コイル１０Ｅを形成する工程と、の間に、ダイオード素子９を形成する工程をさらに含み、低抵抗部２１１Ｅを形成する工程において、半導体基板２１ａが低抵抗部２１１Ｅを一部に含むようにし、ダイオード素子９を形成する工程において、半導体基板２１ａのうちの低抵抗部２１１Ｅ以外の領域にダイオード素子９を形成することが好ましい。
【0134】
上記製造方法によれば、熱負荷の高い低抵抗部２１１Ｅを形成する工程を、コイル１０Ｅを形成する工程の前に行うため、コイル１０Ｅに不要な熱負荷を与えない。これにより、品質を向上できる電子部品１Ｅを製造することができる。
【0135】
なお、本開示は上述の実施形態に限定されず、本開示の要旨を逸脱しない範囲で設計変更可能である。例えば、第１から第６実施形態のそれぞれの特徴点を様々に組み合わせてもよい。
【0136】
前記実施形態では、コイルは弦巻螺旋状コイルであったが、コイルの構造、形状、材料などに特に限定はない。例えば、コイルは、半導体基板の主面に沿って延在する平面スパイラル状であってもよい。
【0137】
前記実施形態では、電子部品として半導体基板上に絶縁層および外部端子が設けられていたが、絶縁層および外部端子は必須の構成ではない。このとき、コイルと外部回路とを接続する場合に、コイルの端部が、外部回路と直接接続していてもよい。
【0138】
＜１＞
主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である、電子部品。
＜２＞
有機絶縁材料からなる有機絶縁層と、無機絶縁材料からなる無機絶縁層と、をさらに備える、＜１＞に記載の電子部品。
＜３＞
前記無機絶縁層は、前記半導体基板と前記コイルとの間に少なくとも位置する、＜２＞に記載の電子部品。
＜４＞
前記有機絶縁層は、前記コイルの隣り合うターン間と、前記コイルの内径部分と、の少なくとも一方に位置する、＜２＞または＜３＞に記載の電子部品。
＜５＞
前記コイルに電気的に接続され、前記主面に平行な平面に沿って設けられた第１外部端子をさらに備える、＜１＞から＜４＞の何れか１つに記載の電子部品。
＜６＞
前記主面に直交する方向からみて、前記第１外部端子は、前記主面の外縁よりも内側に位置する、＜５＞に記載の電子部品。
＜７＞
前記低抵抗部は、前記半導体基板の外面の少なくとも一部から露出し、
前記外面のうちの前記低抵抗部が露出した部分に設けられ、前記低抵抗部に接続している第２外部端子をさらに備える、＜１＞から＜６＞の何れか１つに記載の電子部品。
＜８＞
前記第２外部端子は、前記主面に平行な平面に沿って設けられている、＜７＞に記載の電子部品。
＜９＞
前記主面に直交する方向からみて、前記第２外部端子は、前記主面の外縁よりも内側に位置する、＜７＞または＜８＞に記載の電子部品。
＜１０＞
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記第１インダクタ配線と前記第２インダクタ配線との間の前記主面に直交する方向の距離は、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、＜１＞から＜９＞の何れか１つに記載の電子部品。
＜１１＞
前記コイルは、前記第１インダクタ配線と前記第２インダクタ配線とを接続する接続配線をさらに含み、
前記接続配線は、前記主面に直交する方向に延在している、＜１０＞に記載の電子部品。
＜１２＞
前記半導体基板の全体が、前記低抵抗部である、＜１＞から＜１１＞の何れか１つに記載の電子部品。
＜１３＞
前記低抵抗部は、前記主面の少なくとも一部から露出し、
前記低抵抗部上に設けられた誘電部と、前記誘電部上に設けられた電極部と、をさらに備え、
前記低抵抗部と、前記誘電部と、前記電極部と、により、キャパシタ素子が構成されている、＜１＞から＜１２＞の何れか１つに記載の電子部品。
＜１４＞
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記電極部の前記主面に直交する方向の厚みは、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、＜１３＞に記載の電子部品。
＜１５＞
前記半導体基板の一部が、前記低抵抗部であり、
前記半導体基板は、前記低抵抗部以外の領域にダイオード素子を含む、＜１＞から＜１４＞の何れか１つに記載の電子部品。
＜１６＞
前記導電材料と同一の導電材料からなり、前記コイルとは電気的に独立している配線部をさらに備える、＜１＞から＜１５＞の何れか１つに記載の電子部品。
＜１７＞
＜１＞から＜１６＞の何れか１つに記載の電子部品の製造方法であって、
前記半導体基板に前記低抵抗部を形成する工程と、
前記低抵抗部を形成した後に、前記コイルを形成する工程と、を備える、電子部品の製造方法。
主面を有し、半導体材料を含む半導体基板と、
前記主面上に設けられ、導電材料からなるコイルと、を備え、
前記半導体基板は、前記半導体材料からなる半導体より電気抵抗が低い低抵抗部を含み、
前記コイルは、前記低抵抗部と電気的に接続しており、前記コイルの軸方向は、前記主面と平行である、電子部品。
＜２＞
有機絶縁材料からなる有機絶縁層と、無機絶縁材料からなる無機絶縁層と、をさらに備える、＜１＞に記載の電子部品。
＜３＞
前記無機絶縁層は、前記半導体基板と前記コイルとの間に少なくとも位置する、＜２＞に記載の電子部品。
＜４＞
前記有機絶縁層は、前記コイルの隣り合うターン間と、前記コイルの内径部分と、の少なくとも一方に位置する、＜２＞または＜３＞に記載の電子部品。
＜５＞
前記コイルに電気的に接続され、前記主面に平行な平面に沿って設けられた第１外部端子をさらに備える、＜１＞から＜４＞の何れか１つに記載の電子部品。
＜６＞
前記主面に直交する方向からみて、前記第１外部端子は、前記主面の外縁よりも内側に位置する、＜５＞に記載の電子部品。
＜７＞
前記低抵抗部は、前記半導体基板の外面の少なくとも一部から露出し、
前記外面のうちの前記低抵抗部が露出した部分に設けられ、前記低抵抗部に接続している第２外部端子をさらに備える、＜１＞から＜６＞の何れか１つに記載の電子部品。
＜８＞
前記第２外部端子は、前記主面に平行な平面に沿って設けられている、＜７＞に記載の電子部品。
＜９＞
前記主面に直交する方向からみて、前記第２外部端子は、前記主面の外縁よりも内側に位置する、＜７＞または＜８＞に記載の電子部品。
＜１０＞
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記第１インダクタ配線と前記第２インダクタ配線との間の前記主面に直交する方向の距離は、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、＜１＞から＜９＞の何れか１つに記載の電子部品。
＜１１＞
前記コイルは、前記第１インダクタ配線と前記第２インダクタ配線とを接続する接続配線をさらに含み、
前記接続配線は、前記主面に直交する方向に延在している、＜１０＞に記載の電子部品。
＜１２＞
前記半導体基板の全体が、前記低抵抗部である、＜１＞から＜１１＞の何れか１つに記載の電子部品。
＜１３＞
前記低抵抗部は、前記主面の少なくとも一部から露出し、
前記低抵抗部上に設けられた誘電部と、前記誘電部上に設けられた電極部と、をさらに備え、
前記低抵抗部と、前記誘電部と、前記電極部と、により、キャパシタ素子が構成されている、＜１＞から＜１２＞の何れか１つに記載の電子部品。
＜１４＞
前記コイルは、前記主面に沿って延在する第１インダクタ配線と、前記主面に沿って延在し、前記第１インダクタ配線に電気的に接続された第２インダクタ配線と、を含み、
前記第１インダクタ配線と前記第２インダクタ配線とは、前記主面に直交する方向に並んで配置され、
前記電極部の前記主面に直交する方向の厚みは、前記第１インダクタ配線の前記主面に直交する方向の厚みよりも小さい、＜１３＞に記載の電子部品。
＜１５＞
前記半導体基板の一部が、前記低抵抗部であり、
前記半導体基板は、前記低抵抗部以外の領域にダイオード素子を含む、＜１＞から＜１４＞の何れか１つに記載の電子部品。
＜１６＞
前記導電材料と同一の導電材料からなり、前記コイルとは電気的に独立している配線部をさらに備える、＜１＞から＜１５＞の何れか１つに記載の電子部品。
＜１７＞
＜１＞から＜１６＞の何れか１つに記載の電子部品の製造方法であって、
前記半導体基板に前記低抵抗部を形成する工程と、
前記低抵抗部を形成した後に、前記コイルを形成する工程と、を備える、電子部品の製造方法。
【符号の説明】
【0139】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 電子部品
７、７Ｄ、７Ｅ キャパシタ素子
７１ 誘電部
７２ 電極部
９ ダイオード素子
９１ Ｐ型半導体層
９２ Ｎ型半導体層
１０、１０Ａ、１０Ｃ、１０Ｅ コイル
１１ 第１インダクタ配線
１１１ パッド部
１１ａ 第１端部
１１ｂ 第２端部
１２ 第２インダクタ配線
１２１ 本体配線部
１２１ａ 第１端部
１２１ｂ 第２端部
１２２ パッド部
２１ 半導体基板
２１ｆ 主面
２１１ 低抵抗部
２２、２２Ａ、２２Ｃ 絶縁層
２３ 無機絶縁層
２２１ 第１層絶縁層
２２２ 第２層絶縁層
２５ 被覆層
２６ 層間絶縁層
４１～４５ 第１から第５外部端子
５１～５９ 第１から第９接続配線
６１ 第１ダミー外部端子
６２ 第２ダミー外部端子
８１～８６ 第１から第６中継配線
Ｄ 切断線
Ｌ１ 第１インダクタ配線と第２インダクタ配線との間の距離
Ｒ１ 第１凹部
Ｒ２ 第２凹部
ｔ１、ｔ３ 第１インダクタ配線の厚み
ｔ２ 電極部の厚み
７、７Ｄ、７Ｅ キャパシタ素子
７１ 誘電部
７２ 電極部
９ ダイオード素子
９１ Ｐ型半導体層
９２ Ｎ型半導体層
１０、１０Ａ、１０Ｃ、１０Ｅ コイル
１１ 第１インダクタ配線
１１１ パッド部
１１ａ 第１端部
１１ｂ 第２端部
１２ 第２インダクタ配線
１２１ 本体配線部
１２１ａ 第１端部
１２１ｂ 第２端部
１２２ パッド部
２１ 半導体基板
２１ｆ 主面
２１１ 低抵抗部
２２、２２Ａ、２２Ｃ 絶縁層
２３ 無機絶縁層
２２１ 第１層絶縁層
２２２ 第２層絶縁層
２５ 被覆層
２６ 層間絶縁層
４１～４５ 第１から第５外部端子
５１～５９ 第１から第９接続配線
６１ 第１ダミー外部端子
６２ 第２ダミー外部端子
８１～８６ 第１から第６中継配線
Ｄ 切断線
Ｌ１ 第１インダクタ配線と第２インダクタ配線との間の距離
Ｒ１ 第１凹部
Ｒ２ 第２凹部
ｔ１、ｔ３ 第１インダクタ配線の厚み
ｔ２ 電極部の厚み
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図9G】
【図9H】
【図9I】
【図9J】
【図9K】
【図10】
【図11】