特開 2023-179118 電圧増幅回路と回路モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023179118

(43)【公開日】2023-12-19

(54)【発明の名称】電圧増幅回路と回路モジュール

(51)【国際特許分類】

   H03F 3/34 20060101AFI20231212BHJP

   H03F 3/45 20060101ALI20231212BHJP

【ＦＩ】

H03F3/34 220

H03F3/45

H03F3/34 210

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022092207

(22)【出願日】2022-06-07

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】長谷川 淳一

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA12

5J500AA53

5J500AC13

5J500AC14

5J500AF15

5J500AF17

5J500AF18

5J500AH10

5J500AH17

5J500AH25

5J500AH29

5J500AH39

5J500AK01

5J500AK03

5J500AK06

5J500AK09

5J500AK27

5J500AM08

5J500AM13

5J500AM17

5J500AT01

5J500DN12

5J500DN24

5J500DN25

5J500DP01

(57)【要約】

【課題】 受動素子の定数のばらつきに起因する出力電圧のばらつきを抑制する。
【解決手段】 電圧増幅回路であって、一対の入力端子と、複数の受動素子と、一対の前記入力端子間に設けられたスイッチ（Ｓ１）と、補正回路（４０）を有する。前記電圧増幅回路が、入力電圧を複数の前記受動素子の定数に基づいて定まる増幅率で増幅した増幅電圧に、前記補正回路の設定値（Ｉｃｏｒ）に応じた電圧を加算した出力電圧（Ｖｏｕｔ３）を出力する。前記電圧増幅回路は、補正動作と電圧増幅動作を実行可能である。前記補正動作が、前記スイッチがオンしている状態で前記出力電圧を出力し、前記出力電圧が基準電圧（Ｖｒｅｆ）と一致するように前記補正回路の前記設定値を調整する動作である。前記電圧増幅動作が、前記設定値が前記補正動作で調整された値に設定されている状態で前記出力電圧を出力する動作である。
【選択図】図２

【特許請求の範囲】

【請求項1】

電圧増幅回路であって、
一対の入力端子（ＩＮ２Ｈ、ＩＮ２Ｌ）と、
出力端子（ＯＵＴ３）と、
複数の受動素子（２８、３０）と、
一対の前記入力端子間を短絡するオンと一対の前記入力端子間を開放するオフとに切り換わるスイッチ（Ｓ１）と、
補正回路（４０）、
を有し、
前記電圧増幅回路が、一対の前記入力端子間に印加される入力電圧（Ｖｉｎａ）を複数の前記受動素子の定数に基づいて定まる増幅率で増幅した増幅電圧に、前記補正回路の設定値（Ｉｃｏｒ）に応じた電圧を加算した出力電圧（Ｖｏｕｔ３）を前記出力端子に出力するように構成されており、
前記電圧増幅回路は、補正動作と電圧増幅動作を実行可能であり、
前記補正動作が、前記スイッチがオンしている状態で前記出力電圧を出力し、前記出力電圧が基準電圧（Ｖｒｅｆ）と一致するように前記補正回路の前記設定値を調整する動作であり、
前記電圧増幅動作が、前記スイッチがオフしているとともに前記設定値が前記補正動作で調整された値に設定されている状態で前記出力電圧を出力する動作である、
電圧増幅回路。

【請求項2】

電圧電流変換回路（２０）と電流電圧変換回路（３０）をさらに有し、
前記電圧電流変換回路が、複数の前記受動素子のうちの第１受動素子（２８）を有しており、前記入力電圧と前記第１受動素子の定数に応じた大きさの電流（Ｉｏｕｔ２）を出力し、
前記補正回路が、前記設定値に応じた補正電流（Ｉｃｏｒ）を出力し、
前記電流電圧変換回路が、複数の前記受動素子のうちの第２受動素子（３２）を有しており、前記電圧電流変換回路が出力する前記電流と前記補正電流とを合わせた電流と前記第２受動素子の定数に応じた大きさの電圧を前記出力電圧として出力する、
請求項１に記載の電圧増幅回路。

【請求項3】

前記電圧電流変換回路が、一対の前記入力端子の一方である第１入力端子に接続された第１カレントミラー回路（２１）と、一対の前記入力端子の他方である第２入力端子に接続された第２カレントミラー回路（２２）、を有しており、
前記第１カレントミラー回路が、前記第１入力端子を介して第１入力電流が流れる第１入力配線（２１ａ）と、前記第１入力端子を介して第１出力電流が流れる第１出力配線（２１ｂ）を有し、
前記第２カレントミラー回路が、前記第２入力端子を介して第２入力電流が流れる第２入力配線（２２ａ）と、前記第２入力端子を介して第２出力電流が流れる第２出力配線（２２ｂ）を有し、
前記第１受動素子が、前記第１出力配線と前記第２出力配線の間に接続された抵抗である、
請求項２に記載の電圧増幅回路。

【請求項4】

前記電圧電流変換回路が出力する前記電流の入力を受けるとともに前記電圧電流変換回路が出力する前記電流と同じ大きさの電流を出力するインピーダンス変換回路（５０）であって、前記電圧電流変換回路の出力インピーダンスよりも高い出力インピーダンスを有するインピーダンス変換回路をさらに有し、
前記電流電圧変換回路が、前記インピーダンス変換回路が出力する前記電流と前記補正電流とを合わせた電流と前記第２受動素子の定数に応じた大きさの電圧を前記出力電圧として出力する、
請求項２または３に記載の電圧増幅回路。

【請求項5】

一対の前記入力端子間に印加される前記入力電圧の入力源を変更する入力源切換スイッチ（Ｓ３～Ｓ６）をさらに有する請求項１～３のいずれか一項に記載の電圧増幅回路。

【請求項6】

請求項２または３に記載の前記電圧増幅回路を複数備える回路モジュールであって、
複数の前記電圧増幅回路の間で前記電流電圧変換回路が共用されている、
回路モジュール。

【請求項7】

複数の前記電圧増幅回路の間で前記補正回路が共用されている、
請求項６に記載の回路モジュール。

【請求項8】

請求項１～３のいずれか一項に記載の前記電圧増幅回路を複数備える回路モジュールであって、
複数の前記電圧増幅回路が、第１電圧増幅回路（１０－１）と第２電圧増幅回路（１０－２）を有し、
前記第１電圧増幅回路と前記第２電圧増幅回路の両方に前記入力電圧を印加可能な端子（ＩＮ１Ｈ、ＩＮ１Ｌ）を有し、
前記第１電圧増幅回路が前記補正動作を実行中に前記第２電圧増幅回路が前記電圧増幅動作を実行し、
前記第２電圧増幅回路が前記補正動作を実行中に前記第１電圧増幅回路が前記電圧増幅動作を実行する、
回路モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示の技術は、電圧増幅回路と回路モジュールに関する。

【0002】

特許文献１には、オフセット電圧を補正可能なオペアンプが開示されている。補正動作では、一対の入力端子の間を短絡した状態でオペアンプの出力電圧をコンデンサに印加し、コンデンサにその出力電圧を保持させる。その後、電圧増幅動作では、コンデンサに保持された電圧に応じた補正電流がオペアンプの内部に供給される。これによって、オフセット電圧の影響を排除でき、オペアンプの出力電圧のばらつきを抑制できる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００６－３１１３５０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

一般に、オペアンプは複数の受動素子と共に使用される。オペアンプと複数の受動素子を有する電圧増幅回路は、複数の受動素子の定数に基づいて定まる増幅率で入力電圧を増幅した出力電圧を出力する。したがって、各受動素子の定数の誤差によって電圧増幅回路の出力電圧にばらつきが生じる。特許文献１の技術では、オペアンプのオフセット電圧に基づく出力電圧のばらつきを抑制することは可能であるが、複数の受動素子の定数のばらつきに起因する電圧増幅回路の出力電圧のばらつきを抑制することはできない。本明細書では、複数の受動素子の定数のばらつきに起因する電圧増幅回路の出力電圧のばらつきを抑制する技術を提案する。

【課題を解決するための手段】

【0005】

本明細書が開示する電圧増幅回路は、一対の入力端子（ＩＮ２Ｈ、ＩＮ２Ｌ）と、出力端子（ＯＵＴ３）と、複数の受動素子（２８、３０）と、一対の前記入力端子間を短絡するオンと一対の前記入力端子間を開放するオフとに切り換わるスイッチ（Ｓ１）と、補正回路（４０）、を有する。前記電圧増幅回路が、一対の前記入力端子間に印加される入力電圧（Ｖｉｎａ）を複数の前記受動素子の定数に基づいて定まる増幅率で増幅した増幅電圧に、前記補正回路の設定値（Ｉｃｏｒ）に応じた電圧を加算した出力電圧（Ｖｏｕｔ３）を前記出力端子に出力するように構成されている。前記電圧増幅回路は、補正動作と電圧増幅動作を実行可能である。前記補正動作が、前記スイッチがオンしている状態で前記出力電圧を出力し、前記出力電圧が基準電圧（Ｖｒｅｆ）と一致するように前記補正回路の前記設定値を調整する動作である。前記電圧増幅動作が、前記スイッチがオフしているとともに前記設定値が前記補正動作で調整された値に設定されている状態で前記出力電圧を出力する動作である。

【0006】

この電圧増幅回路では、スイッチがオンしている状態（すなわち、入力端子間が短絡した状態）で出力電圧が基準電圧と一致するように補正回路の補正値を設定する。この状態では、電圧増幅回路の出力電圧には、電圧増幅回路のオフセット電圧だけでなく複数の受動素子の定数のばらつきも影響している。この状態で出力電圧と基準電圧が一致するように補正回路の設定値を設定するので、オフセット電圧と複数の受動素子の定数に基づく出力電圧の誤差を除去するように設定値を調整できる。したがって、その後、電圧増幅動作において、オフセット電圧と複数の受動素子の定数のばらつきの影響を抑制した状態で、電圧増幅回路が出力電圧を正確に制御することができる。

【図面の簡単な説明】

【0007】

【図1】ゲート制御回路の回路図。

【図2】電圧増幅回路１０の回路図。

【図3】電圧電流変換回路２０の回路図。

【図4】補正回路４０の回路図。

【図5】変形例１の電圧電流変換回路２０の回路図。

【図6】変形例２の電圧電流変換回路２０の回路図。

【図7】実施例２の電圧増幅回路１０ａの回路図。

【図8】インピーダンス変換回路５０の回路図。

【図9】実施例３の電圧増幅回路１０ｂの回路図。

【図10】実施例４の電圧増幅回路１０ｃの回路図。

【図11】実施例４の補正回路の回路図。

【図12】実施例４の電圧電流変換回路の回路図。

【図13】実施例５の電圧増幅回路１０ｄの回路図。

【図14】実施例６の回路モジュール１０ｅの回路図。

【図15】実施例７の電圧増幅回路１０ｆの回路図。

【図16】実施例７の電圧変換回路１２０の回路図。

【図17】実施例７の加算回路１３０の回路図。

【図18】実施例７の補正回路１４０の回路図。

【図19】実施例７の変形例の電圧変換回路の回路図。

【発明を実施するための形態】

【0008】

本明細書が開示する一例の電圧増幅回路は、電圧電流変換回路と電流電圧変換回路をさらに有していてもよい。前記電圧電流変換回路が、複数の前記受動素子のうちの第１受動素子を有しており、前記入力電圧と前記第１受動素子の定数に応じた大きさの電流を出力してもよい。前記補正回路が、前記設定値に応じた補正電流を出力してもよい。前記電流電圧変換回路が、複数の前記受動素子のうちの第２受動素子を有しており、前記電圧電流変換回路が出力する前記電流と前記補正電流とを合わせた電流と前記第２受動素子の定数に応じた大きさの電圧を前記出力電圧として出力してもよい。

【0009】

この構成によれば、電圧電流変換回路が出力する電流と補正電流を容易に加算することができ、電圧増幅回路の出力電圧を容易に補正することができる。

【0010】

本明細書が開示する一例の電圧増幅回路は、前記電圧電流変換回路が、一対の前記入力端子の一方である第１入力端子に接続された第１カレントミラー回路と、一対の前記入力端子の他方である第２入力端子に接続された第２カレントミラー回路、を有していてもよい。前記第１カレントミラー回路が、前記第１入力端子を介して第１入力電流が流れる第１入力配線と、前記第１入力端子を介して第１出力電流が流れる第１出力配線を有していてもよい。前記第２カレントミラー回路が、前記第２入力端子を介して第２入力電流が流れる第２入力配線と、前記第２入力端子を介して第２出力電流が流れる第２出力配線を有していてもよい。前記第１受動素子が、前記第１出力配線と前記第２出力配線の間に接続された抵抗であってもよい。

【0011】

本明細書が開示する一例の電圧増幅回路は、前記電圧電流変換回路が出力する前記電流の入力を受けるとともに前記電圧電流変換回路が出力する前記電流と同じ大きさの電流を出力するインピーダンス変換回路であって、前記電圧電流変換回路の出力インピーダンスよりも高い出力インピーダンスを有するインピーダンス変換回路をさらに有していてもよい。前記電流電圧変換回路が、前記インピーダンス変換回路が出力する前記電流と前記補正電流とを合わせた電流と前記第２受動素子の定数に応じた大きさの電圧を前記出力電圧として出力してもよい。

【0012】

この構成によれば、電圧電流変換回路が出力する電流をより安定させることができる。

【0013】

本明細書が開示する一例の電圧増幅回路は、一対の前記入力端子間に印加される前記入力電圧の入力源を変更する入力源切換スイッチをさらに有していてもよい。

【0014】

この構成によれば、電圧増幅回路に複数の入力源から入力電圧を入力できる。

【0015】

本明細書は、上記いずれかの電圧増幅回路を複数備える回路モジュールを提案する。この回路モジュールでは、複数の前記電圧増幅回路の間で前記電流電圧変換回路が共用されていてもよい。また、この場合には、複数の前記電圧増幅回路の間で前記補正回路が共用されていてもよい。

【0016】

この構成によれば、複数の電圧増幅回路が必要な場合に、回路構成を簡略化できる。

【0017】

本明細書は、上記いずれかの電圧増幅回路を複数備える別の回路モジュールを提案する。この回路モジュールでは、複数の前記電圧増幅回路が、第１電圧増幅回路と第２電圧増幅回路を有していてもよい。前記第１電圧増幅回路と前記第２電圧増幅回路の両方に前記入力電圧を印加可能な端子を有していてもよい。前記第１電圧増幅回路が前記補正動作を実行中に前記第２電圧増幅回路が前記電圧増幅動作を実行してもよい。前記第２電圧増幅回路が前記補正動作を実行中に前記第１電圧増幅回路が前記電圧増幅動作を実行してもよい。

【0018】

この構成によれば、一方の電圧増幅回路が補正動作を実行中に、他方の電圧増幅回路で電圧増幅動作を実行できる。

【0019】

図１に示すゲート制御回路９２は、インバータ等に使用されるスイッチング素子９０のゲート電圧を制御する。ゲート制御回路９２は、スイッチング素子９２ａ、ゲート抵抗９２ｂ、ゲート抵抗９２ｃ、及び、スイッチング素子９２ｄを有している。スイッチング素子９２ａがオンすると、電源配線９３からスイッチング素子９２ａとゲート抵抗９２ｂを介してスイッチング素子９０のゲートへゲート電流が流れ、ゲートが充電される。スイッチング素子９２ｄがオンすると、スイッチング素子９０のゲートからゲート抵抗９２ｃとスイッチング素子９２ｄを介してグランド配線９４へゲート電流が流れ、ゲートが放電される。以下に説明する実施例の電圧増幅回路は、ゲート抵抗９２ｂまたはゲート抵抗９２ｃの両端間の電圧を増幅して出力する回路である。ゲート抵抗９２ｂまたはゲート抵抗９２ｃの両端間の電圧は、ゲート電流に比例する。実施例の電圧増幅回路は、ゲート抵抗９２ｂまたはゲート抵抗９２ｃの両端間の電圧を検出することで、ゲートリーク電流を検出する。

【実施例0020】

図２に示す実施例１の電圧増幅回路１０は、一対の入力端子ＩＮ１Ｈ、ＩＮ１Ｌと、電圧電流変換回路２０と、電流電圧変換回路３０と、補正回路４０を有している。一対の入力端子ＩＮ１Ｈ、ＩＮ１Ｌの間に、ゲート抵抗の両端間の電圧が印加される。以下では、一対の入力端子ＩＮ１Ｈ、ＩＮ１Ｌの間に印加される電圧を、入力電圧Ｖｉｎという。また、電圧増幅回路１０は、制御回路８０を有している。制御回路８０は、電圧増幅回路１０内の各スイッチを制御する。

【0021】

電圧電流変換回路２０は、一対の入力端子ＩＮ２Ｈ、ＩＮ２Ｌと、出力端子ＯＵＴ２を有している。入力端子ＩＮ２Ｈには、スイッチＳ２を介して入力端子ＩＮ１Ｈが接続されている。スイッチＳ２は、制御回路８０によって制御される。入力端子ＩＮ２Ｌには入力端子ＩＮ１Ｌが接続されている。以下では、入力端子ＩＮ２Ｌと入力端子ＩＮ２Ｌの間の電圧を、入力電圧Ｖｉｎａという。なお、Ｖｉｎａは、入力端子ＩＮ２Ｌに対する入力端子ＩＮ２Ｈの電位である。入力電圧Ｖｉｎａは、正の値である場合もあるし、負の値である場合もある。一対の入力端子ＩＮ２Ｈ、ＩＮ２Ｌの間にスイッチＳ１が接続されている。スイッチＳ１は制御回路８０によって制御される。スイッチＳ１がオンすると入力端子ＩＮ２Ｈと入力端子ＩＮ２Ｌの間が短絡し、スイッチＳ１がオフすると入力端子ＩＮ２Ｈと入力端子ＩＮ２Ｌの間が開放される。スイッチＳ１がオンすると、入力電圧Ｖｉｎａは０Ｖとなる。スイッチＳ１がオフし、スイッチＳ２がオンすると、入力電圧Ｖｉｎａが入力電圧Ｖｉｎと等しくなる。電圧電流変換回路２０は、入力電圧Ｖｉｎａに比例する大きさの出力電流Ｉｏｕｔ２を出力端子ＯＵＴ２から出力する。

【0022】

図３は、電圧電流変換回路２０の詳細を示している。電圧電流変換回路２０は、カレントミラー回路２１、カレントミラー回路２２、及び、電流出力回路２４を有している。カレントミラー回路２１は、ＰＭＯＳ２１ｐａ、２１ｐｂ、入力配線２１ａ及び出力配線２１ｂを有している。ＰＭＯＳ２１ｐａのソースとＰＭＯＳ２１ｐｂのソースは、入力端子ＩＮ２Ｈに接続されている。ＰＭＯＳ２１ｐａのドレインは入力配線２１ａと電流制御素子２１ｘを介してグランドに接続されている。電流制御素子２１ｘは、入力配線２１ａに流れる電流Ｉ２１ａを一定値に制御する。ＰＭＯＳ２１ｐｂのドレインは出力配線２１ｂ、配線２１ｃ、及び、電流制御素子２１ｙを介してグランドに接続されている。電流制御素子２１ｙは、配線２１ｃに流れる電流Ｉ２１ｃを一定値に制御する。ＰＭＯＳ２１ｐａのゲートとＰＭＯＳ２１ｐｂのゲートは、出力配線２１ｂに接続されている。カレントミラー回路２２は、ＰＭＯＳ２２ｐａ、２２ｐｂ、入力配線２２ａ及び出力配線２２ｂを有している。ＰＭＯＳ２２ｐａのソースとＰＭＯＳ２２ｐｂのソースは、入力端子ＩＮ２Ｌに接続されている。ＰＭＯＳ２２ｐａのドレインは入力配線２２ａと電流制御素子２２ｘを介してグランドに接続されている。電流制御素子２２ｘは、入力配線２２ａに流れる電流Ｉ２２ａを一定値に制御する。ＰＭＯＳ２２ｐｂのドレインは出力配線２２ｂ、配線２２ｃ、及び、電流制御素子２２ｙを介してグランドに接続されている。電流制御素子２２ｙは、配線２２ｃに流れる電流Ｉ２２ｃを一定値に制御する。ＰＭＯＳ２２ｐａのゲートとＰＭＯＳ２２ｐｂのゲートは、出力配線２２ｂに接続されている。出力配線２１ｂと出力配線２２ｂの間に抵抗２８が接続されている。

【0023】

電流出力回路２４は、ＮＭＯＳ２４ａ、２４ｂによって構成されているカレントミラー回路とＰＭＯＳ２６ａ、２６ｂによって構成されているカレントミラー回路とを直列に接続した構成を有している。ＮＭＯＳ２４ａのソースは配線２１ｄを介して配線２１ｃに接続されている。ＮＭＯＳ２４ｂのソースは配線２２ｄを介して配線２２ｃに接続されている。ＰＭＯＳ２６ｂのソースとＮＭＯＳ２４ｂのソースは、出力端子ＯＵＴ２に接続されている。

【0024】

電流制御素子２１ｘは、入力配線２１ａに流れる電流Ｉ２１ａを一定値に制御する。また、カレントミラー回路２１は、出力配線２１ｂに流れる電流Ｉ２１ｂを、入力配線２１ａに流れる電流Ｉ２１ａと同じ値に制御する。電流制御素子２１ｙは、配線２１ｃに流れる電流Ｉ２１ｃを、電流Ｉ２１ａの２倍の値に制御する。電流Ｉ２１ｃは、Ｉ２１ｃ＝Ｉ２１ｂ＋Ｉ２１ｄ－ＩＲ２８の関係を満たす。なお、電流ＩＲ２８は抵抗２８に流れる電流であり、電流Ｉ２１ｄは配線２１ｄに流れる電流である。電流ＩＲ２８は、出力配線２１ｂから出力配線２２ｂに向かって流れる向きを正の値として示されている。電流ＩＲ２８が負の値となる場合もある。電流ＩＲ２８が流れていない状態では、電流Ｉ２１ｄは電流Ｉ２１ａと等しい。電流制御素子２２ｘは、入力配線２２ａに流れる電流Ｉ２２ａを一定値に制御する。また、カレントミラー回路２２は、出力配線２２ｂに流れる電流Ｉ２２ｂを、入力配線２２ａに流れる電流Ｉ２２ａと同じ値に制御する。電流制御素子２２ｙは、配線２２ｃに流れる電流Ｉ２２ｃを、電流Ｉ２２ａの２倍の値に制御する。電流Ｉ２２ｃは、Ｉ２２ｃ＝Ｉ２２ｂ＋Ｉ２２ｄ＋ＩＲ２８の関係を満たす。なお、電流Ｉ２２ｄは、配線２２ｄに流れる電流である。したがって、電流ＩＲ２８が流れていない状態では、電流Ｉ２２ｄは電流Ｉ２２ａと等しい。出力配線２１ｂの電位は、入力端子ＩＮ２Ｈの電位からＰＭＯＳ２１ｐｂのソース－ゲート間の電圧を減算した電位となる。また、出力配線２２ｂの電位は、入力端子ＩＮ２Ｌの電位からＰＭＯＳ２２ｐｂのソース－ゲート間の電圧を減算した電位となる。したがって、抵抗２８に印加される電圧は、入力端子ＩＮ２Ｈと入力端子ＩＮ２Ｌの間に印加されている入力電圧Ｖｉｎａと等しい。このため、抵抗２８に流れる電流ＩＲ２８は、ＩＲ２８＝Ｖｉｎａ／Ｒ２８の関係を満たす。なお、符号Ｒ２８は、抵抗２８の抵抗値である。電流制御素子２１ｙが電流Ｉ２１ｃを一定値に維持するので、電流ＩＲ２８が流れると、電流Ｉ２１ｄが電流ＩＲ２８の分だけ増加する。電流Ｉ２１ｄが電流ＩＲ２８の分だけ増加すると、ＮＭＯＳ２４ａに流れる電流が電流ＩＲ２８の分だけ増加し、ＰＭＯＳ２６ａに流れる電流が電流ＩＲ２８の分だけ増加し、ＰＭＯＳ２６ｂに流れる電流が電流ＩＲ２８の分だけ増加する。また、電流制御素子２２ｙが電流Ｉ２２ｃを一定値に維持するので、電流ＩＲ２８が流れると、電流Ｉ２２ｄが電流ＩＲ２８の分だけ減少する。電流Ｉ２２ｄが電流ＩＲ２８の分だけ減少すると、ＮＭＯＳ２４ｂに流れる電流が電流ＩＲ２８の分だけ減少する。ＰＭＯＳ２６ｂに流れる電流とＮＭＯＳ２４ｂに流れる電流の差が、出力端子ＯＵＴ２に出力電流Ｉｏｕｔ２として流れる。したがって、出力電流Ｉｏｕｔ２は、Ｉｏｕｔ２＝２・ＩＲ２８＝２・Ｖｉｎａ／Ｒ２８の関係を満たす。このように、電流出力回路２４は、入力電圧Ｖｉｎａに比例し、抵抗値Ｒ２８に反比例する大きさの出力電流Ｉｏｕｔ２を出力する。なお、電圧電流変換回路２０のオフセット電流や抵抗２８の誤差の影響によって出力電流Ｉｏｕｔ２に誤差が生じる場合がある。

【0025】

図２に示すように、電流電圧変換回路３０は、複数の配線が接続された接続部３１とオペアンプ３４を有している。接続部３１は、配線３０ａによって電圧電流変換回路２０の出力端子ＯＵＴ２に接続されている。配線３０ａには、出力電流Ｉｏｕｔ２が流れる。接続部３１は、配線３０ｂによって補正回路４０の出力端子ＯＵＴｃに接続されている。配線３０ｂには、補正回路４０が出力する補正電流Ｉｃｏｒが流れる。接続部３１は、配線３０ｃによってオペアンプ３４の非反転入力端子に接続されている。接続部３１は、抵抗３２によって基準電圧配線３０ｄに接続されている。基準電圧配線３０ｄには、基準電圧Ｖｒｅｆが印加されている。後述する電圧Ｖｏｕｔ２、Ｖｏｕｔ３は、基準電圧Ｖｒｅｆを基準とした電圧である。オペアンプ３４の反転入力端子はオペアンプ３４の出力端子と接続されている。オペアンプ３４の出力端子は、電圧増幅回路１０の出力端子ＯＵＴ３に接続されている。したがって、オペアンプ３４が出力する電圧が、電圧増幅回路１０の出力電圧Ｖｏｕｔ３である。

【0026】

出力電流Ｉｏｕｔ２と補正電流Ｉｃｏｒは、抵抗３２を介して基準電圧配線３０ｄへ流れる。したがって、抵抗３２に流れる電流Ｉ３２は出力電流Ｉｏｕｔ２と補正電流Ｉｃｏｒを合計した電流であり、接続部３１で生じる電圧Ｖｏｕｔ２はＶｏｕｔ２＝Ｒ３２（Ｉｏｕｔ２＋Ｉｃｏｒ）の関係を満たす。なお、符号Ｒ３２は、抵抗３２の抵抗値である。電圧Ｖｏｕｔ２は、オペアンプ３４の非反転入力端子に入力される。オペアンプ３４は、ボルテージフォロワ回路を構成している。したがって、オペアンプ３４は、電圧Ｖｏｕｔ２と等しい電圧を出力電圧Ｖｏｕｔ３として出力する。すなわち、Ｖｏｕｔ３＝Ｒ３２（Ｉｏｕｔ２＋Ｉｃｏｒ）の関係が満たされる。上述したように、Ｉｏｕｔ２＝２・Ｖｉｎａ／Ｒ２８の関係が満たされる。すなわち、電流電圧変換回路３０は、入力電圧Ｖｉｎを増幅した増幅電圧（Ｒ３２・Ｉｏｕｔ２）に補正電流Ｉｃｏｒに応じた電圧（Ｒ３２・Ｉｃｏｒ）を加算した出力電圧Ｖｏｕｔ３を出力する。したがって、補正電流Ｉｃｏｒがゼロであれば、出力電圧Ｖｏｕｔ３は、入力電圧Ｖｉｎａを増幅率２・Ｒ３２／Ｒ２８で増幅した電圧となる。但し、電圧電流変換回路２０のオフセット電流と抵抗値Ｒ２８、Ｒ３２の誤差の影響によって、実際の出力電圧Ｖｏｕｔ３には誤差が生じる。補正電流Ｉｃｏｒは、出力電圧Ｖｏｕｔ３の誤差を補正するための電流である。

【0027】

補正回路４０は、入力端子ＩＮｃ、基準電圧端子ＩＮｒ、及び、出力端子ＯＵＴｃを有している。入力端子ＩＮｃは、出力端子ＯＵＴ３に接続されている。基準電圧端子ＩＮｒは、基準電圧配線３０ｄに接続されている。出力端子ＯＵＴｃは、配線３０ｂに接続されている。また、補正回路４０には、制御回路８０からイネーブル信号ＥＮ１が入力される。

【0028】

図４は、補正回路４０の詳細を示している。補正回路４０は、ＯＴＡ（Operational Transconductance Amplifier）４２と、スイッチ４４と、コンデンサ４６と、ＯＴＡ４８を有している。ＯＴＡ４２の非反転入力端子は基準電圧端子ＩＮｒに接続されており、ＯＴＡ４２の反転入力端子は入力端子ＩＮｃに接続されている。ＯＴＡ４２は、基準電圧端子ＩＮｒの電圧（すなわち、基準電圧Ｖｒｅｆ）と入力端子ＩＮｃの電圧（すなわち、出力電圧Ｖｏｕｔ３）の差に比例する電流Ｉｄｅｆを出力端子から出力する。なお、電流Ｉｄｅｆについては、ＯＴＡ４２から流出する向きを正の値として表し、ＯＴＡ４２に流入する向きを負の値として表す。ＯＴＡ４２は、基準電圧Ｖｒｅｆが出力電圧Ｖｏｕｔ３よりも高いときに電流Ｉｄｅｆを正の値に制御し、基準電圧Ｖｒｅｆが出力電圧Ｖｏｕｔ３よりも低いときに電流Ｉｄｅｆを負の値に制御する。ＯＴＡ４８の非反転入力端子は、スイッチ４４を介してＯＴＡ４２の出力端子に接続されている。ＯＴＡ４８の反転入力端子は、基準電圧端子ＩＮｒに接続されている。コンデンサ４６は、ＯＴＡ４８の非反転入力端子と反転入力端子の間に接続されている。スイッチ４４は、イネーブル信号ＥＮ１に応じてスイッチングする。スイッチ４４がオンすると、ＯＴＡ４２が出力する電流Ｉｄｅｆによってコンデンサ４６が充放電され、ＯＴＡ４８に対する入力電圧Ｖｃ（すなわち、ＯＴＡ４８の非反転入力端子の反転有力端子に対する電位）が変化する。スイッチ４４がオフすると、電流Ｉｄｅｆが停止し、入力電圧Ｖｃが固定される。ＯＴＡ４８は、入力電圧Ｖｃに比例する電流を補正電流Ｉｃｏｒとして出力端子ＯＵＴｃに出力する。なお、補正電流Ｉｃｏｒについては、ＯＴＡ４８から流出する向きを正の値として表し、ＯＴＡ４８に流入する向きを負の値として表す。ＯＴＡ４８は、入力電圧Ｖｃが正の値のときに補正電流Ｉｃｏｒを正の値に制御し、入力電圧Ｖｃが負の値のときに補正電流Ｉｃｏｒを負の値に制御する。

【0029】

電圧増幅回路１０は、補正動作と電圧増幅動作を実行することができる。補正動作は、補正電流Ｉｃｏｒを適正値に設定する動作であり、電圧増幅動作は補正電流Ｉｃｏｒが適正値に設定された状態で入力電圧Ｖｉｎを増幅する動作である。

【0030】

（補正動作）
補正動作では、制御回路８０が、スイッチＳ１をオン、スイッチＳ２をオフ、スイッチ４４をオンに制御する。この状態では、電圧電流変換回路２０の入力電圧Ｖｉｎａは０Ｖとなる。この場合、理想的には、電圧電流変換回路２０の出力電流Ｉｏｕｔ２は０μＡとなるはずである。しかしながら、実際には、入力電圧Ｖｉｎａが０Ｖの場合に、出力電流Ｉｏｕｔ２として微小なオフセット電流が出力される。また、補正回路４０は、補正動作前に設定されていた補正電流Ｉｃｏｒを出力する。電流電圧変換回路３０は、Ｖｏｕｔ３＝Ｒ３２（Ｉｏｕｔ２＋Ｉｃｏｒ）の関係を満たす出力電圧Ｖｏｕｔ３を出力する。補正回路４０のＯＴＡ４２は、出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆよりも低ければ、正の電流Ｉｄｅｆを出力して入力電圧Ｖｃを上昇させる。この場合、補正電流Ｉｃｏｒが増加し、出力電圧Ｖｏｕｔ３が上昇する。また、ＯＴＡ４２は、出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆよりも高ければ、負の電流Ｉｄｅｆを出力して入力電圧Ｖｃを低下させる。この場合、補正電流Ｉｃｏｒが減少し、出力電圧Ｖｏｕｔ３が低下する。このように、補正回路４０は、出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆと一致するように補正電流Ｉｃｏｒをフィードバック制御する。出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆと一致した段階で、制御回路８０がスイッチ４４をオフする。したがって、出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆと一致しているときの入力電圧Ｖｃがコンデンサ４６で保持される。したがって、その後は、補正回路４０は、コンデンサ４６で保持されている入力電圧Ｖｃに応じた補正電流Ｉｃｏｒを出力する。このように、補正動作では、補正回路４０が出力する補正電流Ｉｃｏｒが、出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆと一致する値に設定される。このように補正電流Ｉｃｏｒを設定することで、電圧電流変換回路２０のオフセット電流の影響、及び、抵抗値Ｒ２８、Ｒ３２のばらつきの影響を受けることなく、入力電圧Ｖｉｎａが０Ｖのときに出力電圧Ｖｏｕｔ３が基準電圧Ｖｒｅｆと一致するように電圧電流変換回路２０の出力電圧特性を調整することができる。その後、スイッチ４４は、次の補正動作が実行されるまでオフに維持される。

【0031】

（電圧増幅動作）
補正動作の完了後に電圧増幅動作が実施される。電圧増幅動作では、制御回路８０が、スイッチＳ１をオフ、スイッチＳ２をオンに制御する。したがって、入力電圧Ｖｉｎａが入力電圧Ｖｉｎと等しくなる。このため、電圧電流変換回路２０は、入力電圧Ｖｉｎに応じた出力電流Ｉｏｕｔ２を出力する。また、補正回路４０は、補正動作で設定された補正電流Ｉｃｏｒを出力する。補正動作で補正電流Ｉｃｏｒが適切に設定されているので、補正電流Ｉｃｏｒによって出力電圧Ｖｏｕｔ３の誤差成分がキャンセルされる。したがって、Ｖｏｕｔ３＝２・Ｖｉｎ・Ｒ３２／Ｒ２８の関係を満たす出力電圧Ｖｏｕｔ３が出力端子ＯＵＴ３に出力される。このように、電圧増幅動作では、電圧電流変換回路２０のオフセット電流の影響、及び、抵抗値Ｒ２８、Ｒ３２のばらつきの影響を受けることなく、入力電圧Ｖｉｎを正確に増幅した出力電圧Ｖｏｕｔ３を出力することができ、ゲート漏れ電流を正確に検出することができる。電圧増幅回路１０は、補正動作と電圧増幅動作を所定周期で交互に実行することで、入力電圧Ｖｉｎをモニタする。

【0032】

また、図３の電圧電流変換回路２０は、入力端子ＩＮ２Ｈ、ＩＮ２Ｌに基準電圧Ｖｒｅｆに対して比較的高い電位が印加されても、正常に動作することができる。すなわち、図３の電圧電流変換回路２０は、高電位側に広い入力電圧範囲を有している。したがって、基準電圧Ｖｒｅｆに対して比較的高い電位を基準として動作している回路のゲート電流を検出することができる。なお、入力端子ＩＮ２Ｈ、ＩＮ２Ｌの電位として基準電圧Ｖｒｅｆに対して比較的低い電位を扱う場合には、電圧電流変換回路２０として図５に示す回路を用いてもよい。図５に示す回路は、図３に示す回路と高電位側と低電位側を反転した構成を有している。図５に示す回路は、低電位側に広い入力電圧範囲を有している。図５の回路は、図３の回路と同様に、Ｉｏｕｔ２＝２・ＩＲ２８＝２・Ｖｉｎａ／Ｒ２８となる出力電流Ｉｏｕｔ２を出力する。

【0033】

また、電圧電流変換回路２０として、図３に示す回路に代えて、図６に示す回路を用いてもよい。図６に示す電圧電流変換回路２０は、オペアンプ２９ａ、２９ｂを有している。オペアンプ２９ａの非反転入力端子は抵抗２９－３を介して入力端子ＩＮ２Ｌに接続されている。オペアンプ２９ａの反転入力端子は抵抗２９－１を介して入力端子ＩＮ２Ｈに接続されている。オペアンプ２９ａの出力端子は抵抗２９－５を介して出力端子ＯＵＴ２に接続されている。オペアンプ２９ａの反転入力端子とオペアンプ２９ａの出力端子の間に抵抗２９－２が接続されている。オペアンプ２９ｂの非反転入力端子は出力端子ＯＵＴ２に接続されている。オペアンプ２９ｂの出力端子は抵抗２９－４を介してオペアンプ２９ａの非反転入力端子に接続されている。オペアンプ２９ｂの反転入力端子はオペアンプ２９ｂの出力端子に接続されている。抵抗２９－１と抵抗２９－３はともに抵抗値Ｒ１を有している。抵抗２９－２と抵抗２９－４はともに抵抗値Ｒ２を有している。抵抗２９－５は抵抗値Ｒ５を有している。図６に示す電圧電流変換回路２０は、Ｉｏｕｔ２＝（Ｒ２・Ｖｉｎａ）／（Ｒ１・Ｒ５）の関係を満たす出力電流Ｉｏｕｔ２を出力する。図６の電圧電流変換回路２０を用いる場合でも、電圧増幅回路１０は、上記の補正動作と電圧増幅動作を実行することで、オフセット電流の影響、及び、抵抗値Ｒ１、Ｒ２、Ｒ５、Ｒ３２のばらつきの影響を抑制しながら入力電圧Ｖｉｎを正確に増幅することができる。

【実施例0034】

図７に示す実施例２の電圧増幅回路１０ａは、インピーダンス変換回路５０を有する点で実施例１の電圧増幅回路１０とは異なる。その他については、実施例２の電圧増幅回路１０ａは、実施例１の電圧増幅回路１０と同じ構成を有している。

【0035】

インピーダンス変換回路５０は、電圧電流変換回路２０と電流電圧変換回路３０の間に設けられている。インピーダンス変換回路５０の入力端子は、電圧電流変換回路２０の出力端子ＯＵＴ２に接続されている。インピーダンス変換回路５０の出力端子は、配線３０ａに接続されている。図８は、インピーダンス変換回路５０の一例を示している。インピーダンス変換回路５０の入力端子ＩＮｉには、電圧電流変換回路２０の出力電流Ｉｏｕｔ２が入力される。インピーダンス変換回路５０は、入力された出力電流Ｉｏｕｔ２と同じ大きさの電流Ｉｏｕｔ２ｉを出力端子ＯＵＴｉに出力する。インピーダンス変換回路５０の出力インピーダンスは、電圧電流変換回路２０の出力インピーダンスよりも高い。図７に示すように、インピーダンス変換回路５０の出力電流Ｉｏｕｔ２ｉは、電流電圧変換回路３０に入力される。電流電圧変換回路３０は実施例１と同様に動作する。

【0036】

実施例１では、電圧電流変換回路２０の出力端子ＯＵＴ２が電流電圧変換回路３０に直接接続されているので、電流電圧変換回路３０の動作によって電圧電流変換回路２０の出力端子ＯＵＴ２の電位が変動し、出力電流Ｉｏｕｔ２に誤差が生じる場合がある。これに対し、実施例２では、電圧電流変換回路２０の出力端子ＯＵＴ２がインピーダンス変換回路５０を介して電流電圧変換回路３０に接続されているので、出力端子ＯＵＴ２が電流電圧変換回路３０の影響をほとんど受けない。したがって、出力電流Ｉｏｕｔ２で生じる誤差を低減できる。また、インピーダンス変換回路５０が高い出力インピーダンスを有しているので、インピーダンス変換回路５０が電流電圧変換回路３０に直接接続されていても、インピーダンス変換回路５０の出力電流Ｉｏｕｔ２ｉに誤差はほとんど生じない。したがって、実施例２の電圧増幅回路１０ａによれば、より正確に入力電圧Ｖｉｎを増幅することができる。