(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023179139
(43)【公開日】2023-12-19
(54)【発明の名称】窒化物半導体装置および半導体パッケージ
(51)【国際特許分類】
H01L 21/338 20060101AFI20231212BHJP
H01L 21/337 20060101ALI20231212BHJP
H01L 29/41 20060101ALI20231212BHJP
H01L 21/28 20060101ALI20231212BHJP
H01L 29/417 20060101ALI20231212BHJP
【ＦＩ】
H01L29/80 F
H01L29/80 H
H01L29/80 C
H01L29/80 W
H01L29/44 Y
H01L21/28 301B
H01L29/50 J
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022092248
(22)【出願日】2022-06-07
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】大嶽 浩隆
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA04
4M104AA07
4M104BB02
4M104BB04
4M104BB14
4M104BB30
4M104CC01
4M104CC03
4M104DD37
4M104DD63
4M104EE06
4M104EE12
4M104EE16
4M104EE17
4M104FF11
4M104FF18
4M104GG11
5F102GB01
5F102GC01
5F102GC05
5F102GD04
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ10
5F102GK04
5F102GK08
5F102GL04
5F102GL07
5F102GQ01
5F102GR12
5F102GS08
5F102GV06
5F102GV07
5F102GV08
5F102HC01
5F102HC11
(57)【要約】
【課題】ゲート電極とドレイン電極との間の領域における電位の変動を抑制する。
【解決手段】窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８と、電子供給層１８上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、電子供給層１８、ゲート層２２、およびゲート電極２４を覆うとともに、第１開口２６Ａおよび第２開口２６Ｂを有するパッシベーション層２６と、第１開口２６Ａを介して電子供給層１８に接しているソース電極２８と、第２開口２６Ｂを介して電子供給層１８に接しているドレイン電極３０と、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われた補助電極４０とを備えている。補助電極４０は、平面視でゲート電極２４とドレイン電極３０との間に位置している。
【選択図】図１
【解決手段】窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８と、電子供給層１８上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、電子供給層１８、ゲート層２２、およびゲート電極２４を覆うとともに、第１開口２６Ａおよび第２開口２６Ｂを有するパッシベーション層２６と、第１開口２６Ａを介して電子供給層１８に接しているソース電極２８と、第２開口２６Ｂを介して電子供給層１８に接しているドレイン電極３０と、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われた補助電極４０とを備えている。補助電極４０は、平面視でゲート電極２４とドレイン電極３０との間に位置している。
【選択図】図１
【特許請求の範囲】
【請求項1】
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層、前記ゲート層、および前記ゲート電極を覆うパッシベーション層であって、第１方向に離隔された第１開口および第２開口を有し、前記ゲート層は前記第１開口と前記第２開口との間に位置している、パッシベーション層と、
前記第１開口を介して前記電子供給層に接しているソース電極と、
前記第２開口を介して前記電子供給層に接しているドレイン電極と、
前記電子供給層の上方に形成されるとともに、前記パッシベーション層に直接覆われた補助電極と
を備え、前記補助電極は、平面視で前記ゲート電極と前記ドレイン電極との間に位置している、窒化物半導体装置。
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記電子供給層、前記ゲート層、および前記ゲート電極を覆うパッシベーション層であって、第１方向に離隔された第１開口および第２開口を有し、前記ゲート層は前記第１開口と前記第２開口との間に位置している、パッシベーション層と、
前記第１開口を介して前記電子供給層に接しているソース電極と、
前記第２開口を介して前記電子供給層に接しているドレイン電極と、
前記電子供給層の上方に形成されるとともに、前記パッシベーション層に直接覆われた補助電極と
を備え、前記補助電極は、平面視で前記ゲート電極と前記ドレイン電極との間に位置している、窒化物半導体装置。
【請求項2】
前記ゲート層は、
前記ゲート電極が形成されるゲートリッジ部と、
前記ゲートリッジ部から前記第１開口に向かって延びる、前記ゲートリッジ部よりも薄いソース側延在部と、
前記ゲートリッジ部から前記第２開口に向かって延びる、前記ゲートリッジ部よりも薄いドレイン側延在部と
を含む、請求項１に記載の窒化物半導体装置。
前記ゲート電極が形成されるゲートリッジ部と、
前記ゲートリッジ部から前記第１開口に向かって延びる、前記ゲートリッジ部よりも薄いソース側延在部と、
前記ゲートリッジ部から前記第２開口に向かって延びる、前記ゲートリッジ部よりも薄いドレイン側延在部と
を含む、請求項１に記載の窒化物半導体装置。
【請求項3】
前記補助電極は、前記パッシベーション層に接する上面と、前記ドレイン側延在部に接する底面とを含む、請求項２に記載の窒化物半導体装置。
【請求項4】
前記ドレイン側延在部は、前記第１方向において、前記ソース側延在部よりも大きい寸法を有している、請求項２に記載の窒化物半導体装置。
【請求項5】
前記補助電極は、前記パッシベーション層に接する上面と、前記電子供給層に接する底面とを含む、請求項１に記載の窒化物半導体装置。
【請求項6】
前記窒化物半導体装置は、前記補助電極が前記ソース電極に対して正にバイアスされる動作モードを有している、請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
【請求項7】
前記補助電極は、前記ソース電極に電気的に接続されている、請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
【請求項8】
前記パッシベーション層上に形成されるとともに、平面視で前記ゲート層と前記ドレイン電極との間の領域に少なくとも部分的に延在するフィールドプレート電極をさらに備え、前記フィールドプレート電極は、前記ソース電極に電気的に接続されている、請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
【請求項9】
前記パッシベーション層は、第３開口を有する第１層と、前記第１層上に形成された第２層とを含み、
前記補助電極は、前記第１層の前記第３開口に埋設された基部と、前記第２層に直接覆われた上部とを含む、請求項８に記載の窒化物半導体装置。
前記補助電極は、前記第１層の前記第３開口に埋設された基部と、前記第２層に直接覆われた上部とを含む、請求項８に記載の窒化物半導体装置。
【請求項10】
前記フィールドプレート電極は、前記ソース電極と連続している、請求項９に記載の窒化物半導体装置。
【請求項11】
前記補助電極は、前記パッシベーション層の前記第２層によって、前記フィールドプレート電極から離隔されている、請求項１０に記載の窒化物半導体装置。
【請求項12】
前記第２層は、前記第１層よりも厚い、請求項１１に記載の窒化物半導体装置。
【請求項13】
前記フィールドプレート電極は、前記第１開口と前記第２開口との間の前記パッシベーション層上において、前記ソース電極から前記第１方向に離隔されている、請求項８に記載の窒化物半導体装置。
【請求項14】
前記フィールドプレート電極は、平面視で前記補助電極とずれて配置されている、請求項１３に記載の窒化物半導体装置。
【請求項15】
前記補助電極に電気的に接続されるとともに、前記窒化物半導体装置の非アクティブ領域に形成された接続部をさらに備える、請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
【請求項16】
前記ドレイン電極は、前記窒化物半導体装置のアクティブ領域に形成されており、
前記非アクティブ領域は、前記アクティブ領域と、平面視で前記第１方向と直交する第２方向に隣り合っている、請求項１５に記載の窒化物半導体装置。
前記非アクティブ領域は、前記アクティブ領域と、平面視で前記第１方向と直交する第２方向に隣り合っている、請求項１５に記載の窒化物半導体装置。
【請求項17】
前記ゲート電極に電気的に接続されたゲート端子と、
前記ソース電極に電気的に接続されたソース端子と、
前記ドレイン電極に電気的に接続されたドレイン端子と、
前記補助電極に電気的に接続された制御端子と
をさらに備える、請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
前記ソース電極に電気的に接続されたソース端子と、
前記ドレイン電極に電気的に接続されたドレイン端子と、
前記補助電極に電気的に接続された制御端子と
をさらに備える、請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
【請求項18】
前記電子走行層がＧａＮであり、
前記電子供給層がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、
請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
前記電子供給層がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、
請求項１～５のうちのいずれか一項に記載の窒化物半導体装置。
【請求項19】
前記ドレイン側延在部の前記第１方向の寸法は、１μｍ以上であり、
前記補助電極の前記第１方向の寸法は、０．４μｍ以上である、
請求項２に記載の窒化物半導体装置。
前記補助電極の前記第１方向の寸法は、０．４μｍ以上である、
請求項２に記載の窒化物半導体装置。
【請求項20】
請求項１７に記載の窒化物半導体装置と、
前記窒化物半導体装置に接続された駆動回路と、
複数の外部端子と
を備え、前記制御端子は、前記駆動回路に接続されているが、前記複数の外部端子のいずれにも直接接続されていない、半導体パッケージ。
前記窒化物半導体装置に接続された駆動回路と、
複数の外部端子と
を備え、前記制御端子は、前記駆動回路に接続されているが、前記複数の外部端子のいずれにも直接接続されていない、半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、窒化物半導体装置および半導体パッケージに関する。
【背景技術】
【0002】
現在、窒化物半導体を用いた高電子移動度トランジスタ（High Electron Mobility Transistor，ＨＥＭＴ）の製品化が進んでいる。ＨＥＭＴをパワーデバイスに適用する場合、フェールセーフの観点から、ゼロバイアス時にソース－ドレイン間の電流経路（チャネル）を遮断するノーマリーオフ動作が求められる。
【0003】
特許文献１に記載された窒化物半導体装置では、第１窒化物半導体層（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層（電子供給層）が形成されることによって、ヘテロ接合が形成されている。これにより、第１窒化物半導体層と第２窒化物半導体層との界面付近の第１窒化物半導体層内に二次元電子ガスが形成される。ゲート電極の下方においては、アクセプタ型不純物がドーピングされた窒化ガリウム層（ｐ型ＧａＮ層）に含まれるイオン化アクセプタによって、第１窒化物半導体層および第２窒化物半導体層のエネルギーレベルが引き上げられる。この結果、ヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ準位よりも高くなる。これにより、ゲート電極にバイアスを印加していないときには、二次元電子ガスによるチャネルがゲート電極の直下で遮断されるため、ノーマリーオフ型のＨＥＭＴが実現されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１７－７３５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ＨＥＭＴにおいて、ｐ型ＧａＮ層上に形成されたゲート電極と、電子供給層に接するドレイン電極との間の領域で電位に変動が生じると、ＨＥＭＴの特性（例えば、オン抵抗、電圧ストレス耐性など）に悪影響を与える可能性がある。
【課題を解決するための手段】
【0006】
本開示の一態様による窒化物半導体装置は、窒化物半導体によって構成された電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、前記ゲート層上に形成されたゲート電極と、前記電子供給層、前記ゲート層、および前記ゲート電極を覆うパッシベーション層であって、第１方向に離隔された第１開口および第２開口を有し、前記ゲート層は前記第１開口と前記第２開口との間に位置している、パッシベーション層と、前記第１開口を介して前記電子供給層に接しているソース電極と、前記第２開口を介して前記電子供給層に接しているドレイン電極と、前記電子供給層の上方に形成されるとともに、前記パッシベーション層に直接覆われた補助電極とを備えている。前記補助電極は、平面視で前記ゲート電極と前記ドレイン電極との間に位置している。
【発明の効果】
【0007】
本開示の窒化物半導体装置によれば、ゲート電極とドレイン電極との間の領域における電位の変動を抑制することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0010】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0011】
［第１実施形態］
図１は、一実施形態に係る例示的な窒化物半導体装置１０の概略断面図である。窒化物半導体装置１０は、半導体基板１２と、半導体基板１２上に形成されたバッファ層１４とを含んでいてよい。図１に示される互いに直交するＸＹＺ軸のＺ軸方向は、半導体基板１２の面と直交する方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向に沿って上方から窒化物半導体装置１０を視ることをいう。窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８とをさらに含む。
図１は、一実施形態に係る例示的な窒化物半導体装置１０の概略断面図である。窒化物半導体装置１０は、半導体基板１２と、半導体基板１２上に形成されたバッファ層１４とを含んでいてよい。図１に示される互いに直交するＸＹＺ軸のＺ軸方向は、半導体基板１２の面と直交する方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向に沿って上方から窒化物半導体装置１０を視ることをいう。窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８とをさらに含む。
【0012】
半導体基板１２は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ＧａＮ、サファイア、または他の基板材料によって形成することができる。一例では、半導体基板１２は、Ｓｉ基板であってよい。半導体基板１２の厚さは、例えば２００μｍ以上１５００μｍ以下とすることができる。
【0013】
バッファ層１４は、１つまたは複数の窒化物半導体層を含んでいてよい。電子走行層１６は、バッファ層１４上に形成され得る。バッファ層１４は、例えば半導体基板１２と電子走行層１６との間の熱膨張係数の不整合に起因する半導体基板１２の反りや、窒化物半導体装置１０におけるクラックの発生を抑制することができる任意の材料によって構成されていてよい。例えば、バッファ層１４は、窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、および異なるアルミニウム（Ａｌ）組成を有するグレーテッドＡｌＧａＮ層のうちの少なくとも１つを含むことができる。例えば、バッファ層１４は、単一のＡｌＮ層、単一のＡｌＧａＮ層、ＡｌＧａＮ／ＧａＮ超格子構造を有する層、ＡｌＮ／ＡｌＧａＮ超格子構造を有する層、またはＡｌＮ／ＧａＮ超格子構造を有する層によって構成されていてもよい。
【0014】
一例において、バッファ層１４は、半導体基板１２上に形成されたＡｌＮ層である第１バッファ層と、ＡｌＮ層上に形成されたＡｌＧａＮ層である第２バッファ層を含むことができる。第１バッファ層は、例えば、２００ｎｍの厚さを有するＡｌＮ層であってよく、一方、第２バッファ層は、例えば、３００ｎｍの厚さを有するグレーテッドＡｌＧａＮ層を複数回積層することによって形成されていてもよい。なお、バッファ層１４におけるリーク電流を抑制するために、バッファ層１４の一部に不純物を導入してバッファ層１４を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。
【0015】
電子走行層１６は、窒化物半導体によって構成されている。電子走行層１６は、例えば、ＧａＮ層であってよい。電子走行層１６の厚さは、例えば、０．５μｍ以上２μｍ以下とすることができる。なお、電子走行層１６におけるリーク電流を抑制するために、電子走行層１６の一部に不純物を導入することによって、電子走行層１６の表層領域以外を半絶縁性にしてもよい。この場合、不純物は、例えばＣであってよい。電子走行層１６中の不純物濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。すなわち、電子走行層１６は、不純物濃度の異なる複数のＧａＮ層、一例では、ＣドープＧａＮ層と、ノンドープＧａＮ層とを含むことができる。この場合、ＣドープＧａＮ層は、バッファ層１４上に形成されていてよい。ＣドープＧａＮ層は、０．３μｍ以上２μｍ以下の厚さを有することができる。ＣドープＧａＮ層中のＣ濃度は、５×１０１７ｃｍ－３以上９×１０１９ｃｍ－３以下とすることができる。ノンドープＧａＮ層は、ＣドープＧａＮ層上に形成され、０．０５μｍ以上０．４μｍ以下の厚さを有することができる。ノンドープＧａＮ層は、電子供給層１８と接している。一例では、電子走行層１６は、厚さ０．４μｍのＣドープＧａＮ層と、厚さ０．４μｍのノンドープＧａＮ層とを含んでいてよい。また、ＣドープＧａＮ層中のＣ濃度は約２×１０１９ｃｍ－３であってよい。
【0016】
電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。電子供給層１８は、例えばＡｌＧａＮ層であってよい。Ａｌ組成が大きいほどバンドギャップが大きくなるため、ＡｌＧａＮ層である電子供給層１８は、ＧａＮ層である電子走行層１６よりも大きなバンドギャップを有している。一例では、電子供給層１８は、ＡｌｘＧａ１－ｘＮによって構成され、ｘは０．１＜ｘ＜０．４であり、より好ましくは、０．１＜ｘ＜０．３である。電子供給層１８は、５ｎｍ以上２０ｎｍ以下の厚さを有していてよい。一例では、電子供給層１８は、８ｎｍ以上の厚さを有していてよい。
【0017】
電子走行層１６と電子供給層１８とは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、電子走行層１６を構成する窒化物半導体（例えば、ＧａＮ）と電子供給層１８を構成する窒化物半導体（例えば、ＡｌＧａＮ）とは、格子不整合系のヘテロ接合を形成する。電子走行層１６および電子供給層１８の自発分極と、ヘテロ接合界面付近の結晶歪みに起因するピエゾ分極とによって、ヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１６と電子供給層１８とのヘテロ接合界面に近い位置（例えば、界面から数ｎｍ程度の範囲内）において電子走行層１６内には二次元電子ガス（２ＤＥＧ）２０が広がっている。なお、電子供給層１８のＡｌ組成および厚さのうちの少なくとも一方を増加させることにより、電子走行層１６に生成される２ＤＥＧ２０のシートキャリア密度を増加させることができる。
【0018】
窒化物半導体装置１０は、電子供給層１８上に形成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４とをさらに含む。ゲート層２２は、電子供給層１８の一部の上に形成されていてよい。
【0019】
ゲート層２２は、アクセプタ型不純物を含む窒化物半導体によって構成されている。本実施形態では、ゲート層２２は、アクセプタ型不純物がドーピングされた窒化ガリウム層（ｐ型ＧａＮ層）であってよい。アクセプタ型不純物は、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、および炭素（Ｃ）のうちの少なくとも１つを含むことができる。ゲート層２２中のアクセプタ型不純物の最大濃度は、７×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下とすることができる。一例では、ゲート層２２は、ＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮであってよい。ゲート層２２のさらなる詳細については後述する。
【0020】
ゲート電極２４は、１つまたは複数の金属層によって構成されていてよい。一例では、ゲート電極２４は、窒化チタン（ＴｉＮ）層によって構成されていてよい。別の例では、ゲート電極２４は、Ｔｉからなる第１金属層と、第１金属層上に設けられたＴｉＮからなる第２金属層とによって構成されていてもよい。ゲート電極２４は、ゲート層２２とショットキー接合を形成することができる。ゲート電極２４は、平面視でゲート層２２よりも小さい領域に形成され得る。ゲート電極２４の厚さは、例えば、５０ｎｍ以上２００ｎｍ以下であってよい。
【0021】
窒化物半導体装置１０は、電子供給層１８、ゲート層２２、およびゲート電極２４を覆うパッシベーション層２６をさらに含む。パッシベーション層２６は、Ｘ軸方向に離隔された第１開口２６Ａおよび第２開口２６Ｂを有している。なお、本明細書では、Ｘ軸方向を第１方向、Ｙ軸方向を第２方向とも呼ぶ。したがって、第２方向は、平面視で第１方向と直交している。ゲート層２２は、第１開口２６Ａと第２開口２６Ｂとの間に位置している。より詳細には、ゲート層２２は、第１開口２６Ａと第２開口２６Ｂとの間であって、第２開口２６Ｂよりも第１開口２６Ａに近い位置にあってよい。パッシベーション層２６は、例えば、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちの少なくとも１つによって形成されていてよい。パッシベーション層２６の厚さは、例えば、８０ｎｍ以上１５０ｎｍ以下であってよい。
【0022】
窒化物半導体装置１０は、第１開口２６Ａを介して電子供給層１８に接しているソース電極２８と、第２開口２６Ｂを介して電子供給層１８に接しているドレイン電極３０とをさらに含む。ソース電極２８およびドレイン電極３０は、１つまたは複数の金属層（例えば、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層などの任意の組み合わせ）によって構成することができる。
【0023】
ソース電極２８の少なくとも一部は、第１開口２６Ａ内に充填されているので、第１開口２６Ａを介して電子供給層１８直下の２ＤＥＧ２０とオーミック接触することができる。同様に、ドレイン電極３０の少なくとも一部は、第２開口２６Ｂ内に充填されているので、第２開口２６Ｂを介して電子供給層１８直下の２ＤＥＧ２０とオーミック接触することができる。
【0024】
（ゲート層の詳細）
ゲート層２２は、ゲート電極２４が形成される上面２２Ａと、電子供給層１８に接する底面２２Ｂとを含んでいてよい。図１に示す例では、ゲート層２２は、上面２２Ａを含むゲートリッジ部３２と、ゲートリッジ部３２よりも薄いソース側延在部３４およびドレイン側延在部３６とを含んでいてよい。ソース側延在部３４およびドレイン側延在部３６は、平面視でゲートリッジ部３２から外側に延びている。
ゲート層２２は、ゲート電極２４が形成される上面２２Ａと、電子供給層１８に接する底面２２Ｂとを含んでいてよい。図１に示す例では、ゲート層２２は、上面２２Ａを含むゲートリッジ部３２と、ゲートリッジ部３２よりも薄いソース側延在部３４およびドレイン側延在部３６とを含んでいてよい。ソース側延在部３４およびドレイン側延在部３６は、平面視でゲートリッジ部３２から外側に延びている。
【0025】
ソース側延在部３４は、平面視でゲートリッジ部３２から第１開口２６Ａに向けて延びている。ソース側延在部３４は、第１開口２６Ａまでは達していない。ソース側延在部３４は、パッシベーション層２６によってソース電極２８から離隔されている。
【0026】
ドレイン側延在部３６は、平面視でゲートリッジ部３２から第２開口２６Ｂに向けて延びている。ドレイン側延在部３６は、第２開口２６Ｂまでは達していない。ドレイン側延在部３６は、パッシベーション層２６によってドレイン電極３０から離隔されている。
【0027】
ゲートリッジ部３２は、ソース側延在部３４とドレイン側延在部３６との間にあり、ソース側延在部３４およびドレイン側延在部３６と一体に形成されている。ソース側延在部３４およびドレイン側延在部３６の存在により、ゲート層２２の底面２２Ｂは、上面２２Ａよりも大きな面積を有している。図１に示す例では、ドレイン側延在部３６は、ソース側延在部３４よりも、平面視でゲートリッジ部３２の外側に向けて長く延びている。すなわち、ドレイン側延在部３６は、ソース側延在部３４よりも大きいＸ軸方向の寸法を有している。別の例では、ソース側延在部３４とドレイン側延在部３６とは、Ｘ軸方向において同じ寸法を有していてもよい。ソース側延在部３４は、Ｘ軸方向において、例えば０．２μｍ以上０．３μｍ以下の寸法を有し得る。一方、ドレイン側延在部３６は、Ｘ軸方向において、例えば０．５μｍ以上１．５μｍ以下の寸法を有し得る。一例では、ドレイン側延在部３６のＸ軸方向の寸法は、１μｍ以上であってよい。
【0028】
ゲートリッジ部３２は、ゲート層２２の比較的厚い部分に相当する。ゲートリッジ部３２は、例えば、８０ｎｍ以上１５０ｎｍ以下の厚さを有していてよい。ゲートリッジ部３２の厚さは、ゲート閾値電圧を含むパラメータを考慮して定めることができる。一例では、ゲートリッジ部３２は、１１０ｎｍよりも大きい厚さを有していてよい。
【0029】
ソース側延在部３４およびドレイン側延在部３６の各々は、ゲートリッジ部３２の厚さよりも小さい厚さを有している。一例では、ソース側延在部３４およびドレイン側延在部３６の各々は、ゲートリッジ部３２の厚さの半分以下の厚さを有していてよい。
【0030】
ソース側延在部３４およびドレイン側延在部３６の各々は、略一定の厚さを有する平坦部分を含んでいてよい。ソース側延在部３４およびドレイン側延在部３６の各々は、図１に示すように、ゲートリッジ部３２から遠ざかるほど漸減する厚さを有する傾斜部分をさらに含んでいてもよい。傾斜部分は、ゲートリッジ部３２と平坦部分との間に形成される。ソース側延在部３４およびドレイン側延在部３６の平坦部分は、一例では、５ｎｍ以上２５ｎｍ以下の厚さを有していてもよい。なお、本明細書において「略一定の厚さ」とは、厚さが製造上のばらつき（例えば、２０％）の範囲内にあることを指す。
【0031】
（フィールドプレート電極）
窒化物半導体装置１０は、パッシベーション層２６上に形成されたフィールドプレート電極３８をさらに含んでいてよい。フィールドプレート電極３８は、平面視でゲート層２２とドレイン電極３０との間の領域に少なくとも部分的に延在している。フィールドプレート電極３８は、ドレイン電極３０から離隔されている。したがって、フィールドプレート電極３８は、平面視でドレイン電極３０（第２開口２６Ｂ）とゲート層２２との間に位置する端部３８Ａを含んでいてよい。
窒化物半導体装置１０は、パッシベーション層２６上に形成されたフィールドプレート電極３８をさらに含んでいてよい。フィールドプレート電極３８は、平面視でゲート層２２とドレイン電極３０との間の領域に少なくとも部分的に延在している。フィールドプレート電極３８は、ドレイン電極３０から離隔されている。したがって、フィールドプレート電極３８は、平面視でドレイン電極３０（第２開口２６Ｂ）とゲート層２２との間に位置する端部３８Ａを含んでいてよい。
【0032】
フィールドプレート電極３８は、ソース電極２８に電気的に接続されている。図１の例においては、フィールドプレート電極３８は、ソース電極２８と連続していてよい。この場合、フィールドプレート電極３８は、ソース電極２８と一体的に形成されている。一体的に形成された電極のうち、ソース電極２８は、少なくともパッシベーション層２６の第１開口２６Ａに埋設された部分を含んでいてよく、フィールドプレート電極３８は、残りの部分を含んでいてよい。
【0033】
フィールドプレート電極３８は、ゲート電極２４にゲート電圧が印加されていないゼロバイアスの状態でドレイン電極３０にドレイン電圧が印加された場合に、ゲート電極２４の端部近傍の電界集中を緩和する役割を果たすことができる。
【0034】
（補助電極の詳細）
窒化物半導体装置１０は、平面視でＸ軸方向においてゲート層２２とドレイン電極３０との間に位置している補助電極４０をさらに含む。補助電極４０は、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われている。補助電極４０は、パッシベーション層２６に接する上面４０Ａを含んでいてよい。図１の例では、補助電極４０は、ゲート層２２のドレイン側延在部３６上に形成されている。すなわち、補助電極４０は、ドレイン側延在部３６に接する底面４０Ｂを含んでいる。窒化物半導体装置１０は、補助電極４０がソース電極２８に対して正にバイアスされる動作モードを有していてよい。一例では、窒化物半導体装置１０は、ソース電極２８が接地され、かつ補助電極４０が電圧Ｖｃ（＞０）を印加される動作モードを有していてよい。
窒化物半導体装置１０は、平面視でＸ軸方向においてゲート層２２とドレイン電極３０との間に位置している補助電極４０をさらに含む。補助電極４０は、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われている。補助電極４０は、パッシベーション層２６に接する上面４０Ａを含んでいてよい。図１の例では、補助電極４０は、ゲート層２２のドレイン側延在部３６上に形成されている。すなわち、補助電極４０は、ドレイン側延在部３６に接する底面４０Ｂを含んでいる。窒化物半導体装置１０は、補助電極４０がソース電極２８に対して正にバイアスされる動作モードを有していてよい。一例では、窒化物半導体装置１０は、ソース電極２８が接地され、かつ補助電極４０が電圧Ｖｃ（＞０）を印加される動作モードを有していてよい。
【0035】
補助電極４０は、１つまたは複数の金属層（例えば、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層などの任意の組み合わせ）によって構成することができる。
【0036】
パッシベーション層２６は、第３開口４２Ａを有する第１層４２と、第１層４２上に形成された第２層４４とを含んでいてよい。補助電極４０は、第１層４２の第３開口４２Ａに埋設された基部４６と、第２層４４に直接覆われた上部４８とを含む。上部４８は、平面視で第３開口４２Ａよりも広い領域に形成されている。一例では、補助電極４０（例えば基部４６）のＸ軸方向の寸法は、０．４μｍ以上であってよい。
【0037】
図１の例では、補助電極４０は、パッシベーション層２６によってフィールドプレート電極３８と電気的に絶縁されている。より詳細には、補助電極４０は、パッシベーション層２６の第２層４４によってフィールドプレート電極３８から離隔されている。
【0038】
パッシベーション層２６の第２層４４は、第１層４２よりも厚くてよい。一例では、パッシベーション層２６が約１００ｎｍの厚さを有する場合、第１層４２は約２０ｎｍの厚さを有し、かつ第２層４４は約８０ｎｍの厚さを有していてよい。
【0039】
（電極接続端子）
窒化物半導体装置１０は、ゲート端子５０と、ソース端子５２と、ドレイン端子５４と、制御端子５６とをさらに含むことができる。各端子５０，５２，５４，５６は、金属パッド、または金属パッドに接続された内部端子として形成されていてよい。ゲート端子５０は、ゲート電極２４に電気的に接続されている。ソース端子５２は、ソース電極２８に電気的に接続されている。ソース端子５２は、フィールドプレート電極３８にも電気的に接続されている。ドレイン端子５４は、ドレイン電極３０に電気的に接続されている。制御端子５６は、補助電極４０に電気的に接続されている。
窒化物半導体装置１０は、ゲート端子５０と、ソース端子５２と、ドレイン端子５４と、制御端子５６とをさらに含むことができる。各端子５０，５２，５４，５６は、金属パッド、または金属パッドに接続された内部端子として形成されていてよい。ゲート端子５０は、ゲート電極２４に電気的に接続されている。ソース端子５２は、ソース電極２８に電気的に接続されている。ソース端子５２は、フィールドプレート電極３８にも電気的に接続されている。ドレイン端子５４は、ドレイン電極３０に電気的に接続されている。制御端子５６は、補助電極４０に電気的に接続されている。
【0040】
（窒化物半導体装置のレイアウト）
図２は、図１に示す窒化物半導体装置１０の概略平面図である。図２では、図１の構成要素と同様な構成要素には同一の符号が付されている。なお、図示を簡略化して理解を容易にするために、図２ではゲート電極２４の図示は省略されている。また、ソース電極２８、フィールドプレート電極３８、およびパッシベーション層２６は、下方の層が視認できるように透明であるものとして示されている。パッシベーション層２６については、第１開口２６Ａおよび第２開口２６Ｂが破線で描かれている。ゲート層２２のうち、ゲートリッジ部３２は実線で描かれているが、ソース側延在部３４およびドレイン側延在部３６は破線で描かれている。
図２は、図１に示す窒化物半導体装置１０の概略平面図である。図２では、図１の構成要素と同様な構成要素には同一の符号が付されている。なお、図示を簡略化して理解を容易にするために、図２ではゲート電極２４の図示は省略されている。また、ソース電極２８、フィールドプレート電極３８、およびパッシベーション層２６は、下方の層が視認できるように透明であるものとして示されている。パッシベーション層２６については、第１開口２６Ａおよび第２開口２６Ｂが破線で描かれている。ゲート層２２のうち、ゲートリッジ部３２は実線で描かれているが、ソース側延在部３４およびドレイン側延在部３６は破線で描かれている。
【0041】
図２に示されるように、窒化物半導体装置１０は、トランジスタ動作に寄与するアクティブ領域５８と、トランジスタ動作に寄与しない非アクティブ領域６０とを含む。図２の例では、アクティブ領域５８と非アクティブ領域６０とはＹ軸方向に交互に配置されている。ドレイン電極３０は、アクティブ領域５８に形成されている。アクティブ領域５８は、Ｙ軸方向において、ドレイン電極３０と略同じ範囲に広がっていてよい。非アクティブ領域６０は、Ｙ軸方向において、ドレイン電極３０が存在しない範囲に広がっていてよい。したがって、非アクティブ領域６０は、アクティブ領域５８とＹ軸方向に隣り合っている。
【0042】
窒化物半導体装置１０は、アクティブ領域５８において、ソース電極２８、ゲート電極２４（図２では図示略）が配置されたゲート層２２、およびドレイン電極３０が一方向（図２ではＸ軸方向）に隣り合って配置されることによりＨＥＭＴとして動作することができる。図２は、１つのアクティブ領域５８において、第２開口２６Ｂを中心としてＸ軸方向に対称に配置された２つの第１開口２６Ａを示している。補助電極４０は、アクティブ領域５８において、ドレイン側延在部３６上に配置されている。
【0043】
窒化物半導体装置１０は、非アクティブ領域６０に形成された接続部６２をさらに含んでいてよい。接続部６２は、補助電極４０に電気的に接続されている。図２に示すように、Ｙ軸方向に延びる補助電極４０が、Ｘ軸方向に延びる接続部６２に連結されていてよい。接続部６２は、補助電極４０と同様、パッシベーション層２６に覆われている。
【0044】
【0045】
図３の例では、ゲート配線６４は、Ｘ軸方向に延びている。ビア６６は、ゲート配線６４をゲート電極２４に接続するように構成されている。ゲート配線用ビア６６は、平面視でゲート配線６４とゲート電極２４とが重なる領域内に配置することができる。図３の例では、ビア６６は、ドレイン電極３０からＹ軸方向に離隔されている。ビア６６は、パッシベーション層２６（図１参照）と、パッシベーション層２６上に形成された層間絶縁層（図示略）とを貫通するようにＺ軸方向に延びていてよい。ゲート配線６４は、ゲート端子５０（図１参照）に電気的に接続されている。
【0046】
制御配線６８は、ゲート配線６４と略平行に延びていてよい。ビア７０は、制御配線６８を接続部６２に接続するように構成されている。したがって、補助電極４０は、接続部６２およびビア７０を介して制御配線６８に接続されている。ビア７０は、平面視で制御配線６８と接続部６２とが重なる領域内に配置することができる。図３の例では、ビア７０は、ドレイン電極３０からＹ軸方向に離隔されている。ビア７０は、パッシベーション層２６（図１参照）と、パッシベーション層２６上に形成された層間絶縁層（図示略）とを貫通するようにＺ軸方向に延びていてよい。制御配線６８は、制御端子５６（図１参照）に電気的に接続されている。
【0047】
接続部６２のＹ軸方向の寸法Ｄ２は、補助電極４０のＸ軸方向の寸法Ｄ１よりも大きい。接続部６２のＹ軸方向の寸法Ｄ２を、ビア７０の寸法よりも大きくすることで、補助電極４０のＸ軸方向の寸法Ｄ１を増加させることなく、制御配線６８との接続を提供することができる。
【0048】
（窒化物半導体装置の製造方法）
次に、図１に示す窒化物半導体装置１０の製造方法の一例を説明する。図４～図１４は、窒化物半導体装置１０の例示的な製造工程を示す概略断面図である。なお、理解を容易にするために、図４～図１４では、図１の構成要素と同様な構成要素には同一の符号が付されている。
次に、図１に示す窒化物半導体装置１０の製造方法の一例を説明する。図４～図１４は、窒化物半導体装置１０の例示的な製造工程を示す概略断面図である。なお、理解を容易にするために、図４～図１４では、図１の構成要素と同様な構成要素には同一の符号が付されている。
【0049】
図４に示すように、窒化物半導体装置１０の製造方法は、例えばＳｉ基板である半導体基板１２上に、バッファ層１４、電子走行層１６、電子供給層１８、窒化ガリウム（ＧａＮ）層７２、金属層７４を順に形成することを含んでいる。バッファ層１４、電子走行層１６、電子供給層１８、およびＧａＮ層７２は、有機金属気相成長（Metal Organic Chemical Vapor Deposition，ＭＯＣＶＤ）法を用いてエピタキシャル成長させることができる。金属層７４は、一例では、スパッタ法を用いて形成することができる。
【0050】
詳細な図示は省略するが、一例では、バッファ層１４は多層バッファ層であってよい。多層バッファ層は、半導体基板１２上に形成されたＡｌＮ層（第１バッファ層）と、ＡｌＮ層上に形成されたグレーテッドＡｌＧａＮ層（第２バッファ層）とを含み得る。グレーテッドＡｌＧａＮ層は、例えば、ＡｌＮ層に近い側から順にＡｌ組成を７５％、５０％、２５％とした３つのＡｌＧａＮ層を積層することによって形成することができる。
【0051】
バッファ層１４上に形成される電子走行層１６は、ＧａＮ層であってよい。電子走行層１６上に形成される電子供給層１８は、ＡｌＧａＮ層であってよい。したがって、電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。
【0052】
電子供給層１８上に形成されるＧａＮ層７２は、アクセプタ型不純物としてマグネシウムを含んでいてよい。電子供給層１８上にＧａＮ層７２を成長させる間にマグネシウムをドーピングすることによって、アクセプタ型不純物を含むＧａＮ層７２を形成することができる。ＧａＮ層７２にドーピングされるマグネシウムの量は、例えば、成長チャンバ内に導入されるドーピングガス（例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ））の流量、成長温度などを制御することにより調整することができる。一例では、ＧａＮ層７２は、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３未満の濃度のマグネシウムを不純物として含んでいてよい。
【0053】
金属層７４は、例えばスパッタ法によってＧａＮ層７２上に形成することができる。金属層７４は、一例では、ＴｉＮ層であってよい。
図５は、図４に示す工程に続く製造工程を示す概略断面図である。図５に示すように、窒化物半導体装置１０の製造方法は、金属層７４（図４参照）をリソグラフィおよびエッチングによって選択的に除去して、ゲート電極２４を形成することをさらに含む。この工程では、金属層７４のうち、ゲート電極２４とされるべき部分上にマスク７６が形成される。マスク７６は、例えば金属層７４上に設けたフォトレジストを露光することにより形成することができる。別の例では、マスク７６はハードマスクであってもよい。次いで、このマスク７６を用いて金属層７４をエッチングすることにより、マスク７６に覆われていない領域の金属層７４が除去される。この結果、マスク７６に覆われた領域の金属層７４が残り、ゲート電極２４を形成することができる。マスク７６は、エッチング後に除去される。
図５は、図４に示す工程に続く製造工程を示す概略断面図である。図５に示すように、窒化物半導体装置１０の製造方法は、金属層７４（図４参照）をリソグラフィおよびエッチングによって選択的に除去して、ゲート電極２４を形成することをさらに含む。この工程では、金属層７４のうち、ゲート電極２４とされるべき部分上にマスク７６が形成される。マスク７６は、例えば金属層７４上に設けたフォトレジストを露光することにより形成することができる。別の例では、マスク７６はハードマスクであってもよい。次いで、このマスク７６を用いて金属層７４をエッチングすることにより、マスク７６に覆われていない領域の金属層７４が除去される。この結果、マスク７６に覆われた領域の金属層７４が残り、ゲート電極２４を形成することができる。マスク７６は、エッチング後に除去される。
【0054】
図６は、図５に示す工程に続く製造工程を示す概略断面図である。図６に示すように、窒化物半導体装置１０の製造方法は、ＧａＮ層７２をリソグラフィおよびエッチングによって選択的に除去して、ゲートリッジ部３２を形成することをさらに含む。この工程では、ゲート電極２４の上面および側面を覆うマスク７８が形成され、マスク７８を利用してＧａＮ層７２がパターニングされる。この結果、マスク７８の下に位置するＧａＮ層７２はエッチング後も残り、図１に示すゲートリッジ部３２が形成される。マスク７８に覆われていないＧａＮ層７２の厚さはエッチングにより減少する。このとき、ＧａＮ層７２は、ゲートリッジ部３２に隣接する領域では、ゲートリッジ部３２から遠ざかるほど漸減する厚さを有するが、ゲートリッジ部３２から所定の距離を越えて離れた領域においては略一定の厚さを有するようにエッチングされてよい。
【0055】
図６に示すエッチングプロセスは、上述のような所望の形状を得るための複数のエッチングステップを含んでいてもよく、あるいは、マスク７８で覆われた構造の近傍においてエッチング速度が遅くなるように選択された条件による単一のエッチングステップを含んでいてもよい。マスク７８は、レジストマスクであってもよいし、ハードマスクであってもよい。例えば、マスク７８は、コンフォーマルに成膜可能なＳｉＮ膜によって形成されたハードマスクであってもよい。マスク７８は、エッチング後に除去される。
【0056】
図７は、図６に示す工程に続く製造工程を示す概略断面図である。図７に示すように、窒化物半導体装置１０の製造方法は、ＧａＮ層７２（図６参照）をリソグラフィおよびエッチングによって選択的に除去して、ソース側延在部３４およびドレイン側延在部３６を形成することをさらに含む。この工程では、ゲート電極２４と、ゲートリッジ部３２と、ソース側延在部３４およびドレイン側延在部３６に相当するＧａＮ層７２の部分とを覆うマスク８０が形成され、次いでマスク８０を利用してＧａＮ層７２がパターニングされる。この結果、ゲートリッジ部３２、ソース側延在部３４、およびドレイン側延在部３６を含むゲート層２２が、電子供給層１８上に形成される。マスク８０は、エッチング後に除去される。
【0057】
図８は、図７に示す工程に続く製造工程を示す概略断面図である。図８に示すように、窒化物半導体装置１０の製造方法は、電子供給層１８、ゲート層２２、およびゲート電極２４の露出した表面全体を覆うようにパッシベーション層２６（図１参照）の第１層４２を形成することをさらに含む。一例では、第１層４２は、減圧ＣＶＤ（Low-Pressure Chemical Vapor Deposition，ＬＰＣＶＤ）法により形成されたＳｉＮ層であってよい。
【0058】
図９は、図８に示す工程に続く製造工程を示す概略断面図である。図９に示すように、窒化物半導体装置１０の製造方法は、第１層４２をリソグラフィおよびエッチングによって選択的に除去して、第３開口４２Ａを形成することをさらに含む。この工程では、第３開口４２Ａが形成される領域を除き、第１層４２を覆うマスク８２が形成され、次いでマスク８２を利用して第１層４２がパターニングされる。この結果、ドレイン側延在部３６を露出させる第３開口４２Ａが形成される。マスク８２は、エッチング後に除去される。
【0059】
図１０は、図９に示す工程に続く製造工程を示す概略断面図である。図１０に示すように、窒化物半導体装置１０の製造方法は、第１層４２を覆う金属層８４を形成することをさらに含む。金属層８４は、第３開口４２Ａを充填し、第３開口４２Ａを介してドレイン側延在部３６と接するように形成される。一例では、金属層８４は、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層のうちの少なくとも１つを含んでいてよい。
【0060】
図１１は、図１０に示す工程に続く製造工程を示す概略断面図である。図１１に示すように、窒化物半導体装置１０の製造方法は、金属層８４（図１０参照）をリソグラフィおよびエッチングによって選択的に除去して、補助電極４０を形成することをさらに含む。この工程では、補助電極４０となる金属層８４の部分上にマスク８６が形成され、次いでマスク８６を利用して金属層８４がパターニングされる。マスク８６は、平面視で第３開口４２Ａと重なる領域に形成される。マスク８６の面積は、第３開口４２Ａとの位置合わせのマージンを考慮して、第３開口４２Ａよりも大きくてよい。この結果、補助電極４０は、第１層４２の第３開口４２Ａに埋設された基部４６と、平面視で第３開口４２Ａよりも広い領域に形成された上部４８とを含む。マスク８６は、エッチング後に除去される。
【0061】
図１２は、図１１に示す工程に続く製造工程を示す概略断面図である。図１２に示すように、窒化物半導体装置１０の製造方法は、パッシベーション層２６の第１層４２上に第２層４４を形成することをさらに含む。一例では、第２層４４は、ＬＰＣＶＤ法により形成されたＳｉＮ層であってよい。
【0062】
パッシベーション層２６の第２層４４は、第１層４２よりも厚く形成されていてよい。一例では、パッシベーション層２６が約１００ｎｍの厚さを有する場合、第１層４２は約２０ｎｍの厚さを有し、かつ第２層４４は約８０ｎｍの厚さを有していてよい。
【0063】
図１３は、図１２に示す工程に続く製造工程を示す概略断面図である。図１３に示すように、窒化物半導体装置１０の製造方法は、第１層４２および第２層４４を含むパッシベーション層２６をリソグラフィおよびエッチングによって選択的に除去して、第１開口２６Ａおよび第２開口２６Ｂを形成することをさらに含む。この工程では、第１開口２６Ａおよび第２開口２６Ｂが形成される領域を除き、パッシベーション層２６を覆うマスク８８が形成され、次いでマスク８８を利用して第１層４２および第２層４４を含むパッシベーション層２６がパターニングされる。この結果、第１層４２および第２層４４を貫通して電子供給層１８を露出させる第１開口２６Ａおよび第２開口２６Ｂが形成される。第１開口２６Ａおよび第２開口２６Ｂは、ゲート層２２が第１開口２６Ａと第２開口２６Ｂとの間に位置するように形成される。ゲート層２２は、第２開口２６Ｂよりも第１開口２６Ａの近くに位置していてよい。マスク８８は、エッチング後に除去される。
【0064】
図１４は、図１３に示す工程に続く製造工程を示す概略断面図である。図１４に示すように、窒化物半導体装置１０の製造方法は、パッシベーション層２６を覆う金属層８９を形成することをさらに含む。金属層８９は、第１開口２６Ａおよび第２開口２６Ｂを充填し、第１開口２６Ａおよび第２開口２６Ｂを介して電子供給層１８と接するように形成される。一例では、金属層８９は、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層のうちの少なくとも１つを含んでいてよい。
【0065】
次いで、金属層８９をリソグラフィおよびエッチングによって選択的に除去することにより、図１に示すソース電極２８、ドレイン電極３０、およびフィールドプレート電極３８を形成することができる。これにより、図１に示す窒化物半導体装置１０を得ることができる。
【0066】
（窒化物半導体装置を用いたハーフブリッジモジュール）
図１５は、図１に示す窒化物半導体装置１０の回路表現を示す。図１を参照して上述したように、窒化物半導体装置１０は、ゲート端子５０と、ソース端子５２と、ドレイン端子５４と、制御端子５６とを有していてよい。図１６は、窒化物半導体装置１０を用いた半導体パッケージ９０の回路図である。半導体パッケージ９０は、２つの窒化物半導体装置１０が直列に接続されたハーフブリッジモジュールである。半導体パッケージ９０は、窒化物半導体装置１０と、窒化物半導体装置１０に接続された駆動回路９２と、複数の外部端子９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅとを含んでいる。
図１５は、図１に示す窒化物半導体装置１０の回路表現を示す。図１を参照して上述したように、窒化物半導体装置１０は、ゲート端子５０と、ソース端子５２と、ドレイン端子５４と、制御端子５６とを有していてよい。図１６は、窒化物半導体装置１０を用いた半導体パッケージ９０の回路図である。半導体パッケージ９０は、２つの窒化物半導体装置１０が直列に接続されたハーフブリッジモジュールである。半導体パッケージ９０は、窒化物半導体装置１０と、窒化物半導体装置１０に接続された駆動回路９２と、複数の外部端子９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅとを含んでいる。
【0067】
外部端子９４Ａ，９４Ｂは、駆動回路９２に接続されるとともに、信号Ｓ１，Ｓ２を駆動回路９２に入力するように構成されている。外部端子９４Ｃ，９４Ｄは、電源端子に相当する。一例では外部端子９４Ｃは電圧Ｖｉｎを印加され、外部端子９４Ｄは接地されていてよい。外部端子９４Ｃと外部端子９４Ｄとの間には、２つの窒化物半導体装置１０が直列に接続されている。ここで、２つの窒化物半導体装置１０を区別するために、外部端子９４Ｃに接続された窒化物半導体装置１０をハイサイドスイッチＴｒ１と呼び、外部端子９４Ｄに接続された窒化物半導体装置１０をローサイドスイッチＴｒ２と呼ぶ。ハイサイドスイッチＴｒ１のゲート端子５０および制御端子５６は、駆動回路９２に接続されている。ローサイドスイッチＴｒ２のゲート端子５０および制御端子５６は、駆動回路９２に接続されている。ハイサイドスイッチＴｒ１のドレイン端子５４は、外部端子９４Ｃに接続されている。ローサイドスイッチＴｒ２のソース端子５２は、外部端子９４Ｄに接続されている。外部端子９４Ｅは、ハイサイドスイッチＴｒ１のソース端子５２およびローサイドスイッチＴｒ２のドレイン端子５４に接続されるとともに、電圧Ｖｏｕｔを出力するように構成されている。
【0068】
このように、窒化物半導体装置１０（Ｔｒ１，Ｔｒ２）の制御端子５６は、駆動回路９２に接続されているが、複数の外部端子９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅのいずれにも直接接続されていない。したがって、窒化物半導体装置１０が、補助電極４０と、補助電極４０に電気的に接続された制御端子５６とを含んでいる場合であっても、外部端子の数を増加させる必要はない。
【0069】
（作用）
以下、本実施形態の窒化物半導体装置１０の作用について説明する。窒化物半導体装置１０のゲート電極２４に閾値電圧を超える電圧が印加されている場合、電子走行層１６に２ＤＥＧ２０によるチャネルが形成されてソース－ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層１６中、ゲート層２２の下に位置する領域の少なくとも一部で２ＤＥＧ２０が形成されない（図１参照）。これは、ゲート層２２がアクセプタ型不純物を含んでいるために、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられ、その結果、２ＤＥＧ２０が空乏化されるためである。これにより、窒化物半導体装置１０のノーマリーオフ動作が実現される。
以下、本実施形態の窒化物半導体装置１０の作用について説明する。窒化物半導体装置１０のゲート電極２４に閾値電圧を超える電圧が印加されている場合、電子走行層１６に２ＤＥＧ２０によるチャネルが形成されてソース－ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層１６中、ゲート層２２の下に位置する領域の少なくとも一部で２ＤＥＧ２０が形成されない（図１参照）。これは、ゲート層２２がアクセプタ型不純物を含んでいるために、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられ、その結果、２ＤＥＧ２０が空乏化されるためである。これにより、窒化物半導体装置１０のノーマリーオフ動作が実現される。
【0070】
窒化物半導体装置１０において、ソース電極２８を基準としてドレイン電極３０に正の電圧が印加される際、ゲート電極２４とドレイン電極３０との間の領域（本実施形態では、ドレイン側延在部３６の近傍）において電子トラップが起こり得る。例えば、電子は、窒化物半導体装置１０の製造中のプロセスダメージ（例えばエッチングダメージ）により形成された（例えば電子供給層１８の）欠陥サイトにトラップされ得る。また、ドレイン電極３０に正の電圧が印加される際、ゲート電極２４とドレイン電極３０との間にも電位差が生じるため、ゲート層２２中のホールがゲート電極２４から引き抜かれ得る。このような電子トラップおよびホール引き抜きは、特にゲート電極２４とドレイン電極３０との間の領域における電位の変動を引き起こし、その結果、ゲートバイアスを実質的に減少させる。これは、例えば２ＤＥＧ２０の減少によるオン抵抗の上昇を引き起こし得る。
【0071】
この点、本実施形態の窒化物半導体装置１０は、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われた補助電極４０を含み、補助電極４０は、平面視でゲート電極２４とドレイン電極３０との間に位置している。補助電極４０をゲート電極２４とドレイン電極３０との間に設けることにより、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
【0072】
本実施形態のように、補助電極４０がソース電極２８に対して正にバイアスされる動作モードを窒化物半導体装置１０が有している例では、ゲート電極２４に正バイアス（例えば、Ｖｇｓ＝５Ｖ）が印加されているときに補助電極４０からホールを注入することにより、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。例えば、補助電極４０からホールを注入することにより、２ＤＥＧ２０の減少を修正して窒化物半導体装置１０の特性の変動（例えばオン抵抗の上昇）を抑制することができる。
【0073】
本実施形態の窒化物半導体装置１０は、以下の利点を有する。
（１－１）窒化物半導体装置１０は、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われた補助電極４０を含み、補助電極４０は、平面視でゲート電極２４とドレイン電極３０との間に位置している。ゲート電極２４とドレイン電極３０との間に補助電極４０を設けることにより、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
（１－１）窒化物半導体装置１０は、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われた補助電極４０を含み、補助電極４０は、平面視でゲート電極２４とドレイン電極３０との間に位置している。ゲート電極２４とドレイン電極３０との間に補助電極４０を設けることにより、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
【0074】
（１－２）ゲート層２２は、ゲート電極２４が形成されるゲートリッジ部３２と、ゲートリッジ部３２から第１開口２６Ａに向かって延びる、ゲートリッジ部３２よりも薄いソース側延在部３４と、ゲートリッジ部３２から第２開口２６Ｂに向かって延びる、ゲートリッジ部３２よりも薄いドレイン側延在部３６とを含んでいてよい。ゲート層２２がソース側延在部３４およびドレイン側延在部３６を含むことにより、ゲート層２２内の局所的な電界集中を抑制することができる。この結果、ゲートリーク電流の発生が抑制されるので、ゲート耐圧を向上させることができる。
【0075】
（１－３）補助電極４０は、パッシベーション層２６に接する上面４０Ａと、ドレイン側延在部３６に接する底面４０Ｂとを含んでいてよい。補助電極４０の底面４０Ｂがゲート層２２のドレイン側延在部３６に接しているため、特にドレイン側延在部３６の近傍における電位の変動を抑制することができる。
【0076】
（１－４）ドレイン側延在部３６は、第１方向（図１に示すＸ軸方向）において、ソース側延在部３４よりも大きい寸法を有していてよい。これにより、比較的大きな電界が印加され得るゲート電極２４とドレイン電極３０との間の領域におけるゲートリーク電流の発生を抑制することができる。
【0077】
（１－５）窒化物半導体装置１０は、補助電極４０がソース電極２８に対して正にバイアスされる動作モードを有していてよい。正にバイアスされた補助電極４０からホールを注入することにより、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
【0078】
（１－６）窒化物半導体装置１０は、パッシベーション層２６上に形成されるとともに、平面視でゲート層２２とドレイン電極３０との間の領域に少なくとも部分的に延在するフィールドプレート電極３８をさらに備えていてよい。フィールドプレート電極３８は、ソース電極２８に電気的に接続されている。これにより、ゲート電極２４にゲート電圧が印加されていないゼロバイアスの状態でドレイン電極３０にドレイン電圧が印加された場合に、ゲート電極２４の端部近傍の電界集中を緩和することができる。
【0079】
（１－７）パッシベーション層２６は、第３開口４２Ａを有する第１層４２と、第１層４２上に形成された第２層４４とを含み、補助電極４０は、第１層４２の第３開口４２Ａに埋設された基部４６と、第２層４４に直接覆われた上部４８とを含んでいてよい。補助電極４０は、パッシベーション層２６の第２層４４によって、フィールドプレート電極３８から離隔されており、第２層４４は、第１層４２よりも厚くてよい。これにより、補助電極４０とフィールドプレート電極３８との間の寄生容量を低減することができる。
【0080】
（１－８）窒化物半導体装置１０は、補助電極４０に電気的に接続されるとともに、窒化物半導体装置１０の非アクティブ領域６０に形成された接続部６２をさらに含んでいてよい。これにより、補助電極４０を接続するためのアクティブ領域５８の面積増加を抑制することができる。
【0081】
（１－９）ゲート層２２は、第２開口２６Ｂよりも第１開口２６Ａの近くに配置されている。これにより、ゲート電極２４とドレイン電極３０との距離を相対的に大きくすることができるため、比較的大きな電圧がかかりやすいゲート・ドレイン間の絶縁破壊を抑制することができる。
【0082】
［フィールドプレート電極の変更例］
図１７は、フィールドプレート電極の変更例を示すための例示的な窒化物半導体装置１００の概略断面図である。図１７において、図１に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
図１７は、フィールドプレート電極の変更例を示すための例示的な窒化物半導体装置１００の概略断面図である。図１７において、図１に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0083】
図１７に示すように、窒化物半導体装置１００は、フィールドプレート電極１０２を含む。フィールドプレート電極１０２は、第１開口２６Ａと第２開口２６Ｂとの間のパッシベーション層２６上において、ソース電極２８からＸ軸方向に離隔されている。これは、図１に示すフィールドプレート電極３８が、第１開口２６Ａと第２開口２６Ｂとの間のパッシベーション層２６上においてソース電極２８と連続しているのとは対照的である。フィールドプレート電極１０２は、ソース電極２８と離隔されているが、ソース電極２８に電気的に接続されている。
【0084】
フィールドプレート電極１０２は、フィールドプレート電極３８と同様、平面視でゲート層２２とドレイン電極３０との間の領域に少なくとも部分的に延在している。また、フィールドプレート電極１０２は、平面視で補助電極４０とドレイン電極３０との間に位置している。すなわち、フィールドプレート電極１０２は、平面視で補助電極４０とずれて配置されている。補助電極４０の上面４０Ａは、フィールドプレート電極１０２と対向していないので、窒化物半導体装置１００では、補助電極４０とフィールドプレート電極１０２との間の寄生容量の増加を抑制することができる。加えて、窒化物半導体装置１００は、窒化物半導体装置１０について上記した利点（１－１）～（１－６）、（１－８）、および（１－９）と同様の利点を有している。
【0085】
［第２実施形態］
図１８は、第２実施形態に係る例示的な窒化物半導体装置２００の概略断面図である。図１８において、図１に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
図１８は、第２実施形態に係る例示的な窒化物半導体装置２００の概略断面図である。図１８において、図１に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0086】
図１８に示すように、第２実施形態に係る窒化物半導体装置２００は、窒化物半導体装置１０と同様の構造を有している。窒化物半導体装置２００では、窒化物半導体装置１０とは異なり、補助電極４０がソース電極２８に電気的に接続されている。したがって、窒化物半導体装置２００は、図１に示す制御端子５６のような制御端子を含んでいなくてよい。第２実施形態においては、補助電極４０は、第２のフィールドプレート電極として機能することができる。すなわち、窒化物半導体装置２００は、フィールドプレート電極３８に加えて、第２のフィールドプレート電極として機能することができる補助電極４０を含んでいる。
【0087】
なお、窒化物半導体装置２００において、フィールドプレート電極３８の代わりに図１７に示すフィールドプレート電極１０２を用いてもよい。この場合、第１開口２６Ａと第２開口２６Ｂとの間の領域において相互に離隔されたソース電極２８、フィールドプレート電極１０２、および補助電極４０が、相互に電気的に接続されている。
【0088】
（作用）
以下、本実施形態の窒化物半導体装置２００の作用について説明する。窒化物半導体装置２００のゲート電極２４に閾値電圧を超える電圧が印加されている場合、電子走行層１６に２ＤＥＧ２０によるチャネルが形成されてソース－ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層１６中、ゲート層２２の下に位置する領域の少なくとも一部で２ＤＥＧ２０が形成されない（図１８参照）。これは、ゲート層２２がアクセプタ型不純物を含んでいるために、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられ、その結果、２ＤＥＧ２０が空乏化されるためである。これにより、窒化物半導体装置２００のノーマリーオフ動作が実現される。
以下、本実施形態の窒化物半導体装置２００の作用について説明する。窒化物半導体装置２００のゲート電極２４に閾値電圧を超える電圧が印加されている場合、電子走行層１６に２ＤＥＧ２０によるチャネルが形成されてソース－ドレイン間が導通する。一方、ゼロバイアス時には、電子走行層１６中、ゲート層２２の下に位置する領域の少なくとも一部で２ＤＥＧ２０が形成されない（図１８参照）。これは、ゲート層２２がアクセプタ型不純物を含んでいるために、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられ、その結果、２ＤＥＧ２０が空乏化されるためである。これにより、窒化物半導体装置２００のノーマリーオフ動作が実現される。
【0089】
窒化物半導体装置２００において、ソース電極２８を基準としてドレイン電極３０に正の電圧が印加される際、ゲート電極２４とドレイン電極３０との間の領域（本実施形態では、ドレイン側延在部３６の近傍）において電子トラップが起こり得る。例えば、電子は、窒化物半導体装置２００の製造中のプロセスダメージ（例えばエッチングダメージ）により形成された（例えば電子供給層１８の）欠陥サイトにトラップされ得る。また、ドレイン電極３０に正の電圧が印加される際、ゲート電極２４とドレイン電極３０との間にも電位差が生じるため、ゲート層２２中のホールがゲート電極２４から引き抜かれ得る。このような電子トラップおよびホール引き抜きは、特にゲート電極２４とドレイン電極３０との間の領域における電位の変動を引き起こし、その結果、ゲートバイアスを実質的に減少させる。これは、例えば２ＤＥＧ２０の減少によるオン抵抗の上昇を引き起こし得る。
【0090】
この点、本実施形態の窒化物半導体装置２００は、電子供給層１８の上方に形成されるとともに、パッシベーション層２６に直接覆われた補助電極４０を含み、補助電極４０は、平面視でゲート電極２４とドレイン電極３０との間に位置している。ゲート電極２４とドレイン電極３０との間に補助電極４０を設けることにより、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
【0091】
本実施形態のように、補助電極４０がソース電極２８に電気的に接続されている例では、トラップされていた電子が補助電極４０からソース電極２８に抜けていくため、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
【0092】
また、補助電極４０がソース電極２８に電気的に接続されていることにより、補助電極４０は、第２のフィールドプレート電極として機能するため、ゲート電極２４の端部近傍の電界集中を緩和することができる。補助電極４０は、フィールドプレート電極３８よりも２ＤＥＧ２０の近くに位置しているため、ゲート電極２４とドレイン電極３０との間の領域における電位の変動をより効果的に低減することができる。
【0093】
本実施形態の窒化物半導体装置２００は、以下の利点を有する。
（２－１）補助電極４０は、ソース電極２８に電気的に接続されている。これにより、トラップされていた電子が、補助電極４０からソース電極２８に抜けるようにすることができるとともに、ゲート電極２４の端部近傍の電界集中を緩和することができる。この結果、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
（２－１）補助電極４０は、ソース電極２８に電気的に接続されている。これにより、トラップされていた電子が、補助電極４０からソース電極２８に抜けるようにすることができるとともに、ゲート電極２４の端部近傍の電界集中を緩和することができる。この結果、ゲート電極２４とドレイン電極３０との間の領域における電位の変動を抑制することができる。
【0094】
加えて、窒化物半導体装置２００は、窒化物半導体装置１０について上記した利点（１－１）～（１－４）、（１－６）、（１－８）、（１－９）と同様の利点を有している。
［ゲート層の変更例］
図１９は、ゲート層の変更例を示すための例示的な窒化物半導体装置３００の概略断面図である。図１９において、図１に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
［ゲート層の変更例］
図１９は、ゲート層の変更例を示すための例示的な窒化物半導体装置３００の概略断面図である。図１９において、図１に示す窒化物半導体装置１０と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１０と同様な構成要素については詳細な説明を省略する。
【0095】
図１９に示すように、窒化物半導体装置３００は、ゲート層３０２を含む。ゲート層３０２は、図１に示すソース側延在部３４およびドレイン側延在部３６のような延在部を含んでいない。ゲート層３０２は、図１に示すゲートリッジ部３２に相当する。ゲート層３０２は、ゲート電極２４が形成される上面３０２Ａと、電子供給層１８に接する底面３０２Ｂを含んでいてよい。
【0096】
窒化物半導体装置３００において、補助電極４０は、電子供給層１８上に形成されている。すなわち、補助電極４０は、パッシベーション層２６に接する上面４０Ａと、電子供給層１８に接する底面４０Ｂとを含んでいてよい。
【0097】
窒化物半導体装置３００では、補助電極４０が電子供給層１８と接しているため、２ＤＥＧ２０と補助電極４０との間の距離を小さくすることができる。また、補助電極４０が電子供給層１８と接しているため、電子供給層１８における電子トラップを効率的に修正することができる。加えて、窒化物半導体装置３００は、窒化物半導体装置１０について上記した利点（１－１）、（１－６）～（１－９）と同様の利点を有している。
【0098】
窒化物半導体装置３００は、第１実施形態のように、補助電極４０がソース電極２８に対して正にバイアスされる動作モードを有していてよい。その場合、窒化物半導体装置３００は、窒化物半導体装置１０について上記した利点（１－５）と同様の利点を有している。
【0099】
あるいは、窒化物半導体装置３００において、補助電極４０は、第２実施形態のように、ソース電極２８に電気的に接続されていてもよい。その場合、窒化物半導体装置３００は、窒化物半導体装置２００について上記した利点（２－１）と同様の利点を有している。
【0100】
図２０は、ゲート層の変更例を示すための例示的な窒化物半導体装置４００の概略断面図である。図２０において、図１７に示す窒化物半導体装置１００と同様の構成要素には同じ符号が付されている。また、窒化物半導体装置１００と同様な構成要素については詳細な説明を省略する。
【0101】
図２０に示すように、窒化物半導体装置４００は、ゲート層４０２を含む。ゲート層４０２は、図１７に示すソース側延在部３４およびドレイン側延在部３６のような延在部を含んでいない。ゲート層４０２は、図１７に示すゲートリッジ部３２に相当する。ゲート層４０２は、ゲート電極２４が形成される上面４０２Ａと、電子供給層１８に接する底面４０２Ｂを含んでいてよい。
【0102】
窒化物半導体装置４００において、補助電極４０は、電子供給層１８上に形成されている。すなわち、補助電極４０は、パッシベーション層２６に接する上面４０Ａと、電子供給層１８に接する底面４０Ｂとを含んでいてよい。
【0103】
窒化物半導体装置４００では、補助電極４０が電子供給層１８と接しているため、２ＤＥＧ２０と補助電極４０との間の距離を小さくすることができる。また、補助電極４０が電子供給層１８と接しているため、電子供給層１８における電子トラップを効率的に修正することができる。加えて、窒化物半導体装置４００は、窒化物半導体装置１０について上記した利点（１－１）、（１－６）、（１－８）、および（１－９）と同様の利点を有している。
【0104】
窒化物半導体装置４００は、第１実施形態のように、補助電極４０がソース電極２８に対して正にバイアスされる動作モードを有していてよい。その場合、窒化物半導体装置４００は、窒化物半導体装置１０について上記した利点（１－５）と同様の利点を有している。また、補助電極４０の上面４０Ａがフィールドプレート電極１０２と対向していないため、補助電極４０とフィールドプレート電極１０２との間の寄生容量の増加を抑制することができる。
【0105】
あるいは、窒化物半導体装置４００において、補助電極４０は、第２実施形態のように、ソース電極２８に電気的に接続されていてもよい。その場合、窒化物半導体装置４００は、窒化物半導体装置２００について上記した利点（２－１）と同様の利点を有している。
【0106】
［他の変更例］
上記実施形態および変更例の各々は、以下のように変更して実施することができる。
・図１６に示す半導体パッケージ９０は、窒化物半導体装置１０の代わりに、窒化物半導体装置１００，２００，３００，４００のいずれかを含んでいてよい。
上記実施形態および変更例の各々は、以下のように変更して実施することができる。
・図１６に示す半導体パッケージ９０は、窒化物半導体装置１０の代わりに、窒化物半導体装置１００，２００，３００，４００のいずれかを含んでいてよい。
【0107】
・補助電極４０の上面４０Ａは平坦であってもよいし、凹部を含んでいてもよい。
・パッシベーション層２６の第１層４２および第２層４４は、同じ材料によって形成されていてもよいし、互いに異なる材料によって形成されていてもよい。例えば、第１層４２がＳｉＮによって形成され、第２層４４がＳｉＯ２によって形成されていてもよい。
・パッシベーション層２６の第１層４２および第２層４４は、同じ材料によって形成されていてもよいし、互いに異なる材料によって形成されていてもよい。例えば、第１層４２がＳｉＮによって形成され、第２層４４がＳｉＯ２によって形成されていてもよい。
【0108】
・図１の例において、補助電極４０の底面４０Ｂの全てがドレイン側延在部３６と接していなくてもよい。例えば、補助電極４０の底面４０Ｂが、ドレイン側延在部３６および電子供給層１８と接していてもよい。すなわち、底面４０Ｂの一部がドレイン側延在部３６と接しており、底面４０Ｂの残りの部分が電子供給層１８と接していてもよい。
【0109】
本明細書に記載の様々な例のうちの１つまたは複数を、技術的に矛盾しない範囲で組み合わせることができる。
本明細書において、「ＡおよびＢのうちの少なくとも１つ」とは、「Ａのみ、または、Ｂのみ、または、ＡおよびＢの両方」を意味するものとして理解されるべきである。
本明細書において、「ＡおよびＢのうちの少なくとも１つ」とは、「Ａのみ、または、Ｂのみ、または、ＡおよびＢの両方」を意味するものとして理解されるべきである。
【0110】
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、「第１層が第２層上に形成される」という表現は、或る実施形態では第１層が第２層に接触して第２層上に直接配置され得るが、他の実施形態では第１層が第２層に接触することなく第２層の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１層と第２層との間に他の層が形成される構造を排除しない。例えば、電子供給層１８が電子走行層１６上に形成されている構造は、２ＤＥＧ２０を安定して形成するために電子供給層１８と電子走行層１６との間に中間層が位置している構造を含んでいてもよい。
【0111】
本開示で使用される「垂直」、「水平」、「上方」、「下方」、「上」、「下」、「前方」、「後方」、「縦」、「横」、「左」、「右」、「前」、「後」などの方向を示す用語は、説明および図示された装置の特定の向きに依存する。本開示においては、様々な代替的な向きを想定することができ、したがって、これらの方向を示す用語は、狭義に解釈されるべきではない。
【0112】
例えば、本開示で使用されるＺ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造（例えば、図１に示される構造）は、本明細書で説明されるＺ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ軸方向が鉛直方向であってもよく、またはＹ軸方向が鉛直方向であってもよい。
【0113】
［付記］
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0114】
（付記１）
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）と、
前記ゲート層（２２）上に形成されたゲート電極（２４）と、
前記電子供給層（１８）、前記ゲート層（２２）、および前記ゲート電極（２４）を覆うパッシベーション層（２６）であって、第１方向に離隔された第１開口（２６Ａ）および第２開口（２６Ｂ）を有し、前記ゲート層（２２）は前記第１開口（２６Ａ）と前記第２開口（２６Ｂ）との間に位置している、パッシベーション層（２６）と、
前記第１開口（２６Ａ）を介して前記電子供給層（１８）に接しているソース電極（２８）と、
前記第２開口（２６Ｂ）を介して前記電子供給層（１８）に接しているドレイン電極（３０）と、
前記電子供給層（１８）の上方に形成されるとともに、前記パッシベーション層（２６）に直接覆われた補助電極（４０）と
を備え、前記補助電極（４０）は、平面視で前記ゲート電極（２４）と前記ドレイン電極（３０）との間に位置している、窒化物半導体装置。
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）と、
前記ゲート層（２２）上に形成されたゲート電極（２４）と、
前記電子供給層（１８）、前記ゲート層（２２）、および前記ゲート電極（２４）を覆うパッシベーション層（２６）であって、第１方向に離隔された第１開口（２６Ａ）および第２開口（２６Ｂ）を有し、前記ゲート層（２２）は前記第１開口（２６Ａ）と前記第２開口（２６Ｂ）との間に位置している、パッシベーション層（２６）と、
前記第１開口（２６Ａ）を介して前記電子供給層（１８）に接しているソース電極（２８）と、
前記第２開口（２６Ｂ）を介して前記電子供給層（１８）に接しているドレイン電極（３０）と、
前記電子供給層（１８）の上方に形成されるとともに、前記パッシベーション層（２６）に直接覆われた補助電極（４０）と
を備え、前記補助電極（４０）は、平面視で前記ゲート電極（２４）と前記ドレイン電極（３０）との間に位置している、窒化物半導体装置。
【0115】
（付記２）
前記ゲート層（２２）は、
前記ゲート電極（２４）が形成されるゲートリッジ部（３２）と、
前記ゲートリッジ部（３２）から前記第１開口（２６Ａ）に向かって延びる、前記ゲートリッジ部（３２）よりも薄いソース側延在部（３４）と、
前記ゲートリッジ部（３２）から前記第２開口（２６Ｂ）に向かって延びる、前記ゲートリッジ部（３２）よりも薄いドレイン側延在部（３６）と
を含む、付記１に記載の窒化物半導体装置。
前記ゲート層（２２）は、
前記ゲート電極（２４）が形成されるゲートリッジ部（３２）と、
前記ゲートリッジ部（３２）から前記第１開口（２６Ａ）に向かって延びる、前記ゲートリッジ部（３２）よりも薄いソース側延在部（３４）と、
前記ゲートリッジ部（３２）から前記第２開口（２６Ｂ）に向かって延びる、前記ゲートリッジ部（３２）よりも薄いドレイン側延在部（３６）と
を含む、付記１に記載の窒化物半導体装置。
【0116】
（付記３）
前記補助電極（４０）は、前記パッシベーション層（２６）に接する上面（４０Ａ）と、前記ドレイン側延在部（３６）に接する底面（４０Ｂ）とを含む、付記２に記載の窒化物半導体装置。
前記補助電極（４０）は、前記パッシベーション層（２６）に接する上面（４０Ａ）と、前記ドレイン側延在部（３６）に接する底面（４０Ｂ）とを含む、付記２に記載の窒化物半導体装置。
【0117】
（付記４）
前記ドレイン側延在部（３６）は、前記第１方向において、前記ソース側延在部（３４）よりも大きい寸法を有している、付記２または３に記載の窒化物半導体装置。
前記ドレイン側延在部（３６）は、前記第１方向において、前記ソース側延在部（３４）よりも大きい寸法を有している、付記２または３に記載の窒化物半導体装置。
【0118】
（付記５）
前記補助電極（４０）は、前記パッシベーション層（２６）に接する上面（４０Ａ）と、前記電子供給層（１８）に接する底面（４０Ｂ）とを含む、付記１に記載の窒化物半導体装置。
前記補助電極（４０）は、前記パッシベーション層（２６）に接する上面（４０Ａ）と、前記電子供給層（１８）に接する底面（４０Ｂ）とを含む、付記１に記載の窒化物半導体装置。
【0119】
（付記６）
前記窒化物半導体装置は、前記補助電極（４０）が前記ソース電極（２８）に対して正にバイアスされる動作モードを有している、付記１～５のうちのいずれか１つに記載の窒化物半導体装置。
前記窒化物半導体装置は、前記補助電極（４０）が前記ソース電極（２８）に対して正にバイアスされる動作モードを有している、付記１～５のうちのいずれか１つに記載の窒化物半導体装置。
【0120】
（付記７）
前記補助電極（４０）は、前記ソース電極（２８）に電気的に接続されている、付記１～５のうちのいずれか１つに記載の窒化物半導体装置。
前記補助電極（４０）は、前記ソース電極（２８）に電気的に接続されている、付記１～５のうちのいずれか１つに記載の窒化物半導体装置。
【0121】
（付記８）
前記パッシベーション層（２６）上に形成されるとともに、平面視で前記ゲート層（２２）と前記ドレイン電極（３０）との間の領域に少なくとも部分的に延在するフィールドプレート電極（３８；１０２）をさらに備え、前記フィールドプレート電極（３８；１０２）は、前記ソース電極（２８）に電気的に接続されている、付記１～７のうちのいずれか１つに記載の窒化物半導体装置。
前記パッシベーション層（２６）上に形成されるとともに、平面視で前記ゲート層（２２）と前記ドレイン電極（３０）との間の領域に少なくとも部分的に延在するフィールドプレート電極（３８；１０２）をさらに備え、前記フィールドプレート電極（３８；１０２）は、前記ソース電極（２８）に電気的に接続されている、付記１～７のうちのいずれか１つに記載の窒化物半導体装置。
【0122】
（付記９）
前記パッシベーション層（２６）は、第３開口（４２Ａ）を有する第１層（４２）と、前記第１層（４２）上に形成された第２層（４４）とを含み、
前記補助電極（４０）は、前記第１層（４２）の前記第３開口（４２Ａ）に埋設された基部（４６）と、前記第２層（４４）に直接覆われた上部（４８）とを含む、付記８に記載の窒化物半導体装置。
前記パッシベーション層（２６）は、第３開口（４２Ａ）を有する第１層（４２）と、前記第１層（４２）上に形成された第２層（４４）とを含み、
前記補助電極（４０）は、前記第１層（４２）の前記第３開口（４２Ａ）に埋設された基部（４６）と、前記第２層（４４）に直接覆われた上部（４８）とを含む、付記８に記載の窒化物半導体装置。
【0123】
（付記１０）
前記フィールドプレート電極（３８）は、前記ソース電極（２８）と連続している、付記９に記載の窒化物半導体装置。
前記フィールドプレート電極（３８）は、前記ソース電極（２８）と連続している、付記９に記載の窒化物半導体装置。
【0124】
（付記１１）
前記補助電極（４０）は、前記パッシベーション層（２６）の前記第２層（４４）によって、前記フィールドプレート電極（３８）から離隔されている、付記１０に記載の窒化物半導体装置。
前記補助電極（４０）は、前記パッシベーション層（２６）の前記第２層（４４）によって、前記フィールドプレート電極（３８）から離隔されている、付記１０に記載の窒化物半導体装置。
【0125】
（付記１２）
前記第２層（４４）は、前記第１層（４２）よりも厚い、付記９～１１のうちのいずれか１つに記載の窒化物半導体装置。
前記第２層（４４）は、前記第１層（４２）よりも厚い、付記９～１１のうちのいずれか１つに記載の窒化物半導体装置。
【0126】
（付記１３）
前記フィールドプレート電極（１０２）は、前記第１開口（２６Ａ）と前記第２開口（２６Ｂ）との間の前記パッシベーション層（２６）上において、前記ソース電極（２８）から前記第１方向に離隔されている、付記８に記載の窒化物半導体装置。
前記フィールドプレート電極（１０２）は、前記第１開口（２６Ａ）と前記第２開口（２６Ｂ）との間の前記パッシベーション層（２６）上において、前記ソース電極（２８）から前記第１方向に離隔されている、付記８に記載の窒化物半導体装置。
【0127】
（付記１４）
前記フィールドプレート電極（１０２）は、平面視で前記補助電極（４０）とずれて配置されている、付記１３に記載の窒化物半導体装置。
前記フィールドプレート電極（１０２）は、平面視で前記補助電極（４０）とずれて配置されている、付記１３に記載の窒化物半導体装置。
【0128】
（付記１５）
前記補助電極（４０）に電気的に接続されるとともに、前記窒化物半導体装置の非アクティブ領域（６０）に形成された接続部（６２）をさらに備える、付記１～１４のうちのいずれか１つに記載の窒化物半導体装置。
前記補助電極（４０）に電気的に接続されるとともに、前記窒化物半導体装置の非アクティブ領域（６０）に形成された接続部（６２）をさらに備える、付記１～１４のうちのいずれか１つに記載の窒化物半導体装置。
【0129】
（付記１６）
前記ドレイン電極（３０）は、前記窒化物半導体装置のアクティブ領域（５８）に形成されており、
前記非アクティブ領域（６０）は、前記アクティブ領域（５８）と、平面視で前記第１方向と直交する第２方向に隣り合っている、付記１５に記載の窒化物半導体装置。
前記ドレイン電極（３０）は、前記窒化物半導体装置のアクティブ領域（５８）に形成されており、
前記非アクティブ領域（６０）は、前記アクティブ領域（５８）と、平面視で前記第１方向と直交する第２方向に隣り合っている、付記１５に記載の窒化物半導体装置。
【0130】
（付記１７）
前記ゲート電極（２４）に電気的に接続されたゲート端子（５０）と、
前記ソース電極（２８）に電気的に接続されたソース端子（５２）と、
前記ドレイン電極（３０）に電気的に接続されたドレイン端子（５４）と、
前記補助電極（４０）に電気的に接続された制御端子（５６）と
をさらに備える、付記１～１６のうちのいずれか１つに記載の窒化物半導体装置。
前記ゲート電極（２４）に電気的に接続されたゲート端子（５０）と、
前記ソース電極（２８）に電気的に接続されたソース端子（５２）と、
前記ドレイン電極（３０）に電気的に接続されたドレイン端子（５４）と、
前記補助電極（４０）に電気的に接続された制御端子（５６）と
をさらに備える、付記１～１６のうちのいずれか１つに記載の窒化物半導体装置。
【0131】
（付記１８）
前記電子走行層（１６）がＧａＮであり、
前記電子供給層（１８）がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層（２２）がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、
付記１～１７のうちのいずれか１つに記載の窒化物半導体装置。
前記電子走行層（１６）がＧａＮであり、
前記電子供給層（１８）がＡｌｘＧａ１－ｘＮであり、０＜ｘ＜０．３であり、
前記ゲート層（２２）がＭｇおよびＺｎのうちの少なくとも一方を不純物として含むＧａＮである、
付記１～１７のうちのいずれか１つに記載の窒化物半導体装置。
【0132】
（付記１９）
前記ドレイン側延在部（３６）の前記第１方向の寸法は、１μｍ以上であり、
前記補助電極（４０）の前記第１方向の寸法は、０．４μｍ以上である、
付記２に記載の窒化物半導体装置。
前記ドレイン側延在部（３６）の前記第１方向の寸法は、１μｍ以上であり、
前記補助電極（４０）の前記第１方向の寸法は、０．４μｍ以上である、
付記２に記載の窒化物半導体装置。
【0133】
（付記２０）
付記１７に記載の窒化物半導体装置（１０）と、
前記窒化物半導体装置に接続された駆動回路（９２）と、
複数の外部端子（９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅ）と
を備え、前記制御端子（５６）は、前記駆動回路（９２）に接続されているが、前記複数の外部端子（９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅ）のいずれにも直接接続されていない、半導体パッケージ（９０）。
付記１７に記載の窒化物半導体装置（１０）と、
前記窒化物半導体装置に接続された駆動回路（９２）と、
複数の外部端子（９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅ）と
を備え、前記制御端子（５６）は、前記駆動回路（９２）に接続されているが、前記複数の外部端子（９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅ）のいずれにも直接接続されていない、半導体パッケージ（９０）。
【0134】
（付記２１）
前記ゲート層（２２）は、前記第２開口（２６Ｂ）よりも前記第１開口（２６Ａ）の近くに配置されている、付記１～１９のうちのいずれか１つに記載の窒化物半導体装置。
前記ゲート層（２２）は、前記第２開口（２６Ｂ）よりも前記第１開口（２６Ａ）の近くに配置されている、付記１～１９のうちのいずれか１つに記載の窒化物半導体装置。
【0135】
（付記２２）
前記補助電極（４０）の前記上部（４８）は、平面視で前記第３開口（４２Ａ）よりも広い領域に形成されている、付記９に記載の窒化物半導体装置。
前記補助電極（４０）の前記上部（４８）は、平面視で前記第３開口（４２Ａ）よりも広い領域に形成されている、付記９に記載の窒化物半導体装置。
【0136】
（付記２３）
前記接続部（６２）の前記第２方向の寸法（Ｄ２）は、前記補助電極（４０）の前記第１方向の寸法（Ｄ１）よりも大きい、付記１６に記載の窒化物半導体装置。
前記接続部（６２）の前記第２方向の寸法（Ｄ２）は、前記補助電極（４０）の前記第１方向の寸法（Ｄ１）よりも大きい、付記１６に記載の窒化物半導体装置。
【0137】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0138】
１０，１００，２００，３００，４００…窒化物半導体装置
１２…半導体基板
１４…バッファ層
１６…電子走行層
１８…電子供給層
２０…二次元電子ガス
２２，３０２，４０２…ゲート層
２２Ａ…上面
２２Ｂ…底面
２４…ゲート電極
２６…パッシベーション層
２６Ａ…第１開口
２６Ｂ…第２開口
２８…ソース電極
３０…ドレイン電極
３２…ゲートリッジ部
３４…ソース側延在部
３６…ドレイン側延在部
３８，１０２…フィールドプレート電極
３８Ａ…端部
４０…補助電極
４０Ａ…上面
４０Ｂ…底面
４２…第１層
４２Ａ…第３開口
４４…第２層
４６…基部
４８…上部
５０…ゲート端子
５２…ソース端子
５４…ドレイン端子
５６…制御端子
５８…アクティブ領域
６０…非アクティブ領域
６２…接続部
６４…ゲート配線
６６…ビア
６８…制御配線
７０…ビア
７２…窒化ガリウム層
７４，８４，８９…金属層
７６，７８，８０，８２，８６，８８…マスク
９０…半導体パッケージ
９２…駆動回路
９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅ…外部端子
１２…半導体基板
１４…バッファ層
１６…電子走行層
１８…電子供給層
２０…二次元電子ガス
２２，３０２，４０２…ゲート層
２２Ａ…上面
２２Ｂ…底面
２４…ゲート電極
２６…パッシベーション層
２６Ａ…第１開口
２６Ｂ…第２開口
２８…ソース電極
３０…ドレイン電極
３２…ゲートリッジ部
３４…ソース側延在部
３６…ドレイン側延在部
３８，１０２…フィールドプレート電極
３８Ａ…端部
４０…補助電極
４０Ａ…上面
４０Ｂ…底面
４２…第１層
４２Ａ…第３開口
４４…第２層
４６…基部
４８…上部
５０…ゲート端子
５２…ソース端子
５４…ドレイン端子
５６…制御端子
５８…アクティブ領域
６０…非アクティブ領域
６２…接続部
６４…ゲート配線
６６…ビア
６８…制御配線
７０…ビア
７２…窒化ガリウム層
７４，８４，８９…金属層
７６，７８，８０，８２，８６，８８…マスク
９０…半導体パッケージ
９２…駆動回路
９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ，９４Ｅ…外部端子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】