(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023179619
(43)【公開日】2023-12-19
(54)【発明の名称】光検出装置および電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20231212BHJP
H01L 31/10 20060101ALN20231212BHJP
【ＦＩ】
H01L27/146 A
H01L31/10 A
【審査請求】有
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023172956
(22)【出願日】2023-10-04
(62)【分割の表示】P 2023535881の分割
【原出願日】2023-02-14
(31)【優先権主張番号】63/310267
(32)【優先日】2022-02-15
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】米田 和弘
(72)【発明者】
【氏名】大長 央
(72)【発明者】
【氏名】福永 寛
(72)【発明者】
【氏名】大竹 悠介
(72)【発明者】
【氏名】遠藤 表徳
(72)【発明者】
【氏名】中澤 圭一
(72)【発明者】
【氏名】大石 秀俊
(57)【要約】 （修正有）
【課題】微細化に有利な光検出装置及び電子機器を提供する。
【解決手段】光検出装置である撮像装置は、半導体層１１０と、半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素Ｐと、半導体層において、隣り合う複数の画素の間に設けられる画素間分離部（トレンチ９１及びトレンチ９２）と、を備える。画素Ｐは、画素トランジスタ３０と、第１導電型の第１半導体領域３５と、第１半導体領域３５に電気的に接続される第１コンタクト５５と、を含む。画素トランジスタ３０のゲート電極４２は、画素Ｐに対して平面視で斜めに設けられる。第１半導体領域３５は、画素トランジスタ３０に接している。
【選択図】図２１
【解決手段】光検出装置である撮像装置は、半導体層１１０と、半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素Ｐと、半導体層において、隣り合う複数の画素の間に設けられる画素間分離部（トレンチ９１及びトレンチ９２）と、を備える。画素Ｐは、画素トランジスタ３０と、第１導電型の第１半導体領域３５と、第１半導体領域３５に電気的に接続される第１コンタクト５５と、を含む。画素トランジスタ３０のゲート電極４２は、画素Ｐに対して平面視で斜めに設けられる。第１半導体領域３５は、画素トランジスタ３０に接している。
【選択図】図２１
【特許請求の範囲】
【請求項1】
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられる画素間分離部と
を備え、
前記第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１トランジスタのゲート電極は、前記第１画素に対して平面視で斜めに設けられ、
前記第１半導体領域は、前記第１トランジスタに接している
光検出装置。
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられる画素間分離部と
を備え、
前記第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１トランジスタのゲート電極は、前記第１画素に対して平面視で斜めに設けられ、
前記第１半導体領域は、前記第１トランジスタに接している
光検出装置。
【請求項2】
前記第１半導体領域の一部と接し、前記画素間分離部の内部に設けられる導体領域を有し、
前記第１コンタクトは、前記導体領域の上に設けられ、前記導体領域を介して前記第１半導体領域に電気的に接続されている
請求項１に記載の光検出装置。
前記第１コンタクトは、前記導体領域の上に設けられ、前記導体領域を介して前記第１半導体領域に電気的に接続されている
請求項１に記載の光検出装置。
【請求項3】
前記ゲート電極の下に設けられた前記第１導電型の第２半導体領域を有し、
前記第１半導体領域は、前記第２半導体領域と接している
請求項２に記載の光検出装置。
前記第１半導体領域は、前記第２半導体領域と接している
請求項２に記載の光検出装置。
【請求項4】
前記第２半導体領域は、前記第１トランジスタのチャネル領域である
請求項３に記載の光検出装置。
請求項３に記載の光検出装置。
【請求項5】
前記第１トランジスタは、前記半導体層に設けられた第２導電型のソース領域及びドレイン領域を有する
請求項２に記載の光検出装置。
請求項２に記載の光検出装置。
【請求項6】
前記第１半導体領域は、前記第１コンタクトを介してＧＮＤ電位が与えられる
請求項２に記載の光検出装置。
請求項２に記載の光検出装置。
【請求項7】
前記半導体層は、前記第１導電型のウェル領域を有し、
前記第１半導体領域の不純物濃度は、前記ウェルの不純物濃度よりも高い
請求項２に記載の光検出装置。
前記第１半導体領域の不純物濃度は、前記ウェルの不純物濃度よりも高い
請求項２に記載の光検出装置。
【請求項8】
前記画素間分離部は、ＳＴＩを有する
請求項２に記載の光検出装置。
請求項２に記載の光検出装置。
【請求項9】
前記第１画素は、第１フローティングディフュージョンと、転送トランジスタとを有する
請求項２に記載の光検出装置。
請求項２に記載の光検出装置。
【請求項10】
前記第１トランジスタは、転送トランジスタではない
請求項２に記載の光検出装置。
請求項２に記載の光検出装置。
【請求項11】
前記複数の画素は、前記第１画素と隣接する第２画素を含み、
前記第２画素は、前記第１画素と前記導体領域及び前記第１コンタクトを共有する
請求項２に記載の光検出装置。
前記第２画素は、前記第１画素と前記導体領域及び前記第１コンタクトを共有する
請求項２に記載の光検出装置。
【請求項12】
前記第１トランジスタ、前記第１フローティングディフュージョン、及び前記第１半導体領域は、前記第１画素の対角線上に設けられる
請求項９に記載の光検出装置。
請求項９に記載の光検出装置。
【請求項13】
前記転送トランジスタは、縦型のゲート電極を有する
請求項９に記載の光検出装置。
請求項９に記載の光検出装置。
【請求項14】
前記画素間分離部は、前記半導体層を貫通するトレンチである
請求項２に記載の光検出装置。
請求項２に記載の光検出装置。
【請求項15】
前記複数の画素は、平面視において、第１方向と前記第１方向に直交する第２方向に並ぶように設けられ、
前記ゲート電極は、平面視において、前記第１方向及び前記第２方向に対して斜めに設けられている
請求項１に記載の光検出装置。
前記ゲート電極は、平面視において、前記第１方向及び前記第２方向に対して斜めに設けられている
請求項１に記載の光検出装置。
【請求項16】
光学系と、
前記光学系を透過した光を受光する光検出装置と
を備え、
前記光検出装置は、
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられる画素間分離部と
を有し、
前記第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１トランジスタのゲート電極は、前記第１画素に対して平面視で斜めに設けられ、
前記第１半導体領域は、前記第１トランジスタに接している
電子機器。
前記光学系を透過した光を受光する光検出装置と
を備え、
前記光検出装置は、
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられる画素間分離部と
を有し、
前記第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１トランジスタのゲート電極は、前記第１画素に対して平面視で斜めに設けられ、
前記第１半導体領域は、前記第１トランジスタに接している
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光検出装置および電子機器に関する。
【背景技術】
【0002】
画素毎にＧＮＤ（グランド）コンタクトを有し、入射した光を光電変換する装置が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０１９／２２０９４５号
【発明の概要】
【0004】
光を検出する装置では、微細化に対応可能であることが望ましい。
【0005】
微細化に有利な光検出装置を提供することが望まれる。
【0006】
本開示の一実施形態の光検出装置は、半導体層と、半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、半導体層において、隣り合う複数の画素の間に設けられる画素間分離部とを備える。第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、第１半導体領域に電気的に接続される第１コンタクトとを含む。第１トランジスタのゲート電極は、第１画素に対して平面視で斜めに設けられる。第１半導体領域は、第１トランジスタに接している。
本開示の一実施形態の電子機器は、光学系と、光学系を透過した光を受光する光検出装置とを備える。光検出装置は、半導体層と、半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、半導体層において、隣り合う複数の画素の間に設けられる画素間分離部とを有する。第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、第１半導体領域に電気的に接続される第１コンタクトとを含む。第１トランジスタのゲート電極は、第１画素に対して平面視で斜めに設けられる。第１半導体領域は、第１トランジスタに接している。
本開示の一実施形態の電子機器は、光学系と、光学系を透過した光を受光する光検出装置とを備える。光検出装置は、半導体層と、半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、半導体層において、隣り合う複数の画素の間に設けられる画素間分離部とを有する。第１画素は、第１トランジスタと、第１導電型の第１半導体領域と、第１半導体領域に電気的に接続される第１コンタクトとを含む。第１トランジスタのゲート電極は、第１画素に対して平面視で斜めに設けられる。第１半導体領域は、第１トランジスタに接している。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例
４．応用例
１．第１の実施の形態
２．第２の実施の形態
３．適用例
４．応用例
【0009】
＜１．第１の実施の形態＞
図１は、本開示の第１の実施の形態に係る光検出装置の一例である撮像装置の概略構成の一例を示すブロック図である。光検出装置は、入射する光を検出可能な装置である。光検出装置である撮像装置１は、光電変換部（光電変換素子）を有する複数の画素Ｐを有し、入射した光を光電変換して信号を生成するように構成される。撮像装置１（光検出装置）は、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成し得る。
図１は、本開示の第１の実施の形態に係る光検出装置の一例である撮像装置の概略構成の一例を示すブロック図である。光検出装置は、入射する光を検出可能な装置である。光検出装置である撮像装置１は、光電変換部（光電変換素子）を有する複数の画素Ｐを有し、入射した光を光電変換して信号を生成するように構成される。撮像装置１（光検出装置）は、光学レンズを含む光学系（不図示）を透過した光を受光して信号を生成し得る。
【0010】
撮像装置１は、例えば、複数の画素Ｐが設けられた半導体基板（例えばシリコン基板）を用いて構成される。撮像装置１の各画素Ｐの光電変換部は、例えばフォトダイオード（ＰＤ）であり、光を光電変換可能に構成される。撮像装置１は、複数の画素Ｐが行列状に２次元配置された領域（画素部１００）を、撮像エリアとして有する。画素部１００は、複数の画素Ｐが配置される画素アレイともいえる。
【0011】
撮像装置１は、光学レンズを含む光学系を介して、被写体からの入射光（像光）を取り込む。撮像装置１は、光学レンズにより形成される被写体の像を撮像する。撮像装置１は、受光した光を光電変換して画素信号を生成し得る。撮像装置１は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。撮像装置１は、例えば、デジタルスチルカメラ、ビデオカメラ、携帯電話等の電子機器に利用可能である。
【0012】
撮像装置１は、図１に示す例のように、画素部１００（画素アレイ）の周辺領域に、例えば、画素駆動部１１１、信号処理部１１２、制御部１１３、処理部１１４等を有する。また、撮像装置１には、複数の制御線Ｌ１と、複数の信号線Ｌ２が設けられる。
【0013】
制御線Ｌ１は、画素Ｐを制御する信号を伝えることが可能な信号線であり、画素駆動部１１１と画素部１００の画素Ｐとに接続される。図１に示す例では、画素部１００では、水平方向（行方向）に並ぶ複数の画素Ｐにより構成される画素行ごとに、複数の制御線Ｌ１が配線される。制御線Ｌ１は、画素Ｐからの信号読み出しのための制御信号を伝送するように構成される。
【0014】
撮像装置１の画素行ごとの複数の制御線Ｌ１には、一例として、転送トランジスタを制御する信号を伝送する配線、選択トランジスタを制御する信号を伝送する配線、リセットトランジスタを制御する信号を伝送する配線等が含まれる。制御線Ｌ１は、画素Ｐを駆動する信号を伝送する駆動線（画素駆動線）ともいえる。
【0015】
信号線Ｌ２は、画素Ｐからの信号を伝えることが可能な信号線であり、画素部１００の画素Ｐと信号処理部１１２とに接続される。画素部１００には、例えば、垂直方向（列方向）に並ぶ複数の画素Ｐにより構成される画素列ごとに、信号線Ｌ２が配線される。信号線Ｌ２は、垂直信号線であり、画素Ｐから出力される信号を伝送するように構成される。
【0016】
画素駆動部１１１は、画素部１００の各画素Ｐを駆動可能に構成される。画素駆動部１１１は、駆動回路であり、例えば、バッファ、シフトレジスタ、アドレスデコーダ等を含む複数の回路によって構成される。画素駆動部１１１は、画素Ｐを駆動するための信号を生成し、制御線Ｌ１を介して画素部１００の各画素Ｐへ出力する。画素駆動部１１１は、制御部１１３により制御され、画素部１００の画素Ｐの制御を行う。
【0017】
画素駆動部１１１は、例えば、画素Ｐの転送トランジスタを制御する信号、選択トランジスタを制御する信号、及びリセットトランジスタを制御する信号等の画素Ｐを制御するための信号を生成し、制御線Ｌ１によって各画素Ｐに供給する。画素駆動部１１１は、各画素Ｐから画素信号を読み出す制御を行い得る。画素駆動部１１１は、各画素Ｐを制御可能に構成された画素制御部ともいえる。なお、画素駆動部１１１と制御部１１３とを併せて、画素制御部ということもできる。
【0018】
信号処理部１１２は、入力される画素の信号の信号処理を実行可能に構成される。信号処理部１１２は、信号処理回路であり、例えば、負荷回路部、ＡＤ(Analog Digital)変換部、水平選択スイッチ等を有する。なお、信号処理部１１２は、信号線Ｌ２を介して画素Ｐから読み出される信号を増幅するように構成された増幅回路部を有していてもよい。
【0019】
画素駆動部１１１によって選択走査された各画素Ｐから出力される信号は、信号線Ｌ２を介して信号処理部１１２に入力される。信号処理部１１２は、例えば、画素Ｐの信号のＡＤ変換、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)等の信号処理を行い得る。信号線Ｌ２の各々を通して伝送される各画素Ｐの信号は、信号処理部１１２により信号処理が施され、処理部１１４に出力される。
【0020】
処理部１１４は、入力される信号に対して信号処理を実行可能に構成される。処理部１１４は、信号処理回路であり、例えば、画素信号に対して各種の信号処理を施す回路により構成される。処理部１１４は、プロセッサ及びメモリを含んでいてもよい。処理部１１４は、信号処理部１１２から入力される画素の信号に対して信号処理を行い、処理後の画素の信号を出力する。処理部１１４は、例えば、ノイズ低減処理、階調補正処理等の各種の信号処理を行い得る。
【0021】
制御部１１３は、撮像装置１の各部を制御可能に構成される。制御部１１３は、外部から与えられるクロック、動作モードを指令するデータ等を受け取り、また、撮像装置１の内部情報等のデータを出力し得る。制御部１１３は、制御回路であり、例えば、各種のタイミング信号を生成可能に構成されたタイミングジェネレータを有する。
【0022】
制御部１１３は、タイミングジェネレータで生成された各種のタイミング信号（パルス信号、クロック信号等）に基づき、画素駆動部１１１及び信号処理部１１２等の駆動制御を行う。なお、制御部１１３及び処理部１１４は、一体的に構成されていてもよい。
【0023】
画素駆動部１１１、信号処理部１１２、制御部１１３、処理部１１４等は、１つの半導体基板に設けられていてもよいし、複数の半導体基板に分けて設けられていてもよい。撮像装置１は、複数の基板を積層して構成された構造（積層構造）を有していてもよい。
【0024】
図２は、第１の実施の形態に係る撮像装置の画素の配置例を示す図である。撮像装置１の画素Ｐは、光電変換部１２と、レンズ２１とを有する。なお、図２に示すように、被写体からの光の入射方向をＺ軸方向、Ｚ軸方向に直交する紙面左右方向をＸ軸方向、Ｚ軸方向及びＸ軸方向に直交する紙面上下方向をＹ軸方向とする。以降の図において、図２の矢印の方向を基準として方向を表記する場合もある。
【0025】
レンズ２１は、オンチップレンズとも呼ばれる光学部材である。レンズ２１は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、光電変換部１２の上方に設けられる。レンズ２１には、撮像レンズ等の光学系を介して被写体からの光が入射する。光電変換部１２は、レンズ２１を介して入射する光を光電変換する。
【0026】
また、画素Ｐは、フィルタ２２（後述する図１１も参照）を有し得る。フィルタ２２は、入射する光のうちの特定の波長域の光を選択的に透過させるように構成される。フィルタ２２は、例えば、ＲＧＢのカラーフィルタ、赤外光を透過するフィルタ等である。
【0027】
撮像装置１の画素部１００に設けられた複数の画素Ｐには、赤（Ｒ）の光を透過するフィルタ２２が設けられた複数の画素（Ｒ画素）と、緑（Ｇ）の光を透過するフィルタ２２が設けられた複数の画素（Ｇ画素）と、青（Ｂ）の光を透過するフィルタ２２が設けられた複数の画素（Ｂ画素）が含まれる。画素部１００では、複数のＲ画素、複数のＧ画素、及び複数のＢ画素が繰り返し配置される。Ｒ画素、Ｇ画素、及びＢ画素は、例えば、ベイヤー配列に従って配置される。
【0028】
一例として、Ｒ画素、Ｇ画素、及びＢ画素は、それぞれ、２×２画素単位で配置され得る。例えば、画素部１００では、隣り合う４つのＲ画素と、隣り合う４つのＧ画素と、隣り合う４つのＢ画素とが繰り返し配置される。Ｒ画素とＧ画素とＢ画素は、それぞれ２行×２列で周期的に配置されるともいえる。
【0029】
Ｒ画素、Ｇ画素、及びＢ画素は、それぞれ、Ｒ成分の画素信号、Ｇ成分の画素信号、及びＢ成分の画素信号を生成する。撮像装置１は、ＲＧＢの画素信号を得ることができる。なお、画素の配置は、上述した例に限られず、任意に設定可能である。
【0030】
画素部１００の画素Ｐに設けられるフィルタ２２は、原色系（ＲＧＢ）のカラーフィルタに限定されず、例えばＣｙ（シアン）、Ｍｇ（マゼンタ）、Ｙｅ（イエロー）等の補色系のカラーフィルタであってもよい。Ｗ（ホワイト）に対応したフィルタ、即ち入射光の全波長域の光を透過させるフィルタを配置するようにしてもよい。
【0031】
また、撮像装置１では、必要に応じて、フィルタ２２を省略してもよい。例えば、白（Ｗ）の光を受光して光電変換を行う画素Ｐでは、フィルタ２２を設けなくてよい。また、撮像装置１の一部又は全部の画素Ｐにフィルタ２２を設けなくてもよい。
【0032】
図３は、第１の実施の形態に係る撮像装置の画素の回路構成の一例を説明するための図である。撮像装置１の画素Ｐは、光電変換部１２（光電変換素子）と、転送トランジスタＴＲと、フローティングディフュージョンＦＤと、読み出し回路２０とを有する。光電変換部１２は、光を受光して信号を生成するように構成される。光電変換部１２は、受光部（受光素子）であり、光電変換により電荷を生成可能に構成される。
【0033】
読み出し回路２０は、光電変換された電荷に基づく信号を出力可能に構成される。撮像装置１では、読み出し回路２０は、複数の画素Ｐに対して設けられる。撮像装置１は、複数の画素Ｐが１つの読み出し回路２０を共有する構成を有する。これにより、１つの画素Ｐ（又は１つの光電変換部１２）あたりの素子数（例えばトランジスタ数）を低減することが可能となる。撮像装置１は、画素の微細化に有利な構造を有することができる。
【0034】
図３に示す例では、４つの画素Ｐ（画素Ｐａ～画素Ｐｄと称する）毎に、読み出し回路２０が配置される。画素Ｐａと画素Ｐｂと画素Ｐｃと画素Ｐｄとが、１つの読み出し回路２０を共有する。例えば、隣り合う画素Ｐａ～画素Ｐｄにより構成される２×２画素が、１つの読み出し回路２０を共有する。撮像装置１は、読み出し回路２０を時分割で動作させることにより、２×２画素の各々の画素信号を読み出し得る。また、撮像装置１は、２×２画素の各々の信号が加算された画素信号を読み出すことも可能である。
【0035】
図３に示す例では、光電変換部１２は、フォトダイオード（ＰＤ）であり、入射する光を電荷に変換する。光電変換部１２（図３では、画素ＰａのフォトダイオードＰＤ～画素ＰｄのフォトダイオードＰＤ）は、光電変換を行って受光量に応じた電荷を生成する。
【0036】
転送トランジスタＴＲ（図３では、画素Ｐａの転送トランジスタＴＲ～画素Ｐｄの転送トランジスタＴＲ）は、光電変換部１２で光電変換された電荷をフローティングディフュージョンＦＤに転送可能に構成される。転送トランジスタＴＲは、信号ＳＴＲにより制御され、光電変換部１２とフローティングディフュージョンＦＤとを電気的に接続または切断する。転送トランジスタＴＲは、光電変換部１２で光電変換されて蓄積された電荷をフローティングディフュージョンＦＤに転送し得る。
【0037】
図３に示す例では、画素Ｐａ～画素Ｐｄの各々の転送トランジスタＴＲは、互いに異なる信号によってオンオフ制御される。画素Ｐａの転送トランジスタＴＲは信号ＳＴＲ１によって制御され、画素Ｐｂの転送トランジスタＴＲは信号ＳＴＲ２によって制御される。また、画素Ｐｃの転送トランジスタＴＲは信号ＳＴＲ３によって制御され、画素Ｐｄの転送トランジスタＴＲは信号ＳＴＲ４によって制御される。
【0038】
フローティングディフュージョンＦＤは、蓄積部であり、転送された電荷を蓄積可能に構成される。フローティングディフュージョンＦＤは、光電変換部１２で光電変換された電荷を蓄積し得る。フローティングディフュージョンＦＤは、転送された電荷を保持可能な保持部ともいえる。フローティングディフュージョンＦＤは、転送された電荷を蓄積し、フローティングディフュージョンＦＤの容量に応じた電圧に変換する。
【0039】
読み出し回路２０は、一例として、図３に示すように、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴとを有する。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷に基づく信号を生成して出力するように構成される。図３に示すように、増幅トランジスタＡＭＰのゲートは、各画素ＰのフローティングディフュージョンＦＤと電気的に接続され、フローティングディフュージョンＦＤで変換された電圧が入力される。
【0040】
増幅トランジスタＡＭＰのドレインは、電源電圧ＶＤＤが供給される電源線に接続され、増幅トランジスタＡＭＰのソースは、選択トランジスタＳＥＬを介して信号線Ｌ２に接続される。増幅トランジスタＡＭＰは、フローティングディフュージョンＦＤに蓄積された電荷に基づく信号、即ちフローティングディフュージョンＦＤの電圧に基づく信号を生成し、信号線Ｌ２へ出力し得る。
【0041】
選択トランジスタＳＥＬは、画素の信号の出力を制御可能に構成される。選択トランジスタＳＥＬは、信号ＳＳＥＬにより制御され、増幅トランジスタＡＭＰからの信号を信号線Ｌ２に出力可能に構成される。選択トランジスタＳＥＬは、画素の信号の出力タイミングを制御し得る。なお、選択トランジスタＳＥＬは、電源電圧ＶＤＤが与えられる電源線と増幅トランジスタＡＭＰとの間に設けられてもよい。また、必要に応じて、選択トランジスタＳＥＬを省略してもよい。
【0042】
リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤの電圧をリセット可能に構成される。図３に示す例では、リセットトランジスタＲＳＴは、電源電圧ＶＤＤが与えられる電源線と電気的に接続され、画素Ｐの電荷のリセットを行うように構成される。
【0043】
リセットトランジスタＲＳＴは、信号ＳＲＳＴにより制御され、フローティングディフュージョンＦＤに蓄積された電荷をリセットし、フローティングディフュージョンＦＤの電圧をリセットし得る。なお、リセットトランジスタＲＳＴは、転送トランジスタＴＲを介して、光電変換部１２に蓄積された電荷を排出し得る。
【0044】
図４Ａは、第１の実施の形態に係る撮像装置の画素の回路構成の別の例を説明するための図である。読み出し回路２０は、図４Ａに示す例のように、トランジスタＦＤＧを有していてもよい。トランジスタＦＤＧは、一例として、フローティングディフュージョンＦＤと、リセットトランジスタＲＳＴとを電気的に接続可能に構成される。例えば、トランジスタＦＤＧは、信号ＳＦＤＧにより制御され、フローティングディフュージョンＦＤとリセットトランジスタＲＳＴとを電気的に接続または切断する。
【0045】
トランジスタＦＤＧがオン状態となることで、画素ＰのフローティングディフュージョンＦＤに付加される容量が大きくなり、電荷を電圧に変換する際の変換効率（ゲイン）を変更することが可能となる。トランジスタＦＤＧは、増幅トランジスタＡＭＰのゲートに接続される容量を切り替え、変換効率を変更する切り替えトランジスタである。
【0046】
トランジスタＦＤＧは、リセットトランジスタＲＳＴに直列に接続されていてもよく、リセットトランジスタＲＳＴに並列に接続されていてもよい。トランジスタＦＤＧは、図４Ｂに示す例のように、フローティングディフュージョンＦＤと、容量素子Ｃ１とを電気的に接続可能に構成されていてもよい。例えば、トランジスタＦＤＧは、信号ＳＦＤＧにより制御され、フローティングディフュージョンＦＤと容量素子Ｃ１とを電気的に接続または切断する。容量素子Ｃ１の接続状態を切り替えることで、変換効率を変更することが可能となる。
【0047】
上述した転送トランジスタＴＲと、増幅トランジスタＡＭＰと、選択トランジスタＳＥＬと、トランジスタＦＤＧ（切り替えトランジスタ）と、リセットトランジスタＲＳＴは、それぞれ、ゲート、ソース、ドレインの端子を有するＭＯＳトランジスタ（ＭＯＳＦＥＴ）である。
【0048】
図３及び図４Ａ，図４Ｂに示す例では、転送トランジスタＴＲ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、及びリセットトランジスタＲＳＴは、それぞれＮＭＯＳトランジスタにより構成される。なお、画素Ｐのトランジスタは、ＰＭＯＳトランジスタにより構成されてもよい。画素Ｐのトランジスタ（転送トランジスタＴＲ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、リセットトランジスタＲＳＴ等）は、３Ｄトランジスタ、例えばＦｉｎ型トランジスタ（Ｆｉｎ ＦＥＴ）であってもよい。
【0049】
画素駆動部１１１（図１参照）は、上述した制御線Ｌ１を介して、各画素Ｐの転送トランジスタＴＲ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、リセットトランジスタＲＳＴ等のゲートに制御信号を供給し、トランジスタをオン状態（導通状態）又はオフ状態（非導通状態）とする。
【0050】
撮像装置１の複数の制御線Ｌ１には、転送トランジスタＴＲを制御する信号ＳＴＲを伝送する配線、選択トランジスタＳＥＬを制御する信号ＳＳＥＬを伝送する配線、トランジスタＦＤＧを制御する信号ＳＦＤＧを伝送する配線、リセットトランジスタＲＳＴを制御する信号ＳＲＳＴを伝送する配線等が含まれる。
【0051】
転送トランジスタＴＲ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、リセットトランジスタＲＳＴ等は、画素駆動部１１１によってオンオフ制御される。画素駆動部１１１は、各画素Ｐの読み出し回路２０を制御することによって、各画素Ｐから画素信号を信号線Ｌ２に出力させる。画素駆動部１１１は、各画素Ｐの画素信号を信号線Ｌ２へ読み出す制御を行い得る。
【0052】
図５は、第１の実施の形態に係る撮像装置の画素の平面構成の一例を示す図である。図６及び図７は、撮像装置の画素の断面構成の一例を説明するための図である。図６は、図５に示したＡ－Ａ’線の方向における画素の構成例を表している。また、図７は、図５に示したＢ－Ｂ’線の方向における画素の構成例を表している。
【0053】
撮像装置１の各画素Ｐは、例えば、図５～図７に示す構造を有する。画素Ｐは、光電変換部１２と、転送トランジスタＴＲと、フローティングディフュージョンＦＤと、画素トランジスタ３０と、半導体領域３５とを有する。画素トランジスタ３０は、例えば、上述した読み出し回路２０のトランジスタである。
【0054】
画素トランジスタ３０は、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、又はリセットトランジスタＲＳＴ等として用いられる。なお、一部の画素Ｐの画素トランジスタ３０は、ダミートランジスタであってもよい。読み出し回路２０は、画素トランジスタ３０として、ダミートランジスタを含んでいてもよい。
【0055】
読み出し回路２０の増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、リセットトランジスタＲＳＴ等の各トランジスタは、例えば、複数の画素Ｐに画素トランジスタ３０として分けて設けられ、複数の画素Ｐで共有される。このように撮像装置１を構成することにより、１つの画素Ｐにおけるトランジスタの数を減らすことが可能となる。
【0056】
撮像装置１は、半導体層１１０を含む基板１０１を用いて構成される。基板１０１は、例えば、半導体基板、例えばＳｉ（シリコン）基板により構成される。半導体層１１０を含む基板１０１には、例えば、上述した光電変換部１２及び読み出し回路２０等が形成される。
【0057】
なお、基板１０１は、ＳＯＩ（Silicon On Insulator）基板、ＳｉＧｅ（シリコンゲルマニウム）基板、他の化合物半導体材料等を用いて構成されてもよい。図５～図７に示す例では、基板１０１は、半導体層１１０及び配線層１２０を含んで構成される。
【0058】
半導体層１１０は、図６及び図７に示すように、対向する第１面１１Ｓ１及び第２面１１Ｓ２を有する。第２面１１Ｓ２は、第１面１１Ｓ１とは反対側の面である。半導体層１１０の第１面１１Ｓ１は、トランジスタ等の素子が形成される素子形成面である。半導体層１１０の第１面１１Ｓ１には、ゲート電極、ゲート酸化膜等が設けられる。半導体層１１０の第２面１１Ｓ２は、受光面（光入射面）である。
【0059】
半導体層１１０では、半導体層１１０の第１面１１Ｓ１及び第２面１１Ｓ２に沿って、複数の光電変換部１２（光電変換素子）が設けられる。半導体層１１０には、例えば、複数の光電変換部１２が埋め込み形成される。
【0060】
半導体層１１０は、図６及び図７に示すように、ウェル２５を有する。ウェル２５は、例えば、ｐ型の半導体領域であり、ｐ型のウェル（ｐウェル）である。図６及び図７に示す例では、半導体層１１０には、ｐ型のウェル領域であるウェル２５が設けられる。光電変換部１２は、ウェル２５内に設けられた半導体領域１５を含んで構成される。半導体領域１５は、例えば、ｎ型の半導体領域である。
【0061】
半導体層１１０の第１面１１Ｓ１側には、転送トランジスタＴＲ、フローティングディフュージョンＦＤ、画素トランジスタ３０、半導体領域３５等が設けられる。フローティングディフュージョンＦＤは、図７に示すように、例えば、ｎ型の半導体領域を含んで構成される。
【0062】
撮像装置１には、図５～図７に示すように、トレンチ９１及びトレンチ９２が設けられる。トレンチ９１及びトレンチ９２は、それぞれ、半導体層１１０において、隣り合う複数の画素Ｐの間に設けられる。トレンチ９１及びトレンチ９２は、隣り合う複数の画素Ｐの各光電変換部１２の間に設けられ、画素Ｐ（又は光電変換部１２）間を分離する。画素Ｐは、トレンチ９１及びトレンチ９２によって区画された構造を有するともいえる。
【0063】
トレンチ９１及びトレンチ９２は、それぞれ、分離部（溝部）であり、例えば絶縁材料を用いて構成される。トレンチ９１及びトレンチ９２の各々の少なくとも一部は、隣り合う画素Ｐの境界に設けられる。トレンチ９１は、ＳＴＩ（Shallow Trench Isolation）構造を有し、半導体層１１０の第１面１１Ｓ１側に設けられる。トレンチ９２は、ＦＴＩ（Full Trench Isolation）構造を有し、半導体層１１０を貫通するように設けられる。
【0064】
図５～図７に示す例では、トレンチ９１は、半導体層１１０において、転送トランジスタＴＲ、フローティングディフュージョンＦＤ、画素トランジスタ３０、及び半導体領域３５等を囲むように設けられる。また、トレンチ９２は、半導体層１１０において、光電変換部１２を囲むように設けられる。トレンチ９１及びトレンチ９２は、平面視において、各画素Ｐの各々の光電変換部１２を囲むように格子状に設けられる。トレンチ９１及びトレンチ９２は、画素間分離部または画素間分離壁ともいえる。
【0065】
トレンチ９１内及びトレンチ９２内には、一例として、酸化膜（例えばシリコン酸化膜）、窒化膜（例えばシリコン窒化膜）等の絶縁膜（絶縁体）が設けられる。トレンチ９１及びトレンチ９２には、ポリシリコン、金属材料等が埋め込まれていてもよい。また、トレンチ９１内及びトレンチ９２内には、空隙（空洞）が設けられていてもよい。トレンチ９２は、トレンチ９１内に形成されていてもよい。例えば、トレンチ９２は、半導体層１１０の第１面１１Ｓ１側に設けられたトレンチ９１内から、半導体層１１０の第２面１１Ｓ２まで設けられていてもよい。
【0066】
また、撮像装置１には、トレンチ９３が設けられる。トレンチ９３は、ＳＴＩ構造を有する分離部（溝部）である。トレンチ９３内には、例えば、酸化膜（例えばシリコン酸化膜）、窒化膜（例えばシリコン窒化膜）等の絶縁膜が設けられる。トレンチ９３は、半導体層１１０の第１面１１Ｓ１側に設けられ、素子間を分離する。トレンチ９３は、画素トランジスタ３０とフローティングディフュージョンＦＤとの間、転送トランジスタＴＲと半導体領域３５との間等に形成され得る。
【0067】
半導体領域３５は、半導体層１１０の第１面１１Ｓ１側に設けられる。半導体領域３５は、ウェル２５と同じ導電型の半導体領域である。半導体領域３５は、ウェル２５に設けられ、ウェル２５と電気的に接続される。半導体領域３５は、例えば、ｐ型の半導体領域であり、ｐ型の不純物を用いて形成される領域である。
【0068】
半導体領域３５は、例えば、ウェル２５の不純物濃度よりも高い不純物濃度を有し、ｐ＋型の半導体領域となる。ｐ＋領域である半導体領域３５は、ｐ＋型の拡散領域であり、ｐ＋型の導電領域ともいえる。また、半導体領域３５は、配線層１２０に設けられたコンタクト５５と電気的に接続される。
【0069】
図６に示す例では、半導体領域３５は、半導体領域３５上に設けられたコンタクト５５に接続され、コンタクト５５を介して配線層１２０の配線（不図示）と電気的に接続される。コンタクト５５は、半導体領域３５によってウェル２５と電気的に接続される。
【0070】
コンタクト５５は、例えば、半導体領域３５とオーミック接続され、半導体領域３５を介してウェル２５に電気的に接続される。半導体領域３５と電気的に接続されるウェル２５の領域には、配線層１２０の配線及びコンタクト５５等によって、所定の電位（電圧）が供給される。
【0071】
コンタクト５５は、ウェルコンタクトであり、半導体領域３５は、ウェルコンタクト領域である。コンタクト５５及び半導体領域３５は、例えば、画素Ｐ毎に配置される。なお、半導体領域３５とコンタクト５５とを併せて、ウェルコンタクト領域ということもできる。
【0072】
半導体領域３５は、例えば、コンタクト５５を介して配線層１２０内の基準電位線と電気的に接続され、半導体領域３５及びウェル２５には、基準電位が与えられる。一例として、半導体領域３５及びウェル２５には、コンタクト５５を介して、ＧＮＤ電位（接地電位）が与えられる。
【0073】
画素トランジスタ３０は、半導体領域３１と、半導体領域３２と、半導体領域３３と、ゲート絶縁膜４１と、ゲート電極４２とを有する。半導体領域３１～半導体領域３３は、それぞれ、ウェル２５に設けられる。ウェル２５の一部に置換して、半導体領域３２，３３等が配置されるともいえる。半導体領域３１と、半導体領域３２（又は半導体領域３３）は、互いに異なる導電型を有する。
【0074】
半導体領域３１は、チャネルが形成される領域（チャネル領域）である。例えば、半導体領域３１は、ｐ型の半導体領域であり、ｐ型の不純物を用いて形成された領域である。半導体領域３１は、ｐ型拡散領域であり、ｐ型の導電領域ともいえる。
【0075】
半導体領域３２及び半導体領域３３は、画素トランジスタ３０のソース領域及びドレイン領域である。半導体領域３２，３３の一方は、画素トランジスタ３０のソース領域であり、半導体領域３２，３３の他方は、画素トランジスタ３０のドレイン領域である。
【0076】
半導体領域３２及び半導体領域３３は、それぞれ、例えばｎ型の半導体領域であり、ｎ型の不純物を用いて形成される領域である。半導体領域３２及び半導体領域３３は、例えば、半導体層１１０の領域に、ｎ型の不純物がドープ（添加）されることによって形成される。半導体領域３２、半導体領域３３は、それぞれ、ｎ型拡散領域であり、ｎ型の導電領域ともいえる。
【0077】
半導体領域３２は、半導体領域３２上に設けられたコンタクト５２に接続され、コンタクト５２を介して配線層１２０の配線（不図示）と電気的に接続される。半導体領域３３は、半導体領域３３上に設けられたコンタクト５３に接続され、コンタクト５３を介して配線層１２０の配線と電気的に接続される。
【0078】
画素トランジスタ３０のゲート電極４２の周囲に、半導体領域３２及び半導体領域３３が配置される。半導体領域３２，３３を有する画素トランジスタ３０は、転送トランジスタＴＲの周りの領域に形成される。図５に示す例では、画素トランジスタ３０は、平面視において、Ｌ字状の形状を有する。なお、画素トランジスタ３０の形状は、図５等に示す例に限られず、適宜変更可能である。
【0079】
画素トランジスタ３０のゲート絶縁膜４１は、半導体層１１０のチャネル領域（半導体領域３１）上に設けられる。ゲート絶縁膜４１（例えばゲート酸化膜）は、チャネル領域である半導体領域３１とゲート電極４２との間に設けられる。ゲート電極４２は、ゲート絶縁膜４１の上に設けられる。ゲート電極４２は、ゲート絶縁膜４１を介して、半導体層１１０の半導体領域３１の上方に設けられる。
【0080】
転送トランジスタＴＲは、ゲート絶縁膜４５及びゲート電極４６を有する。転送トランジスタＴＲのゲート絶縁膜４５及びゲート電極４６の各々の少なくとも一部は、半導体層１１０内に設けられる。ゲート絶縁膜４５とゲート電極４６の各々の少なくとも一部は、例えば、図７等に示す例のように、半導体層１１０を掘り込んで設けられる。転送トランジスタＴＲは、一例として、縦型ゲート構造を有する。転送トランジスタＴＲは、縦型トランジスタともいえる。転送トランジスタＴＲは、平面ゲート構造を有していてもよい。転送トランジスタＴＲは、プレーナ型のトランジスタであってもよい。
【0081】
図７に示す例では、転送トランジスタＴＲのゲート電極４６とゲート絶縁膜４５の各々の一部は、例えば半導体層１１０に埋め込まれるように配置される。ゲート電極４６は、半導体層１１０において、フローティングディフュージョンＦＤとトレンチ９１との間から、光電変換部１２の領域まで設けられ得る。ゲート絶縁膜４５は、半導体層１１０内において、ゲート電極４６に沿って形成される。
【0082】
画素トランジスタ３０のゲート絶縁膜４１と、転送トランジスタＴＲのゲート絶縁膜４５は、例えば、酸化シリコン（ＳｉＯ）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ）等のうちの１種よりなる単層膜、あるいはこれらのうちの２種以上よりなる積層膜により形成される。ゲート絶縁膜４１，４５は、ハフニウム系絶縁膜など、酸化シリコンの誘電率よりも高い誘電率を有する高誘電率材料により構成され得る。
【0083】
画素トランジスタ３０のゲート電極４２と、転送トランジスタＴＲのゲート電極４６は、例えば、ポリシリコン（Ｐｏｌｙ－Ｓｉ）を用いて構成される。ゲート電極４２，４６は、金属材料または金属化合物を用いて構成されてもよい。ゲート電極４２，４６は、例えば、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タングステン等により構成されてもよい。
【0084】
コンタクト５２、コンタクト５３、及びコンタクト５５は、それぞれ、導電材料を用いて構成される。例えば、コンタクト５２，５３，５５は、それぞれ、タングステン（Ｗ）等の導電材料をコンタクトホールに埋め込む（充填する）ことによって形成される。なお、コンタクト５２，５３，５５の各々は、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属材料により構成されてもよいし、その他の材料を用いて構成されてもよい。
【0085】
撮像装置１では、半導体領域３５は、画素トランジスタ３０に接して設けられる。半導体領域３５は、例えば、画素Ｐにおいて、画素トランジスタ３０のソース領域又はドレイン領域に接して配置される。図５～図７等に示す例では、半導体領域３５は、半導体層１１０の第１面１１Ｓ１側において、画素トランジスタ３０の半導体領域３３に接して配置される。
【0086】
なお、本開示において「接する」とは、直接に接する場合、自然酸化膜等を介して接する場合を含む。「半導体領域３５と半導体領域３３とが接している」とは、自然酸化膜が介在している場合を含み、半導体領域３５が薄い自然酸化膜を介して半導体領域３３に接している場合を含む。さらに「接する」とは、半導体領域の間にＳＴＩ（Shallow Trench Isolation）として機能する絶縁膜や、チャネルストップ領域として機能する不純物領域（半導体領域３３や半導体領域３５とは異なる機能）やウェル領域が無いことを示す。ただし、Ｎ型の半導体領域３３とＰ型の半導体領域３５とが接する場合、界面にはＰＮ接合によって空乏化された層が形成される。
【0087】
半導体領域３５は、例えば、画素トランジスタ３０のソース領域又はドレイン領域である半導体領域３３の側面（側部）に接して設けられる。なお、半導体領域３５は、半導体領域３２に接して設けられてもよい。半導体領域３５は、画素トランジスタ３０のゲートに隣接するように設けられてもよい。
【0088】
このように、本実施の形態では、半導体領域３５は、画素トランジスタ３０に接して設けられる。このため、撮像装置１は、微細化に有利な構造を有することができる。半導体領域３５と画素トランジスタ３０とが離れて設けられる場合と比較して、画素Ｐにおいてトランジスタ等を配置する領域の面積を増やすことができる。画素Ｐに配置するトランジスタのサイズを大きくすることが可能となる。
【0089】
本実施の形態では、図５に示す例のように、画素トランジスタ３０の面積を大きくすることが可能となる。読み出し回路２０のトランジスタ、例えば増幅トランジスタＡＭＰのサイズを大きくすることができ、画素の信号に混入するノイズを抑制することが可能となる。
【0090】
特に微細画素における面積効率を向上させることができ、画素トランジスタ３０のサイズ（例えばゲート長、ゲート幅等）を大きくすることができる。このため、読み出し回路２０のトランジスタ（増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、リセットトランジスタＲＳＴ等）の特性を向上させることが可能となる。これにより、画素信号の品質が低下することを抑制することができ、画像の画質低下を抑制することが可能となる。
【0091】
図８は、第１の実施の形態に係る撮像装置の画素トランジスタの配置例を示す図である。図８においては、読み出し回路２０を共有する４つの画素Ｐを画素Ｐａ～画素Ｐｄとして、２×２画素を図示している。撮像装置１における他の複数の画素Ｐも、図８に示す構成と同様の構成を有し得る。
【0092】
図８に示す例では、画素Ｐａには、画素トランジスタ３０として、増幅トランジスタＡＭＰが設けられる。画素Ｐｂには、画素トランジスタ３０として、選択トランジスタＳＥＬが設けられる。画素Ｐｃには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。また、画素Ｐｄには、画素トランジスタ３０として、ダミートランジスタが設けられる。
【0093】
撮像装置１では、例えば、図８に示す例のように、配線Ｌ３が設けられる。読み出し回路２０を共有する複数の画素Ｐの各々のフローティングディフュージョンＦＤは、配線Ｌ３を介して、読み出し回路２０のトランジスタに電気的に接続される。図８に示す例では、画素Ｐａ～画素Ｐｄの各々のフローティングディフュージョンＦＤは、配線Ｌ３を介して、画素Ｐａの画素トランジスタ３０である増幅トランジスタＡＭＰのゲート電極と電気的に接続される。
【0094】
配線Ｌ３は、４つの画素Ｐａ～画素Ｐｄで共有される配線となる。配線Ｌ３は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属材料を用いて形成される。なお、配線Ｌ３は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）、他の導電材料を用いて構成されてもよい。
【0095】
図９及び図１０は、第１の実施の形態に係る撮像装置の画素トランジスタの別の配置例を示す図である。読み出し回路２０の各トランジスタを、図９又は図１０に示すように配置してもよい。図９に示す例では、読み出し回路２０は、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、リセットトランジスタＲＳＴ、及びトランジスタＦＤＧを有する。
【0096】
図９に示す例では、画素Ｐａは、画素トランジスタ３０として、増幅トランジスタＡＭＰを有する。画素Ｐｂは、画素トランジスタ３０として、選択トランジスタＳＥＬを有する。画素Ｐｃは、画素トランジスタ３０として、リセットトランジスタＲＳＴを有する。また、画素Ｐｄは、画素トランジスタ３０として、トランジスタＦＤＧを有する。
【0097】
読み出し回路２０は、互いに並列接続された複数の増幅トランジスタＡＭＰ（図１０では、増幅トランジスタＡＭＰ１、増幅トランジスタＡＭＰ２）を有していてもよい。図１０に示す例では、画素Ｐａに増幅トランジスタＡＭＰ１が配置され、画素Ｐｂに増幅トランジスタＡＭＰ２が配置される。読み出し回路２０は、互いに並列接続された増幅トランジスタＡＭＰ１，ＡＭＰ２によって画素信号を生成して出力し得る。このため、画素信号に混入するノイズを低減させることが可能となる。
【0098】
【0099】
図１１に示す例では、半導体層１１０の第１面１１Ｓ１側に、配線層１２０が設けられる。半導体層１１０の第２面１１Ｓ２側には、導光部９０が設けられる。光学系からの光が入射する側に導光部９０が設けられ、光が入射する側とは反対側に配線層１２０が設けられる。撮像装置１は、いわゆる裏面照射型の撮像装置である。
【0100】
配線層１２０は、例えば、導体膜および絶縁膜を含み、複数の配線およびビア（ＶＩＡ）等を有する。配線層１２０は、例えば２層以上の配線を含む。配線層１２０は、５層以上の配線を含んでいてもよい。配線層１２０は、複数の配線が絶縁膜を間に積層された構成を有する。配線層１２０の絶縁膜は、層間絶縁膜（層間絶縁層）ともいえる。
【0101】
配線層１２０の配線は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属材料を用いて形成される。配線層１２０の配線は、ポリシリコン（Ｐｏｌｙ－Ｓｉ）、その他の導電材料を用いて構成されてもよい。層間絶縁膜は、例えば、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）等を用いて形成される。
【0102】
半導体層１１０及び配線層１２０には、例えば、上述のように、光電変換部１２、読み出し回路２０等が設けられる。なお、上述した画素駆動部１１１、信号処理部１１２、制御部１１３、及び処理部１１４等は、半導体層１１０とは別の基板、又は、半導体層１１０及び配線層１２０に設けられ得る。
【0103】
トレンチ９１及びトレンチ９２は、隣り合う光電変換部１２の間に設けられ、光電変換部１２間を分離する。トレンチ９１及びトレンチ９２は、半導体層１１０において光電変換部１２を囲むように設けられる。トレンチ９１及びトレンチ９２は、図８等に示すように、平面視において格子状に形成され、複数の光電変換部１２の各々を囲むように配置される。
【0104】
図１１に示す導光部９０は、半導体層１１０の第２面１１Ｓ２と直交する厚さ方向において、半導体層１１０に積層される。導光部９０は、レンズ２１とフィルタ２２を有し、入射する光を半導体層１１０側へ導く。
【0105】
レンズ２１は、例えば、画素Ｐ毎または複数の画素Ｐ毎に、フィルタ２２上に設けられる。レンズ２１には、撮像レンズ等の光学系を介して被写体からの光が入射する。光電変換部１２は、レンズ２１及びフィルタ２２を介して入射する光を光電変換する。
【0106】
撮像装置１には、図１１に示すように、遮光部２３が設けられる。遮光部２３（遮光膜）は、光を遮る部材により構成され、隣り合う複数の画素Ｐの境界に設けられる。遮光部２３（遮光部材）は、例えば、隣り合うフィルタ２２の間に設けられ、隣り合うフィルタ２２の境界に位置し得る。
【0107】
遮光部２３は、例えば、光を遮光する金属材料（アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）等）により構成される。遮光部２３は、光を吸収する材料により構成されてもよい。遮光部２３が設けられることで、周囲の画素Ｐに光が漏れることが抑制される。不要な光が周囲に漏れることを抑制し、混色が生じることを抑制することができる。
【0108】
なお、撮像装置１は、反射防止膜および固定電荷膜を有していてもよい。固定電荷膜は、例えば、半導体層１１０とフィルタ２２との間に設けられる。固定電荷膜は、一例として、金属化合物（金属酸化物、金属窒化物等）により構成される。固定電荷膜は、例えば負の固定電荷を有する膜であり、半導体層１１０の界面における暗電流の発生を抑制する。
【0109】
反射防止膜は、例えば、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ）等の絶縁材料を用いて構成される。反射防止膜は、例えば、半導体層１１０とフィルタ２２との間に設けられ、反射を低減（抑制）する。
【0110】
［作用・効果］
本実施の形態に係る光検出装置は、半導体層（半導体層１１０）と、半導体層に設けられる光電変換素子（光電変換部１２）を有する第１画素（例えば画素Ｐａ）を含む複数の画素と、半導体層において、隣り合う複数の画素の間に設けられるトレンチ（トレンチ９１、トレンチ９２）とを備える。第１画素は、半導体層の第１面側に設けられるトランジスタ（画素トランジスタ３０）と、半導体層の第１面側に設けられる第１導電型の第１半導体領域（半導体領域３５）と、第１半導体領域に電気的に接続される第１コンタクト（コンタクト５５）とを含む。第１半導体領域は、トランジスタに接している。
本実施の形態に係る光検出装置は、半導体層（半導体層１１０）と、半導体層に設けられる光電変換素子（光電変換部１２）を有する第１画素（例えば画素Ｐａ）を含む複数の画素と、半導体層において、隣り合う複数の画素の間に設けられるトレンチ（トレンチ９１、トレンチ９２）とを備える。第１画素は、半導体層の第１面側に設けられるトランジスタ（画素トランジスタ３０）と、半導体層の第１面側に設けられる第１導電型の第１半導体領域（半導体領域３５）と、第１半導体領域に電気的に接続される第１コンタクト（コンタクト５５）とを含む。第１半導体領域は、トランジスタに接している。
【0111】
本実施の形態に係る光検出装置（撮像装置１）では、半導体領域３５は、画素トランジスタ３０に接している。半導体領域３５は、画素トランジスタ３０のソース領域又はドレイン領域である半導体領域３３に接して設けられる。このため、撮像装置１は、画素の微細化に有利な構造を有することができる。画素トランジスタのサイズを大きくすることができ、画素トランジスタの特性を向上させることが可能となる。微細化に有利な光検出装置を実現することが可能となる。
【0112】
次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【0113】
（１－１．変形例１）
図１２は、本開示の変形例１に係る撮像装置の画素の平面構成の一例を示す図である。図１３は、撮像装置の画素の断面構成の一例を説明するための図である。図１３は、図１２に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。
図１２は、本開示の変形例１に係る撮像装置の画素の平面構成の一例を示す図である。図１３は、撮像装置の画素の断面構成の一例を説明するための図である。図１３は、図１２に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。
【0114】
本変形例に係る撮像装置１では、図１２及び図１３に示すように、導体領域３６が設けられる。導体領域３６は、半導体領域３５の周囲に設けられる。導体領域３６の少なくとも一部は、半導体領域３５に接して設けられる。導体領域３６は、半導体層１１０の第１面１１Ｓ１側において、半導体領域３５に隣り合って形成される。図１３に示す例では、導体領域３６は、トレンチ９１，９２内部の上方に位置している。
【0115】
導体領域３６は、例えば、不純物がドープ（添加）されたポリシリコンにより構成される。なお、導体領域３６（導電部）は、他の導電材料（例えば金属材料など）を用いて構成されてもよい。導体領域３６は、例えば、ウェル２５の不純物濃度よりも高い不純物濃度を有している。
【0116】
コンタクト５５は、導体領域３６の上に設けられる。コンタクト５５は、導体領域３６を介して、半導体領域３５及びウェル２５に電気的に接続される。本変形例に係る撮像装置１では、導体領域３６を介して、ウェル２５内に設けられた半導体領域３５とコンタクト５５とが電気的に接続される。このため、コンタクト５５と電気的に接続するために必要な半導体領域３５の不純物濃度を低減することが可能となる。
【0117】
半導体領域３５の不純物濃度を低減することで、半導体領域３５と画素トランジスタ３０のソース領域又はドレイン領域（図１３では半導体領域３３）の間における電界（電位勾配）を小さくすることが可能となる。このため、画素トランジスタ３０に欠陥が生じることを抑制することができる。画素信号に混入するノイズが増大することを防ぐことが可能となる。
【0118】
図１４は、変形例１に係る撮像装置の平面構成の一例を示す図である。図１５は、撮像装置の断面構成の一例を説明するための図である。図１４及び図１５に示す例のように、導体領域３６を設けるようにしてもよい。導体領域３６の少なくとも一部は、隣り合う複数の画素Ｐの境界に設けられる。
【0119】
隣り合う複数の画素Ｐの各々の半導体領域３３は、共通の導体領域３６を介して、コンタクト５５に電気的に接続される。導体領域３６は、上述のように、半導体層１１０内に設けられる。図１３、図１５等に示す例では、導体領域３６は、トレンチ９１内の上方に配置される。このため、撮像装置１において不要な寄生容量が生じることを防ぐことが可能となる。例えば、読み出し回路２０のトランジスタに、不要な寄生容量が付加されることを回避することが可能となる。
【0120】
図１６及び図１７は、変形例１に係る撮像装置の画素の断面構成の別の例を説明するための図である。図１６に示すように、導体領域３６を、半導体層１１０の第１面１１Ｓ１上に設けるようにしてもよい。図１６に示す例では、導体領域３６は、配線層１２０内に設けられる。なお、図１７に示す例のように、導体領域３６の一部が、半導体層１１０内に設けられていてもよい。導体領域３６の一部が、トレンチ９１内に形成されていてもよい。
【0121】
（１－２．変形例２）
図１８は、変形例２に係る撮像装置の画素の平面構成の一例を示す図である。図１９は、変形例２に係る撮像装置の平面構成の一例を説明するための図である。撮像装置１は、図１８及び図１９に示すように、半導体領域３７を有していてもよい。半導体領域３７は、半導体層１１０において、フローティングディフュージョンＦＤの周囲に設けられる。
図１８は、変形例２に係る撮像装置の画素の平面構成の一例を示す図である。図１９は、変形例２に係る撮像装置の平面構成の一例を説明するための図である。撮像装置１は、図１８及び図１９に示すように、半導体領域３７を有していてもよい。半導体領域３７は、半導体層１１０において、フローティングディフュージョンＦＤの周囲に設けられる。
【0122】
半導体領域３７は、一例として、不純物がドープされたポリシリコンにより構成される。なお、半導体領域３７は、他の導電材料を用いて構成されてもよい。半導体領域３７の少なくとも一部は、フローティングディフュージョンＦＤに接して設けられる。
【0123】
読み出し回路２０を共有する複数の画素Ｐ（図１９では画素Ｐａ～画素Ｐｄ）の各々のフローティングディフュージョンＦＤは、半導体領域３７を介して、互いに電気的に接続される。画素Ｐａ～画素Ｐｄの各々のフローティングディフュージョンＦＤは、半導体領域３７を介して、読み出し回路２０の増幅トランジスタＡＭＰ、リセットトランジスタＲＳＴ等と電気的に接続される。
【0124】
（１－３．変形例３）
図２０は、変形例３に係る撮像装置の画素の平面構成の一例を示す図である。図２１は、撮像装置の画素の断面構成の一例を説明するための図である。図２１は、図２０に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。
図２０は、変形例３に係る撮像装置の画素の平面構成の一例を示す図である。図２１は、撮像装置の画素の断面構成の一例を説明するための図である。図２１は、図２０に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。
【0125】
半導体領域３５は、画素Ｐにおいて、画素トランジスタ３０のゲート電極４２及びゲート絶縁膜４１の少なくとも一方に隣接するように設けられてもよい。図２０及び図２１に示す例では、半導体領域３５は、半導体層１１０の第１面１１Ｓ１側において、画素トランジスタ３０のゲート絶縁膜４１及びゲート電極４２に隣接するように配置される。なお、本開示において「隣接する」とは、接していない場合を含む。「隣接する」とは、直接に接している場合、自然酸化膜等を介して隣り合っている場合を含む。
【0126】
本変形例の場合も、撮像装置１は、微細化に有利な構造を有することができる。半導体領域３５と画素トランジスタ３０とが離れて配置される場合と比較して、画素Ｐにおいてトランジスタ等を配置する領域の面積を増やすことができる。画素Ｐに配置する画素トランジスタ３０のサイズを大きくすることができ、読み出し回路２０の増幅トランジスタＡＭＰ等の特性を向上させることが可能となる。
【0127】
図２２は、変形例３に係る撮像装置の画素の平面構成の別の例を示す図である。図２３及び図２４は、撮像装置の画素の断面構成の別の例を説明するための図である。図２３及び図２４は、それぞれ、図２２に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。撮像装置１は、図２２及び図２３に示すように、コンタクト５５と半導体領域３５とを電気的に接続する導体領域３６を有していてもよい。なお、導体領域３６は、図２４に示す例のように、半導体層１１０の上に形成されてもよい。導体領域３６の一部を、半導体層１１０内に設けるようにしてもよい。
【0128】
図２５は、変形例３に係る撮像装置の画素の平面構成の別の例を示す図である。図２６及び図２７は、撮像装置の画素の断面構成の別の例を説明するための図である。図２６及び図２７は、それぞれ、図２５に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。撮像装置１は、図２５及び図２６に示すように、複数の画素Ｐの各々のフローティングディフュージョンＦＤを電気的に接続する半導体領域３７を有していてもよい。なお、半導体領域３７は、図２７に示す例のように、半導体層１１０の上に形成されてもよい。半導体領域３７の一部は、半導体層１１０内に設けられてもよい。
【0129】
（１－４．変形例４）
上述した実施の形態では、画素Ｐのトランジスタの配置例について説明したが、トランジスタの配置は上述した例に限らない。また、読み出し回路２０の構成は、上述した例に限られず、適宜変更可能である。
上述した実施の形態では、画素Ｐのトランジスタの配置例について説明したが、トランジスタの配置は上述した例に限らない。また、読み出し回路２０の構成は、上述した例に限られず、適宜変更可能である。
【0130】
図２８～図３５は、変形例４に係る撮像装置の画素トランジスタの配置例を説明するための図である。図２８～図３５は、２×４画素が１つの読み出し回路２０を共有する場合の例を示している。図２８～図３５においては、読み出し回路２０を共有する８つの画素Ｐを画素Ｐａ～画素Ｐｈとして、２×４画素を図示している。
【0131】
読み出し回路２０は、互いに並列接続された複数の増幅トランジスタＡＭＰ（増幅トランジスタＡＭＰ１～増幅トランジスタＡＭＰ６等）を有していてもよい。また、読み出し回路２０は、互いに並列接続された複数の選択トランジスタＳＥＬ（例えば選択トランジスタＳＥＬ１、選択トランジスタＳＥＬ２）を有していてもよい。
【0132】
例えば、図２８に示す例では、画素Ｐａには、画素トランジスタ３０として、増幅トランジスタＡＭＰ１が設けられる。画素Ｐｂには、画素トランジスタ３０として、増幅トランジスタＡＭＰ２が設けられる。画素Ｐｃには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。また、画素Ｐｄには、画素トランジスタ３０として、選択トランジスタＳＥＬが設けられる。
【0133】
また、図２８に示す例では、画素Ｐｅには、画素トランジスタ３０として、トランジスタＦＤＧが設けられる。画素Ｐｆ～画素Ｐｈには、それぞれ、画素トランジスタ３０として、ダミートランジスタが設けられる。
【0134】
図２９に示す例では、画素Ｐａには、画素トランジスタ３０として、増幅トランジスタＡＭＰ１が設けられる。画素Ｐｂには、画素トランジスタ３０として、増幅トランジスタＡＭＰ２が設けられる。画素Ｐｃには、画素トランジスタ３０として、選択トランジスタＳＥＬ１が設けられる。また、画素Ｐｄには、画素トランジスタ３０として、選択トランジスタＳＥＬ２が設けられる。
【0135】
また、図２９に示す例では、画素Ｐｅ，Ｐｇ，Ｐｈには、それぞれ、画素トランジスタ３０として、ダミートランジスタが設けられる。画素Ｐｆには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。
【0136】
図３０に示す例では、画素Ｐｅには、画素トランジスタ３０として、トランジスタＦＤＧが設けられる。画素Ｐｆには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。画素Ｐｇ及び画素Ｐｈには、それぞれ、画素トランジスタ３０として、ダミートランジスタが設けられる。
【0137】
図３１に示す例では、画素Ｐｅには、画素トランジスタ３０として、選択トランジスタＳＥＬ３が設けられる。画素Ｐｆには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。画素Ｐｇには、画素トランジスタ３０として、増幅トランジスタＡＭＰ３が設けられる。画素Ｐｈには、画素トランジスタ３０として、ダミートランジスタが設けられる。なお、図３２に示すように、画素Ｐｈの画素トランジスタ３０として、トランジスタＦＤＧを配置してもよい。
【0138】
図３３に示す例では、画素Ｐａには、画素トランジスタ３０として、増幅トランジスタＡＭＰ１が設けられる。画素Ｐｂには、画素トランジスタ３０として、選択トランジスタＳＥＬ１が設けられる。画素Ｐｃには、画素トランジスタ３０として、増幅トランジスタＡＭＰ２が設けられる。また、画素Ｐｄには、画素トランジスタ３０として、ダミートランジスタが設けられる。
【0139】
また、図３３に示す例では、画素Ｐｅには、画素トランジスタ３０として、増幅トランジスタＡＭＰ３が設けられる。画素Ｐｆには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。画素Ｐｇには、画素トランジスタ３０として、増幅トランジスタＡＭＰ４が設けられる。画素Ｐｈには、画素トランジスタ３０として、選択トランジスタＳＥＬ２が設けられる。なお、図３４に示すように、画素Ｐｄの画素トランジスタ３０として、トランジスタＦＤＧを配置してもよい。
【0140】
図３５に示す例では、画素Ｐａには、画素トランジスタ３０として、増幅トランジスタＡＭＰ１が設けられる。画素Ｐｂには、画素トランジスタ３０として、選択トランジスタＳＥＬが設けられる。画素Ｐｃには、画素トランジスタ３０として、増幅トランジスタＡＭＰ２が設けられる。また、画素Ｐｄには、画素トランジスタ３０として、増幅トランジスタＡＭＰ５が設けられる。
【0141】
また、図３５に示す例では、画素Ｐｅには、画素トランジスタ３０として、増幅トランジスタＡＭＰ３が設けられる。画素Ｐｆには、画素トランジスタ３０として、増幅トランジスタＡＭＰ６が設けられる。また、画素Ｐｇには、画素トランジスタ３０として、増幅トランジスタＡＭＰ４が設けられる。画素Ｐｈには、画素トランジスタ３０として、リセットトランジスタＲＳＴが設けられる。
【0142】
＜２．第２の実施の形態＞
次に、本開示の第２の実施の形態について説明する。以下では、上述した実施の形態と同様の構成部分については同一の符号を付し、適宜説明を省略する。
次に、本開示の第２の実施の形態について説明する。以下では、上述した実施の形態と同様の構成部分については同一の符号を付し、適宜説明を省略する。
【0143】
図３６は、本開示の第２の実施の形態に係る撮像装置の画素の配置例を示す図である。撮像装置１の画素Ｐは、複数の光電変換部１２（図３６に示す例では、光電変換部１２ａ、光電変換部１２ｂ）を有する。光電変換部１２ｂは、光電変換部１２ａの隣に設けられる。光電変換部１２ａを有する画素と、光電変換部１２ｂを有する画素とが設けられるともいえる。
【0144】
本実施の形態では、複数の光電変換部１２、例えば２つの光電変換部１２（光電変換部１２ａ、光電変換部１２ｂ）に対して、１つのレンズ２１（レンズ部）が設けられる。光電変換部１２ａ及び光電変換部１２ｂによって、撮像レンズ等の光学系の互いに異なる領域を通過した光が受光され、瞳分割が行われる。
【0145】
光電変換部１２ａで光電変換された電荷に基づく第１の画素信号と、光電変換部１２ｂで光電変換された電荷に基づく第２の画素信号とを用いることで、位相差データ（位相差情報）を得ることができる。位相差データを用いることで、位相差ＡＦ（Auto Focus）を行うことができる。
【0146】
読み出し回路２０は、読み出し回路２０を共有する各画素Ｐの第１の画素信号と第２の画素信号とを出力可能に構成される。また、読み出し回路２０は、光電変換部１２ａで変換された電荷と光電変換部１２ｂで変換された電荷とを加算した電荷に応じた画素信号を読み出し得る。
【0147】
図３７は、第２の実施の形態に係る撮像装置の画素の平面構成の一例を示す図である。撮像装置１の画素Ｐは、転送トランジスタＴＲａ，ＴＲｂと、フローティングディフュージョンＦＤａ，ＦＤｂと、画素トランジスタ３０ａ，３０ｂと、半導体領域３５を含んで構成される。
【0148】
転送トランジスタＴＲａは、光電変換部１２ａで光電変換された電荷をフローティングディフュージョンＦＤａに転送可能に構成される。転送トランジスタＴＲｂは、光電変換部１２ｂで光電変換された電荷をフローティングディフュージョンＦＤｂに転送可能に構成される。フローティングディフュージョンＦＤａは、光電変換部１２ａで光電変換された電荷を蓄積し得る。また、フローティングディフュージョンＦＤｂは、光電変換部１２ｂで光電変換された電荷を蓄積し得る。
【0149】
読み出し回路２０は、例えば、フローティングディフュージョンＦＤａに蓄積された電荷に基づく画素信号、フローティングディフュージョンＦＤｂに蓄積された電荷に基づく画素信号等を出力可能に構成される。また、例えば、読み出し回路２０は、フローティングディフュージョンＦＤａに蓄積された電荷と、フローティングディフュージョンＦＤｂに蓄積された電荷とを加算した電荷に応じた画素信号を出力可能に構成される。
【0150】
画素トランジスタ３０ａ及び画素トランジスタ３０ｂは、例えば、読み出し回路２０のトランジスタである。半導体領域３２ａ及び半導体領域３３ａは、画素トランジスタ３０ａのソース領域及びドレイン領域である。半導体領域３２ａ，３３ａの一方は、画素トランジスタ３０ａのソース領域であり、半導体領域３２ａ，３３ａの他方は、画素トランジスタ３０ａのドレイン領域である。
【0151】
また、半導体領域３２ｂ及び半導体領域３３ｂは、画素トランジスタ３０ｂのソース領域及びドレイン領域である。半導体領域３２ｂ，３３ｂの一方は、画素トランジスタ３０ｂのソース領域であり、半導体領域３２ｂ，３３ｂの他方は、画素トランジスタ３０ｂのドレイン領域である。
【0152】
画素トランジスタ３０ａ，３０ｂは、それぞれ、増幅トランジスタＡＭＰ、選択トランジスタＳＥＬ、トランジスタＦＤＧ、又はリセットトランジスタＲＳＴ等として用いられる。なお、一部の画素Ｐの画素トランジスタ３０ａ又は画素トランジスタ３０ｂは、ダミートランジスタであってもよい。読み出し回路２０は、画素トランジスタ３０ａ又は画素トランジスタ３０ｂとして、ダミートランジスタを含んでいてもよい。
【0153】
本実施の形態に係る撮像装置１では、半導体領域３５は、画素トランジスタ３０ａ及び画素トランジスタ３０ｂに接して設けられる。半導体領域３５は、例えば、画素Ｐにおいて、画素トランジスタ３０ａのソース領域又はドレイン領域と、画素トランジスタ３０ｂのソース領域又はドレイン領域に接して配置される。
【0154】
図３７に示す例では、半導体領域３５は、画素トランジスタ３０ａの半導体領域３３ａと、画素トランジスタ３０ｂの半導体領域３３ｂに接して設けられる。なお、半導体領域３５は、半導体領域３２ａ，３２ｂに接して設けられてもよい。半導体領域３５は、画素トランジスタ３０ａ，３０ｂの各々のゲートに隣接するように設けられてもよい。
【0155】
このように、本実施の形態では、半導体領域３５は、画素トランジスタ３０ａ及び画素トランジスタ３０ｂに接して設けられる。このため、撮像装置１は、微細化に有利な構造を有することができる。半導体領域３５と画素トランジスタ３０ａ，３０ｂとが離れて設けられる場合と比較して、画素Ｐにおいてトランジスタ等を配置する領域の面積を増やすことができる。画素Ｐに配置するトランジスタのサイズを大きくすることが可能となる。
【0156】
図３８は、第２の実施の形態に係る撮像装置の画素の平面構成の別の例を示す図である。図３８に示す例のように、光電変換部１２ａ，１２ｂに対して、１つの画素トランジスタ３０を設けるようにしてもよい。画素トランジスタ３０は、例えば、読み出し回路２０のトランジスタであり、画素Ｐ毎に配置される。なお、一部の画素Ｐの画素トランジスタ３０は、ダミートランジスタであってもよい。
【0157】
半導体領域３５は、例えば、画素Ｐにおいて、画素トランジスタ３０のソース領域又はドレイン領域に接して設けられる。図３８に示す例では、半導体領域３５は、画素トランジスタ３０の半導体領域３３に接して設けられる。この場合も、画素Ｐに配置するトランジスタのサイズを大きくすることができ、読み出し回路２０の増幅トランジスタＡＭＰ等の特性を向上させることが可能となる。
【0158】
特に微細画素における面積効率を向上させることができ、画素トランジスタ３０のサイズを大きくすることができる。このため、読み出し回路２０のトランジスタの特性を向上させることが可能となる。画素信号の品質が低下することを抑制することができ、画像の画質低下を抑制することが可能となる。
【0159】
［作用・効果］
本実施の形態に係る光検出装置は、半導体層（半導体層１１０）と、光電変換素子を有する第１画素を含む複数の画素と、トレンチ（トレンチ９１、トレンチ９２）とを備える。第１画素は、トランジスタ（画素トランジスタ３０）と、第１導電型の第１半導体領域（半導体領域３５）と、第１コンタクト（コンタクト５５）とを含む。第１半導体領域は、トランジスタに接している。光検出装置は、光が入射するレンズ（レンズ２１）を有する。光検出装置は、光電変換素子として、レンズを透過した光を光電変換する第１光電変換素子（光電変換部１２ａ）と、第１光電変換素子の隣に設けられ、レンズを透過した光を光電変換する第２光電変換素子（光電変換部１２ｂ）とを有する。
本実施の形態に係る光検出装置は、半導体層（半導体層１１０）と、光電変換素子を有する第１画素を含む複数の画素と、トレンチ（トレンチ９１、トレンチ９２）とを備える。第１画素は、トランジスタ（画素トランジスタ３０）と、第１導電型の第１半導体領域（半導体領域３５）と、第１コンタクト（コンタクト５５）とを含む。第１半導体領域は、トランジスタに接している。光検出装置は、光が入射するレンズ（レンズ２１）を有する。光検出装置は、光電変換素子として、レンズを透過した光を光電変換する第１光電変換素子（光電変換部１２ａ）と、第１光電変換素子の隣に設けられ、レンズを透過した光を光電変換する第２光電変換素子（光電変換部１２ｂ）とを有する。
【0160】
本実施の形態に係る光検出装置（撮像装置１）では、半導体領域３５は、画素トランジスタ３０に接している。このため、撮像装置１は、画素の微細化に有利な構造を有することができる。画素トランジスタのサイズを大きくすることができ、画素トランジスタの特性を向上させることが可能となる。微細化に有利な光検出装置を実現することが可能となる。
【0161】
次に、本開示の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【0162】
（２－１．変形例５）
図３９は、本開示の変形例５に係る撮像装置の画素の平面構成の一例を示す図である。図４０は、撮像装置の画素の断面構成の一例を説明するための図である。図４０は、図３９に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。
図３９は、本開示の変形例５に係る撮像装置の画素の平面構成の一例を示す図である。図４０は、撮像装置の画素の断面構成の一例を説明するための図である。図４０は、図３９に示したＡ－Ａ’線の方向における画素の構成例を模式的に示している。
【0163】
撮像装置１では、図３９及び図４０に示すように、コンタクト５５と半導体領域３５とを電気的に接続する導体領域３６を有していてもよい。コンタクト５５は、導体領域３６を介して、画素トランジスタ３０ａの半導体領域３３ａと、画素トランジスタ３０ｂの半導体領域３３ｂに電気的に接続される。
【0164】
導体領域３６は、例えば、半導体層１１０内に設けられる。導体領域３６は、一例として、不純物がドープされたポリシリコンにより構成される。なお、導体領域３６は、他の導電材料を用いて構成されてもよい。
【0165】
導体領域３６は、図４１に示す例のように、半導体層１１０の上に形成されてもよい。導体領域３６の一部を、半導体層１１０内に設けるようにしてもよい。また、撮像装置１では、図４２に示す例のように、画素Ｐ毎に、１つの画素トランジスタ３０と、導体領域３６とが設けられてもよい。
【0166】
導体領域３６は、例えば、第１の実施の形態の場合と同様に、隣り合う複数の画素Ｐに対して設けられてもよい。複数の画素Ｐの各々の半導体領域３３は、共通の導体領域３６を介して、互いに電気的に接続される。なお、複数の画素Ｐの各々の半導体領域３２が、共通の導体領域３６を介して、互いに電気的に接続されていてもよい。
【0167】
（２－２．変形例６）
図４３Ａ及び図４３Ｂは、変形例６に係る撮像装置の画素の構成例を説明するための図である。撮像装置１は、図４３Ａ又は図４３Ｂに示す例のように、分離部９５を有していてもよい。分離部９５は、例えば、トレンチを含んで構成される。分離部９５は、半導体層１１０において光電変換部１２ａと光電変換部１２ｂとの間に設けられる。なお、分離部９５は、絶縁材料を用いて構成されてもよいし、イオン注入によって形成された半導体領域によって構成されてもよい。分離部９５は、ｐ型の半導体領域またはｎ型の半導体領域により構成され得る。
図４３Ａ及び図４３Ｂは、変形例６に係る撮像装置の画素の構成例を説明するための図である。撮像装置１は、図４３Ａ又は図４３Ｂに示す例のように、分離部９５を有していてもよい。分離部９５は、例えば、トレンチを含んで構成される。分離部９５は、半導体層１１０において光電変換部１２ａと光電変換部１２ｂとの間に設けられる。なお、分離部９５は、絶縁材料を用いて構成されてもよいし、イオン注入によって形成された半導体領域によって構成されてもよい。分離部９５は、ｐ型の半導体領域またはｎ型の半導体領域により構成され得る。
【0168】
（２－３．変形例７）
図４４及び図４５は、変形例７に係る撮像装置の画素の平面構成の一例を示す図である。撮像装置１では、図４４又は図４５に示すように、複数のフローティングディフュージョンＦＤを電気的に接続する半導体領域３７を有していてもよい。例えば、フローティングディフュージョンＦＤａと、フローティングディフュージョンＦＤｂは、半導体領域３７を介して、互いに電気的に接続される。
図４４及び図４５は、変形例７に係る撮像装置の画素の平面構成の一例を示す図である。撮像装置１では、図４４又は図４５に示すように、複数のフローティングディフュージョンＦＤを電気的に接続する半導体領域３７を有していてもよい。例えば、フローティングディフュージョンＦＤａと、フローティングディフュージョンＦＤｂは、半導体領域３７を介して、互いに電気的に接続される。
【0169】
半導体領域３７は、例えば、半導体層１１０内に設けられる。半導体領域３７は、一例として、不純物がドープされたポリシリコンにより構成される。なお、半導体領域３７は、他の導電材料を用いて構成されてもよい。半導体領域３７は、半導体層１１０の上に形成されてもよい。半導体領域３７の一部を、半導体層１１０内に設けるようにしてもよい。
【0170】
また、半導体領域３７は、例えば、第１の実施の形態の場合と同様に、隣り合う複数の画素Ｐに対して設けられてもよい。複数の画素Ｐの各々のフローティングディフュージョンＦＤは、共通の半導体領域３７を介して、互いに電気的に接続される。
【0171】
（２－４．変形例８）
図４６及び図４７は、変形例８に係る撮像装置の画素の平面構成の一例を示す図である。半導体領域３５は、画素Ｐにおいて、隣り合う複数の画素トランジスタ３０の各々のゲート電極及びゲート絶縁膜の少なくとも一方に隣接するように設けられてもよい。半導体領域３５は、例えば、半導体層１１０の第１面１１Ｓ１側において、画素トランジスタ３０ａ，３０ｂのゲート電極及びゲート絶縁膜の少なくとも一方に隣接するように配置され得る。
図４６及び図４７は、変形例８に係る撮像装置の画素の平面構成の一例を示す図である。半導体領域３５は、画素Ｐにおいて、隣り合う複数の画素トランジスタ３０の各々のゲート電極及びゲート絶縁膜の少なくとも一方に隣接するように設けられてもよい。半導体領域３５は、例えば、半導体層１１０の第１面１１Ｓ１側において、画素トランジスタ３０ａ，３０ｂのゲート電極及びゲート絶縁膜の少なくとも一方に隣接するように配置され得る。
【0172】
図４６又は図４７に示す例では、半導体領域３５は、画素トランジスタ３０ａのゲート電極及びゲート絶縁膜の少なくとも一方と、画素トランジスタ３０ｂのゲート電極及びゲート絶縁膜の少なくとも一方とに隣接するように配置される。このため、撮像装置１は、微細化に有利な構造を有することができる。
【0173】
本変形例では、半導体領域３５と画素トランジスタ３０とが離れて配置される場合と比較して、画素Ｐにおいてトランジスタ等を配置する領域の面積を増やすことができる。画素Ｐに配置するトランジスタのサイズを大きくすることができ、読み出し回路２０の増幅トランジスタＡＭＰ等の特性を向上させることが可能となる。
【0174】
また、図４７に示すように、半導体領域３５を、画素トランジスタ３０ａのソース領域又はドレイン領域である半導体領域３２ａと、画素トランジスタ３０ｂのソース領域又はドレイン領域である半導体領域３２ｂとの間に設けるようにしてもよい。コンタクト５５と画素トランジスタ３０ａ，３０ｂのチャネル領域との距離を確保することができる。
【0175】
コンタクト５５をチャネル領域から離す（遠ざける）ことで、画素トランジスタ３０ａ，３０ｂに対して悪影響を及ぼすことを防ぐことができる。画素トランジスタ３０ａ，３０ｂの特性が悪化することを抑制することが可能となる。ノイズが画素信号に混入することを抑制し、位相差検出の精度が低下することを抑制することが可能となる。また、画像の画質低下を抑制することが期待できる。さらに、コンタクト５５をチャネル領域から離すことで、チャネル領域と半導体領域３５とが接する部分付近の不純物濃度を低くすることもできる。これによって強電界の発生を緩和した設計が可能となる。
【0176】
（２－５．変形例９）
図４８は、変形例９に係る撮像装置の画素の平面構成の一例を説明するための図である。図４９は、撮像装置の画素の断面構成の一例を説明するための図である。図４９は、図４８に示したＡ－Ａ’線の方向における画素の構成例を示している。撮像装置１は、図４８に示すように、領域２０１と領域２０５とに設けられるトレンチ２１０を有する。
図４８は、変形例９に係る撮像装置の画素の平面構成の一例を説明するための図である。図４９は、撮像装置の画素の断面構成の一例を説明するための図である。図４９は、図４８に示したＡ－Ａ’線の方向における画素の構成例を示している。撮像装置１は、図４８に示すように、領域２０１と領域２０５とに設けられるトレンチ２１０を有する。
【0177】
トレンチ２１０は、例えば、上述したトレンチ９１，９２、分離部９５ａ、分離部９５ｂ等を含む。分離部９５ａ及び分離部９５ｂは、上述した分離部９５と同様の構成を有し、それぞれトレンチを含んで構成される。トレンチ９１，９２、分離部９５ａ、及び分離部９５ｂの一部又は全部は、トレンチ２１０として一体的に構成されていてもよい。
【0178】
領域２０１は、トレンチ９１，９２を有する領域であり、画素と隣接する画素とを分離する。領域２０５は、図４８に示すように、分離部９５ａを有する領域２０２と、分離部９５ｂを有する領域２０３とを含む。領域２０２及び領域２０３では、分離部９５ａ，９５ｂが設けられ、平面視において光電変換部１２ａと光電変換部１２ｂが遮られる。
【0179】
分離部９５ａは、隣り合う複数のフローティングディフュージョンＦＤの間と、隣り合う複数の光電変換部１２の間とに設けられる。図４８及び図４９に示す例では、分離部９５ａは、フローティングディフュージョンＦＤａとフローティングディフュージョンＦＤｂとの間、及び、光電変換部１２ａと光電変換部１２ｂとの間に形成される。
【0180】
分離部９５ｂは、隣り合う複数の画素トランジスタ３０の間と、隣り合う複数の光電変換部１２の間とに設けられる。図４８及び図４９に示す例では、分離部９５ｂは、画素トランジスタ３０ａと画素トランジスタ３０ｂとの間、及び、光電変換部１２ａと光電変換部１２ｂとの間に形成される。
【0181】
半導体領域３５は、図４８に示すように、平面視において、分離部９５ａと分離部９５ｂとの間に設けられる。半導体領域３５は、第１部分６１と、第２部分６２とを有する。第１部分６１は、平面視において、画素トランジスタ３０ａ及び画素トランジスタ３０ｂと水平方向（Ｘ軸方向）に接する。
【0182】
また、第２部分６２は、第１部分６１と垂直方向（Ｙ軸方向）に接する。コンタクト５５は、半導体領域３５の第２部分６２に設けられる。コンタクト５５は、第２部分６２上に設けられている。第１部分６１は、例えば、第２部分６２の不純物濃度よりも低い不純物濃度を有している。
【0183】
半導体領域３５は、画素トランジスタ３０ａのゲート絶縁膜及びゲート電極の少なくとも一方と、画素トランジスタ３０ｂのゲート絶縁膜及びゲート電極の少なくとも一方とに隣接するように設けられる。このため、撮像装置１は、微細化に有利な構造を有することができる。
【0184】
半導体領域３５は分離部９５ａと分離部９５ｂとの間に位置し、コンタクト５５は画素トランジスタ３０ａ，３０ｂの各々のチャネル領域から離れている。このため、ノイズが画素信号に混入することを抑制し、位相差検出の精度が低下することを抑制することができる。また、画像の画質低下を抑制することが期待できる。さらに、コンタクト５５をチャネル領域から離すことで、チャネル領域と半導体領域３５とが接する部分付近の不純物濃度を低くすることもできる。これにより、強電界の発生を緩和した設計が可能となる。
【0185】
また、上述したように、第１部分６１は、コンタクト５５に接続される第２部分６２の不純物濃度よりも低い不純物濃度を有する。第１部分６１の不純物濃度を低くすることで、半導体領域３５の第１部分６１とチャネル領域の間において強電界が生じることを抑制することができる。このため、画素信号に混入するノイズを低減させることが期待できる。
【0186】
本変形例に係る光検出装置は、半導体層に設けられた第１画素（画素Ｐ）と、第１画素と隣接する画素とを分離する第１領域（領域２０１）と、第１画素内に設けられた光電変換素子が平面視で遮られた第２領域（領域２０３，２０３を含む領域２０５）とを有するトレンチ（トレンチ２１０）とを備える。第２領域（領域２０２）は、平面視で第１画素に設けられた第１フローティングディフュージョン領域と第２フローティングディフュージョン領域との間に第１分離部（分離部９５ａ）を有する。第２領域（領域２０３）は、平面視で第１画素に設けられた第１トランジスタと第２トランジスタとの間に第２分離部（分離部９５ｂ）を有する。第１画素は、第１導電型の第１半導体領域（半導体領域３５）と、第１半導体領域に電気的に接続される第１コンタクト（コンタクト５５）とを含む。平面視で第１分離部と第２分離部との間に第１半導体領域が設けられる。第１半導体領域は、第１トランジスタと第２トランジスタに接している。
【0187】
本実施の形態に係る光検出装置（撮像装置１）では、半導体領域３５は、画素トランジスタ３０ａ，３０ｂに接している。このため、撮像装置１は、画素の微細化に有利な構造を有することができる。画素トランジスタのサイズを大きくすることができ、画素トランジスタの特性を向上させることが可能となる。微細化に有利な光検出装置を実現することが可能となる。
【0188】
なお、図５０に示すように、半導体領域３５は、画素トランジスタ３０ａのソース領域又はドレイン領域である半導体領域３２ａと、画素トランジスタ３０ｂのソース領域又はドレイン領域である半導体領域３２ｂに接して設けてられてもよい。また、半導体領域３５は、画素トランジスタ３０ａの半導体領域３３ａと、画素トランジスタ３０ｂの半導体領域３３ｂとに接して設けられてもよい。
【0189】
（２－６．変形例１０）
図５１～図５３は、変形例１０に係る撮像装置の画素の平面構成の一例を示す図である。撮像装置１の各画素Ｐは、図５１に示す構成を有していてもよい。光電変換部１２ａ，１２ｂに対して、１つの画素トランジスタ３０と、半導体領域３５とが設けられてもよい。また、撮像装置１は、図５２に示すように、コンタクト５５と半導体領域３５とを電気的に接続する導体領域３６を有していてもよい。図５３に示す例のように、撮像装置１は、複数のフローティングディフュージョンＦＤを電気的に接続する半導体領域３７を有していてもよい。
図５１～図５３は、変形例１０に係る撮像装置の画素の平面構成の一例を示す図である。撮像装置１の各画素Ｐは、図５１に示す構成を有していてもよい。光電変換部１２ａ，１２ｂに対して、１つの画素トランジスタ３０と、半導体領域３５とが設けられてもよい。また、撮像装置１は、図５２に示すように、コンタクト５５と半導体領域３５とを電気的に接続する導体領域３６を有していてもよい。図５３に示す例のように、撮像装置１は、複数のフローティングディフュージョンＦＤを電気的に接続する半導体領域３７を有していてもよい。
【0190】
＜３．適用例＞
上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図５４は、電子機器１０００の概略構成を表したものである。
上記撮像装置１等は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図５４は、電子機器１０００の概略構成を表したものである。
【0191】
電子機器１０００は、例えば、レンズ群１００１と、撮像装置１と、ＤＳＰ（Digital Signal Processor）回路１００２と、フレームメモリ１００３と、表示部１００４と、記録部１００５と、操作部１００６と、電源部１００７とを有し、バスライン１００８を介して相互に接続されている。
【0192】
レンズ群１００１は、被写体からの入射光（像光）を取り込んで撮像装置１の撮像面上に結像するものである。撮像装置１は、レンズ群１００１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００２に供給する。
【0193】
ＤＳＰ回路１００２は、撮像装置１から供給される信号を処理する信号処理回路である。ＤＳＰ回路１００２は、撮像装置１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、ＤＳＰ回路１００２により処理された画像データをフレーム単位で一時的に保持するものである。
【0194】
表示部１００４は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像装置１で撮像された動画または静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
【0195】
操作部１００６は、ユーザによる操作に従い、電子機器１０００が所有する各種の機能についての操作信号を出力する。電源部１００７は、ＤＳＰ回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５および操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給するものである。
【0196】
＜４．応用例＞
（移動体への応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
（移動体への応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0197】
図５５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0198】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図５５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【0199】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0200】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0201】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0202】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【0203】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0204】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【0205】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0206】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0207】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図５５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0208】
図５６は、撮像部１２０３１の設置位置の例を示す図である。
【0209】
図５６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0210】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0211】
なお、図５６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0212】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0213】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0214】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0215】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0216】
以上、本開示に係る技術が適用され得る移動体制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、例えば、撮像装置１等は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、高精細な撮影画像を得ることが可能となる。移動体制御システムにおいて撮影画像を利用した高精度な制御を行うことが可能となる。
【0217】
（内視鏡手術システムへの応用例）
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
【0218】
図５７は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
【0219】
図５７では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
【0220】
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
【0221】
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
【0222】
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
【0223】
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
【0224】
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
【0225】
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
【0226】
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
【0227】
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
【0228】
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
【0229】
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
【0230】
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
【0231】
【0232】
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
【0233】
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
【0234】
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
【0235】
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
【0236】
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
【0237】
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
【0238】
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
【0239】
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
【0240】
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
【0241】
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
【0242】
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
【0243】
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
【0244】
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
【0245】
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
【0246】
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
【0247】
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
【0248】
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００のカメラヘッド１１１０２に設けられた撮像部１１４０２に好適に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、高精細な内視鏡１１１００を提供することが可能となる。
【0249】
以上、実施の形態、変形例および適用例ならびに応用例を挙げて本開示を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々の変形が可能である。例えば、上述した変形例は、上記実施の形態の変形例として説明したが、各変形例の構成を適宜組み合わせることができる。例えば本開示は、裏面照射型イメージセンサに限定されるものではなく、表面照射型イメージセンサにも適用可能である。
【0250】
上記実施の形態等では、撮像装置を例示して説明するようにしたが、本開示の光検出装置は、例えば、入射する光を受光し、光を電荷に変換するものであればよい。出力される信号は、画像情報の信号でもよいし、測距情報の信号でもよい。光検出装置（撮像装置）は、イメージセンサ、測距センサ等に適用され得る。
【0251】
本開示に係る光検出装置は、ＴＯＦ（Time Of Flight）方式の距離計測が可能な測距センサとしても適用され得る。光検出装置（撮像装置）は、イベントを検出可能なセンサ、例えば、イベント駆動型のセンサ（ＥＶＳ（Event Vision Sensor）、ＥＤＳ（Event Driven Sensor）、ＤＶＳ（Dynamic Vision Sensor）等と呼ばれる）としても適用され得る。
【0252】
本開示の一実施形態の光検出装置は、半導体層と、半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、半導体層において隣り合う複数の画素の間に設けられるトレンチとを備える。第１画素は、半導体層の第１面側に設けられるトランジスタと、半導体層の第１面側に設けられる第１導電型の第１半導体領域と、第１半導体領域に電気的に接続される第１コンタクトとを含む。第１半導体領域は、トランジスタに接している。このため、光検出装置は、画素の微細化に有利な構造を有することができる。微細化に有利な光検出装置を実現することが可能となる。
【0253】
なお、本明細書中に記載された効果はあくまで例示であってその記載に限定されるものではなく、他の効果があってもよい。また、本開示は以下のような構成をとることも可能である。
（１）
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられるトレンチと
を備え、
前記第１画素は、前記半導体層の第１面側に設けられるトランジスタと、前記半導体層の前記第１面側に設けられる第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１半導体領域は、前記トランジスタに接している
光検出装置。
（２）
前記トランジスタは、前記半導体層に設けられた第２導電型のソース領域及びドレイン領域を有し、
前記第１半導体領域は、前記トランジスタの前記ソース領域または前記ドレイン領域に接している
前記（１）に記載の光検出装置。
（３）
前記第１半導体領域は、ｐ型の半導体領域であり、
前記ソース領域及び前記ドレイン領域は、それぞれ、ｎ型の半導体領域である
前記（１）または（２）に記載の光検出装置。
（４）
前記トランジスタは、ゲート電極及びゲート絶縁膜を有し、
前記第１半導体領域は、前記トランジスタの前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方に隣接するように設けられている
前記（１）から（３）のいずれか１つに記載の光検出装置。
（５）
前記半導体層に設けられる前記第１導電型の第１ウェルを有し、
前記第１半導体領域は、前記第１ウェルに設けられ、
前記第１コンタクトは、前記第１半導体領域を介して前記第１ウェルと電気的に接続されている
前記（１）から（４）のいずれか１つに記載の光検出装置。
（６）
前記第１半導体領域の一部と接し、前記トレンチの内部に設けられる導体領域を有し、
前記第１コンタクトは、前記導体領域の上に設けられ、前記導体領域を介して前記第１半導体領域に電気的に接続されている
前記（１）から（５）のいずれか１つに記載の光検出装置。
（７）
前記導体領域は、前記半導体層内に設けられている
前記（６）に記載の光検出装置。
（８）
前記複数の画素は、前記第１画素と隣り合う第２画素を含み、
前記第１画素及び前記第２画素は、それぞれ、前記光電変換素子と、フローティングディフュージョンと、前記トランジスタと、前記第１半導体領域とを有する
前記（１）から（７）のいずれか１つに記載の光検出装置。
（９）
前記第１画素の前記第１半導体領域と前記第２画素の前記第１半導体領域とを電気的に接続する導体領域を有する
前記（８）に記載の光検出装置。
（１０）
前記第１画素の前記フローティングディフュージョンと前記第２画素の前記フローティングディフュージョンとを電気的に接続する第２半導体領域と、
前記第２半導体領域に電気的に接続される第２コンタクトと、を有する
前記（８）または（９）に記載の光検出装置。
（１１）
前記トランジスタを含み、前記光電変換素子で光電変換された電荷に基づく信号を出力可能な読み出し回路を有する
前記（１）から（１０）のいずれか１つに記載の光検出装置。
（１２）
前記トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、切り替えトランジスタ、またはダミートランジスタである
前記（１１）に記載の光検出装置。
（１３）
光が入射するレンズを有し、
前記光電変換素子として、前記レンズを透過した光を光電変換する第１光電変換素子と、前記第１光電変換素子の隣に設けられ、前記レンズを透過した光を光電変換する第２光電変換素子とを有する
前記（１）から（１２）のいずれか１つに記載の光検出装置。
（１４）
前記トランジスタとして、第１トランジスタと、前記第１トランジスタの隣に設けられる第２トランジスタとを有し、
前記第１半導体領域は、前記第１トランジスタと前記第２トランジスタとに接している
前記（１３）に記載の光検出装置。
（１５）
前記第１トランジスタは、前記第１光電変換素子側に設けられ、第２導電型のソース領域及びドレイン領域を有し、
前記第２トランジスタは、前記第２光電変換素子側に設けられ、前記第２導電型のソース領域及びドレイン領域を有し、
前記第１半導体領域は、前記第１トランジスタの前記ソース領域または前記ドレイン領域と、前記第２トランジスタの前記ソース領域または前記ドレイン領域とに接している
前記（１４）に記載の光検出装置。
（１６）
前記第１トランジスタ及び前記第２トランジスタは、それぞれ、ゲート電極及びゲート絶縁膜を有し、
前記第１半導体領域は、前記第１トランジスタの前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方と、前記第２トランジスタの前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方とに隣接するように設けられている
前記（１４）または（１５）に記載の光検出装置。
（１７）
前記第１コンタクトは、前記第１トランジスタのソース領域またはドレイン領域と、前記第２トランジスタのソース領域またはドレイン領域との間に設けられている
前記（１４）から（１６）のいずれか１つに記載の光検出装置。
（１８）
前記第１トランジスタ及び前記第２トランジスタを含み、前記第１光電変換素子で光電変換された電荷に基づく信号と、前記第２光電変換素子で光電変換された電荷に基づく信号とを出力可能な読み出し回路を有する
前記（１４）から（１７）のいずれか１つに記載の光検出装置。
（１９）
前記レンズは、前記半導体層の第１面とは反対の第２面側に設けられる
前記（１３）から（１８）のいずれか１つに記載の光検出装置。
（２０）
半導体層に設けられた第１画素と、
前記第１画素と隣接する画素とを分離する第１領域と、前記第１画素内に設けられた光電変換素子が平面視で遮られた第２領域とを有するトレンチと
を備え、
前記第２領域は、前記平面視で前記第１画素に設けられた第１フローティングディフュージョン領域と第２フローティングディフュージョン領域との間に第１分離部を有し、
前記第２領域は、前記平面視で前記第１画素に設けられた第１トランジスタと第２トランジスタとの間に第２分離部を有し、
前記第１画素は、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記平面視で前記第１分離部と前記第２分離部との間に前記第１半導体領域が設けられ、
前記第１半導体領域は、前記第１トランジスタと前記第２トランジスタに接している
光検出装置。
（２１）
前記第１トランジスタ及び前記第２トランジスタは、ゲート電極及びゲート絶縁膜を有し、
前記第１半導体領域は、前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方に隣接するように設けられている
前記（２０）に記載の光検出装置。
（２２）
前記第１半導体領域は、前記平面視で前記第１トランジスタ及び前記第２トランジスタと水平方向に接する第１部分と、前記第１部分と垂直方向に接する第２部分とを有する
前記（２０）または（２１）に記載の光検出装置。
（２３）
前記第１コンタクトは、前記第１半導体領域の前記第２部分上に設けられている
前記（２２）に記載の光検出装置。
（２４）
前記第１部分の不純物濃度は、前記第２部分の不純物濃度よりも低い
前記（２２）または（２３）に記載の光検出装置。
（２５）
前記第１トランジスタ及び前記第２トランジスタは、前記半導体層に設けられた第２導電型のソース領域及びドレイン領域を有し、
前記第１半導体領域は、前記第１トランジスタ及び前記第２トランジスタの前記ソース領域または前記ドレイン領域に接している
前記（２０）に記載の光検出装置。
（２６）
前記第１半導体領域は、ｐ型の半導体領域であり、
前記ソース領域及び前記ドレイン領域は、それぞれ、ｎ型の半導体領域である
前記（２５）に記載の光検出装置。
（２７）
光学系と、
前記光学系を透過した光を受光する光検出装置と
を備え、
前記光検出装置は、
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられるトレンチと
を有し、
前記第１画素は、前記半導体層の第１面側に設けられるトランジスタと、前記半導体層の前記第１面側に設けられる第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１半導体領域は、前記トランジスタに接している
電子機器。
（２８）
光学系と、
前記光学系を透過した光を受光する光検出装置と
を備え、
前記光検出装置は、
半導体層に設けられた第１画素と、
前記第１画素と隣接する画素とを分離する第１領域と、前記第１画素内に設けられた光電変換素子が平面視で遮られた第２領域とを有するトレンチと
を有し、
前記第２領域は、前記平面視で前記第１画素に設けられた第１フローティングディフュージョン領域と第２フローティングディフュージョン領域との間に第１分離部を有し、
前記第２領域は、前記平面視で前記第１画素に設けられた第１トランジスタと第２トランジスタとの間に第２分離部を有し、
前記第１画素は、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記平面視で前記第１分離部と前記第２分離部との間に前記第１半導体領域が設けられ、
前記第１半導体領域は、前記第１トランジスタと前記第２トランジスタに接している
電子機器。
（１）
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられるトレンチと
を備え、
前記第１画素は、前記半導体層の第１面側に設けられるトランジスタと、前記半導体層の前記第１面側に設けられる第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１半導体領域は、前記トランジスタに接している
光検出装置。
（２）
前記トランジスタは、前記半導体層に設けられた第２導電型のソース領域及びドレイン領域を有し、
前記第１半導体領域は、前記トランジスタの前記ソース領域または前記ドレイン領域に接している
前記（１）に記載の光検出装置。
（３）
前記第１半導体領域は、ｐ型の半導体領域であり、
前記ソース領域及び前記ドレイン領域は、それぞれ、ｎ型の半導体領域である
前記（１）または（２）に記載の光検出装置。
（４）
前記トランジスタは、ゲート電極及びゲート絶縁膜を有し、
前記第１半導体領域は、前記トランジスタの前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方に隣接するように設けられている
前記（１）から（３）のいずれか１つに記載の光検出装置。
（５）
前記半導体層に設けられる前記第１導電型の第１ウェルを有し、
前記第１半導体領域は、前記第１ウェルに設けられ、
前記第１コンタクトは、前記第１半導体領域を介して前記第１ウェルと電気的に接続されている
前記（１）から（４）のいずれか１つに記載の光検出装置。
（６）
前記第１半導体領域の一部と接し、前記トレンチの内部に設けられる導体領域を有し、
前記第１コンタクトは、前記導体領域の上に設けられ、前記導体領域を介して前記第１半導体領域に電気的に接続されている
前記（１）から（５）のいずれか１つに記載の光検出装置。
（７）
前記導体領域は、前記半導体層内に設けられている
前記（６）に記載の光検出装置。
（８）
前記複数の画素は、前記第１画素と隣り合う第２画素を含み、
前記第１画素及び前記第２画素は、それぞれ、前記光電変換素子と、フローティングディフュージョンと、前記トランジスタと、前記第１半導体領域とを有する
前記（１）から（７）のいずれか１つに記載の光検出装置。
（９）
前記第１画素の前記第１半導体領域と前記第２画素の前記第１半導体領域とを電気的に接続する導体領域を有する
前記（８）に記載の光検出装置。
（１０）
前記第１画素の前記フローティングディフュージョンと前記第２画素の前記フローティングディフュージョンとを電気的に接続する第２半導体領域と、
前記第２半導体領域に電気的に接続される第２コンタクトと、を有する
前記（８）または（９）に記載の光検出装置。
（１１）
前記トランジスタを含み、前記光電変換素子で光電変換された電荷に基づく信号を出力可能な読み出し回路を有する
前記（１）から（１０）のいずれか１つに記載の光検出装置。
（１２）
前記トランジスタは、増幅トランジスタ、選択トランジスタ、リセットトランジスタ、切り替えトランジスタ、またはダミートランジスタである
前記（１１）に記載の光検出装置。
（１３）
光が入射するレンズを有し、
前記光電変換素子として、前記レンズを透過した光を光電変換する第１光電変換素子と、前記第１光電変換素子の隣に設けられ、前記レンズを透過した光を光電変換する第２光電変換素子とを有する
前記（１）から（１２）のいずれか１つに記載の光検出装置。
（１４）
前記トランジスタとして、第１トランジスタと、前記第１トランジスタの隣に設けられる第２トランジスタとを有し、
前記第１半導体領域は、前記第１トランジスタと前記第２トランジスタとに接している
前記（１３）に記載の光検出装置。
（１５）
前記第１トランジスタは、前記第１光電変換素子側に設けられ、第２導電型のソース領域及びドレイン領域を有し、
前記第２トランジスタは、前記第２光電変換素子側に設けられ、前記第２導電型のソース領域及びドレイン領域を有し、
前記第１半導体領域は、前記第１トランジスタの前記ソース領域または前記ドレイン領域と、前記第２トランジスタの前記ソース領域または前記ドレイン領域とに接している
前記（１４）に記載の光検出装置。
（１６）
前記第１トランジスタ及び前記第２トランジスタは、それぞれ、ゲート電極及びゲート絶縁膜を有し、
前記第１半導体領域は、前記第１トランジスタの前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方と、前記第２トランジスタの前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方とに隣接するように設けられている
前記（１４）または（１５）に記載の光検出装置。
（１７）
前記第１コンタクトは、前記第１トランジスタのソース領域またはドレイン領域と、前記第２トランジスタのソース領域またはドレイン領域との間に設けられている
前記（１４）から（１６）のいずれか１つに記載の光検出装置。
（１８）
前記第１トランジスタ及び前記第２トランジスタを含み、前記第１光電変換素子で光電変換された電荷に基づく信号と、前記第２光電変換素子で光電変換された電荷に基づく信号とを出力可能な読み出し回路を有する
前記（１４）から（１７）のいずれか１つに記載の光検出装置。
（１９）
前記レンズは、前記半導体層の第１面とは反対の第２面側に設けられる
前記（１３）から（１８）のいずれか１つに記載の光検出装置。
（２０）
半導体層に設けられた第１画素と、
前記第１画素と隣接する画素とを分離する第１領域と、前記第１画素内に設けられた光電変換素子が平面視で遮られた第２領域とを有するトレンチと
を備え、
前記第２領域は、前記平面視で前記第１画素に設けられた第１フローティングディフュージョン領域と第２フローティングディフュージョン領域との間に第１分離部を有し、
前記第２領域は、前記平面視で前記第１画素に設けられた第１トランジスタと第２トランジスタとの間に第２分離部を有し、
前記第１画素は、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記平面視で前記第１分離部と前記第２分離部との間に前記第１半導体領域が設けられ、
前記第１半導体領域は、前記第１トランジスタと前記第２トランジスタに接している
光検出装置。
（２１）
前記第１トランジスタ及び前記第２トランジスタは、ゲート電極及びゲート絶縁膜を有し、
前記第１半導体領域は、前記ゲート電極及び前記ゲート絶縁膜の少なくとも一方に隣接するように設けられている
前記（２０）に記載の光検出装置。
（２２）
前記第１半導体領域は、前記平面視で前記第１トランジスタ及び前記第２トランジスタと水平方向に接する第１部分と、前記第１部分と垂直方向に接する第２部分とを有する
前記（２０）または（２１）に記載の光検出装置。
（２３）
前記第１コンタクトは、前記第１半導体領域の前記第２部分上に設けられている
前記（２２）に記載の光検出装置。
（２４）
前記第１部分の不純物濃度は、前記第２部分の不純物濃度よりも低い
前記（２２）または（２３）に記載の光検出装置。
（２５）
前記第１トランジスタ及び前記第２トランジスタは、前記半導体層に設けられた第２導電型のソース領域及びドレイン領域を有し、
前記第１半導体領域は、前記第１トランジスタ及び前記第２トランジスタの前記ソース領域または前記ドレイン領域に接している
前記（２０）に記載の光検出装置。
（２６）
前記第１半導体領域は、ｐ型の半導体領域であり、
前記ソース領域及び前記ドレイン領域は、それぞれ、ｎ型の半導体領域である
前記（２５）に記載の光検出装置。
（２７）
光学系と、
前記光学系を透過した光を受光する光検出装置と
を備え、
前記光検出装置は、
半導体層と、
前記半導体層に設けられる光電変換素子を有する第１画素を含む複数の画素と、
前記半導体層において、隣り合う複数の前記画素の間に設けられるトレンチと
を有し、
前記第１画素は、前記半導体層の第１面側に設けられるトランジスタと、前記半導体層の前記第１面側に設けられる第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記第１半導体領域は、前記トランジスタに接している
電子機器。
（２８）
光学系と、
前記光学系を透過した光を受光する光検出装置と
を備え、
前記光検出装置は、
半導体層に設けられた第１画素と、
前記第１画素と隣接する画素とを分離する第１領域と、前記第１画素内に設けられた光電変換素子が平面視で遮られた第２領域とを有するトレンチと
を有し、
前記第２領域は、前記平面視で前記第１画素に設けられた第１フローティングディフュージョン領域と第２フローティングディフュージョン領域との間に第１分離部を有し、
前記第２領域は、前記平面視で前記第１画素に設けられた第１トランジスタと第２トランジスタとの間に第２分離部を有し、
前記第１画素は、第１導電型の第１半導体領域と、前記第１半導体領域に電気的に接続される第１コンタクトとを含み、
前記平面視で前記第１分離部と前記第２分離部との間に前記第１半導体領域が設けられ、
前記第１半導体領域は、前記第１トランジスタと前記第２トランジスタに接している
電子機器。
【0254】
本出願は、米国特許商標庁において２０２２年２月１５日に出願された米国仮特許出願番号第６３／３１０２６７号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
【0255】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43A】
【図43B】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】