(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023179685
(43)【公開日】2023-12-19
(54)【発明の名称】半導体装置および接合方法
(51)【国際特許分類】
H01L 23/48 20060101AFI20231212BHJP
H01L 21/60 20060101ALI20231212BHJP
H01L 25/07 20060101ALI20231212BHJP
【ＦＩ】
H01L23/48 S
H01L21/60 321E
H01L23/48 G
H01L25/04 C
【審査請求】有
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023176764
(22)【出願日】2023-10-12
(62)【分割の表示】P 2021503487の分割
【原出願日】2020-02-10
(31)【優先権主張番号】P 2019039352
(32)【優先日】2019-03-05
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(72)【発明者】
【氏名】富士 和則
(57)【要約】 （修正有）
【課題】信頼性の向上を図った半導体装置および接合方法を提供する。
【解決手段】本開示の半導体装置Ａ１は、ｚ方向（第１方向）において互いに離間したチップ主面１１ａおよびチップ裏面１１ｂとチップ主面１１ａ側に配置された第１領域１１１とを有する半導体チップ１１と、第１領域１１１に電気的に接続された第１電極層１２１に導通し、かつ、チップ主面１１ａの上に配置された金属板３１（電極部材）と、チップ裏面１１ｂに対向し、かつ、半導体チップ１１が接合された導電性基板２２Ａ（第１導電部材）と、導電性基板２２Ａ（第１導電部材）と離間して配置された導電性基板２２Ｂ（第２導電部材）と、金属板３１（電極部材）および導電性基板２２Ｂ（第２導電部材）を導通させるリード部材５（接続部材）と、を備えている。リード部材５（接続部材）の一端は、金属板３１（電極部材）と部分的に接合されている。電極部材は、金属板を含む。
【選択図】図２
【解決手段】本開示の半導体装置Ａ１は、ｚ方向（第１方向）において互いに離間したチップ主面１１ａおよびチップ裏面１１ｂとチップ主面１１ａ側に配置された第１領域１１１とを有する半導体チップ１１と、第１領域１１１に電気的に接続された第１電極層１２１に導通し、かつ、チップ主面１１ａの上に配置された金属板３１（電極部材）と、チップ裏面１１ｂに対向し、かつ、半導体チップ１１が接合された導電性基板２２Ａ（第１導電部材）と、導電性基板２２Ａ（第１導電部材）と離間して配置された導電性基板２２Ｂ（第２導電部材）と、金属板３１（電極部材）および導電性基板２２Ｂ（第２導電部材）を導通させるリード部材５（接続部材）と、を備えている。リード部材５（接続部材）の一端は、金属板３１（電極部材）と部分的に接合されている。電極部材は、金属板を含む。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１方向において互いに離間したチップ主面およびチップ裏面と前記チップ主面側に配置されるとともにトランジスタの一部を構成する第１領域とを有する半導体チップと、
前記第１領域に電気的に接続された第１電極層に導通し、かつ、前記チップ主面上に配置された電極部材と、
前記チップ裏面に対向し、かつ、前記半導体チップが接合された第１導電部材と、
前記第１導電部材と離間して配置された第２導電部材と、
前記電極部材および前記第２導電部材を導通させる接続部材と、
を備えており、
前記接続部材の一端は、前記電極部材と部分的に溶接接合されており、
前記電極部材は、金属板を含む、半導体装置。
前記第１領域に電気的に接続された第１電極層に導通し、かつ、前記チップ主面上に配置された電極部材と、
前記チップ裏面に対向し、かつ、前記半導体チップが接合された第１導電部材と、
前記第１導電部材と離間して配置された第２導電部材と、
前記電極部材および前記第２導電部材を導通させる接続部材と、
を備えており、
前記接続部材の一端は、前記電極部材と部分的に溶接接合されており、
前記電極部材は、金属板を含む、半導体装置。
【請求項2】
第１方向において互いに離間したチップ主面およびチップ裏面と前記チップ主面側に配置されるとともにトランジスタの一部を構成する第１領域とを有する半導体チップと、
前記第１領域に電気的に接続された第１電極層に導通し、かつ、前記チップ主面上に配置された電極部材と、
前記チップ裏面に対向し、かつ、前記半導体チップが接合された第１導電部材と、
前記第１導電部材と離間して配置された第２導電部材と、
前記電極部材および前記第２導電部材を導通させる接続部材と、
を備えており、
前記接続部材の一端は、前記電極部材と部分的に溶接接合されており、
前記第１導電部材上に接合された絶縁層と、前記絶縁層上に配置された配線層と、をさらに備え、
前記配線層は、前記半導体チップの前記チップ主面に形成された第２電極層に電気的に接続される、半導体装置。
前記第１領域に電気的に接続された第１電極層に導通し、かつ、前記チップ主面上に配置された電極部材と、
前記チップ裏面に対向し、かつ、前記半導体チップが接合された第１導電部材と、
前記第１導電部材と離間して配置された第２導電部材と、
前記電極部材および前記第２導電部材を導通させる接続部材と、
を備えており、
前記接続部材の一端は、前記電極部材と部分的に溶接接合されており、
前記第１導電部材上に接合された絶縁層と、前記絶縁層上に配置された配線層と、をさらに備え、
前記配線層は、前記半導体チップの前記チップ主面に形成された第２電極層に電気的に接続される、半導体装置。
【請求項3】
前記半導体チップは、ＳｉＣを主とする半導体材料を用いて構成されている、請求項１または２に記載の半導体装置。
【請求項4】
前記電極部材は、前記半導体チップよりも、前記第１方向の厚さが小さい、請求項１ないし３のいずれかに記載の半導体装置。
【請求項5】
前記電極部材の厚さは、０．０３～０．２ｍｍである、請求項１ないし４のいずれかに記載の半導体装置。
【請求項6】
前記第１電極層に接続され、且つ前記電極部材から離隔した検出ワイヤをさらに備える、請求項１ないし５のいずれかに記載の半導体装置。
【請求項7】
前記半導体チップには、ＭＯＳＦＥＴが形成されており、
前記第１領域は、ソース領域であり、
前記第１電極層は、ソース電極であり、
前記半導体チップは、前記チップ裏面側に配置されたドレイン電極を有する、
請求項１ないし請求項６のいずれか一項に記載の半導体装置。
前記第１領域は、ソース領域であり、
前記第１電極層は、ソース電極であり、
前記半導体チップは、前記チップ裏面側に配置されたドレイン電極を有する、
請求項１ないし請求項６のいずれか一項に記載の半導体装置。
【請求項8】
前記チップ主面と同じ方向を向く絶縁部材主面を有しており、前記絶縁部材主面が向く方向側において、前記第１導電部材および前記第２導電部材を支持する絶縁部材をさらに備えている、
請求項１ないし請求項７のいずれか一項に記載の半導体装置。
請求項１ないし請求項７のいずれか一項に記載の半導体装置。
【請求項9】
前記半導体チップ、前記電極部材、前記接続部材、前記第１導電部材および、前記第２導電部材の少なくとも一部を覆う樹脂部材をさらに備えている、
請求項１ないし請求項８のいずれか一項に記載の半導体装置。
請求項１ないし請求項８のいずれか一項に記載の半導体装置。
【請求項10】
前記電極部材は、前記第１方向に視て前記半導体チップよりも小さく、且つ前記第２電極層から離れている、請求項２に記載の半導体装置。
【請求項11】
前記溶接接合による溶接痕は、前記電極部材の前記第１方向における途中深さまで到達し、且つ前記電極部材を貫通していない、請求項１ないし１０のいずれかに記載の半導体装置。
【請求項12】
前記電極部材は、銅を含む、請求項１ないし１１のいずれかに記載の半導体装置。
【請求項13】
前記電極部材は、複数の金属層を含む積層構造である、請求項１ないし１２のいずれかに記載の半導体装置。
【請求項14】
前記接続部材は、前記電極部材に接合された第１接合部を有し、
前記第１接合部には、前記第１方向に視て円形状の溶接痕が形成されている、請求項１ないし１３のいずれかに記載の半導体装置。
前記第１接合部には、前記第１方向に視て円形状の溶接痕が形成されている、請求項１ないし１３のいずれかに記載の半導体装置。
【請求項15】
前記第１接合部には、複数の前記溶接痕が形成されており、
前記複数の溶接痕は、前記第１方向に視てマトリクス状に配置されている、請求項１４に記載の半導体装置。
前記複数の溶接痕は、前記第１方向に視てマトリクス状に配置されている、請求項１４に記載の半導体装置。
【請求項16】
複数の前記半導体チップを備え、
前記複数の半導体チップは、上アーム回路および下アーム回路を含むハーフブリッジ回路を構成している、請求項１ないし１５のいずれかに記載の半導体装置。
前記複数の半導体チップは、上アーム回路および下アーム回路を含むハーフブリッジ回路を構成している、請求項１ないし１５のいずれかに記載の半導体装置。
【請求項17】
前記上アーム回路および前記下アーム回路のそれぞれを構成する前記複数の半導体チップは、並列に接続されている、請求項１６に記載の半導体装置。
【請求項18】
前記ハーフブリッジ回路において電力が入力される２つの入力端子と、
前記２つの入力端子のそれぞれの少なくとも一部に重なる絶縁板と、
前記半導体チップ、前記電極部材、前記接続部材、前記第１導電部材および、前記第２導電部材と前記２つの入力端子との少なくとも一部ずつを覆う樹脂部材をさらに備え、
前記２つの入力端子は、各々の前記樹脂部材から突出した部分が、前記絶縁板を介して積層されている、請求項１６または１７に記載の半導体装置。
前記２つの入力端子のそれぞれの少なくとも一部に重なる絶縁板と、
前記半導体チップ、前記電極部材、前記接続部材、前記第１導電部材および、前記第２導電部材と前記２つの入力端子との少なくとも一部ずつを覆う樹脂部材をさらに備え、
前記２つの入力端子は、各々の前記樹脂部材から突出した部分が、前記絶縁板を介して積層されている、請求項１６または１７に記載の半導体装置。
【請求項19】
前記絶縁板の前記樹脂部材から突出した部分の外周は、前記第１方向に視て、前記２つの入力端子の前記樹脂部材から突出した部分の外周よりも外側に位置する、請求項１８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置および接合方法に関する。
【背景技術】
【0002】
半導体装置は、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、半導体素子、リードフレームおよびストラップ（導電性金属板）を備えている。半導体素子は、ソース電極を含んでおり、リードフレームの一部に搭載されている。ストラップは、半導体素子のソース電極に超音波接続されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００６－３１０６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の半導体装置においては、ストラップと半導体素子のソース電極とを導通させるために、ストラップをソース電極に超音波接続している。この超音波接続においては、ストラップをソース電極に押し付けつつ、超音波振動を加えるため、このときの押圧力や振動によって、半導体素子が破損しうる。したがって、半導体装置の信頼性の低下が懸念される。
【0005】
本開示は、上記課題に鑑みて創作されたものであり、その目的は、信頼性の向上を図った半導体装置および接合方法を提供することにある。
【課題を解決するための手段】
【0006】
本開示の第１の側面によって提供される半導体装置は、第１方向において互いに離間した素子主面および素子裏面と前記素子主面側に配置された第１領域とを有する半導体素子と、前記第１領域に導通し、かつ、前記素子主面上に配置された電極部材と、前記素子裏面に対向し、かつ、前記半導体素子が接合された第１導電部材と、前記第１導電部材と離間して配置された第２導電部材と、前記電極部材および前記第２導電部材を導通させる接続部材と、を備えており、前記接続部材は、レーザ溶接によって前記電極部材に接合されている。
【0007】
本開示の第２の側面によって提供される接合方法は、第１方向において互いに離間した素子主面および素子裏面を有する半導体素子に、導電性の接続部材を接合する接合方法であって、前記半導体素子は、前記素子主面側に配置された第１領域を含んでおり、導電部材を前記素子主面に配置し、前記導電部材を前記第１領域に導通させる第１工程と、前記接続部材を前記導電部材に重ねて、前記第１方向に見て前記接続部材と前記導電部材とが重なった領域において、前記接続部材と前記導電部材とをレーザ溶接する第２工程と、を有しており、前記レーザ溶接において、互いに波長の異なる第１のレーザ光および第２のレーザ光を用いる。
【発明の効果】
【0008】
本開示の半導体装置および接合方法によれば、信頼性の向上を図ることができる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態にかかる半導体装置を示す斜視図である。
【図3】第１実施形態にかかる半導体装置を示す平面図である。
【図6】第１実施形態にかかる半導体装置を示す正面図である。
【図7】第１実施形態にかかる半導体装置を示す底面図である。
【図8】第１実施形態にかかる半導体装置を示す側面図（左側面図）である。
【図9】第１実施形態にかかる半導体装置を示す側面図（右側面図）である。
【図13】溶接痕の一例を示す平面模式図である。
【図14】溶接痕の一例を示す断面模式図である。
【図15】レーザ照射装置の一例を示す模式図である。
【図16】２つのレーザ光の出力波形を示すタイミングチャートである。
【図17】第２実施形態にかかる半導体装置を示す斜視図である。
【図18】第３実施形態にかかる半導体装置を示す平面図である。
【図20】第３実施形態にかかる半導体装置を示す正面図である。
【図23】第４実施形態にかかる半導体装置を示す斜視図である。
【図24】第５実施形態にかかる半導体装置を示す要部拡大断面図である。
【発明を実施するための形態】
【0010】
本開示の半導体装置および接合方法について、図面を参照して、以下に説明する。
【0011】
図１～図１２は、本開示の第１実施形態にかかる半導体装置を示している。第１実施形態の半導体装置Ａ１は、複数の半導体チップ１０、支持基板２０、複数の金属板３１、複数の端子４０、絶縁板４９、複数のリード部材５、複数のワイヤ部材６、および、複数の樹脂部材７を備えている。なお、複数の端子４０には、入力端子４１，４２、出力端子４３、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６、および、一対の側方端子４７Ａ，４７Ｂがある。
【0012】
図１は、半導体装置Ａ１を示す斜視図である。図２は、図１の斜視図において、樹脂部材７を省略した図である。図３は、半導体装置Ａ１を示す平面図である。図４は、図３の平面図において、樹脂部材７を想像線（二点鎖線）で記載した図である。図５は、図４の一部を拡大した部分拡大図である。図６は、半導体装置Ａ１を示す正面図である。図７は、半導体装置Ａ１を示す底面図である。図８は、半導体装置Ａ１を示す側面図（左側面図）である。図９は、半導体装置Ａ１を示す側面図（右側面図）である。図１０は、図４のＸ－Ｘ線に沿う断面図である。図１１は、図４のＸＩ－ＸＩ線に沿う断面図である。図１２は、図１１の一部を拡大した部分拡大図である。
【0013】
説明の便宜上、図１～図１２において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。ｘ方向は、半導体装置Ａ１の平面図（図３および図４参照）における左右方向である。ｙ方向は、半導体装置Ａ１の平面図（図３および図４参照）における上下方向である。ｚ方向は、半導体装置Ａ１の厚さ方向である。なお、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。また、ｚ１方向を下、ｚ２方向を上という場合もある。さらに、ｚ方向の寸法を「厚み」あるいは「厚さ」という場合もある。ｚ方向が、特許請求の範囲に記載の「第１方向」に相当する。
【0014】
複数の半導体チップ１０の各々は、半導体装置Ａ１の機能中枢である。各半導体チップ１０は、ｚ方向に見て（以下、「平面視」ともいう。）、矩形状である。なお、各半導体チップ１０の平面視形状は、一例である。各半導体チップ１０は、半導体素子１１、素子電極１２および絶縁膜１３を含んでいる。
【0015】
各半導体素子１１は、たとえば、ＳｉＣ（炭化ケイ素）を主とする半導体材料を用いて構成されている。なお、当該半導体材料は、ＳｉＣに限定されず、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）あるいはＧａＮ（窒化ガリウム）などであってもよい。本開示においては、半導体素子１１が、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である場合を例に説明する。なお、半導体素子１１は、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタ、ＬＳＩなどのＩＣチップ、ダイオード、あるいは、コンデンサなどであってもよい。複数の半導体素子１１は、たとえば、各々がｎチャネル型のＭＯＳＦＥＴであって、いずれも同一素子である。なお、各半導体素子１１は、ｐチャネル型のＭＯＳＦＥＴであってもよい。各半導体素子１１の厚さは、たとえば５０～３７０μｍ程度である。
【0016】
各半導体素子１１は、素子主面１１ａおよび素子裏面１１ｂを有している。各半導体素子１１において、素子主面１１ａおよび素子裏面１１ｂは、ｚ方向に離間している。素子主面１１ａは、半導体素子１１の上面であって、ｚ２方向を向く。素子裏面１１ｂは、半導体素子１１の下面であって、ｚ１方向を向く。
【0017】
各半導体素子１１は、第１領域１１１、第２領域１１２および第３領域１１３を含んでいる。各半導体素子１１において、第１領域１１１および第２領域１１２はともに、ｚ方向において素子主面１１ａ側に配置された半導体領域である。第３領域１１３は、ｚ方向において素子裏面１１ｂ側に配置された半導体領域である。ＭＯＳＦＥＴである半導体素子１１において、たとえば、第１領域１１１はソース領域であり、第２領域１１２はゲート領域であり、第３領域１１３はドレイン領域である。なお、第１領域１１１がドレイン領域であり、第３領域１１３がソース領域であってもよい。また、第３領域１１３が、素子主面１１ａ側に配置されていてもよい。
【0018】
各素子電極１２は、各半導体チップ１０における電極パッドであり、各半導体チップ１０における端子として機能する。各素子電極１２は、第１電極層１２１、第２電極層１２２および第３電極層１２３を含んでいる。
【0019】
各第１電極層１２１は、各半導体素子１１において、素子主面１１ａから露出している。各第１電極層１２１は、各第１領域１１１にオーミック接触している。各第１電極層１２１は、各半導体チップ１０のソース電極であって、ソース電流が流れる。なお、各第１電極層１２１は、複数の領域に分割されていてもよい。
【0020】
各第２電極層１２２は、各半導体素子１１において、素子主面１１ａから露出している。各第２電極層１２２は、各第２領域１１２にオーミック接触している。各第２電極層１２２は、各半導体チップ１０のゲート電極であって、各半導体素子１１を駆動させるためのゲート電圧が印加される。
【0021】
平面視において、第１電極層１２１は、第２電極層１２２よりも大きい。ｘ方向およびｙ方向のそれぞれに見て、第１電極層１２１と第２電極層１２２とは、重なっている。
【0022】
各第３電極層１２３は、各半導体素子１１において、素子裏面１１ｂから露出している。各第３電極層１２３は、各第３領域１１３にオーミック接触している。各第３電極層１２３は、各素子裏面１１ｂの全面にわたって形成されている。各第３電極層１２３は、各半導体チップ１０のドレイン電極であって、ドレイン電流が流れる。
【0023】
各絶縁膜１３は、図５および図１２に示すように、素子主面１１ａ上に形成されている。各絶縁膜１３は、電気絶縁性を有する。各絶縁膜１３は、第１電極層１２１と第２電極層１２２との間に形成され、これらを絶縁する。なお、第１電極層１２１が複数の領域に分割されている場合には、絶縁膜１３は、これらの領域間にも形成され、各領域同士を絶縁する。絶縁膜１３は、たとえば、ＳｉＯ2（二酸化ケイ素）層、ＳｉＮ4（窒化ケイ素）層、ポリベンゾオキサゾール層が、素子主面１１ａからこの順番で積層されたものである。なお、ポリベンゾオキサゾール層に代えてポリイミド層を用いてもよい。
【0024】
複数の半導体チップ１０は、複数の半導体チップ１０Ａおよび複数の半導体チップ１０Ｂを含んでいる。半導体装置Ａ１は、たとえばハーフブリッジ型のスイッチング回路を構成しており、複数の半導体チップ１０Ａは、このスイッチング回路における上アーム回路を構成し、複数の半導体チップ１０Ｂは、このスイッチング回路における下アーム回路を構成する。半導体装置Ａ１は、図２および図４に示すように、４つの半導体チップ１０Ａおよび４つの半導体チップ１０Ｂを含んでいる。なお、半導体チップ１０の数は、本構成に限定されず、半導体装置Ａ１に要求される性能に応じて自在に設定可能である。
【0025】
複数の半導体チップ１０Ａの各々は、図２、図４、図５、図１１および図１２に示すように、支持基板２０（後述する導電性基板２２Ａ）に搭載されている。複数の半導体チップ１０Ａは、ｙ方向に並んでおり、互いに離間している。各半導体チップ１０Ａは、導電性基板２２Ａに搭載された際、素子裏面１１ｂが導電性基板２２Ａに対向する。各半導体チップ１０Ａは、図１１および図１２に示すように、導電性接合材１００Ａを介して、支持基板２０（導電性基板２２Ａ）に接合されている。これにより、各半導体チップ１０Ａの第３電極層１２３は、導電性接合材１００Ａを介して、支持基板２０（導電性基板２２Ａ）に導通する。導電性接合材１００Ａの構成材料は、たとえばＡｇあるいはＣｕなどの焼結金属である。なお、導電性接合材１００Ａの構成材料は、焼結金属に限定されず、Ａｇペーストやはんだなどであってもよい。
【0026】
複数の半導体チップ１０Ｂの各々は、図２、図４、図５および図１０に示すように、支持基板２０（後述する導電性基板２２Ｂ）に搭載されている。複数の半導体チップ１０Ｂは、ｙ方向に並んでおり、互いに離間している。各半導体チップ１０Ｂは、導電性基板２２Ｂに搭載された際、素子裏面１１ｂが導電性基板２２Ｂに対向する。各半導体チップ１０Ｂは、図１０に示すように、導電性接合材１００Ｂを介して、支持基板２０（導電性基板２２Ｂ）に接合されている。各半導体チップ１０Ｂの第３電極層１２３は、導電性接合材１００Ｂを介して、支持基板２０（導電性基板２２Ｂ）に導通する。導電性接合材１００Ｂの構成材料は、導電性接合材１００Ａの構成材料と同じである。なお、導電性接合材１００Ａ，１００Ｂを総称して導電性接合材１００という場合がある。複数の半導体チップ１０Ａと複数の半導体チップ１０Ｂとは、ｘ方向に見て、交互に配列されている。なお、各半導体チップ１０Ａと各半導体チップ１０Ｂとが、ｘ方向に見て、重なるように配置されていてもよい。
【0027】
支持基板２０は、複数の半導体チップ１０を支持する部材である。支持基板２０は、絶縁基板２１、複数の導電性基板２２、一対の絶縁層２３Ａ，２３Ｂ、一対のゲート層２４Ａ，２４Ｂ、一対の検出層２５Ａ、２５Ｂおよび複数のブロック材２９を備えている。
【0028】
絶縁基板２１は、図２、図４、図１０および図１１に示すように、複数の導電性基板２２が配置されている。絶縁基板２１は、電気絶縁性を有する。絶縁基板２１の構成材料は、たとえば熱伝導性に優れたセラミックスである。このようなセラミックスとしては、たとえばＡｌＮ（窒化アルミニウム）、ＳｉＮ（窒化ケイ素）、Ａｌ2Ｏ3（酸化アルミニウム）などが挙げられる。絶縁基板２１は、図４に示すように、たとえば平面視矩形状である。絶縁基板２１は、１つの平板状である。本実施形態においては、絶縁基板２１が特許請求の範囲に記載の「絶縁部材」に相当する。
【0029】
絶縁基板２１は、図１０および図１１に示すように、主面２１１および裏面２１２を有している。主面２１１と裏面２１２とは、ｚ方向において、離間している。主面２１１は、ｚ２方向を向き、裏面２１２は、ｚ１方向を向く。主面２１１には、複数の導電性基板２２が配置されている。裏面２１２には、たとえば図示しないヒートシンクなどが接続されうる。主面２１１は、複数の導電性基板２２および複数の半導体チップ１０とともに樹脂部材７に覆われており、裏面２１２は、樹脂部材７から露出している。なお、絶縁基板２１の構成は、上記したものに限定されず、複数の導電性基板２２ごとに個別に設けてもよい。本実施形態においては、主面２１１が特許請求の範囲に記載の「絶縁部材主面」に相当する。
【0030】
複数の導電性基板２２の各々は、導電性を有する板状部材である。各導電性基板２２の構成材料は、銅または銅合金である。すなわち、各導電性基板２２は、銅基板である。あるいは、各導電性基板２２は、グラファイト基板と当該グラファイト基板のｚ方向の両面に銅材が形成された複合基板であってもよい。なお、各導電性基板２２の表面は、銀めっきで覆われていてもよい。複数の導電性基板２２は、複数の端子４０とともに、複数の半導体チップ１０への導通経路を構成している。複数の導電性基板２２は、互いに離間しており、かつ、各々が絶縁基板２１の主面２１１に配置されている。
【0031】
複数の導電性基板２２は、導電性基板２２Ａおよび導電性基板２２Ｂを含んでいる。導電性基板２２Ａ，２２Ｂは、図２、図４、図１０および図１１に示すように、絶縁基板２１の主面２１１上において、ｘ方向に離間し、かつ、並んでいる。導電性基板２２Ａ，２２Ｂはともに、図４に示すように、平面視矩形状である。
【0032】
導電性基板２２Ａは、図１０および図１１に示すように、接合材２２０Ａを介して、絶縁基板２１の主面２１１に接合されている。接合材２２０Ａは、たとえば、銀ペーストやはんだ、あるいは焼結金属材などの導電性材料であってもよいし、絶縁性材料であってもよい。導電性基板２２Ａは、図４、図１０および図１１に示すように、導電性基板２２Ｂよりもｘ２方向に位置する。導電性基板２２Ａは、図１０および図１１に示すように、ｚ２方向を向く主面２２１Ａを有しており、主面２２１Ａ上に複数の半導体チップ１０Ａを搭載する。
【0033】
導電性基板２２Ｂは、図１０および図１１に示すように、接合材２２０Ｂを介して、絶縁基板２１の主面２１１に接合されている。接合材２２０Ｂは、たとえば、銀ペーストやはんだ、あるいは焼結金属などの導電性材料であってもよいし、絶縁性材料であってもよい。導電性基板２２Ｂは、図１０および図１１に示すように、ｚ２方向を向く主面２２１Ｂを有しており、主面２２１Ｂ上に複数の半導体チップ１０Ｂを搭載する。主面２２１Ｂには、複数のリード部材５（後述する第１リード５１）の一端がそれぞれ接合されている。
【0034】
一対の絶縁層２３Ａ，２３Ｂは、電気絶縁性を有しており、その構成材料は、たとえばガラスエポキシ樹脂である。一対の絶縁層２３Ａ，２３Ｂは、図２および図４に示すように、各々がｙ方向に延びる帯状である。絶縁層２３Ａは、図１０および図１１に示すように、導電性基板２２Ａの主面２２１Ａに接合されている。絶縁層２３Ａは、複数の半導体チップ１０Ａよりもｘ２方向に位置する。絶縁層２３Ｂは、図１０および図１１に示すように、導電性基板２２Ｂの主面２２１Ｂに接合されている。絶縁層２３Ｂは、半導体チップ１０Ｂよりもｘ１方向に位置する。
【0035】
一対のゲート層２４Ａ，２４Ｂは、導電性を有しており、その構成材料は、たとえば銅あるいは銅合金である。一対のゲート層２４Ａ，２４Ｂは、図２および図４に示すように、各々がｙ方向に延びる帯状である。ゲート層２４Ａは、図１０および図１１に示すように、絶縁層２３Ａ上に配置されている。ゲート層２４Ａは、ワイヤ部材６（後述するゲートワイヤ６１）を介して、各半導体チップ１０Ａの第２電極層１２２（ゲート電極）に導通する。ゲート層２４Ｂは、図１０および図１１に示すように、絶縁層２３Ｂ上に配置されている。ゲート層２４Ｂは、ワイヤ部材６（後述するゲートワイヤ６１）を介して、各半導体チップ１０Ｂの第２電極層１２２（ゲート電極）に導通する。
【0036】
一対の検出層２５Ａ、２５Ｂは、導電性を有しており、その構成材料は、たとえば銅あるいは銅合金である。一対の検出層２５Ａ，２５Ｂは、図２および図４に示すように、各々がｙ方向に延びる帯状である。検出層２５Ａは、図１０および図１１に示すように、ゲート層２４Ａとともに絶縁層２３Ａ上に配置されている。検出層２５Ａは、平面視において、絶縁層２３Ａ上において、ゲート層２４Ａの隣に位置し、ゲート層２４Ａから離間している。検出層２５Ａは、ｘ方向において、ゲート層２４Ａよりも複数の半導体チップ１０Ａの近くに配置されている。よって、検出層２５Ａは、ゲート層２４Ａに対してｘ１方向側に位置する。なお、ゲート層２４Ａと検出層２５Ａとのｘ方向における配置は、反対であってもよい。検出層２５Ａは、ワイヤ部材６（後述する検出ワイヤ６２）を介して、各半導体チップ１０Ａの第１電極層１２１（ソース電極）に導通する。検出層２５Ｂは、図１０および図１１に示すように、ゲート層２４Ｂとともに絶縁層２３Ｂ上に配置されている。検出層２５Ｂは、平面視において、絶縁層２３Ｂ上において、ゲート層２４Ｂの隣に位置し、ゲート層２４Ｂから離間している。検出層２５Ｂは、ゲート層２４Ｂよりも複数の半導体チップ１０Ｂの近くに配置されている。よって、検出層２５Ｂは、ゲート層２４Ｂに対してｘ２方向側に位置する。なお、ゲート層２４Ｂと検出層２５Ｂとのｘ方向における配置は、反対であってもよい。検出層２５Ｂは、ワイヤ部材６（後述する検出ワイヤ６２）を介して、各半導体チップ１０Ｂの第１電極層１２１（ソース電極）に導通する。
【0037】
複数のブロック材２９は、図２および図１０に示すように、入力端子４２の一部と導電性基板２２Ａとの間に介在する。各ブロック材２９は、入力端子４２（後述する延出部４２１ｂ）と導電性基板２２Ａとのｚ方向における間を埋めるスペーサである。各ブロック材２９は、電気絶縁性を有しており、その構成材料は、たとえばセラミックである。各ブロック材２９は、たとえば平面視矩形の柱状である。なお、各ブロック材２９の形状は限定されず、平面視円形でも平面視多角形でもよい。各ブロック材２９は、図示しない接合材によって導電性基板２２Ａの主面２２１Ａに接合され、図示しない接合材によって入力端子４２（延出部４２１ｂ）が接合される。
【0038】
複数の金属板３１はそれぞれ、各半導体チップ１０と各リード部材５との間に介在する。各金属板３１は、平面視において、矩形状である。各金属板３１は、平面視において、各半導体チップ１０よりも小さく、かつ、各半導体チップ１０に重なる。各金属板３１のｚ方向寸法は、半導体素子１１のｚ方向寸法よりも小さい。各金属板３１のｚ方向寸法は、たとえば０．０３～０．２ｍｍ程度である。各金属板３１の構成材料は、たとえば銅を含む金属である。各金属板３１には、各リード部材５の一部が溶接されている。各半導体チップ１０の第１電極層１２１と各リード部材５とは、各金属板３１を介して導通している。
【0039】
複数の金属板３１は、複数の金属板３１Ａおよび複数の金属板３１Ｂを含んでいる。各金属板３１Ａは、各半導体チップ１０Ａの上に配置されている。各金属板３１Ａは、導電性接合材３１０Ａを介して、各半導体チップ１０Ａの第１電極層１２１に導通接合されている。各金属板３１Ｂは、各半導体チップ１０Ｂの上に配置されている。各金属板３１Ｂは、導電性接合材３１０Ｂを介して、各半導体チップ１０Ｂの第１電極層１２１に導通接合されている。導電性接合材３１０Ａ，３１０Ｂはともに、その構成材料がたとえば焼結金属である。なお、当該構成材料は、焼結金属に限定されず、Ａｇペーストあるいははんだなどであってもよい。導電性接合材３１０Ａ，３１０Ｂを総称して、導電性接合材３１０という場合もある。
【0040】
各金属板３１は、図１２に示すように、主面３１１および裏面３１２を有している。主面３１１および裏面３１２は、ｚ方向に離間している。主面３１１は、ｚ２方向を向き、裏面３１２は、ｚ１方向を向く。主面３１１は、リード部材５の一部（後述する第１接合部５１１，５２１）に接する。裏面３１２は、導電性接合材３１０に接しており、各半導体チップ１０に対向する。
【0041】
２つの入力端子４１，４２はそれぞれ、金属の板状部材である。当該金属は、たとえば銅または銅合金である。２つの入力端子４１，４２はともに、ｚ方向の寸法がたとえば０．８ｍｍ程度である。２つの入力端子４１，４２はともに、図４および図６に示すように、半導体装置Ａ１においてｘ２方向寄りに位置する。２つの入力端子４１，４２の間には、たとえば電源電圧が印加される。なお、入力端子４１，４２には、図示しない電源（図示略）から直接電源電圧が印加されてもよいし、入力端子４１，４２を挟み込むようにバスバー（図示略）を接続し、当該バスバーを介して、印加されてもよい。また、スナバ回路などを並列に接続してもよい。入力端子４１は、正極（Ｐ端子）であり、入力端子４２は、負極（Ｎ端子）である。入力端子４２は、ｚ方向において、入力端子４１および導電性基板２２Ａの双方に対して離間して配置されている。
【0042】
【0043】
パッド部４１１は、入力端子４１のうち、樹脂部材７に覆われた部分である。パッド部４１１のｘ１方向側の端部は、櫛歯状となっており、複数の櫛歯部４１１ａを含んでいる。なお、パッド部４１１は、複数の櫛歯部４１１ａを含まず、平面視において矩形状であってもよい。複数の櫛歯部４１１ａの各々は、導電性基板２２Ａの主面２２１Ａに導通接合されている。各櫛歯部４１１ａと導電性基板２２Ａとの接合方法は、特に限定されないが、たとえば、レーザ光を用いた溶接（以下、「レーザ溶接」という。）、超音波接合あるいは導電性接合材を用いた接合などのいずれであってもよい。
【0044】
端子部４１２は、入力端子４１のうち、樹脂部材７から露出した部分である。端子部４１２は、図４、図６および図１０に示すように、平面視において、樹脂部材７からｘ２方向に延びている。なお、端子部４１２の表面には、たとえば銀めっきが施されていてもよい。
【0045】
【0046】
パッド部４２１は、入力端子４２のうち、樹脂部材７に覆われた部分である。パッド部４２１は、連結部４２１ａおよび複数の延出部４２１ｂを含んでいる。連結部４２１ａは、ｙ方向に延びる帯状である。連結部４２１ａは、端子部４２２に繋がっている。複数の延出部４２１ｂは、連結部４２１ａからｘ１方向に向けて延びる帯状である。複数の延出部４２１ｂは、平面視において、ｙ方向に並んでおり、かつ、互いに離間している。各延出部４２１ｂは、その先端部分が、平面視において、各ブロック材２９に重なっている。当該先端部分は、図示しない接合材によって、各ブロック材２９に接合されている。先端部分は、延出部４２１ｂのうち、ｘ方向において連結部４２１ａに繋がる側と反対側であって、ｘ１方向側の端縁部分である。なお、各延出部４２１ｂと各ブロック材２９との接合は、接合材を用いた接合に限らず、レーザ溶接あるいは超音波接合などであってもよい。
【0047】
端子部４２２は、入力端子４２のうち、樹脂部材７から露出した部分である。端子部４２２は、図４、図６および図１０に示すように、平面視において、樹脂部材７からｘ２方向に延びている。端子部４２２は、平面視矩形状である。端子部４２２は、図４に示すように、平面視において、入力端子４１の端子部４１２に重なっている。端子部４２２は、端子部４１２に対して、ｚ２方向に離間している。端子部４２２の形状は、端子部４１２の形状と同一である。なお、端子部４２２の表面には、たとえば銀めっきが施されていてもよい。
【0048】
出力端子４３は、金属の板状部材である。当該金属は、たとえば銅または銅合金である。出力端子４３は、図２、図４、図６、図１０および図１１に示すように、半導体装置Ａ１においてｘ１方向寄りに位置する。つまり、出力端子４３は、ｘ方向において、入力端子４１，４２と反対側に配置される。複数の半導体チップ１０により電力変換された交流電力（電圧）は、この出力端子４３から出力される。
【0049】
【0050】
パッド部４３１は、出力端子４３のうち、樹脂部材７に覆われた部分である。パッド部４３１のｘ２方向側の部分は、櫛歯状となっており、複数の櫛歯部４３１ａを含んでいる。なお、パッド部４３１は、複数の櫛歯部４３１ａを含まず、平面視において矩形状であってもよい。複数の櫛歯部４３１ａの各々は、導電性基板２２Ｂの主面２２１Ｂに導通接合されている。各櫛歯部４３１ａと導電性基板２２Ｂとの接合方法は、各櫛歯部４１１ａと導電性基板２２Ａとの接合方法と同様である。
【0051】
端子部４３２は、出力端子４３のうち、樹脂部材７から露出した部分である。端子部４３２は、図２、図３、図４、図６、図７、図１０および図１１に示すように、樹脂部材７からｘ１方向に延び出ている。なお、端子部４３２の表面には、たとえば銀めっきが施されていてもよい。
【0052】
一対のゲート端子４４Ａ，４４Ｂは、図１～図７に示すように、ｙ方向において、各導電性基板２２Ａ，２２Ｂの隣に位置する。ゲート端子４４Ａには、複数の半導体チップ１０Ａを駆動させるためのゲート電圧が印加される。ゲート端子４４Ｂには、複数の半導体チップ１０Ｂを駆動させるためのゲート電圧が印加される。
【0053】
一対のゲート端子４４Ａ，４４Ｂはともに、図４および図５に示すように、パッド部４４１および端子部４４２を有する。各ゲート端子４４Ａ，４４Ｂにおいて、パッド部４４１は、樹脂部材７に覆われている。これにより、各ゲート端子４４Ａ，４４Ｂは、樹脂部材７に支持されている。なお、パッド部４４１の表面には、たとえば銀めっきが施されていてもよい。端子部４４２は、パッド部４４１に繋がり、かつ、樹脂部材７から露出している。端子部４４２は、ｘ方向に見て、Ｌ字状をなしている。
【0054】
一対の検出端子４５Ａ，４５Ｂは、図１～図７に示すように、ｘ方向において一対のゲート端子４４Ａ，４４Ｂの隣に位置する。検出端子４５Ａから、複数の半導体チップ１０Ａの各半導体素子１１の第１電極層１２１に印加される電圧（ソース電流に対応した電圧）が検出される。検出端子４５Ｂから、複数の半導体チップ１０Ｂの各半導体素子１１の第１電極層１２１に印加される電圧（ソース電流に対応した電圧）が検出される。
【0055】
一対の検出端子４５Ａ，４５Ｂはともに、図４および図５に示すように、パッド部４５１および端子部４５２を有する。各検出端子４５Ａ，４５Ｂにおいて、パッド部４５１は、樹脂部材７に覆われている。これにより、各検出端子４５Ａ，４５Ｂは、樹脂部材７に支持されている。なお、パッド部４５１の表面には、たとえば銀めっきが施されていてもよい。端子部４５２は、パッド部４５１に繋がり、かつ、樹脂部材７から露出している。端子部４５２は、ｘ方向に見て、Ｌ字状をなしている。
【0056】
複数のダミー端子４６は、図１～図７に示すように、ｘ方向において一対の検出端子４５Ａ，４５Ｂに対して一対のゲート端子４４Ａ，４４Ｂとは反対側に位置する。本実施形態においては、ダミー端子４６の数は６つである。このうち３つのダミー端子４６は、ｘ方向の一方側（ｘ２方向）に位置する。残り３つのダミー端子４６は、ｘ方向の他方側（ｘ１方向）に位置する。なお、複数のダミー端子４６は、上記した構成に限定されない。また、複数のダミー端子４６を備えない構成としてもよい。
【0057】
複数のダミー端子４６の各々は、図４および図５に示すように、パッド部４６１および端子部４６２を有する。各ダミー端子４６において、パッド部４６１は、樹脂部材７に覆われている。これにより、複数のダミー端子４６は、樹脂部材７に支持されている。なお、パッド部４６１の表面には、たとえば銀めっきが施されていてもよい。端子部４６２は、パッド部４６１に繋がり、かつ、樹脂部材７から露出している。端子部４６２は、ｘ方向に見て、Ｌ字状をなしている。なお、端子部４６２の形状は、一対のゲート端子４４Ａ，４４Ｂの各端子部４４２の形状、および、一対の検出端子４５Ａ，４５Ｂの各端子部４５２の形状と同一である。
【0058】
一対の側方端子４７Ａ，４７Ｂは、図４に示すように、平面視において、樹脂部材７のｙ１方向側の端縁部分であり、かつ、樹脂部材７のｘ方向の各端縁部分に重なっている。側方端子４７Ａは、導電性基板２２Ａに接合されており、ｘ２方向を向く端面を除いて、樹脂部材７に覆われている。側方端子４７Ｂは、導電性基板２２Ｂに接合されており、ｘ１方向を向く端面を除いて樹脂部材７に覆われている。本実施形態においては、各側方端子４７Ａ，４７Ｂは、平面視において、そのすべてが樹脂部材７に重なる。側方端子４７Ａ，４７Ｂはそれぞれ、レーザ光を用いたレーザ溶接によって、導電性基板２２Ａ，２２Ｂにそれぞれ接合されている。なお、側方端子４７Ａと導電性基板２２Ａとの接合、および、側方端子４７Ｂと導電性基板２２Ｂとの接合はそれぞれ、レーザ溶接による接合ではなく、超音波接合であってもよいし、導電性接合材を用いた接合であってもよい。各側方端子４７Ａ，４７Ｂは、一部が平面視において屈曲しており、また、他の一部がｚ方向に屈曲している。なお、各側方端子４７Ａ，４７Ｂの構成は、これに限定されず、たとえば、平面視において、樹脂部材７からそれぞれ突き出るまで延びていてもよい。また、半導体装置Ａ１は各側方端子４７Ａ，４７Ｂを備えていなくてもよい。
【0059】
一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂおよび複数のダミー端子４６は、図１～図７に示すように、平面視において、ｘ方向に沿って配列されている。半導体装置Ａ１において、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６および一対の側方端子４７Ａ，４７Ｂは、いずれも同一のリードフレームから形成される。
【0060】
絶縁板４９は、電気絶縁性を有しており、その構成材料は、たとえば絶縁紙などである。絶縁板４９の一部は、平板であって、図４、図６、図９、図１０および図１１に示すように、ｚ方向において入力端子４１の端子部４１２と、入力端子４２の端子部４２２とに挟まれている。平面視において、入力端子４１は、その全部が絶縁板４９に重なっている。また、平面視において、入力端子４２は、パッド部４２１の一部と端子部４２２の全部とが絶縁板４９に重なっている。絶縁板４９により、２つの入力端子４１，４２が互いに絶縁されている。絶縁板４９の一部（ｘ１方向側の部分）は、樹脂部材７に覆われている。
【0061】
絶縁板４９は、図４および図１０に示すように、介在部４９１および延出部４９２を有する。介在部４９１は、ｚ方向において、入力端子４１の端子部４１２と、入力端子４２の端子部４２２との間に介在する。介在部４９１は、その全部が端子部４１２と端子部４２２とに挟まれている。延出部４９２は、介在部４９１から端子部４１２および端子部４２２よりもさらに、ｘ２方向に向けて延びている。
【0062】
複数のリード部材５の各々は、導電性を有する。各リード部材５の構成材料は、たとえば銅を含む金属である。各リード部材５は、各金属板３１を介して、半導体チップ１０（第１電極層１２１）に接合されている。各リード部材５は、厚みがたとえば０．０５～０．２ｍｍ程度の帯状金属板を折り曲げることで、形成されうる。複数のリード部材５は、図２、図４、図５、図１０および図１１に示すように、複数の第１リード５１および複数の第２リード５２を含んでいる。
【0063】
複数の第１リード５１の各々は、図２、図４、図５および図１１に示すように、各半導体チップ１０Ａと、導電性基板２２Ｂとを接続する。各第１リード５１は、第１接合部５１１、第２接合部５１２および連絡部５１３を含んでいる。
【0064】
第１接合部５１１は、半導体チップ１０Ａの第１電極層１２１に接合された金属板３１Ａに接合されている。第１接合部５１１は、金属板３１Ａに、レーザ溶接によって接合されている。第１接合部５１１は、当該金属板３１を介して、半導体チップ１０Ａの第１電極層１２１に導通する。第１接合部５１１には、平面視において、複数の溶接痕８が形成されている。第１接合部５１１に形成された複数の溶接痕８は、平面視において、マトリクス状に配置されている。
【0065】
第２接合部５１２は、導電性基板２２Ｂに接合されている。第２接合部５１２は、導電性基板２２Ｂに、レーザ溶接によって接合されている。このレーザ溶接の手法は、第１接合部５１１におけるレーザ溶接と同じである。第２接合部５１２には、平面視において、複数の溶接痕８が形成されている。第２接合部５１２に形成された複数の溶接痕８は、平面視において、マトリクス状に配置されている。なお、第２接合部５１２と導電性基板２２Ｂとは、レーザ溶接による接合ではなく、たとえば、銀ペーストやはんだなどの導電性接合材による接合、あるいは、超音波接合などであってもよい。
【0066】
連絡部５１３は、第１接合部５１１と第２接合部５１２とに繋がる部分である。連絡部５１３の一部は、ｚ方向に屈曲している。この連絡部５１３の屈曲により、ｚ方向における、第１接合部５１１の位置と第２接合部５１２の位置とを変えている。
【0067】
本実施形態において、第１リード５１は、特許請求の範囲に記載の「接続部材」に相当する。この場合、半導体チップ１０Ａの半導体素子１１が特許請求の範囲に記載の「半導体素子」に相当し、金属板３１Ａが特許請求の範囲に記載の「電極部材」に相当し、導電性基板２２Ａが特許請求の範囲に記載の「第１導電部材」に相当し、導電性基板２２Ｂが特許請求の範囲に記載の「第２導電部材」に相当する。
【0068】
複数の第２リード５２の各々は、図２、図４、図５および図１０に示すように、半導体チップ１０Ｂと、入力端子４２とを接続する。各第２リード５２は、第１接合部５２１、第２接合部５２２および連絡部５２３を含んでいる。
【0069】
第１接合部５２１は、半導体チップ１０Ｂの第１電極層１２１に接合された金属板３１に接合されている。第１接合部５２１は、当該金属板３１を介して、半導体チップ１０Ｂの第１電極層１２１に導通する。第１接合部５２１には、平面視において、複数の溶接痕８が形成されている。第１接合部５２１に形成された複数の溶接痕８は、平面視において、マトリクス状に配置されている。
【0070】
第２接合部５２２は、入力端子４２の延出部４２１ｂに接合されている。第２接合部５２２は、延出部４２１ｂに、レーザ溶接によって接合されている。このレーザ溶接の手法は、第１接合部５１１におけるレーザ溶接と同じである。第２接合部５２２には、平面視において、複数の溶接痕８が形成されている。第２接合部５２２に形成された複数の溶接痕８は、平面視において、マトリクス状に配置されている。なお、第２接合部５２２と延出部４２１ｂ（入力端子４２）とは、レーザ溶接による接合ではなく、たとえば、銀ペーストやはんだなどの導電性接合材による接合、あるいは、超音波接合などであってもよい。
【0071】
連絡部５２３は、第１接合部５２１と第２接合部５２２とに繋がる部分である。連絡部５２３の一部は、ｚ方向に屈曲している。この連絡部５２３の屈曲により、ｚ方向における、第１接合部５２１の位置と第２接合部５２２の位置とを変えている。
【0072】
本実施形態において、第２リード５２もまた、特許請求の範囲に記載の「接続部材」に相当する。この場合、半導体チップ１０Ｂの半導体素子１１が特許請求の範囲に記載の「半導体素子」に相当し、金属板３１Ｂが特許請求の範囲に記載の「電極部材」に相当し、導電性基板２２Ｂが特許請求の範囲に記載の「第１導電部材」に相当し、入力端子４２が特許請求の範囲に記載の「第２導電部材」に相当する。
【0073】
複数のワイヤ部材６の各々は、いわゆるボンディングワイヤである。各ワイヤ部材６は、導電性を有しており、その構成材料は、たとえば、アルミニウム、金あるいは銅のいずれかである。複数のワイヤ部材６は、図４および図５に示すように、複数のゲートワイヤ６１、複数の検出ワイヤ６２、一対の第１接続ワイヤ６３および一対の第２接続ワイヤ６４を含んでいる。
【0074】
複数のゲートワイヤ６１の各々は、図４および図５に示すように、その一端が各半導体チップ１０の第２電極層１２２（ゲート電極）に接合され、その他端が一対のゲート層２４Ａ、２４Ｂのいずれかに接合されている。複数のゲートワイヤ６１には、各半導体チップ１０Ａの第２電極層１２２とゲート層２４Ａとを導通させるものと、各半導体チップ１０Ｂの第２電極層１２２とゲート層２４Ｂとを導通させるものとがある。
【0075】
複数の検出ワイヤ６２の各々は、図４および図５に示すように、その一端が各半導体チップ１０の第１電極層１２１（ソース電極）に接合され、その他端が一対の検出層２５Ａ，２５Ｂのいずれかに接合されている。複数の検出ワイヤ６２には、各半導体チップ１０Ａの第１電極層１２１と検出層２５Ａとを導通させるものと、各半導体チップ１０Ｂの第１電極層１２１と検出層２５Ｂとを導通させるものとがある。
【0076】
一対の第１接続ワイヤ６３は、図４および図５に示すように、その一方がゲート層２４Ａとゲート端子４４Ａとを接続し、その他方がゲート層２４Ｂとゲート端子４４Ｂとを接続する。一方の第１接続ワイヤ６３は、一端がゲート層２４Ａに接合され、他端がゲート端子４４Ａのパッド部４４１に接合されており、これらを導通している。他方の第１接続ワイヤ６３は、一端がゲート層２４Ｂに接合され、他端がゲート端子４４Ｂのパッド部４４１に接合されており、これらを導通している。
【0077】
一対の第２接続ワイヤ６４は、図４および図５に示すように、その一方が検出層２５Ａと検出端子４５Ａとを接続し、その他方が検出層２５Ｂと検出端子４５Ｂとを接続する。一方の第２接続ワイヤ６４は、一端が検出層２５Ａに接合され、他端が検出端子４５Ａのパッド部４５１に接合されており、これらを導通している。他方の第２接続ワイヤ６４は、一端が検出層２５Ｂに接合され、他端が検出端子４５Ｂのパッド部４５１に接合されており、これらを導通している。
【0078】
樹脂部材７は、半導体装置Ａ１における半導体封止材である。樹脂部材７は、図１～図４および図６～図１１に示すように、複数の半導体チップ１０、支持基板２０（ただし、絶縁基板２１の裏面２１２を除く。）、複数の金属板３１、複数の端子４０の一部ずつ、絶縁板４９の一部、複数のリード部材５および複数のワイヤ部材６を覆っている。樹脂部材７の構成材料は、たとえばエポキシ樹脂である。樹脂部材７は、図１～図４および図６～図１１に示すように、樹脂主面７１、樹脂裏面７２および複数の樹脂側面７３１～７３４を有している。
【0079】
樹脂主面７１および樹脂裏面７２は、ｚ方向において、離間している。樹脂主面７１は、樹脂部材７の上面であり、ｚ２方向を向く。樹脂裏面７２は、樹脂部材７の下面であり、ｚ１方向を向く。樹脂裏面７２は、図７に示すように、平面視において、絶縁基板２１の裏面２１２を囲む枠状である。複数の樹脂側面７３１～７３４の各々は、樹脂主面７１および樹脂裏面７２の双方に繋がり、かつ、これらに挟まれている。２つの樹脂側面７３１，７３２は、ｘ方向において、離間している。樹脂側面７３１は、ｘ１方向を向き、樹脂側面７３２は、ｘ２方向を向く。２つの樹脂側面７３３，７３４は、ｙ方向において、離間している。樹脂側面７３３は、ｙ１方向を向き、樹脂側面７３４は、ｙ２方向を向く。
【0080】
樹脂部材７は、図１、図６および図７に示すように、各々が樹脂裏面７２からｚ方向に窪んだ複数の凹部７５を含んでいる。なお、複数の凹部７５は、形成されていなくてもよい。複数の凹部７５の各々は、ｙ方向に延びており、平面視において、樹脂裏面７２のｙ１方向の端縁からｙ２方向の端縁まで繋がっている。半導体装置Ａ１においては、複数の凹部７５は、図７に示すように、ｘ方向において、絶縁基板２１の裏面２１２を挟んで、それぞれ３つずつ形成されている。
【0081】
各溶接痕８は、後述するレーザ溶接によって形成される。図１３は、溶接痕８を示す平面模式図である。図１４は、溶接痕８を示す断面模式図である。なお、図１４は、第１リード５１の第１接合部５１１と金属板３１との接合部分に形成された溶接痕８を示しているが、他の部分に形成された溶接痕８も次に示す特徴を同様に有する。
【0082】
溶接痕８は、図１３に示すように、平面視において、円形状である。溶接痕８のｚ２方向を向く上面８１は、波紋状の模様がある。溶接痕８の上面８１は、図１４に示すように、複数の山部８１１と複数の谷部８１２とが同心円状に互い違いに形成されている。なお、図１３においては、溶接痕８の外周縁８１３や波紋模様（山部８１１および谷部８１２）が真円である場合を示しているが、レーザ溶接による、多少のゆがみや曲折が生じていてもよい。溶接痕８の平面視中央部は、図１４に示すように、山部８１１であり、ｚ２方向に突き出ている。溶接痕８のｚ１方向の端縁（下端８２）は、ｚ方向に直交する方向に見て、金属板３１に重なる。よって、下端８２は、ｚ方向において、主面３１１と裏面３１２との間に位置する。
【0083】
次に、レーザ溶接を用いた、各リード部材５と各半導体チップ１０との接合方法について説明する。半導体装置Ａ１において、この接合方法は、第１リード５１を半導体チップ１０Ａに接合する時、および、第２リード５２を半導体チップ１０Ｂに接合する時に行われる。また、第１リード５１を導電性基板２２Ｂに接合する時、および、第２リード５２を入力端子４２に接合する時にも行われる。
【0084】
まず、各半導体チップ１０の上に、各金属板３１を接合する。金属板３１の接合においては、導電性接合材３１０を用いて、各半導体チップ１０の第１電極層１２１に各金属板３１を接合する。導電性接合材３１０は、各半導体チップ１０の第１電極層１２１上に塗布されていてもよいし、各金属板３１にラミネート加工されていてもよい。各金属板３１の接合は、各半導体チップ１０を各導電性基板２２に搭載する前であっても後であってもよい。各金属板３１を接合する工程により、各金属板３１が、各半導体チップ１０の半導体素子１１の第１領域１１１に導通する。また、第１電極層１２１は、半導体素子１１の素子主面１１ａの上に形成されているので、各金属板３１は、素子主面１１ａの上に配置される。
【0085】
続いて、各リード部材５を各金属板３１に接合する。この接合においては、まず、各リード部材５を各金属板３１の上に重ねる。そして、平面視において、各リード部材５と各金属板３１とが重なった領域において、各リード部材５と各金属板３１とをレーザ溶接によって接合する。これにより、各リード部材５と各金属板３１とが溶接され、各リード部材５が各金属板３１に接合される。
【0086】
以上の第１工程および第２工程を経ることで、各リード部材５を、各金属板３１を介して、各半導体チップ１０の第１電極層１２１に接合する。
【0087】
次に、本実施形態にかかるレーザ溶接について説明する。当該レーザ溶接は、たとえば、次に示すレーザ照射装置ＬＤ（図１５参照）を用いて行われる。また、当該レーザ溶接は、スポット溶接である。
【0088】
図１５は、レーザ照射装置ＬＤの一例を示している。レーザ照射装置ＬＤは、図１５に示すように、レーザ発振器９１Ａ，９１Ｂ、光ファイバ９２Ａ，９２Ｂ、ダイクロイックミラー９３、集光レンズ９４、光ファイバ９５、コリメーションレンズ９６、および、集光レンズ９７を備えている。
【0089】
レーザ発振器９１Ａ，９１Ｂはともに、レーザ光を発生させるものである。レーザ発振器９１Ａは、第１のレーザ光を発振する。第１のレーザ光は、波長が５３２ｎｍ程度であるグリーンレーザである。レーザ発振器９１Ｂは、第２のレーザ光を発振する。第２のレーザ光は、波長が１０６４ｎｍ程度の赤外レーザである。第２のレーザ光の波長を基本波長としたとき、第１のレーザ光の波長は、第２のレーザ光の半波長である。第１のレーザ光は、マルチモードであり、ビーム伝搬率Ｍ2がたとえば１．６～３．５程度である。第２のレーザ光は、マルチモードであり、ビーム伝搬率Ｍ2がたとえば２．４～６．０程度である。
【0090】
光ファイバ９２Ａは、レーザ発振器９１Ａから発振された第１のレーザ光を伝送するものである。光ファイバ９２Ａによって伝送された第１のレーザ光は、ダイクロイックミラー９３に出射される。光ファイバ９２Ｂは、レーザ発振器９１Ｂから発振された第２のレーザ光を伝送するものである。光ファイバ９２Ｂによって伝送された第２のレーザ光は、ダイクロイックミラー９３に出射される。
【0091】
ダイクロイックミラー９３は、たとえば、特定の波長領域の光を透過し、残りの波長領域を反射するミラーである。ダイクロイックミラー９３は、第１のレーザ光を反射させ、第２のレーザ光を透過させる。なお、ダイクロイックミラー９３は、第１のレーザ光を透過させ、第２のレーザ光を反射させる構成あってもよい。
【0092】
集光レンズ９４は、ダイクロイックミラー９３から入射される各レーザ光を集光するレンズである。光ファイバ９５は、集光レンズ９４から入射されたレーザ光を伝送するものである。光ファイバ９５によって伝送された各レーザ光は、コリメーションレンズ９６に出射される。コリメーションレンズ９６は、光ファイバ９５から入射された各レーザ光をコリメートする（平行光にする）レンズである。集光レンズ９７は、コリメーションレンズ９６から入射された各レーザ光を集光するレンズである。集光レンズ９７によって集光された各レーザ光は、照射対象９９に照射される。
【0093】
レーザ照射装置ＬＤは、第１のレーザ光の焦点が、照射対象９９の表面９９ａと略一致するように調整されている。第２のレーザ光の焦点は、表面９９ａからやや照射対象９９の内部に位置する。本実施形態における照射対象９９は、第１リード５１のうち金属板３１Ａに重なる部分、第１リード５１のうち導電性基板２２Ｂに重なる部分、第２リード５２のうち金属板３１Ｂに重なる部分、および、第２リード５２のうち入力端子４２に重なる部分である。また、第１のレーザ光のビーム径は、たとえば０．１５～０．２５ｍｍ程度であり、第２のレーザ光のビーム径は、たとえば０．４～０．８ｍｍ程度である。
【0094】
レーザ照射装置ＬＤは、本実施形態のレーザ溶接において、第１のレーザ光および第２のレーザ光が図１６に示す出力波形となるように、調整されている。図１６は、第１のレーザ光および第２のレーザ光の各出力波形を示すタイミングチャートである。図１６において、波形Ｗ１はレーザ照射装置ＬＤから出射される第１のレーザ光の出力波形を示しており、波形Ｗ１’は照射対象９９に吸収される第１のレーザ光の出力波形を示している。また、波形Ｗ２はレーザ照射装置ＬＤから出射される第２のレーザ光の出力波形を示しており、波形Ｗ２’は照射対象９９に吸収される第２のレーザ光の出力波形を示している。照射対象９９は、先述の通り、たとえばリード部材５である。
【0095】
図１６の波形Ｗ１および波形Ｗ２が示すように、第１のレーザ光および第２のレーザ光の各出力はともに、矩形状のパルス波である。
【0096】
レーザ照射装置ＬＤから出射される第１のレーザ光の出力Ｐ１（波形Ｗ１参照）は、レーザ照射装置ＬＤから出射される第２のレーザ光の出力Ｐ２（波形Ｗ２参照）より小さい（Ｐ１＜Ｐ２）。たとえば、第１のレーザ光の出力Ｐ１は、１．０～１．２ｋＷ程度であり、第２のレーザ光の出力Ｐ２は、１．５～２．５ｋＷ程度である。ただし、レーザ照射装置ＬＤから照射対象９９に照射された第１のレーザ光は、すべてが照射対象９９に吸収されず、一部が照射対象９９で反射する。そのため、照射対象９９に吸収される第１のレーザ光の出力（強さ）Ｐ１’は、第１のレーザ光の出力Ｐ１よりも低下する（波形Ｗ１’参照）。たとえば、照射対象９９がＣｕである場合、照射対象９９に吸収される第１のレーザ光は、レーザ照射装置ＬＤから出射された第１のレーザ光のおよそ４５％程度である。同様に、レーザ照射装置ＬＤから照射対象９９に照射された第２のレーザ光は、すべてが照射対象９９に吸収されず、一部が照射対象９９で反射する。そのため、照射対象９９に吸収される第２のレーザ光の出力（強さ）Ｐ２’は、第２のレーザ光の出力Ｐ２よりも低下する（波形Ｗ２’参照）。たとえば、照射対象９９がＣｕである場合、照射対象９９に吸収される第２のレーザ光は、レーザ照射装置ＬＤから出射された第２のレーザ光のおよそ１０％程度である。本実施形態においては、図１６に示すように、照射対象９９に吸収される第１のレーザ光の出力（強さ）Ｐ１’は、照射対象９９に吸収される第２のレーザ光の出力（強さ）Ｐ２’よりも大きい（Ｐ１’＞Ｐ２’）。
【0097】
第１のレーザ光の出力時間（照射時間）Ｔ１は、第２のレーザ光の出力時間（照射時間）Ｔ２よりも短い（Ｔ１＜Ｔ２）。たとえば、第１のレーザ光の出力時間Ｔ１は、１．０～１．３ｍｓ程度であり、第２のレーザ光の出力時間Ｔ２は、５～１５ｍｓ程度である。
【0098】
第２のレーザ光は、第１のレーザ光よりも遅れて照射されている。つまり、第２のレーザ光は、第１のレーザ光が照射されてから、所定の遅延時間Ｔｄ経過後に照射される。たとえば、遅延時間Ｔｄは、０．１～０．６ｍｓ程度である。
【0099】
第２のレーザ光は、第１のレーザ光が照射されている間に照射される（Ｔ１＞Ｔｄ）。よって、第１のレーザ光と第２のレーザ光とが同時に照射される期間がある。なお、第２のレーザ光を、第１のレーザ光の照射が終わってから照射してもよい（Ｔ１＜Ｔｄ）。この場合、図１６に示す波形と異なり、第１のレーザ光と第２のレーザ光とが同時に照射される期間はない。
【0100】
以上のように、図１６に示す出力波形の第１のレーザ光および第２のレーザ光を照射すると、まず、第１のレーザ光がリード部材５に照射され、第１のレーザ光が照射された部分において、リード部材５の融解が開始される。これにより、リード部材５の一部が融解した溶融プールができる。この第１のレーザ光の照射の際に、溶融プールの表面に波紋状の模様が形成される。続いて、第１のレーザ光が照射された状態で、第２のレーザ光の照射が開始され、溶融プールが下方に進行する。これにより、溶融プールが、リード部材５から金属板３１に達する。このとき、溶融プールは、表面に形成された波紋状の模様を維持したまま、下方への融解が進行する。続いて、第１のレーザ光の照射が停止される。このとき、第１のレーザ光の照射が停止されても、第２のレーザ光の照射によって、融解が継続される。その後、第２のレーザ光の照射が停止されると、溶融プールが冷却されて固化し、融解が終わる。これにより、リード部材５が金属板３１に溶接され、この溶接箇所（レーザ光を照射した部分）に溶接痕８が形成される。このとき、溶融プールの表面に形成された波紋状の模様がそのまま、溶接痕８の表面に表れる。
【0101】
本実施形態においては、レーザ照射装置ＬＤによる上記レーザ溶接によって、第１リード５１（第２接合部５１２）と導電性基板２２Ｂとの接合、および、第２リード５２（第２接合部５２２）と入力端子４２（延出部４２１ｂ）との接合も行う。
【0102】
第１実施形態にかかる半導体装置Ａ１の作用効果は、次のとおりである。
【0103】
半導体装置Ａ１によれば、半導体素子１１、金属板３１およびリード部材５を備えている。半導体素子１１は、ｚ方向において素子主面１１ａ側に第１領域１１１（たとえばソース領域）が形成されている。金属板３１は、素子主面１１ａの上に配置され、第１領域１１１に導通している。リード部材５は、レーザ溶接によって金属板３１に接合されている。この構成によると、リード部材５は、金属板３１を介して、半導体素子１１の第１領域１１１に導通している。したがって、リード部材５を金属板３１にレーザ溶接することで、リード部材５と半導体素子１１の第１領域１１１とが導通する。つまり、超音波接続することなく、リード部材５と半導体素子１１（第１領域１１１）とを導通させることができる。これにより、超音波接合時の押圧力や振動などが半導体素子１１に加わらないので、半導体素子１１の損壊を抑制することができる。よって、半導体装置Ａ１は、信頼性を向上させることができる。
【0104】
半導体装置Ａ１によれば、素子電極１２を備えている。素子電極１２は、半導体素子１１の第１領域１１１にオーミック接触された第１電極層１２１を含んでいる。第１電極層１２１は、半導体チップ１０における電極パッドであり、第１電極層１２１には、導電性接合材３１０を介して、金属板３１が接合されている。この構成によると、導電性接合材３１０によって金属板３１を第１電極層１２１に接合することで、金属板３１と第１電極層１２１とが導通する。つまり、超音波接続することなく、金属板３１と第１電極層１２１とを導通させることができる。これにより、第１電極層１２１と金属板３１との接合においても、半導体素子１１の損壊を抑制できる。よって、半導体装置Ａ１は、信頼性を向上させることができる。
【0105】
半導体装置Ａ１によれば、金属板３１と第１電極層１２１とが導電性接合材３１０によって接合されており、導電性接合材３１０は焼結金属（たとえば焼結銀）である。焼結金属による接合は、はんだを用いた接合よりも、耐熱、耐圧、耐衝撃などの耐久性が高い。この構成によると、導電性接合材３１０の損壊あるいは導電性接合材３１０の剥がれなどを抑制することができる。したがって、半導体装置Ａ１は、信頼性を向上させることができる。
【0106】
半導体装置Ａ１によれば、第１リード５１（リード部材５）の第１接合部５１１は、金属板３１Ａにレーザ溶接されており、溶接痕８が形成されている。溶接痕８の下端８２は、ｚ方向に直交する方向に見て、金属板３１Ａに重なっている。つまり、溶接痕８が金属板３１Ａをｚ方向に貫通していない。なお、第２リード５２（リード部材５）の第１接合部５２１も同様である。この構成によると、リード部材５を金属板３１にレーザ溶接した際、レーザ光の照射によって形成される溶融プールが金属板３１を貫通していない。したがって、レーザ溶接時の熱が半導体素子１１まで伝達されることを抑制できる。よって、レーザ溶接時の熱による、半導体素子１１の損壊を抑制できるので、半導体装置Ａ１は、信頼性を向上させることができる。
【0107】
半導体装置Ａ１によれば、第１リード５１（リード部材５）の第１接合部５１１には、複数の溶接痕８が形成されている。したがって、第１リード５１（第１接合部５１１）を、金属板３１Ａに、レーザ溶接するとき、複数箇所にレーザ光を照射している。半導体装置Ａ１と異なる半導体装置において、第１接合部５１１に１つの溶接痕８が形成されている場合、ｚ方向に直交する方向への力が第１リード５１に加わったとき、第１リード５１が、１つの溶接痕８を通るｚ方向の軸を中心に回転する可能性がある。一方、半導体装置Ａ１によれば、第１接合部５１１に複数の溶接痕８が形成されているため、上記回転を抑制することができる。なお、第１リード５１（リード部材５）の第２接合部５１２、第２リード５２（リード部材５）の第１接合部５２１および第２リード５２（リード部材５）の第２接合部５２２も同様である。
【0108】
半導体装置Ａ１によれば、第１リード５１（リード部材５）は、第１接合部５１１および第２接合部５１２を含んでいる。第１接合部５１１および第２接合部５１２はそれぞれ、複数の溶接痕８が形成されている。したがって、第１接合部５１１および第２接合部５１２はともに、レーザ溶接によって接合されている。なお、第２リード５２（リード部材５）も同様である。この構成によると、第１接合部５１１（５２１）と第２接合部５１２（５２２）とで、接合方法を変える必要がないため、半導体装置Ａ１の製造効率の向上を図ることができる。
【0109】
半導体装置Ａ１によれば、各溶接痕８は、上面８１を有しており、上面８１は、山部８１１と谷部８１２とによって波紋模様が形成されている。また、上面８１は、樹脂部材７に接している。この構成によると、各溶接痕８の上面８１に凹凸があるため、アンカー効果によって樹脂部材７の接着性を高めることができる。
【0110】
半導体装置Ａ１によれば、レーザ溶接によって、リード部材５と金属板３１とを接合している。そして、レーザ溶接においては、互いに波長の異なる第１のレーザ光と第２のレーザ光とを照射している。したがって、本開示の接合方法によれば、これら２つのレーザ光を用いることで、レーザ光を照射する照射対象（リード部材５）の素材に応じて、吸収、反射、屈折、透過および散乱などを適宜調整することができる。これにより、金属板３１のｚ方向寸法を、各半導体素子１１のｚ方向寸法よりも小さくできる。したがって、リード部材５と第１電極層１２１との間に金属板３１を設ける場合であっても、半導体装置Ａ１のｚ方向寸法の増加を抑制することができる。
【0111】
本開示の接合方法によれば、第１のレーザ光の波長は、第２のレーザ光の波長よりも短い。半導体装置Ａ１においては、たとえば、第１のレーザ光は５３２ｎｍ程度のグリーンレーザであり、第２のレーザ光は１０６４ｎｍ程度の赤外光レーザである。本実施形態のレーザ溶接においては、接合対象であるリード部材５および金属板３１はともに、構成材料がたとえば銅である。銅のレーザ光の吸収率は、当該レーザ光の波長が短いほど良好である。たとえば、波長が５３２ｎｍ程度のレーザ光（第１のレーザ光）の吸収率はおよそ４５％程度であり、波長が１０６４ｎｍ程度のレーザ光（第２のレーザ光）に対する吸収率はおよそ１０％程度である。したがって、本実施形態の接合方法においては、接合対象への吸収率の異なる２つのレーザ光を用いて、レーザ溶接を行うことができる。
【0112】
本開示の接合方法によれば、第１のレーザ光および第２のレーザ光は、図１６に示す出力波形となるように、レーザ照射装置ＬＤによって照射される。つまり、第１のレーザ光の出力は、第２のレーザ光の出力よりも大きい。第１のレーザ光の照射時間は、第２のレーザ光の照射時間よりも短い。第１のレーザ光の照射の開始後、遅延時間Ｔｄ後に第２のレーザ光の照射が開始される。すなわち、第２のレーザ光は、第１のレーザ光よりも遅れて照射される。さらに、第１のレーザ光が照射されているときに、第２のレーザ光を照射させる。第１のレーザ光は、第２のレーザ光と比較して、接合対象（銅）への吸収率が良好であるが、出力調整が難しい。したがって、第１のレーザ光だけでレーザ溶接した場合、溶接時間を短縮させることが可能であるが、溶接痕８が金属板３１を貫通する可能性がある。また、第２のレーザ光は、第１のレーザ光と比較して、出力調整が容易であるが、接合対象（銅）への吸収率が低い。したがって、第２のレーザ光だけで、レーザ溶接した場合、溶接痕８が金属板３１を貫通することを抑制できるが、溶接時間が長くなる可能性がある。一方、本開示の接合方法によれば、接合対象（銅）への吸収率が高い第１のレーザ光によって、融解を開始して、短時間で溶融プールの状態を安定させる。そして、溶融プールが安定した状態で、第２のレーザ光の照射を開始して、第１のレーザ光の照射を停止する。これにより、第２のレーザ光によって、溶融プールの進行が調整される。したがって、図１６に示す出力波形の第１のレーザ光および第２のレーザ光を照射することで、半導体素子１１の損壊を抑制しつつ、効率良くレーザ溶接することができる。さらに、第１のレーザ光を第２のレーザ光よりも先に照射することで、スパッタなどの溶接品質の低下を抑制できる。
【0113】
以下に、本開示の他の実施形態にかかる半導体装置および接合方法について説明する。なお、以下の他の実施形態において、第１実施形態と同一あるいは類似の構成要素には、同じ符号を付して、その説明を省略する。
【0114】
＜第２実施形態＞
図１７は、第２実施形態にかかる半導体装置を示している。第２実施形態の半導体装置Ａ２は、半導体装置Ａ１と比較して、樹脂部材７の形状が異なる。それ以外については、半導体装置Ａ１と同じである。図１７は、半導体装置Ａ２を示す斜視図である。
図１７は、第２実施形態にかかる半導体装置を示している。第２実施形態の半導体装置Ａ２は、半導体装置Ａ１と比較して、樹脂部材７の形状が異なる。それ以外については、半導体装置Ａ１と同じである。図１７は、半導体装置Ａ２を示す斜視図である。
【0115】
本実施形態の樹脂部材７は、平面視において、ｙ方向の各端縁部分が、ｘ方向にそれぞれ延び出ている。樹脂部材７のうち、ｘ２方向に延び出た部分によって、２つの入力端子４１，４２および絶縁板４９の一部ずつが覆われている。また、樹脂部材７のうち、ｘ１方向に延び出た部分によって、出力端子４３の一部が覆われている。
【0116】
半導体装置Ａ２によれば、半導体装置Ａ１と同様に、リード部材５を金属板３１にレーザ溶接することで、リード部材５と半導体素子１１の第１領域１１１とを導通させている。したがって、半導体装置Ａ２は、半導体装置Ａ１と同様に、半導体素子１１の損壊を抑制することができるので、信頼性を向上させることができる。
【0117】
半導体装置Ａ２によれば、たとえば半導体装置Ａ１において樹脂部材７から突き出た２つの入力端子４１，４２、出力端子４３および絶縁板４９の一部ずつを保護することができる。
【0118】
＜第３実施形態＞
図１８～図２２は、第３実施形態にかかる半導体装置を示している。第３実施形態の半導体装置Ａ３は、複数の半導体チップ１０、支持基板２０、複数の金属板３１、複数の端子４０、複数のリード部材５、複数のワイヤ部材６および樹脂部材７を備えている。半導体装置Ａ３において、複数の端子４０には、入力端子４１，４２、出力端子４３、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６および一対のソース信号端子４８Ａ，４８Ｂを含んでいる。
図１８～図２２は、第３実施形態にかかる半導体装置を示している。第３実施形態の半導体装置Ａ３は、複数の半導体チップ１０、支持基板２０、複数の金属板３１、複数の端子４０、複数のリード部材５、複数のワイヤ部材６および樹脂部材７を備えている。半導体装置Ａ３において、複数の端子４０には、入力端子４１，４２、出力端子４３、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６および一対のソース信号端子４８Ａ，４８Ｂを含んでいる。
【0119】
図１８は、半導体装置Ａ３を示す平面図であって、樹脂部材７を想像線（二点鎖線）で示している。図１９は、図１８の一部を拡大した部分拡大図である。図２０は、半導体装置Ａ３を示す正面図であって、樹脂部材７を想像線（二点鎖線）で示している。なお、図２０においては、ワイヤ部材６の図示を省略している。図２１は、図１８のＸＸＩ－ＸＸＩ線に沿う断面図である。図２２は、図２１の一部を拡大した部分拡大図である。
【0120】
半導体装置Ａ３において、各半導体チップ１０は、図１８および図１９に示すように、絶縁膜１３によって絶縁された２つの第１電極層１２１を含んでいる。そして、各金属板３１は、導電性接合材３１０によって、２つの第１電極層１２１に跨って接合されている。なお、各半導体チップ１０は、半導体装置Ａ１における各半導体チップ１０と同様に、１つの第１電極層１２１を含んだ構成であってもよい。
【0121】
【0122】
絶縁基板２６は、電気絶縁性を有する。絶縁基板２６の構成材料は、絶縁基板２１と同様に、セラミックスである。なお、当該構成材料は、セラミックスに限定されず、絶縁樹脂シートなどであってもよい。
【0123】
絶縁基板２６は、図２０および図２１に示すように、主面２６１および裏面２６２を有している。主面２６１および裏面２６２は、ｚ方向において離間している。主面２６１は、ｚ２方向を向き、裏面２６２は、ｚ１方向を向く。
【0124】
主面金属層２７は、絶縁基板２６の主面２６１に形成されている。主面金属層２７の構成材料は、たとえば銅を含む金属である。なお、当該構成材料は、銅ではなく、アルミニウムなどであってもよい。主面金属層２７は、樹脂部材７に覆われている。主面金属層２７は、複数の導電体層２７１Ａ，２７１Ｂ，２７１Ｃ、一対のゲート層２７２Ａ，２７２Ｂ、一対の検出層２７３Ａ，２７３Ｂ、一対のソース信号層２７４Ａ，２７４Ｂおよび複数のダミー層２７５を含んでいる。これらは、互いに離間して配置されている。
【0125】
導電体層２７１Ａは、複数の半導体チップ１０Ａが搭載され、複数の半導体チップ１０Ａを支持する。導電体層２７１Ａは、入力端子４１の一部（パッド部４１１）が接合されている。
【0126】
導電体層２７１Ｂは、複数の第２リード５２の一部（第２接合部５２２）が接合されている。導電体層２７１Ｂは、入力端子４２の一部（パッド部４２１）が接合されている。
【0127】
導電体層２７１Ｃは、複数の半導体チップ１０Ｂが搭載され、複数の半導体チップ１０Ｂを支持する。導電体層２７１Ｃは、複数の第１リード５１の一部（第２接合部５１２）が接合されている。導電体層２７１Ｃは、出力端子４３の一部（パッド部４３１）が接合されている。
【0128】
一対のゲート層２７２Ａ，２７２Ｂは、一対のゲート層２４Ａ，２４Ｂに対応するものである。ゲート層２７２Ａは、ワイヤ部材６（ゲートワイヤ６１）を介して、各半導体チップ１０Ａの第２電極層１２２（ゲート電極）に導通する。ゲート層２７２Ｂは、ワイヤ部材６（ゲートワイヤ６１）を介して、各半導体チップ１０Ｂの第２電極層１２２（ゲート電極）に導通する。各ゲート層２７２Ａ，２７２Ｂは、ｘ方向に延びる帯状の部分を有する。この帯状の部分において、複数のゲートワイヤ６１がそれぞれボンディングされている。ゲート層２７２Ａには、ゲート端子４４Ａの一部（パッド部４４１）が直接接合されている。ゲート層２７２Ｂには、ゲート端子４４Ｂの一部（パッド部４４１）が直接接合されている。
【0129】
一対の検出層２７３Ａ，２７３Ｂは、一対の検出層２５Ａ，２５Ｂに対応するものである。検出層２７３Ａは、ワイヤ部材６（検出ワイヤ６２）を介して、各半導体チップ１０Ａの第１電極層１２１（ソース電極）に導通する。検出層２７３Ｂは、ワイヤ部材６（検出ワイヤ６２）を介して、各半導体チップ１０Ｂの第１電極層１２１（ソース電極）に導通する。各検出層２７３Ａ，２７３Ｂは、ｘ方向に延びる帯状の部分を有する。この帯状の部分において、複数の検出ワイヤ６２がそれぞれボンディングされている。検出層２７３Ａには、検出端子４５Ａの一部（パッド部４５１）が直接接合されている。検出層２７３Ｂには、検出端子４５Ｂの一部（パッド部４５１）が直接接合されている。
【0130】
一対のソース信号層２７４Ａ，２７４Ｂはそれぞれ、各半導体チップ１０の第１電極層１２１に導通する。ソース信号層２７４Ａは、ワイヤ部材６（後述するソース信号ワイヤ６５）を介して、各半導体チップ１０Ａの第１電極層１２１（ソース電極）に導通する。ソース信号層２７４Ｂは、ワイヤ部材６（後述するソース信号ワイヤ６５）を介して、各半導体チップ１０Ｂの第１電極層１２１（ソース電極）に導通する。ソース信号層２７４Ａには、ソース信号端子４８Ａの一部（パッド部４８１）が直接接合されている。ソース信号層２７４Ｂには、ソース信号端子４８Ｂの一部（パッド部４８１）が直接接合されている。
【0131】
複数のダミー層２７５は、いずれの半導体チップ１０にも導通していない。各ダミー層２７５には、ダミー端子４６の一部（パッド部４６１）が直接接合されている。
【0132】
裏面金属層２８は、絶縁基板２６の裏面２６２に形成されている。裏面金属層２８の構成材料は、主面金属層２７の構成材料と同じである。裏面金属層２８は、ｚ１方向を向く面が樹脂部材７から露出してもよい。なお、当該ｚ１方向を向く面が樹脂部材７に覆われていてもよい。
【0133】
入力端子４１は、図１８に示すように、パッド部４１１が導電体層２７１Ａに接合されている。図１８に示す態様においては、入力端子４１は、樹脂部材７に覆われた部分において一部が屈曲している。導電体層２７１Ａは、各半導体チップ１０Ａの第３電極層１２３に導通している。よって、入力端子４１は、各半導体チップ１０Ａの第３電極層１２３に導通する。
【0134】
入力端子４２は、図１８に示すように、パッド部４２１が導電体層２７１Ｂに接合されている。図１８に示す態様においては、入力端子４２は、樹脂部材７に覆われた部分において一部が屈曲している。導電体層２７１Ｂは、第２リード５２を介して、各半導体チップ１０Ｂの第１電極層１２１に導通している。よって、入力端子４２は、各半導体チップ１０Ｂの第１電極層１２１に導通する。
【0135】
出力端子４３は、図１８に示すように、パッド部４３１が導電体層２７１Ｃに接合されている。図１８に示す態様においては、出力端子４３は、樹脂部材７に覆われた部分において一部が屈曲している。導電体層２７１Ｃは、第１リード５１を介して各半導体チップ１０Ａの第１電極層１２１に導通するとともに、各半導体チップ１０Ｂの第３電極層１２３に導通している。よって、出力端子４３は、各半導体チップ１０Ａの第１電極層１２１および各半導体チップ１０Ｂの第３電極層１２３に導通する。
【0136】
ゲート端子４４Ａは、そのパッド部４４１がゲート層２７２Ａに接合されている。ゲート層２７２Ａは、ゲートワイヤ６１を介して各半導体チップ１０Ａの第２電極層１２２に導通している。よって、ゲート端子４４Ａは、各半導体チップ１０Ａの第２電極層１２２に導通する。ゲート端子４４Ｂは、そのパッド部４４１がゲート層２７２Ｂに接合されている。ゲート層２７２Ｂは、ゲートワイヤ６１を介して各半導体チップ１０Ｂの第２電極層１２２に導通している。よって、ゲート端子４４Ｂは、各半導体チップ１０Ｂの第２電極層１２２に導通する。ゲート端子４４Ａ，４４Ｂは、図１９に示すように、平面視において、絶縁基板２６の中央を基準に対称的に配置されている。
【0137】
検出端子４５Ａは、そのパッド部４５１が検出層２７３Ａに接合されている。検出層２７３Ａは、検出ワイヤ６２を介して各半導体チップ１０Ａの第１電極層１２１に導通している。よって、検出端子４５Ａは、各半導体チップ１０Ａの第１電極層１２１に導通している。検出端子４５Ｂは、そのパッド部４５１が検出層２７３Ｂに接合されている。検出層２７３Ｂは、検出ワイヤ６２を介して各半導体チップ１０Ｂの第１電極層１２１に導通している。よって、検出端子４５Ｂは、各半導体チップ１０Ｂの第１電極層１２１に導通している。検出端子４５Ａ，４５Ｂは、図１９に示すように、平面視において、絶縁基板２６の中央を基準に対称的に配置されている。
【0138】
ダミー端子４６は、そのパッド部４６１がダミー層２７５に接合されている。ダミー層２７５は、複数の半導体チップ１０Ａ，１０Ｂのいずれにも導通していないので、ダミー端子４６は、複数の半導体チップ１０Ａ，１０Ｂのいずれにも導通しない。
【0139】
一対のソース信号端子４８Ａ，４８Ｂはそれぞれ、パッド部４８１および端子部４８２を含んでいる。各ソース信号端子４８Ａ，４８Ｂにおいて、パッド部４８１は、樹脂部材７に覆われている。端子部４８２は、パッド部４８１に繋がり、かつ、樹脂部材７から露出している。
【0140】
ソース信号端子４８Ａは、そのパッド部４８１がソース信号層２７４Ａに接合されている。ソース信号層２７４Ａは、ワイヤ部材６（後述するソース信号ワイヤ６５）を介して各半導体チップ１０Ａの第１電極層１２１に導通している。よって、ソース信号端子４８Ａは、各半導体チップ１０Ａの第１電極層１２１に導通している。ソース信号端子４８Ｂは、そのパッド部４８１がソース信号層２７４Ｂに接合されている。ソース信号層２７４Ｂは、ワイヤ部材６（後述するソース信号ワイヤ６５）を介して各半導体チップ１０Ｂの第１電極層１２１に導通している。よって、ソース信号端子４８Ｂは、各半導体チップ１０Ｂの第１電極層１２１に導通している。ソース信号端子４８Ａ，４８Ｂは、図１９に示すように、平面視において、絶縁基板２６の中央を基準に対称的に配置されている。
【0141】
複数の端子４０において、ゲート端子４４Ａ、検出端子４５Ａ、一部のダミー端子４６およびソース信号端子４８Ａは、樹脂側面７３４から突き出ている。これらは、ｘ方向に見て、互いに重なり合い、かつ、樹脂部材７に覆われた部分および樹脂部材７から露出した部分のそれぞれにおいて、一部が屈曲している。また、ゲート端子４４Ｂ、検出端子４５Ｂ、一部のダミー端子４６およびソース信号端子４８Ｂは、樹脂側面７３３から突き出ている。これらは、ｘ方向に見て、互いに重なり合い、かつ、樹脂部材７に覆われた部分および樹脂部材７から露出した部分のそれぞれにおいて、一部が屈曲している。なお、一対のゲート端子４４Ａ，４４Ｂ、一対の検出端子４５Ａ，４５Ｂ、複数のダミー端子４６および一対のソース信号端子４８Ａ，４８Ｂの形状は、限定されず、たとえば、それぞれが樹脂主面７１から突き出た構成であってもよい。
【0142】
複数の第１リード５１の各々は、図１８、図１９および図２１に示すように、各半導体チップ１０Ａと、導電体層２７１Ｃとを接続する。各第１リード５１において、第１接合部５１１は、金属板３１Ａに接合されている。本実施形態においても、第１接合部５１１は、レーザ溶接によって金属板３１Ａに接合されており、平面視において、複数の溶接痕８が形成されている。また、各第１リード５１において、第２接合部５１２は、導電体層２７１Ｃに接合されている。本実施形態においても、第２接合部５１２は、レーザ溶接によって導電体層２７１Ｃに接合されており、図１８および図１９に示すように、平面視において、複数の溶接痕８が形成されている。複数の溶接痕８は、平面視においてマトリクス状に配置されている。
【0143】
本実施形態において、第１リード５１は、特許請求の範囲に記載の「接続部材」に相当する。この場合、半導体チップ１０Ａの半導体素子１１が特許請求の範囲に記載の「半導体素子」に相当し、金属板３１Ａが特許請求の範囲に記載の「電極部材」に相当し、導電体層２７１Ａが特許請求の範囲に記載の「第１導電部材」に相当し、導電体層２７１Ｃが特許請求の範囲に記載の「第２導電部材」に相当する。
【0144】
複数の第２リード５２の各々は、図１８および図２１に示すように、各半導体チップ１０Ｂと、導電体層２７１Ｂとを接続する。各第２リード５２において、第１接合部５２１は、金属板３１Ｂに接合されている。本実施形態においても、第１接合部５２１は、レーザ溶接によって金属板３１Ｂに接合されており、平面視において、複数の溶接痕８が形成されている。また、各第２リード５２において、第２接合部５２２は、導電体層２７１Ｂに接合されている。本実施形態においても、第２接合部５２２は、レーザ溶接によって導電体層２７１Ｂに接合されており、図１８に示すように、平面視において、複数の溶接痕８が形成されている。複数の溶接痕８は、平面視においてマトリクス状に配置されている。
【0145】
本実施形態において、第２リード５２もまた、特許請求の範囲に記載の「接続部材」に相当する。この場合、半導体チップ１０Ｂの半導体素子１１が特許請求の範囲に記載の「半導体素子」に相当し、金属板３１Ｂが特許請求の範囲に記載の「電極部材」に相当し、導電体層２７１Ｃが特許請求の範囲に記載の「第１導電部材」に相当し、導電体層２７１Ｂが特許請求の範囲に記載の「第２導電部材」に相当する。
【0146】
半導体装置Ａ３において、複数のワイヤ部材６は、複数のゲートワイヤ６１、複数の検出ワイヤ６２および複数のソース信号ワイヤ６５を含んでいる。
【0147】
各ゲートワイヤ６１は、その一端が各半導体チップ１０の第２電極層１２２（ゲート電極）に接合され、その他端が一対のゲート層２７２Ａ，２７２Ｂのいずれかに接合されている。複数のゲートワイヤ６１には、各半導体チップ１０Ａの第２電極層１２２（ゲート電極）とゲート層２７２Ａとを導通させるものと、各半導体チップ１０Ｂの第２電極層１２２（ゲート電極）とゲート層２７２Ｂとを導通させるものとがある。
【0148】
各検出ワイヤ６２は、その一端が各半導体チップ１０の第１電極層１２１（ソース電極）に接合され、その他端が一対の検出層２７３Ａ，２７３Ｂのいずれかに接合されている。複数の検出ワイヤ６２には、各半導体チップ１０Ａの第１電極層１２１（ソース電極）と検出層２７３Ａとを導通させるものと、各半導体チップ１０Ｂの第１電極層１２１（ソース電極）と検出層２７３Ｂとを導通させるものとがある。
【0149】
複数のソース信号ワイヤ６５はそれぞれ、その一端が複数の半導体チップ１０Ａ，１０Ｂのいずれかの第１電極層１２１（ソース電極）に接合され、その他端が一対のソース信号層２７４Ａ，２７４Ｂのいずれかに接合されている。複数のソース信号ワイヤ６５には、いずれかの半導体チップ１０Ａの第１電極層１２１（ソース電極）とソース信号層２７４Ａとを導通させるものと、いずれかの半導体チップ１０Ｂの第１電極層１２１（ソース電極）とソース信号層２７４Ｂとを導通させるものとがある。
【0150】
半導体装置Ａ３によれば、半導体装置Ａ１と同様に、リード部材５を金属板３１にレーザ溶接することで、リード部材５と半導体素子１１の第１領域１１１とを導通させている。したがって、半導体装置Ａ３は、半導体装置Ａ１と同様に、半導体素子１１の損壊を抑制することができるので、信頼性を向上させることができる。
【0151】
半導体装置Ａ３によれば、半導体装置Ａ１と同様に構成された部分において、半導体装置Ａ１と同様の効果を奏することができる。
【0152】
＜第４実施形態＞
図２３は、第４実施形態にかかる半導体装置を示している。第４実施形態の半導体装置Ａ４は、半導体装置Ａ１と比較して、１つの半導体チップ１０を備えたディスクリート部品である点が主に異なる。図２３は、半導体装置Ａ４を示す斜視図であって、樹脂部材７を想像線で示している。
図２３は、第４実施形態にかかる半導体装置を示している。第４実施形態の半導体装置Ａ４は、半導体装置Ａ１と比較して、１つの半導体チップ１０を備えたディスクリート部品である点が主に異なる。図２３は、半導体装置Ａ４を示す斜視図であって、樹脂部材７を想像線で示している。
【0153】
半導体装置Ａ４は、半導体チップ１０、金属板３１、リードフレーム３９、リード部材５、ワイヤ部材６および樹脂部材７を備えている。半導体装置Ａ４は、いわゆるリードフレーム構造である。
【0154】
リードフレーム３９は、半導体チップ１０を支持するとともに、半導体チップ１０に導通する。リードフレーム３９の一部は、樹脂部材７から露出しており、当該露出した部分は、半導体装置Ａ４の端子として機能する。リードフレーム３９は、第１部３９１および第２部３９２を含んでいる。
【0155】
第１部３９１は、半導体チップ１０を支持する。第１部３９１は、導電性接合材１００を介して、半導体チップ１０が接合されている。第１部３９１は、半導体素子１１の素子裏面１１ｂに対向している。第１部３９１は、半導体チップ１０の第３電極層１２３に導通している。本実施形態においては、第１部３９１が特許請求の範囲に記載の「第１導電部材」に相当する。
【0156】
第２部３９２は、第１部３９１から離間している。第２部３９２には、リード部材５の一部が接合されている。第２部３９２とリード部材５との接合は、レーザ照射装置ＬＤを用いたレーザ溶接による。よって、当該接合部分には、複数の溶接痕８が形成されている。本実施形態においては、第２部３９２が特許請求の範囲に記載の「第２導電部材」に相当する。
【0157】
半導体装置Ａ４によれば、半導体装置Ａ１と同様に、リード部材５を金属板３１にレーザ溶接することで、リード部材５と半導体素子１１の第１領域１１１とを導通させている。したがって、半導体装置Ａ４は、半導体装置Ａ１と同様に、半導体素子１１の損壊を抑制することができるので、信頼性を向上させることができる。
【0158】
半導体装置Ａ４においては、ディスクリート部品である場合を示したが、これに限定されない。半導体装置Ａ４は、リードフレーム構造を用いたＬＳＩなどのＩＣであってもよい。また、リードフレーム３９の形状は、図２３に示したものに限定されず、周知の半導体パッケージ型に応じて、種々に変更可能である。
【0159】
＜第５実施形態＞
図２４は、第５実施形態にかかる半導体装置を示している。第５実施形態の半導体装置Ａ５は、半導体装置Ａ１と比較して、複数の金属板３１を備えておらず、リード部材５が第１電極層１２１に直接接合されている点で異なる。リード部材５と第１電極層１２１との接合は、レーザ溶接による。図２４は、半導体装置Ａ５を示す要部拡大断面図である。図２４は、図１２に示す半導体装置Ａ１の部分拡大図に対応する。
図２４は、第５実施形態にかかる半導体装置を示している。第５実施形態の半導体装置Ａ５は、半導体装置Ａ１と比較して、複数の金属板３１を備えておらず、リード部材５が第１電極層１２１に直接接合されている点で異なる。リード部材５と第１電極層１２１との接合は、レーザ溶接による。図２４は、半導体装置Ａ５を示す要部拡大断面図である。図２４は、図１２に示す半導体装置Ａ１の部分拡大図に対応する。
【0160】
半導体装置Ａ５においては、第１電極層１２１のｚ方向寸法が、半導体装置Ａ１の第１電極層１２１よりも大きい。第１電極層１２１および第２電極層１２２はともに、素子主面１１ａに接しており、第１電極層１２１のｚ方向寸法は、第２電極層１２２のｚ方向寸法よりも大きい。ゆえに、第１電極層１２１は、第２電極層１２２よりもｚ方向に突き出ている。第１電極層１２１のｚ方向寸法は、半導体素子１１のｚ方向寸法よりも小さい。第１電極層１２１のｚ方向寸法は、たとえば０．０５～０．２ｍｍ程度である。
【0161】
半導体装置Ａ５によれば、半導体素子１１、第１電極層１２１およびリード部材５を備えている。半導体素子１１は、ｚ方向において素子主面１１ａ側に第１領域１１１（たとえばソース領域）が形成されている。第１電極層１２１は、素子主面１１ａの上に配置され、第１領域１１１に導通している。リード部材５は、本開示のレーザ溶接によって第１電極層１２１に接合されている。この構成によると、リード部材５は、第１電極層１２１を介して、半導体素子１１の第１領域１１１に導通している。したがって、リード部材５を第１電極層１２１にレーザ溶接することで、リード部材５と半導体素子１１の第１領域１１１とが導通する。つまり、超音波接続することなく、リード部材５と半導体素子１１（第１領域１１１）とを導通させることができる。これにより、超音波接合時の押圧力や振動などが半導体素子１１に加わらないので、半導体素子１１の損壊を抑制することができる。よって、半導体装置Ａ５は、信頼性を向上させることができる。
【0162】
半導体装置Ａ５によれば、第１電極層１２１は、第２電極層１２２よりもｚ方向に突き出ている。本実施形態においては、第１電極層１２１の厚みを第２電極層１２２の厚みよりも大きくしている。これにより、リード部材５を第１電極層１２１にレーザ溶接する場合であっても、レーザ溶接時の熱による半導体素子１１の損壊を抑制できるので、半導体装置Ａ５は、信頼性を向上させることができる。
【0163】
第５実施形態では、半導体装置Ａ１において、金属板３１を用いずに、第１電極層１２１の厚さを大きくし、この第１電極層１２１にリード部材５を直接レーザ溶接した半導体装置Ａ５を示したが、これに限定されない。第２実施形態ないし第４実施形態、すなわち、半導体装置Ａ２～Ａ４においても、同様に構成してもよい。
【0164】
本開示にかかる半導体装置および接合方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成、および、本開示の接合方法の各工程の具体的な処理は、種々に設計変更自在である。
【0165】
本開示にかかる半導体装置および接合方法は、以下の付記に関する実施形態を含む。
［付記１］
第１方向において互いに離間した素子主面および素子裏面と前記素子主面側に配置された第１領域とを有する半導体素子と、
前記第１領域に導通し、かつ、前記素子主面上に配置された電極部材と、
前記素子裏面に対向し、かつ、前記半導体素子が接合された第１導電部材と、
前記第１導電部材と離間して配置された第２導電部材と、
前記電極部材および前記第２導電部材を導通させる接続部材と、
を備えており、
前記接続部材は、レーザ溶接によって前記電極部材に接合されている、半導体装置。
［付記２］
前記電極部材は、前記第１領域にオーミック接触された第１電極層である、
付記１に記載の半導体装置。
［付記３］
前記素子主面上に配置され、前記第１電極層と異なる第２電極層をさらに備えており、
前記半導体素子は、さらに前記素子主面側に第２領域が形成されており、
前記第２電極層は、前記第２領域にオーミック接触され、
前記第１電極層は、前記第２電極層よりも前記第１方向に突き出ている、
付記２に記載の半導体装置。
［付記４］
前記第１領域にオーミック接触された第１電極層をさらに備えており、
前記電極部材は、導電性接合材を介して前記第１電極層に接合された金属板である、
付記１に記載の半導体装置。
［付記５］
前記導電性接合材は、焼結金属である、
付記４に記載の半導体装置。
［付記６］
前記半導体素子は、ＭＯＳＦＥＴである、
付記２ないし付記５のいずれか一項に記載の半導体装置。
［付記７］
前記第１領域は、ソース領域であり、
前記第１電極層は、ソース電極である、
付記６に記載の半導体装置。
［付記８］
前記接続部材は、前記電極部材に接合された第１接合部を含んでおり、
前記第１接合部には、前記第１方向に見て円形状の溶接痕が形成されている、
付記１ないし付記７のいずれか一項に記載の半導体装置。
［付記９］
複数の前記溶接痕が形成されており、
前記複数の溶接痕は、前記第１方向に見て、マトリクス状に配置されている、
付記８に記載の半導体装置。
［付記１０］
前記電極部材は、前記半導体素子よりも、前記第１方向の寸法が小さい、
付記１ないし付記９のいずれか一項に記載の半導体装置。
［付記１１］
前記接続部材は、銅を含む金属からなる、
付記１ないし付記１０のいずれか一項に記載の半導体装置。
［付記１２］
前記素子主面と同じ方向を向く絶縁部材主面を有しており、前記絶縁部材主面が向く方向側において、前記第１導電部材および前記第２導電部材を支持する絶縁部材をさらに備えている、
付記１ないし付記１１のいずれか一項に記載の半導体装置。
［付記１３］
前記半導体素子、前記電極部材、前記接続部材、前記第１導電部材、および、前記第２導電部材を覆う樹脂部材をさらに備えている、
付記１ないし付記１２のいずれか一項に記載の半導体装置。
［付記１４］
第１方向において互いに離間した素子主面および素子裏面を有する半導体素子に、導電性の接続部材を接合する接合方法であって、
前記半導体素子は、前記素子主面側に配置された第１領域を含んでおり、
導電部材を前記素子主面に配置し、前記導電部材を前記第１領域に導通させる第１工程と、
前記接続部材を前記導電部材に重ねて、前記第１方向に見て前記接続部材と前記導電部材とが重なった領域において、前記接続部材と前記導電部材とをレーザ溶接する第２工程と、を有しており、
前記レーザ溶接において、互いに波長の異なる第１のレーザ光および第２のレーザ光を用いる、接合方法。
［付記１５］
前記第１のレーザ光の波長は、前記第２のレーザ光の波長よりも短い、
付記１４に記載の接合方法。
［付記１６］
前記第１のレーザ光の出力は、前記第２のレーザ光の出力よりも大きい、
付記１４または付記１５に記載の接合方法。
［付記１７］
前記第１のレーザ光の照射時間は、前記第２のレーザ光の照射時間よりも短い、
付記１４ないし付記１６のいずれか一項に記載の接合方法。
［付記１８］
前記レーザ溶接において、前記第２のレーザ光を、前記第１のレーザ光よりも、遅れて照射する、
付記１４ないし付記１７のいずれか一項に記載の接合方法。
［付記１９］
前記レーザ溶接において、前記第１のレーザ光が照射されている時に、前記第２のレーザ光の照射を開始する、
付記１８に記載の接合方法。
［付記１］
第１方向において互いに離間した素子主面および素子裏面と前記素子主面側に配置された第１領域とを有する半導体素子と、
前記第１領域に導通し、かつ、前記素子主面上に配置された電極部材と、
前記素子裏面に対向し、かつ、前記半導体素子が接合された第１導電部材と、
前記第１導電部材と離間して配置された第２導電部材と、
前記電極部材および前記第２導電部材を導通させる接続部材と、
を備えており、
前記接続部材は、レーザ溶接によって前記電極部材に接合されている、半導体装置。
［付記２］
前記電極部材は、前記第１領域にオーミック接触された第１電極層である、
付記１に記載の半導体装置。
［付記３］
前記素子主面上に配置され、前記第１電極層と異なる第２電極層をさらに備えており、
前記半導体素子は、さらに前記素子主面側に第２領域が形成されており、
前記第２電極層は、前記第２領域にオーミック接触され、
前記第１電極層は、前記第２電極層よりも前記第１方向に突き出ている、
付記２に記載の半導体装置。
［付記４］
前記第１領域にオーミック接触された第１電極層をさらに備えており、
前記電極部材は、導電性接合材を介して前記第１電極層に接合された金属板である、
付記１に記載の半導体装置。
［付記５］
前記導電性接合材は、焼結金属である、
付記４に記載の半導体装置。
［付記６］
前記半導体素子は、ＭＯＳＦＥＴである、
付記２ないし付記５のいずれか一項に記載の半導体装置。
［付記７］
前記第１領域は、ソース領域であり、
前記第１電極層は、ソース電極である、
付記６に記載の半導体装置。
［付記８］
前記接続部材は、前記電極部材に接合された第１接合部を含んでおり、
前記第１接合部には、前記第１方向に見て円形状の溶接痕が形成されている、
付記１ないし付記７のいずれか一項に記載の半導体装置。
［付記９］
複数の前記溶接痕が形成されており、
前記複数の溶接痕は、前記第１方向に見て、マトリクス状に配置されている、
付記８に記載の半導体装置。
［付記１０］
前記電極部材は、前記半導体素子よりも、前記第１方向の寸法が小さい、
付記１ないし付記９のいずれか一項に記載の半導体装置。
［付記１１］
前記接続部材は、銅を含む金属からなる、
付記１ないし付記１０のいずれか一項に記載の半導体装置。
［付記１２］
前記素子主面と同じ方向を向く絶縁部材主面を有しており、前記絶縁部材主面が向く方向側において、前記第１導電部材および前記第２導電部材を支持する絶縁部材をさらに備えている、
付記１ないし付記１１のいずれか一項に記載の半導体装置。
［付記１３］
前記半導体素子、前記電極部材、前記接続部材、前記第１導電部材、および、前記第２導電部材を覆う樹脂部材をさらに備えている、
付記１ないし付記１２のいずれか一項に記載の半導体装置。
［付記１４］
第１方向において互いに離間した素子主面および素子裏面を有する半導体素子に、導電性の接続部材を接合する接合方法であって、
前記半導体素子は、前記素子主面側に配置された第１領域を含んでおり、
導電部材を前記素子主面に配置し、前記導電部材を前記第１領域に導通させる第１工程と、
前記接続部材を前記導電部材に重ねて、前記第１方向に見て前記接続部材と前記導電部材とが重なった領域において、前記接続部材と前記導電部材とをレーザ溶接する第２工程と、を有しており、
前記レーザ溶接において、互いに波長の異なる第１のレーザ光および第２のレーザ光を用いる、接合方法。
［付記１５］
前記第１のレーザ光の波長は、前記第２のレーザ光の波長よりも短い、
付記１４に記載の接合方法。
［付記１６］
前記第１のレーザ光の出力は、前記第２のレーザ光の出力よりも大きい、
付記１４または付記１５に記載の接合方法。
［付記１７］
前記第１のレーザ光の照射時間は、前記第２のレーザ光の照射時間よりも短い、
付記１４ないし付記１６のいずれか一項に記載の接合方法。
［付記１８］
前記レーザ溶接において、前記第２のレーザ光を、前記第１のレーザ光よりも、遅れて照射する、
付記１４ないし付記１７のいずれか一項に記載の接合方法。
［付記１９］
前記レーザ溶接において、前記第１のレーザ光が照射されている時に、前記第２のレーザ光の照射を開始する、
付記１８に記載の接合方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】