特開2023-180405半導体装置、及び、半導体装置の制御回路の電源制御処理方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023180405
(43)【公開日】2023-12-21
(54)【発明の名称】半導体装置、及び、半導体装置の制御回路の電源制御処理方法
(51)【国際特許分類】
G06F 1/26 20060101AFI20231214BHJP
H01L 21/822 20060101ALI20231214BHJP
H03K 19/00 20060101ALI20231214BHJP
G06F 1/3287 20190101ALN20231214BHJP
【ＦＩ】
G06F1/26 303
H01L27/04 D
H03K19/00 210
G06F1/3287
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022093695
(22)【出願日】2022-06-09
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】植木 浩
【テーマコード（参考）】
5B011
5F038
5J056
【Ｆターム（参考）】
5B011DB04
5B011DC01
5B011DC06
5B011EA08
5B011LL11
5F038CA07
5F038CD02
5F038CD16
5F038DF05
5F038DF08
5F038DF11
5F038EZ10
5J056AA00
5J056BB02
5J056CC03
5J056CC14
5J056DD13
5J056DD52
5J056FF07
5J056KK01
(57)【要約】
【課題】スタンバイモードからアクティブモードに移行するスタンバイ復帰時間を短縮する半導体装置を提供すること。
【解決手段】第１の電源ラインに電気的に接続された第１のレギュレータと、第２の電源ラインに電気的に接続された第２のレギュレータと、第１のレギュレータ及び第２のレギュレータを制御する制御回路と、第１の電源ライン及び第２の電源ラインと電気的に接続可能な少なくとも２つ以上の機能回路モジュールを備え、制御回路は、全ての機能回路モジュールを電源導通状態にする場合（アクティブモード）には、第１のレギュレータが第１の電源ラインに電圧を出力し、第２のレギュレータが第２の電源ラインに電圧を出力するように制御し、一部の機能回路モジュールを電源遮断状態にする場合（スタンバイモード）には、第１のレギュレータが第１の電源ラインに電圧を出力し、第２のレギュレータが第２の電源ラインに電圧を出力しないように制御する。
【選択図】図３
【解決手段】第１の電源ラインに電気的に接続された第１のレギュレータと、第２の電源ラインに電気的に接続された第２のレギュレータと、第１のレギュレータ及び第２のレギュレータを制御する制御回路と、第１の電源ライン及び第２の電源ラインと電気的に接続可能な少なくとも２つ以上の機能回路モジュールを備え、制御回路は、全ての機能回路モジュールを電源導通状態にする場合（アクティブモード）には、第１のレギュレータが第１の電源ラインに電圧を出力し、第２のレギュレータが第２の電源ラインに電圧を出力するように制御し、一部の機能回路モジュールを電源遮断状態にする場合（スタンバイモード）には、第１のレギュレータが第１の電源ラインに電圧を出力し、第２のレギュレータが第２の電源ラインに電圧を出力しないように制御する。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１の電源ラインに電気的に接続された第１のレギュレータと、
第２の電源ラインに電気的に接続された第２のレギュレータと、
前記第１のレギュレータ及び前記第２のレギュレータを制御する制御回路と、
前記第１の電源ライン及び前記第２の電源ラインと電気的に接続可能な少なくとも２つ以上の機能回路モジュールを備え、
前記制御回路は、
前記機能回路モジュールをアクティブモードにする場合には、前記第１のレギュレータが前記第１の電源ラインに電圧を出力し、前記第２のレギュレータが前記第２の電源ラインに電圧を出力するように制御し、
前記機能回路モジュールをスタンバイモードにする場合には、前記第１のレギュレータが前記第１の電源ラインに電圧を出力し、前記第２のレギュレータが前記第２の電源ラインに電圧を出力しないように制御する、
半導体装置。
第２の電源ラインに電気的に接続された第２のレギュレータと、
前記第１のレギュレータ及び前記第２のレギュレータを制御する制御回路と、
前記第１の電源ライン及び前記第２の電源ラインと電気的に接続可能な少なくとも２つ以上の機能回路モジュールを備え、
前記制御回路は、
前記機能回路モジュールをアクティブモードにする場合には、前記第１のレギュレータが前記第１の電源ラインに電圧を出力し、前記第２のレギュレータが前記第２の電源ラインに電圧を出力するように制御し、
前記機能回路モジュールをスタンバイモードにする場合には、前記第１のレギュレータが前記第１の電源ラインに電圧を出力し、前記第２のレギュレータが前記第２の電源ラインに電圧を出力しないように制御する、
半導体装置。
【請求項2】
前記機能回路モジュールは、スタンバイモード時に動作を休止するスタンバイモード動作休止モジュールと、スタンバイモード時であっても動作を休止しないスタンバイモード動作継続モジュールとを含み、
前記制御回路は、
前記スタンバイモード動作継続モジュールを、アクティブモード及びスタンバイモードのいずれの場合にも、前記第１の電源ラインに電気的に接続させ、
前記スタンバイモード動作休止モジュールを、アクティブモード時に前記第１の電源ラインに電気的に接続させ、スタンバイモード時に前記第２の電源ラインに電気的に接続させるように制御する請求項１に記載の半導体装置。
前記制御回路は、
前記スタンバイモード動作継続モジュールを、アクティブモード及びスタンバイモードのいずれの場合にも、前記第１の電源ラインに電気的に接続させ、
前記スタンバイモード動作休止モジュールを、アクティブモード時に前記第１の電源ラインに電気的に接続させ、スタンバイモード時に前記第２の電源ラインに電気的に接続させるように制御する請求項１に記載の半導体装置。
【請求項3】
前記機能回路モジュールと前記第１の電源ラインとの間には第１のスイッチ回路が介在し、前記機能回路モジュールと前記第２の電源ラインとの間には第２のスイッチ回路が介在し、
前記制御回路は、
前記機能回路モジュールと前記第１の電源ラインとを電気的に接続させる場合には、前記第１のスイッチ回路をオン状態に制御し、
前記機能回路モジュールと前記第２の電源ラインとを電気的に接続させる場合には、前記第２のスイッチ回路をオン状態に制御する請求項２に記載の半導体装置。
前記制御回路は、
前記機能回路モジュールと前記第１の電源ラインとを電気的に接続させる場合には、前記第１のスイッチ回路をオン状態に制御し、
前記機能回路モジュールと前記第２の電源ラインとを電気的に接続させる場合には、前記第２のスイッチ回路をオン状態に制御する請求項２に記載の半導体装置。
【請求項4】
前記制御回路は、前記機能回路モジュールをスタンバイモード動作継続モジュール又はスタンバイモード動作休止モジュールに設定する設定レジスタを含み、
前記制御回路は、前記設定レジスタの設定にしたがって、前記機能回路モジュールを前記スタンバイモード動作継続モジュール又は前記スタンバイモード動作休止モジュールとして制御する請求項３に記載の半導体装置。
前記制御回路は、前記設定レジスタの設定にしたがって、前記機能回路モジュールを前記スタンバイモード動作継続モジュール又は前記スタンバイモード動作休止モジュールとして制御する請求項３に記載の半導体装置。
【請求項5】
請求項４に記載の半導体装置の前記制御回路の電源制御処理方法であって、
前記アクティブモードから前記スタンバイモードに遷移する遷移工程を含み、
前記遷移工程は、
前記設定レジスタによって前記スタンバイモード動作休止モジュールに設定されている前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオフ状態に制御し、前記スタンバイモード動作休止モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
前記第２のレギュレータの出力を停止させる工程と、
を含む制御回路の電源制御処理方法。
前記アクティブモードから前記スタンバイモードに遷移する遷移工程を含み、
前記遷移工程は、
前記設定レジスタによって前記スタンバイモード動作休止モジュールに設定されている前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオフ状態に制御し、前記スタンバイモード動作休止モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
前記第２のレギュレータの出力を停止させる工程と、
を含む制御回路の電源制御処理方法。
【請求項6】
請求項４に記載の半導体装置の前記制御回路の電源制御処理方法であって、
前記スタンバイモードから前記アクティブモードに復帰する復帰工程を含み、
前記復帰工程は、
前記第２のレギュレータの出力を停止状態から出力状態に移行させる工程と、
前記設定レジスタによって前記スタンバイモード動作休止モジュールに設定されている前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作休止モジュールと電気的に接続されている前記第２のスイッチ回路をオフ状態に制御する工程と、
を含む制御回路の電源制御処理方法。
前記スタンバイモードから前記アクティブモードに復帰する復帰工程を含み、
前記復帰工程は、
前記第２のレギュレータの出力を停止状態から出力状態に移行させる工程と、
前記設定レジスタによって前記スタンバイモード動作休止モジュールに設定されている前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作休止モジュールと電気的に接続されている前記第２のスイッチ回路をオフ状態に制御する工程と、
を含む制御回路の電源制御処理方法。
【請求項7】
請求項４に記載の半導体装置の前記制御回路の電源制御処理方法であって、
前記第１のレギュレータから前記第１の電源ラインに第１の電圧を供給し、前記第２のレギュレータから前記第２の電源ラインに第２の電圧を供給し、前記第１のスイッチ回路をオン状態に制御し、前記第２のスイッチ回路をオン状態に制御し、すべての前記機能回路モジュールをアクティブモードにする工程を含む制御回路の電源制御処理方法。
前記第１のレギュレータから前記第１の電源ラインに第１の電圧を供給し、前記第２のレギュレータから前記第２の電源ラインに第２の電圧を供給し、前記第１のスイッチ回路をオン状態に制御し、前記第２のスイッチ回路をオン状態に制御し、すべての前記機能回路モジュールをアクティブモードにする工程を含む制御回路の電源制御処理方法。
【請求項8】
請求項４に記載の半導体装置の前記制御回路の電源制御処理方法であって、
請求項７に記載の前記アクティブモードからスタンバイモードに遷移する遷移工程をさらに含み、
前記遷移工程は、
前記設定レジスタによって設定される前記スタンバイモード動作継続モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオフ状態に制御する工程と、
前記設定レジスタによって設定される前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオフ状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
前記第２のレギュレータの出力を停止させる工程と、
を含む制御回路の電源制御処理方法。
請求項７に記載の前記アクティブモードからスタンバイモードに遷移する遷移工程をさらに含み、
前記遷移工程は、
前記設定レジスタによって設定される前記スタンバイモード動作継続モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオフ状態に制御する工程と、
前記設定レジスタによって設定される前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオフ状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
前記第２のレギュレータの出力を停止させる工程と、
を含む制御回路の電源制御処理方法。
【請求項9】
請求項４に記載の半導体装置の前記制御回路の電源制御処理方法であって、
スタンバイモードから請求項７に記載の前記アクティブモードに復帰する復帰工程をさらに含み、
前記復帰工程は、
前記第２のレギュレータの出力を停止状態から出力状態に移行させる工程と、
前記設定レジスタによって設定される前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
前記設定レジスタによって設定される前記スタンバイモード動作継続モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
を含む制御回路の電源制御処理方法。
スタンバイモードから請求項７に記載の前記アクティブモードに復帰する復帰工程をさらに含み、
前記復帰工程は、
前記第２のレギュレータの出力を停止状態から出力状態に移行させる工程と、
前記設定レジスタによって設定される前記スタンバイモード動作休止モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
前記設定レジスタによって設定される前記スタンバイモード動作継続モジュールと電気的に接続されている前記第１のスイッチ回路をオン状態に制御し、前記スタンバイモード動作継続モジュールと電気的に接続されている前記第２のスイッチ回路をオン状態に制御する工程と、
を含む制御回路の電源制御処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置、及び、半導体装置の制御回路の電源制御処理方法に関し、特に、半導体装置のスタンバイ復帰時間に対して有効な技術に関する。
【背景技術】
【0002】
近年のＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）の大規模化や、マルチＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）コア化によって、スタンバイモード時に低電力化を図るためのパワーゲーティング機能が半導体装置に必要不可欠な機能になりつつある。
【0003】
例えば、特許文献１には、論理ＬＳＩにおいて、トランジスタで構成された電源スイッチをパワーゲーティング制御することによって、電源ラインが共通化されている回路ブロックごとに電源を遮断し、論理ＬＳＩの消費電力を低減化する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００８－６０３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
上述したような動作の工夫にもかかわらず、特許文献１の技術では、各回路ブロックの電源ラインが共通化されているために、電源遮断状態から電源導通状態に移行するためのスタンバイ復帰時間が長くなってしまうという課題が存在している。
【0006】
例えば、ＭＣＵにおけるほとんどの機能を電源遮断状態にするモードをスタンバイモードと称すると、スタンバイモードは低消費電力状態なので、スタンバイモードを多用すれば、ＭＣＵの消費電力は低減される。しかし、スタンバイモード中に割り込みイベント等が発生した場合には、システムが要求する割り込み応答時間以内にＭＣＵが起動して、アクティブモードになることが必須の要件である。もし、当該割り込み応答時間以内にＭＣＵが起動しない場合には、スタンバイモードを使用することが不可能となってしまう。すなわち、スタンバイモード復帰時間が長いと、ＭＣＵをアクティブモードで動作させざるを得ない場合が生じ、ＭＣＵの低電力化を図る機能が損なわれてしまう場合がある。
【0007】
本開示は、このようなことに鑑みてなされたものである。その目的の一つは、スタンバイモードからアクティブモードに移行するためのスタンバイ復帰時間を短縮することが可能な半導体装置を提供することにある。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0008】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。代表的な半導体装置は、第１の電源ラインに電気的に接続された第１のレギュレータと、第２の電源ラインに電気的に接続された第２のレギュレータと、第１のレギュレータ及び第２のレギュレータを制御する制御回路と、第１の電源ライン及び第２の電源ラインと電気的に接続可能な少なくとも２つ以上の機能回路モジュールを備え、制御回路は、機能回路モジュールをアクティブモードにする場合には、第１のレギュレータが第１の電源ラインに電圧を出力し、第２のレギュレータが第２の電源ラインに電圧を出力するように制御し、機能回路モジュールをスタンバイモードにする場合には、第１のレギュレータが第１の電源ラインに電圧を出力し、第２のレギュレータが第２の電源ラインに電圧を出力しないように制御する。
【発明の効果】
【0009】
一実施形態によれば、電源遮断状態から電源導通状態に移行するためのスタンバイ復帰時間を短縮することが可能な半導体装置を提供可能になる。
【図面の簡単な説明】
【0010】
【図1】（Ａ）は、電源遮断状態の論理回路モジュールと電源導通状態の論理回路モジュールが隣接する場合の電荷、コンデンサ容量、コンデンサに印加される電圧の関係の原理を簡略化して示した図である。（Ｂ）は、（Ａ）の構成における電源遮断状態の論理回路モジュールが電源導通状態に遷移する場合の瞬間的な電圧降下の原理を説明するための図である。
【図4】（Ａ）は、実施形態１に係る半導体装置のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。（Ｂ）は、実施形態１に係る半導体装置がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する途中過程の一例の動作を簡易的に示したブロック図である。（Ｃ）は、実施形態１に係る半導体装置のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。
【図5】（Ａ）は、実施形態１に係る半導体装置のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。（Ｂ）は、実施形態１に係る半導体装置がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する途中過程の一例の動作を簡易的に示したブロック図である。（Ｃ）は、実施形態１に係る半導体装置のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。
【図6】（Ａ）は、比較例の半導体装置のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。（Ｂ）は、比較例の半導体装置のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。
【図8】（Ａ）は、図７の比較例の半導体装置のＳＴＢＹ ｍｏｄｅからレギュレータの安定待ち状態が終了するまでの構成及び動作状態の一例を示したブロック図である。（Ｂ）は、（Ａ）の比較例の半導体装置の機能回路モジュール５００＿１に電源を供給した場合の構成及び動作状態の一例を説明するためのブロック図である。
【図9】（Ａ）は、図８（Ｂ）の比較例の半導体装置の機能回路モジュール５００＿３に電源を供給した場合の構成及び動作状態の一例を説明するためのブロック図である。（Ｂ）は、（Ａ）の比較例の半導体装置の機能回路モジュール５００＿５に電源を供給した場合の構成及び動作状態の一例を説明するためのブロック図である。
【図10】（Ａ）は、図９（Ｂ）の比較例の半導体装置の機能回路モジュール５００＿６に電源を供給した場合の構成及び動作状態の一例を説明するためのブロック図である。（Ｂ）は、（Ａ）の比較例の半導体装置の機能回路モジュール５００＿７に電源を供給した場合の構成及び動作状態の一例を説明するためのブロック図である。
【図11】（Ａ）は、図１０（Ｂ）の比較例の半導体装置の機能回路モジュール５００＿８に電源を供給した場合の構成及び動作状態の一例を説明するためのブロック図である。（Ｂ）は、（Ａ）の比較例の半導体装置のその他の電源遮断状態の機能回路モジュールに電源を供給し、クロック安定待ち等を実行する場合の構成及び動作状態の一例を説明するためのブロック図である。
【図15】（Ａ）は、実施形態１に係る半導体装置のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。（Ｂ）は、実施形態１に係る半導体装置がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する途中過程の一例の動作を簡易的に示したブロック図である。（Ｃ）は、実施形態１に係る半導体装置のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。
【図16】（Ａ）は、実施形態１に係る半導体装置のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。（Ｂ）は、実施形態１に係る半導体装置がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する途中過程の一例の動作を簡易的に示したブロック図である。（Ｃ）は、実施形態１に係る半導体装置のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を簡易的に示したブロック図である。
【発明を実施するための形態】
【0011】
以下の実施形態においては便宜上その必要があるときは、複数のセクションまたは実施形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【0012】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0013】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。
【0014】
以下、本開示の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。さらに、図面の寸法比率は説明の都合上誇張されており、実際の比率と異なる場合がある。
【0015】
（単一電源によって電源遮断状態から電源導通状態に遷移する過程の瞬時電圧降下の原理説明）
【0016】
図１（Ａ）は、電源遮断状態の論理回路モジュールと電源導通状態の論理回路モジュールが隣接する場合の電荷、コンデンサ容量、コンデンサに印加される電圧の関係の原理を簡略化して示した図である。
【0017】
コンデンサ容量Ｃ１は、電源遮断状態の論理回路モジュールの回路の寄生コンデンサ容量を示し、コンデンサ容量Ｃｐは、電源導通状態の論理回路モジュールの回路の寄生コンデンサ容量を示す。電源遮断状態の論理回路モジュールはスイッチによって電圧が供給されない。したがって、電源遮断状態の論理回路モジュールに蓄えられる電荷は図１（Ａ）に示すように０クーロン（０ｃ）である。電源遮断状態の論理回路モジュールには、スイッチを介してレギュレータ１０から電圧Ｖｄが供給されるので、電源導通状態の論理回路モジュールに蓄えられる電荷は図１（Ａ）に示すようにＱｐクーロンである。したがって、電源導通状態の論理回路モジュールに関して、下記の式（１）の関係が成立する。
Ｃｐ×Ｖｄ＝Ｑｐ・・・（１）
Ｃｐ×Ｖｄ＝Ｑｐ・・・（１）
【0018】
図１（Ｂ）は、図１（Ａ）の構成における電源遮断状態の論理回路モジュールが電源導通状態に遷移する場合の瞬間的な電圧降下の原理を説明するための図である。図１（Ｂ）において、電源遮断状態の論理回路モジュールが電源導通状態に遷移するためには、電源遮断状態の論理回路モジュールにスイッチを介してレギュレータ１０から電圧Ｖｄが供給される必要があるが、しかし、スイッチがＯＮ状態になると、電荷Ｑｐの一部が瞬間的に、電源遮断状態にあった論理回路モジュールに供給される。なぜなら、レギュレータ１０は、電圧Ｖｄが小さくなると、小さくなった電圧値を検知してから電圧Ｖｄを維持しようと動作を開始するので、スイッチがＯＮ状態になってから動作が開始するまでにタイムラグがあるので、レギュレータ１０は瞬間的には電荷をＣ１に供給できないからである。また、電源ラインを安定させる外部コンデンサであるＶＣＬも半導体装置の外部に配置されるので、半導体装置の内部の抵抗及びインダクタンスによって、瞬時的には電源遮断状態にあった論理回路モジュールに電荷を供給することができない。
【0019】
上述したように、電源ラインの瞬時的な過渡電圧をＶｄ’とし、電源遮断状態にあった論理回路モジュールに供給される電荷をＱ１、電源導通状態の論理回路モジュールの減少した電荷をＱｐ’とすると、以下の式（２）、（３）が成立する。
Ｃ１×Ｖｄ’＝Ｑ１・・・（２）
Ｃｐ×Ｖｄ’＝Ｑｐ’・・・（３）
また、電荷保存の原理から以下の式（４）が成立する。
Ｑｐ＝Ｑ１＋Ｑｐ’・・・（４）
式（４）に、式（１）、式（２）及び式（３）を代入すると
Ｃｐ×Ｖｄ＝Ｃ１×Ｖｄ’＋Ｃｐ×Ｖｄ’＝（Ｃ１＋Ｃｐ）×Ｖｄ’
上式をＶｄ’について解くと、
Ｖｄ’＝（Ｃｐ／（Ｃ１＋Ｃｐ））×Ｖｄ＝（（１／（１＋（Ｃ１／Ｃｐ）））・Ｖｄ
となる。
すなわち、（Ｃ１／Ｃｐ）が大きいほど、電圧Ｖｄ’が小さくなる（電圧Ｖｄの電圧降下が大きくなる）ことが分かる。
Ｃ１×Ｖｄ’＝Ｑ１・・・（２）
Ｃｐ×Ｖｄ’＝Ｑｐ’・・・（３）
また、電荷保存の原理から以下の式（４）が成立する。
Ｑｐ＝Ｑ１＋Ｑｐ’・・・（４）
式（４）に、式（１）、式（２）及び式（３）を代入すると
Ｃｐ×Ｖｄ＝Ｃ１×Ｖｄ’＋Ｃｐ×Ｖｄ’＝（Ｃ１＋Ｃｐ）×Ｖｄ’
上式をＶｄ’について解くと、
Ｖｄ’＝（Ｃｐ／（Ｃ１＋Ｃｐ））×Ｖｄ＝（（１／（１＋（Ｃ１／Ｃｐ）））・Ｖｄ
となる。
すなわち、（Ｃ１／Ｃｐ）が大きいほど、電圧Ｖｄ’が小さくなる（電圧Ｖｄの電圧降下が大きくなる）ことが分かる。
【0020】
例えば、電源遮断状態の論理回路モジュールと電源導通状態の論理回路モジュールのコンデンサ容量（寄生容量等を含む）が等しい場合には、電圧Ｖｄ’は電圧Ｖｄの１／２になるので、電源導通状態の論理回路モジュールが誤動作する場合があり得るので、電源遮断状態の論理回路モジュールの規模を大きくすることが困難になる。
【0021】
電源遮断状態にすることができる論理回路モジュールの規模を大きくするためには、後述するように、電源遮断状態の論理回路モジュールを分割し、時分割により分割された論理回路モジュールを電源導通状態にすることも考えられる。しかし、この場合には、時分割により分割された個数によって、電源遮断状態から電源導通状態に移行するためのスタンバイ復帰時間が長くなってしまう。
【0022】
（実施形態１）
＜半導体装置１０００の構成、及び、Ａｃｔｉｖｅ ｍｏｄｅの説明＞
図２は、実施形態１に係る半導体装置１０００のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態１に係る半導体装置１０００は、第１のレギュレータ１００、第２のレギュレータ２００、制御回路３００及び設定レジスタ４００を含む。さらに、実施形態１に係る半導体装置１０００は、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数）、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数）を含む。
＜半導体装置１０００の構成、及び、Ａｃｔｉｖｅ ｍｏｄｅの説明＞
図２は、実施形態１に係る半導体装置１０００のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態１に係る半導体装置１０００は、第１のレギュレータ１００、第２のレギュレータ２００、制御回路３００及び設定レジスタ４００を含む。さらに、実施形態１に係る半導体装置１０００は、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数）、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数）を含む。
【0023】
第１のレギュレータ１００は、外部から供給される電圧をレギュレートして、機能回路モジュールの規定電圧として供給されるべき電圧ＶＤＤを生成する。例えば、外部から第１のレギュレータ１００に供給される電圧ＶＣＣが３．３ボルトであり、第１のレギュレータ１００から出力される電圧ＶＤＤが約１．１８ボルトである場合があり得る。第１のレギュレータ１００から出力される電圧ＶＤＤは、機能回路モジュールの動作を保証する電圧（動作保証電圧）以上であることが必要である。なお、第１のレギュレータ１００は、機能回路モジュールが必要とする電流を供給する。例えば、半導体装置のすべての機能回路モジュールが電源導通状態である場合と、半導体装置の一部に電源遮断状態の論理回路モジュールを含む場合では、第１のレギュレータ１００の供給電流は異なる。また、第１のレギュレータ１００の出力ラインである第１の電源ラインの半導体装置１０００からの出力端にあるパッドＰの近傍には、電源ラインの電圧を安定化させるための安定化容量ＶＣＬが当該電源ラインと電気的に接続される。また、図２は、Ａｃｔｉｖｅ ｍｏｄｅの半導体装置１０００を示すので、第１のレギュレータ１００が生成する電圧ＶＤＤは、すべての機能回路モジュールに供給される。
【0024】
第２のレギュレータ２００は、外部から供給される電圧をレギュレートして、機能回路モジュールの規定電圧として供給されるべき電圧ＶＤＤ＿ＰＧを生成する。電圧ＶＤＤと電圧ＶＤＤ＿ＰＧは同一であることが好ましい。ただし、第２のレギュレータ２００から出力される電圧ＶＤＤ＿ＰＧも、機能回路モジュールの動作を保証する電圧（動作保証電圧）以上であることが必要である。例えば、外部から第２のレギュレータ２００に供給される電圧ＶＣＣが３．３ボルトであり、第２のレギュレータ２００から出力される電圧ＶＤＤ＿ＰＧが約１．１８ボルトである場合があり得る。第２のレギュレータ２００の出力ラインである第２の電源ラインによって、電圧ＶＤＤ＿ＰＧは機能回路モジュールに供給される。なお、第２の電源ラインには、第１の電源ラインに電気的に接続されるような安定化容量は電気的に接続されない。また、第２のレギュレータ２００第２の電源ラインと、第１のレギュレータ１００の第１の電源ラインとは、ＳＴＢＹ ｍｏｄｅでは、相互に独立した電源ラインとなっている。さらに、図２は、Ａｃｔｉｖｅ ｍｏｄｅの半導体装置１０００を示すので、第２のレギュレータ２００が生成する電圧ＶＤＤ＿ＰＧは、すべての機能回路モジュールに供給されていない。
【0025】
制御回路３００は、外部から供給されるＶＣＣ電圧で動作し、上述した第１のレギュレータ１００及び第２のレギュレータ２００を制御する。また、制御回路３００はスイッチ制御部３１０を含む。
【0026】
スイッチ制御部３１０は、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））をＯＮ／ＯＦＦ制御するための制御線を有する。例えば、制御線Ｃ１は、スイッチ回路５１０＿１をＯＮ／ＯＦＦ制御する。スイッチ回路５１０＿１がＯＮになると、機能回路モジュール５００＿１は第２のレギュレータ２００の出力と電気的に接続され、電圧ＶＤＤ＿ＰＧが供給される。また、スイッチ回路５１０＿１がＯＦＦになると、機能回路モジュール５００＿１と第２のレギュレータ２００の出力とは電気的に未接続となる。また、制御線Ｃ２は、スイッチ回路５２０＿１をＯＮ／ＯＦＦ制御する。スイッチ回路５２０＿１がＯＮになると、機能回路モジュール５００＿１は第１のレギュレータ１００の出力と電気的に接続され、電圧ＶＤＤが供給される。また、スイッチ回路５２０＿１がＯＦＦになると、機能回路モジュール５００＿１と第１のレギュレータ１００の出力とは電気的に未接続となる。
【0027】
上述したように、スイッチ制御部３１０は、それぞれの機能回路モジュールと第１のレギュレータ１００及び第２のレギュレータ２００との電気的接続をＯＮ／ＯＦＦ制御するための制御線を有する。一例として、図２においては、機能回路モジュールの数の２倍のスイッチ回路を制御する制御線を設けている。しかし、図示しないデコーダ等を用いて、スイッチ制御部３１０がスイッチ回路のＯＮ／ＯＦＦを制御することも可能である。
【0028】
図２においては、制御線Ｃ３は、スイッチ回路５１０＿２のＯＮ／ＯＦＦを制御し、制御線Ｃ４は、スイッチ回路５２０＿２のＯＮ／ＯＦＦを制御する。また、制御線Ｃ５は、スイッチ回路５１０＿３のＯＮ／ＯＦＦを制御し、制御線Ｃ６は、スイッチ回路５２０＿３のＯＮ／ＯＦＦを制御する。さらに、制御線Ｃｘ－１は、スイッチ回路５１０＿ｎのＯＮ／ＯＦＦを制御し、制御線Ｃｘは、スイッチ回路５２０＿ｎのＯＮ／ＯＦＦを制御する。上述したように、スイッチ回路の数は、機能回路モジュールの数の２倍となる。
【0029】
設定レジスタ４００には、ＳＴＢＹモード時においてＯＮされるべきスイッチ回路及びＯＦＦされるべきスイッチ回路の識別情報が書き込まれる。したがって、スイッチ制御部３１０は、設定レジスタ４００の識別情報を読み出し、ＳＴＢＹモード時においてＯＮされるべきスイッチ回路及びＯＦＦされるべきスイッチ回路を識別し、制御線の論理レベルを決定する。なお、識別情報の書き込み、並びに、Ａｃｔｉｖｅ ｍｏｄｅとＳＴＢＹ ｍｏｄｅとの切り替えに関する技術は従来技術に属するので、本開示の実施形態においては詳細を省略する。
【0030】
スイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））は、バイポーラトランジスタ又は電界効果トランジスタ等の半導体スイッチであり得る。スイッチ回路５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎは、総称して第１のスイッチ回路と称する場合がある。スイッチ回路５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎは、総称して第２のスイッチ回路と称する場合がある。第１のスイッチ回路は、第１のレギュレータの第１の電源ラインと機能回路モジュールとの電気的接続をＯＮ／ＯＦＦする機能を有する。また、第２のスイッチ回路は、第２のレギュレータの第２の電源ラインと機能回路モジュールとの電気的接続をＯＮ／ＯＦＦする機能を有する。Ａｃｔｉｖｅ ｍｏｄｅの場合にはすべての第１のスイッチ回路はＯＮ状態となり、すべての第２のスイッチ回路はＯＦＦ状態となる。
【0031】
機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））は、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）であり得る。すなわち、機能回路モジュールは、何らかの機能を有する回路モジュール、何らかの機能の一部を有する回路モジュール、複数の機能を有する回路モジュールであり得る。例えば、一つの機能回路モジュールは、ＣＰＵ、ＣＰＵの一部、記憶回路の少なくとも一部、複数のＣＰＵ、複数の記憶部、タイマー等の回路モジュールであり得る。また、本実施形態における半導体装置１０００に含まれる機能回路モジュールは少なくとも２つ以上ある。
【0032】
図２においては、機能回路モジュール５００＿１、５００＿２、５００＿３及び５００＿ｎのすべての機能回路モジュールがスイッチ回路を介して第１のレギュレータ１００の出力に電気的に接続されている。したがって、すべての機能回路モジュールが電源導通状態であり、動作可能である。なお機能回路モジュールは、ＳＴＢＹ ｍｏｄｅ時に動作を休止する機能回路モジュールをスタンバイモード動作休止モジュールと称する場合がある。また、ＳＴＢＹ ｍｏｄｅ時であっても動作を休止しない機能回路モジュールをスタンバイモード動作継続モジュールと称する場合がある。
【0033】
＜半導体装置１０００のＳＴＢＹ ｍｏｄｅの説明＞
図３は、実施形態１に係る半導体装置１０００のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態１に係る半導体装置１０００は、上述したように第１のレギュレータ１００、第２のレギュレータ２００、制御回路３００及び設定レジスタ４００を含む。さらに、実施形態１に係る半導体装置は、上述したように、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））を含む。
図３は、実施形態１に係る半導体装置１０００のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態１に係る半導体装置１０００は、上述したように第１のレギュレータ１００、第２のレギュレータ２００、制御回路３００及び設定レジスタ４００を含む。さらに、実施形態１に係る半導体装置は、上述したように、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））を含む。
【0034】
また、図３に示すように、ＳＴＢＹ ｍｏｄｅの実施形態１に係る半導体装置１０００においては、電源遮断状態になる一つ以上の機能回路モジュールを含む。例えば、図３においては、機能回路モジュール５００＿１及び５００＿３は第１のレギュレータ１００及び第２のレギュレータ２００から電圧が供給されないので、機能回路モジュール５００＿１及び５００＿３は電源遮断状態になる。ＳＴＢＹ ｍｏｄｅ時においては、第２のレギュレータ２００の出力ラインである第２の電源ラインは、０ボルト又はハイインピーダンス状態となる。
【0035】
さらに、図３に示すように、ＳＴＢＹ ｍｏｄｅの実施形態１に係る半導体装置１０００においては、電源遮断状態にある機能回路モジュール５００＿１及び５００＿３の第２のスイッチ回路はＯＮ状態となる。これは、電源遮断状態にある機能回路モジュール５００＿１及び５００＿３を速やかにＡｃｔｉｖｅ ｍｏｄｅに復帰させるためである。また、電源導通状態にある機能回路モジュール５００＿２及び５００＿ｎの第２のスイッチ回路はＯＦＦ状態となる。しかし、機能回路モジュール５００＿２及び５００＿ｎの第１のスイッチ回路はＯＮ状態なので、機能回路モジュール５００＿２及び５００＿ｎは第１のレギュレータ１００から電圧ＶＤＤが供給され、電源導通状態を維持する。
【0036】
＜半導体装置１０００のＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅへの遷移＞
図４（Ａ）から図４（Ｃ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図４（Ａ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図４（Ｂ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する途中過程の動作を簡易的に示したブロック図である。図４（Ｃ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図４（Ａ）は、図２の一部を示しているために詳細な説明を省略する。また、図４（Ｃ）は、図３の一部を示しているために詳細な説明を省略する。
図４（Ａ）から図４（Ｃ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図４（Ａ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図４（Ｂ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する途中過程の動作を簡易的に示したブロック図である。図４（Ｃ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図４（Ａ）は、図２の一部を示しているために詳細な説明を省略する。また、図４（Ｃ）は、図３の一部を示しているために詳細な説明を省略する。
【0037】
半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある場合には、図４（Ａ）に示したように、半導体装置１０００に含まれる機能回路モジュールは、第１のレギュレータから第１の電源ラインを介して電圧ＶＤＤが供給される。また、半導体装置１０００に含まれる機能回路モジュールは、第２のレギュレータから第２の電源ラインを介した電圧ＶＤＤ＿ＰＧの供給は受けない。すなわち、第２のスイッチ回路はＯＦＦ状態となり、第１のスイッチ回路はＯＮ状態となる。
【0038】
半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する遷移過程において、半導体装置１０００は図４（Ｂ）に示したように動作する。すなわち、Ａｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する機能回路モジュールの第２のスイッチ回路がＯＦＦ状態からＯＮ状態に変化し、第１のスイッチ回路はＯＮ状態からＯＦＦ状態に変化する。この状態では、電源導通状態から電源遮断状態に遷移する機能回路モジュールも電源導通状態を維持している。
【0039】
図４（Ｃ）に示すように、半導体装置１０００が図４（Ｂ）に示す遷移過程からＳＴＢＹ ｍｏｄｅに遷移すると、第２のレギュレータの出力電圧が０ボルト、又は、第２のレギュレータの出力がハイインピーダンスになる。したがって、ＯＮ状態の第２のスイッチ回路に電気的に接続されている機能回路モジュールは電源遮断状態に遷移する。図４（Ｃ）の場合には、機能回路モジュール５００＿１及び５００＿３が電源遮断状態に遷移する。
【0040】
＜半導体装置１０００のＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅへの遷移＞
図５（Ａ）から図５（Ｃ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図５（Ａ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図５（Ｂ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する途中過程の動作を簡易的示したブロック図である。図５（Ｃ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図５（Ａ）は、図４（Ｃ）の半導体装置１０００がＳＴＢＹ ｍｏｄｅにある状態と同じ状態を示している。図５（Ｂ）は、図４（Ｂ）の半導体装置１０００の状態と同じ状態を示している。図５（Ｃ）は、図４（Ａ）の半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある状態と同じ状態を示している。
図５（Ａ）から図５（Ｃ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図５（Ａ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図５（Ｂ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する途中過程の動作を簡易的示したブロック図である。図５（Ｃ）は、半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図５（Ａ）は、図４（Ｃ）の半導体装置１０００がＳＴＢＹ ｍｏｄｅにある状態と同じ状態を示している。図５（Ｂ）は、図４（Ｂ）の半導体装置１０００の状態と同じ状態を示している。図５（Ｃ）は、図４（Ａ）の半導体装置１０００がＡｃｔｉｖｅ ｍｏｄｅにある状態と同じ状態を示している。
【0041】
図５（Ａ）の電源遮断状態にある機能回路モジュールは、第２のスイッチ回路がＯＮ状態にある。図５（Ｂ）において、第２のレギュレータが電圧を出力し始めると、ＯＮ状態にある第２のスイッチ回路に電気的に接続されている機能回路モジュールは電源遮断状態（０ボルト）から電圧ＶＤＤ＿ＰＧにチャージアップされる。この場合、第２のレギュレータの出力電圧は、初期電圧から電圧ＶＤＤ＿ＰＧに変化する。この時、図１（Ｂ）において説明した電圧降下は、５００＿２、５００＿ｎ等のＳＴＢＹ ｍｏｄｅ時であっても動作を休止しない機能回路モジュールにおいて発生しない。なぜなら、機能回路モジュール５００＿２、５００＿ｎは、電圧ＶＤＤ＿ＰＧと電気的に絶縁された状態にあるからである。また、第２のレギュレータの出力電圧が、初期電圧から電圧ＶＤＤ＿ＰＧに変化する立上り時間の間に、ＯＮ状態にある第２のスイッチ回路に電気的に接続されているすべての機能回路モジュールは電源遮断状態（０ボルト）から電圧ＶＤＤ＿ＰＧにチャージアップされる。
【0042】
図５（Ｃ）において、電圧ＶＤＤ＿ＰＧにチャージアップされた機能回路モジュールは、第１のスイッチ回路をＯＮ状態にしてから、第２のスイッチ回路をＯＦＦ状態にして、第１のレギュレータから供給される電圧ＶＤＤを電源電圧とする。電圧ＶＤＤ＿ＰＧと電圧ＶＤＤが同じ電圧であれば、スイッチ回路の切り替え時に、機能回路モジュールに供給される電源電圧の降下は発生しない。
【0043】
図６（Ａ）は、従来の単一電源を使用して、チップ全体をＡｃｔｉｖｅ ｍｏｄｅに維持している状態を示すブロック図である。すなわち、ＣＰＵが動作し、チップ全体が動作している。したがって、機能回路モジュール５００＿１～５００＿８及び５００＿ｎは、第１のレギュレータ１００からスイッチ回路を介して、電圧ＶＤＤ（１．１８Ｖ）が供給され、動作可能状態となっている。
【0044】
図６（Ｂ）は、従来の単一電源を使用して、チップ全体をＳＴＢＹ ｍｏｄｅに維持している状態の一例を示すブロック図である。すなわち、ＣＰＵは停止しているが、タイマー等の継続して動作することが必要な機能回路モジュールや、継続して情報を保持することが必要なメモリー等の機能回路モジュールに第１のレギュレータ１００からスイッチ回路を介して、電圧ＶＤＤ（１．１８Ｖ）が供給される。図６（Ｂ）では、一例として、機能回路モジュール５００＿２、５００＿４及び５００＿ｎに電圧ＶＤＤ（１．１８Ｖ）が供給され、機能回路モジュール５００＿１、５００＿３及び５００＿５～５００＿８等に電圧ＶＤＤ（１．１８Ｖ）が供給されていない状態を示している。
【0045】
図７は、従来の単一電源を使用して、チップ全体をＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させる動作を示したタイミングチャートである。図７においては、図１（Ｂ）で説明した電圧降下を抑えるために、複数の機能モジュールを時分割して、電源遮断状態から電源導通状態に遷移させている。このように時分割している理由は、一度にすべての機能モジュールを電源遮断状態から電源導通状態に遷移させると電圧降下が大きくなりすぎるからである。例えば、単一電源として、第１のレギュレータだけを使用して、チップ全体をＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させる場合には、図１（Ｂ）において説明した電圧降下が発生する。すなわち、電圧降下によって、機能回路モジュールに供給される電圧の図６（Ａ）に示す電圧極小値Ｐ１、Ｐ２、Ｐ３等が機能回路モジュールが正常動作可能な下限値電圧Ｖｍｉｎを下回らないことが必要である。なぜなら、機能回路モジュールに供給される電圧の電圧極小値が、下限値電圧Ｖｍｉｎを下回ると、電源導通状態で動作中の機能回路モジュールが正常に動作しなくなるからである。したがって、分割された機能回路モジュールを順番にチャージアップし、機能回路モジュールに供給される電圧の電圧極小値が、下限値電圧Ｖｍｉｎを下回らないようにする必要がある。そのために、分割された機能回路モジュールの数に対応して、ＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する時間（スタンバイ復帰時間）が長くなる。
【0046】
具体的に、図７の実験例では、レギュレータ（第１のレギュレータ）の安定待ち時間、電源遮断状態にある複数の機能回路モジュールへ順番に電源電圧を供給する処理時間、半導体装置１０００のクロックが安定するまでの時間に約５０μｓを要した。当該レギュレータの安定待ち時間は、レギュレータの供給電力を上げるために必要な時間である。また、クロックの安定待ち時間は、半導体装置１０００のクロックのセトリング時間等を含む時間である。図８（Ａ）から図１１（Ｂ）を使用して、図７の動作を順番に説明する。
【0047】
図８（Ａ）は、チップ全体をＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させる動作を開始してから、図７における「レギュレータの安定待ち」時間が終了するまでのチップの状態を示した図である。すなわち、レギュレータ１００のチップ全体への電流供給能力が静定されるまで図８（Ａ）の状態が維持される。なお、低電力化を目的にＳＴＢＹ状態ではレギュレータの電流駆動能力を下げた状態にしておくことが一般的である。そのため、ＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに変化させる際は、まず初めにレギュレータを高駆動な状態に変化させる必要がある。このレギュレータを低駆動な状態から高駆動な状態に変化させるための待ち時間を、ここでは「レギュレータの安定待ち」時間と称している。
【0048】
図８（Ｂ）は、図８（Ａ）における「レギュレータの安定待ち」時間が終了してから、機能回路モジュール５００＿１のスイッチ回路をＯＮ状態として、機能回路モジュール５００＿１に電圧ＶＤＤ（１．１８Ｖ）が供給される状態を示したブロック図である。この場合に、電圧ＶＤＤは、図１（Ｂ）において説明したように、図７の電圧Ｐ１まで下降する。上述したように、電圧Ｐ１が下限値電圧Ｖｍｉｎを下回らないように、機能回路モジュール５００＿１のモジュール規模を制限する必要がある。機能回路モジュール５００＿１のスイッチ回路がＯＮ状態となってから、しばらくすると、図７に示されるように機能回路モジュール５００＿１に供給される電圧ＶＤＤは、約１．１８ボルトに回復する。
【0049】
図９（Ａ）は、図８（Ｂ）における機能回路モジュール５００＿１に供給される電圧ＶＤＤが約１．１８ボルトに回復してから、機能回路モジュール５００＿３のスイッチ回路をＯＮ状態として、機能回路モジュール５００＿３に電圧ＶＤＤ（１．１８Ｖ）が供給される状態を示したブロック図である。この場合にも、電圧ＶＤＤは、図１（Ｂ）において説明したように、図７の電圧Ｐ２まで下降する。上述したように、電圧Ｐ２も下限値電圧Ｖｍｉｎを下回らないように、機能回路モジュール５００＿３のモジュール規模を制限する必要がある。機能回路モジュール５００＿３のスイッチ回路がＯＮ状態となってから、しばらくすると、図７に示すように機能回路モジュール５００＿３に供給される電圧ＶＤＤは、約１．１８ボルトに回復する。
【0050】
同様に、図９（Ｂ）は、図９（Ａ）における機能回路モジュール５００＿３に供給される電圧ＶＤＤが約１．１８ボルトに回復してから、機能回路モジュール５００＿５のスイッチ回路をＯＮ状態として、機能回路モジュール５００＿５に電圧ＶＤＤ（１．１８Ｖ）が供給される状態を示したブロック図である。この場合にも、電圧ＶＤＤは、図１（Ｂ）において説明したように、図７の電圧Ｐ３まで下降する。上述したように、電圧Ｐ３も下限値電圧Ｖｍｉｎを下回らないように、機能回路モジュール５００＿５のモジュール規模を制限する必要がある。機能回路モジュール５００＿５のスイッチ回路がＯＮ状態となってから、しばらくすると、図７に示すように機能回路モジュール５００＿５に供給される電圧ＶＤＤは、約１．１８ボルトに回復する。
【0051】
図９（Ｂ）と同様に、図１０（Ａ）は、図９（Ｂ）における機能回路モジュール５００＿５に供給される電圧ＶＤＤが約１．１８ボルトに回復してから、機能回路モジュール５００＿６のスイッチ回路をＯＮ状態として、機能回路モジュール５００＿６に電圧ＶＤＤ（１．１８Ｖ）が供給される状態を示したブロック図である。この場合にも、電圧ＶＤＤは、図１（Ｂ）において説明したように、図７の電圧Ｐ４まで下降する。上述したように、電圧Ｐ４も下限値電圧Ｖｍｉｎを下回らないように、機能回路モジュール５００＿６のモジュール規模を制限する必要がある。機能回路モジュール５００＿６のスイッチ回路がＯＮ状態となってから、しばらくすると、図７に示すように機能回路モジュール５００＿６に供給される電圧ＶＤＤは、約１．１８ボルトに回復する。
【0052】
さらに、図１０（Ａ）と同様に、図１０（Ｂ）は、図１０（Ａ）における機能回路モジュール５００＿６に供給される電圧ＶＤＤが約１．１８ボルトに回復してから、機能回路モジュール５００＿７のスイッチ回路をＯＮ状態として、機能回路モジュール５００＿７に電圧ＶＤＤ（１．１８Ｖ）が供給される状態を示したブロック図である。この場合にも、電圧ＶＤＤは、図１（Ｂ）において説明したように下降するが、上述したように、下降電圧値が下限値電圧Ｖｍｉｎを下回らないように、機能回路モジュール５００＿７のモジュール規模を制限する必要がある。機能回路モジュール５００＿７のスイッチ回路がＯＮ状態となってから、しばらくすると、機能回路モジュール５００＿７に供給される電圧ＶＤＤは、約１．１８ボルトに回復する。
【0053】
さらに、図１０（Ｂ）と同様に、図１１（Ａ）は、図１０（Ｂ）における機能回路モジュール５００＿７に供給される電圧ＶＤＤが約１．１８ボルトに回復してから、機能回路モジュール５００＿８のスイッチ回路をＯＮ状態として、機能回路モジュール５００＿８に電圧ＶＤＤ（１．１８Ｖ）が供給される状態を示したブロック図である。この場合にも、電圧ＶＤＤは、図１（Ｂ）において説明したように下降するが、上述したように、下降電圧値が下限値電圧Ｖｍｉｎを下回らないように、機能回路モジュール５００＿８のモジュール規模を制限する必要がある。機能回路モジュール５００＿８のスイッチ回路がＯＮ状態となってから、しばらくすると、機能回路モジュール５００＿８に供給される電圧ＶＤＤは、約１．１８ボルトに回復する。
【0054】
図１１（Ｂ）は、図１１（Ａ）における機能回路モジュール５００＿８に供給される電圧ＶＤＤが約１．１８ボルトに回復してから、その他の電源遮断状態の機能回路モジュールスイッチ回路を上述した手順によって順番にＯＮ状態とした後、図７のクロック安定待ち等を実行し、スタンバイ復帰完了となった状態を示したブロック図である。
【0055】
図６（Ａ）から図１１（Ｂ）における従来の単一電源を使用して、チップ全体をＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させる動作に対して、図１２は、本実施形態に係る半導体装置１０００の機能回路モジュールをＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させる動作を示したタイミングチャートである。図５（Ａ）から図５（Ｃ）に至るＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する過程で説明したように、ＳＴＢＹ ｍｏｄｅ中に電源遮断状態にあるすべての機能回路モジュールに一斉に電圧ＶＤＤ＿ＰＧを印加することが可能である。したがって、図６（Ａ）における電源遮断状態にある複数の機能回路モジュールへ順番に電源電圧を供給するのに必要な処理時間（約３０μｓ）が大幅に短縮される。図１２の実験例では、第１のレギュレータ１００の安定待ち時間に半導体装置１０００のクロックが安定するまでの時間を加えた約２０μｓ以内に、機能回路モジュールを電源遮断状態から電源導通状態に遷移させることが可能である。すなわち、図６（Ａ）の従来の実験例と比べて本実施形態の半導体装置１０００は、ＭＣＵをＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させるための時間を半減させることが可能になった。
【0056】
上述したように、本実施形態の構成及び動作によれば、ＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに移行するためのスタンバイ復帰時間を短縮することが可能な半導体装置を提供可能になる。
【0057】
（実施形態２）
＜半導体装置１０００’の構成、及び、Ａｃｔｉｖｅ ｍｏｄｅの説明＞
図１３は、実施形態２に係る半導体装置１０００’のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態２に係る半導体装置１０００’は、第１のレギュレータ１００’、第２のレギュレータ２００’、制御回路３００’及び設定レジスタ４００を含む。さらに、実施形態２に係る半導体装置１０００’は、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））を含む。実施形態２に係る半導体装置１０００’の複数の機能回路モジュール及び複数のスイッチ回路は、実施形態１に係る半導体装置１０００’の複数の機能回路モジュール及び複数のスイッチ回路と同一であってもよい。ただし、実施形態２に係る複数のスイッチ回路の動作は、実施形態１に係る複数のスイッチ回路の動作と異なる動作部分がある。
＜半導体装置１０００’の構成、及び、Ａｃｔｉｖｅ ｍｏｄｅの説明＞
図１３は、実施形態２に係る半導体装置１０００’のＡｃｔｉｖｅ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態２に係る半導体装置１０００’は、第１のレギュレータ１００’、第２のレギュレータ２００’、制御回路３００’及び設定レジスタ４００を含む。さらに、実施形態２に係る半導体装置１０００’は、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））を含む。実施形態２に係る半導体装置１０００’の複数の機能回路モジュール及び複数のスイッチ回路は、実施形態１に係る半導体装置１０００’の複数の機能回路モジュール及び複数のスイッチ回路と同一であってもよい。ただし、実施形態２に係る複数のスイッチ回路の動作は、実施形態１に係る複数のスイッチ回路の動作と異なる動作部分がある。
【0058】
具体的には、実施形態２に係る機能回路モジュールがＡｃｔｉｖｅ ｍｏｄｅの場合には、第１のスイッチ回路及び第２のスイッチ回路の両方がＯＮ状態となる。すなわち、機能回路モジュールがＡｃｔｉｖｅ ｍｏｄｅの場合には、第１のレギュレータ１００’及び第２のレギュレータ２００’の両方から電源電圧を供給できる構成になる。したがって、機能回路モジュールに供給される電力を第１のレギュレータ１００’及び第２のレギュレータ２００’の両方によって補うことができる。実施形態１に係る第２のレギュレータ２００は、ＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移させるための専用のレギュレータとして機能していた。そのために、第２のレギュレータ２００のための実装面積が増加し、面積オーバーヘッドが発生していた。しかし、実施形態２に係る第２のレギュレータ２００’は第１のレギュレータ１００’の供給電力を補うように構成されることが可能である。したがって、実施形態２に係る第１のレギュレータ１００’と第２のレギュレータ２００’をあわせた実装面積は、実施形態１に係る第１のレギュレータ１００の実装面積と等しくなる。すなわち、実施例２のレギュレータの実装面積は、実施例１のレギュレータ実装面積に比べて、実施例１のレギュレータ２００の分だけ低減可能になり、面積オーバーヘッドを低減することが可能になる。
【0059】
第１のレギュレータ１００’は、制御回路３００’から供給される電圧をレギュレートして、機能回路モジュールの規定電圧として供給されるべき電圧ＶＤＤを生成する。ただし、第１のレギュレータ１００’から機能回路モジュールに供給されるべき電力は、第２のレギュレータ２００’から供給される電力を差し引いた電力を供給するだけの電力供給能力で十分である。したがって、実施形態２に係る第１のレギュレータ１００’の実装面積も、実施形態１に係る第１のレギュレータ１００の実装面積よりも低減可能になる。
【0060】
第２のレギュレータ２００’は、制御回路３００’から供給される電圧をレギュレートして、機能回路モジュールの規定電圧として供給されるべき電圧ＶＤＤ＿ＰＧを生成する。電圧ＶＤＤと電圧ＶＤＤ＿ＰＧは同一である。ただし、第２のレギュレータ２００’から機能回路モジュールに供給されるべき電力は、第１のレギュレータ１００’から供給される電力を差し引いた電力を供給するだけの電力供給能力で十分である。
【0061】
制御回路３００’は、外部から供給されるＶＣＣ電圧で動作して、上述した第１のレギュレータ１００’及び第２のレギュレータ２００’を制御する。また、制御回路３００’はスイッチ制御部３１０’を含む。
【0062】
スイッチ制御部３１０’は、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））をＯＮ／ＯＦＦ制御するための制御線を有する。機能回路モジュールがＡｃｔｉｖｅ ｍｏｄｅである場合には、制御線（Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６・・・Ｃｘ－１、Ｃｘ）は、第１のスイッチ回路及び第２のスイッチ回路の両方がＯＮ状態となるように制御する。
【0063】
設定レジスタ４００には、ＯＮされるべきスイッチ回路及びＯＦＦされるべきスイッチ回路の識別情報が書き込まれる。したがって、スイッチ制御部３１０’は、設定レジスタ４００の識別情報を読み出し、ＯＮされるべきスイッチ回路及びＯＦＦされるべきスイッチ回路を識別し、制御線の論理レベルを決定する。
【0064】
スイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））は、バイポーラトランジスタ又は電界効果トランジスタ等の半導体スイッチであり得る。スイッチ回路５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎは、総称して第１のスイッチ回路と称する場合がある。スイッチ回路５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎは、総称して第２のスイッチ回路と称する場合がある。第１のスイッチ回路は、第１のレギュレータの第１の電源ラインと機能回路モジュールとの電気的接続をＯＮ／ＯＦＦする機能を有する。また、第２のスイッチ回路は、第２のレギュレータの第２の電源ラインと機能回路モジュールとの電気的接続をＯＮ／ＯＦＦする機能を有する。Ａｃｔｉｖｅ ｍｏｄｅの場合にはすべての第１のスイッチ回路及びすべての第２のスイッチ回路がＯＮ状態となる。
【0065】
機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））は、第１の実施形態と同様にＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）であり得る。
【0066】
図１３においては、機能回路モジュール５００＿１、５００＿２、５００＿３及び５００＿ｎのすべての機能回路モジュールがスイッチ回路を介して第１のレギュレータ１００’及び第２のレギュレータ２００’の出力に電気的に接続されている。したがって、すべての機能回路モジュールがＡｃｔｉｖｅ ｍｏｄｅであり、動作可能である。
【0067】
＜半導体装置１０００’のＳＴＢＹ ｍｏｄｅの説明＞
図１４は、実施形態２に係る半導体装置１０００’のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態２に係る半導体装置１０００’は、上述したように第１のレギュレータ１００’、第２のレギュレータ２００’、制御回路３００’及び設定レジスタ４００を含む。さらに、実施形態２に係る半導体装置１０００’は、実施形態１と同様に、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））を含む。
図１４は、実施形態２に係る半導体装置１０００’のＳＴＢＹ ｍｏｄｅにおける構成及び動作状態の一例を示したブロック図である。実施形態２に係る半導体装置１０００’は、上述したように第１のレギュレータ１００’、第２のレギュレータ２００’、制御回路３００’及び設定レジスタ４００を含む。さらに、実施形態２に係る半導体装置１０００’は、実施形態１と同様に、複数の機能回路モジュール（５００＿１、５００＿２、５００＿３・・・５００＿ｎ（ｎは４以上の自然数））、及び、複数のスイッチ回路（５１０＿１、５１０＿２、５１０＿３・・・５１０＿ｎ、５２０＿１、５２０＿２、５２０＿３・・・５２０＿ｎ（ｎは４以上の自然数））を含む。
【0068】
また、図１４に示すように、ＳＴＢＹ ｍｏｄｅの実施形態２に係る半導体装置１０００’においては、電源遮断状態になる一つ以上の機能回路モジュールを含む。例えば、図１４において、機能回路モジュール５００＿１及び５００＿３は第１のレギュレータ１００’及び第２のレギュレータ２００’から電圧が供給されないので、機能回路モジュール５００＿１及び５００＿３は電源遮断状態になる。ＳＴＢＹ ｍｏｄｅ時においては、第２のレギュレータ２００’の出力ラインである第２の電源ラインは、０ボルト又はハイインピーダンス状態となる。
【0069】
さらに、図１４に示すように、ＳＴＢＹ ｍｏｄｅの実施形態２に係る半導体装置１０００’においても、ＳＴＢＹ ｍｏｄｅにある機能回路モジュール５００＿１及び５００＿３の第２のスイッチ回路はＯＮ状態となる。これは、電源遮断状態にある機能回路モジュール５００＿１及び５００＿３を速やかにＡｃｔｉｖｅ ｍｏｄｅに復帰させるためである。また、電源導通状態にある機能回路モジュール５００＿２及び５００＿ｎの第２のスイッチ回路はＯＦＦ状態となる。しかし、機能回路モジュール５００＿２及び５００＿ｎの第１のスイッチ回路はＯＮ状態なので、機能回路モジュール５００＿２及び５００＿ｎは第１のレギュレータ１００’から電圧ＶＤＤが供給され、電源導通状態を維持する。
【0070】
＜半導体装置１０００’のＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅへの遷移＞
図１５（Ａ）から図１５（Ｃ）は、第２の実施形態に係る半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図１５（Ａ）は、半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１５（Ｂ）は、半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する途中過程の動作を簡易的に示したブロック図である。図１５（Ｃ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１５（Ａ）は、図１３の一部を示しているために詳細な説明を省略する。また、図１５（Ｃ）は、図１４の一部を示しているために詳細な説明を省略する。
図１５（Ａ）から図１５（Ｃ）は、第２の実施形態に係る半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図１５（Ａ）は、半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１５（Ｂ）は、半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する途中過程の動作を簡易的に示したブロック図である。図１５（Ｃ）は、半導体装置１０００がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１５（Ａ）は、図１３の一部を示しているために詳細な説明を省略する。また、図１５（Ｃ）は、図１４の一部を示しているために詳細な説明を省略する。
【0071】
半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある場合には、図１５（Ａ）に示したように、半導体装置１０００’に含まれる機能回路モジュールは、第１のレギュレータ１００’から第１の電源ラインを介して電圧ＶＤＤが供給される。また、半導体装置１０００’に含まれる機能回路モジュールは、第２のレギュレータ２００’からも第２の電源ラインを介した電圧ＶＤＤ＿ＰＧの供給を受ける。すなわち、第１のスイッチ回路及び第２のスイッチ回路は両方ともにＯＮ状態となる。
【0072】
半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅからＳＴＢＹ ｍｏｄｅに遷移する遷移過程において、半導体装置１０００’は図１５（Ｂ）に示したように動作する。すなわち、電源導通状態から電源遮断状態に遷移する機能回路モジュールの第２のスイッチ回路がＯＮ状態を維持し、第１のスイッチ回路はＯＮ状態からＯＦＦ状態に変化する。この状態では、電源導通状態から電源遮断状態に遷移する機能回路モジュールも電源導通状態を維持している。また、この時、電源導通状態を維持するモジュールの第１のスイッチ回路がＯＮ状態を維持し、第２のスイッチ回路はＯＮ状態からＯＦＦ状態に変化する。
【0073】
図１５（Ｃ）に示すように、半導体装置１０００’が図１５（Ｂ）に示す遷移過程からＳＴＢＹ ｍｏｄｅに遷移すると、第２のレギュレータ２００’の出力電圧が０ボルト、又は、第２のレギュレータ２００’の出力がハイインピーダンスになる。したがって、ＯＮ状態の第２のスイッチ回路に電気的に接続されている機能回路モジュールは電源遮断状態に遷移する。図１５（Ｃ）の場合には、機能回路モジュール５００＿１及び５００＿３が電源遮断状態に遷移する。
【0074】
＜半導体装置１０００’のＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅへの遷移＞
図１６（Ａ）から図１６（Ｃ）は、半導体装置１０００’がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図１６（Ａ）は、半導体装置１０００’がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１６（Ｂ）は、半導体装置１０００’がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する途中過程の動作を簡易的に示したブロック図である。図１６（Ｃ）は、半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１６（Ａ）は、図１５（Ｃ）の半導体装置１０００’がＳＴＢＹ ｍｏｄｅにある状態と同じ状態を示している。図１６（Ｂ）は、図１５（Ｂ）の半導体装置１０００’の状態と同じ状態を示している。図１６（Ｃ）は、図１６（Ａ）の半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある状態と同じ状態を示している。
図１６（Ａ）から図１６（Ｃ）は、半導体装置１０００’がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅへ遷移する過程を経過時間に対応して説明したブロック図である。図１６（Ａ）は、半導体装置１０００’がＳＴＢＹ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１６（Ｂ）は、半導体装置１０００’がＳＴＢＹ ｍｏｄｅからＡｃｔｉｖｅ ｍｏｄｅに遷移する途中過程の動作を簡易的に示したブロック図である。図１６（Ｃ）は、半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある場合を簡易的に示したブロック図である。図１６（Ａ）は、図１５（Ｃ）の半導体装置１０００’がＳＴＢＹ ｍｏｄｅにある状態と同じ状態を示している。図１６（Ｂ）は、図１５（Ｂ）の半導体装置１０００’の状態と同じ状態を示している。図１６（Ｃ）は、図１６（Ａ）の半導体装置１０００’がＡｃｔｉｖｅ ｍｏｄｅにある状態と同じ状態を示している。
【0075】
図１６（Ａ）の電源遮断状態にある機能回路モジュールは、第２のスイッチ回路がＯＮ状態にある。図１６（Ｂ）において、第２のレギュレータ２００’が電圧を出力し始めると、ＯＮ状態にある第２のスイッチ回路に電気的に接続されている機能回路モジュールは電源遮断状態（０ボルト）から電圧ＶＤＤ＿ＰＧにチャージアップされる。この場合、第２のレギュレータ２００’の出力電圧は、初期電圧から電圧ＶＤＤ＿ＰＧに変化する。この時、図１（Ｂ）において説明した電圧降下は、５００＿２、５００＿ｎ等のＳＴＢＹ ｍｏｄｅ時であっても動作を休止しない機能回路モジュールにおいて発生しない。なぜなら、５００＿２、５００＿ｎは、電圧ＶＤＤ＿ＰＧと電気的に絶縁された状態にあるからである。また、第２のレギュレータ２００’の出力電圧が、初期電圧から電圧ＶＤＤ＿ＰＧに変化する立上り時間の間に、ＯＮ状態にある第２のスイッチ回路に電気的に接続されているすべての機能回路モジュールはＳＴＢＹ ｍｏｄｅ（０ボルト）から電圧ＶＤＤ＿ＰＧにチャージアップされる。
【0076】
図１６（Ｃ）において、電圧ＶＤＤ＿ＰＧにチャージアップされた機能回路モジュールは、第２のスイッチ回路をＯＮ状態に維持するとともに、第１のスイッチ回路をＯＮ状態にする。また、この時、電圧ＶＤＤによる電源導通状態を維持していたモジュール（５００＿２、５００＿ｎ）の第２の電源スイッチ回路（５１０＿２、５１０＿ｎ）がＯＮ状態に変化する。したがって、全ての機能回路モジュールは、第１のレギュレータ１００’から供給される電圧ＶＤＤ、及び、第２のレギュレータ２００’から供給される電圧ＶＤＤ＿ＰＧを電源電圧とする。なお、図１６（Ｂ）から図１６（Ｃ）に至るスイッチ回路の切り替え時には、全ての機能モジュールがチャージアップされているので、機能回路モジュールに供給される電源電圧の降下は発生しない。
【0077】
上述した実施形態２に係る半導体装置１０００’の構成及び動作によれば、実施形態１に係る半導体装置１０００による効果に加えて、実施形態２に係る第１のレギュレータ１００’と第２のレギュレータ２００’をあわせた実装面積は、実施形態１に係る第１のレギュレータ１００の実装面積と等しくなる。すなわち、実施例２のレギュレータの実装面積は、実施例１のレギュレータ実装面積に比べて、実施例１レギュレータ２００の分だけ低減可能になり、面積オーバーヘッドを低減することが可能になる。
【0078】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、例えば、上記の実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、上記の実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0079】
１００、１００’ 第１のレギュレータ
２００、２００’ 第２のレギュレータ
３００、３００’ 制御回路
３１０、３１０’ スイッチ制御部
４００ 設定レジスタ
５００＿１、５００＿２、５００＿３、５００＿ｎ 機能回路モジュール
５１０＿１、５１０＿２、５１０＿３、５１０＿ｎ 第２のスイッチ回路
５２０＿１、５２０＿２、５２０＿３、５２０＿ｎ 第１のスイッチ回路
１０００、１０００’ 半導体装置
２００、２００’ 第２のレギュレータ
３００、３００’ 制御回路
３１０、３１０’ スイッチ制御部
４００ 設定レジスタ
５００＿１、５００＿２、５００＿３、５００＿ｎ 機能回路モジュール
５１０＿１、５１０＿２、５１０＿３、５１０＿ｎ 第２のスイッチ回路
５２０＿１、５２０＿２、５２０＿３、５２０＿ｎ 第１のスイッチ回路
１０００、１０００’ 半導体装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】