特開 2023-180476 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023180476

(43)【公開日】2023-12-21

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01G 4/30 20060101AFI20231214BHJP

   H01L 21/822 20060101ALI20231214BHJP

   H01G 4/33 20060101ALI20231214BHJP

【ＦＩ】

H01G4/30 541

H01L27/04 C

H01G4/30 544

H01G4/33 102

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022093827

(22)【出願日】2022-06-09

(71)【出願人】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】野瀬 幸則

(72)【発明者】

【氏名】中島 剛志

【テーマコード（参考）】

5E001

5E082

5F038

【Ｆターム（参考）】

5E001AB06

5E001AC04

5E001AC09

5E001AC10

5E001AH03

5E001AJ01

5E001AJ02

5E082AA20

5E082AB03

5E082BC12

5E082BC35

5E082DD11

5E082EE05

5E082EE23

5E082EE37

5E082EE47

5E082FG03

5E082FG22

5E082FG27

5E082FG42

5F038AC05

5F038AC15

5F038AC18

5F038EZ01

5F038EZ02

(57)【要約】

【課題】下部電極と上部電極との間の耐圧の安定性を向上できる半導体装置を提供する。
【解決手段】半導体装置は、第１上面を有する基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられ、第２上面を有する第１絶縁体層と、前記第１絶縁体層の上に設けられた下部電極と、前記下部電極の上に設けられた誘電体層と、前記誘電体層の上に設けられた上部電極と、を有し、前記第１上面と前記第２上面との間の距離の最大値と最小値との差は、前記半導体層の厚さよりも小さい。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１上面を有する基板と、
前記基板の上に設けられた半導体層と、
前記半導体層の上に設けられ、第２上面を有する第１絶縁体層と、
前記第１絶縁体層の上に設けられた下部電極と、
前記下部電極の上に設けられた誘電体層と、
前記誘電体層の上に設けられた上部電極と、
を有し、
前記第１上面と前記第２上面との間の距離の最大値と最小値との差は、前記半導体層の厚さよりも小さい半導体装置。

【請求項2】

前記第１絶縁体層はポリイミド層である請求項１に記載の半導体装置。

【請求項3】

前記第１絶縁体層と前記下部電極との間に設けられ、シリコンを含有する第２絶縁体層を有する請求項２に記載の半導体装置。

【請求項4】

前記半導体層と前記第１絶縁体層との間に設けられ、シリコンを含有する第３絶縁体層を有する請求項２または請求項３に記載の半導体装置。

【請求項5】

前記第１絶縁体層と前記下部電極との間に設けられ、シリコンを含有する第２絶縁体層と、
前記基板と前記第１絶縁体層との間に設けられ、シリコンを含有する第３絶縁体層と、
を有し、
前記第２絶縁体層と前記第３絶縁体層とが直接接する請求項２に記載の半導体装置。

【請求項6】

前記最大値と前記最小値との差は、１００ｎｍ以下である請求項１または請求項２に記載の半導体装置。

【請求項7】

前記最大値と前記最小値との差は、５０ｎｍ以下である請求項１または請求項２に記載の半導体装置。

【請求項8】

前記半導体層は窒化物半導体層である請求項１または請求項２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

例えばモノリシックマイクロ波集積回路（monolithic microwave integrated circuit：ＭＭＩＣ）のような半導体集積回路に、下部電極、絶縁膜および上部電極を積層したＭＩＭ（metal insulator metal）型キャパシタが形成されることがある。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－３７４９７号公報

【特許文献2】特開２０１９－２０７９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来のＭＩＭ型キャパシタでは、下部電極と上部電極との間に十分な耐圧が得られないことがある。

【0005】

本開示は、下部電極と上部電極との間の耐圧の安定性を向上できる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、第１上面を有する基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられ、第２上面を有する第１絶縁体層と、前記第１絶縁体層の上に設けられた下部電極と、前記下部電極の上に設けられた誘電体層と、前記誘電体層の上に設けられた上部電極と、を有し、前記第１上面と前記第２上面との間の距離の最大値と最小値との差は、前記半導体層の厚さよりも小さい。

【発明の効果】

【0007】

本開示によれば、下部電極と上部電極との間の耐圧の安定性を向上できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す断面図である。

【図2】図２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図9】図９は、参考例に係る半導体装置を示す断面図である。

【図10】図１０は、第１実施形態の変形例に係る半導体装置を示す断面図である。

【図11】図１１は、第２実施形態に係る半導体装置を示す断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、第１上面を有する基板と、前記基板の上に設けられた半導体層と、前記半導体層の上に設けられ、第２上面を有する第１絶縁体層と、前記第１絶縁体層の上に設けられた下部電極と、前記下部電極の上に設けられた誘電体層と、前記誘電体層の上に設けられた上部電極と、を有し、前記第１上面と前記第２上面との間の距離の最大値と最小値との差は、前記半導体層の厚さよりも小さい。

【0011】

半導体層の上に第１絶縁体層が設けられており、基板の第１上面と第１絶縁体層の第２上面との間の距離の最大値と最小値との差が半導体層の厚さよりも小さい。このため、半導体層にピット等の欠陥が存在していても、第１絶縁体層の上の下部電極および上部電極の平坦度を、第１絶縁体層が設けられていない場合よりも高くできる。従って、下部電極と上部電極との間の絶縁破壊を抑制し、下部電極と上部電極との間の耐圧の安定性を向上できる。

【0012】

〔２〕 〔１〕において、前記第１絶縁体層はポリイミド層であってもよい。この場合、第２上面に優れた平坦性を得やすい。

【0013】

〔３〕 〔２〕において、前記第１絶縁体層と前記下部電極との間に設けられ、シリコンを含有する第２絶縁体層を有してもよい。この場合、第１絶縁体層（ポリイミド層）と第２絶縁体層との間に良好な密着性が得やすく、第２絶縁体層と下部電極との間に良好な密着性が得やすい。従って、第１絶縁体層と下部電極とが直接接する場合よりも良好な密着性が得られる。

【0014】

〔４〕 〔２〕または〔３〕において、前記半導体層と前記第１絶縁体層との間に設けられ、シリコンを含有する第３絶縁体層を有してもよい。この場合、半導体層と第３絶縁体層との間に良好な密着性が得やすく、第３絶縁体層と第１絶縁体層（ポリイミド層）との間に良好な密着性が得やすい。従って、半導体層と第１絶縁体層とが直接接する場合よりも良好な密着性が得られる。

【0015】

〔５〕 〔２〕において、前記第１絶縁体層と前記下部電極との間に設けられ、シリコンを含有する第２絶縁体層と、前記基板と前記第１絶縁体層との間に設けられ、シリコンを含有する第３絶縁体層と、を有し、前記第２絶縁体層と前記第３絶縁体層とが直接接してもよい。この場合、第１絶縁体層（ポリイミド層）と下部電極とが直接接する場合よりも良好な密着性が得られ、基板と第１絶縁体層とが直接接する場合よりも良好な密着性が得られる。更に、第１絶縁体層からみて第２絶縁体層および第３絶縁体層に生じる応力の向きは同一であるため、第１絶縁体層を反りにくくできる。

【0016】

〔６〕 〔１〕～〔５〕のいずれかにおいて、前記最大値と前記最小値との差は、１００ｎｍ以下であってもよい。この場合、下部電極と上部電極との間の耐圧の安定性をより向上しやすい。

【0017】

〔７〕 〔１〕～〔５〕のいずれかにおいて、前記最大値と前記最小値との差は、５０ｎｍ以下であってもよい。この場合、下部電極と上部電極との間の耐圧の安定性を更に向上しやすい。

【0018】

〔８〕 〔１〕～〔７〕のいずれかにおいて、前記半導体層は窒化物半導体層であってもよい。この場合、窒化物半導体層を用いた高電子移動度トランジスタとＭＩＭ型キャパシタとをモノリシックに集積できる。

【0019】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0020】

（第１実施形態）
まず、第１実施形態について説明する。第１実施形態はＭＩＭ型キャパシタを含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0021】

第１実施形態に係る半導体装置１は、図１に示すように、主として、基板１０と、半導体層２０と、第１絶縁体層４０と、第２絶縁体層５０と、第３絶縁体層３０と、下部電極６０と、誘電体層７０と、上部電極８０とを有する。

【0022】

基板１０は、例えばポリタイプ４Ｈまたは６Ｈの炭化珪素（ＳｉＣ）基板である。炭化珪素基板の上面がシリコン極性面または炭素極性面のいずれであってもよい。基板１０がシリコン基板であってもよい。シリコン基板の上面は、例えば（１１１）面である。

【0023】

半導体層２０は基板１０の上に設けられている。半導体層２０は、例えば窒化物半導体層である。窒化物半導体層は、電子走行層および電子供給層等の高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）の一部を構成する。ＨＥＭＴ（図示せず）はＭＩＭ型キャパシタから離れて設けられている。ピット等の欠陥２１が半導体層２０に存在していてもよい。詳細は後述するが、半導体層２０は、基板１０の上にエピタキシャル成長法により形成されている。基板１０の上面１１に欠陥が存在する場合、欠陥２１が生じることがある。

【0024】

第３絶縁体層３０は半導体層２０の上に設けられている。第３絶縁体層３０は、例えば酸化シリコン（ＳｉＯ_２）層である。第３絶縁体層３０は半導体層２０の上面にならって形成されており、第３絶縁体層３０の上面には、欠陥２１の形状を反映した凹部が存在してもよい。第３絶縁体層３０は、例えばＨＥＭＴの一部を構成する。

【0025】

第１絶縁体層４０は第３絶縁体層３０の上に設けられている。第１絶縁体層４０は第３絶縁体層３０の一部分の上に設けられている。第１絶縁体層４０は、例えばポリイミド層である。第１絶縁体層４０が酸化シリコン層であってもよい。詳細は後述するが、第１絶縁体層４０は、原料の塗布および硬化により形成されている。従って、第３絶縁体層３０の上面に凹部が存在しても、第１絶縁体層４０は第３絶縁体層３０の上面の凹部を埋めると共に、第１絶縁体層４０の上面４１は平坦である。例えば、基板１０の上面１１と第１絶縁体層４０の上面４１との間の距離は一定であり、この距離の最大値Ｌｍａｘおよび最小値Ｌｍｉｎは互いに等しい。従って、最大値Ｌｍａｘと最小値Ｌｍｉｎとの差は、半導体層２０の厚さＴ１よりも小さい。なお、ここでいう「平坦」とはナノメートルオーダーの凹凸も皆無であることを意図するものではなく、社会通念上「平坦」と認められる程度の状態になっていることを意図する。

【0026】

第２絶縁体層５０は第１絶縁体層４０および第３絶縁体層３０の上に設けられている。第２絶縁体層５０は第１絶縁体層４０を覆う。第２絶縁体層５０は、例えば窒化シリコン（ＳｉＮ）層または酸化シリコン層である。第２絶縁体層５０は第３絶縁体層３０に直接接している。

【0027】

下部電極６０は第２絶縁体層５０の上に設けられている。下部電極６０は、第１絶縁体層４０の上方で第２絶縁体層５０の上に設けられている。平面視で、すなわち上面１１に垂直な方向からみたときに、下部電極６０は第１絶縁体層４０の輪郭の内側にある。下部電極６０は、例えばチタン（Ｔｉ）膜と、その上の金（Ａｕ）膜とを有する。

【0028】

誘電体層７０は下部電極６０および第２絶縁体層５０の上に設けられている。誘電体層７０は下部電極６０の上面および側面を覆う。誘電体層７０は、例えばシリコン、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）またはジルコニウム（Ｚｒ）の窒化物または酸化物を含む。例えば、誘電体層７０は、窒化シリコン層、酸化アルミニウム（ＡｌＯ）層または酸化シリコン層である。誘電体層７０が上記の金属種を複数含んでいてもよい。誘電体層７０が上記の金属種の酸窒化物を含んでいてもよい。

【0029】

上部電極８０は誘電体層７０の上に設けられている。上部電極８０は、下部電極６０の上方で誘電体層７０の上に設けられている。平面視で、上部電極８０は下部電極６０の輪郭の内側にある。上部電極８０は、例えばチタン膜と、その上の金膜とを有する。

【0030】

次に、第１実施形態に係る半導体装置１の製造方法について説明する。図２～図８は、第１実施形態に係る半導体装置１の製造方法を示す断面図である。

【0031】

まず、図２に示すように、基板１０の上にエピタキシャル成長法により半導体層２０を形成する。半導体層２０は、例えば有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法により形成できる。基板１０の上面１１に欠陥が存在してもよく、半導体層２０にピット等の欠陥２１が形成されてもよい。

【0032】

次に、図３に示すように、半導体層２０の上に化学気相成長（chemical vapor deposition：ＣＶＤ）法により第３絶縁体層３０を形成する。

【0033】

次に、図４に示すように、第３絶縁体層３０の上に第１絶縁体層４０を形成する。第１絶縁体層４０は、例えばポリイミド層または酸化シリコン層である。第１絶縁体層４０がポリイミド層である場合、感光性ポリイミドのスピンコート、露光、現像および焼成により第１絶縁体層４０を形成できる。非感光性ポリイミドのスピンコート、焼成およびエッチングにより第１絶縁体層４０を形成してもよい。第１絶縁体層４０が酸化シリコン層である場合、スピンオングラスのスピンコート、焼成およびエッチングにより第１絶縁体層４０を形成できる。

【0034】

次に、図５に示すように、第１絶縁体層４０および第３絶縁体層３０の上にＣＶＤ法により第２絶縁体層５０を形成する。第２絶縁体層５０により第１絶縁体層４０が覆われる。

【0035】

次に、図６に示すように、第２絶縁体層５０の上に下部電極６０を形成する。下部電極６０の形成では、例えば、チタン膜および金膜を全面に形成し、その後にチタン膜および金膜のエッチングを行う。エッチングはドライエッチングまたはウェットエッチングのいずれでもよい。チタン膜および金膜の蒸着およびリフトオフにより下部電極６０を形成してもよい。いずれの方法であっても、第１絶縁体層４０が第２絶縁体層５０により覆われているため、第１絶縁体層４０は下部電極６０の形成時のプロセス環境にさらされない。

【0036】

次に、図７に示すように、下部電極６０および第２絶縁体層５０の上にＣＶＤ法により誘電体層７０を形成する。誘電体層７０により下部電極６０が覆われる。

【0037】

次に、図８に示すように、誘電体層７０の上に上部電極８０を形成する。上部電極８０は、例えばチタン膜および金膜の蒸着およびリフトオフにより形成できる。

【0038】

このようにして、第１実施形態に係る半導体装置１を製造することができる。

【0039】

ここで、第１実施形態の効果について、参考例を参照しながら説明する。図９は、参考例に係る半導体装置を示す断面図である。なお、図９は本開示の理解を促進する目的のために用いる図であり、従来技術を説明するものではない。

【0040】

参考例に係る半導体装置９は、主として、第１絶縁体層４０および第２絶縁体層５０を有しない点で、第１実施形態と相違する。下部電極６０は第３絶縁体層３０の上に設けられている。誘電体層７０は下部電極６０および第３絶縁体層３０の上に設けられている。誘電体層７０は下部電極６０を覆う。上部電極８０は誘電体層７０の上に設けられている。下部電極６０、誘電体層７０および上部電極８０は、欠陥２１の形状を反映した形状を有する。

【0041】

参考例に係る半導体装置９では、下部電極６０、誘電体層７０および上部電極８０が欠陥２１の形状を反映した形状を有するため、局所的に誘電体層７０が薄くなっていたり、下部電極６０および上部電極８０に電界が特に集中しやすい箇所が存在したりする。一方、第１実施形態に係る半導体装置１では、第１絶縁体層４０が設けられているため、下部電極６０、誘電体層７０および上部電極８０の形状には欠陥２１の形状がほとんど反映されていない。このため、下部電極６０と上部電極８０との間で誘電体層７０の厚さが一定であり、下部電極６０および上部電極８０での電界集中が抑制される。従って、第１実施形態によれば、下部電極６０と上部電極８０との間の耐圧の安定性を向上できる。

【0042】

第１絶縁体層４０がポリイミド層であると、第１絶縁体層４０の上面４１に優れた平坦性を得やすい。従って、耐圧の安定性を向上しやすい。

【0043】

第１絶縁体層４０と下部電極６０との間にシリコンを含有する第２絶縁体層５０が設けられていることで、第２絶縁体層５０が設けられていない場合と比較して、第１絶縁体層４０と下部電極６０との間に良好な密着性を得やすい。これは、第１絶縁体層４０と第２絶縁体層５０との間に良好な密着性を得やすく、第２絶縁体層５０と下部電極６０との間に良好な密着性を得やすいためである。また、第１絶縁体層４０を下部電極６０の形成時のプロセス環境にさらされないようにできる。

【0044】

半導体層２０と第１絶縁体層４０との間にシリコンを含有する第３絶縁体層３０が設けられていることで、第３絶縁体層３０が設けられていない場合と比較して、半導体層２０と第１絶縁体層４０との間に良好な密着性を得やすい。これは、半導体層２０と第３絶縁体層３０との間に良好な密着性を得やすく、第３絶縁体層３０と第１絶縁体層４０との間に良好な密着性を得やすいためである。

【0045】

第１絶縁体層４０からみて第２絶縁体層５０および第３絶縁体層３０に生じる応力の向きは同一であるため、第２絶縁体層５０と第３絶縁体層３０とが直接接していることで、第１絶縁体層４０を反りにくくできる。

【0046】

基板１０の上面１１と第１絶縁体層４０の上面４１との間の距離の最大値Ｌｍａｘおよび最小値Ｌｍｉｎは互いに等しい必要はない。図１０は、第１実施形態の変形例に係る半導体装置を示す断面図である。図１０に示すように、第１実施形態の変形例に係る半導体装置１Ａでは、第１絶縁体層４０の上面４１に小さな凹部が形成されている。半導体装置１Ａにおいても、最大値Ｌｍａｘと最小値Ｌｍｉｎとの差が半導体層２０の厚さＴ１よりも小さければ、下部電極６０および上部電極８０での電界集中が抑制され、下部電極６０と上部電極８０との間の耐圧の安定性を向上できる。

【0047】

なお、最大値Ｌｍａｘと最小値Ｌｍｉｎとの差は、好ましくは１００ｎｍ以下であり、より好ましくは５０ｎｍ以下であり、更に好ましくは２０ｎｍ以下である。最大値Ｌｍａｘと最小値Ｌｍｉｎとの差が小さいほど、下部電極６０および上部電極８０の平坦度を高めやすく、下部電極６０と上部電極８０のとの間の耐圧の安定性を向上しやすい。

【0048】

半導体層２０が窒化物半導体層であることで、窒化物半導体層を用いたＨＥＭＴとＭＩＭ型キャパシタとをモノリシックに集積できる。

【0049】

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として、第２絶縁体層５０が設けられていない点で第１実施形態と相違する。図１１は、第２実施形態に係る半導体装置を示す断面図である。

【0050】

第２実施形態に係る半導体装置２は、図１１に示すように、第２絶縁体層５０を有さず、下部電極６０が第１絶縁体層４０に直接接している。下部電極６０は第１絶縁体層４０の上面４１および側面を覆う。下部電極６０は第３絶縁体層３０にも直接接している。誘電体層７０は下部電極６０および第３絶縁体層３０の上に設けられている。誘電体層７０は下部電極６０の上面および側面を覆う。

【0051】

他の構成は第１実施形態と同一である。

【0052】

第２実施形態によっても、第１実施形態と同じく、下部電極６０と上部電極８０との間の耐圧の安定性を向上できる。また、第２絶縁体層５０が設けられていないため、下部電極６０と第１絶縁体層４０との間の密着性は第１実施形態よりも低いことがある。しかし、下部電極６０が第３絶縁体層３０に直接接しているため、下部電極６０の剥離は生じにくい。

【0053】

なお、第１実施形態において、下部電極６０が第２絶縁体層５０の上から第１絶縁体層４０の側面を覆っていてもよい。

【0054】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形および変更が可能である。

【符号の説明】

【0055】

１、１Ａ、２、９：半導体装置
１０：基板
１１、４１：上面
２０：半導体層
２１：欠陥
３０：第３絶縁体層
４０：第１絶縁体層
５０：第２絶縁体層
６０：下部電極
７０：誘電体層
８０：上部電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】