ホーム > 特許ランキング > 住友電気工業株式会社
特開2023-180499アウトフェージング増幅器およびアウトフェージング増幅器用信号処理器
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023180499
(43)【公開日】2023-12-21
(54)【発明の名称】アウトフェージング増幅器およびアウトフェージング増幅器用信号処理器
(51)【国際特許分類】
H03F 1/02 20060101AFI20231214BHJP
H03F 3/24 20060101ALI20231214BHJP
H03F 3/68 20060101ALI20231214BHJP
H03F 1/42 20060101ALI20231214BHJP
【ＦＩ】
H03F1/02 194
H03F3/24
H03F3/68 220
H03F1/42
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022093857
(22)【出願日】2022-06-09
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和２年度、国立研究開発法人新エネルギー・産業技術総合開発機構「ポスト５Ｇ情報通信システム基盤強化研究開発事業／ポスト５Ｇ情報通信システムの開発」に関する委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】住吉 高志
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AC36
5J500AC61
5J500AF10
5J500AF12
5J500AF15
5J500AF19
5J500AH09
5J500AH10
5J500AH12
5J500AH16
5J500AH24
5J500AH29
5J500AH33
5J500AH35
5J500AK12
5J500AK16
5J500AK19
5J500AK29
5J500AK68
5J500AM20
5J500AS14
5J500AT01
5J500AT05
5J500AT07
5J500CK03
5J500CK06
5J500CK07
5J500LV08
(57)【要約】 （修正有）
【課題】特性を向上させることが可能なアウトフェージング増幅器を提供する。
【解決手段】アウトフェージング増幅器１００は、第１信号Ｓ１を増幅する第１アンプ１０と、第２信号を増幅する第２アンプ１１と、第１アンプが増幅した第１信号Ｓ１と第３信号Ｓ３とを結合する第１結合器と１２、第１インピーダンス変換器１４から出力される第１信号と第２インピーダンス変換器１５から出力される第２信号とを合成し、合成した信号を出力信号Ｓｏｕｔとして出力する合成器１６と、第４位相及び第２振幅の少なくとも一方が設定された第４信号Ｓ４を第２結合器１３に出力する信号処理器２０と、を備える。
【選択図】図２
【解決手段】アウトフェージング増幅器１００は、第１信号Ｓ１を増幅する第１アンプ１０と、第２信号を増幅する第２アンプ１１と、第１アンプが増幅した第１信号Ｓ１と第３信号Ｓ３とを結合する第１結合器と１２、第１インピーダンス変換器１４から出力される第１信号と第２インピーダンス変換器１５から出力される第２信号とを合成し、合成した信号を出力信号Ｓｏｕｔとして出力する合成器１６と、第４位相及び第２振幅の少なくとも一方が設定された第４信号Ｓ４を第２結合器１３に出力する信号処理器２０と、を備える。
【選択図】図２
【特許請求の範囲】
【請求項1】
第１信号を増幅する第１アンプと、
第２信号を増幅する第２アンプと、
前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、
前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、
前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、
前記第１信号の第１位相を前記出力信号の電力に関係する第１情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を前記第１アンプに出力し、前記第２信号の第２位相を前記第１情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を前記第２アンプに出力し、前記第３信号の第３位相および第１振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を前記第１結合器に出力し、前記第４信号の第４位相および第２振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を前記第２結合器に出力する信号処理器と、
を備えるアウトフェージング増幅器。
第２信号を増幅する第２アンプと、
前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、
前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、
前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、
前記第１信号の第１位相を前記出力信号の電力に関係する第１情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を前記第１アンプに出力し、前記第２信号の第２位相を前記第１情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を前記第２アンプに出力し、前記第３信号の第３位相および第１振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を前記第１結合器に出力し、前記第４信号の第４位相および第２振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を前記第２結合器に出力する信号処理器と、
を備えるアウトフェージング増幅器。
【請求項2】
前記信号処理器は、前記第３位相および前記第１振幅を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅を前記第１情報に対応つけられた値に設定する請求項１に記載のアウトフェージング増幅器。
【請求項3】
前記信号処理器は、前記第１位相を前記第１情報および前記出力信号の周波数に関係する第２情報に対応付けられた値に設定し、前記第２位相を前記第１情報および前記第２情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方を前記第１情報および前記第２情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方を前記第１情報および前記第２情報に対応付けられた値に設定する請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項4】
前記第１信号、前記第２信号、前記第３信号および前記第４信号の周波数は互いに同じである請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項5】
前記信号処理器は、前記第１情報と前記第１位相とを対応付けた第１テーブルを記憶し、前記第１情報と前記第２位相とを対応付けた第２テーブルを記憶し、前記第１情報と前記第３位相および前記第１振幅の少なくとも一方とを対応付けた第３テーブルを記憶し、前記第１情報と前記第４位相および前記第２振幅の少なくとも一方とを対応付けた第４テーブルを記憶するメモリを備え、
前記信号処理器は、前記第１テーブルに基づき前記第１位相を設定し、前記第２テーブルに基づき前記第２位相を設定し、前記第３テーブルに基づき前記第３位相および前記第１振幅の少なくとも一方を設定し、前記第４テーブルに基づき前記第４位相および前記第２振幅の少なくとも一方を設定する請求項１または請求項２に記載のアウトフェージング増幅器。
前記信号処理器は、前記第１テーブルに基づき前記第１位相を設定し、前記第２テーブルに基づき前記第２位相を設定し、前記第３テーブルに基づき前記第３位相および前記第１振幅の少なくとも一方を設定し、前記第４テーブルに基づき前記第４位相および前記第２振幅の少なくとも一方を設定する請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項6】
前記合成器はシレイ合成器である請求項１または請求項２に記載のアウトフェージング増幅器。
【請求項7】
第１信号を増幅する第１アンプと、
第２信号を増幅する第２アンプと、
前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、
前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、
前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、
を備え、
前記第１アンプに入力する第１信号の第１位相は前記出力信号の電力に関係する情報に対応付けられた値であり、
前記第２アンプに入力する第２信号の第２位相は前記情報に対応付けられた値であり、
前記第１結合器に入力する第３信号の第３位相および第１振幅の少なくとも一方は前記情報に対応つけられた値であり、
前記第２結合器に入力する第４信号の第４位相および第２振幅の少なくとも一方は前記情報に対応つけられた値であるアウトフェージング増幅器。
第２信号を増幅する第２アンプと、
前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、
前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、
前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、
を備え、
前記第１アンプに入力する第１信号の第１位相は前記出力信号の電力に関係する情報に対応付けられた値であり、
前記第２アンプに入力する第２信号の第２位相は前記情報に対応付けられた値であり、
前記第１結合器に入力する第３信号の第３位相および第１振幅の少なくとも一方は前記情報に対応つけられた値であり、
前記第２結合器に入力する第４信号の第４位相および第２振幅の少なくとも一方は前記情報に対応つけられた値であるアウトフェージング増幅器。
【請求項8】
出力信号の電力に関係する情報を取得し、第１信号の第１位相を前記情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を、前記第１信号を増幅する第１アンプに出力する第１処理部と、
前記情報を取得し、第２信号の第２位相を前記情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を、前記第２信号を増幅する第２アンプに出力する第２処理部と、
前記情報を取得し、第３信号の第３位相および第１振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を、前記第１アンプが増幅した第１信号と前記第３信号とを結合する第１結合器に出力する第３処理部と、
前記情報を取得し、第４信号の第４位相および第２振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を、前記第２アンプが増幅した第２信号と前記第４信号とを結合する第２結合器に出力する第４処理部と、
を備え、
前記出力信号は、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器から出力される第１信号と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器から出力される第２信号と、が合成される信号であるアウトフェージング増幅器用信号処理器。
前記情報を取得し、第２信号の第２位相を前記情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を、前記第２信号を増幅する第２アンプに出力する第２処理部と、
前記情報を取得し、第３信号の第３位相および第１振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を、前記第１アンプが増幅した第１信号と前記第３信号とを結合する第１結合器に出力する第３処理部と、
前記情報を取得し、第４信号の第４位相および第２振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を、前記第２アンプが増幅した第２信号と前記第４信号とを結合する第２結合器に出力する第４処理部と、
を備え、
前記出力信号は、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器から出力される第１信号と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器から出力される第２信号と、が合成される信号であるアウトフェージング増幅器用信号処理器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、アウトフェージング増幅器およびアウトフェージング増幅器用信号処理器に関する。
【背景技術】
【0002】
マイクロ波等の高周波信号を増幅する増幅器としてアウトフェージング増幅器が知られている。アウトフェージング増幅器は、入力された入力信号を、その入力信号の振幅に依存し、一定の振幅で２つの位相の異なる信号として、２つの信号を出力する信号処理器、信号処理器から出力された２つの信号をそれぞれ増幅する２つのアンプ、および２つのアンプが増幅した２つの出力信号を１つの出力信号として合成する合成器を備える。合成器としてシレイ（Ｃｈｉｒｅｉｘ）合成器を用いることが知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２０－１５６０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
シレイ合成器を用いることで、アンプから合成器をみたインピーダンスを特性が向上するように設定することができる。しかしながら、２つの信号の位相および周波数等の変化によりアンプから合成器をみたインピーダンスが最適な値からずれる場合がある。該当のインピーダンスが最適な値からずれることにより、アウトフェージング増幅器の例えばドレイン効率等の高周波特性が劣化する。
【0005】
本開示は、上記課題に鑑みなされたものであり、アウトフェージング増幅器の高周波特性を向上させることを目的とする。
【課題を解決するための手段】
【0006】
本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、前記第１信号の第１位相を前記出力信号の電力に関係する第１情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を前記第１アンプに出力し、前記第２信号の第２位相を前記第１情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を前記第２アンプに出力し、前記第３信号の第３位相および第１振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を前記第１結合器に出力し、前記第４信号の第４位相および第２振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を前記第２結合器に出力する信号処理器と、を備えるアウトフェージング増幅器である。
【0007】
本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、を備え、前記第１アンプに入力する第１信号の第１位相は前記出力信号の電力に関係する情報に対応付けられた値であり、前記第２アンプに入力する第２信号の第２位相は前記情報に対応付けられた値であり、前記第１結合器に入力する第３信号の第３位相および第１振幅の少なくとも一方は前記情報に対応つけられた値であり、前記第２結合器に入力する第４信号の第４位相および第２振幅の少なくとも一方は前記情報に対応つけられた値であるアウトフェージング増幅器である。
【0008】
本開示の一実施形態は、出力信号の電力に関係する情報を取得し、第１信号の第１位相を前記情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を、前記第１信号を増幅する第１アンプに出力する第１処理部と、前記情報を取得し、第２信号の第２位相を前記情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を、前記第２信号を増幅する第２アンプに出力する第２処理部と、前記情報を取得し、第３信号の第３位相および第１振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方に設定された前記第３信号を、前記第１アンプが増幅した第１信号と前記第３信号とを結合する第１結合器に出力する第３処理部と、前記情報を取得し、第４信号の第４位相および第２振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を、前記第２アンプが増幅した第２信号と前記第４信号とを結合する第２結合器に出力する第４処理部と、を備え、前記出力信号は、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器から出力される第１信号と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器から出力される第２信号と、が合成される信号であるアウトフェージング増幅器用信号処理器である。
【発明の効果】
【0009】
本開示によれば、アウトフェージング増幅器の高周波特性を向上させることができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、前記第１信号の第１位相を前記出力信号の電力に関係する第１情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を前記第１アンプに出力し、前記第２信号の第２位相を前記第１情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を前記第２アンプに出力し、前記第３信号の第３位相および第１振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を前記第１結合器に出力し、前記第４信号の第４位相および第２振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を前記第２結合器に出力する信号処理器と、を備えるアウトフェージング増幅器である。これにより、第１アンプおよび第２アンプから第１インピーダンス変換器および第２インピーダンス変換器をみたインピーダンスを微調整できる。よって、特性を向上できる。
（２）上記（１）において、前記信号処理器は、前記第３位相および前記第１振幅を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅を前記第１情報に対応つけられた値に設定することが好ましい。
（３）上記（１）または（２）において、前記信号処理器は、前記第１位相を前記第１情報および前記出力信号の周波数に関係する第２情報に対応付けられた値に設定し、前記第２位相を前記第１情報および前記第２情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方を前記第１情報および前記第２情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方を前記第１情報および前記第２情報に対応付けられた値に設定することが好ましい。
（４）上記（１）から（３）のいずれかにおいて、前記第１信号、前記第２信号、前記第３信号および前記第４信号の周波数は互いに同じであることが好ましい。
（５）上記（１）から（４）のいずれかにおいて、前記信号処理器は、前記第１情報と前記第１位相とを対応付けた第１テーブルを記憶し、前記第１情報と前記第２位相とを対応付けた第２テーブルを記憶し、前記第１情報と前記第３位相および前記第１振幅の少なくとも一方とを対応付けた第３テーブルを記憶し、前記第１情報と前記第４位相および前記第２振幅の少なくとも一方とを対応付けた第４テーブルを記憶するメモリを備え、前記信号処理器は、前記第１テーブルに基づき前記第１位相を設定し、前記第２テーブルに基づき前記第２位相を設定し、前記第３テーブルに基づき前記第３位相および前記第１振幅の少なくとも一方を設定し、前記第４テーブルに基づき前記第４位相および前記第２振幅の少なくとも一方を設定することが好ましい。
（６）上記（１）から（５）のいずれかにおいて、前記合成器はシレイ合成器であることが好ましい。
（７）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、を備え、前記第１アンプに入力する第１信号の第１位相は前記出力信号の電力に関係する情報に対応付けられた値であり、前記第２アンプに入力する第２信号の第２位相は前記情報に対応付けられた値であり、前記第１結合器に入力する第３信号の第３位相および第１振幅の少なくとも一方は前記情報に対応つけられた値であり、前記第２結合器に入力する第４信号の第４位相および第２振幅の少なくとも一方は前記情報に対応つけられた値であるアウトフェージング増幅器である。
（８）本開示の一実施形態は、出力信号の電力に関係する情報を取得し、第１信号の第１位相を前記情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を、前記第１信号を増幅する第１アンプに出力する第１処理部と、前記情報を取得し、第２信号の第２位相を前記情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を、前記第２信号を増幅する第２アンプに出力する第２処理部と、前記情報を取得し、第３信号の第３位相および第１振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方に設定された前記第３信号を、前記第１アンプが増幅した第１信号と前記第３信号とを結合する第１結合器に出力する第３処理部と、前記情報を取得し、第４信号の第４位相および第２振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を、前記第２アンプが増幅した第２信号と前記第４信号とを結合する第２結合器に出力する第４処理部と、を備え、前記出力信号は、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器から出力される第１信号と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器から出力される第２信号と、が合成される信号であるアウトフェージング増幅器用信号処理器である。
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、前記第１信号の第１位相を前記出力信号の電力に関係する第１情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を前記第１アンプに出力し、前記第２信号の第２位相を前記第１情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を前記第２アンプに出力し、前記第３信号の第３位相および第１振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方が設定された前記第３信号を前記第１結合器に出力し、前記第４信号の第４位相および第２振幅の少なくとも一方を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を前記第２結合器に出力する信号処理器と、を備えるアウトフェージング増幅器である。これにより、第１アンプおよび第２アンプから第１インピーダンス変換器および第２インピーダンス変換器をみたインピーダンスを微調整できる。よって、特性を向上できる。
（２）上記（１）において、前記信号処理器は、前記第３位相および前記第１振幅を前記第１情報に対応付けられた値に設定し、前記第４位相および前記第２振幅を前記第１情報に対応つけられた値に設定することが好ましい。
（３）上記（１）または（２）において、前記信号処理器は、前記第１位相を前記第１情報および前記出力信号の周波数に関係する第２情報に対応付けられた値に設定し、前記第２位相を前記第１情報および前記第２情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方を前記第１情報および前記第２情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方を前記第１情報および前記第２情報に対応付けられた値に設定することが好ましい。
（４）上記（１）から（３）のいずれかにおいて、前記第１信号、前記第２信号、前記第３信号および前記第４信号の周波数は互いに同じであることが好ましい。
（５）上記（１）から（４）のいずれかにおいて、前記信号処理器は、前記第１情報と前記第１位相とを対応付けた第１テーブルを記憶し、前記第１情報と前記第２位相とを対応付けた第２テーブルを記憶し、前記第１情報と前記第３位相および前記第１振幅の少なくとも一方とを対応付けた第３テーブルを記憶し、前記第１情報と前記第４位相および前記第２振幅の少なくとも一方とを対応付けた第４テーブルを記憶するメモリを備え、前記信号処理器は、前記第１テーブルに基づき前記第１位相を設定し、前記第２テーブルに基づき前記第２位相を設定し、前記第３テーブルに基づき前記第３位相および前記第１振幅の少なくとも一方を設定し、前記第４テーブルに基づき前記第４位相および前記第２振幅の少なくとも一方を設定することが好ましい。
（６）上記（１）から（５）のいずれかにおいて、前記合成器はシレイ合成器であることが好ましい。
（７）本開示の一実施形態は、第１信号を増幅する第１アンプと、第２信号を増幅する第２アンプと、前記第１アンプが増幅した第１信号と第３信号とを結合する第１結合器と、前記第２アンプが増幅した第２信号と第４信号とを結合する第２結合器と、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器と、前記第１インピーダンス変換器から出力される第１信号と前記第２インピーダンス変換器から出力される第２信号とを合成し合成された信号を出力信号として出力する合成器と、を備え、前記第１アンプに入力する第１信号の第１位相は前記出力信号の電力に関係する情報に対応付けられた値であり、前記第２アンプに入力する第２信号の第２位相は前記情報に対応付けられた値であり、前記第１結合器に入力する第３信号の第３位相および第１振幅の少なくとも一方は前記情報に対応つけられた値であり、前記第２結合器に入力する第４信号の第４位相および第２振幅の少なくとも一方は前記情報に対応つけられた値であるアウトフェージング増幅器である。
（８）本開示の一実施形態は、出力信号の電力に関係する情報を取得し、第１信号の第１位相を前記情報に対応付けられた値に設定し、前記第１位相が設定された前記第１信号を、前記第１信号を増幅する第１アンプに出力する第１処理部と、前記情報を取得し、第２信号の第２位相を前記情報に対応付けられた値に設定し、前記第２位相が設定された前記第２信号を、前記第２信号を増幅する第２アンプに出力する第２処理部と、前記情報を取得し、第３信号の第３位相および第１振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第３位相および前記第１振幅の少なくとも一方に設定された前記第３信号を、前記第１アンプが増幅した第１信号と前記第３信号とを結合する第１結合器に出力する第３処理部と、前記情報を取得し、第４信号の第４位相および第２振幅の少なくとも一方を前記情報に対応付けられた値に設定し、前記第４位相および前記第２振幅の少なくとも一方が設定された前記第４信号を、前記第２アンプが増幅した第２信号と前記第４信号とを結合する第２結合器に出力する第４処理部と、を備え、前記出力信号は、前記第３信号が結合された第１信号が入力する第１インピーダンス変換器から出力される第１信号と、前記第４信号が結合された第２信号が入力する第２インピーダンス変換器から出力される第２信号と、が合成される信号であるアウトフェージング増幅器用信号処理器である。
【0012】
［本開示の実施形態の詳細］
本開示の実施形態にかかるアウトフェージング増幅器およびアウトフェージング増幅器用信号処理器の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本開示の実施形態にかかるアウトフェージング増幅器およびアウトフェージング増幅器用信号処理器の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0013】
図１は、実施例１に係る増幅器のブロック図である。図１に示すように、アウトフェージング増幅器では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にアンプ１０（第１アンプ）とアンプ１１（第２アンプ）とが並列に接続されている。入力端子Ｔｉｎに入力信号Ｓｉｎとして高周波信号が入力する。アウトフェージング増幅器１００が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ～１０ＧＨｚである。信号処理器２０は入力信号Ｓｉｎを信号処理し、２つの信号Ｓ１（第１信号）および信号Ｓ２（第２信号）として出力する。
【0014】
信号Ｓ１は整合回路３０を介しアンプ１０に入力される。整合回路３０は信号処理器２０の出力インピーダンスとアンプ１０の入力インピーダンスを整合させる。アンプ１０は、整合回路３０を介して入力された信号Ｓ１を増幅し、整合回路３２を介して、増幅した信号Ｓ１ａを出力する。整合回路３２を通過した信号Ｓ１ａは、結合器１２において、信号Ｓ３と合成される。信号Ｓ１ａと信号Ｓ３とが合成された信号Ｓ１ｂは合成器１６に入力される。整合回路３２は、アンプ１０の出力インピーダンスと合成器１６の入力インピーダンスを整合させる。信号Ｓ２は整合回路３１を介しアンプ１１に入力される。整合回路３１は信号処理器２０の出力インピーダンスとアンプ１１の入力インピーダンスを整合させる。アンプ１１は、整合回路３１を介して入力された信号Ｓ２を増幅し、整合回路３３を介して、増幅した信号Ｓ２ａを出力する。整合回路３３を通過した信号Ｓ２ａは、結合器１３において、信号Ｓ４と合成される。信号Ｓ２ａと信号Ｓ４とが合成された信号Ｓ２ｂは合成器１６に入力される。整合回路３３は、アンプ１１の出力インピーダンスと合成器１６の入力インピーダンスを整合させる。合成器１６は信号Ｓ１ｂと信号Ｓ２ｂとを合成する。合成された信号は出力信号Ｓｏｕｔとして出力端子Ｔｏｕｔから出力される。
【0015】
バイアス回路３４は、バイアス電圧Ｖｇ１をアンプ１０のゲートＧに供給するとともに、信号Ｓ１がバイアス端子に漏れることを抑制する。バイアス回路３６は、バイアス電圧Ｖｄ１をアンプ１０のドレインＤに供給するとともに、アンプ１０により増幅された信号がバイアス端子に漏れることを抑制する。バイアス回路３５は、バイアス電圧Ｖｇ２をアンプ１１のゲートＧに供給するとともに、信号Ｓ２がバイアス端子に漏れることを抑制する。バイアス回路３７は、バイアス電圧Ｖｄ２をアンプ１１のドレインＤに供給するとともに、アンプ１１により増幅された信号がバイアス端子に漏れることを抑制する。
【0016】
アンプ１０および１１は、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１８および１９をそれぞれ備える。ＦＥＴ１８および１９のソースＳは接地され、ゲートＧに信号Ｓ１および信号Ｓ２が、それぞれ整合回路３０および整合回路３１を介してそれぞれ入力され、ドレインＤは増幅した信号が出力する。ＦＥＴ１８および１９は、例えばＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。アンプ１０および１１にはそれぞれ多段のＦＥＴが設けられていてもよい。アンプ１０および１１のＦＥＴ１８および１９の大きさ（例えばゲート幅）は互いにほぼ同じであり、ゲートバイアス電圧Ｖｇ１とＶｇ２とはほぼ同じであり、ドレインバイアス電圧Ｖｄ１とＶｄ２とはほぼ同じである。整合回路３０～３３は、例えばアンプ１０および１１が飽和電力を出力するときにドレイン効率等の高周波特性が最適になるように設計されている。これにより、アンプ１０および１１が信号Ｓ１およびＳ２を増幅するときのドレイン効率等の高周波特性が向上する。
【0017】
信号処理器２０は、例えばＳｉｎｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔであり、入力信号Ｓｉｎをデジタル処理し信号Ｓ１およびＳ２を出力する。信号処理器２０は、入力信号Ｓｉｎの振幅に依存して信号Ｓ１とＳ２との位相差を設定する。例えば入力信号Ｓｉｎの振幅が大きいとき、信号Ｓ１とＳ２との位相差を小さくする。入力信号Ｓｉｎの振幅が小さいとき、信号Ｓ１とＳ２との位相差を大きくする。信号Ｓ１およびＳ２の振幅は入力信号Ｓｉｎの振幅によらずほぼ一定であり、例えばアンプ１０および１１の飽和電力に相当する振幅とする。
【0018】
信号処理器２０は、入力信号Ｓｉｎの振幅が大きいとき、信号Ｓ１およびＳ２の位相差は０°（アウトフェージング角を９０°）に近く、入力信号Ｓｉｎの振幅が小さいとき、信号Ｓ１およびＳ２の位相差は１８０°（アウトフェージング角を０°）に近くする。信号Ｓ１およびＳ２の振幅は、アンプ１０および１１が最もドレイン効率等の高周波特性が向上する振幅（例えば飽和電力に相当する振幅）である。信号Ｓ１ａとＳ２ａの位相差は信号Ｓ１とＳ２の位相差にほぼ等しい。入力信号Ｓｉｎの振幅が大きいとき信号Ｓ１ａとＳ２ａの位相差が０°に近いため、出力信号Ｓｏｕｔの振幅は大きくなる。入力信号Ｓｉｎの振幅が小さいとき信号Ｓ１ａとＳ２ａの位相差が１８０°に近いため、出力信号Ｓｏｕｔの振幅は小さくなる。このように、信号Ｓ１ａとＳ２ａが合成された出力信号Ｓｏｕｔの振幅は、入力信号Ｓｉｎの振幅に対応した振幅となる。アンプ１０および１１は、最も効率の向上する振幅の信号Ｓ１およびＳ２を増幅する。このため、アウトフェージング増幅器１００では、入力信号Ｓｉｎの振幅によらず、ドレイン効率等の高周波特性を向上させることができる。
【0019】
図２は、実施例１に係る増幅器のブロック図である。図２では、図１に比べ、整合回路３０、３１およびバイアス回路３４～３７の図示を省略し、結合器１２、１３および合成器１６内の構成を図示している。図２に示すように、信号処理器２０は、信号Ｓ１およびＳ２に加えインピーダンス調整用の信号Ｓ３およびＳ４を出力する。整合回路３２と合成器１６との間に結合器１２が設けられている。結合器１２は、信号Ｓ１ａとＳ３とを結合し信号Ｓ１ｂとして出力する。整合回路３３と合成器１６との間に結合器１３が設けられている。結合器１３は、信号Ｓ２ａとＳ４とを結合し信号Ｓ２ｂとして出力する。
【0020】
合成器１６は、例えばシレイ合成器である。合成器１６は、インダクタＬ１、キャパシタＣ１、インピーダンス変換器１４および１５を備えている。インダクタＬ１は信号Ｓ１ｂが通過するノードＮ１にシャント接続されている。キャパシタＣ１は信号Ｓ２ｂが通過するノードＮ２にシャント接続されている。インピーダンス変換器１４および１５の第１端はそれぞれノードＮ１およびＮ２に接続され、インピーダンス変換器１４および１５の第２端は共通にノードＮ３に接続されている。ノードＮ３において信号Ｓ１ｂとＳ２ｂとが結合される。インピーダンス変換器１４および１５は、それぞれ整合回路３２および３３の出力インピーダンスを標準インピーダンス（例えば５０Ω）の２倍（１００Ω）に変換する。これにより、出力端子ＴｏｕｔからノードＮ３をみたインピーダンスは標準インピーダンス（５０Ω）となる。インピーダンス変換器１４および１５は、例えば電気長がλ／４である伝送線路である。λは、アウトフェージング増幅器１００の動作周波数帯域の中心周波数における波長である。
【0021】
［合成器の説明］
比較例１および２を例に合成器１６を説明する。図３は、比較例１における合成器周辺のブロック図であり、比較例１に係るアウトフェージング増幅器の整合回路３２および３３と合成器１６ａとを図示している。図３に示すように、比較例１では整合回路３２および３３と合成器１６ａの間に結合器１２および１３が設けられていない。合成器１６ａにインダクタＬ１およびキャパシタＣ１が設けられていない。このように、合成器１６ａはシレイ合成器ではない。結合器１２および１３が設けられていないため、信号Ｓ１ａおよびＳ２ａが合成器１６ａに入力する。その他の構成は実施例１と同じである。
比較例１および２を例に合成器１６を説明する。図３は、比較例１における合成器周辺のブロック図であり、比較例１に係るアウトフェージング増幅器の整合回路３２および３３と合成器１６ａとを図示している。図３に示すように、比較例１では整合回路３２および３３と合成器１６ａの間に結合器１２および１３が設けられていない。合成器１６ａにインダクタＬ１およびキャパシタＣ１が設けられていない。このように、合成器１６ａはシレイ合成器ではない。結合器１２および１３が設けられていないため、信号Ｓ１ａおよびＳ２ａが合成器１６ａに入力する。その他の構成は実施例１と同じである。
【0022】
図４は、比較例１におけるインピーダンスのスミスチャートであり、整合回路３２および３３から合成器１６ａをみたインピーダンスＺ１およびＺ２のスミスチャートである。図４に示すように、点５０は、アウトフェージング角が０°（すなわち信号Ｓ１ａおよびＳ２ａの位相差が１８０°）のときを示す。点５１は、アウトフェージング角が９０°（すなわち信号Ｓ１ａおよびＳ２ａの位相差が０°）のときを示す。アウトフェージング角が０°から９０°まで（すなわち信号Ｓ１ａと信号Ｓ２ａの位相差が１８０°から０°まで）変化すると、インピーダンスＺ１は、矢印５２のように点５０から点５１にインピーダンスのスミスチャート上において円弧の上半分の軌跡を移動するとともに、インピーダンスＺ２は、矢印５３のように点５０から点５１にインピーダンスのスミスチャート上において円弧の下半分の軌跡を移動する。整合回路３２および３３は、インピーダンスＺ１およびＺ２が実数（例えば標準インピーダンスの２倍）のとき、アンプ１０および１１の高周波特性が最大（例えばドレイン効率が最大）となるように、アンプ１０および１１の出力インピーダンスを変換する。これにより、図４において、インピーダンスＺ１およびＺ２が実数のときアンプ１０および１１の特性が最大となる。点５０および５１では、インピーダンスＺ１およびＺ２は実数である。実際に用いるアウトフェージング角の範囲は例えば２０°～７０°である。この範囲では、インピーダンスＺ１およびＺ２のリアクタンス成分（虚数成分）が大きく、アンプ１０および１１の負荷インピーダンスは最適値からずれてしまう。
【0023】
図５は、比較例２における合成器周辺のブロック図であり、比較例２に係るアウトフェージング増幅器の整合回路３２および３３と合成器１６とを図示している。図５に示すように、比較例２では、合成器１６はシレイ合成器であり、ノードＮ１にインダクタＬ１がシャント接続され、ノードＮ２にキャパシタＣ１がシャント接続されている。結合器１２および１３が設けられていないため、信号Ｓ１ａおよびＳ２ａが合成器１６に入力する。その他の構成は比較例１と同じである。
【0024】
図６は、比較例２におけるインピーダンスのスミスチャートであり、整合回路３２および３３から合成器１６をみたインピーダンスＺ１およびＺ２のスミスチャートである。図６に示すように、インダクタＬ１を設けることで、インピーダンスＺ１は、インピーダンスのスミスチャート上を、全体の円弧の形状を保った状態において、比較例１の図４に比べて、リアクタンス成分が正の方向にシフトしかつ時計回りの方向に回転する。キャパシタＣ１を設けることで、インピーダンスＺ２は、インピーダンスのスミスチャート上を、全体の円弧の形状を保った状態において、比較例１に比べて、リアクタンス成分が負の方向にシフトしかつ反時計回りの方向に回転する。
【0025】
アウトフェージング角が０°（位相差が１８０°）のときの点５０ａにおけるインピーダンスＺ１のリアクタンス成分は負となり、およびアウトフェージング角が９０°（位相差が０°）のときの５１ａにおけるインピーダンスＺ１のリアクタンス成分は負となる。実際に用いるアウトフェージング角の範囲（例えば２０°～７０°）では、インピーダンスＺ１が実軸に近づきリアクタンス成分が小さくなる。よって、アンプ１０の負荷インピーダンスは最適値に近くなる。アウトフェージング角が０°（位相差が１８０°）のときの点５０ｂにおけるインピーダンスＺ２のリアクタンス成分は正となり、アウトフェージング角が０°（位相差が１８０°）のときの点５１ｂのインピーダンスＺ２のリアクタンス成分は正となる。実際に用いるアウトフェージング角の範囲（例えば２０°～７０°）では、インピーダンスＺ２が実軸に近づきリアクタンス成分が小さくなる。よって、アンプ１１の負荷インピーダンスは最適値に近くなる。
【0026】
このように、シレイ合成器を用いる比較例２では、信号Ｓ１ａおよびＳ１ｂの位相差を実際用いる範囲としても、アンプ１０および１１の負荷インピーダンスの最適値からのずれを小さくできる。よって、比較例１に比べ、高周波特性等の特性の劣化を小さくできる。
【0027】
図７は、比較例２におけるインピーダンスのスミスチャートである。図７において、実線で示すインピーダンスＺ１およびＺ２の軌跡は、図６のインピーダンスＺ１およびＺ２と同じ軌跡である。比較例２のシレイ合成器において、信号Ｓ１およびＳ２の位相並びに周波数が変わると、スミスチャート上におけるインピーダンスＺ１およびＺ２が移動することがある。また、製品ごとにスミスチャート上のインピーダンスＺ１およびＺ２の軌跡が異なることがある。例えば、図７に示すように、インピーダンスＺ１およびＺ２のスミスチャート上の軌跡が破線の円弧または点線の円弧のようになる。比較例２では、インピーダンスＺ１およびＺ２は固定のため、アンプ１０および１１の負荷インピーダンスを最適値に近づくような調整ができない。このように、シレイ合成器を用いる比較例２では、アンプ１０および１１の負荷インピーダンスの調整ができない。このため、信号Ｓ１およびＳ２の位相並びに周波数が変わった場合、または製品ごとに、ドレイン効率等の高周波特性を向上させることが難しい。実施例１では、比較例１および比較例２においても解決できない上記問題点を解決する。
【0028】
［実施例１におけるインピーダンスＺ１およびＺ２の調整］
図８は、実施例１におけるインピーダンスの調整方法を示す図である。図８に示すように、アンプ１０および１１を信号源と考え、アンプ１０および１１が供給する信号をＳ１およびＳ２とする。出力端子Ｔｏｕｔに負荷ＲＬ／２が接続されている。アンプ１０と出力端子Ｔｏｕｔとの間の結合器１２において、信号Ｓ１と信号Ｓ３を結合し、アンプ１１と出力端子Ｔｏｕｔとの間の結合器１３において、信号Ｓ２と信号Ｓ４を結合する。インピーダンスＺ１およびＺ２は数式１および数式２のように表すことができる。
Ｚ１＝ＲＬ／２×（Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４）／（Ｓ１＋Ｓ３） 数式１
Ｚ２＝ＲＬ／２×（Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４）／（Ｓ２＋Ｓ４） 数式２
信号Ｓ３およびＳ４の位相および振幅を調整すれば、インピーダンスＺ１およびＺ２を調整することができる。
図８は、実施例１におけるインピーダンスの調整方法を示す図である。図８に示すように、アンプ１０および１１を信号源と考え、アンプ１０および１１が供給する信号をＳ１およびＳ２とする。出力端子Ｔｏｕｔに負荷ＲＬ／２が接続されている。アンプ１０と出力端子Ｔｏｕｔとの間の結合器１２において、信号Ｓ１と信号Ｓ３を結合し、アンプ１１と出力端子Ｔｏｕｔとの間の結合器１３において、信号Ｓ２と信号Ｓ４を結合する。インピーダンスＺ１およびＺ２は数式１および数式２のように表すことができる。
Ｚ１＝ＲＬ／２×（Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４）／（Ｓ１＋Ｓ３） 数式１
Ｚ２＝ＲＬ／２×（Ｓ１＋Ｓ２＋Ｓ３＋Ｓ４）／（Ｓ２＋Ｓ４） 数式２
信号Ｓ３およびＳ４の位相および振幅を調整すれば、インピーダンスＺ１およびＺ２を調整することができる。
【0029】
このように、実施例１では、インピーダンスＺ１およびＺ２を調整することができる。よって、信号Ｓ１およびＳ２の位相並びに周波数が変わった場合、または製品ごとに、ドレイン効率等の高周波特性を向上させることができる。以下、実施例１における具体例について説明する。
【0030】
［信号処理器］
図９は、実施例１における信号処理器のブロック図である。図９に示すように、信号処理器２０は、処理部２２ａ～２２ｄ、メモリ２６ａ～２６ｄおよび制御部２８を備えている。信号処理器２０には、入力信号Ｓｉｎが入力する。制御部２８は入力信号Ｓｉｎの振幅に基づき、出力信号Ｓｏｕｔの出力電力Ｐｏに関する情報Ｓｃ１を出力する。例えば出力信号Ｓｏｕｔの振幅は入力信号Ｓｉｎの振幅に比例する。制御部２８は、周波数に関する情報Ｓｃ２を出力する。処理部２２ａ～２２ｄには、高周波信号Ｓｏが入力する。高周波信号Ｓｏは例えば発振器により生成される。処理部２２ａ～２２ｄに入力する高周波信号Ｓｏの位相は互いに同じである。メモリ２６ａ～２６ｄにはそれぞれテーブル２４ａ～２４ｄが記憶されている。テーブル２４ａ～２４ｄでは、情報Ｓｃ１およびＳｃ２に位相および振幅の情報が対応付けられている。テーブル２４ａ～２４ｄ内のデータはピンインＴ１～Ｔ４からそれぞれ書き換え可能である。
図９は、実施例１における信号処理器のブロック図である。図９に示すように、信号処理器２０は、処理部２２ａ～２２ｄ、メモリ２６ａ～２６ｄおよび制御部２８を備えている。信号処理器２０には、入力信号Ｓｉｎが入力する。制御部２８は入力信号Ｓｉｎの振幅に基づき、出力信号Ｓｏｕｔの出力電力Ｐｏに関する情報Ｓｃ１を出力する。例えば出力信号Ｓｏｕｔの振幅は入力信号Ｓｉｎの振幅に比例する。制御部２８は、周波数に関する情報Ｓｃ２を出力する。処理部２２ａ～２２ｄには、高周波信号Ｓｏが入力する。高周波信号Ｓｏは例えば発振器により生成される。処理部２２ａ～２２ｄに入力する高周波信号Ｓｏの位相は互いに同じである。メモリ２６ａ～２６ｄにはそれぞれテーブル２４ａ～２４ｄが記憶されている。テーブル２４ａ～２４ｄでは、情報Ｓｃ１およびＳｃ２に位相および振幅の情報が対応付けられている。テーブル２４ａ～２４ｄ内のデータはピンインＴ１～Ｔ４からそれぞれ書き換え可能である。
【0031】
処理部２２ａは、高周波信号Ｓｏの位相および振幅を情報Ｓｃ１およびＳｃ２に対応付けられた位相Φ１および振幅Ａ１に設定し、設定した信号Ｓ１をアンプ１０に出力する。処理部２２ｂは、高周波信号Ｓｏの位相および振幅を情報Ｓｃ１およびＳｃ２に対応付けられた位相Φ２および振幅Ａ２に設定し、設定した信号Ｓ２をアンプ１１に出力する。処理部２２ｃは、高周波信号Ｓｏの位相および振幅を情報Ｓｃ１およびＳｃ２に対応付けられた位相Φ３および振幅Ａ３に設定し、設定した信号Ｓ３を結合器１２に出力する。処理部２２ｄは、高周波信号Ｓｏの位相および振幅を情報Ｓｃ１およびＳｃ２に対応付けられた位相Φ４および振幅Ａ４に設定し、設定した信号Ｓ４を結合器１３に出力する。
【0032】
信号処理器２０の処理部２２ａ～２２ｄおよび制御部２８の少なくとも一部は、プロセッサ等のハードウエアがソフトウェアと協働し実現されてもよい。信号処理器２０の処理部２２ａ～２２ｄおよび制御部２８の少なくとも一部は専用の回路により実現されてもよい。メモリ２６ａ～２６ｄは、例えばＲＡＭ（ＲＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性メモリまたはフラッシュメモリ等の不揮発性メモリである。メモリ２６ａ～２６ｄは、１つのメモリ内の異なるメモリ空間により形成されていてもよいし、複数のメモリにより形成されていてもよい。
【0033】
［結合器の説明］
図１０は、実施例１における結合器のブロック図である。図１０に示すように、結合器１２および１３は、信号Ｓ１ａおよびＳ２ａが伝送線路４０から離間する伝送線路４１を備えている。伝送線路４０と４１とは略平行であり、互いに電磁界結合している。伝送線路４０および４１の特性インピーダンスは、信号Ｓ１ａおよびＳ２ａの周波数においてほぼ基準インピーダンス（例えば５０Ω）である。伝送線路４１の第１端には信号Ｓ３およびＳ４が入力する。伝送線路４１の第２端は抵抗Ｒｏを介し接地されている。抵抗Ｒｏは終端抵抗であり、抵抗Ｒｏの抵抗値は特性インピーダンスの値（例えば５０Ω）である。信号処理器２０から出力された信号Ｓ３およびＳ４は、伝送線路４０と４１との電磁界結合により結合し伝送線路４０を伝送する信号Ｓ１ａおよびＳ２ａと結合する。伝送線路４１は伝送線路４０から離間しているため、伝送線路４１と４０のアイソレーションを大きくできる。
図１０は、実施例１における結合器のブロック図である。図１０に示すように、結合器１２および１３は、信号Ｓ１ａおよびＳ２ａが伝送線路４０から離間する伝送線路４１を備えている。伝送線路４０と４１とは略平行であり、互いに電磁界結合している。伝送線路４０および４１の特性インピーダンスは、信号Ｓ１ａおよびＳ２ａの周波数においてほぼ基準インピーダンス（例えば５０Ω）である。伝送線路４１の第１端には信号Ｓ３およびＳ４が入力する。伝送線路４１の第２端は抵抗Ｒｏを介し接地されている。抵抗Ｒｏは終端抵抗であり、抵抗Ｒｏの抵抗値は特性インピーダンスの値（例えば５０Ω）である。信号処理器２０から出力された信号Ｓ３およびＳ４は、伝送線路４０と４１との電磁界結合により結合し伝送線路４０を伝送する信号Ｓ１ａおよびＳ２ａと結合する。伝送線路４１は伝送線路４０から離間しているため、伝送線路４１と４０のアイソレーションを大きくできる。
【0034】
図１１は、実施例１における結合器の別の例のブロック図である。図１１に示すように、結合器１２および１３は、アイソレータ４２を備えている。信号処理器２０から出力された信号Ｓ３およびＳ４はアイソレータ４２を通過し、ノード３８において信号Ｓ１ａおよびＳ２ａと結合する。アイソレータ４２は伝送線路４０を伝送する信号Ｓ１ａおよびＳ２ａが信号処理器２０に漏れることを抑制する。結合器１２および１３は、信号Ｓ１ａおよびＳ２ａの信号処理器２０への漏洩が少なく、信号Ｓ１ａおよびＳ２ａと信号Ｓ３およびＳ４とがそれぞれ結合できればよい。
【0035】
［信号処理器の動作の説明］
［テーブル２４ａ～２４ｄ］
図１２は、実施例１におけるテーブル２４ａを示す図である。項目「ｆ（Ｓｃ２）」は周波数ｆに相当し、周波数ｆに相当する情報Ｓｃ２としてテーブル２４ａに格納されている。項目「Ｐｏ（Ｓｃ１）」は出力信号Ｓｏｕｔの出力電力Ｐｏに相当し、出力電力Ｐｏに関する情報Ｓｃ１としてテーブル２４ａに格納されている。図１２に示すように、テーブル２４ａには、ｆ（Ｓｃ２）およびＰｏ（Ｓｃ１）と、信号Ｓ１の位相Φ１および振幅Ａ１が対応付けられている。例えば出力電力ＰｏがＰｏ１、周波数ｆがｆ１のとき、テーブル２４ａにおける位相Φ１および振幅Ａ１はそれぞれΦ１１１およびＡ１１１である。同様に、Ｐｏ２～Ｐｏｎについて、位相Φ１はそれぞれΦ１１２～Φ１１ｎであり、振幅Ａ１はそれぞれＡ１１２～Ａ１１ｎである。同様に、周波数ｆがｆ２のとき、Ｐｏ１～Ｐｏｎについて、位相Φ１はそれぞれΦ１２１～Φ１２ｎであり、振幅Ａ１はそれぞれＡ１２１～Ａ１２ｎである。
［テーブル２４ａ～２４ｄ］
図１２は、実施例１におけるテーブル２４ａを示す図である。項目「ｆ（Ｓｃ２）」は周波数ｆに相当し、周波数ｆに相当する情報Ｓｃ２としてテーブル２４ａに格納されている。項目「Ｐｏ（Ｓｃ１）」は出力信号Ｓｏｕｔの出力電力Ｐｏに相当し、出力電力Ｐｏに関する情報Ｓｃ１としてテーブル２４ａに格納されている。図１２に示すように、テーブル２４ａには、ｆ（Ｓｃ２）およびＰｏ（Ｓｃ１）と、信号Ｓ１の位相Φ１および振幅Ａ１が対応付けられている。例えば出力電力ＰｏがＰｏ１、周波数ｆがｆ１のとき、テーブル２４ａにおける位相Φ１および振幅Ａ１はそれぞれΦ１１１およびＡ１１１である。同様に、Ｐｏ２～Ｐｏｎについて、位相Φ１はそれぞれΦ１１２～Φ１１ｎであり、振幅Ａ１はそれぞれＡ１１２～Ａ１１ｎである。同様に、周波数ｆがｆ２のとき、Ｐｏ１～Ｐｏｎについて、位相Φ１はそれぞれΦ１２１～Φ１２ｎであり、振幅Ａ１はそれぞれＡ１２１～Ａ１２ｎである。
【0036】
図１３は、実施例１におけるテーブル２４ｂを示す図である。図１３に示すように、テーブル２４ｂには、ｆ（Ｓｃ２）およびＰｏ（Ｓｃ１）と、信号Ｓ２の位相Φ２および振幅Ａ２が対応付けられている。例えば出力電力ＰｏがＰｏ１、周波数ｆがｆ１のとき、テーブル２４ｂにおける位相Φ２および振幅Ａ２はそれぞれΦ２１１およびＡ２１１である。同様に、Ｐｏ２～Ｐｏｎについて、位相Φ２はそれぞれΦ２１２～Φ２１ｎであり、振幅Ａ２はそれぞれＡ２１２～Ａ２１ｎである。同様に、周波数ｆがｆ２のとき、Ｐｏ１～Ｐｏｎについて、位相Φ２はそれぞれΦ２２１～Φ２２ｎであり、振幅Ａ２はそれぞれＡ２２１～Ａ２２ｎである。
【0037】
図１４は、実施例１におけるテーブル２４ｃを示す図である。図１４に示すように、テーブル２４ｃには、ｆ（Ｓｃ２）およびＰｏ（Ｓｃ１）と、信号Ｓ３の位相Φ３および振幅Ａ３が対応付けられている。例えば出力電力ＰｏがＰｏ１～Ｐｏｎおよび周波数ｆがｆ１のとき、テーブル２４ｃにおける位相Φ３はΦ３１１～Φ３１ｎであり、振幅Ａ３はＡ３１１～Ａ３１ｎである。同様に、出力電力ＰｏがＰｏ１～Ｐｏｎおよび周波数ｆがｆ２のとき、テーブル２４ｃにおける位相Φ３はΦ３２１～Φ３２ｎであり、振幅Ａ３はＡ３２１～Ａ３２ｎである。
【0038】
図１５は、実施例１におけるテーブル２４ｄを示す図である。図１５に示すように、テーブル２４ｄには、ｆ（Ｓｃ２）およびＰｏ（Ｓｃ１）と、信号Ｓ４の位相Φ４および振幅Ａ４が対応付けられている。例えば出力電力ＰｏがＰｏ１～Ｐｏｎおよび周波数ｆがｆ１のとき、テーブル２４ｄにおける位相Φ４はΦ４１１～Φ４１ｎであり、振幅Ａ４はＡ４１１～Ａ４１ｎである。同様に、出力電力ＰｏがＰｏ１～Ｐｏｎおよび周波数ｆがｆ２のとき、テーブル２４ｄにおける位相Φ４はΦ４２１～Φ４２ｎであり、振幅Ａ４はＡ４２１～Ａ４２ｎである。
【0039】
［テーブル２４ａ～２４ｄの設定方法］
図１６は、実施例１におけるテーブルの設定方法を示すフローチャートである。テーブル２４ａ～２４ｄの設定は、例えば製品ごとに製品を出荷する前の検査のときに行う。テーブル２４ａ～２４ｄの設定は、製造ロットごとのように複数の製品についてまとめて行ってもよい。以下のフローの少なくとも一部は人間が行ってもよいし、コンピュータが自動的に行ってもよい。
図１６は、実施例１におけるテーブルの設定方法を示すフローチャートである。テーブル２４ａ～２４ｄの設定は、例えば製品ごとに製品を出荷する前の検査のときに行う。テーブル２４ａ～２４ｄの設定は、製造ロットごとのように複数の製品についてまとめて行ってもよい。以下のフローの少なくとも一部は人間が行ってもよいし、コンピュータが自動的に行ってもよい。
【0040】
図１６に示すように、設計時に設定した初期テーブル２４ａおよび２４ｂをメモリ２６ａおよび２６ｂにそれぞれ格納する（ステップＳ１０）。初期テーブル２４ａおよび２４ｂは、例えばシミュレーションによりドレイン効率等の高周波特性が最適になるように、位相Φ１および振幅Ａ１を設定したテーブル２４ａおよび位相Φ２および振幅Ａ２を設定したテーブル２４ｂである。例えば、出力電力Ｐｏが小さいとき、信号Ｓ１とＳ２との位相差が小さくなるように信号Ｓ１およびＳ２の位相Φ１およびΦ２が設定され、出力電力Ｐｏが大きいとき、信号Ｓ１とＳ２との位相差が大きくなるように信号Ｓ１およびＳ２の位相Φ１およびΦ２が設定されている。信号Ｓ１およびＳ２の振幅Ａ１およびＡ２はほぼ同じであり、アンプ１０および１１の飽和電力となるように設定されている。
【0041】
周波数ｆを設定する（ステップＳ１２）。周波数ｆは、高周波信号Ｓｏの周波数であり、出力信号Ｓｏｕｔの周波数である。例えば周波数ｆをｆ１と設定する。高周波信号Ｓｏの周波数をｆ１に設定する。目標とする出力電力Ｐｏを設定する（ステップＳ１４）。例えば出力電力Ｐｏの目標をＰｏ１とする。次に、テーブル２４ａ内の信号Ｓ１の位相Φ１および振幅Ａ１と、テーブル２４ｂ内の信号Ｓ２の位相Φ２および振幅Ａ２と、を書き換える（ステップＳ１６）。例えば、信号Ｓ３およびＳ４は出力せずに、周波数ｆがｆ１において出力電力ＰｏがＰｏ１となりかつドレイン効率等の高周波特性が最適になるように信号Ｓ１の位相Φ１および振幅Ａ１と信号Ｓ２の位相Φ２と振幅Ａ２を調整する。このとき、必要に応じ、アンプ１０と１１の両方のドレイン効率等の高周波特性を独立にモニターしドレイン効率等の高周波特性が最適になるように位相Φ１、Φ２、振幅Ａ１およびＡ２を調整してもよい。また、位相Φ１、Φ２、振幅Ａ１およびＡ２に加え、アンプ１０および１１のバイアス電圧を調整してもよい。テーブル２４ａにおけるΦ１１１およびＡ１１１を特性が最大になるように調整した信号Ｓ１の位相Φ１および振幅Ａ１に書き換える。テーブル２４ｂにおけるΦ２１１およびＡ２１１を調整した信号Ｓ２の振幅Ａ２および位相Φ２に書き換える。
【0042】
テーブル２４ｃ内の信号Ｓ３の位相Φ３および振幅Ａ３と、テーブル２４ｄ内の信号Ｓ４の位相Φ４および振幅Ａ４と、を書き換える（ステップＳ１８）。例えば、信号Ｓ１の位相Φ１および振幅Ａ１と、信号Ｓ２の位相Φ２および振幅Ａ２と、をステップＳ１６において設定した値にする。周波数ｆがｆ１において出力電力ＰｏがＰｏ１となりかつドレイン効率等の高周波特性が最適になるように信号Ｓ３の位相Φ３および振幅Ａ３と信号Ｓ４の位相Φ４と振幅Ａ４を調整する。テーブル２４ｃにおけるΦ３１１およびＡ３１１を特性が最大となるように調整した信号Ｓ３の位相Φ３および振幅Ａ３に書き換える。テーブル２４ｄにおけるφ４１１およびＡ４１１を調整した信号Ｓ４の位相Φ４および振幅Ａ４に書き換える。
【0043】
出力電力Ｐｏが最後か判断する（ステップＳ２０）。例えば出力電力ＰｏがＰｏ１のときは最後ではないためＮｏと判断する。Ｎｏの場合、出力電力ＰｏをＰｏ２に変更する（ステップＳ２２）。その後、ステップＳ１４に進む。ステップＳ１６において、信号Ｓ３およびＳ４は出力せずに、周波数ｆがｆ１において出力電力ＰｏがＰｏ２となりかつドレイン効率等の高周波特性が最適になるように信号Ｓ１の位相Φ１および振幅Ａ１と信号Ｓ２の位相Φ２と振幅Ａ２を調整する。テーブル２４ａにおける位相Φ１１２および振幅Ａ１１２を調整された位相Φ１および振幅Ａ１に書き換える。テーブル２４ｂにおける位相Φ２１２および振幅Ａ２１２を調整された位相Φ２および振幅Ａ２をテーブル２４ｂに設定する。ステップＳ１８において、信号Ｓ１の位相Φ１および振幅Ａ１と、信号Ｓ２の位相Φ２および振幅Ａ２と、をステップＳ１６において設定した値にする。周波数ｆがｆ１において出力電力ＰｏがＰｏ２となりかつドレイン効率等の高周波特性が最適になるように信号Ｓ３の位相Φ３および振幅Ａ３と信号Ｓ４の位相Φ４と振幅Ａ４を調整する。テーブル２４ｃにおけるΦ３１２およびＡ３１２を調整された位相Φ３および振幅Ａ３に書き換える。テーブル２４ｄにおけるΦ４１２およびＡ４１２を調整された信号Ｓ４の位相Φ４および振幅Ａ４に書き換える。同様に、Ｐｏ２～ＰｏｎまでステップＳ１６およびＳ１８を行う。
【0044】
ステップＳ２０において、出力電力ＰｏがＰｏｎの場合、ステップＳ２０においてＹｅｓと判断し、周波数ｆが最後か判断する（ステップＳ２４）。例えば周波数ｆがｆ１のとき周波数ｆは最後ではないためＮｏと判断する。Ｎｏの場合、周波数ｆをｆ２に変更する（ステップＳ２６）。その後、ステップＳ１２に進む。ステップＳ１４において、出力電力ＰｏをＰｏ１に設定する。ステップＳ１６において、周波数ｆがｆ２および出力電力ＰｏがＰｏ１ときの信号Ｓ１における位相Φ１および振幅Ａ１をテーブル２４ａに格納し、信号Ｓ２における位相Φ２および振幅Ａ２をテーブル２４ｂに格納する。ステップＳ１８において、周波数ｆがｆ２および出力電力ＰｏがＰｏ１ときの信号Ｓ３における位相Φ３および振幅Ａ３をテーブル２４ｃに格納し、信号Ｓ４における位相Φ４および振幅Ａ４をテーブル２４ｄに格納する。その後、Ｐｏ２～ＰｏｎについてステップＳ１６およびＳ１８を行う。出力電力ＰｏがＰｏｎのとき、ステップＳ２０においてＹｅｓと判断する。ステップＳ２４において周波数ｆがｆ２のとき、Ｙｅｓと判断し、終了する。
【0045】
［動作時の信号処理器の処理］
図１７は、実施例１におけるアウトフェージング増幅器の動作を示すフローチャートである。図１７に示すように、制御部２８は、周波数ｆを設定する（ステップＳ３０）。周波数ｆは、アウトフェージング増幅器１００が設置される基地局によって１つに決まっていてもよい。この場合、テーブル２４ａ～２４ｄには複数の周波数ｆが設定されているが、用いる周波数ｆは１つである。制御部２８は、周波数を用いる周波数ｆに設定し、その後周波数ｆを変更することはない。また、テーブル２４ａ～２４ｄには周波数ｆは設定されていなくてもよい。この場合、ステップＳ３０を行わなくてもよい。基地局が複数の周波数帯域を用いる場合、制御部２８は適宜複数の周波数から１つの周波数を選択し、周波数ｆを設定してもよい。制御部２８は入力信号Ｓｉｎの周波数に基づき周波数ｆを設定してもよい。例えば、制御部２８は周波数ｆを入力信号Ｓｉｎの周波数と同じ周波数としてもよい。制御部２８は、高周波信号Ｓｏを出力する発振器に、設定した周波数ｆを有する高周波信号Ｓｏを出力させてもよい。
図１７は、実施例１におけるアウトフェージング増幅器の動作を示すフローチャートである。図１７に示すように、制御部２８は、周波数ｆを設定する（ステップＳ３０）。周波数ｆは、アウトフェージング増幅器１００が設置される基地局によって１つに決まっていてもよい。この場合、テーブル２４ａ～２４ｄには複数の周波数ｆが設定されているが、用いる周波数ｆは１つである。制御部２８は、周波数を用いる周波数ｆに設定し、その後周波数ｆを変更することはない。また、テーブル２４ａ～２４ｄには周波数ｆは設定されていなくてもよい。この場合、ステップＳ３０を行わなくてもよい。基地局が複数の周波数帯域を用いる場合、制御部２８は適宜複数の周波数から１つの周波数を選択し、周波数ｆを設定してもよい。制御部２８は入力信号Ｓｉｎの周波数に基づき周波数ｆを設定してもよい。例えば、制御部２８は周波数ｆを入力信号Ｓｉｎの周波数と同じ周波数としてもよい。制御部２８は、高周波信号Ｓｏを出力する発振器に、設定した周波数ｆを有する高周波信号Ｓｏを出力させてもよい。
【0046】
次に、制御部２８は、出力電力Ｐｏを設定する（ステップＳ３２）。例えば制御部２８は、入力信号Ｓｉｎの振幅（電力）に基づき出力電力Ｐｏを設定する。例えば入力信号Ｓｉｎの電力または振幅と出力電力Ｐｏとは比例する。制御部２８は設定された出力電力Ｐｏに関する情報Ｓｃ１と周波数ｆに関する情報Ｓｃ２を処理部２２ａ～２２ｄに出力する（ステップＳ３４）。処理部２２ａ～２２ｄは、制御部２８から情報Ｓｃ１およびＳｃ２を取得する。
【0047】
処理部２２ａは信号Ｓ１の位相Φ１および振幅Ａ１を設定し信号Ｓ１を出力し、処理部２２ｂは信号Ｓ２の位相Φ２および振幅Ａ２を設定し信号Ｓ２を出力する（ステップＳ３６）。例えば、処理部２２ａは、メモリ２６ａ内のテーブル２４ａから情報Ｓｃ１（出力電力Ｐｏに関する情報）およびＳｃ２（周波数ｆに関する情報）に基づき位相Φ１および振幅Ａ１に関係する情報を取得する。処理部２２ａは、信号Ｓ１の位相Φ１および振幅Ａ１を設定し信号Ｓ１をアンプ１０に出力する。処理部２２ｂは、メモリ２６ｂ内のテーブル２４ｂから情報Ｓｃ１およびＳｃ２に基づき位相Φ２および振幅Ａ２に関係する情報を取得する。処理部２２ｂは、信号Ｓ２の位相Φ２および振幅Ａ２をそれぞれ設定し信号Ｓ２をアンプ１１に出力する。
【0048】
処理部２２ｃは信号Ｓ３の位相Φ３および振幅Ａ３を設定し信号Ｓ３を出力し、処理部２２ｄは信号Ｓ４の位相Φ４および振幅Ａ４を設定し信号Ｓ４を出力する（ステップＳ３８）。例えば、処理部２２ｃは、メモリ２６ｃ内のテーブル２４ｃから情報Ｓｃ１およびＳｃ２に基づき位相Φ３および振幅Ａ３に関係する情報を取得する。処理部２２ｃは、信号Ｓ３の位相Φ３および振幅Ａ３を設定し信号Ｓ３を結合器１２に出力する。処理部２２ｄは、メモリ２６ｄ内のテーブル２４ｄから情報Ｓｃ１およびＳｃ２に基づき位相Φ４および振幅Ａ４に関係する情報を取得する。処理部２２ｄは、信号Ｓ４の位相Φ４および振幅Ａ４を設定し信号Ｓ４を結合器１３に出力する。制御部２８は、終了するか判定する（ステップＳ４０）。Ｙｅｓの場合終了し、Ｎｏの場合ステップＳ３０に戻る。例えば、制御部２８は外部装置から停止信号を受信した場合、ステップＳ４０においてＹｅｓと判定する。
【0049】
図１２～図１７では、信号処理器２０は情報Ｓｃ１およびＳｃ２に基づき信号Ｓ１における位相Φ１および振幅Ａ１並びに信号Ｓ２における位相Φ２および振幅Ａ２を設定しているが、信号処理器２０は、情報Ｓｃ１およびＳｃ２に基づき信号Ｓ１およびＳ２の位相Φ１およびΦ２を設定すればよい。製造誤差等によりアンプ１０と１１とがアンバランスな場合もある。このような場合、信号処理器２０は情報Ｓｃ１およびＳｃ２に基づき信号Ｓ１およびＳ２の振幅Ａ１およびＡ２を設定することが好ましい。さらに、信号処理器２０は、情報Ｓｃ１およびＳｃ２に基づき、アンプ１０および１１のゲートバイアス電圧を変更してもよい。信号処理器２０は情報Ｓｃ１およびＳｃ２に基づき信号Ｓ３における位相Φ３および振幅Ａ３並びに信号Ｓ４における位相Φ４および振幅Ａ４を設定しているが、信号処理器２０は、情報Ｓｃ１およびＳｃ２に基づき信号Ｓ３における位相Φ３および振幅Ａ３の少なくとも一方を設定し、信号Ｓ４における位相Φ４および振幅Ａ４の少なくとも一方を設定すればよい。インピーダンスＺ１およびＺ２をより精度よく調整するためには、信号処理器２０は、情報Ｓｃ１およびＳｃ２に基づき信号Ｓ３における位相Φ３および振幅Ａ３の両方を設定し、信号Ｓ４における位相Φ４および振幅Ａ４の両方を設定することが好ましい。
【0050】
高周波信号の出力電力Ｐｏが０ｄＢｍであり、出力電力Ｐｏが３０ｄＢｍ～４０ｄＢｍの場合、アンプ１０および１１が１段では信号Ｓ１およびＳ２を３０ｄＢｍ～４０ｄＢｍまで増幅できない場合もある。このような場合、アンプ１０および１１は２段以上でもよい。信号Ｓ３およびＳ４の電力は小さくてよいため、信号Ｓ３およびＳ４は増幅しなくてもよい。信号Ｓ１およびＳ２の電力が０ｄＢｍでは不十分な場合、結合器１２および１３の前に１段または複数段のアンプを設けてもよい。
【0051】
実施例１によれば、図２のように、結合器１２（第１結合器）は、アンプ１０（第１アンプ）が増幅した信号Ｓ１ａと信号Ｓ３（第３信号）とを結合する。結合器１３（第２結合器）は、アンプ１１（第２アンプ）が増幅した信号Ｓ２ａと信号Ｓ４（第４信号）とを結合する。インピーダンス変換器１４（第１インピーダンス変換器）には、信号Ｓ１が結合された信号Ｓ１ｂが入力する。インピーダンス変換器１５（第２インピーダンス変換器）には、信号Ｓ４が結合された信号Ｓ２ｂが入力する。合成器１６は、インピーダンス変換器１４から出力される信号とインピーダンス変換器１５から出力される信号とを合成し、合成した信号を出力信号Ｓｏｕｔとして出力する。
【0052】
信号処理器２０（アウトフェージング増幅器用信号処理器）は、信号Ｓ１の位相Φ１（第１位相）を情報Ｓｃ１（第１情報）に対応付けられた値に設定し、位相Φ１が設定された信号Ｓ１をアンプ１０に出力し、信号Ｓ２の位相Φ２（第２位相）を情報Ｓｃ１に対応付けられた値に設定し、位相Φ２が設定された信号Ｓ２をアンプ１１に出力する。信号処理器２０は、信号Ｓ３の位相Φ３（第３位相）および振幅Ａ３（第１振幅）の少なくとも一方を情報Ｓｃ１に対応付けられた値に設定し、位相Φ３および振幅Ａ３の少なくとも一方が設定された信号Ｓ３を結合器１２に出力する。信号処理器２０は、信号Ｓ４の位相Φ４（第４位相）および振幅Ａ４（第２振幅）の少なくとも一方を情報Ｓｃ１に対応付けられた値に設定し、位相Φ４および振幅Ａ４の少なくとも一方が設定された信号Ｓ４を結合器１３に出力する。
【0053】
これにより、図８のように、アンプ１０および１１からインピーダンス変換器１４および１５をみたインピーダンスを微調整できる。よって、出力電力Ｐｏを変えるときにインピーダンスＺ１およびＺ２を微調整できる。また、製品ごとのインピーダンスＺ１およびＺ２を微調整できる。よって、ドレイン効率等の高周波特性を向上できる。
【0054】
信号処理器２０は、信号Ｓ３における位相Φ３および振幅Ａ３の両方を情報Ｓｃ１に対応付けられた値に設定し、信号Ｓ４における位相Φ４および振幅Ａ４の両方を情報Ｓｃ１に対応つけられた値に設定する。これにより、インピーダンスＺ１およびＺ２をより調整することができる。よって、ドレイン効率等の高周波特性をより向上できる。
【0055】
信号処理器２０は、信号Ｓ１における位相Φ１を情報Ｓｃ１およびＳｃ２（第２情報）に対応付けられた値に設定し、信号Ｓ２における位相Φ２を情報Ｓｃ１およびＳｃ２に対応付けられた値に設定する。信号処理器２０は、信号Ｓ３における位相Φ３および振幅Ａ３の少なくとも一方を情報Ｓｃ１およびＳｃ２に対応付けられた値に設定し、信号Ｓ４における位相Φ４および振幅Ａ４の少なくとも一方を情報Ｓｃ１およびＳｃ２に対応付けられた値に設定する。これにより、周波数が変わった場合にインピーダンスＺ１およびＺ２をより調整することができる。よって、ドレイン効率等の高周波特性をより向上できる。図１６では、周波数ｆの水準をｆ１とｆ２の２個としたが周波数の水準は３以上でもよい。
【0056】
信号Ｓ１～Ｓ４の周波数は互いに同じである。これにより、信号Ｓ１とＳ２とを合成することで出力信号Ｓｏｕｔの電力を変調できる。信号Ｓ１とＳ３とを結合し、信号Ｓ２とＳ４とを結合することで、インピーダンスＺ１およびＺ２を微調整することができる。
【0057】
信号処理器２０は、メモリ２６ａ～２６ｄを備える。メモリ２６ａは、情報Ｓｃ１と位相Φ１とを対応付けたテーブル２４ａ（第１テーブル）を記憶する。メモリ２６ｂは、情報Ｓｃ１と位相Φ２とを対応付けたテーブル２４ｂ（第２テーブル）を記憶する。メモリ２６ｃは、情報Ｓｃ１と位相Φ３および振幅Ａ３の少なくとも一方とを対応付けたテーブル２４ｃ（第３テーブル）を記憶する。メモリ２６ｄは、情報Ｓｃ１と位相Φ４および振幅Ａ４の少なくとも一方とを対応付けたテーブル２４ｄ（第４テーブル）を記憶する。信号処理器２０内の処理部２２ａ（第１処理部）は、テーブル２４ａに基づき位相Φ１を設定する。処理部２２ｂ（第２処理部）は、テーブル２４ｂに基づき位相Φ２を設定する。処理部２２ｃ（第３処理部）は、テーブル２４ｃに基づき位相Φ３および振幅Ａ３の少なくとも一方を設定する。処理部２２ｄ（第４処理部）は、テーブル２４ｄに基づき位相Φ４および振幅Ａ４の少なくとも一方を設定する。これにより、信号処理器２０は、情報Ｓｃ１に基づき、位相Φ１、Φ２、位相Φ３および振幅Ａ３の少なくとも一方および位相Φ４および振幅Ａ４の少なくとも一方を設定できる。信号処理器２０は、テーブル２４ａ～２４ｄを用いず、情報Ｓｃ１およびＳｃ２に基づき位相Φ１、Φ２、Φ３、Φ４、振幅Ａ１、Ａ２、Ａ３およびＡ４を設定してもよい。
【0058】
合成器１６は、シレイ合成器でなくてもよいがシレイ合成器であることが好ましい。これにより、図６において説明したように、ドレイン効率等の高周波特性を向上できる。
【0059】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0060】
Ｓ１～Ｓ４ Ｓ１～Ｓ４ 信号（第１信号～第４信号）
Ｓｃ１、Ｓｃ２ 情報（第１情報、第２情報）
Ｓｉｎ 入力信号
Ｓｏｕｔ 出力信号
Ｓｏ 高周波信号
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子
Φ１、Φ２ 位相（第１位相、第２位相）
Φ３、Φ４ 位相（第３位相、第４位相）
Ａ１、Ａ２ 振幅
Ａ３、Ａ４ 振幅（第１振幅、第２振幅）
１０、１１ アンプ（第１アンプ、第２アンプ）
１２、１３ 結合器（第１結合器、第２結合器）
１４、１５ インピーダンス変換器（第１インピーダンス変換器、第２インピーダンス変換器）
１６、１６ａ 合成器
１８、１９ ＦＥＴ
２０ 信号処理器（アウトフェージング増幅器用信号処理器）
２２ａ～２２ｄ 処理部（第１処理部～第４処理部）
２４ａ～２４ｄ テーブル（第１テーブル～第４テーブル）
２６ａ～２６ｄ メモリ
２８ 制御部
３０～３３ 整合回路
３４、３６ バイアス回路
４０、４１ 伝送線路
４２ アイソレータ
５０、５１ 点
５２、５３ 矢印
１００ アウトフェージング増幅器
Ｓｃ１、Ｓｃ２ 情報（第１情報、第２情報）
Ｓｉｎ 入力信号
Ｓｏｕｔ 出力信号
Ｓｏ 高周波信号
Ｔｉｎ 入力端子
Ｔｏｕｔ 出力端子
Φ１、Φ２ 位相（第１位相、第２位相）
Φ３、Φ４ 位相（第３位相、第４位相）
Ａ１、Ａ２ 振幅
Ａ３、Ａ４ 振幅（第１振幅、第２振幅）
１０、１１ アンプ（第１アンプ、第２アンプ）
１２、１３ 結合器（第１結合器、第２結合器）
１４、１５ インピーダンス変換器（第１インピーダンス変換器、第２インピーダンス変換器）
１６、１６ａ 合成器
１８、１９ ＦＥＴ
２０ 信号処理器（アウトフェージング増幅器用信号処理器）
２２ａ～２２ｄ 処理部（第１処理部～第４処理部）
２４ａ～２４ｄ テーブル（第１テーブル～第４テーブル）
２６ａ～２６ｄ メモリ
２８ 制御部
３０～３３ 整合回路
３４、３６ バイアス回路
４０、４１ 伝送線路
４２ アイソレータ
５０、５１ 点
５２、５３ 矢印
１００ アウトフェージング増幅器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】