知財求人 - 知財ポータルサイト「IP Force」
特開2023-180812半導体装置、半導体装置の製造方法、半導体モジュールおよび半導体モジュールの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023180812
(43)【公開日】2023-12-21
(54)【発明の名称】半導体装置、半導体装置の製造方法、半導体モジュールおよび半導体モジュールの製造方法
(51)【国際特許分類】
H01L 23/50 20060101AFI20231214BHJP
H01L 23/36 20060101ALI20231214BHJP
H01L 23/29 20060101ALI20231214BHJP
【ＦＩ】
H01L23/50 U
H01L23/36 D
H01L23/30 R
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022094416
(22)【出願日】2022-06-10
(71)【出願人】
【識別番号】390022471
【氏名又は名称】アオイ電子株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】鈴木 敬史
【テーマコード（参考）】
4M109
5F067
5F136
【Ｆターム（参考）】
4M109AA01
4M109BA01
4M109CA21
4M109DB03
4M109EA02
5F067BE02
5F067EA04
5F136BB11
5F136BC03
5F136DA04
5F136FA03
5F136GA21
(57)【要約】
【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置１は、導電性材料からなるダイパッド２と、ダイパッド２の上面上に設けられた半導体チップとを備える。ダイパッド２の下面には、溝２１が形成されている。溝２１は、平面視におけるＹ方向に沿って延在し、他の溝と交差していない。溝２１の一方の端部は、ダイパッド２の側面ＳＳ１から開放されている。
【選択図】図１
【解決手段】半導体装置１は、導電性材料からなるダイパッド２と、ダイパッド２の上面上に設けられた半導体チップとを備える。ダイパッド２の下面には、溝２１が形成されている。溝２１は、平面視におけるＹ方向に沿って延在し、他の溝と交差していない。溝２１の一方の端部は、ダイパッド２の側面ＳＳ１から開放されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
導電性材料からなるダイパッドと、
前記ダイパッドの上面上に設けられた半導体チップと、
を備え、
前記ダイパッドの下面には、複数の溝が形成され、
前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、
前記第１溝は、前記複数の溝のうち他の溝と交差せず、
前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている、半導体装置。
前記ダイパッドの上面上に設けられた半導体チップと、
を備え、
前記ダイパッドの下面には、複数の溝が形成され、
前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、
前記第１溝は、前記複数の溝のうち他の溝と交差せず、
前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている、半導体装置。
【請求項2】
請求項１に記載の半導体装置において、
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面より前記ダイパッドの内側にあり、
前記複数の溝は、前記第１溝と連通しない第２溝を含み、
前記第２溝は、前記第１方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第２溝の一方の端部は、前記第２側面から開放され、
前記第２溝の他方の端部は、前記第１側面よりも前記ダイパッドの内側にある、半導体装置。
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面より前記ダイパッドの内側にあり、
前記複数の溝は、前記第１溝と連通しない第２溝を含み、
前記第２溝は、前記第１方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第２溝の一方の端部は、前記第２側面から開放され、
前記第２溝の他方の端部は、前記第１側面よりも前記ダイパッドの内側にある、半導体装置。
【請求項3】
請求項２に記載の半導体装置において、
前記第１溝の他方の端部および前記第２溝の他方の端部は、平面視において曲面状に加工されている、半導体装置。
前記第１溝の他方の端部および前記第２溝の他方の端部は、平面視において曲面状に加工されている、半導体装置。
【請求項4】
請求項２に記載の半導体装置において、
前記複数の溝は、前記第１溝および前記第２溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置。
前記複数の溝は、前記第１溝および前記第２溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置。
【請求項5】
請求項１に記載の半導体装置において、
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面から開放されている、半導体装置。
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面から開放されている、半導体装置。
【請求項6】
請求項５に記載の半導体装置において、
前記複数の溝は、前記第１溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置。
前記複数の溝は、前記第１溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置。
【請求項7】
請求項１に記載の半導体装置において、
平面視において前記ダイパッドの周囲に設けられ、且つ、導電性材料からなるリード端子と、
前記リード端子、および、前記半導体チップの上面に形成された電極を電気的に接続する外部接続用部材と、
を備え、
前記リード端子の下面には、第４溝が形成され、
前記第４溝は、前記第１方向に沿って延在し、
前記第４溝の一方の端部は、前記第１側面に対向していない前記リード端子の側面から開放され、
前記第４溝の他方の端部は、前記リード端子の内部に位置している、半導体装置。
平面視において前記ダイパッドの周囲に設けられ、且つ、導電性材料からなるリード端子と、
前記リード端子、および、前記半導体チップの上面に形成された電極を電気的に接続する外部接続用部材と、
を備え、
前記リード端子の下面には、第４溝が形成され、
前記第４溝は、前記第１方向に沿って延在し、
前記第４溝の一方の端部は、前記第１側面に対向していない前記リード端子の側面から開放され、
前記第４溝の他方の端部は、前記リード端子の内部に位置している、半導体装置。
【請求項8】
請求項１に記載の半導体装置を有する半導体モジュールであって、
その上面に形成された導体パターンを含む配線基板を有し、
前記ダイパッドの下面は、半田を介して前記導体パターンに接続されている、半導体モジュール。
その上面に形成された導体パターンを含む配線基板を有し、
前記ダイパッドの下面は、半田を介して前記導体パターンに接続されている、半導体モジュール。
【請求項9】
（ａ）半導体チップを用意する工程、
（ｂ）前記（ａ）工程後、前記半導体チップの下面が樹脂層から露出するように、前記半導体チップを前記樹脂層によって封止する工程、
（ｃ）前記（ｂ）工程後、前記半導体チップの下面に、メッキ法によって第１ダイパッド層を形成する工程、
（ｄ）前記（ｃ）工程後、前記第１ダイパッド層の下面の一部が露出するように、前記第１ダイパッド層の下面に、メッキ法によって複数の第２ダイパッド層を選択的に形成する工程、
を備え、
前記第１ダイパッド層および前記複数の第２ダイパッド層によって、ダイパッドが構成され、
前記複数の第２ダイパッド層の各々の側面と、前記第１ダイパッド層の下面とによって、前記ダイパッドの下面に複数の溝が構成され、
前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、
前記第１溝は、前記複数の溝のうち他の溝と交差せず、
前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている、半導体装置の製造方法。
（ｂ）前記（ａ）工程後、前記半導体チップの下面が樹脂層から露出するように、前記半導体チップを前記樹脂層によって封止する工程、
（ｃ）前記（ｂ）工程後、前記半導体チップの下面に、メッキ法によって第１ダイパッド層を形成する工程、
（ｄ）前記（ｃ）工程後、前記第１ダイパッド層の下面の一部が露出するように、前記第１ダイパッド層の下面に、メッキ法によって複数の第２ダイパッド層を選択的に形成する工程、
を備え、
前記第１ダイパッド層および前記複数の第２ダイパッド層によって、ダイパッドが構成され、
前記複数の第２ダイパッド層の各々の側面と、前記第１ダイパッド層の下面とによって、前記ダイパッドの下面に複数の溝が構成され、
前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、
前記第１溝は、前記複数の溝のうち他の溝と交差せず、
前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている、半導体装置の製造方法。
【請求項10】
請求項９に記載の半導体装置の製造方法において、
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面より前記ダイパッドの内側にあり、
前記複数の溝は、前記第１溝と連通しない第２溝を含み、
前記第２溝は、前記第１方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第２溝の一方の端部は、前記第２側面から開放され、
前記第２溝の他方の端部は、前記第１側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面より前記ダイパッドの内側にあり、
前記複数の溝は、前記第１溝と連通しない第２溝を含み、
前記第２溝は、前記第１方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第２溝の一方の端部は、前記第２側面から開放され、
前記第２溝の他方の端部は、前記第１側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
【請求項11】
請求項１０に記載の半導体装置の製造方法において、
前記複数の溝は、前記第１溝および前記第２溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
前記複数の溝は、前記第１溝および前記第２溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
【請求項12】
請求項９に記載の半導体装置の製造方法において、
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面から開放されている、半導体装置の製造方法。
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面から開放されている、半導体装置の製造方法。
【請求項13】
請求項１２に記載の半導体装置の製造方法において、
前記複数の溝は、前記第１溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
前記複数の溝は、前記第１溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
【請求項14】
請求項９に記載の半導体装置を有する半導体モジュールの製造方法であって、
（ｅ）その上面に形成された導体パターンを含む配線基板を用意する工程、
（ｆ）前記（ｄ）工程および前記（ｅ）工程後、前記複数の溝の内部が半田によって充填されるように、前記ダイパッドの下面を、前記半田を介して前記導体パターンに接続する工程、
を更に備える、半導体モジュールの製造方法。
（ｅ）その上面に形成された導体パターンを含む配線基板を用意する工程、
（ｆ）前記（ｄ）工程および前記（ｅ）工程後、前記複数の溝の内部が半田によって充填されるように、前記ダイパッドの下面を、前記半田を介して前記導体パターンに接続する工程、
を更に備える、半導体モジュールの製造方法。
【請求項15】
（ａ）半導体チップおよび第１ダイパッド層を用意する工程、
（ｂ）前記（ａ）工程後、前記第１ダイパッド層の上面に、前記半導体チップを設置する工程、
（ｃ）前記（ｂ）工程後、前記第１ダイパッド層の下面が樹脂層から露出するように、前記半導体チップおよび前記第１ダイパッド層を前記樹脂層によって封止する工程、
（ｄ）前記（ｃ）工程後、前記第１ダイパッド層の下面の一部が露出するように、前記第１ダイパッド層の下面に、メッキ法によって複数の第２ダイパッド層を選択的に形成する工程、
を備え、
前記第１ダイパッド層および前記複数の第２ダイパッド層によって、ダイパッドが構成され、
前記複数の第２ダイパッド層の各々の側面と、前記第１ダイパッド層の下面とによって、前記ダイパッドの下面に複数の溝が構成され、
前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、
前記第１溝は、前記複数の溝のうち他の溝と交差せず、
前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている、半導体装置の製造方法。
（ｂ）前記（ａ）工程後、前記第１ダイパッド層の上面に、前記半導体チップを設置する工程、
（ｃ）前記（ｂ）工程後、前記第１ダイパッド層の下面が樹脂層から露出するように、前記半導体チップおよび前記第１ダイパッド層を前記樹脂層によって封止する工程、
（ｄ）前記（ｃ）工程後、前記第１ダイパッド層の下面の一部が露出するように、前記第１ダイパッド層の下面に、メッキ法によって複数の第２ダイパッド層を選択的に形成する工程、
を備え、
前記第１ダイパッド層および前記複数の第２ダイパッド層によって、ダイパッドが構成され、
前記複数の第２ダイパッド層の各々の側面と、前記第１ダイパッド層の下面とによって、前記ダイパッドの下面に複数の溝が構成され、
前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、
前記第１溝は、前記複数の溝のうち他の溝と交差せず、
前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている、半導体装置の製造方法。
【請求項16】
請求項１５に記載の半導体装置の製造方法において、
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面より前記ダイパッドの内側にあり、
前記複数の溝は、前記第１溝と連通しない第２溝を含み、
前記第２溝は、前記第１方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第２溝の一方の端部は、前記第２側面から開放され、
前記第２溝の他方の端部は、前記第１側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面より前記ダイパッドの内側にあり、
前記複数の溝は、前記第１溝と連通しない第２溝を含み、
前記第２溝は、前記第１方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第２溝の一方の端部は、前記第２側面から開放され、
前記第２溝の他方の端部は、前記第１側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
【請求項17】
請求項１６に記載の半導体装置の製造方法において、
前記複数の溝は、前記第１溝および前記第２溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
前記複数の溝は、前記第１溝および前記第２溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
【請求項18】
請求項１５に記載の半導体装置の製造方法において、
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面から開放されている、半導体装置の製造方法。
前記ダイパッドは、前記第１側面と反対側に位置する第２側面を有し、
前記第１溝の他方の端部は、前記第２側面から開放されている、半導体装置の製造方法。
【請求項19】
請求項１８に記載の半導体装置の製造方法において、
前記複数の溝は、前記第１溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
前記複数の溝は、前記第１溝と連通しない第３溝を含み、
前記ダイパッドは、前記第１側面と前記第２側面とを繋ぐ第３側面、および、前記第１側面と前記第２側面とを繋ぎ、且つ、前記第３側面と反対側に位置する第４側面を有し、
前記第３溝は、平面視で前記第１方向と交差する第２方向に沿って延在し、且つ、前記複数の溝のうち他の溝と交差せず、
前記第３溝の一方の端部は、前記第３側面から開放され、
前記第３溝の他方の端部は、前記第４側面よりも前記ダイパッドの内側にある、半導体装置の製造方法。
【請求項20】
請求項１５に記載の半導体装置を有する半導体モジュールの製造方法であって、
（ｅ）その上面に形成された導体パターンを含む配線基板を用意する工程、
（ｆ）前記（ｄ）工程および前記（ｅ）工程後、前記複数の溝の内部が半田によって充填されるように、前記ダイパッドの下面を、前記半田を介して前記導体パターンに接続する工程、
を更に備える、半導体モジュールの製造方法。
（ｅ）その上面に形成された導体パターンを含む配線基板を用意する工程、
（ｆ）前記（ｄ）工程および前記（ｅ）工程後、前記複数の溝の内部が半田によって充填されるように、前記ダイパッドの下面を、前記半田を介して前記導体パターンに接続する工程、
を更に備える、半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置、半導体モジュールおよびそれらの製造方法に関し、特に、その下面に溝が形成されたダイパッドを備える半導体装置、その半導体装置を有する半導体モジュール、および、それらの製造方法に関する。
【背景技術】
【0002】
従来から、ダイパッド上に半導体チップを備えた半導体装置を、導体パターンが設けられた配線基板上に、半田を介して実装することが行われている。
【0003】
導体パターン上に半田ペーストを設け、半田ペースト上に半導体装置の裏面から露出するダイパッドを載置した状態で、半田ペーストを溶融させるが、半田ペーストはフラックスを含有するので、半田ペーストが固まっていく際に、フラックス由来のガスが発生する。そして、このガスが半田の内部にボイドとして残留する場合がある。半導体装置で生じた熱は、半田を介して配線基板へと放熱されるが、半田にボイドが生じた箇所がある場合、その箇所では、半田の直下の導体パターンへの熱移動が、著しく阻害される。
【0004】
例えば、特許文献１および特許文献２には、ダイパッドの下面に複数の溝を形成し、これらの溝をガスの流路として利用することで、半田の内部におけるボイドの発生を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１７－２２８７４５号公報
【特許文献2】特開２０１８－６６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１および特許文献２では、平面視における上下方向に延在する溝と、平面視における左右方向に延在する溝とが交差している。本願発明者の検討によれば、溝の交差箇所において半田ペーストの流れが淀み易く、ガスが半田の内部から排出され難いという問題があることが判った。
【0007】
また、交差箇所の位置によっては、半田ペーストが流れる方向は、必ずしもダイパッドの外周（ダイパッドの側面）へ向かわず、ダイパッドの中心へ向かうこともある。そうすると、半田の厚さの均一性に、バラつきが生じる恐れもある。
【0008】
本願の主な目的は、フラックス由来のガスを半田の内部から排出され易くすることで、半田の内部におけるボイドの発生を抑制することにある。また、本願の他の目的は、半田の厚さの均一性を向上させることにある。すなわち、そのような目的を達成できる半導体装置を提供することで、半導体モジュールの性能を向上させる。
【0009】
その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになる。
【課題を解決するための手段】
【0010】
一実施の形態における半導体装置は、導電性材料からなるダイパッドと、前記ダイパッドの上面上に設けられた半導体チップと、を備える。ここで、前記ダイパッドの下面には複数の溝が形成され、前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、前記第１溝は、前記複数の溝のうち他の溝と交差せず、前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている。
【0011】
一実施の形態における半導体装置の製造方法は、（ａ）半導体チップを用意する工程、（ｂ）前記（ａ）工程後、前記半導体チップの下面が樹脂層から露出するように、前記半導体チップを前記樹脂層によって封止する工程、（ｃ）前記（ｂ）工程後、前記半導体チップの下面に、メッキ法によって第１ダイパッド層を形成する工程、（ｄ）前記（ｃ）工程後、前記第１ダイパッド層の下面の一部が露出するように、前記第１ダイパッド層の下面に、メッキ法によって複数の第２ダイパッド層を選択的に形成する工程、を備える。ここで、前記第１ダイパッド層および前記複数の第２ダイパッド層によって、ダイパッドが構成され、前記複数の第２ダイパッド層の各々の側面と、前記第１ダイパッド層の下面とによって、前記ダイパッドの下面に複数の溝が構成され、前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、前記第１溝は、前記複数の溝のうち他の溝と交差せず、前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている。
【0012】
一実施の形態における半導体装置の製造方法は、（ａ）半導体チップおよび第１ダイパッド層を用意する工程、（ｂ）前記（ａ）工程後、前記第１ダイパッド層の上面に、前記半導体チップを設置する工程、（ｃ）前記（ｂ）工程後、前記第１ダイパッド層の下面が樹脂層から露出するように、前記半導体チップおよび前記第１ダイパッド層を前記樹脂層によって封止する工程、（ｄ）前記（ｃ）工程後、前記第１ダイパッド層の下面の一部が露出するように、前記第１ダイパッド層の下面に、メッキ法によって複数の第２ダイパッド層を選択的に形成する工程、を備える。ここで、前記第１ダイパッド層および前記複数の第２ダイパッド層によって、ダイパッドが構成され、前記複数の第２ダイパッド層の各々の側面と、前記第１ダイパッド層の下面とによって、前記ダイパッドの下面に複数の溝が構成され、前記複数の溝は、平面視における第１方向に沿って延在する第１溝を含み、前記第１溝は、前記複数の溝のうち他の溝と交差せず、前記第１溝の一方の端部は、前記ダイパッドの第１側面から開放されている。
【発明の効果】
【0013】
一実施の形態によれば、半田の内部におけるボイドの発生を抑制でき、半田の厚さの均一性を向上できる半導体装置を提供できる。また、そのような半導体装置を用いることで、半導体モジュールの性能を向上できる。
【図面の簡単な説明】
【0014】
【図1】実施の形態１における半導体装置を示す底面図である。
【図2】実施の形態１における半導体装置を示す断面図である。
【図3】実施の形態１における半導体装置を示す断面図である。
【図4】実施の形態１における半導体モジュールを示す断面図である。
【図5】実施の形態１における半導体モジュールを示す断面図である。
【図6】実施の形態１における半導体装置の製造方法を示す断面図である。
【図14】実施の形態２における半導体装置の製造方法を示す断面図である。
【図20】実施の形態３における半導体装置を示す底面図である。
【図21】実施の形態４における半導体装置を示す底面図である。
【図22】変形例１における半導体装置を示す底面図である。
【図23】実施の形態５における半導体装置を示す要部底面図である。
【図24】実施の形態６における半導体装置を示す要部断面図である。
【図25】変形例２における半導体装置を示す底面図である。
【発明を実施するための形態】
【0015】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0016】
また、本願で説明されるＸ方向、Ｙ方向およびＺ方向は、互いに交差し、互いに直交している。本願では、Ｚ方向をある構造体の上下方向、高さ方向または厚さ方向として説明する。また、本願で用いられる「平面視」という表現は、Ｘ方向およびＹ方向によって構成される面を、Ｚ方向から見ることを意味する。
【0017】
（実施の形態１）
＜半導体装置の構造＞
以下に図１～図３を用いて、実施の形態１における半導体装置１について説明する。半導体装置１は、半導体チップＣＨＰを樹脂層６で封止した半導体パッケージである。図２は、図１に示されるＡ－Ａ線に沿った断面図である。図３は、図１に示されるＢ－Ｂ線に沿った断面図である。
＜半導体装置の構造＞
以下に図１～図３を用いて、実施の形態１における半導体装置１について説明する。半導体装置１は、半導体チップＣＨＰを樹脂層６で封止した半導体パッケージである。図２は、図１に示されるＡ－Ａ線に沿った断面図である。図３は、図１に示されるＢ－Ｂ線に沿った断面図である。
【0018】
図２および図３に示されるように、半導体装置１は、半導体チップＣＨＰ、ダイパッド２、リード端子３、導電性層４、配線５および樹脂層６を備える。半導体チップＣＨＰの内部には、ＭＯＳＦＥＴおよび複数の配線層などが形成されている。半導体チップＣＨＰの上面には、複数の配線層のうちの最上層配線の一部が、複数の電極ＥＤとして形成されている。複数の電極ＥＤは、複数の配線層を介してＭＯＳＦＥＴに電気的に接続されている。
【0019】
ダイパッド２およびリード端子３は、それぞれ導電性材料からなり、例えば銅であるか、銅に錫、ジルコニウムまたは鉄などを添加した銅合金である。ダイパッド２およびリード端子３は、互いに物理的に離間している。半導体チップＣＨＰは、ダイパッド２の上面上に設けられている。
【0020】
複数の電極ＥＤの上面上には、これらに電気的に接続されるように、導電性層４が設けられている。これらの導電性層４は、複数の電極ＥＤの各々の上面から突出した柱体を成している。また、これらの導電性層４は、複数の電極ＥＤの各々の主体となる材料よりも低いシート抵抗値を有する材料を主体とする。具体的には、導電性層４は、相対的に薄いバリアメタル膜と、上記バリアメタル膜上に形成され、且つ、相対的に厚い銅膜とを含む。この銅膜が、導電性層４の主体となる。なお、上記バリアメタル膜は、例えばチタン膜である。
【0021】
半導体チップＣＨＰ、リード端子３および導電性層４は、樹脂層６によって封止されている。なお、樹脂層６は、絶縁性樹脂からなり、例えばエポキシ樹脂からなる。リード端子３の上面、リード端子３の下面を含む下部、導電性層４の上面および半導体チップＣＨＰの下面は、樹脂層６から露出している。
【0022】
リード端子３、導電性層４および樹脂層６の各々の上面の位置は、ほぼ同じであり、５μｍ以下の範囲内で一致している。すなわち、リード端子３、導電性層４および樹脂層６の各々の上面は、実質的に同一平面上にあり、面一になっている。樹脂層６の上面上には、配線５が形成されている。配線５によって、リード端子３および導電性層４が電気的に接続されている。配線５は、それぞれ導電性材料からなり、例えば銅であるか、銅に錫、ジルコニウムまたは鉄などを添加した銅合金である。
【0023】
実施の形態１では、導電性層４および配線５が、半導体チップＣＨＰの電極ＥＤがリード端子３に電気的に接続するための外部接続用部材として機能している。
【0024】
ダイパッド２は、側面ＳＳ１～ＳＳ４を有する。側面ＳＳ２は、側面ＳＳ１と反対側に位置する。側面ＳＳ４は、側面ＳＳ３と反対側に位置する。側面ＳＳ３および側面ＳＳ４は、それぞれ側面ＳＳ１と側面ＳＳ２とを繋いでいる。
【0025】
ダイパッド２の下面には、それらの底部がダイパッド２の内部に位置するように、複数の溝２１が形成されている。
【0026】
図１に示されるように、複数の溝２１は、それぞれ平面視におけるＹ方向にのみ延在している。実施の形態１では、側面ＳＳ１側の複数の溝２１は、側面ＳＳ２側の複数の溝２１と連通していない。
【0027】
側面ＳＳ１側の複数の溝２１の各々の一方の端部は、側面ＳＳ１から開放されている。側面ＳＳ１側の複数の溝２１の各々の他方の端部は、ダイパッド２の内部で閉塞され、側面ＳＳ２よりも内側にある。同様に、側面ＳＳ２側の複数の溝２１の各々の一方の端部は、側面ＳＳ２から開放されている。側面ＳＳ２側の複数の溝２１の各々の他方の端部は、ダイパッド２の内部で閉塞され、側面ＳＳ１よりも内側にある。
【0028】
また、複数のリード端子３は、平面視においてダイパッド２の周囲に設けられている。ここでは、側面ＳＳ１側および側面ＳＳ２側に、それぞれ複数のリード端子３が設けられている。リード端子３の下面には、その底部がリード端子３の内部に位置するように、溝３１が形成されている。溝３１は、平面視におけるＹ方向にのみ沿って延在している。
【0029】
側面ＳＳ１側の溝３１の一方の端部は、側面ＳＳ１に対向していないリード端子３の側面から開放され、側面ＳＳ１側の溝３１の他方の端部は、リード端子３の内部に位置している。同様に、側面ＳＳ２側の溝３１の一方の端部は、側面ＳＳ２に対向していないリード端子３の側面から開放され、側面ＳＳ２側の溝３１の他方の端部は、リード端子３の内部に位置している。
【0030】
【0031】
図４および図５に示されるように、半導体モジュール１００は、半導体装置１と、配線基板４０とを有する。配線基板４０は、配線基板４０の上面に形成された複数の導体パターン４１を含む。ダイパッド２のうち少なくともダイパッド２の下面と、リード端子３のうち少なくともリード端子３下面とは、半田５０を介して、それぞれ導体パターン４１に接続されている。なお、複数の導体パターン４１は、それぞれ、例えば平板状になっている。
【0032】
＜実施の形態１の主な効果＞
半田５０の形成には、フラックスを含有する半田ペーストが用いられる。ダイパッド２およびリード端子３と、導体パターン４１とを接続させる際には、ダイパッド２の溝２１およびリード端子３の溝３１の各々の内部が半田ペーストによって充填される。半田ペーストが固まっていく際に、フラックス由来のガスが発生し、このガスが、半田５０の内部にボイドとして残留する場合がある。
半田５０の形成には、フラックスを含有する半田ペーストが用いられる。ダイパッド２およびリード端子３と、導体パターン４１とを接続させる際には、ダイパッド２の溝２１およびリード端子３の溝３１の各々の内部が半田ペーストによって充填される。半田ペーストが固まっていく際に、フラックス由来のガスが発生し、このガスが、半田５０の内部にボイドとして残留する場合がある。
【0033】
従来技術では、Ｙ方向に延在する溝と、Ｘ方向に延在する溝とが、連通し、互いに交差していた。それ故、各溝の交差箇所において半田ペーストの流れが淀み易く、ガスが半田の内部から排出され難いという問題があった。
【0034】
これに対して、実施の形態１では、溝２１および溝３１は、Ｙ方向にのみ延在し、他の溝と交差せず、他の溝と連通していない。そのため、半田ペーストが流れる方向が、側面ＳＳ１または側面ＳＳ２のみへ向かう方向になり、フラックス由来のガスが半田５０の内部から排出され易くなる。従って、半田５０の内部におけるボイドの発生を抑制させ易くなる。また、半田５０の厚さの均一性を向上させ易くなる。
【0035】
ダイパッド２から配線基板４０への放熱経路を考慮すると、半田５０にボイドが生じた箇所がある場合、その箇所では、半田５０の直下の導体パターン４１への熱移動は著しく阻害される。すなわち、熱伝導面積が低下する。
【0036】
実施の形態１のように、ボイドの発生を抑制させることができれば、熱伝導面積が低下することが抑制されるので、放熱効率が低下することが抑制される。すなわち、実施の形態１における半導体装置１を利用することで、半導体モジュール１００の性能を向上させることができる。
【0037】
なお、ダイパッド２の面積が大きい程、半田ペーストに含ませるフラックスの量を多くする必要があるが、その分、ボイドが発生する確率も高くなる。従来技術では、ボイドが発生していない接合箇所から熱が逃げ易くなるように、ボイドが発生することを見越して、配線基板４０の厚さを厚くしていた。横方向への熱伝導性を確保するために、そのような厚さを、例えば２００μｍ～１ｍｍとしていた。
【0038】
これに対して、実施の形態１では、ボイドの発生が抑制されているので、配線基板４０の厚さを、例えば５０μｍ～１００μｍにすることができ、半導体モジュール１００の小型化を促進できる。
【0039】
また、ダイパッド２の側面ＳＳ１側について説明すると、リード端子３の溝３１の一方の端部は、側面ＳＳ１に対向していないリード端子３の側面から開放されている。そのため、溝３１を流れる半田ペーストは、ダイパッド２へ向かわなくなるので、リード端子３に形成される半田５０と、ダイパッド２に形成される半田５０とが、互いに干渉し難くなり、互いに接触し難くなる。従って、リード端子３とダイパッド２との間で、ショート不良が起き難くなる。ダイパッド２の側面ＳＳ２側についても同様である。従って、半導体モジュール１００の信頼性を向上できる。
【0040】
【0041】
まず、図６に示されるように、リード端子層３ａを用意し、支持基材７の上面上にリード端子層３ａを設置する。リード端子層３ａは、例えば、レジストパターンなどをマスクとして用いたエッチング処理によって、金属板の一部を選択的に加工することで形成されたリードフレームの一部である。また、支持基材７は、搭載物を支持できるものであればよく、例えばポリイミドテープなどの樹脂テープである。
【0042】
リード端子層３ａは、メッキ法によって形成されてもよい。その場合、支持基材７としては、導電性を有するステンレス板などが用いられる。ステンレス板の上面上に選択的にレジストパターンを形成し、このレジストパターンから露出した領域にメッキ処理を施すことで、リード端子層３ａを形成できる。
【0043】
次に、図７に示されるように、半導体チップＣＨＰを用意し、支持基材７の上面上に半導体チップＣＨＰを設置する。なお、この時点で、半導体チップＣＨＰの電極ＥＤの上面上には、導電性層４が設けられている。半導体チップＣＨＰは、半導体ウェハをダイシングなどで個片化することで製造されるが、導電性層４は、半導体ウェハの状態でメッキ法などを用いることで、各電極ＥＤの上面上に形成される。
【0044】
次に、図８に示されるように、半導体チップＣＨＰおよびリード端子層３ａの各々の下面が樹脂層６から露出するように、リード端子層３ａ、導電性層４および半導体チップＣＨＰを樹脂層６によって封止する。次に、樹脂層６の上面を研磨することで、リード端子層３ａおよび導電性層４の各々の上面を樹脂層６から露出させる。次に、図示はしないが、樹脂層６の上面上に選択的にレジストパターンを形成し、このレジストパターンから露出した領域にメッキ処理を施すことで、配線５を形成する。配線５は、リード端子層３ａおよび導電性層４に電気的に接続される。
【0045】
次に、図９に示されるように、支持基材７を除去する。この状態で、半導体チップＣＨＰおよびリード端子層３ａの各々の下面は、樹脂層６から露出している。次に、半導体チップＣＨＰ、リード端子層３ａおよび樹脂層６の各々の下面上に、スパッタリング法を用いて、シード層ＳＤを形成する。シード層ＳＤは、例えばチタンおよび銅からなる。
【0046】
次に、シード層ＳＤ上に、半導体チップＣＨＰおよびリード端子層３ａの各々の下面を開口するパターンを有するレジストパターンＲＰ１を形成する。レジストパターンＲＰ１は、塗布法によって第１レジスト膜を形成し、上記第１レジスト膜に対して選択的に露光処理を行い、上記第１レジスト膜をパターニングすることで形成される。
【0047】
次に、図１０に示されるように、電解メッキ法によって、レジストパターンＲＰ１から露出しているシード層ＳＤ上に、ダイパッド層２ａおよびリード端子層３ｂを形成する。これにより、半導体チップＣＨＰの下面にダイパッド層２ａが形成され、リード端子層３ａの下面にリード端子層３ｂが形成される。その後、レジストパターンＲＰ１を除去する。
【0048】
なお、ダイパッド層２ａおよびリード端子層３ｂに覆われているシード層ＳＤは、ダイパッド２およびリード端子３の一部となるので、以降の説明では、その図示を省略する。
【0049】
次に、図１１に示されるように、ダイパッド層２ａおよびリード端子層３ｂの各々の下面の一部を開口するパターンを有するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２は、塗布法によって第２レジスト膜を形成し、上記第２レジスト膜に対して選択的に露光処理を行い、上記第２レジスト膜をパターニングすることで形成される。
【0050】
次に、図１２に示されるように、電解メッキ法によって、レジストパターンＲＰ２から露出しているダイパッド層２ａの下面上に、複数のダイパッド層２ｂを選択的に形成する。同時に、リード端子層３ｂの下面上に、リード端子層３ｃを選択的に形成する。ここで、ダイパッド層２ａの下面の一部は、複数のダイパッド層２ｂから露出し、リード端子層３ｂの下面の一部は、リード端子層３ｃから露出している。
【0051】
このようにして形成されたダイパッド層２ａおよび複数のダイパッド層２ｂは、ダイパッド２を構成する。また、リード端子層３ａ、リード端子層３ｂおよびリード端子層３ｃは、リード端子３を構成する。
【0052】
次に、図１３に示されるように、レジストパターンＲＰ２を除去し、更に、ダイパッド層２ａ、複数のダイパッド層２ｂ、リード端子層３ｂおよびリード端子層３ｃに覆われていないシード層ＳＤを除去する。以上の各製造工程によって、半導体装置１が製造される。
【0053】
ダイパッド層２の複数の溝２１は、複数のダイパッド層２ｂの各々の側面と、ダイパッド層２ａの下面とによって構成される。また、リード端子３の溝３１は、リード端子層３ｃの側面と、リード端子層３ｂの下面とによって構成される。すなわち、溝２１の底部は、ダイパッド層２ａの下面に相当し、溝３１の底部は、リード端子層３ｂの下面に相当する。
【0054】
【0055】
まず、その上面に形成された複数の導体パターン４１を含む配線基板４０を用意する。次に、複数の導体パターン４１の上面上に、例えばスクリーン印刷によって、それぞれフラックスを含有する半田ペーストを設ける。次に、半田ペースト上に半導体装置１を設置する。次に、リフロー処理によって半田ペーストを溶解する。その後、半田ペーストが固まり、半導体装置１が配線基板４０に固定される。
【0056】
これにより、複数の溝２１の内部が半田５０によって充填されるように、ダイパッド２の下面（ダイパッド層２ｂの下面）を、半田５０を介して導体パターン４１に接続することができる。同時に、溝３１の内部が半田５０によって充填されるように、リード端子３の各々の下面（リード端子層３ｃの下面）を、半田５０を介して導体パターン４１に接続することができる。
【0057】
（実施の形態２）
以下に図１４～図１９を用いて、実施の形態２における半導体装置１の製造方法および構造について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点については説明を省略する。
以下に図１４～図１９を用いて、実施の形態２における半導体装置１の製造方法および構造について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点については説明を省略する。
【0058】
まず、図１４に示されるように、実施の形態２では、リード端子層３ａだけでなく、ダイパッド層２ａも予め用意し、支持基材７の上面上にダイパッド層２ａおよびリード端子層３ａを設置する。ダイパッド層２ａおよびリード端子層３ａは、実施の形態１と同様に、リードフレームの一部として構成されていてもよいし、メッキ法によって形成されてもよい。
【0059】
次に、図１５に示されるように、半導体チップＣＨＰを用意し、ダイパッド層２ａの上面上に半導体チップＣＨＰを設置する。
【0060】
次に、図１６に示されるように、ダイパッド層２ａおよびリード端子層３ａの各々の下面が樹脂層６から露出するように、ダイパッド層２ａ、リード端子層３ａ、導電性層４および半導体チップＣＨＰを樹脂層６によって封止する。次に、樹脂層６の上面を研磨することで、リード端子層３ａおよび導電性層４の各々の上面を樹脂層６から露出させる。次に、図示はしないが、樹脂層６の上面上に選択的にレジストパターンを形成し、このレジストパターンから露出した領域にメッキ処理を施すことで、配線５を形成する。配線５は、リード端子層３ａおよび導電性層４に電気的に接続される。
【0061】
次に、図１７に示されるように、支持基材７を除去する。この状態で、ダイパッド層２ａおよびリード端子層３ａの各々の下面は、樹脂層６から露出している。次に、ダイパッド層２ａ、リード端子層３ａおよび樹脂層６の各々の下面上に、スパッタリング法を用いて、シード層ＳＤを形成する。
【0062】
ダイパッド層２ａおよびリード端子層３ａの各々の下面の一部を開口するパターンを有するレジストパターンＲＰ２を形成する。このレジストパターンＲＰ２は、実施の形態１のものと同じである。
【0063】
次に、図１８に示されるように、電解メッキ法によって、レジストパターンＲＰ２から露出しているダイパッド層２ａの下面上に、複数のダイパッド層２ｂを選択的に形成する。同時に、リード端子層３ａの下面上に、リード端子層３ｃを選択的に形成する。ここで、ダイパッド層２ａの下面の一部は、複数のダイパッド層２ｂから露出し、リード端子層３ａの下面の一部は、リード端子層３ｃから露出している。
【0064】
実施の形態２では、ダイパッド層２ａおよび複数のダイパッド層２ｂは、ダイパッド２を構成する。また、リード端子層３ａおよびリード端子層３ｃは、リード端子３を構成する。
【0065】
次に、図１９に示されるように、レジストパターンＲＰ２を除去し、更に、複数のダイパッド層２ｂおよびリード端子層３ｃに覆われていないシード層ＳＤを除去する。以上の各製造工程によって、実施の形態２における半導体装置１が製造される。
【0066】
実施の形態２では、ダイパッド２の複数の溝２１は、複数のダイパッド層２ｂの各々の側面と、ダイパッド層２ａの下面とによって構成される。また、リード端子３の溝３１は、リード端子層３ｃの側面と、リード端子層３ａの下面とによって構成される。すなわち、溝２１の底部は、ダイパッド層２ａの下面に相当し、溝３１の底部は、リード端子層３ａの下面に相当する。
【0067】
実施の形態２における半導体装置１は、ダイパッド２の側面ＳＳ１～ＳＳ４の一部（ダイパッド層２ａの各側面）が樹脂層６によって覆われている点と、リード端子３がリード端子層３ａおよびリード端子層３ｃの２層構造であるという点とを除いて、実施の形態１における半導体装置１とほぼ同じ構造となる。
【0068】
また、実施の形態１と同様の手法によって、ダイパッド２の下面（ダイパッド層２ｂの下面）を、半田５０を介して導体パターン４１に接続し、リード端子３の各々の下面（リード端子層３ｃの下面）を、半田５０を介して導体パターン４１に接続することで、半導体モジュール１００が製造される。
【0069】
（実施の形態３）
以下に図２０を用いて、実施の形態３における半導体装置１について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点については説明を省略する。
以下に図２０を用いて、実施の形態３における半導体装置１について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点については説明を省略する。
【0070】
実施の形態１では、側面ＳＳ１側および側面ＳＳ２側に、それぞれ複数の溝２１を設け、複数の溝２１の各々の他方の端部が、ダイパッド２の内部で閉塞されていた。
【0071】
図２０に示されるように、実施の形態３では、複数の溝２１がＹ方向にのみ延在し、互いに連通していない点については、実施の形態１と同様であるが、複数の溝２１がストライプ状に設けられている。すなわち、複数の溝２１の各々の一方の端部は、側面ＳＳ１から開放され、複数の溝２１の各々の他方の端部は、側面ＳＳ２から開放されている。
【0072】
実施の形態３でも、複数の溝２１の交差箇所が無く、半田ペーストが流れる方向が、側面ＳＳ１または側面ＳＳ２へ向かう方向になり、フラックス由来のガスが、半田５０の内部から排出され易くなる。従って、半田５０の内部におけるボイドの発生を抑制させ易くなる。また、半田５０の厚さの均一性を向上させ易くなる。
【0073】
なお、実施の形態３における半導体装置１は、実施の形態２の製造方法によって形成されたものであってもよい。
【0074】
（実施の形態４）
以下に図２１を用いて、実施の形態４における半導体装置１について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点については説明を省略する。
以下に図２１を用いて、実施の形態４における半導体装置１について説明する。なお、以下の説明では、実施の形態１との相違点について主に説明し、実施の形態１と重複する点については説明を省略する。
【0075】
実施の形態１では、全ての溝２１がＹ方向にのみ延在していた。実施の形態３では、図２１に示されるように、複数の溝２１は、側面ＳＳ３側および側面ＳＳ４側において、Ｘ方向にのみ延在する溝２１を含む。Ｘ方向にのみ延在する溝２１は、他の溝と交差せず、互いに連通せず、Ｙ方向にのみ延在する溝２１とも連通していない。
【0076】
側面ＳＳ３側の複数の溝２１の各々の一方の端部は、側面ＳＳ３から開放されている。側面ＳＳ３側の複数の溝２１の各々の他方の端部は、ダイパッド２の内部で閉塞され、側面ＳＳ４よりも内側にある。同様に、側面ＳＳ４側の複数の溝２１の各々の一方の端部は、側面ＳＳ４から開放されている。側面ＳＳ４側の複数の溝２１の各々の他方の端部は、ダイパッド２の内部で閉塞され、側面ＳＳ３よりも内側にある。
【0077】
実施の形態４でも、複数の溝２１の交差箇所が無いので、半田５０の内部におけるボイドの発生を抑制させ易くなる。また、半田５０の厚さの均一性を向上させ易くなる。また、実施の形態４では、半田ペーストが流れる方向が、側面ＳＳ１～ＳＳ４の何れかへ向かう方向になる。そのため、フラックス由来のガスが排出される方向が増えるので、ガスの排出効率を向上させることができる。
【0078】
なお、実施の形態４における半導体装置１は、実施の形態２の製造方法によって形成されたものであってもよい。
【0079】
（変形例１）
図２２は、実施の形態４の変形例１を示している。変形例１では、Ｙ方向に延在する溝２１が、実施の形態３のようにストライプ状に設けられている。すなわち、Ｙ方向に延在する複数の溝２１の各々の一方の端部は、側面ＳＳ１から開放され、Ｙ方向に延在する複数の溝２１の各々の他方の端部は、側面ＳＳ２から開放されている。変形例１においても、半田ペーストが流れる方向を、側面ＳＳ１～ＳＳ４の何れかへ向かう方向にさせることができる。
図２２は、実施の形態４の変形例１を示している。変形例１では、Ｙ方向に延在する溝２１が、実施の形態３のようにストライプ状に設けられている。すなわち、Ｙ方向に延在する複数の溝２１の各々の一方の端部は、側面ＳＳ１から開放され、Ｙ方向に延在する複数の溝２１の各々の他方の端部は、側面ＳＳ２から開放されている。変形例１においても、半田ペーストが流れる方向を、側面ＳＳ１～ＳＳ４の何れかへ向かう方向にさせることができる。
【0080】
（実施の形態５）
以下に図２３を用いて、実施の形態５における半導体装置１について説明する。なお、以下の説明では、実施の形態１および実施の形態２との相違点について主に説明し、実施の形態１および実施の形態２と重複する点については説明を省略する。
以下に図２３を用いて、実施の形態５における半導体装置１について説明する。なお、以下の説明では、実施の形態１および実施の形態２との相違点について主に説明し、実施の形態１および実施の形態２と重複する点については説明を省略する。
【0081】
図２３は、図１に示される複数の溝２１のうち、ダイパッド２の内部で閉塞されている端部を拡大した要部底面図である。図２３に示されるように、複数の溝２１の各々の他方の端部は、平面視において曲面状に加工されている。このような平面視における曲面加工は、実施の形態１の図１１および実施の形態２の図１７で設けるレジストパターンＲＰ２の開口パターンを変更し、ダイパッド層２ｂの平面形状を変更することで、達成できる。
【0082】
また、ダイパッド２の溝２１の端部だけでなく、リード端子３の溝３１の端部についても、平面視において曲面状に加工できる。この場合の曲面加工も、レジストパターンＲＰ２の開口パターンを変更し、リード端子層３ｃの平面形状を変更することで、達成できる。
【0083】
溝２１および溝３１の各々の端部が平面視において曲面状に加工されていることで、フラックス由来のガスが溝の角部においても留まり難くなり、ボイドが発生する恐れを更に抑制できる。すなわち、実施の形態５における半導体装置１を利用することで、半導体モジュール１００の性能を更に向上させることができる。
【0084】
なお、実施の形態５に開示した技術は、実施の形態４に対しても適用できる。
【0085】
（実施の形態６）
以下に図２４を用いて、実施の形態６における半導体装置１について説明する。なお、以下の説明では、実施の形態１および実施の形態２との相違点について主に説明し、実施の形態１および実施の形態２と重複する点については説明を省略する。
以下に図２４を用いて、実施の形態６における半導体装置１について説明する。なお、以下の説明では、実施の形態１および実施の形態２との相違点について主に説明し、実施の形態１および実施の形態２と重複する点については説明を省略する。
【0086】
【0087】
このような断面視における曲面形成は、実施の形態１の図１０の工程の後、ダイパッド層２ａ、リード端子層３ｂ下面上にレジストパターンを形成し、エッチングによりダイパッド層２ａ、リード端子層３ｂを掘り下げ、溝２１、溝３１を形成することにより行う事が出来る。
【0088】
溝２１および溝３１の各々の底部が断面視において曲面状に加工されていることで、フラックス由来のガスが溝の角部においても留まり難くなり、ボイドが発生する恐れを更に抑制できる。すなわち、実施の形態６における半導体装置１を利用することで、半導体モジュール１００の性能を更に向上させることができる。
【0089】
（変形例２）
図２５は、実施の形態２の変形例２を示している。
図２５は、実施の形態２の変形例２を示している。
【0090】
実施の形態２では、半導体チップＣＨＰの電極ＥＤがリード端子３に電気的に接続するための外部接続用部材として、導電性層４および配線５を適用していた。しかし、外部接続用部材は、これらの形態に限られない。例えば図２５に示されるように、外部接続用部材としてワイヤー８を適用してもよい。
【0091】
変形例２では、実施の形態２の図１４で製造されるリード端子層３ａをダイパッド層２ａと同程度の厚さに形成しておく。その後、電極ＥＤとリード端子３とをワイヤー８によって接続し、半導体チップＣＨＰと共にワイヤー８を樹脂層６によって封止する。
【0092】
このような実装形態であっても、ダイパッド２の下面に複数の溝２１が形成され、リード端子３の下面に溝３１が形成されているので、ボイドが発生する恐れを抑制できる。
【0093】
以上、本発明を上記実施の形態に基づいて具体的に説明したが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【0094】
１ 半導体装置
２ ダイパッド
２ａ、２ｂ ダイパッド層
３ リード端子
３ａ～３ｃ リード端子層
４ 導電性層
５ 配線
６ 樹脂層
７ 支持基材
８ ワイヤー
４０ 配線基板
４１ 導体パターン
５０ 半田
１００ 半導体モジュール
ＣＨＰ 半導体チップ
ＥＤ 電極
ＳＤ シード層
ＳＳ１～ＳＳ４ ダイパッドの側面
２ ダイパッド
２ａ、２ｂ ダイパッド層
３ リード端子
３ａ～３ｃ リード端子層
４ 導電性層
５ 配線
６ 樹脂層
７ 支持基材
８ ワイヤー
４０ 配線基板
４１ 導体パターン
５０ 半田
１００ 半導体モジュール
ＣＨＰ 半導体チップ
ＥＤ 電極
ＳＤ シード層
ＳＳ１～ＳＳ４ ダイパッドの側面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】