特開 2023-180866 電源装置及び電源装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023180866

(43)【公開日】2023-12-21

(54)【発明の名称】電源装置及び電源装置の制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20231214BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022094517

(22)【出願日】2022-06-10

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】郭 中為

(72)【発明者】

【氏名】鎌倉 輝男

(72)【発明者】

【氏名】小林 貴之

(72)【発明者】

【氏名】木下 孝志

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA10

5H730BB27

5H730BB57

5H730DD04

5H730EE04

5H730EE07

5H730EE59

5H730FD01

5H730FF09

5H730FG05

(57)【要約】

【課題】ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすること。
【解決手段】電源装置は、第１ブリッジ回路と、第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する変圧器と、第２巻線から出力される交流電圧を直流電圧に変換して出力する第２ブリッジ回路と、第１ブリッジ回路の複数のスイッチ素子に出力する複数の第１駆動パルスと、第２ブリッジ回路の複数のスイッチ素子に出力する複数の第２駆動パルスと、の間の位相差を制御する制御部と、を備える。制御部は、電流指令信号、スイッチング周波数、および第２ブリッジ回路からの出力電圧に基づいて、複数の第１駆動パルスと、複数の第２駆動パルスと、の間の位相差を制御するための位相差制御信号を所定の制御式に基づいて算出する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１ブリッジ回路と、
前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、
前記変圧器の前記第２巻線から出力される交流電圧を直流電圧に変換して出力する、第２ブリッジ回路と、
前記第１ブリッジ回路の複数のスイッチ素子に出力する複数の第１駆動パルスと、前記第２ブリッジ回路の複数のスイッチ素子に出力する複数の第２駆動パルスと、の間の位相差を制御する、制御部と、を備え、
前記制御部は、
電流指令信号、スイッチング周波数、および前記第２ブリッジ回路からの出力電圧に基づいて、複数の前記第１駆動パルスと、複数の前記第２駆動パルスと、の間の位相差を制御するための位相差制御信号を所定の制御式に基づいて算出する、
電源装置。

【請求項2】

前記制御部は、前記電流指令信号、前記第２ブリッジ回路からの出力電圧、およびクロック周波数に基づいて、前記位相差制御信号を算出する、
請求項１に記載の電源装置。

【請求項3】

前記制御部は、前記電流指令信号、前記スイッチング周波数、前記第２ブリッジ回路からの出力電圧、および前記第１駆動パルスと前記第２駆動パルスのデューティ比に基づいて、前記位相差制御信号を算出する、
請求項１に記載の電源装置。

【請求項4】

前記制御部は、前記電流指令信号、前記第２ブリッジ回路からの出力電圧、前記第１駆動パルスと前記第２駆動パルスのデューティ比、およびクロック周波数に基づいて、前記位相差制御信号を算出する、
請求項３に記載の電源装置。

【請求項5】

前記制御部は、前記位相差制御信号に基づいて、前記第２ブリッジ回路の出力電圧をフィードバック制御する、
請求項１に記載の電源装置。

【請求項6】

前記制御部は、前記位相差制御信号に基づいて、前記第２ブリッジ回路の入出力電流をフィードバック制御する、
請求項１に記載の電源装置。

【請求項7】

第１ブリッジ回路と、前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、前記変圧器の前記第２巻線から出力される交流電圧を直流電圧に変換して出力する、第２ブリッジ回路とを含む電源装置の制御方法であって、
前記第１ブリッジ回路の複数のスイッチ素子に出力する複数の第１駆動パルスと、前記第２ブリッジ回路の複数のスイッチ素子に出力する複数の第２駆動パルスと、の間の位相差を制御するステップと、
電流指令信号、スイッチング周波数、および前記第２ブリッジ回路からの出力電圧に基づいて、複数の前記第１駆動パルスと、複数の前記第２駆動パルスと、の間の位相差を制御するための位相差制御信号を算出するステップと、
を含む、電源装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電源装置及び電源装置の制御方法に関する。

【背景技術】

【0002】

特許文献１及び特許文献２には、ＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式のＤＡＢコンバータが記載されている。ＤＡＢコンバータは、１次ブリッジ回路を駆動させる駆動パルスと、２次側ブリッジ回路を駆動させる駆動パルスとの間の位相を制御することで、双方向に電力の伝送が可能なコンバータである。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１０２９３３号公報

【特許文献2】特開２０２０－１５０５７４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１には、ブリッジ回路の高レベル側または低レベル側のスイッチ素子を同時にオンまたはオフすることで、デューティ比を制御する技術が開示されている。特許文献１では、１次側または２次側のブリッジ回路の電圧や電流を検出し、１次側スイッチング信号と２次側スイッチング信号との間の位相差を算出することで、出力電圧または出力電流の制御を行っている。しかしながら、デューティ比の制御は、ＤＡＢコンバータの動作の特性に大きく影響を与える。そのため、ＤＡＢコンバータの動作の高速化及び安定化が困難となる。特許文献２には、動作を高速化するために、リアクトルの電流信号が緩やかに変化するタイミングで電流信号をサンプリングして、制御を行う技術が開示されている。しかしながら、特許文献２では、電流を検出するためのセンサの数が増えて高コスト化する可能性がある。また、デューティ比制御等の条件によっては電流信号が緩やかに変化する領域が存在しない場合があるため、正確な電流計測が困難となることもある。

【0005】

本開示は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能とする電源装置及び電源装置の制御方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の電源装置は、第１ブリッジ回路と、前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、前記変圧器の前記第２巻線から出力される交流電圧を直流電圧に変換して出力する、第２ブリッジ回路と、前記第１ブリッジ回路の複数のスイッチ素子に出力する複数の第１駆動パルスと、前記第２ブリッジ回路の複数のスイッチ素子に出力する複数の第２駆動パルスと、の間の位相差を制御する、制御部と、を備え、前記制御部は、電流指令信号、スイッチング周波数、および前記第２ブリッジ回路からの出力電圧に基づいて、複数の前記第１駆動パルスと、複数の前記第２駆動パルスと、の間の位相差を制御するための位相差制御信号を所定の制御式に基づいて算出する。

【0007】

本開示の電源装置において、前記制御部は、前記電流指令信号、前記第２ブリッジ回路からの出力電圧、およびクロック周波数に基づいて、前記位相差制御信号を算出する。

【0008】

本開示の電源装置において、前記制御部は、前記電流指令信号、前記スイッチング周波数、前記第２ブリッジ回路からの出力電圧、および前記第１駆動パルスと前記第２駆動パルスのデューティ比に基づいて、前記位相差制御信号を算出する。

【0009】

本開示の電源装置において、前記制御部は、前記電流指令信号、前記第２ブリッジ回路からの出力電圧、前記第１駆動パルスと前記第２駆動パルスのデューティ比、およびクロック周波数に基づいて、前記位相差制御信号を算出する。

【0010】

本開示の電源装置において、前記制御部は、前記位相差制御信号に基づいて、前記第２ブリッジ回路の出力電圧をフィードバック制御する。

【0011】

本開示の電源装置において、前記制御部は、前記位相差制御信号に基づいて、前記第２ブリッジ回路の入出力電流をフィードバック制御する。

【0012】

本開示の電源装置の制御方法は、第１ブリッジ回路と、前記第１ブリッジ回路から出力される交流電圧が第１巻線に入力され、誘起された交流電圧を第２巻線から出力する、変圧器と、前記変圧器の前記第２巻線から出力される交流電圧を直流電圧に変換して出力する、第２ブリッジ回路とを含む電源装置の制御方法であって、前記第１ブリッジ回路の複数のスイッチ素子に出力する複数の第１駆動パルスと、前記第２ブリッジ回路の複数のスイッチ素子に出力する複数の第２駆動パルスと、の間の位相差を制御するステップと、電流指令信号、スイッチング周波数、および前記第２ブリッジ回路からの出力電圧に基づいて、複数の前記第１駆動パルスと、複数の前記第２駆動パルスと、の間の位相差を制御するための位相差制御信号を算出するステップと、を含む。

【発明の効果】

【0013】

本開示によれば、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【図面の簡単な説明】

【0014】

【図1】図１は、第１実施形態に係る電源装置の構成例を示す図である。

【図2】図２は、第１実施形態に係るトランス部の構成例を示す図である。

【図3】図３は、比較例に係る電源装置の入出力電流特性を説明するための図である。

【図4】図４は、第１実施形態に係る制御部の構成例を示す図である。

【図5】図５は、第１実施形態に係る電源装置の入出力電流特性を説明するための図である。

【図6】図６は、第２実施形態に係る制御部の構成例を示す図である。

【図7】図７は、第３実施形態に係る制御部の構成例を示す図である。

【図8】図８は、第４実施形態に係る制御部の構成例を示す図である。

【図9】図９は、第５実施形態に係る制御部の構成例を示す図である。

【図10】図１０は、第６実施形態に係る制御部の構成例を示す図である。

【発明を実施するための形態】

【0015】

以下、添付図面を参照して、本開示に係る実施形態を詳細に説明する。なお、この実施形態により本開示が限定されるものではなく、また、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

【0016】

［第１実施形態］
図１を用いて、第１実施形態に係る電源装置の構成例を説明する。図１は、第１実施形態に係る電源装置の構成例を示す図である。

【0017】

図１に示す、電源装置１００は、第１実施形態に係るＤＡＢ方式の電源装置である。電源装置１００は、電源１から出力され平滑化コンデンサ２により平滑化された直流電圧である１次側電圧Ｖ１を受ける。電源装置１００から出力された直流電圧は、平滑化コンデンサ３により平滑化され、２次側電圧Ｖ２が負荷４に入力される。

【0018】

電源装置１００は、第１ブリッジ回路１０と、第２ブリッジ回路２０と、リアクトル３１と、リアクトル３２と、リアクトル３３と、トランス部４０と、制御部５０と、を含む。

【0019】

第１ブリッジ回路１０は、第１アーム１０ａと、第２アーム１０ｂと、第３アーム１０ｃと、を含む。第１ブリッジ回路１０は、３個のアームを含む３相のブリッジ回路である。第１アーム１０ａは、Ｕ相のアームである。第２アーム１０ｂは、Ｖ相のアームである。第３アーム１０ｃは、Ｗ相のアームである。第１アーム１０ａと、第２アーム１０ｂとの間の位相差は、１２０度である。第２アーム１０ｂと、第３アーム１０ｃとの間の位相差は、１２０度である。第３アーム１０ｃと、第１アーム１０ａとの間の位相差は、１２０度である。

【0020】

第１アーム１０ａは、スイッチ素子１１と、スイッチ素子１２と、を含む。第２アーム１０ｂは、スイッチ素子１３と、スイッチ素子１４と、を含む。第３アーム１０ｃは、スイッチ素子１５と、スイッチ素子１６と、を含む。

【0021】

スイッチ素子１１と、スイッチ素子１３と、スイッチ素子１５とは、ハイサイドのスイッチ素子である。スイッチ素子１２と、スイッチ素子１４と、スイッチ素子１６とは、ローサイドのスイッチ素子である。

【0022】

スイッチ素子１１からスイッチ素子１６は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されない。スイッチ素子１１からスイッチ素子１６は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などでも良い。

【0023】

スイッチ素子１１からスイッチ素子１６は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。寄生ダイオードに加えて、各トランジスタのドレインとソース間にダイオード素子を付加しても良い。

【0024】

スイッチ素子１１のソース端子は、スイッチ素子１２のドレイン端子に電気的に接続されている。スイッチ素子１１のドレイン端子は、スイッチ素子１３のドレイン端子に電気的に接続されている。スイッチ素子１２のソース端子は、スイッチ素子１４のソース端子に電気的に接続されている。

【0025】

スイッチ素子１３のソース端子は、スイッチ素子１４のドレイン端子に電気的に接続されている。スイッチ素子１３のドレイン端子は、スイッチ素子１５のドレイン端子に電気的に接続されている。スイッチ素子１４のソース端子は、スイッチ素子１６のソース端子に電気的に接続されている。

【0026】

スイッチ素子１５のソース端子は、スイッチ素子１６のドレイン端子に電気的に接続されている。

【0027】

スイッチ素子１１のドレイン端子と、スイッチ素子１３のドレイン端子と、スイッチ素子１５のドレイン端子との接続点Ｎ１は、電源装置１００の一方の入力端子である。スイッチ素子１２のソース端子と、スイッチ素子１４のソース端子と、スイッチ素子１６のソース端子との接続点Ｎ２は、電源装置１００の他方の入力端子である。

【0028】

接続点Ｎ１は、平滑化コンデンサ２の高電位側に電気的に接続されている。接続点Ｎ２は、平滑化コンデンサ２の低電位側に電気的に接続されている。接続点Ｎ１と、接続点Ｎ２との間には、平滑化コンデンサ２により平滑化された直流電圧が入力される。

【0029】

スイッチ素子１１のソース端子と、スイッチ素子１２のドレイン端子との接続点Ｎ３は、第１ブリッジ回路１０の１個目の出力端子である。スイッチ素子１３のソース端子と、スイッチ素子１４のドレイン端子との接続点Ｎ４は、第１ブリッジ回路１０の２個目の出力端子である。スイッチ素子１５のソース端子と、スイッチ素子１６のドレイン端子との接続点Ｎ５は、第１ブリッジ回路１０の３個目の出力端子である。

【0030】

第２ブリッジ回路２０は、第１アーム２０ａと、第２アーム２０ｂと、第３アーム２０ｃと、を含む。第２ブリッジ回路２０は、３個のアームを含む３相のブリッジ回路である。第１アーム２０ａは、Ｕ相のアームである。第２アーム２０ｂは、Ｖ相のアームである。第３アーム２０ｃは、Ｗ相のアームである。第１アーム２０ａと、第２アーム２０ｂとの位相差は、１２０度である。第２アーム２０ｂと、第３アーム２０ｃとの位相差は、１２０度である。第３アーム２０ｃと、第１アーム２０ａとの位相差は、１２０度である。

【0031】

第１アーム２０ａは、スイッチ素子２１と、スイッチ素子２２と、を含む。第２アーム２０ｂは、スイッチ素子２３と、スイッチ素子２４と、を含む。第３アーム２０ｃは、スイッチ素子２５と、スイッチ素子２６と、を含む。

【0032】

スイッチ素子２１と、スイッチ素子２３と、スイッチ素子２５とは、ハイサイドのスイッチ素子である。スイッチ素子２２と、スイッチ素子２４と、スイッチ素子２６とは、ローサイドのスイッチ素子である。

【0033】

スイッチ素子２１からスイッチ素子２６は、例えば、ＭＯＳＦＥＴであるが、これに限定されない。スイッチ素子２１からスイッチ素子２６は、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイス、ＩＧＢＴなどでも良い。

【0034】

スイッチ素子２１からスイッチ素子２６は、寄生ダイオード（ボディダイオード）を有する。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。寄生ダイオードに加えて、各トランジスタのドレインとソース間にダイオード素子を付加しても良い。

【0035】

スイッチ素子２１のソース端子は、スイッチ素子２２のドレイン端子に電気的に接続されている。スイッチ素子２１のドレイン端子は、スイッチ素子２３のドレイン端子に電気的に接続されている。スイッチ素子２２のソース端子は、スイッチ素子２４のソース端子に電気的に接続されている。

【0036】

スイッチ素子２３のソース端子は、スイッチ素子２４のドレイン端子に電気的に接続されている。スイッチ素子２３のドレイン端子は、スイッチ素子２５のドレイン端子に電気的に接続されている。スイッチ素子２４のソース端子は、スイッチ素子２６のソース端子に電気的に接続されている。

【0037】

スイッチ素子２５のソース端子は、スイッチ素子２６のドレイン端子に電気的に接続されている。

【0038】

スイッチ素子２１のソース端子と、スイッチ素子２２のドレイン端子との接続点Ｎ６は、第２ブリッジ回路２０の１個目の入力端子である。スイッチ素子２３のソース端子と、スイッチ素子２４のドレイン端子との接続点Ｎ７は、第２ブリッジ回路２０の２個目の入力端子である。スイッチ素子２５のソース端子と、スイッチ素子２６のドレイン端子との接続点Ｎ８は、第２ブリッジ回路２０の３個目の入力端子である。

【0039】

スイッチ素子２１のドレイン端子と、スイッチ素子２３のドレイン端子と、スイッチ素子２５のドレイン端子との接続点Ｎ９は、電源装置１００の一方の出力端子である。スイッチ素子２２のソース端子と、スイッチ素子２４のソース端子と、スイッチ素子２６のソース端子との接続点Ｎ１０は、電源装置１００の他方の出力端子である。

【0040】

接続点Ｎ９は、平滑化コンデンサ３の高電位側に電気的に接続されている。接続点Ｎ１０は、平滑化コンデンサ３の低電位側に電気的に接続されている。平滑化コンデンサ３の２次側電圧Ｖ２が、電源装置１００の出力電圧となる。

【0041】

平滑化コンデンサ３の高電位側は、負荷４の高電位側に電気的に接続されている。平滑化コンデンサ３の低電位側は、負荷４の低電位側に電気的に接続されている。

【0042】

リアクトル３１の一端は、接続点Ｎ３に電気的に接続されている。リアクトル３１の他端は、トランス部４０に電気的に接続されている。

【0043】

リアクトル３２の一端は、接続点Ｎ４に電気的に接続されている。リアクトル３２の他端は、トランス部４０に電気的に接続されている。

【0044】

リアクトル３３の一端は、接続点Ｎ５に電気的に接続されている。リアクトル３３の他端は、トランス部４０に電気的に接続されている。

【0045】

トランス部４０は、第１巻線と、第２巻線と、コアと、を含む。トランス部４０は、変圧器の一種である。

【0046】

図２は、第１実施形態に係るトランス部の構成例を示す図である。図２に示すように、トランス部４０は、トランス４０ａと、トランス４０ｂと、トランス４０ｃと、を含む。第１実施形態において、トランス部４０は、３相変圧器である。図２に示す例では、トランス部４０は、Ｙ結線方式の３相変圧器である。図２では、トランス部４０は、Ｙ結線方式の３相変圧器であるものとして示しているが、本開示はこれに限定されない。例えば、トランス部４０は、デルタ結線方式の３相変圧器であってもよい。

【0047】

トランス４０ａは、第１巻線４１ａと、第２巻線４２ａと、コア４３ａと、第１端子４４ａと、第２端子４５ａと、を含む。トランス４０ａは、Ｕ相のトランスである。

【0048】

第１巻線４１ａは、１次側の巻線である。第２巻線４２ａは、２次側の巻線である。第１巻線４１ａと、第２巻線４２ａとは、コア４３ａに巻かれている。第１巻線４１ａの一端は、第１端子４４ａに電気的に接続されている。第１端子４４ａは、リアクトル３１の他端に電気的に接続されている。第２巻線４２ａの一端は、第２端子４５ａに電気的に接続されている。第２端子４５ａは、接続点Ｎ６に電気的に接続されている。

【0049】

トランス４０ｂは、第１巻線４１ｂと、第２巻線４２ｂと、コア４３ｂと、第１端子４４ｂと、第２端子４５ｂと、を含む。トランス４０ｂは、Ｖ相のトランスである。

【0050】

第１巻線４１ｂは、１次側の巻線である。第２巻線４２ｂは、２次側の巻線である。第１巻線４１ｂと、第２巻線４２ｂとは、コア４３ｂに巻かれている。第１巻線４１ｂの一端は、第１端子４４ｂに電気的に接続されている。第１端子４４ｂは、リアクトル３２の他端に電気的に接続されている。第２巻線４２ｂの一端は、第２端子４５ｂに電気的に接続されている。第２端子４５ｂは、接続点Ｎ７に電気的に接続されている。

【0051】

トランス４０ｃは、第１巻線４１ｃと、第２巻線４２ｃと、コア４３ｃと、第１端子４４ｃと、第２端子４５ｃと、を含む。トランス４０ｃは、Ｗ相のトランスである。

【0052】

第１巻線４１ｃは、１次側の巻線である。第２巻線４２ｃは、２次側の巻線である。第１巻線４１ｃと、第２巻線４２ｃとは、コア４３ｃに巻かれている。第１巻線４１ｃの一端は、第１端子４４ｃに電気的に接続されている。第１端子４４ｃは、リアクトル３３の他端に電気的に接続されている。第２巻線４２ｃの一端は、第２端子４５ｃに電気的に接続されている。第２端子４５ｃは、接続点Ｎ８に電気的に接続されている。

【0053】

第１巻線４１ａの他端と、第１巻線４１ｂの他端と、第１巻線４１ｃの他端とは、それぞれ、電気的に接続されている。第２巻線４２ａの他端と、第２巻線４２ｂの他端と、第２巻線４２ｃの他端とは、それぞれ、電気的に接続されている。

【0054】

制御部５０は、第１ブリッジ回路１０および第２ブリッジ回路２０を制御する。制御部５０は、例えば、例えば、ディジタルＰＷＭ（Pulse Width Modulation）回路を内蔵したＤＳＰ（Digital Signal Processor）、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）などの情報処理装置と、ＲＡＭ（Random Access Memory）又はＲＯＭ（Read Only Memory）などの記憶装置とを有する。制御部５０は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等の集積回路により実現されてもよい。制御部５０は、ハードウェアと、ソフトウェアとの組み合わせで実現されてもよい。

【0055】

制御部５０は、１次側駆動パルスＰ１を第１ブリッジ回路１０に出力することで、スイッチ素子１１からスイッチ素子１６のオン状態とオフ状態とを切り替える。具体的には、制御部５０は、ハイレベルの１次側駆動パルスＰ１をスイッチ素子１１からスイッチ素子１６のゲート端子に出力することで、スイッチ素子１１からスイッチ素子１６をオン状態に切り替える。制御部５０は、ローレベルの１次側駆動パルスＰ１をスイッチ素子１１からスイッチ素子１６のゲート端子に出力することで、スイッチ素子１１からスイッチ素子１６をオフ状態に切り替える。

【0056】

制御部５０は、２次側駆動パルスＰ２を第２ブリッジ回路２０に出力することで、スイッチ素子２１からスイッチ素子２６のオン状態とオフ状態とを切り替える。具体的には、制御部５０は、ハイレベルの２次側駆動パルスＰ２をスイッチ素子２１からスイッチ素子２６のゲート端子に出力することで、スイッチ素子２１からスイッチ素子２６をオン状態に切り替える。制御部５０は、ローレベルの２次側駆動パルスＰ２をスイッチ素子２１からスイッチ素子２６のゲート端子に出力することで、スイッチ素子２１からスイッチ素子２６をオフ状態に切り替える。

【0057】

（比較例の入出力電流特性）
本実施形態の制御方法を説明する前に、比較例に係る電源装置の入出力電流特性について説明する。図３は、比較例に係る電源装置の入出力電流特性を説明するための図である。比較例に係る電源装置の構成は、図１に示す電源装置１００と同一である。

【0058】

図３において、横軸は位相差（度（ｄｅｇ．））であり、縦軸は１次側入出力電流（Ａ（アンペア））を示す。図３は、波形１０１と、波形１０２と、波形１０３とを示す。波形１０１は、周波数がｆ１、デューティ比が９５％の場合の入出力電流特性を示す波形である。波形１０２は、周波数がｆ１とは異なるｆ２、デューティ比が９５％の場合の入出力電流特性を示すグラフである。波形１０３は、周波数がｆ２、デューティ比が９０％の場合の入出力電流特性を示す波形である。

【0059】

波形１０１から波形１０３に示すように、比較例では、周波数を切り替えたり、デューティ比を切り替えたりすることにより、入出力電流特性は大きく変化する。例えば、周波数ｆ２、かつデューティ比９５％をターゲットに制御をチューニングすると、周波数ｆ１、かつデューティ比９５％の場合に応答が遅くなる。その逆で、周波数ｆ１、かつデューティ比９５％をターゲットに制御をチューニングすると、オーバーシュートが大きくなったり振動したりする。

【0060】

そこで、本実施形態では、電流指令、デューティ比、スイッチング周波数、１次側又は２次側電圧から、位相差を算出する。これにより、周波数およびデューティ比などの条件に依らず、動作特性が略同じになるので、応答の高速化と安定性の両立が可能となる。

【0061】

［制御部の構成例］
図４を用いて、第１実施形態に係る制御部の構成例について説明する。図４は、第１実施形態に係る制御部の構成例を示す図である。

【0062】

図４に示すように、制御部５０は、減算器５１と、制御信号算出部５２と、位相差算出部５３と、駆動パルス生成部５４と、１次側パルス駆動部５５と、２次側パルス駆動部５６と、を含む。

【0063】

以下では、制御部５０は、第２ブリッジ回路２０からの出力電圧を制御する場合の処理について説明する。

【0064】

減算器５１は、第２ブリッジ回路２０に指令された電圧指令値Ｖ_ｒｅｆと、第２ブリッジ回路２０が実際に出力している２次側電圧Ｖ２とに基づいて、電圧指令値Ｖ_ｒｅｆから２次側電圧Ｖ２を減算した信号Ｓ１１を算出する。減算器５１は、算出した信号Ｓ１１を制御信号算出部５２に出力する。

【0065】

制御信号算出部５２は、信号Ｓ１１に基づいて、電流指令信号ｉ_ｒｅｆを算出する。制御信号算出部５２は、例えば、信号Ｓ１１に基づいて、ＰＩＤ（比例積分微分）演算などを実行して、電流指令信号ｉ_ｒｅｆを算出する。制御信号算出部５２は、算出した電流指令信号ｉ_ｒｅｆを位相差算出部５３に出力する。

【0066】

位相差算出部５３は、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、および第２ブリッジ回路２０からの２次側電圧Ｖ２に基づいて、１次側の第１駆動パルスと、２次側の第２駆動パルスとの間の位相差を制御するための位相差制御信号を所定の制御式に従って算出する。第１実施形態では、下記の式（１）に従って、位相差φを算出する。位相差φは、位相差制御信号の一種である。

【0067】

【数1】

【0068】

Ｌは、図１における、リアクトル３１からリアクトル３３のインダクタンス値と、トランス部４０の漏れインダクタンス値とを含めたインダクタンス値である。Ｋは、図１における、トランス部４０の１次側の巻き数と、２次側の巻き数との比である。式（１）は、図１に示す電源装置１００の固有の制御式である。

【0069】

位相差算出部５３は、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋを、式（１）に代入することで、位相差φを直接的に算出する。位相差算出部５３は、算出した位相差φを駆動パルス生成部５４に出力する。

【0070】

駆動パルス生成部５４は、ディジタルＰＷＭ回路が例示される。駆動パルス生成部５４は、制御式に従って算出された位相差φに基づいて、１次側パルス信号Ｓ１２を１次側パルス駆動部５５に出力し、２次側パルス信号Ｓ１３を２次側パルス駆動部５６に出力する。

【0071】

１次側パルス駆動部５５は、１次側パルス信号Ｓ１２の電圧レベルを変換した１次側駆動パルスＰ１を第１ブリッジ回路１０に出力する。すなわち、第１ブリッジ回路１０は、制御式に従って算出された位相差φに基づく、１次側パルス信号Ｓ１２により駆動される。

【0072】

２次側パルス駆動部５６は、２次側パルス信号Ｓ１３の電圧レベルを変換した２次側駆動パルスＰ２を第２ブリッジ回路２０に出力する。すなわち、第２ブリッジ回路２０は、制御式に従って算出された位相差φに基づく、２次側パルス信号Ｓ１３により駆動される。

【0073】

（第１実施形態の入出力電流特性）
図５を用いて、第１実施形態に係る電源装置の入出力電流特性について説明する。図５は、第１実施形態に係る電源装置の入出力電流特性を説明するための図である。

【0074】

図５において、横軸は制御指令（電流指令信号）（Ａ）であり、縦軸は１次側入出力電流（Ａ）を示す。図５は、波形２０１と、波形２０２と、波形２０３とを示す。波形２０１は、周波数がｆ１、デューティ比が９５％の場合の入出力電流特性を示す波形である。波形２０２は、周波数がｆ１とは異なるｆ２、デューティ比が９５％の場合の入出力電流特性を示すグラフである。波形２０３は、周波数がｆ２、デューティ比が９０％の場合の入出力電流特性を示す波形である。

【0075】

図５に示すように、波形２０１から波形２０３は、電流指令信号ｉ_ｒｅｆが－１０（Ａ）から１０（Ａ）の範囲において、１次側入出力電流（Ａ）の値が略一致している。本実施形態では、位相差φは、所定の制御式により算出されるため、スイッチング周波数ｆ_ｓｗ及び２次側電圧Ｖ２が電源装置１００に与える影響を補正することができる。

【0076】

第１実施形態は、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋから直接的に算出された位相差φに基づいて、第１ブリッジ回路１０および第２ブリッジ回路２０を駆動させる。これにより、第１実施形態は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【0077】

［第２実施形態］
［制御部の構成例］
図６を用いて、第２実施形態に係る制御部の構成例について説明する。図６は、第２実施形態に係る制御部の構成例を示す図である。

【0078】

図６に示すように、制御部５０Ａは、減算器５１と、制御信号算出部５２と、位相差算出部５３Ａと、駆動パルス生成部５４Ａと、１次側パルス駆動部５５Ａと、２次側パルス駆動部５６Ａと、を含む。

【0079】

第２実施形態は、位相差算出部５３Ａが位相差を算出するために使用する制御式が、図４に示す位相差算出部５３と異なる。第２実施形態では、位相差算出部５３Ａは、位相差に相当するＰＷＭのクロック周波数のシフト量を直接算出する。

【0080】

位相差算出部５３Ａは、電流指令信号ｉ_ｒｅｆ、クロック周波数ｆ_ｃｌｋ、および２次側電圧Ｖ２に基づいて、１次側駆動パルスＰ１と、２次側駆動パルスＰ２との間のクロック周波数ｆ_ｃｌｋのシフト量δ_ｃｎｔを所定の制御式に従って算出する。第２実施形態では、下記の式（２）に従って、シフト量δ_ｃｎｔを算出する。式（２）は、図１に示す電源装置１００の固有の制御式である。シフト量δ_ｃｎｔは、位相差制御信号の一種である。

【0081】

【数2】

【0082】

位相差算出部５３Ａは、電流指令信号ｉ_ｒｅｆ、クロック周波数ｆ_ｃｌｋ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋを、式（２）に代入することで、シフト量δ_ｃｎｔを直接的に算出する。位相差算出部５３Ａは、算出したシフト量δ_ｃｎｔを駆動パルス生成部５４Ａに出力する。

【0083】

駆動パルス生成部５４は、制御式に従って算出されたシフト量δ_ｃｎｔに基づいて、１次側パルス信号Ｓ１２Ａを１次側パルス駆動部５５Ａに出力し、２次側パルス信号Ｓ１３Ａを２次側パルス駆動部５６Ａに出力する。

【0084】

１次側パルス駆動部５５Ａは、１次側パルス信号Ｓ１２Ａの電圧レベルを変換した１次側駆動パルスＰ１Ａを第１ブリッジ回路１０に出力する。すなわち、第１ブリッジ回路１０は、制御式に従って算出されたシフト量δ_ｃｎｔに基づく、１次側パルス信号Ｓ１２Ａにより駆動される。

【0085】

２次側パルス駆動部５６Ａは、２次側パルス信号Ｓ１３Ａの電圧レベルを変換した２次側駆動パルスＰ２Ａを第２ブリッジ回路２０に出力する。すなわち、第２ブリッジ回路２０は、制御式に従って算出されたシフト量δ_ｃｎｔに基づく、２次側パルス信号Ｓ１３Ａにより駆動される。

【0086】

第２実施形態は、電流指令信号ｉ_ｒｅｆ、クロック周波数ｆ_ｃｌｋ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋから直接的に算出されたシフト量δ_ｃｎｔに基づいて、第１ブリッジ回路１０および第２ブリッジ回路２０を駆動させる。これにより、第２実施形態は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【0087】

［第３実施形態］
［制御部の構成例］
図７を用いて、第３実施形態に係る制御部の構成例について説明する。図７は、第３実施形態に係る制御部の構成例を示す図である。

【0088】

図７に示すように、制御部５０Ｂは、減算器５１と、制御信号算出部５２と、位相差算出部５３Ｂと、駆動パルス生成部５４Ｂと、１次側パルス駆動部５５Ｂと、２次側パルス駆動部５６Ｂと、周波数算出部５７と、デューティ比算出部５８と、を含む。第３実施形態では、２次側駆動パルスのデューティ比を加味して、位相差算出部５３Ｂは、位相差φを直接算出する。

【0089】

制御信号算出部５２は、信号Ｓ１１に基づいて、ＰＩＤ演算などで算出した電流指令信号ｉ_ｒｅｆを位相差算出部５３Ｂ、周波数算出部５７、およびデューティ比算出部５８に出力する。

【0090】

周波数算出部５７は、スイッチング周波数ｆ_ｓｗを算出する。周波数算出部５７は、例えば、第１ブリッジ回路１０の１次側電圧Ｖ１と、第２ブリッジ回路２０の２次側電圧Ｖ２と、電流指令信号ｉ_ｒｅｆとに基づいて、スイッチング周波数ｆ_ｓｗを算出する。周波数算出部５７は、例えば、算出したスイッチング周波数ｆ_ｓｗを、位相差算出部５３Ｂおよび駆動パルス生成部５４Ｂに出力する。

【0091】

デューティ比算出部５８は、デューティ比ｄを算出する。デューティ比算出部５８は、例えば、第１ブリッジ回路１０の１次側電圧Ｖ１と、第２ブリッジ回路２０の２次側電圧Ｖ２と、電流指令信号ｉ_ｒｅｆとに基づいて、デューティ比ｄを算出する。デューティ比算出部５８は、例えば、算出したデューティ比ｄを、位相差算出部５３Ｂおよび駆動パルス生成部５４Ｂに出力する。

【0092】

位相差算出部５３Ｂは、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、デューティ比ｄ、および２次側電圧Ｖ２に基づいて、１次側の第１駆動パルスと、２次側の第２駆動パルスとの間の位相差φを制御するための位相差制御信号を所定の制御式に従って算出する。第３実施形態では、下記の式（３）に従って、位相差φを算出する。式（３）は、図１に示す電源装置１００の固有の式である。

【0093】

【数3】

【0094】

位相差算出部５３Ｂは、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、デューティ比ｄ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋを、式（３）に代入することで、位相差φを直接的に算出する。位相差算出部５３Ｂは、算出した位相差φを駆動パルス生成部５４Ｂに出力する。

【0095】

駆動パルス生成部５４Ｂは、式（３）に従って算出された位相差φ、スイッチング周波数ｆ_ｓｗ、およびデューティ比ｄに基づいて、１次側パルス信号Ｓ１２Ｂを１次側パルス駆動部５５Ｂに出力し、２次側パルス信号Ｓ１３Ｂを２次側パルス駆動部５６Ｂに出力する。

【0096】

１次側パルス駆動部５５Ｂは、１次側パルス信号Ｓ１２Ｂの電圧レベルを変換した１次側駆動パルスＰ１Ｂを第１ブリッジ回路１０に出力する。すなわち、第１ブリッジ回路１０は、式（３）に従って算出された位相差φに基づく、１次側パルス信号Ｓ１２Ｂにより駆動される。

【0097】

２次側パルス駆動部５６Ｂは、２次側パルス信号Ｓ１３Ｂの電圧レベルを変換した２次側駆動パルスＰ２Ｂを第２ブリッジ回路２０に出力する。すなわち、第２ブリッジ回路２０は、式（３）に従って算出された位相差φに基づく、２次側パルス信号Ｓ１３Ｂにより駆動される。

【0098】

第３実施形態は、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、デューティ比ｄ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋから直接的に算出された位相差φに基づいて、第１ブリッジ回路１０および第２ブリッジ回路２０を駆動させる。これにより、第３実施形態は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【0099】

［第４実施形態］
［制御部の構成例］
図８を用いて、第４実施形態に係る制御部の構成例について説明する。図８は、第４実施形態に係る制御部の構成例を示す図である。

【0100】

図８に示すように、制御部５０Ｃは、減算器５１と、制御信号算出部５２と、位相差算出部５３Ｃと、駆動パルス生成部５４Ｃと、１次側パルス駆動部５５Ｃと、２次側パルス駆動部５６Ｃと、周波数算出部５７と、デューティ比算出部５８と、を備える。

【0101】

第４実施形態は、位相差算出部５３Ｃが位相差を算出するために使用する制御式が、図７に示す位相差算出部５３Ｂと異なる。第４実施形態では、位相差算出部５３Ｃは、位相差に相当するＰＷＭのクロック周波数のシフト量を直接算出する。

【0102】

本実施形態では、周波数算出部５７は、算出したスイッチング周波数ｆ_ｓｗを、駆動パルス生成部５４Ｃに出力する。

【0103】

位相差算出部５３Ｃは、電流指令信号ｉ_ｒｅｆ、クロック周波数ｆ_ｃｌｋ、デューティ比ｄ、および２次側電圧Ｖ２に基づいて、クロック周波数ｆ_ｃｌｋのシフト量δ_ｃｎｔを所定の制御式に従って算出する。第４実施形態では、下記の式（４）に従って、シフト量δ_ｃｎｔを算出する。式（４）は、電源装置１００の固有の式である。

【0104】

【数4】

【0105】

位相差算出部５３Ｃは、電流指令信号ｉ_ｒｅｆ、クロック周波数ｆ_ｃｌｋ、デューティ比ｄ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋを、式（４）に代入することで、シフト量δ_ｃｎｔを直接的に算出する。位相差算出部５３Ｃは、算出したシフト量δ_ｃｎｔを駆動パルス生成部５４Ｃに出力する。

【0106】

駆動パルス生成部５４Ｃは、式（４）に従って算出されたシフト量δ_ｃｎｔに基づいて、１次側パルス信号Ｓ１２Ａを１次側パルス駆動部５５Ｃに出力し、２次側パルス信号Ｓ１３Ａを２次側パルス駆動部５６Ｃに出力する。

【0107】

１次側パルス駆動部５５Ｃは、１次側パルス信号Ｓ１２Ｃの電圧レベルを変換した１次側駆動パルスＰ１Ｃを第１ブリッジ回路１０に出力する。すなわち、第１ブリッジ回路１０は、式（４）に従って算出されたシフト量δ_ｃｎｔに基づく、１次側パルス信号Ｓ１２Ｃにより駆動される。

【0108】

２次側パルス駆動部５６Ｃは、２次側パルス信号Ｓ１３Ｃの電圧レベルを変換した２次側駆動パルスＰ２Ｃを第２ブリッジ回路２０に出力する。すなわち、第２ブリッジ回路２０は、制御式に従って算出されたシフト量δ_ｃｎｔに基づく、２次側パルス信号Ｓ１３Ｃにより駆動される。

【0109】

第４実施形態は、電流指令信号ｉ_ｒｅｆ、クロック周波数ｆ_ｃｌｋ、デューティ比ｄ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋから直接的に算出されたシフト量δ_ｃｎｔに基づいて、第１ブリッジ回路１０および第２ブリッジ回路２０を駆動させる。これにより、第４実施形態は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【0110】

［第５実施形態］
［制御部の構成例］
図９を用いて、第５実施形態に係る制御部の構成例について説明する。図９は、第５実施形態に係る制御部の構成例を示す図である。

【0111】

図９に示すように、制御部５０Ｄは、減算器５１Ｄと、制御信号算出部５２Ｄと、位相差算出部５３Ｄと、駆動パルス生成部５４Ｄと、１次側パルス駆動部５５Ｄと、２次側パルス駆動部５６Ｄと、周波数算出部５７と、デューティ比算出部５８と、を備える。

【0112】

第５実施形態では、入出力電流に基づいて、位相差を算出する。以下では、１次側の入出力電流に基づいて、位相差を算出する例について説明する。

【0113】

減算器５１Ｄは、第１ブリッジ回路１０に指令された電流指令値ｉ_１ｒｅｆと、第１ブリッジ回路１０が実際に入出力している入出力電流ｉ_１とに基づいて、電流指令値ｉ_１ｒｅｆから入出力電流ｉ_１を減算した信号Ｓ１４を算出する。減算器５１Ｄは、算出した信号Ｓ１４を制御信号算出部５２Ｄに出力する。

【0114】

制御信号算出部５２Ｄは、信号Ｓ１４に基づいて、電流指令信号ｉ_ｒｅｆを算出する。制御信号算出部５２Ｄは、例えば、信号Ｓ１４に基づいて、ＰＩＤ演算などを実行して、電流指令信号ｉ_ｒｅｆを算出する。制御信号算出部５２Ｄは、電流指令信号ｉ_ｒｅｆを位相差算出部５３Ｄ、周波数算出部５７、およびデューティ比算出部５８に出力する。

【0115】

位相差算出部５３Ｄから２次側パルス駆動部５６Ｄは、それぞれ、図７に示す位相差算出部５３Ｂから２次側パルス駆動部５６Ｂと同一なので、説明を省略する。

【0116】

第５実施形態は、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、デューティ比ｄ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋから直接的に算出された位相差φに基づいて、第１ブリッジ回路１０および第２ブリッジ回路２０を駆動させる。これにより、第５実施形態は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【0117】

なお、第５実施形態は、１次側の入出力電流に基づいた制御例を説明したが、本発明はこれに限定されない。本開示は、２次側の入出力電流に基づいた制御にも利用することができる。この場合、位相差算出部５３Ｄは、式（３）に含まれる２次側電圧Ｖ２を１次側電圧Ｖ１に置き換えて、位相差φを算出するようにすればよい。

【0118】

［第６実施形態］
［制御部の構成例］
図１０を用いて、第６実施形態に係る制御部の構成例について説明する。図１０は、第６実施形態に係る制御部の構成例を示す図である。

【0119】

図１０に示すように、制御部５０Ｅは、減算器５１Ｅと、制御信号算出部５２Ｅと、位相差算出部５３Ｅと、駆動パルス生成部５４Ｅと、１次側パルス駆動部５５Ｅと、２次側パルス駆動部５６Ｅと、周波数算出部５７と、デューティ比算出部５８と、を備える。

【0120】

第６実施形態では、入出力電流に基づいて、クロック周波数のシフト量を直接算出する。以下では、１次側の入出力電流に基づいて、クロック周波数のシフト量を直接算出する例について説明する。

【0121】

減算器５１Ｅおよび制御信号算出部５２Ｅは、それぞれ、図９に示す減算器５１Ｄおよび制御信号算出部５２Ｄと同一なので、説明を省略する。

【0122】

位相差算出部５３Ｅから２次側パルス駆動部５６Ｅは、それぞれ、位相差算出部５３Ｄから２次側パルス駆動部５６Ｄと同じなので、説明を省略する。

【0123】

第６実施形態は、電流指令信号ｉ_ｒｅｆ、スイッチング周波数ｆ_ｓｗ、デューティ比ｄ、２次側電圧Ｖ２、インダクタンス値Ｌ、および巻き数比Ｋから直接的に算出された位相差φに基づいて、第１ブリッジ回路１０および第２ブリッジ回路２０を駆動させる。これにより、第６実施形態は、ＤＡＢコンバータの応答の高速化と安定動作の両立を可能にすることができる。

【0124】

なお、第６実施形態は、１次側の入出力電流に基づいた制御例を説明したが、本発明はこれに限定されない。本開示は、２次側の入出力電流に基づいた制御にも利用することができる。この場合、位相差算出部５３Ｅは、式（４）に含まれる２次側電圧Ｖ２を１次側電圧Ｖ１に置き換えて、位相差φを算出するようにすればよい。

【0125】

以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

【符号の説明】

【0126】

１ 電源
２，３ 平滑化コンデンサ
４ 負荷
１０ 第１ブリッジ回路
２０ 第２ブリッジ回路
１０ａ，２０ａ 第１アーム
１０ｂ，２０ｂ 第２アーム
１０ｃ，２０ｃ 第３アーム
１１，１２，１３，１４，１５，１６，２１，２２，２３，２４，２５，２６ スイッチ素子
３１，３２，３３ リアクトル
４０ トランス部
４０ａ，４０ｂ，４０ｃ トランス
４１ａ，４１ｂ，４１ｃ 第１巻線
４２ａ，４２ｂ，４２ｃ 第２巻線
４３ａ，４３ｂ，４３ｃ コア
４４ａ，４４ｂ，４４ｃ 第１端子
４５ａ，４５ｂ，４５ｃ 第２端子
５０ 制御部
５１，５１Ｄ 減算器
５２，５２Ｄ，５２Ｅ 制御信号算出部
５３，５３Ａ，５３Ｂ，５３Ｃ，５３Ｄ，５３Ｅ 位相差算出部
５４，５４Ａ，５４Ｂ，５４Ｃ，５４Ｄ，５４Ｅ 駆動パルス生成部
５５，５５Ａ，５５Ｂ，５５Ｃ，５５Ｄ，５５Ｅ １次側パルス駆動部
５６，５６Ａ，５６Ｂ，５６Ｃ，５６Ｄ，５６Ｅ ２次側パルス駆動部
５７ 周波数算出部
５８ デューティ比算出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】