知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023180904
(43)【公開日】2023-12-21
(54)【発明の名称】半導体装置及び半導体装置の製造方法
(51)【国際特許分類】
H01L 21/28 20060101AFI20231214BHJP
H01L 21/768 20060101ALI20231214BHJP
H10B 43/27 20230101ALI20231214BHJP
H10B 41/27 20230101ALI20231214BHJP
H01L 21/336 20060101ALI20231214BHJP
H01L 29/786 20060101ALI20231214BHJP
【ＦＩ】
H01L21/28 301R
H01L21/28 301B
H01L21/90 D
H01L21/90 L
H01L27/11582
H01L27/11556
H01L29/78 371
H01L29/78 626A
H01L29/78 618B
H01L29/78 613B
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2022094583
(22)【出願日】2022-06-10
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】株柳 翔一
(72)【発明者】
【氏名】杉崎 剛
(72)【発明者】
【氏名】藤井 章輔
【テーマコード（参考）】
4M104
5F033
5F083
5F101
5F110
【Ｆターム（参考）】
4M104AA03
4M104BB04
4M104BB05
4M104BB06
4M104BB07
4M104BB09
4M104BB16
4M104BB34
4M104BB36
4M104DD08
5F033GG01
5F033JJ11
5F033JJ19
5F033PP15
5F033RR04
5F083EP02
5F083EP18
5F083EP22
5F083EP42
5F083ER03
5F083ER09
5F083ER14
5F083ER19
5F083ER22
5F083GA09
5F083HA02
5F083JA03
5F083JA05
5F083JA19
5F083JA37
5F083JA39
5F083KA01
5F083KA05
5F083LA12
5F083LA16
5F083MA06
5F083MA16
5F083PR03
5F083PR04
5F083PR05
5F083PR21
5F083PR22
5F083PR40
5F101BA02
5F101BA46
5F101BB02
5F101BC02
5F101BD16
5F101BD34
5F101BE07
5F101BH02
5F101BH14
5F101BH15
5F110AA04
5F110AA06
5F110BB08
5F110CC09
5F110EE01
5F110EE02
5F110EE03
5F110EE04
5F110EE08
5F110EE09
5F110EE14
5F110EE44
5F110EE45
5F110FF02
5F110FF03
5F110FF28
5F110FF29
5F110GG01
5F110GG42
5F110GG43
5F110HK01
5F110HK02
5F110HK03
5F110HK04
5F110HK08
5F110HK09
5F110HK33
5F110HK34
(57)【要約】
【課題】半導体装置の性能を向上させる。
【解決手段】実施形態の半導体装置は、第１導電体、第１酸化物半導体、第１絶縁体、第２導電体、第３導電体、及び第４導電体を備える。第１酸化物半導体は、一端が第１導電体と接し、第１導電体の表面と交差する第１方向に延びる。第１絶縁体は、第１酸化物半導体の側面を囲う。第２導電体は、第１酸化物半導体と共に第１絶縁体を挟む。第３導電体は、第１酸化物半導体の他端と接する。第４導電体は、第１方向と交差する第２方向に延び、且つ第１絶縁体の反対側において第２導電体と接する。第２導電体の材料は、第４導電体の材料よりも大きい仕事関数を有する。
【選択図】図３
【解決手段】実施形態の半導体装置は、第１導電体、第１酸化物半導体、第１絶縁体、第２導電体、第３導電体、及び第４導電体を備える。第１酸化物半導体は、一端が第１導電体と接し、第１導電体の表面と交差する第１方向に延びる。第１絶縁体は、第１酸化物半導体の側面を囲う。第２導電体は、第１酸化物半導体と共に第１絶縁体を挟む。第３導電体は、第１酸化物半導体の他端と接する。第４導電体は、第１方向と交差する第２方向に延び、且つ第１絶縁体の反対側において第２導電体と接する。第２導電体の材料は、第４導電体の材料よりも大きい仕事関数を有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１導電体と、
一端が前記第１導電体と接し、前記第１導電体の表面と交差する第１方向に延びる第１酸化物半導体と、
前記第１酸化物半導体の側面を囲う第１絶縁体と、
前記第１酸化物半導体と共に前記第１絶縁体を挟む第２導電体と、
前記第１酸化物半導体の他端と接する第３導電体と、
前記第１方向と交差する第２方向に延び、且つ前記第１絶縁体の反対側において前記第２導電体と接する第４導電体と、
を備え、
前記第２導電体の材料は、前記第４導電体の材料よりも大きい仕事関数を有する、
半導体装置。
一端が前記第１導電体と接し、前記第１導電体の表面と交差する第１方向に延びる第１酸化物半導体と、
前記第１酸化物半導体の側面を囲う第１絶縁体と、
前記第１酸化物半導体と共に前記第１絶縁体を挟む第２導電体と、
前記第１酸化物半導体の他端と接する第３導電体と、
前記第１方向と交差する第２方向に延び、且つ前記第１絶縁体の反対側において前記第２導電体と接する第４導電体と、
を備え、
前記第２導電体の材料は、前記第４導電体の材料よりも大きい仕事関数を有する、
半導体装置。
【請求項2】
前記第２導電体は、上面視で前記第１絶縁体の外周全体を囲う、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項3】
前記第２導電体は、略均一な厚さで前記第１絶縁体を囲う、
請求項２に記載の半導体装置。
請求項２に記載の半導体装置。
【請求項4】
前記第４導電体は、前記第２導電体よりも高い電気伝導度を有する、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項5】
前記第２導電体は、Ｍｏ、Ｎｉ、Ｃｕ、Ｃｏ、Ｓｅ、ＴａＣ、Ｐｄ、Ａｕ、Ｉｒ、Ｐｔ、Ｒｅ、ＲｕＯ２、ＩｎＳｎＯ、ＳｂＳｎＯ、ＷＯ、ＲｈＯ、ＯｓＯ、ＩｒＯ、ＳｒＲｕＯ、ＬａＲｈＯ、ＳｒＭｏＯ、ＬａＴｉＯ、Ｐ型Ｓｉ、及びＰ型Ｇｅの何れかを含む、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項6】
前記第４導電体は、Ｗ、Ｃｕ、Ｍｏ、Ｒｕ、Ｒｈ、Ｃｏ、ＡｌＣｕ、ＮｉＡｌ、及びＲｕＡｌの何れかを含む、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項7】
前記第２導電体は、４．８ｅＶよりも大きい仕事関数を有する、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項8】
前記第４導電体は、上面視で前記第２導電体の外周全体を囲う部分を更に有する、
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項9】
第１導電体上に第１絶縁体、第２導電体、及び第２絶縁体を順に形成することと、
前記第１導電体の上面と、前記第１絶縁体、前記第２導電体、及び前記第２絶縁体の側面とが露出するホールを形成することと、
前記ホールから、前記第２導電体の一部をエッチングすることと、
前記エッチングされた部分に第３導電体を形成することと、
前記ホールに、犠牲部材を埋め込むことと、
前記第２絶縁体を除去し、前記第２導電体上に保護部材を塗布することと、
前記保護部材が塗布された領域及びその下方以外の部分において前記第２導電体をエッチングすることと、
前記第２導電体上に第３絶縁体を形成することと、
前記犠牲部材を除去した領域に酸化物半導体を含むピラーを形成することと、
を備え、
前記第３導電体は、前記ピラーの側面と接し、
前記第２導電体は、第１方向に延び、且つ前記ピラーの反対側において前記第３導電体と接し、
前記第３導電体の材料は、前記第２導電体の材料よりも大きい仕事関数を有する、
半導体装置の製造方法。
前記第１導電体の上面と、前記第１絶縁体、前記第２導電体、及び前記第２絶縁体の側面とが露出するホールを形成することと、
前記ホールから、前記第２導電体の一部をエッチングすることと、
前記エッチングされた部分に第３導電体を形成することと、
前記ホールに、犠牲部材を埋め込むことと、
前記第２絶縁体を除去し、前記第２導電体上に保護部材を塗布することと、
前記保護部材が塗布された領域及びその下方以外の部分において前記第２導電体をエッチングすることと、
前記第２導電体上に第３絶縁体を形成することと、
前記犠牲部材を除去した領域に酸化物半導体を含むピラーを形成することと、
を備え、
前記第３導電体は、前記ピラーの側面と接し、
前記第２導電体は、第１方向に延び、且つ前記ピラーの反対側において前記第３導電体と接し、
前記第３導電体の材料は、前記第２導電体の材料よりも大きい仕事関数を有する、
半導体装置の製造方法。
【請求項10】
前記第３導電体は、上面視で前記ピラーの外周全体を囲う、
請求項９に記載の半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法。
【請求項11】
前記第３導電体は、Ｍｏ、Ｎｉ、Ｃｕ、Ｃｏ、Ｓｅ、ＴａＣ、Ｐｄ、Ａｕ、Ｉｒ、Ｐｔ、Ｒｅ、ＲｕＯ２、ＩｎＳｎＯ、ＳｂＳｎＯ、ＷＯ、ＲｈＯ、ＯｓＯ、ＩｒＯ、ＳｒＲｕＯ、ＬａＲｈＯ、ＳｒＭｏＯ、ＬａＴｉＯ、Ｐ型Ｓｉ、及びＰ型Ｇｅの何れかを含む、
請求項９に記載の半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法。
【請求項12】
前記第２導電体は、Ｗ、Ｃｕ、Ｍｏ、Ｒｕ、Ｒｈ、Ｃｏ、ＡｌＣｕ、ＮｉＡｌ、及びＲｕＡｌの何れかを含む、
請求項９に記載の半導体装置の製造方法。
請求項９に記載の半導体装置の製造方法。
【請求項13】
第１導電体と、
一端が前記第１導電体と接し、前記第１導電体の表面と交差する第１方向に延びる第１酸化物半導体と、
前記第１酸化物半導体の側面を囲う第１絶縁体と、
前記第１方向と交差する第２方向に延び、前記第１酸化物半導体と共に前記第１絶縁体を挟む第２導電体と、
前記第１酸化物半導体の他端と接する第２酸化物半導体と、
前記第２酸化物半導体上の第３導電体と、
を備え、
前記第２酸化物半導体は、上面視で前記第１酸化物半導体よりも広く設けられる、
半導体装置。
一端が前記第１導電体と接し、前記第１導電体の表面と交差する第１方向に延びる第１酸化物半導体と、
前記第１酸化物半導体の側面を囲う第１絶縁体と、
前記第１方向と交差する第２方向に延び、前記第１酸化物半導体と共に前記第１絶縁体を挟む第２導電体と、
前記第１酸化物半導体の他端と接する第２酸化物半導体と、
前記第２酸化物半導体上の第３導電体と、
を備え、
前記第２酸化物半導体は、上面視で前記第１酸化物半導体よりも広く設けられる、
半導体装置。
【請求項14】
前記第２酸化物半導体及び前記第３導電体は、前記第１方向及び前記第２方向と交差する第３方向に延びる、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【請求項15】
前記第２酸化物半導体と前記第１酸化物半導体との間に形成されるショットキー障壁は、前記第２酸化物半導体と前記第３導電体との間に形成されるショットキー障壁よりも小さい、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【請求項16】
前記第１酸化物半導体は、前記第２酸化物半導体と同じ材料である、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【請求項17】
前記第１酸化物半導体は、Ｉｎ、Ｚｎ、Ｓｎのうち少なくとも１つを含む、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【請求項18】
前記第２酸化物半導体と前記第３導電体との間に、第４導電体を更に備え、
前記第３導電体はＷを含み、
前記第４導電体は、ＩＴＯ及び前記第１酸化物半導体とは異なる酸化物半導体の何れかを含む、
請求項１３に記載の半導体装置。
前記第３導電体はＷを含み、
前記第４導電体は、ＩＴＯ及び前記第１酸化物半導体とは異なる酸化物半導体の何れかを含む、
請求項１３に記載の半導体装置。
【請求項19】
前記第１酸化物半導体の上部は、前記第１酸化物半導体の下部と比較して太く、
前記第１酸化物半導体の上部の側面の延長上に、前記第１酸化物半導体の下部の側面が位置しない、
請求項１３に記載の半導体装置。
前記第１酸化物半導体の上部の側面の延長上に、前記第１酸化物半導体の下部の側面が位置しない、
請求項１３に記載の半導体装置。
【請求項20】
前記第２酸化物半導体は、前記第３導電体の底面及び側面に設けられる、
請求項１３に記載の半導体装置。
請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体装置は、様々な電子機器に用いられている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１５－１０９４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体装置の性能を向上させる。
【課題を解決するための手段】
【0005】
実施形態の半導体装置は、第１導電体、第１酸化物半導体、第１絶縁体、第２導電体、第３導電体、及び第４導電体を備える。第１酸化物半導体は、一端が第１導電体と接し、第１導電体の表面と交差する第１方向に延びる。第１絶縁体は、第１酸化物半導体の側面を囲う。第２導電体は、第１酸化物半導体と共に第１絶縁体を挟む。第３導電体は、第１酸化物半導体の他端と接する。第４導電体は、第１方向と交差する第２方向に延び、且つ第１絶縁体の反対側において第２導電体と接する。第２導電体の材料は、第４導電体の材料よりも大きい仕事関数を有する。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一の参照符号を付され、繰返しの説明は省略される場合がある。略同一の機能及び構成を有する複数の構成要素が相互に区別されるために、参照符号の末尾にさらなる数字又は文字が付される場合がある。
【0008】
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。したがって、具体的な厚みや寸法は以下の説明を参酌して判断されるべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。また、或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定しない。
【0009】
本明細書において「実質的に同じ」「略同じ」「略均一」は、同じであることを意図されているものの、製造技術及び（又は）測定技術の限界に起因して完全に同一ではないとともに誤差を許容することを指す。
【0010】
［１］第１実施形態
以下では、第１実施形態に係る半導体装置１００について説明される。
以下では、第１実施形態に係る半導体装置１００について説明される。
【0011】
［１－１］構成（構造）
以下では、第１実施形態に係る半導体装置１００の構造の一例について説明される。尚、以下の説明では、Ｘ軸、Ｙ軸、Ｚ軸からなる直交座標系が使用される。以下の記述において、「下」との記述及びその派生語並びに関連語は、Ｚ軸上のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、Ｚ軸上のより大きい座標の位置を指す。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。断面図では、図を見易くするために絶縁体層（層間絶縁膜）、基板ＳＵ、配線、コンタクト等の構成要素が適宜省略されている。
以下では、第１実施形態に係る半導体装置１００の構造の一例について説明される。尚、以下の説明では、Ｘ軸、Ｙ軸、Ｚ軸からなる直交座標系が使用される。以下の記述において、「下」との記述及びその派生語並びに関連語は、Ｚ軸上のより小さい座標の位置を指し、「上」との記述及びその派生語並びに関連語は、Ｚ軸上のより大きい座標の位置を指す。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。断面図では、図を見易くするために絶縁体層（層間絶縁膜）、基板ＳＵ、配線、コンタクト等の構成要素が適宜省略されている。
【0012】
図１は、第１実施形態に係る半導体装置１００の構成例を示す斜視図である。半導体装置１００は、図１に示されるように、基板ＳＵ、下部電極ＢＥ、上部電極ＴＥ、ゲート電極ＧＥ、及びピラーＰＩを備える。下部電極ＢＥは、例えば基板ＳＵの上方に設けられる。上部電極ＴＥは、下部電極ＢＥの上方に設けられる。ゲート電極ＧＥは、下部電極ＢＥと上部電極ＴＥとの間に設けられる。ピラーＰＩは、例えばＺ軸に沿って延びる柱状に設けられる。ピラーＰＩの側面は、ゲート電極ＧＥに接している。ピラーＰＩの下端は下部電極ＢＥに電気的に接続され、ピラーＰＩの上端は上部電極ＴＥに電気的に接続される。
【0013】
半導体装置１００は、トランジスタとして機能する。下部電極ＢＥ及び上部電極ＴＥのそれぞれは、半導体装置１００のソース電極又はドレイン電極として機能する。ゲート電極ＧＥは、半導体装置１００のゲート電極として機能する。ピラーＰＩは、半導体装置１００の電流経路（チャネル）として機能する。このように、半導体装置１００は、下部電極ＢＥと上部電極ＴＥとの間において、Ｚ軸に沿って延びるピラーＰＩを介した電流が流れることから、縦型トランジスタと称される場合がある。
【0014】
図２は、第１実施形態に係る半導体装置１００の断面構造の一例を示す。半導体装置１００は、図２に示されるように、導電体１１～１４、絶縁体１５及び１６、並びにピラーＰＩを含む。ここで、導電体１１は前述の下部電極ＢＥとして機能する。導電体１２及び１３は前述のゲート電極ＧＥとして機能する。導電体１４は前述の上部電極ＴＥとして機能する。
【0015】
導電体１１上には、絶縁体１５が設けられる。絶縁体１５上には、ゲート電極ＧＥ（導電体１２及び１３）が設けられる。導電体１２及び１３の詳細については後述される。ゲート電極ＧＥ上には、絶縁体１６が設けられる。絶縁体１６上には、導電体１４が設けられる。導電体１１及び１４のそれぞれは、例えば銅（Ｃｕ）又はタングステン（Ｗ）を含む。絶縁体１５及び１６のそれぞれは、例えば酸化シリコン（ＳｉＯ２）を含む。
【0016】
導電体１１と導電体１４との間には、ピラーＰＩが設けられる。ピラーＰＩは、第１ゲート絶縁膜１７、第２ゲート絶縁膜１８、及び酸化物半導体１９を含む。
【0017】
酸化物半導体１９は、Ｚ軸に沿って延伸し、ピラーＰＩの中央部に設けられる。酸化物半導体１９は、例えば、円柱状に設けられる。酸化物半導体１９の下端は、導電体１１に接触する。酸化物半導体１９の上端は、導電体１４に接触する。酸化物半導体１９は、例えば、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む。また、酸化物半導体１９としては、インジウム、亜鉛、スズのうち少なくとも１つを含む酸化物（例えば、ＩｎＯ、ＩｎＺｎＯ、ＩｎＳｎＯ、ＳｎＯ、ＺｎＯ、ＺｎＳｎＯ）が使用されてもよい。
【0018】
第１ゲート絶縁膜１７は、例えば、酸化物半導体１９の周囲を覆う。第１ゲート絶縁膜１７は、例えば、ピラーＰＩにおいて円筒状に設けられる。第１ゲート絶縁膜１７は、例えば酸化シリコン等の絶縁体を含む。
【0019】
第２ゲート絶縁膜１８は、例えば、第１ゲート絶縁膜１７の周囲を覆う。第２ゲート絶縁膜１８は、例えば、ピラーＰＩにおいて円筒状に設けられる。第２ゲート絶縁膜１８は、例えば窒化シリコン（ＳｉＮ）等の絶縁体を含む。第２ゲート絶縁膜１８は、第１ゲート絶縁膜１７よりも薄く設けられる場合がある。第２ゲート絶縁膜１８は、設計によっては設けられない場合がある。
【0020】
前述の通り、ゲート電極ＧＥは、導電体１２及び１３を含む。導電体１３は、絶縁体１５及び１６と第２ゲート絶縁膜１８とが接触する部分を除いて、第２ゲート絶縁膜１８の周囲を覆う。言い換えると、導電体１３は、例えば、絶縁体１５と絶縁体１６との間の層において、第２ゲート絶縁膜１８の周囲を覆う。導電体１３は、例えば、ピラーＰＩの周囲において円筒状に設けられる。導電体１３は、例えば、第１のゲート電極と称される場合がある。
【0021】
導電体１２は、例えば、絶縁体１５と絶縁体１６との間の層において、導電体１３と接する。導電体１２は、例えば、Ｘ軸に沿って延びる。導電体１２は、例えば、第２のゲート電極と称される場合がある。
【0022】
ここで、導電体１３は、例えば、導電体１２よりも仕事関数の大きい材料を含む。導電体１３は、例えば、Ｍｏ、Ｎｉ、Ｃｕ、Ｃｏ、Ｓｅ、ＴａＣ、Ｐｄ、Ａｕ、Ｉｒ、Ｐｔ、Ｒｅ、ＲｕＯ２、ＩｎＳｎＯ、ＳｂＳｎＯ、ＷＯ、ＲｈＯ、ＯｓＯ、ＩｒＯ、ＳｒＲｕＯ、ＬａＲｈＯ、ＳｒＭｏＯ、ＬａＴｉＯ、Ｐ型Ｓｉ、又はＰ型Ｇｅを含む。導電体１３は、例えば、４．８ｅＶよりも大きい仕事関数を有する。
【0023】
導電体１２は、例えば、導電体１３よりも電気伝導度の大きい材料を含む。導電体１２は、例えば、Ｗ、Ｃｕ、Ｍｏ、Ｒｕ、Ｒｈ、Ｃｏ、ＡｌＣｕ、ＮｉＡｌ、又はＲｕＡｌを含む。
【0024】
図３は、第１実施形態に係る半導体装置１００の断面構造の一例を示し、図２のＩＩＩ－ＩＩＩ線に沿った断面図である。より具体的には、図３は、基板ＳＵの表面に平行且つゲート電極ＧＥを含む層における半導体装置１００の断面構造を示している。図３に示されるように、ゲート電極ＧＥを含む断面において、酸化物半導体１９は、ピラーＰＩの中央部に設けられる。第１ゲート絶縁膜１７は、酸化物半導体１９の側面を囲っている。言い換えると、酸化物半導体１９は、例えば円筒状に設けられた第１ゲート絶縁膜１７の内側に埋め込まれている。第２ゲート絶縁膜１８は、第１ゲート絶縁膜１７の側面を囲っている。
【0025】
導電体１３は、第２ゲート絶縁膜１８の側面を囲っている。言い換えると、導電体１３は、＋Ｚ側から見たＸＹ平面視（上面視）において第２ゲート絶縁膜１８の側面を囲っている。前述の通り、導電体１２は、Ｘ軸に沿って延伸し、導電体１３に接する。
【0026】
このように、酸化物半導体１９とゲート電極として機能する導電体１２及び１３との間は、第１ゲート絶縁膜１７及び第２ゲート絶縁膜１８によって絶縁されている。
【0027】
以上で説明された各メモリピラーＭＰにおいて、酸化物半導体１９は、半導体装置１００のチャネル（電流経路）として使用される。
【0028】
図２及び図３に示されるように、絶縁体１５上には、ゲート電極ＧＥ、すなわち導電体１２及び１３が設けられている領域と設けられていない領域とがある。絶縁体１５上のゲート電極ＧＥが設けられていない領域には、絶縁体１６が設けられる。絶縁体１６の上面は、例えば、ゲート電極ＧＥを有する領域とそうでない領域とで高さが揃っている。すなわち、絶縁体１６は、ゲート電極ＧＥを有する領域とそうでない領域とで厚さが異なる。
【0029】
［１－２］半導体装置１００の製造方法
図４は、第１実施形態に係る半導体装置１００の製造工程の一例を示すフローチャートである。図５～図２０のそれぞれは、第１実施形態に係る半導体装置１００の製造途中の断面構造の一例である。図５、図６、図８、図１０、図１２、図１４、図１６、図１８、及び図２０のそれぞれは、図２と同じ領域の断面を示す。図７、図９、図１１、図１５、図１７、及び図１９のそれぞれは、図３と同じ領域の断面を示す。以下に、図４を適宜参照して、第１実施形態に係る半導体装置１００の形成に関する製造工程の一例について説明される。図４に示されるように、第１実施形態に係る半導体装置１００の製造方法は、例えば、ステップＳ１１～Ｓ１９の処理を順に実行する。
図４は、第１実施形態に係る半導体装置１００の製造工程の一例を示すフローチャートである。図５～図２０のそれぞれは、第１実施形態に係る半導体装置１００の製造途中の断面構造の一例である。図５、図６、図８、図１０、図１２、図１４、図１６、図１８、及び図２０のそれぞれは、図２と同じ領域の断面を示す。図７、図９、図１１、図１５、図１７、及び図１９のそれぞれは、図３と同じ領域の断面を示す。以下に、図４を適宜参照して、第１実施形態に係る半導体装置１００の形成に関する製造工程の一例について説明される。図４に示されるように、第１実施形態に係る半導体装置１００の製造方法は、例えば、ステップＳ１１～Ｓ１９の処理を順に実行する。
【0030】
ステップＳ１１の処理では、図５に示されるように、導電体１２１が形成される。具体的には、まず、基板ＳＵ（図示せず）の上方において、下部電極ＢＥとして機能する導電体１１が形成される。導電体１１の形成には、例えばスパッタリングが使用される。
【0031】
次に、導電体１１上に、絶縁体１５、導電体１２１、及び絶縁体１６１が順に形成される。導電体１２１の形成には、例えばスパッタリングが使用される。絶縁体１６１は、例えば、絶縁体１６が形成される予定の領域を含んだ領域に形成される。この後の処理が実行されることにより、導電体１２１の一部から、導電体１２が形成される。すなわち、導電体１２１がエッチングされ、導電体１２が形成される。
【0032】
ステップＳ１２の処理では、図６及び図７に示されるように、ピラーＰＩが形成される予定の領域に、ホールＨＬが形成される。図７は、図６をＺ軸に沿った＋Ｚ側から見た導電体１２１を含む層における半導体装置１００の断面構造を示している。ホールＨＬは、例えばフォトリソグラフィと異方性エッチングとによって、絶縁体１６１の上面から導電体１１の上面に達するように形成される。異方性エッチングとしては、例えばＲＩＥ（Reactive ion etching）が利用される。
【0033】
ステップＳ１３の処理では、図８及び図９に示されるように、ゲート電極ＧＥとして機能する導電体１３が形成される。まず、導電体１２１の一部がリセスされる。具体的には、ホールＨＬを介してウェットエッチングが実行され、ホールＨＬの側面において露出した導電体１２１の一部が除去される。これにより、ホールＨＬの側面は、導電体１２１が一部除去された形状に加工される。
【0034】
次に、導電体１２１の一部が除去されたことにより生じた空間に、導電体１３が埋め込まれる。このように、導電体１２１の一部を等方的にエッチングした空間に導電体１３は埋め込まれる。このため、理想的には、導電体１３の厚さは、略均一に形成される。“略均一”とは、製造ばらつきによる誤差を含む。
【0035】
ステップＳ１４の処理では、図１０及び図１１に示されるように、犠牲部材５０が埋め込まれる。ホールＨＬに犠牲部材５０が埋め込まれる。犠牲部材５０は、ピラーＰＩが形成される予定の領域に形成される。犠牲部材５０は、例えばアモルファスシリコンである。
【0036】
ステップＳ１５の処理では、図１２及び図１３に示されるように、レジスト５１が塗布される。図１３は、図１２をＺ軸に沿った＋Ｚ側から見たＸＹ平面図である。まず、絶縁体１６１が除去される。次に、例えばフォトリソグラフィによって、導電体１２１の内、導電体１２（ゲート電極）が形成される予定の領域の上にレジストが塗布される。レジスト５１は、少なくとも導電体１２が形成される予定の領域を覆うように塗布される。例えば、レジスト５１は、Ｘ軸に沿って延びる形状に塗布される。
【0037】
ステップＳ１６の処理では、図１４及び図１５に示されるように、導電体１２が形成される。ステップＳ１５の処理でレジストが塗布された領域及びその下方以外の部分において、導電体１２１がエッチングされ、絶縁体１５が露出する。エッチングには、例えば、ＲＩＥのような異方性エッチングが用いられる。エッチング処理が実行された後の導電体１２１は、導電体１２と称される。すなわち、導電体１２１がエッチングされ、導電体１２が形成される。次に、ステップＳ１５の処理で塗布されたレジストが除去される。
【0038】
ステップＳ１７の処理では、図１６及び図１７に示されるように、絶縁体１６が形成される。具体的には、導電体１２１及び絶縁体１６１が除去された空間に、絶縁体１６が形成される。導電体１２１が除去された空間において、絶縁体１６は、絶縁体１５上に形成される。
【0039】
ステップＳ１８の処理では、図１８及び図１９に示されるように、ピラーＰＩが形成される。まず、ステップＳ１４の処理で形成された犠牲部材５０がエッチングされる。犠牲部材５０が除去されることにより、ホールＨＬが形成される。ホールＨＬにおいて、導電体１１及び１３が露出する。
【0040】
次に、ホールＨＬの表面上に第２ゲート絶縁膜１８が形成される。その後、第２ゲート絶縁膜１８の表面上に、第１ゲート絶縁膜１７が形成される。第１ゲート絶縁膜１７及び第２ゲート絶縁膜１８は、例えばＣＶＤ（Chemical Vapor Deposition）等によって成膜される。そして、例えばＲＩＥ等の異方性エッチングによって、例えばホールＨＬの底部に形成された第１ゲート絶縁膜１７及び第２ゲート絶縁膜１８の一部が除去される。これにより、ホールＨＬにおいて、導電体１１の表面が露出する。
【0041】
その後、酸化物半導体１９が形成される。酸化物半導体１９は、例えばＡＬＤ（Atomic Layer Deposition）等によってホールＨＬの内部全体に埋め込まれる。酸化物半導体１９は、ホールＨＬの底面において導電体１１と接触する。酸化物半導体１９は、例えば、ホールＨＬの側面において第１ゲート絶縁膜１７と接触する。
【0042】
ステップＳ１９の処理では、図２０に示されるように、上部電極ＴＥとして機能する導電体１４が形成される。具体的には、まず酸化物半導体１９がエッチバックされる。当該エッチバック処理では、例えば絶縁体１６が形成された層よりも上層に形成された酸化物半導体１９が除去される。尚、当該エッチバック処理の後に、ＣＭＰ（Chemical Mechanical Polishing）によって、絶縁体１６、第１ゲート絶縁膜１７、第２ゲート絶縁膜１８、及び酸化物半導体１９のそれぞれの上面が平坦化されてもよい。次に、絶縁体１６、第１ゲート絶縁膜１７、第２ゲート絶縁膜１８、及び酸化物半導体１９の上面に、導電体１４が形成される。導電体１４は、例えばスパッタリングによって形成される。
【0043】
以上で説明された第１実施形態に係る半導体装置１００の製造工程によって、半導体装置１００が形成される。尚、以上で説明された製造工程はあくまで一例であり、これに限定されない。例えば、各製造工程の間にはその他の処理が挿入されてもよいし、一部の工程が省略又は統合されてもよい。また、各製造工程の順番は問題が生じない範囲で入れ替えられてもよい。
【0044】
［１－３］第１実施形態の利点（効果）
以上で説明された第１実施形態に係る半導体装置１００によれば、半導体装置１００の性能を向上させることができる。以下では、第１実施形態に係る半導体装置１００の詳細な効果について説明される。
以上で説明された第１実施形態に係る半導体装置１００によれば、半導体装置１００の性能を向上させることができる。以下では、第１実施形態に係る半導体装置１００の詳細な効果について説明される。
【0045】
図２１及び図２２を参照して、第１実施形態の比較例に係る半導体装置１００について説明される。第１実施形態の比較例に係る半導体装置１００並びに導電体１２は、以下では、半導体装置１００ｒ並びに導電体１２ｒとそれぞれ称される場合がある。図２１は、第１実施形態の比較例に係る半導体装置１００ｒにおける断面構造の一例を示す。図２１は、図２と同様の領域の断面が抽出して示される。図２２は、基板ＳＵの表面に平行且つゲート電極ＧＥを含む層における半導体装置１００ｒの断面構造を示している。すなわち、図２２は、図３と同様の領域の断面が抽出して示される。
【0046】
半導体装置１００ｒは、主に、導電体１３を有しないことと、導電体１２ｒの形状及び形成方法とにおいて、第１実施形態に係る半導体装置１００と異なる。導電体１２ｒは、導電体１２と異なり、第２ゲート絶縁膜１８と接する。導電体１２ｒの材料は、導電体１２と同様である。
【0047】
第２ゲート絶縁膜１８は、例えば、回路面積を縮小するために、薄くしたいという要請がある。しかしながら、第２ゲート絶縁膜１８を薄くした場合、酸化物半導体１９に含まれる酸素が、絶縁体１５及び１６等の層間絶縁膜や、ゲート電極に抜け出してしまう場合がある。特にゲート電極に含まれる金属は、酸化物半導体１９と直接接触していない場合でも、酸化物半導体１９に含まれる酸素を引き抜く場合がある。
【0048】
酸化物半導体１９に含まれる酸素が抜け出してしまった場合、酸化物半導体１９のフェルミ準位に変動が生じる。具体的には、酸化物半導体１９のフェルミ準位が、ゲート電極のフェルミ準位に近い値に変動する場合がある。酸化物半導体１９のフェルミ準位がゲート電極のフェルミ準位に近い値に変動することで、半導体装置１００の閾値電圧が下がってしまう場合がある。
【0049】
これに対して、第１実施形態に係る半導体装置１００は、閾値電圧の低下を効果的に抑制するように、ゲート電極が設計されている。前述の通り、半導体装置１００は、導電体１２と第２ゲート絶縁膜１８との間に、導電体１３を有する。また、導電体１３は、導電体１２よりも仕事関数の大きい材料を含む。
【0050】
例えば、ゲート電極に仕事関数の大きい材料を用いた場合と仕事関数の小さい材料を用いた場合では、仕事関数の大きい材料を用いた場合の方が、半導体装置の閾値電圧は高くなる。このため、仕事関数の大きい材料である導電体１３をゲート電極に有する半導体装置１００は、導電体１３を有しない半導体装置１００ｒよりも閾値電圧を大きく設計することができる。この為、半導体装置１００は、酸化物半導体１９に含まれる酸素が抜け出してしまった場合でも、半導体装置１００ｒと比較して、閾値電圧を高い値に設定することができる。
【0051】
また、仕事関数の大きい材料は、仕事関数の小さい材料と比較して、酸素と結合し辛い傾向がある。これは、例えば、仕事関数の大きい材料は、仕事関数の小さい材料と比較して、電子を放出するために多くのエネルギーを必要とする為である。このため、酸化物半導体１９は、導電体１３と近接している場合の方が、導電体１２と近接している場合と比較して、酸素が抜け出しにくい。半導体装置１００は、導電体１２と第２ゲート絶縁膜１８との間に導電体１３を有する為、第２ゲート絶縁膜１８と導電体１２ｒとが接触している半導体装置１００ｒと比較して、酸化物半導体１９から酸素が抜け出しにくい。半導体装置１００は、酸化物半導体１９から酸素が抜け出しにくいことにより、閾値電圧の低下を抑制し得る。
【0052】
また、導電体１３のような仕事関数が大きい材料は、導電体１２のような仕事関数が小さい材料と比較して、電気伝導度が低い場合がある。このため、半導体装置１００のゲート電極ＧＥは、第１のゲート電極及び第２のゲート電極を有している。具体的には、半導体装置１００のゲート電極は、導電体１２及び１３を有する。ゲート電極ＧＥは、ピラーＰＩに接触する部分において仕事関数が大きい材料である導電体１３が用いられ、それ以外の部分において導電体１２が用いられる。導電体１２は導電体１３よりも電気伝導度が高い材料である。このため、ゲート電極ＧＥの全体に導電体１３が用いられる場合と比較して、電気伝導度を高くすることが可能である。
【0053】
すなわち、第１実施形態に係る半導体装置１００は、導電体１３によって閾値電圧の低下を抑制しつつ、導電体１２によってゲート電極ＧＥ全体の電気伝導度を高く維持することができる。
【0054】
また、半導体装置１００ｒは、製造工程において、半導体装置１００と異なり、例えば、ステップＳ１３からステップＳ１７の処理を有しない。すなわち、ステップＳ１２の処理において形成されたホールＨＬに、ピラーＰＩが形成される。
【0055】
このため、半導体装置１００ｒは、ステップＳ１１の時点で導電体１２ｒの形状が決定される。すなわち、ステップＳ１１の時点で、導電体１２ｒは、最終形状として調整された寸法である必要があるため、Ｙ軸に沿った幅のマージンを充分確保できない場合がある。このため、図２３に示されるように、ステップＳ１２の処理において形成されるホールＨＬが、導電体１２ｒからＹ軸に沿ってずれた場所に形成されてしまう場合がある。これは、例えばリソグラフィの合わせずれ等に起因する。図２３は、第１実施形態の比較例に係る半導体装置１００ｒのステップＳ１２の処理において、合わせずれが生じた場合の断面図である。
【0056】
ホールＨＬが導電体１２ｒからＹ軸に沿ってずれた場所に形成されてしまった場合、最終的に、ピラーＰＩに導電体１２ｒが接しない場所が生じ得る。すなわち、ピラーＰＩの一部においてゲート電極を有しない形状となる。このような形状では、ゲート電極を有しない部分において断線が生じる場合がある。また、ピラーＰＩの周囲全体をゲート電極が囲う形状ではなくなることにより、半導体装置１００ｒの閾値電圧にばらつきが生じ得る。
【0057】
これに対して、第１実施形態に係る半導体装置１００は、合わせずれによる影響を効果的に抑制するように、ゲート電極を形成し得る。半導体装置１００は、ステップＳ１１の時点では、導電体１２の形状は決定されない。このため、導電体１２１（後の導電体１２）は、後の工程のマージンを考慮し、Ｙ軸に沿った幅を広く確保することができる。導電体１２１のＹ軸に沿った幅を広く確保することで、半導体装置１００は、導電体１２１内からはみ出すことなく、ホールＨＬを形成することができる。すなわち、半導体装置１００は、ゲート電極が欠損することによる断線を防ぎ得る。Ｙ軸に沿って広く確保された導電体１２１の幅は、ステップＳ１６の処理によって、最終形状（導電体１２）に調整される。
【0058】
更に、半導体装置１００のステップＳ１３の処理において、ホールＨＬの側面から導電体１２１の一部がリセスされ、導電体１３が形成される。すなわち、前述の通り、導電体１２１の一部を等方的にエッチングした空間に導電体１３は埋め込まれる。このため、理想的には、導電体１３は、ピラーＰＩの周囲に略均一な厚さで形成される。“略均一”とは、製造ばらつきによる誤差を含む。ゲート電極がピラーＰＩの周囲全体を略均一に囲う形状であることにより、半導体装置１００は、閾値電圧のばらつきを抑制し得る。
【0059】
すなわち、第１実施形態に係る半導体装置１００の製造方法によれば、リソグラフィの合わせずれの影響を受けることなく、ピラーＰＩの周囲に略均一な厚さのゲート電極を形成し得る。
【0060】
［２］第１実施形態の変形例
［２－１］構成（構造）
上述された第１実施形態に係る半導体装置１００では、導電体１２が、Ｘ軸に沿って延びる形状である例について示された。しかしながら、導電体１２は、上述された構造に限定されない。第１実施形態の変形例に係る半導体装置１００及び導電体１２は、以下では、半導体装置１００ｂ及び導電体１２ｂとそれぞれ称される場合がある。
［２－１］構成（構造）
上述された第１実施形態に係る半導体装置１００では、導電体１２が、Ｘ軸に沿って延びる形状である例について示された。しかしながら、導電体１２は、上述された構造に限定されない。第１実施形態の変形例に係る半導体装置１００及び導電体１２は、以下では、半導体装置１００ｂ及び導電体１２ｂとそれぞれ称される場合がある。
【0061】
【0062】
図２４に示されるように、変形例に係る半導体装置１００ｂにおいて、導電体１２ｂは、導電体１３の周囲を囲う形状を有していてもよい。具体的な構造は以下に示される。ゲート電極ＧＥを含む断面において、酸化物半導体１９、第１ゲート絶縁膜１７、第２ゲート絶縁膜１８、及び導電体１３は、第１実施形態に係る半導体装置１００と同様の構造を有する。
【0063】
導電体１２ｂは、導電体１３の側面を囲う部分と、Ｘ軸に沿って延びる部分とを有する。このように、導電体１２ｂは、導電体１３の側面を囲うため、半導体装置１００の導電体１２と比較して、導電体１３と接触する面積が大きくなる。導電体１２ｂの材料は、導電体１２と同様であるため、説明は省略される。
【0064】
［２－２］半導体装置１００ｂの製造方法
以下では、第１実施形態の変形例に係る半導体装置１００ｂの製造工程の一例について説明される。図２５は、第１実施形態の変形例に係る半導体装置１００ｂの製造途中の平面レイアウトの一例である。図２６は、第１実施形態の変形例に係る半導体装置１００ｂの製造途中の断面構造の一例である。図２５及び図２６は、それぞれ図１３及び図１５と同様の領域を示している。
以下では、第１実施形態の変形例に係る半導体装置１００ｂの製造工程の一例について説明される。図２５は、第１実施形態の変形例に係る半導体装置１００ｂの製造途中の平面レイアウトの一例である。図２６は、第１実施形態の変形例に係る半導体装置１００ｂの製造途中の断面構造の一例である。図２５及び図２６は、それぞれ図１３及び図１５と同様の領域を示している。
【0065】
まず、半導体装置１００と同様に、ステップＳ１０～ステップＳ１４の処理が順に実行される。
【0066】
次に、ステップＳ１５ｂの処理では、図２５に示されるように、レジスト（保護部材）が塗布される。まず、絶縁体１６１が除去される。次に、例えばフォトリソグラフィによって、導電体１２１の内、導電体１２ｂ（ゲート電極）が形成される予定の領域の上にレジストが塗布される。レジストは、少なくとも導電体１２ｂが形成される予定の領域を覆うように塗布される。例えば、レジストは、少なくとも導電体１３の周囲を囲う導電体１２１の上方の領域に塗布される。また、レジストは、少なくとも当該領域同士を繋ぐように、Ｘ軸に沿って延びる形状にも塗布される。レジストは、犠牲部材５０の上方を覆っていてもよい。
【0067】
ステップＳ１６ｂの処理では、図２６に示されるように、導電体１２ｂが形成される。ステップＳ１５ｂの処理でレジストが塗布された領域及びその下方以外の部分において、導電体１２１がエッチングされ、絶縁体１５が露出する。エッチングには、例えば、ＲＩＥのような異方性エッチングが用いられる。エッチング処理が実行された後の導電体１２１は、導電体１２ｂと称される。すなわち、導電体１２１がエッチングされ、導電体１２ｂが形成される。導電体１２ｂは、例えば、形状において導電体１２と異なる。次に、ステップＳ１５ｂの処理で塗布されたレジストが除去される。
【0068】
それから、半導体装置１００と同様に、ステップＳ１７～ステップＳ１９の処理が順に実行される。これにより、第１実施形態の変形例に係る半導体装置１００ｂが形成される。尚、以上で説明した製造工程はあくまで一例であり、各製造工程の間にはその他の処理が挿入されてもよい。
［２－３］半導体装置１００ｂの利点（効果）
以上で説明された第１実施形態の変形例に係る半導体装置１００ｂによれば、半導体装置１００と同様に、半導体装置１００ｂの性能を向上させることができる。
［２－３］半導体装置１００ｂの利点（効果）
以上で説明された第１実施形態の変形例に係る半導体装置１００ｂによれば、半導体装置１００と同様に、半導体装置１００ｂの性能を向上させることができる。
【0069】
まず、半導体装置１００と同様に、半導体装置１００ｂは、仕事関数の大きい材料である導電体１３をゲート電極に有することで、閾値電圧の低下を抑制することができる。
【0070】
また、半導体装置１００と同様に、半導体装置１００ｂの製造方法によれば、リソグラフィの合わせずれの影響を受けることなく、ピラーＰＩの周囲に略均一な厚さのゲート電極を形成し得る。
【0071】
更に、半導体装置１００ｂによれば、ゲート電極ＧＥ全体の電気伝導度を更に高く維持することができる。半導体装置１００ｂのゲート電極ＧＥは、半導体装置１００と同様に、第１のゲート電極及び第２のゲート電極を有している。具体的には、半導体装置１００ｂのゲート電極は、導電体１２ｂ及び１３を有する。導電体１２ｂは、導電体１３を囲う形状を有している。導電体１３の周囲に電気伝導度の高い材料である導電体１２ｂを設けることにより、半導体装置１００ｂは、半導体装置１００よりも更に電気伝導度を高くすることが可能である。すなわち、半導体装置１００ｂは、導電体１３によって閾値電圧の低下を抑制しつつ、導電体１２ｂによってゲート電極ＧＥ全体の電気伝導度を更に高く維持することができる。
【0072】
［３］第２実施形態
以下では、第２実施形態に係る半導体装置２００について説明される。
以下では、第２実施形態に係る半導体装置２００について説明される。
【0073】
［３－１］構成（構造）
以下では、第２実施形態に係る半導体装置２００の構造の一例について説明される。
以下では、第２実施形態に係る半導体装置２００の構造の一例について説明される。
【0074】
【0075】
複数のピラーＰＩ２は、Ｚ軸に沿って延びる。複数のピラーＰＩ２は、ＸＹ平面において、例えば９列のピラーＰＩ２を含む。各列において、ピラーＰＩ２はＸ軸に沿って並ぶ。隣り合う２列のピラーＰＩ２の一方の列のピラーＰＩ２のそれぞれのＸ方向の位置と、他方の列のピラーＰＩ２のそれぞれのＸ方向の位置はずらされている。言い換えると、隣り合う２列のメモリピラーＭＰは、ＸＹ平面においてジグザグに配置される。図２７は、ピラーＰＩ２が９列である例について例示されているが、ピラーＰＩ２の個数及び配置はこれに限定されず、適宜変更され得る。ピラーＰＩ２の各々は、例えば１つの縦型トランジスタとして機能する。
【0076】
複数のビット線ＢＬは、それぞれがＹ軸に沿って延び、Ｘ軸に沿って並ぶ。各ビット線ＢＬは、複数のピラーＰＩ２の各列毎に、１つのピラーＰＩ２と重なるように配置される。このとき、例えば各ビット線ＢＬは、奇数番目の列のピラーＰＩ２のＸ軸に沿った＋Ｘ側と重なり、偶数番目の列のピラーＰＩ２のＸ軸に沿った－Ｘ側と重なる。
【0077】
ピラーＰＩ２に重なっているビット線ＢＬと、当該ピラーＰＩ２との間は、電気的に接続される。ピラーＰＩ２とビット線ＢＬとの接続については後述される。各ビット線ＢＬと重なるピラーＰＩ２の数は、任意の数に設計され得る。
【0078】
図２８は、第２実施形態に係る半導体装置２００の断面構造の一例を示し、図２７のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿った断面図である。図２９は、第２実施形態に係る半導体装置２００の断面構造の一例を示し、図２７のＸＸＩＸ－ＸＸＩＸ線に沿った断面図である。半導体装置２００は、図２８及び２９に示されるように、導電体２１及び２２、絶縁体３０～３２、ビット線ＢＬ、部材ＳＬＴ、並びにピラーＰＩ２を含む。
【0079】
導電体２１は、例えば図示されない基板ＳＵの上方に設けられる。導電体２１上には、絶縁体３０が設けられる。絶縁体３０上には、導電体２２が設けられる。導電体２２上には、絶縁体３１が設けられる。絶縁体３１上には、ビット線ＢＬが設けられる。ビット線ＢＬ上には、絶縁体３２が設けられる。
【0080】
導電体２１は、例えばＣｕ又はＷを含む。絶縁体３０～３２のそれぞれは、例えばＳｉＯ２を含む。導電体２２は、例えば、Ｗ、Ｃｕ、Ｍｏ、Ｒｕ、Ｒｈ、Ｃｏ、ＡｌＣｕ、ＮｉＡｌ、又はＲｕＡｌを含む。
【0081】
ビット線ＢＬは、酸化物半導体２３及び導電体２４～２６を含む。酸化物半導体２３は、絶縁体３１上に設けられる。酸化物半導体２３は、例えば、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む。また、酸化物半導体２３としては、インジウム、亜鉛、スズのうち少なくとも１つを含む酸化物（例えば、ＩｎＯ、ＩｎＺｎＯ、ＩｎＳｎＯ、ＳｎＯ、ＺｎＯ、ＺｎＳｎＯ）が使用されてもよい。
【0082】
導電体２４は、酸化物半導体２３上に設けられる。導電体２５は、導電体２４上に設けられる。導電体２６は、導電体２５上に設けられる。
【0083】
導電体２４は、例えば、窒化チタン（ＴｉＮ）を含む。導電体２５は、例えば、Ｗを含む。導電体２６は、例えば、ＴｉＮを含む。導電体２４及び２６は、例えばバリアメタルとして機能する。導電体２４及び２６は、例えば、導電体２５に含まれるＷが隣接する絶縁体に拡散することを防ぎ得る。導電体２４及び２６は、設計によっては設けられない場合がある。
【0084】
導電体２１と酸化物半導体２３との間には、ピラーＰＩ２が設けられる。ピラーＰＩ２は、例えばＺ軸に沿って延びる柱状に設けられる。ピラーＰＩ２の側面は、導電体２２に接している。ピラーＰＩ２の下端は導電体２１に電気的に接続される。ピラーＰＩ２の上端はビット線ＢＬと電気的に接続される。
【0085】
ピラーＰＩ２は、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９を含む。酸化物半導体２９は、Ｚ軸に沿って延び、ピラーＰＩ２の中央部に設けられる。酸化物半導体２９は、例えば、円柱状に設けられる。酸化物半導体２９の下端は、導電体２１に接触する。酸化物半導体２９の上端は、酸化物半導体２３に接触する。
【0086】
酸化物半導体２９は、例えば、酸化インジウム、酸化ガリウム、及び酸化亜鉛を含む。また、酸化物半導体１９としては、インジウム、亜鉛、スズのうち少なくとも１つを含む酸化物（例えば、ＩｎＯ、ＩｎＺｎＯ、ＩｎＳｎＯ、ＳｎＯ、ＺｎＯ、ＺｎＳｎＯ）が使用されてもよい。酸化物半導体２９と酸化物半導体２３とは、同じ材料であってもよい。
【0087】
第１ゲート絶縁膜２７は、例えば、酸化物半導体２９の周囲を覆う。第１ゲート絶縁膜２７は、例えば、ピラーＰＩ２において円筒状に設けられる。第１ゲート絶縁膜２７は、例えば酸化シリコン等の絶縁体を含む。
【0088】
第２ゲート絶縁膜２８は、例えば、第１ゲート絶縁膜２７の周囲を覆う。第２ゲート絶縁膜２８は、例えば、ピラーＰＩ２において円筒状に設けられる。第２ゲート絶縁膜２８は、例えば窒化シリコン（ＳｉＮ）等の絶縁体を含む。第２ゲート絶縁膜２８は、第１ゲート絶縁膜２７よりも薄く設けられる場合がある。第２ゲート絶縁膜２８は、設計によっては設けられない場合がある。
【0089】
図２７では記載が省略されていたが、Ｘ軸に沿って隣り合うビット線ＢＬ同士の間には、部材ＳＬＴが設けられる。複数の部材ＳＬＴは、それぞれがＹ軸に沿って延び、Ｘ軸に沿って並ぶ。Ｘ軸に沿って隣り合うビット線ＢＬ同士の間は、部材ＳＬＴによって絶縁されている。
【0090】
各部材ＳＬＴは、複数のピラーＰＩ２の各列毎に、１つのピラーＰＩ２と重なるように配置される。このとき、例えば各部材ＳＬＴは、奇数番目の列のピラーＰＩ２のＸ軸に沿った－Ｘ側と重なり、偶数番目の列のピラーＰＩ２のＸ軸に沿った＋Ｘ側と重なる。
【0091】
部材ＳＬＴは、絶縁体３１及び３２、酸化物半導体２３、並びに導電体２４～２６のそれぞれを分断する。部材ＳＬＴの底面は、例えば絶縁体３１に達していればよい。第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９の上端の一部は、部材ＳＬＴに接する。酸化物半導体２９の上端は、部材ＳＬＴに接する部分と、酸化物半導体２３に接する部分とを有する。酸化物半導体２９と酸化物半導体２３とは、一体化していてもよい。
【0092】
酸化物半導体２３並びに導電体２４～２６は、Ｙ軸に沿って延びる。言い換えると、酸化物半導体２３は、＋Ｚ側から見たＸＹ平面視（上面視）で酸化物半導体２９よりも広く設けられる。
【0093】
ここで、導電体２１は下部電極ＢＥとして機能する。導電体２２はゲート電極ＧＥとして機能する。下部電極ＢＥ及びビット線ＢＬのそれぞれは、半導体装置２００のソース電極又はドレイン電極として機能する。ゲート電極ＧＥは、半導体装置２００のゲート電極として機能する。ピラーＰＩ２は、半導体装置２００の電流経路（チャネル）として機能する。
【0094】
［３－２］半導体装置２００の製造方法
図３０は、第２実施形態に係る半導体装置２００の製造工程の一例を示すフローチャートである。図３１～図３６のそれぞれは、第２実施形態に係る半導体装置２００の製造途中の断面構造の一例である。図３１～図３５のそれぞれは、図２８と同じ領域の断面を示す。以下に、図３０を適宜参照して、第２実施形態に係る半導体装置２００の形成に関する製造工程の一例について説明される。図３０に示されるように、第２実施形態に係る半導体装置２００の製造方法は、例えば、ステップＳ２１～Ｓ２５の処理を順に実行する。
図３０は、第２実施形態に係る半導体装置２００の製造工程の一例を示すフローチャートである。図３１～図３６のそれぞれは、第２実施形態に係る半導体装置２００の製造途中の断面構造の一例である。図３１～図３５のそれぞれは、図２８と同じ領域の断面を示す。以下に、図３０を適宜参照して、第２実施形態に係る半導体装置２００の形成に関する製造工程の一例について説明される。図３０に示されるように、第２実施形態に係る半導体装置２００の製造方法は、例えば、ステップＳ２１～Ｓ２５の処理を順に実行する。
【0095】
ステップＳ２１の処理では、図３１に示されるように、ホールＨＬ２が形成される。具体的には、まず、基板ＳＵ（図示せず）の上方において、下部電極ＢＥとして機能する導電体２１が形成される。導電体２１の形成には、例えばスパッタリングが使用される。次に、導電体２１上に、絶縁体３０、導電体２２、及び絶縁体３１が順に形成される。導電体２２の形成には、例えばスパッタリングが使用される。
【0096】
次に、ピラーＰＩ２が形成される予定の領域に、ホールＨＬ２が形成される。ホールＨＬ２は、例えばフォトリソグラフィと異方性エッチングとによって、絶縁体３１の上面から導電体２１の上面に達するように形成される。異方性エッチングとしては、例えばＲＩＥが利用される。
【0097】
ステップＳ２２の処理では、図３２に示されるように、ピラーＰＩ２が形成される。まず、ホールＨＬ２の表面上に第２ゲート絶縁膜２８が形成される。その後、第２ゲート絶縁膜２８の表面上に、第１ゲート絶縁膜２７が形成される。第１ゲート絶縁膜２７及び第２ゲート絶縁膜２８は、例えばＣＶＤ等によって成膜される。
【0098】
次に、例えばＲＩＥ等の異方性エッチングによって、例えばホールＨＬ２の底部に形成された第１ゲート絶縁膜２７及び第２ゲート絶縁膜２８の一部が除去される。これにより、ホールＨＬ２において、導電体２１の表面が露出する。
【0099】
その後、酸化物半導体２９が形成される。酸化物半導体２９は、例えばＡＬＤ等によってホールＨＬ２の内部全体に埋め込まれる。酸化物半導体２９は、ホールＨＬ２の底面において導電体２１と接触する。酸化物半導体２９は、例えば、ホールＨＬ２の側面において第１ゲート絶縁膜２７と接触する。
【0100】
次に、絶縁体３１が形成された層よりも上層に形成された酸化物半導体２９が除去される。その後、ＣＭＰによって、絶縁体３１、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９のそれぞれの上面が平坦化されてもよい。
【0101】
ステップＳ２３の処理では、図３３に示されるように、酸化物半導体２３が形成される。具体的には、絶縁体３１、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９の上面に、酸化物半導体２３が形成される。酸化物半導体２３は、酸化物半導体２９と一体化していてもよい。
【0102】
ステップＳ２４の処理では、図３４に示されるように、ビット線ＢＬとして機能する材料が形成される。具体的には、まず、酸化物半導体２３の上面に、導電体２４が形成される。次に、導電体２４の上面に、導電体２５が形成される。次に、導電体２５の上面に、導電体２６が形成される。次に、導電体２６の上面に、絶縁体３２が形成される。
【0103】
ステップＳ２５の処理では、図３５及び図３６に示されるように、ビット線ＢＬが加工される。図３６は、図３５をＺ軸に沿った＋Ｚ側から見た絶縁体３１を含む層における半導体装置２００の断面構造を示している。まず、部材ＳＬＴが形成される予定の領域に、図示しないスリットＳＨが形成される。具体的には、フォトリソグラフィ等によってスリットＳＨが形成される予定の領域が開口したマスクが形成され、当該マスクを用いた異方性エッチングによってスリットＳＨが形成される。
【0104】
スリットＳＨは、例えば絶縁体３１及び３２、酸化物半導体２３、並びに導電体２４～２６のそれぞれを分断する。導電体２２、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９の一部がスリットＳＨによって露出する。酸化物半導体２９の上端は、酸化物半導体２３に接する部分と、スリットＳＨによって露出する部分とを有する。
【0105】
次に、スリットＳＨを埋め込むように、部材ＳＬＴが形成される。部材ＳＬＴは、ＸＹ平面視において、複数のピラーＰＩ２の各列毎に、１つのピラーＰＩ２と重なるように配置される。
【0106】
部材ＳＬＴが形成されることにより、Ｙ軸に沿って延び、Ｘ軸に沿って並ぶビット線ＢＬが形成される。言い換えると、隣り合うビット線ＢＬ同士の間には、部材ＳＬＴが埋め込まれている。
【0107】
以上で説明された第２実施形態に係る半導体装置２００の製造工程によって、半導体装置２００が形成される。尚、以上で説明された製造工程はあくまで一例であり、これに限定されない。例えば、各製造工程の間にはその他の処理が挿入されてもよいし、一部の工程が省略又は統合されてもよい。また、各製造工程の順番は問題が生じない範囲で入れ替えられてもよい。
【0108】
［３－３］第１実施形態の利点（効果）
以上で説明された第２実施形態に係る半導体装置２００によれば、半導体装置２００の性能を向上させることができる。以下では、第２実施形態に係る半導体装置２００の詳細な効果について説明される。
以上で説明された第２実施形態に係る半導体装置２００によれば、半導体装置２００の性能を向上させることができる。以下では、第２実施形態に係る半導体装置２００の詳細な効果について説明される。
【0109】
前述の通り、第２実施形態に係る半導体装置２００は、ビット線ＢＬの最下層に酸化物半導体２３を有している。以下では、ビット線ＢＬの最下層に酸化物半導体２３を有しない半導体装置は、第２実施形態の比較例に係る半導体装置１００ｒと称される場合がある。
【0110】
半導体装置１００ｒは、酸化物半導体２３を有しない為、例えば、導電体２４又は２５と、酸化物半導体２９とが接触する。導電体２４又は２５と、酸化物半導体２９とが接触した場合、接触抵抗が大きくなってしまう場合がある。これは、酸化物半導体２９に導電体２４又は２５を接触させた場合、材料に起因するショットキー障壁が大きく形成され得る為である。
【0111】
物体間の接触抵抗を下げるためには、物体間の接触面積を増加させることが有効である。このため、第２実施形態に係る半導体装置２００は、ビット線ＢＬの最下層に酸化物半導体２３を有している。図３７は、第２実施形態の比較例に係る半導体装置２００ｒ及び第２実施形態に係る半導体装置２００の平面図を示す。図３７に示されるように、半導体装置２００ｒにおいて、導電体２４又は２５と、酸化物半導体２９とが接触する領域の面積は、面積Ａである。
【0112】
これに対して、半導体装置２００において、導電体２４又は２５と、酸化物半導体２３とが接触する領域の面積は、面積Ｂである。面積Ｂは、ビット線ＢＬの平面形状の面積に等しく、ビット線ＢＬはＹ軸に沿って延びる。よって、面積Ｂは、面積Ａよりも大きい。すなわち、半導体装置２００の方が、半導体装置２００ｒよりも、導電体２４又は２５と酸化物半導体との間の接触面積が大きい。このため、半導体装置２００の方が、半導体装置２００ｒよりも、導電体２４又は２５と酸化物半導体との間の接触抵抗が小さい。
【0113】
また、酸化物半導体２３と酸化物半導体２９とは、酸化物半導体同士であるので、酸化物半導体２３と酸化物半導体２９との間に形成されるショットキー障壁は極小さい。このため、酸化物半導体２３と酸化物半導体２９とが接触する面積は面積Ａであるが、酸化物半導体２３と酸化物半導体２９との間の接触抵抗は小さい。
【0114】
酸化物半導体２３と酸化物半導体２９との間に形成されるショットキー障壁は、酸化物半導体２３と導電体２４又は２５との間に形成されるショットキー障壁よりも小さい。
【0115】
このように、半導体装置２００は、ビット線ＢＬの最下層に酸化物半導体２３を有することで、ビット線ＢＬと、ピラーＰＩ２との間に生じる接触抵抗を低減することができる。
【0116】
また、酸化物半導体２９とビット線ＢＬとの間の接触抵抗を低減させる構造として、酸化物半導体２９とビット線ＢＬとの間にコネクタを設ける構造（第２実施形態の比較例に係る半導体装置２００ｒｂと称される）も考えられる。コネクタとは、例えば上部電極等を含む。しかしながらコネクタは多層構造を有し、製造するために複数の工程を必要とする場合がある。
【0117】
これに対し、第２実施形態に係る半導体装置２００は、ビット線ＢＬの最下層に酸化物半導体２３を設けるだけでよい。このため、半導体装置２００は、半導体装置２００ｒｂと比較して、製造コストを低減することができる。また、半導体装置２００は、半導体装置２００ｒｂと比較して、装置の大きさを縮小することができる。
【0118】
［４］第２実施形態の変形例
（第１変形例）
上述された第２実施形態に係る半導体装置２００のビット線ＢＬでは、導電体２４が酸化物半導体２９上に設けられる例について示された。しかしながら、第２実施形態に係るビット線ＢＬは、上述された構造に限定されない。第２実施形態の第１変形例に係る半導体装置２００及びビット線ＢＬは、半導体装置２００ｂ及びビット線ＢＬｂと称される場合がある。
（第１変形例）
上述された第２実施形態に係る半導体装置２００のビット線ＢＬでは、導電体２４が酸化物半導体２９上に設けられる例について示された。しかしながら、第２実施形態に係るビット線ＢＬは、上述された構造に限定されない。第２実施形態の第１変形例に係る半導体装置２００及びビット線ＢＬは、半導体装置２００ｂ及びビット線ＢＬｂと称される場合がある。
【0119】
図３８は、第２実施形態の第１変形例に係る半導体装置２００ｂの断面構造の一例を示す。図３８は、図２８と同様の領域を示す。図３８に示されるように、第１変形例に係る半導体装置２００ｂのビット線ＢＬｂは、酸化物半導体２９と導電体２４との間に、導電体４０を更に有していてもよい。
【0120】
導電体４０は、例えば、酸化インジウムスズ（ＩＴＯ）等の導電性酸化物を含む。導電体４０は、例えば、酸化物半導体２９に含まれる材料以外の酸化物半導体を含んでいてもよい。
【0121】
導電体４０は、酸化物半導体２９と導電体２４との間に設けられることで、酸化物半導体２９と導電体２４との間の接触抵抗を下げることができる。また、導電体４０は、酸化物半導体２９と導電体２４との間に設けられることで、酸化物半導体２９と導電体２４との間の密着性を高めることができる。
【0122】
（第２変形例）
上述された第２実施形態に係る半導体装置２００のピラーＰＩ２では、ピラーＰＩ２の上部と下部とでピラーＰＩ２の直径に大きな差が設けられない例について示された。しかしながら、第２実施形態に係るピラーＰＩ２は、上述された構造に限定されない。第２実施形態の第２変形例に係る半導体装置２００、ピラーＰＩ２、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９は、以下では、半導体装置２００ｃ、ピラーＰＩ２ｃ、第１ゲート絶縁膜２７ｃ、第２ゲート絶縁膜２８ｃ、及び酸化物半導体２９ｃとそれぞれ称される場合がある。
上述された第２実施形態に係る半導体装置２００のピラーＰＩ２では、ピラーＰＩ２の上部と下部とでピラーＰＩ２の直径に大きな差が設けられない例について示された。しかしながら、第２実施形態に係るピラーＰＩ２は、上述された構造に限定されない。第２実施形態の第２変形例に係る半導体装置２００、ピラーＰＩ２、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９は、以下では、半導体装置２００ｃ、ピラーＰＩ２ｃ、第１ゲート絶縁膜２７ｃ、第２ゲート絶縁膜２８ｃ、及び酸化物半導体２９ｃとそれぞれ称される場合がある。
【0123】
図３９は、第２実施形態の第２変形例に係る半導体装置２００ｃの断面構造の一例を示す。図３９は、図２８と同様の領域を示す。図３９に示されるように、第２変形例に係る半導体装置２００ｃにおけるピラーＰＩ２ｃは、上部ピラーＰＩ２ｃ１及び下部ピラーＰＩ２ｃ２を含む。下部ピラーＰＩ２ｃ２は、ピラーＰＩ２ｃの下部に位置し、上部ピラーＰＩ２ｃ１は、ピラーＰＩ２ｃの上部に位置する。下部ピラーＰＩ２ｃ２は、ピラーＰＩ２の下部と同様の形状を有する。上部ピラーＰＩ２ｃ１は、例えば下部ピラーＰＩ２ｃ２と比較して、大きい角度のテーパー形状を有する。すなわち、ピラーＰＩ２ｃの上部の方が、ピラーＰＩ２ｃの下部よりも直径が大きい。具体的には、上部ピラーＰＩ２ｃ１に含まれる酸化物半導体２９ｃ１は、下部ピラーＰＩ２ｃ２に含まれる酸化物半導体２９ｃ２と比較して、大きい角度のテーパー形状を有する。
【0124】
上部ピラーＰＩ２ｃ１において、下部ピラーＰＩ２ｃ２よりも大きい角度のテーパー形状を形成する方法については、以下に示される。例えば、半導体装置２００ｃでは、ステップＳ２１の処理において、ホールＨＬ２の調整が行われる。例えば、上部ピラーＰＩ２ｃ１が形成される予定の領域のホールＨＬ２及び下部ピラーＰＩ２ｃ２が形成される予定の領域のホールＨＬ２は、それぞれホールＨＬ２ｃ１及びホールＨＬ２ｃ２と称される場合がある。
【0125】
半導体装置２００と同様の方法でホールＨＬ２ｃ２が形成された後、例えばホールＨＬ２ｃ２の上部以外を覆っているレジストの一部が除去される。その後、レジストが除去された部分の下方がエッチングされることにより、ホールＨＬ２ｃ１が形成される。このように、半導体装置２００ｃでは、意図的に、ホールＨＬ２ｃ１の直径をホールＨＬ２ｃ２の直径よりも大きく形成することができる。その後の製造方法は半導体装置２００と同様である。
【0126】
このため、半導体装置２００ｃにおいて、酸化物半導体２９ｃ１は、酸化物半導体２９ｃ２と比較して、大きい角度のテーパー形状を有する。言い換えると、酸化物半導体２９ｃ１は、酸化物半導体２９ｃ２と比較して太く、酸化物半導体２９ｃ１の側面の延長上に、酸化物半導体２９ｃ２の側面が位置しない。
【0127】
このため、酸化物半導体２３と酸化物半導体２９ｃとが接触する面積は、酸化物半導体２３と酸化物半導体２９とが接触する面積よりも大きい。その結果、半導体装置２００ｃの方が、半導体装置２００よりも、酸化物半導体２３と酸化物半導体２９ｃとの間の接触抵抗が小さい。
【0128】
このように、半導体装置２００ｃは、上部ピラーＰＩ２ｃ１が大きい角度のテーパー形状を有することで、ビット線ＢＬと、ピラーＰＩ２ｃとの間に生じる接触抵抗を低減することができる。
【0129】
（第３変形例）
上述された第２実施形態の第２変形例に係る半導体装置２００ｃのピラーＰＩ２ｃでは、ピラーＰＩ２ｃの上部と下部とでテーパーの角度が異なる例について示された。しかしながら、第２実施形態に係るピラーＰＩ２は、上述された構造に限定されない。第２実施形態の第３変形例に係る半導体装置２００、ピラーＰＩ２、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９は、以下では、半導体装置２００ｄ、ピラーＰＩ２ｄ、第１ゲート絶縁膜２７ｄ、第２ゲート絶縁膜２８ｄ、及び酸化物半導体２９ｄとそれぞれ称される場合がある。
上述された第２実施形態の第２変形例に係る半導体装置２００ｃのピラーＰＩ２ｃでは、ピラーＰＩ２ｃの上部と下部とでテーパーの角度が異なる例について示された。しかしながら、第２実施形態に係るピラーＰＩ２は、上述された構造に限定されない。第２実施形態の第３変形例に係る半導体装置２００、ピラーＰＩ２、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９は、以下では、半導体装置２００ｄ、ピラーＰＩ２ｄ、第１ゲート絶縁膜２７ｄ、第２ゲート絶縁膜２８ｄ、及び酸化物半導体２９ｄとそれぞれ称される場合がある。
【0130】
図４０は、第２実施形態の第３変形例に係る半導体装置２００ｄの断面構造の一例を示す。図４０は、図２８と同様の領域を示す。図４０に示されるように、第３変形例に係る半導体装置２００ｄにおけるピラーＰＩ２ｄは、上部ピラーＰＩ２ｄ１及び下部ピラーＰＩ２ｄ２を含む。下部ピラーＰＩ２ｄ２は、ピラーＰＩ２ｄの下部に位置し、上部ピラーＰＩ２ｄ１は、ピラーＰＩ２ｄの上部に位置する。
【0131】
下部ピラーＰＩ２ｄ２は、ピラーＰＩ２の下部と同様の形状を有する。上部ピラーＰＩ２ｄ１は、例えば下部ピラーＰＩ２ｄ２と比較して、大きい直径を有する。すなわち、上部ピラーＰＩ２ｄ１の方か、下部ピラーＰＩ２ｄ２よりも直径が大きい。
【0132】
上部ピラーＰＩ２ｄ１の直径を、下部ピラーＰＩ２ｄ２の直径よりも大きく形成する方法については、第２変形例と同様である。第２変形例との違いは、例えばエッチングを行う時間等である。
【0133】
上部ピラーＰＩ２ｄ１に含まれる酸化物半導体２９ｄ１は、下部ピラーＰＩ２ｄ２に含まれる酸化物半導体２９ｄ２と比較して、大きい直径を有する。言い換えると、酸化物半導体２９ｄ１は、酸化物半導体２９ｄ２と比較して太く、酸化物半導体２９ｄ１の側面の延長上に、酸化物半導体２９ｄ２の側面が位置しない。
【0134】
このため、酸化物半導体２３と酸化物半導体２９ｄとが接触する面積は、酸化物半導体２３と酸化物半導体２９とが接触する面積よりも大きい。その結果、半導体装置２００ｄの方が、半導体装置２００よりも、酸化物半導体２３と酸化物半導体２９ｄとの間の接触抵抗が小さい。
【0135】
このように、半導体装置２００ｄは、上部ピラーＰＩ２ｄ１が大きい直径を有することで、ビット線ＢＬと、ピラーＰＩ２ｄとの間に生じる接触抵抗を低減することができる。
【0136】
（第４変形例）
上述された第２実施形態に係る半導体装置２００のでは、ビット線ＢＬとして機能する材料を積層した後に部材ＳＬＴを形成する例について示された。しかしながら、第２実施形態に係るビット線ＢＬは、上述された製造方法及び構造に限定されない。第２実施形態の第２変形例に係る半導体装置２００、ビット線ＢＬ、酸化物半導体２３、導電体２４、導電体２５は、以下では、それぞれ半導体装置２００ｅ、ビット線ＢＬｅ、酸化物半導体２３ｅ、導電体２４ｅ、導電体２５ｅと称される場合がある。
上述された第２実施形態に係る半導体装置２００のでは、ビット線ＢＬとして機能する材料を積層した後に部材ＳＬＴを形成する例について示された。しかしながら、第２実施形態に係るビット線ＢＬは、上述された製造方法及び構造に限定されない。第２実施形態の第２変形例に係る半導体装置２００、ビット線ＢＬ、酸化物半導体２３、導電体２４、導電体２５は、以下では、それぞれ半導体装置２００ｅ、ビット線ＢＬｅ、酸化物半導体２３ｅ、導電体２４ｅ、導電体２５ｅと称される場合がある。
【0137】
図４１は、第２実施形態の第４変形例に係る半導体装置２００ｅの断面構造の一例を示す。図４１は、図２８と同様の領域を示す。第４変形例に係る半導体装置２００ｅのビット線ＢＬｅは、ダマシンによって形成されていてもよい。
【0138】
図４１に示されるように、例えば、ダマシンによって形成されたビット線ＢＬｅの構造は、ビット線ＢＬと異なる。例えば、ビット線ＢＬｅは、酸化物半導体２３ｅ及び導電体２４ｅを、ビット線の底面だけでなく側面にも有する場合がある。また、ビット線ＢＬｅは、導電体２６を有しない場合がある。
【0139】
ダマシンによるビット線ＢＬｅの製造方法については、以下に示される。例えば、半導体装置２００ｅにおいて、ステップＳ２２の処理の後に、絶縁体３４が形成される。絶縁体３４は、絶縁体３１、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９の上面に形成される。
【0140】
その後、図４２に示されるように、ビット線ＢＬｅが形成される予定の領域がエッチングされ、スリットＳＨ２が形成される。スリットＳＨ２は、絶縁体３４を分断する。スリットＳＨ２によって、絶縁体３１、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９の一部が露出する。酸化物半導体２９の上面は、絶縁体３４に接する部分と、スリットＳＨ２によって露出する部分とを有する。
【0141】
次に、スリットＳＨ２の表面に、酸化物半導体２３ｅが形成される。酸化物半導体２３ｅは、絶縁体３１、第１ゲート絶縁膜２７、第２ゲート絶縁膜２８、及び酸化物半導体２９の上面並びに、絶縁体３４の側面に形成される。酸化物半導体２３ｅは、酸化物半導体２９と一体化していてもよい。
【0142】
次に、酸化物半導体２３ｅの表面に、導電体２４ｅが形成される。次に、導電体２４ｅの表面に、導電体２５ｅが形成され、スリットＳＨ２が埋め込まれる。すなわち、ビット線ＢＬｅは、酸化物半導体２３ｅ、導電体２４ｅ、及び導電体２５ｅを含む。その後、絶縁体３４及びビット線ＢＬｅの上面に、絶縁体３５が形成される。
【0143】
［４］その他の変形例等
第１乃至第２実施形態において、半導体装置１００乃至２００の構造はその他の構造であってもよい。第１実施形態における構造は、第２実施形態に対しても適用され得る。第１実施形態及び第２実施形態の変形例において示された構造は、その一部のみ、又は複数を組み合わせた構造であっても、第１実施形態及び第２実施形態に対して適用され得る。
第１乃至第２実施形態において、半導体装置１００乃至２００の構造はその他の構造であってもよい。第１実施形態における構造は、第２実施形態に対しても適用され得る。第１実施形態及び第２実施形態の変形例において示された構造は、その一部のみ、又は複数を組み合わせた構造であっても、第１実施形態及び第２実施形態に対して適用され得る。
【0144】
ピラーＰＩ及びＰＩ２は、テーパー形状や逆テーパー形状を有していてもよいし、中間部分が膨らんだ形状を有していてもよい。
【0145】
本明細書において“接続”は、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。“電気的に接続される”は、電気的に接続されたものと同様に動作することが可能であれば、絶縁体を介していてもよい。
【0146】
本発明の第１乃至第２実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。第１乃至第２実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。第１乃至第２実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0147】
１００，２００…半導体装置、１１～１４，２１，２２，２４～２６，４０…導電体、１５，１６，３０～３２，３４，３５…絶縁体、１７，１８，２７，２８…ゲート絶縁膜、１９，２３，２９…酸化物半導体、ＰＩ，ＰＩ２…ピラー、ＳＬＴ…部材
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
