知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023181087
(43)【公開日】2023-12-21
(54)【発明の名称】電源装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20231214BHJP
【ＦＩ】
H02M3/28 K
H02M3/28 Q
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023073701
(22)【出願日】2023-04-27
(31)【優先権主張番号】P 2022093678
(32)【優先日】2022-06-09
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000002037
【氏名又は名称】新電元工業株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】渡邉 俊之
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA14
5H730AS01
5H730BB25
5H730BB62
5H730DD04
5H730DD16
5H730EE04
5H730EE07
5H730EE59
5H730FD01
5H730FD11
5H730FG05
5H730FG07
5H730FG26
(57)【要約】
【課題】入力電圧が変化した場合であっても、効率の低下を抑制することができる電源装置を提供する。
【解決手段】電源装置は、電流共振コンバータと、電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、電流共振コンバータの入力電圧に基づいて、静電容量を変更する制御回路と、を含む。
【選択図】図１
【解決手段】電源装置は、電流共振コンバータと、電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、電流共振コンバータの入力電圧に基づいて、静電容量を変更する制御回路と、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
電流共振コンバータと、
前記電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、
前記電流共振コンバータの入力電圧に基づいて、前記静電容量を変更する制御回路と、
を含む、
ことを特徴とする、電源装置。
前記電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、
前記電流共振コンバータの入力電圧に基づいて、前記静電容量を変更する制御回路と、
を含む、
ことを特徴とする、電源装置。
【請求項2】
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記静電容量を相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記静電容量を相対的に小さくする、
ことを特徴とする、請求項１に記載の電源装置。
前記入力電圧が相対的に高い場合に、前記静電容量を相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記静電容量を相対的に小さくする、
ことを特徴とする、請求項１に記載の電源装置。
【請求項3】
前記可変容量回路は、
第１コンデンサと、
一端が前記第１コンデンサの一端に電気的に接続された第２コンデンサと、
寄生容量及び寄生ダイオードを有し、第１端子が前記第２コンデンサの他端に電気的に接続され、第２端子が前記第１コンデンサの他端に電気的に接続され、制御端子に前記制御回路からスイッチング信号が入力されるスイッチング素子と、
を含む、
ことを特徴とする、請求項２に記載の電源装置。
第１コンデンサと、
一端が前記第１コンデンサの一端に電気的に接続された第２コンデンサと、
寄生容量及び寄生ダイオードを有し、第１端子が前記第２コンデンサの他端に電気的に接続され、第２端子が前記第１コンデンサの他端に電気的に接続され、制御端子に前記制御回路からスイッチング信号が入力されるスイッチング素子と、
を含む、
ことを特徴とする、請求項２に記載の電源装置。
【請求項4】
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記スイッチング信号のデューティを相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記スイッチング信号のデューティを相対的に小さくする、
ことを特徴とする、請求項３に記載の電源装置。
前記入力電圧が相対的に高い場合に、前記スイッチング信号のデューティを相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記スイッチング信号のデューティを相対的に小さくする、
ことを特徴とする、請求項３に記載の電源装置。
【請求項5】
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記共振経路の共振周波数を相対的に低くし、
前記入力電圧が相対的に低い場合に、前記共振経路の共振周波数を相対的に高くする、
ことを特徴とする、請求項２に記載の電源装置。
前記入力電圧が相対的に高い場合に、前記共振経路の共振周波数を相対的に低くし、
前記入力電圧が相対的に低い場合に、前記共振経路の共振周波数を相対的に高くする、
ことを特徴とする、請求項２に記載の電源装置。
【請求項6】
前記制御回路は、
前記電流共振コンバータのブリッジ回路のスイッチング周波数を一定にする、
ことを特徴とする、請求項２に記載の電源装置。
前記電流共振コンバータのブリッジ回路のスイッチング周波数を一定にする、
ことを特徴とする、請求項２に記載の電源装置。
【請求項7】
前記制御回路は、
電流が前記スイッチング素子の前記第２端子の側から前記第１端子の側の方向に流れる場合に、前記スイッチング素子をオン状態に制御する、
ことを特徴とする、請求項３に記載の電源装置。
電流が前記スイッチング素子の前記第２端子の側から前記第１端子の側の方向に流れる場合に、前記スイッチング素子をオン状態に制御する、
ことを特徴とする、請求項３に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源装置に関する。
【背景技術】
【0002】
ＬＬＣコンバータ（電流共振コンバータ）は、入力電圧が変化した場合に、ブリッジ回路のスイッチング周波数を変更することにより、出力電圧を目標電圧に維持できる。但し、ＬＬＣコンバータは、ブリッジ回路のスイッチング周波数が共振周波数と同じ場合に効率が最も高い。そのため、ＬＬＣコンバータは、入力電圧が変化した場合に、ブリッジ回路のスイッチング周波数を変更すると、スイッチング周波数の増加による効率低下や、スイッチング周波数の減少によるトランスの磁気飽和などの課題がある。
【0003】
特許文献１には、複数のＬＬＣコンバータがインターリーブ接続された構成において、複数のＬＬＣコンバータの電流に基づいて、前段の複数のＰＦＣ（力率改善回路）の出力電圧を調整することにより、複数のＬＬＣコンバータの電流バランスを取る技術が、記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許出願公開第２０１８／０１９１１６８号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、入力電圧が変化した場合であっても、効率の低下を抑制することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様の電源装置は、
電流共振コンバータと、
前記電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、
前記電流共振コンバータの入力電圧に基づいて、前記静電容量を変更する制御回路と、
を含む、
ことを特徴とする。
電流共振コンバータと、
前記電流共振コンバータの共振経路に直列接続され、静電容量が可変である可変容量回路と、
前記電流共振コンバータの入力電圧に基づいて、前記静電容量を変更する制御回路と、
を含む、
ことを特徴とする。
【0007】
前記電源装置において、
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記静電容量を相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記静電容量を相対的に小さくする、
ことを特徴とする。
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記静電容量を相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記静電容量を相対的に小さくする、
ことを特徴とする。
【0008】
前記電源装置において、
前記可変容量回路は、
第１コンデンサと、
一端が前記第１コンデンサの一端に電気的に接続された第２コンデンサと、
寄生容量及び寄生ダイオードを有し、第１端子が前記第２コンデンサの他端に電気的に接続され、第２端子が前記第１コンデンサの他端に電気的に接続され、制御端子に前記制御回路からスイッチング信号が入力されるスイッチング素子と、
を含む、
ことを特徴とする。
前記可変容量回路は、
第１コンデンサと、
一端が前記第１コンデンサの一端に電気的に接続された第２コンデンサと、
寄生容量及び寄生ダイオードを有し、第１端子が前記第２コンデンサの他端に電気的に接続され、第２端子が前記第１コンデンサの他端に電気的に接続され、制御端子に前記制御回路からスイッチング信号が入力されるスイッチング素子と、
を含む、
ことを特徴とする。
【0009】
前記電源装置において、
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記スイッチング信号のデューティを相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記スイッチング信号のデューティを相対的に小さくする、
ことを特徴とする。
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記スイッチング信号のデューティを相対的に大きくし、
前記入力電圧が相対的に低い場合に、前記スイッチング信号のデューティを相対的に小さくする、
ことを特徴とする。
【0010】
前記電源装置において、
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記共振経路の共振周波数を相対的に低くし、
前記入力電圧が相対的に低い場合に、前記共振経路の共振周波数を相対的に高くする、
ことを特徴とする。
前記制御回路は、
前記入力電圧が相対的に高い場合に、前記共振経路の共振周波数を相対的に低くし、
前記入力電圧が相対的に低い場合に、前記共振経路の共振周波数を相対的に高くする、
ことを特徴とする。
【0011】
前記電源装置において、
前記制御回路は、
前記電流共振コンバータのブリッジ回路のスイッチング周波数を一定にする、
ことを特徴とする。
前記制御回路は、
前記電流共振コンバータのブリッジ回路のスイッチング周波数を一定にする、
ことを特徴とする。
【0012】
前記電源装置において、
前記制御回路は、
電流が前記スイッチング素子の前記第２端子の側から前記第１端子の側の方向に流れる場合に、前記スイッチング素子をオン状態に制御する、
ことを特徴とする。
前記制御回路は、
電流が前記スイッチング素子の前記第２端子の側から前記第１端子の側の方向に流れる場合に、前記スイッチング素子をオン状態に制御する、
ことを特徴とする。
【発明の効果】
【0013】
本発明の一態様の電源装置は、入力電圧が変化した場合であっても、効率の低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【0014】
【発明を実施するための形態】
【0015】
以下に、本発明の電源装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【0016】
＜第１の実施の形態＞
図１は、第１の実施の形態の電源装置の構成を示す図である。
図１は、第１の実施の形態の電源装置の構成を示す図である。
【0017】
電源装置１は、入力電圧Ｖｉｎの供給を直流電源２から受けて、直流の出力電圧Ｖｏｕｔを負荷３に出力する。
【0018】
電源装置１は、ＬＬＣコンバータ１１と、制御回路１２と、を含む。
【0019】
ＬＬＣコンバータ１１は、ブリッジ回路２１と、可変容量回路２２と、トランス２３と、整流回路２４と、コンデンサ２５と、電圧センサ２６と、を含む電流共振コンバータである。
【0020】
実施の形態では、電流共振コンバータの一例としてＬＬＣコンバータを用いたが、本開示はこれに限定されない。本開示は、ＬＬＣコンバータ以外の電流共振コンバータにも適用可能である。
【0021】
ブリッジ回路２１は、第１アーム３１と、第２アーム３２と、を含む。実施の形態では、ブリッジ回路２１は、フルブリッジ回路としたが、本開示はこれに限定されない。ブリッジ回路２１は、例えば、ハーフブリッジ回路であっても良い。
【0022】
第１アーム３１は、トランジスタＱ１及びＱ２を含む。第２アーム３２は、トランジスタＱ３及びＱ４を含む。
【0023】
本開示では、各トランジスタがＭＯＳＦＥＴであることとしたが、これに限定されない。各トランジスタは、シリコンパワーデバイス、ＧａＮパワーデバイス、ＳｉＣパワーデバイスなどでも良い。
【0024】
各トランジスタは、積極的に電流を流すことができる寄生ダイオード（ボディダイオード）を有する、又は、逆並列にダイオードが接続されている。寄生ダイオードとは、ＭＯＳＦＥＴのバックゲートとソース及びドレインとの間のｐｎ接合である。
【0025】
トランジスタＱ１のドレインは、第１入力端子２１ａに電気的に接続されている。第１入力端子２１ａは、直流電源２の高電位側端子に電気的に接続されている。トランジスタＱ１のソースは、第１出力端子２１ｃに電気的に接続されている。トランジスタＱ２のドレインは、第１出力端子２１ｃ及びトランジスタＱ１のソースに電気的に接続されている。トランジスタＱ２のソースは、第２入力端子２１ｂに電気的に接続されている。第２入力端子２１ｂは、直流電源２の低電位側端子に電気的に接続されている。
【0026】
トランジスタＱ３のドレインは、第１入力端子２１ａに電気的に接続されている。トランジスタＱ３のソースは、第２出力端子２１ｄに電気的に接続されている。トランジスタＱ４のドレインは、第２出力端子２１ｄ及びトランジスタＱ３のソースに電気的に接続されている。トランジスタＱ４のソースは、第２入力端子２１ｂに電気的に接続されている。
【0027】
可変容量回路２２は、第１コンデンサ４１と、第２コンデンサ４２と、トランジスタＱ５と、を含む。トランジスタＱ５は、寄生容量４３と、寄生ダイオード４４と、を含む。
【0028】
トランジスタＱ５が、本開示の「スイッチング素子」の一例に相当する。トランジスタＱ５のドレインが、本開示の「第１端子」の一例に相当する。トランジスタＱ５のソースが、本開示の「第２端子」の一例に相当する。トランジスタＱ５のゲートが、本開示の「制御端子」の一例に相当する。
【0029】
第１コンデンサ４１の一端は、第１出力端子２１ｃに電気的に接続されている。第２コンデンサ４２の一端は、第１コンデンサ４１の一端及び第１出力端子２１ｃに電気的に接続されている。
【0030】
トランジスタＱ５のドレインは、第２コンデンサ４２の他端に電気的に接続されている。トランジスタＱ５のソースは、第１コンデンサ４１の他端に電気的に接続されている。
【0031】
トランジスタＱ５がオン状態の場合、可変容量回路２２の静電容量は、第１コンデンサ４１の静電容量と、第２コンデンサ４２の静電容量と、の和になる。トランジスタＱ５がオフ状態の場合、可変容量回路２２の静電容量は、第１コンデンサ４１の静電容量と、第２コンデンサ４２及び寄生容量４３の直列接続の静電容量と、の和になる。
【0032】
（第２コンデンサ４２の静電容量）＞（第２コンデンサ４２及び寄生容量４３の直列接続の静電容量）である。つまり、可変容量回路２２の静電容量は、トランジスタＱ５がオン状態の場合に相対的に大きくなり、トランジスタＱ５がオフ状態の場合に相対的に小さくなる。
【0033】
従って、可変容量回路２２の静電容量の時間平均は、トランジスタＱ５のゲートに入力される第１スイッチング信号Ｓ１のデューティが相対的に大きい場合に相対的に大きくなり、第１スイッチング信号Ｓ１のデューティが相対的に小さい場合に相対的に小さくなる。
【0034】
第１スイッチング信号Ｓ１が、本開示の「スイッチング信号」の一例に相当する。
【0035】
トランス２３は、１次巻線２３ａと、２次巻線２３ｂと、コア２３ｃと、を含む。１次巻線２３ａ及び２次巻線２３ｂは、コア２３ｃに巻回されている。１次巻線２３ａは、励磁インダクタンス２３ｄを含む。
【0036】
ＬＬＣコンバータ１１は、ブリッジ回路２１とトランス２３との間に、インダクタンス２３ｅを含む。インダクタンス２３ｅは、トランス２３の漏れインダクタンスでも良い。
【0037】
インダクタンス２３ｅの一端は、第１コンデンサ４１の他端及びトランジスタＱ５のソースに電気的に接続されている。インダクタンス２３ｅの他端は、１次巻線２３ａの一端に電気的に接続されている。１次巻線２３ａの他端は、第２出力端子２１ｄに電気的に接続されている。
【0038】
可変容量回路２２、インダクタンス２３ｅ及び励磁インダクタンス２３ｄが、ＬＬＣコンバータ１１の共振経路５１を構成する。
【0039】
共振経路５１の共振周波数は、次の式（１）で表される。式（１）において、ｆは共振周波数であり、Ｌは励磁インダクタンス２３ｄ及びインダクタンス２３ｅのインダクタンスであり、Ｃは可変容量回路２２の静電容量である。
【数1】
【0040】
従って、共振経路５１の共振周波数は、可変容量回路２２の静電容量が相対的に大きい場合に相対的に低くなり、可変容量回路２２の静電容量が相対的に小さい場合に相対的に高くなる。
【0041】
つまり、共振経路５１の共振周波数は、トランジスタＱ５のゲートに入力される第１スイッチング信号Ｓ１のデューティが相対的に大きい場合に相対的に低くなり、第１スイッチング信号Ｓ１のデューティが相対的に小さい場合に相対的に高くなる。
【0042】
なお、実施の形態では、共振経路５１がトランス２３の１次側にあることとしたが、本開示はこれに限定されない。共振経路５１は、トランス２３の２次側にあっても良い。
【0043】
また、実施の形態では、可変容量回路２２は、ブリッジ回路２１と、インダクタンス２３ｅと、の間に直列に挿入されていることとしたが、本開示はこれに限定されない。可変容量回路２２は、例えば、インダクタンス２３ｅと、励磁インダクタンス２３ｄと、の間に直列に挿入されても良い。
【0044】
ブリッジ回路２１は、トランジスタＱ１及びＱ４がオン状態、且つ、トランジスタＱ２及びＱ３がオフ状態の場合、正方向の直流電圧をトランス２３の１次巻線２３ａに出力する。
【0045】
ブリッジ回路２１は、トランジスタＱ１及びＱ４がオフ状態、且つ、トランジスタＱ２及びＱ３がオン状態の場合、負方向の直流電圧をトランス２３の１次巻線２３ａに出力する。
【0046】
ブリッジ回路２１は、トランジスタＱ１からトランジスタＱ４までがオフ状態の場合、トランス２３の１次巻線２３ａを開放する。若しくは、トランジスタＱ２及びＱ３の寄生ダイオードを通じて直流電源２にトランス２３の電流が還流される。若しくは、トランジスタＱ４及びＱ１の寄生ダイオードを通じて直流電源２にトランス２３の電流が還流される。
【0047】
整流回路２４は、トランス２３の２次巻線２３ｂに誘起される電圧を整流して、コンデンサ２５に出力する。整流回路２４は、ブリッジダイオードが例示されるが、本開示はこれに限定されない。
【0048】
コンデンサ２５は、整流回路２４で整流された電圧を平滑化する。コンデンサ２５の電圧が、出力電圧Ｖｏｕｔである。電圧センサ２６は、出力電圧Ｖｏｕｔを表す信号Ｓ２１を制御回路１２に出力する。
【0049】
制御回路１２は、第１制御部６１と、第２制御部６２と、を含む。
【0050】
第１制御部６１は、誤差アンプ７１と、基準電圧源７２と、コンパレータ７３と、三角波電圧源７４と、レベルシフト回路７５と、を含む。
【0051】
誤差アンプ７１の非反転入力端子（＋端子）には、入力電圧Ｖｉｎ又は入力電圧Ｖｉｎをレベルシフトした電圧が入力される。誤差アンプ７１の反転入力端子（－端子）には、目標電圧に応じた基準電圧Ｖ１１が基準電圧源７２から入力される。誤差アンプ７１は、入力電圧Ｖｉｎと、基準電圧Ｖ１１と、の差に応じた電圧Ｖ１２を、コンパレータ７３の非反転入力端子（＋端子）に出力する。
【0052】
コンパレータ７３の反転入力端子（－端子）には、トランジスタＱ１及びＱ４、又は、トランジスタＱ２及びＱ３に同期した三角波電圧Ｖ１３が三角波電圧源７４から入力される。
【0053】
コンパレータ７３は、電圧Ｖ１２が三角波電圧Ｖ１３よりも高い場合には、ハイレベルの信号Ｓ１１を出力し、三角波電圧Ｖ１３が電圧Ｖ１２よりも高い場合には、ローレベルの信号Ｓ１１を出力する。
【0054】
レベルシフト回路７５は、信号Ｓ１１をレベルシフトした第１スイッチング信号Ｓ１を、トランジスタＱ５のゲートに出力する。
【0055】
図２は、実施の形態の電源装置の第１スイッチング信号のデューティの一例を示す図である。
【0056】
図２において、縦軸は、第１スイッチング信号Ｓ１の電圧（ハイレベル又はローレベル）を表し、横軸は、第１スイッチング信号Ｓ１のデューティを表す。図２では、入力電圧Ｖｉｎが３５０Ｖから４５０Ｖまで変化した場合を示している。波形２０１は、入力電圧Ｖｉｎが３５０Ｖの場合を表す。波形２０２は、入力電圧Ｖｉｎが３７０Ｖの場合を表す。波形２０３は、入力電圧Ｖｉｎが３９０Ｖの場合を表す。波形２０４は、入力電圧Ｖｉｎが４１０Ｖの場合を表す。波形２０５は、入力電圧Ｖｉｎが４３０Ｖの場合を表す。波形２０６は、入力電圧Ｖｉｎが４５０Ｖの場合を表す。
【0057】
コンパレータ７３は、入力電圧Ｖｉｎが相対的に低い場合（波形２０１参照）に、第１スイッチング信号Ｓ１のデューティを相対的に小さくする（静電容量小、共振周波数高）。コンパレータ７３は、入力電圧Ｖｉｎが相対的に高くなる（波形２０６参照）ほど、図２中の矢印２０７で示すように、第１スイッチング信号Ｓ１のデューティを相対的に大きくする（静電容量大、共振周波数低）。
【0058】
第２制御部６２には、出力電圧Ｖｏｕｔを表す信号Ｓ２１が電圧センサ２６から入力される。第２制御部６２は、第２スイッチング信号Ｓ２をブリッジ回路２１に出力し、出力電圧Ｖｏｕｔを目標電圧に維持する。
【0059】
入力電圧Ｖｉｎが相対的に高い場合、出力電圧Ｖｏｕｔが高くなる。従って、第２制御部６２は、第２スイッチング信号Ｓ２のスイッチング周波数を相対的に高くすることが例示される。
【0060】
但し、入力電圧Ｖｉｎが相対的に高い場合には、共振経路５１の共振周波数が相対的に低くなり、出力電圧Ｖｏｕｔの上昇が抑制される。従って、第２制御部６２は、第２スイッチング信号Ｓ２のスイッチング周波数を相対的に高くすることを抑制できる。
【0061】
入力電圧Ｖｉｎが相対的に低い場合、出力電圧Ｖｏｕｔが低くなる。従って、第２制御部６２は、第２スイッチング信号Ｓ２のスイッチング周波数を相対的に低くすることが例示される。
【0062】
但し、入力電圧Ｖｉｎが相対的に低い場合には、共振経路５１の共振周波数が相対的に高くなり、出力電圧Ｖｏｕｔの下降が抑制される。従って、第２制御部６２は、第２スイッチング信号Ｓ２のスイッチング周波数を相対的に低くすることを抑制できる。
【0063】
なお、本開示は上記に限定されない。例えば、後述するように、第２制御部６２は、第２スイッチング信号Ｓ２のスイッチング周波数を一定としても良い。
【0064】
また、第２制御部６２は、パルス幅変調信号である信号Ｓ１１が入力されることとし、この信号Ｓ１１を参照し、共振経路５１の共振周波数と、ブリッジ回路２１のスイッチング周波数と、が同じになるようにブリッジ回路２１を周波数制御しても良い。これにより、電源装置１は、出力電圧Ｖｏｕｔを一定に制御することができる。
【0065】
（まとめ）
電源装置１は、入力電圧Ｖｉｎが相対的に高い場合に、共振経路５１の共振周波数が相対的に低くなる。それとともに、ブリッジ回路２１のスイッチング周波数が相対的に高くなることが抑制される。これにより、電源装置１は、効率の低下を抑制できる。
電源装置１は、入力電圧Ｖｉｎが相対的に高い場合に、共振経路５１の共振周波数が相対的に低くなる。それとともに、ブリッジ回路２１のスイッチング周波数が相対的に高くなることが抑制される。これにより、電源装置１は、効率の低下を抑制できる。
【0066】
また、電源装置１は、入力電圧Ｖｉｎが相対的に低い場合に、共振経路５１の共振周波数が相対的に高くなる。それとともに、ブリッジ回路２１のスイッチング周波数が相対的に低くなることが抑制される。これにより、電源装置１は、トランス２３の磁気飽和などの問題を回避できる。
【0067】
なお、可変容量回路２２の静電容量を変更することは、共振経路５１の共振周波数、共振インピーダンス、共振インダクタンス、共振コンデンサ容量を変更することと等価である。
【0068】
（付記）
図３は、実施の形態の電源装置の、ブリッジ回路のスイッチング周波数を一定にした場合の、出力電圧－入力電圧特性の一例を示す図である。図３において、縦軸は、出力電圧Ｖｏｕｔを表し、横軸は、入力電圧Ｖｉｎを表す。
図３は、実施の形態の電源装置の、ブリッジ回路のスイッチング周波数を一定にした場合の、出力電圧－入力電圧特性の一例を示す図である。図３において、縦軸は、出力電圧Ｖｏｕｔを表し、横軸は、入力電圧Ｖｉｎを表す。
【0069】
図３において、波形２１１は、可変容量回路２２の静電容量を初期値に固定した場合を表す。波形２１２は、可変容量回路２２の静電容量を入力電圧Ｖｉｎに応じて可変した場合を表す。
【0070】
波形２１１に示すように、可変容量回路２２の静電容量を初期値に固定した場合、入力電圧Ｖｉｎが高くなるとともに、出力電圧Ｖｏｕｔが高くなってしまう。
【0071】
一方、波形２１２に示すように、可変容量回路２２の静電容量を入力電圧Ｖｉｎに応じて可変した場合、ブリッジ回路２１のスイッチング周波数を一定にしても、出力電圧Ｖｏｕｔを略一定に維持することができる。
【0072】
このように、電源装置１は、可変容量回路２２の静電容量を入力電圧Ｖｉｎに応じて可変することにより、ブリッジ回路２１のスイッチング周波数を一定にしても、出力電圧Ｖｏｕｔを略一定に維持することができる。これにより、電源装置１は、制御が容易になる。
【0073】
＜第２の実施の形態＞
図４は、第２の実施の形態の電源装置の構成を示す図である。
図４は、第２の実施の形態の電源装置の構成を示す図である。
【0074】
電源装置１Ａは、電源装置１（図１参照）と比較して、ＬＬＣコンバータ１１に代えて、ＬＬＣコンバータ１１Ａを含む。また、電源装置１Ａは、制御回路１２に代えて、制御回路１２Ａを含む。
【0075】
ＬＬＣコンバータ１１Ａは、ＬＬＣコンバータ１１と比較して、可変容量回路２２に代えて、可変容量回路２２Ａを含む。可変容量回路２２Ａは、可変容量回路２２と比較して、抵抗４５を更に含む。抵抗４５は、トランジスタＱ５の電流を検出するための電流検出抵抗である。なお、可変容量回路２２Ａは、抵抗４５に代えて、電流センサを含むこととしても良い。
【0076】
抵抗４５の一端４５ａは、トランジスタＱ５のソースに電気的に接続されている。抵抗４５の他端４５ｂは、第１コンデンサ４１の他端に電気的に接続されている。
【0077】
トランジスタＱ５のドレインの側からソースの側の方向に電流が流れる場合、（抵抗４５の一端４５ａの電位）＞（抵抗４５の他端４５ｂの電位）となる。トランジスタＱ５のソースの側からドレインの側の方向に電流が流れる場合、（抵抗４５の一端４５ａの電位）＜（抵抗４５の他端４５ｂの電位）となる。
【0078】
制御回路１２Ａは、制御回路１２と比較して、第１制御部６１に代えて、第１制御部６１Ａを含む。
【0079】
第１制御部６１Ａは、第１制御部６１と比較して、コンパレータ７６と、電圧源７７と、ＯＲゲート回路７８と、を更に含む。
【0080】
コンパレータ７６の非反転入力端子（＋端子）は、抵抗４５の他端４５ｂに電気的に接続されている。コンパレータ７６の反転入力端子（－端子）は、電圧源７７の高電位側端に電気的に接続されている。電圧源７７の低電位側端は、抵抗４５の一端４５ａに電気的に接続されている。電圧源７７は、電圧Ｖ１４をコンパレータ７６の反転入力端子（－端子）に出力する。
【0081】
コンパレータ７６は、抵抗４５の他端４５ｂと一端４５ａとの間の電位差（電圧）が電圧Ｖ１４以上の場合に、ハイレベルの信号Ｓ１３を出力する。コンパレータ７６は、抵抗４５の他端４５ｂと一端４５ａとの間の電位差が電圧Ｖ１４未満の場合に、ローレベルの信号Ｓ１３を出力する。
【0082】
なお、コンパレータ７６の反転入力端子（－端子）に電圧Ｖ１４が入力されることとしたのは、抵抗４５に流れる微少な電流（ノイズ電流）によって信号Ｓ１３が頻繁に反転することを抑制するためである。
【0083】
ＯＲゲート回路７８は、２入力１出力の論理和回路である。ＯＲゲート回路７８には、レベルシフト回路７５から出力される信号Ｓ１２及びコンパレータ７６から出力される信号Ｓ１３が入力される。ＯＲゲート回路７８は、信号Ｓ１２と信号Ｓ１３との論理和である第１スイッチング信号Ｓ１をトランジスタＱ５のゲートに出力する。
【0084】
なお、抵抗４５に代えて絶縁タイプの電流センサを用いる場合には、電圧源７７の低電位側端は、基準電位に接続できる。そして、ＯＲゲート回路７８とレベルシフト回路７５との順番を入れ替えることができる。つまり、ＯＲゲート回路７８は、信号Ｓ１１と信号Ｓ１３との論理和である出力信号をレベルシフト回路７５に出力し、レベルシフト回路７５は、ＯＲゲート回路７８の出力信号の電圧レベルを変換して第１スイッチング信号Ｓ１を出力することとしても良い。
【0085】
【0086】
線２２１は、ブリッジ回路２１の中の１つのトランジスタ（例えば、トランジスタＱ１（図１参照））のゲート信号の波形を示す。
【0087】
【0088】
【0089】
【0090】
線２２５は、信号Ｓ１３（図４参照）の波形を示す。
【0091】
線２２６は、第１スイッチング信号Ｓ１（図４参照）の波形を示す。
【0092】
図５（ａ）を参照すると、第１の実施の形態の電源装置１では、タイミングｔ０において、線２２１で示すように、トランジスタＱ１のゲート信号がハイレベルになる。それとともに、線２２２で示すように、信号Ｓ１１がハイレベルになり、トランジスタＱ５がオン状態になる。従って、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、線２２３で示すように、トランジスタＱ５のドレインからソースの方向に電流が流れる。
【0093】
次に、タイミングｔ１において、線２２２で示すように、信号Ｓ１１がローレベルになり、トランジスタＱ５がオフ状態になる。従って、線２２３で示すように、トランジスタＱ５には、電流が流れない。また、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧は、上昇し、その後下降する。
【0094】
次に、タイミングｔ２において、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧がゼロになる。また、線２２３で示すように、電流が寄生ダイオード４４のアノードからカソードの方向に流れる。この電流により、矢印２２７で指し示す損失が、寄生ダイオード４４で発生する。
【0095】
次に、タイミングｔ３において、線２２１で示すように、トランジスタＱ１のゲート信号がハイレベルになる。それとともに、線２２２で示すように、信号Ｓ１１がハイレベルになり、トランジスタＱ５がオン状態になる。従って、線２２４で示すように、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、線２２３で示すように、トランジスタＱ５のドレインからソースの方向に電流が流れる。
【0096】
以上のように、第１の実施の形態の電源装置１では、タイミングｔ２からタイミングｔ３までの期間で、矢印２２７で指し示す損失が、寄生ダイオード４４で発生する。
【0097】
一方、図５（ｂ）を参照すると、第２の実施の形態の電源装置１Ａでは、タイミングｔ０において、信号Ｓ１１（線２２２）がハイレベルであるので、線２２６で示すように、第１スイッチング信号Ｓ１がハイレベルになる。これにより、トランジスタＱ５がオン状態になる。従って、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、線２２３と同様に、トランジスタＱ５のドレインからソースの方向に電流が流れる。
【0098】
次に、タイミングｔ１において、信号Ｓ１１（線２２２）がローレベルであり、且つ、信号Ｓ１３（線２２５）がローレベルであるので、線２２６で示すように、第１スイッチング信号Ｓ１がローレベルになる。従って、線２２３と同様に、トランジスタＱ５には、電流が流れない。また、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧は、上昇し、その後下降する。
【0099】
次に、タイミングｔ２において、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧がゼロになる。また、線２２３と同様に、電流が寄生ダイオード４４のアノードからカソードの方向に流れる。コンパレータ７６は、この電流を検出し、ハイレベルの信号Ｓ１３を出力する。信号Ｓ１３がハイレベルになると、ＯＲゲート回路７８は、線２２６で示すように、ハイレベルの第１スイッチング信号Ｓ１を出力する。これにより、トランジスタＱ５がオン状態になる。従って、線２２４と同様に、トランジスタＱ５のドレイン－ソース間電圧は、ゼロになる。また、電流が、線２２３と同様に、トランジスタＱ５のソースからドレインに向かって流れる。この電流により、矢印２２７で指し示す損失が、トランジスタＱ５のオン抵抗で発生する。
【0100】
（まとめ）
第１の実施の形態の電源装置１では、タイミングｔ２からタイミングｔ３の期間で、電流が、寄生ダイオード４４のアノードからカソードへ流れ、損失が、寄生ダイオード４４で発生する。
第１の実施の形態の電源装置１では、タイミングｔ２からタイミングｔ３の期間で、電流が、寄生ダイオード４４のアノードからカソードへ流れ、損失が、寄生ダイオード４４で発生する。
【0101】
一方、第２の実施の形態の電源装置１Ａでは、タイミングｔ２からタイミングｔ３の期間で、電流が、トランジスタＱ５のソースからドレインへ流れ、損失が、トランジスタＱ５のオン抵抗で発生する。
【0102】
トランジスタＱ５のオン抵抗での損失は、寄生ダイオード４４での損失よりも少ない。従って、電源装置１Ａは、電源装置１と比較して、損失を抑制し、効率を向上させることができる。
【0103】
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0104】
１、１Ａ 電源装置
２ 直流電源
３ 負荷
１１、１１Ａ ＬＬＣコンバータ
１２、１２Ａ 制御回路
２１ ブリッジ回路
２２、２２Ａ 可変容量回路
２３ トランス
２４ 整流回路
２５ コンデンサ
２６ 電圧センサ
３１ 第１アーム
３２ 第２アーム
４１ 第１コンデンサ
４２ 第２コンデンサ
４３ 寄生容量
４４ 寄生ダイオード
６１、６１Ａ 第１制御部
６２ 第２制御部
７１ 誤差アンプ
７２ 基準電圧源
７３、７６ コンパレータ
７４ 三角波電圧源
７５ レベルシフト回路
７７ 電圧源
７８ ＯＲゲート回路
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５ トランジスタ
２ 直流電源
３ 負荷
１１、１１Ａ ＬＬＣコンバータ
１２、１２Ａ 制御回路
２１ ブリッジ回路
２２、２２Ａ 可変容量回路
２３ トランス
２４ 整流回路
２５ コンデンサ
２６ 電圧センサ
３１ 第１アーム
３２ 第２アーム
４１ 第１コンデンサ
４２ 第２コンデンサ
４３ 寄生容量
４４ 寄生ダイオード
６１、６１Ａ 第１制御部
６２ 第２制御部
７１ 誤差アンプ
７２ 基準電圧源
７３、７６ コンパレータ
７４ 三角波電圧源
７５ レベルシフト回路
７７ 電圧源
７８ ＯＲゲート回路
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５ トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】