(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023181632
(43)【公開日】2023-12-25
(54)【発明の名称】情報処理装置及び劣化推定方法
(51)【国際特許分類】
G01R 31/3173 20060101AFI20231218BHJP
G06F 30/367 20200101ALI20231218BHJP
G01R 31/30 20060101ALI20231218BHJP
H01L 21/822 20060101ALI20231218BHJP
G06F 30/30 20200101ALN20231218BHJP
G06F 119/04 20200101ALN20231218BHJP
【ＦＩ】
G01R31/3173
G06F30/367
G01R31/30
H01L27/04 T
G06F30/30
G06F119:04
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2022094871
(22)【出願日】2022-06-13
(71)【出願人】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110004185
【氏名又は名称】インフォート弁理士法人
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(72)【発明者】
【氏名】竹田 圭吾
【テーマコード（参考）】
2G132
5B146
5F038
【Ｆターム（参考）】
2G132AA01
2G132AB07
2G132AB14
2G132AC09
5B146AA22
5B146GL12
5F038AZ08
5F038DT08
5F038DT12
5F038DT19
(57)【要約】
【課題】回路の性能劣化を示す情報の推定精度を向上させる。
【解決手段】取得部は、回路の動作条件を取得する。計算部は、動作条件が変化した場合、変化後の動作条件に基づいて回路の動作時間を補正することで、補正後の動作時間を求め、変化後の動作条件と補正後の動作時間とを用いて、回路の性能劣化情報を計算する。
【選択図】図６
【解決手段】取得部は、回路の動作条件を取得する。計算部は、動作条件が変化した場合、変化後の動作条件に基づいて回路の動作時間を補正することで、補正後の動作時間を求め、変化後の動作条件と補正後の動作時間とを用いて、回路の性能劣化情報を計算する。
【選択図】図６
【特許請求の範囲】
【請求項1】
回路の動作条件を取得する取得部と、
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する計算部と、
を備えることを特徴とする情報処理装置。
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する計算部と、
を備えることを特徴とする情報処理装置。
【請求項2】
前記計算部は、第１動作時間と、前記第１動作時間に対応する第１性能劣化情報と、前記変化後の動作条件とに基づいて、動作時間の補正量を求め、前記第１動作時間よりも長い第２動作時間と前記動作時間の補正量とに基づいて、前記補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記第２動作時間に対応する第２性能劣化情報を計算し、前記第２性能劣化情報を前記回路の性能劣化情報として用いることを特徴とする請求項１記載の情報処理装置。
【請求項3】
前記回路の性能劣化情報を閾値と比較した結果に基づいて、前記回路の性能が劣化した場合の制御を行う制御部をさらに備えることを特徴とする請求項１又は２記載の情報処理装置。
【請求項4】
前記動作条件は、前記回路の電圧又は前記回路の温度のうち少なくとも一方を含むことを特徴とする請求項１又は２記載の情報処理装置。
【請求項5】
回路の動作条件を取得し、
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、
前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する、
処理をコンピュータが実行することを特徴とする劣化推定方法。
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、
前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する、
処理をコンピュータが実行することを特徴とする劣化推定方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、劣化推定技術に関する。
【背景技術】
【0002】
近年、情報処理装置（コンピュータ）に使用される集積回路の規模の増加、動作の高速化、及びプロセスの微細化に伴って、経年劣化に起因する遅延故障による誤動作が問題となってきている。特に、高信頼性を要求される情報処理装置の場合、集積回路自体の安全設計の見地から、経年劣化による故障が顕在化する前に、経時変化に伴う回路特性の変化を検出することが望ましい。集積回路の性能劣化を示す性能劣化量としては、例えば、信号の伝搬遅延時間の増加量が用いられる。
【0003】
伝搬遅延時間の増加量を検出する技術に関連して、レプリカパスを用いるＡＶＦＳ（Adaptive Voltage-Frequency Scaling）を搭載したＡＰＵ（Accelerated Processing Unit）が知られている（例えば、非特許文献１を参照）。半導体装置におけるＬＳＩ（Large Scale Integration）の劣化が致命的になる前にそれを検知する劣化検出回路も知られている（例えば、特許文献１を参照）。半導体装置の寿命推定方法も知られている（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１３－１６８５７４号公報
【特許文献2】特開２００３－２８２５９０号公報
【非特許文献】
【0005】
【非特許文献1】K. Wilcox et al., “4.8 A 28nm x86 APU Optimized for Power and Area Efficiency”, 2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers, 3 pages, 2015.
【発明の概要】
【発明が解決しようとする課題】
【0006】
集積回路の電圧、温度、及び動作時間を変数とするフィッティング式を用いて、集積回路の性能劣化量を推定する際、集積回路の動作中に電圧、温度等の動作条件が変化すると、推定された性能劣化量の精度が低下することがある。
【0007】
なお、かかる問題は、集積回路に限らず、動作条件の変化に伴って性能が劣化する様々な回路において生ずるものである。
【0008】
１つの側面において、本発明は、回路の性能劣化を示す情報の推定精度を向上させることを目的とする。
【課題を解決するための手段】
【0009】
１つの案では、情報処理装置は、取得部及び計算部を含む。取得部は、回路の動作条件を取得する。計算部は、動作条件が変化した場合、変化後の動作条件に基づいて回路の動作時間を補正することで、補正後の動作時間を求め、変化後の動作条件と補正後の動作時間とを用いて、回路の性能劣化情報を計算する。
【発明の効果】
【0010】
１つの側面によれば、回路の性能劣化を示す情報の推定精度を向上させることができる。
【図面の簡単な説明】
【0011】
【図1】フィッティング式を用いて推定された性能劣化量を示す図である。
【図2】実施形態の情報処理装置の機能的構成図である。
【図3】第１の劣化推定処理のフローチャートである。
【図4】情報処理装置の具体例を示す機能的構成図である。
【図5】回路モデルを示す図である。
【図6】第２の劣化推定処理のフローチャートである。
【図7】計算式生成処理のフローチャートである。
【図8】シミュレーション処理のフローチャートである。
【図9】回路シミュレーションのフローチャートである。
【図10】性能劣化量計算処理のフローチャートである。
【図11】性能劣化量計算処理によって計算された性能劣化量を示す図である。
【図12】検出処理のフローチャートである。
【図13】補正量設定処理のフローチャートである。
【図14】ＦＩＦＯ方式で格納された変数を示す図である。
【図15】劣化推定処理における計算結果を示す図である。
【図16】劣化推定処理により推定された性能劣化量を示す図である。
【図17】情報処理装置の第１のハードウェア構成図である。
【図18】集積回路のハードウェア構成図である。
【図19】ＣＰＵダイのハードウェア構成図である。
【図20】制御処理のフローチャートである。
【図21】動作モード選択処理のフローチャートである。
【図22】情報処理装置の第２のハードウェア構成図である。
【図23】情報処理装置の第３のハードウェア構成図である。
【図24】情報処理装置の第４のハードウェア構成図である。
【発明を実施するための形態】
【0012】
以下、図面を参照しながら、実施形態を詳細に説明する。
【0013】
非特許文献１のＡＰＵでは、クリティカルパスのレプリカ回路における伝搬遅延時間の経時変化を検出することで、ＡＰＵの劣化が検出される。クリティカルパスは、伝搬遅延時間が最も長いデータパスである。ＡＰＵの電圧又は温度に応じて、クリティカルパスとなり得るデータパスが変化するため、様々な回路構成のデータパスが実装されている。
【0014】
各データパスについて、レプリカ回路から出力されるパルス信号と、そのパルス信号を遅延させた基準信号とが比較され、２つの信号が一致しない場合、Ｎｅａｒ Ｍｉｓｓと呼ばれるエラー信号がハイレベルで出力される。
【0015】
しかしながら、ＡＰＵ等の集積回路にレプリカ回路を実装する場合、レプリカ回路の制御回路、測定回路等も併せて実装されるため、集積回路の有効回路面積が減少する。
【0016】
これに対して、集積回路の電圧、温度、及び動作時間を変数とするフィッティング式を用いて、集積回路の性能劣化量を推定する方法では、レプリカ回路を実装する必要がないため、有効回路面積の減少の問題は生じない。
【0017】
この推定方法では、トランジスタの経年劣化を考慮した回路モデルを用いた、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）による回路シミュレーションの結果から、フィッティング式が生成される。
【0018】
図１は、フィッティング式を用いて推定された性能劣化量の例を示している。性能劣化量は、信号の伝搬遅延時間の増加量を表す。横軸は、動作時間を表す。動作時間は、集積回路が動作を開始してから経過した経過時間である。
【0019】
折れ線１０１は、集積回路の駆動電圧の時間変化を示している。駆動電圧は、定格電圧を１００％として正規化されている。動作時間が０からｔ１までの間、駆動電圧は１００％であり、動作時間がｔ１のとき、駆動電圧は１２０％に上昇している。動作時間がｔ１からｔ２までの間、駆動電圧は１２０％であり、動作時間がｔ２のとき、駆動電圧は１００％に低下している。
【0020】
折れ線１０２は、集積回路の実際の性能劣化量の時間変化を示している。動作時間が０のとき、性能劣化量は０％である。動作時間が０からｔ１までの間、性能劣化量は２％未満であり、動作時間がｔ１のとき、性能劣化量は上昇している。動作時間がｔ１からｔ２までの間、性能劣化量は連続的に上昇し、動作時間がｔ２のとき、上昇が停止している。
【0021】
折れ線１０３は、フィッティング式を用いて推定された性能劣化量の時間変化を示している。動作時間が０からｔ１までの間、推定された性能劣化量は折れ線１０２に近い値を示しているが、動作時間がｔ１のとき、推定された性能劣化量は折れ線１０２よりも急速に上昇している。動作時間がｔ１からｔ２までの間、推定された性能劣化量は連続的に上昇し、動作時間がｔ２のとき、推定された性能劣化量は急速に低下している。
【0022】
このように、集積回路の動作中に駆動電圧が変化すると、フィッティング式を用いて推定された性能劣化量は、駆動電圧が上昇している、ｔ１からｔ２までの期間とは無関係に、実際の性能劣化量から乖離してしまう。集積回路の動作中に温度が変化した場合も、同様の乖離が生じる。したがって、この推定方法は、集積回路が寿命を迎えるまで駆動電圧及び温度が変化しないという条件の下でのみ有効である。
【0023】
しかし、最近の集積回路は、ＡＶＦＳ又はＤＶＦＳ（Dynamic Voltage and Frequency Scaling）のような、負荷又は接合温度に応じて電圧及びクロック周波数を調節する機能を有している。この場合、集積回路の動作中に電圧又は温度が変化するため、フィッティング式を用いて性能劣化量を精度良く推定することは困難になる。
【0024】
【0025】
図３は、図２の情報処理装置２０１が行う第１の劣化推定処理の例を示すフローチャートである。まず、取得部２１１は、回路の動作条件を取得する（ステップ３０１）。次に、計算部２１２は、動作条件が変化した場合、変化後の動作条件に基づいて回路の動作時間を補正することで、補正後の動作時間を求め（ステップ３０２）、変化後の動作条件と補正後の動作時間とを用いて、回路の性能劣化情報を計算する（ステップ３０３）。
【0026】
図２の情報処理装置２０１によれば、回路の性能劣化を示す情報の推定精度を向上させることができる。
【0027】
図４は、図２の情報処理装置２０１の具体例を示している。図４の情報処理装置４０１は、生成部４１１、取得部４１２、計算部４１３、制御部４１４、出力部４１５、及び記憶部４１６を含む。取得部４１２及び計算部４１３は、図２の取得部２１１及び計算部２１２にそれぞれ対応する。
【0028】
情報処理装置４０１は、監視対象の集積回路ＴＣにおける信号の伝搬遅延時間の増加量を、性能劣化量として推定する。集積回路ＴＣは、例えば、情報処理装置４０１に含まれるＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＡＰＵ等の演算処理装置を搭載するＬＳＩである。演算処理装置は、プロセッサと呼ばれることもある。
【0029】
記憶部４１６は、回路情報４２１を記憶する。回路情報４２１は、集積回路ＴＣを表す回路モデルのネットリストを示す情報を含む。回路モデルとしては、例えば、複数のゲート素子を接続した回路が用いられる。回路モデルは、集積回路ＴＣに含まれるクリティカルパスを表していてもよい。
【0030】
図５は、回路モデルの例を示している。図５の回路モデルは、ステップ信号源ＶＩ、配線抵抗Ｒ１～配線抵抗Ｒ（Ｍ＋１）、寄生容量Ｃ１～寄生容量Ｃ（Ｍ＋１）、ゲート素子ＬＧ１～ゲート素子ＬＧＭ、及び出力端子５０１を含む。Ｍは、２以上の整数である。各寄生容量Ｃｉ（ｉ＝１～Ｍ＋１）は、配線とグラウンドの間の寄生容量を表す。各ゲート素子ＬＧｉ（ｉ＝１～Ｍ）を駆動する電源は省略されている。
【0031】
ステップ信号源ＶＩは、ステップ信号をゲート素子ＬＧ１に入力する。各ゲート素子ＬＧｉは、任意の種類のゲート素子である。ゲート素子ＬＧ１～ゲート素子ＬＧＭは、それぞれ異なる種類のゲート素子であってもよい。
【0032】
ゲート素子ＬＧｉとして多入力のゲート素子を使用する場合は、駆動電圧である電源電圧ＶＤＤ又はグラウンドに空きピンが接続される。これにより、入力されたステップ信号が多入力のゲート素子を伝搬する。ＬＧ１及びＬＧＭは、理想電源の出力インピーダンス又は負荷のインピーダンスが無限大である影響を軽減するためのバッファとして使用されることが望ましい。
【0033】
取得部４１２は、電圧センサ及び温度センサを含む。電圧センサは、集積回路ＴＣの電圧を取得し、温度センサは、集積回路ＴＣの温度を取得する。集積回路ＴＣの電圧としては、例えば、駆動電圧が用いられる。駆動電圧は、集積回路ＴＣに印加される電源電圧を表す。集積回路ＴＣの温度としては、例えば、動作環境温度が用いられる。電圧及び温度は、集積回路ＴＣの動作条件に対応する。
【0034】
【0035】
Ｖｄｄ０及びＶｄｄ１は、集積回路ＴＣの電圧を表す変数であり、Ｔｅｍｐ０及びＴｅｍｐ１は、集積回路ＴＣの温度を表す変数である。Ｎ０及びＮ１は、集積回路ＴＣの動作時間を表す変数であり、Ｘ０及びＸ１は、集積回路ＴＣの動作時間の自然対数を表す変数である。Ｙ０及びＹ１は、集積回路ＴＣの性能劣化量の自然対数を表す変数である。動作時間の単位としては、任意の単位（ａ．ｕ．）を用いることができる。
【0036】
まず、生成部４１１は、回路情報４２１を用いて回路シミュレーションを行うことで、集積回路ＴＣの電圧Ｖｄｄ、温度Ｔｅｍｐ、及び動作時間Ｎから性能劣化量Δｄｐを推定する計算式を生成する（ステップ６０１）。そして、生成部４１１は、生成された計算式を示す計算式情報４２２を、記憶部４１６に格納する。
【0037】
図７は、図６のステップ６０１における計算式生成処理の例を示すフローチャートである。まず、生成部４１１は、回路情報４２１を用いてシミュレーション処理を行うことで、電圧、温度、及び動作時間の複数の組み合わせそれぞれに対するシミュレーション結果を生成する（ステップ７０１）。
【0038】
次に、生成部４１１は、電圧、温度、及び動作時間の各組み合わせに対する回路シミュレーションの結果からΔｄｐを計算し（ステップ７０２）、次式のような計算式を設定する。
【0039】
Ｙ＝ｄ×Ｘ＋ａ×Ｖｄｄ＋ｂ×Ｔｅｍｐ＋ｃ （１）
【0040】
Ｘは、動作時間Ｎの自然対数ｌｎ（Ｎ）を表す説明変数であり、Ｙは、Δｄｐの自然対数ｌｎ（Δｄｐ）を表す目的変数である。ａ、ｂ、ｃ、及びｄは、未知の定数である。式（１）は、フィッティング式と呼ばれることもある。
【0041】
次に、生成部４１１は、ステップ７０２で計算された各Δｄｐの自然対数ｌｎ（Δｄｐ）をＹに設定し、Δｄｐに対応するＮの自然対数ｌｎ（Ｎ）をＸに設定する（ステップ７０３）。そして、生成部４１１は、線形重回帰分析を行うことで、ａ、ｂ、ｃ、及びｄの値を決定し（ステップ７０４）、決定されたａ、ｂ、ｃ、及びｄの値を含む計算式情報４２２を生成して、記憶部４１６に格納する（ステップ７０５）。
【0042】
ａ、ｂ、ｃ、及びｄの値を記憶部４１６に保存しておくことで、任意の動作時間、電圧、及び温度におけるΔｄｐを推定することが可能になる。
【0043】
図８は、図７のステップ７０１におけるシミュレーション処理の例を示すフローチャートである。生成部４１１は、所定の電圧範囲に属するＫ１個の電圧各々と、所定の温度範囲に属するＫ２個の温度各々と、所定の時間範囲に属するＫ３個の動作時間各々との組み合わせを用いて、ステップ８０１の回路シミュレーションを繰り返す。Ｋ１、Ｋ２、及びＫ３は、２以上の整数である。この場合、回路シミュレーションの反復回数は、Ｋ１×Ｋ２×Ｋ３回となる。
【0044】
【0045】
Ｔｒｆは、回路モデルで使用されるステップ信号のスルーレートを表す変数であり、Ｖｉｎは、ステップ信号の最大振幅を表す変数である。ＴＲＶは、トランジスタのプロセスばらつきを表す変数であり、ＬＶは、配線抵抗及び寄生容量のプロセスばらつきを表す変数である。ＴＲＶ及びＬＶとしては、任意の条件を選択して用いることができる。
【0046】
まず、生成部４１１は、回路モデルの初期条件を設定する（ステップ９０１）。初期条件は、集積回路ＴＣの性能が劣化していない状態に対応する。生成部４１１は、Ｖｄｄに電圧Ｖを設定し、Ｔｅｍｐに温度Ｔを設定し、Ｎに０を設定する。そして、生成部４１１は、ＴｒｆにスルーレートＳＲを設定し、Ｖｉｎに電圧Ｖを設定し、ＴＲＶにプロセスばらつきＳＳを設定し、ＬＶにプロセスばらつきＣｗｏｒｓｔを設定する。ＶｉｎとＶｄｄの値は異なっていてもよい。
【0047】
ＳＳは、ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の閾値電圧がtypical値よりも３σだけ高く、ｐ型ＭＯＳＦＥＴの閾値電圧がtypical値よりも３σだけ高いプロセスばらつきを表す。Ｃｗｏｒｓｔは、寄生線間容量が最大となるプロセスばらつきを表す。生成部４１１は、ＳＳ以外のプロセスばらつきをＴＲＶに設定してもよく、Ｃｗｏｒｓｔ以外のプロセスばらつきをＬＶに設定してもよい。
【0048】
次に、生成部４１１は、半導体製造ファウンドリから提供される劣化モデルに基づいてシミュレーションを行うことで、ＳＨＥ（Self-Heating Effect）による回路モデルの温度上昇ｄＴｅｍｐを求める（ステップ９０２）。
【0049】
次に、生成部４１１は、Ｔｅｍｐ＋ｄＴｅｍｐをＴｅｍｐに設定することで、ＳＨＥによる温度上昇を温度に加算する（ステップ９０３）。そして、生成部４１１は、Ｔｅｍｐを用いてシミュレーションを行うことで、劣化前の伝搬遅延時間Ｔｄを求める（ステップ９０４）。例えば、図５の回路モデルの場合、Ｔｄは、ＬＧ２からＬＧ（Ｍ－１）までのパスにおいて、任意の入力と任意の出力との間の伝搬遅延時間を表す。
【0050】
次に、生成部４１１は、Ｎに動作時間ｔを設定する（ステップ９０５）。そして、生成部４１１は、Ｎが示す動作時間だけ回路モデルを動作させたときのＳＨＥによる平均温度上昇ｄＴｅｍｐ（Ｎ）を求めるシミュレーションを行う（ステップ９０６）。
【0051】
次に、生成部４１１は、Ｔｅｍｐ＋ｄＴｅｍｐ（Ｎ）をＴｅｍｐに設定することで、ＳＨＥによる平均温度上昇を温度に加算する（ステップ９０７）。そして、生成部４１１は、半導体製造ファウンドリから提供される劣化モデルに基づいてシミュレーションを行うことで、Ｔｅｍｐが示す温度でＮが示す動作時間だけ回路モデルを動作させたときの劣化後の伝搬遅延時間Ｔｄ（Ｎ）を求める（ステップ９０８）。
【0052】
ステップ９０８では、トランジスタのバイアス温度不安定性（Bias Temperature Instability，ＢＴＩ）及びホットキャリア注入（Hot Carrier Injection，ＨＣＩ）による劣化を考慮したシミュレーションが行われる。
【0053】
図１０は、図７のステップ７０２における性能劣化量計算処理の例を示すフローチャートである。生成部４１１は、電圧、温度、及び動作時間の組み合わせ毎に、図９の回路シミュレーションにより求められたＴｄ及びＴｄ（Ｎ）を用いて、図１０の性能劣化量計算処理を行う。
【0054】
ＴＦ（ｕｄ）は、回路モデルで使用されるステップ信号がｕｐからｄｏｗｎに遷移したときのＴｄを表し、ＴＦ（ｄｕ）は、ステップ信号がｄｏｗｎからｕｐに遷移したときのＴｄを表す。ＴＤ（ｕｄ）は、ステップ信号がｕｐからｄｏｗｎに遷移したときのＴｄ（Ｎ）を表し、ＴＤ（ｄｕ）は、ステップ信号がｄｏｗｎからｕｐに遷移したときのＴｄ（Ｎ）を表す。
【0055】
まず、生成部４１１は、ＴＦ（ｕｄ）とＴＦ（ｄｕ）の平均値をＴＦ（ｍｅａｎ）に設定し、ＴＤ（ｕｄ）とＴＤ（ｄｕ）の平均値をＴＤ（ｍｅａｎ）に設定する（ステップ１００１）。そして、生成部４１１は、ＴＦ（ｍｅａｎ）に対するＴＤ（ｍｅａｎ）の比率から１を減算し、得られた値をΔｄｐに設定する（ステップ１００２）。
【0056】
図８のシミュレーション処理において、Ｖｄｄ、温度、及び動作時間に加えて、Ｖｉｎも変動させることができる。所定の電圧範囲に属するＫ４個のＶｉｎを用いた場合、回路シミュレーションの反復回数は、Ｋ１×Ｋ２×Ｋ３×Ｋ４回となる。
【0057】
図１１は、図１０の性能劣化量計算処理によって計算された性能劣化量の例を示している。ｌｎ（Ｎ）は、動作時間Ｎの自然対数を表し、ｌｎ（Δｄｐ）は、電圧Ｖｄｄ、温度Ｔｅｍｐ、及び動作時間Ｎの組み合わせから計算された性能劣化量Δｄｐの自然対数を表す。ｌｎ（Ｎ）及びｌｎ（Δｄｐ）は、図７のステップ７０３において用いられる。
【0058】
Ａ及びＢは、それぞれ異なる電圧を表し、Ｅ及びＦは、それぞれ異なる温度を表し、α、β、及びγは、それぞれ異なる動作時間を表す。Δｄｐ１～Δｄｐ８は、それぞれ異なる性能劣化量を表し、Ｖｄｄ、Ｔｅｍｐ、及びＮの異なる組み合わせから計算されている。
【0059】
図６のステップ６０１においてΔｄｐを推定する計算式が生成された後、取得部４１２は、動作している集積回路ＴＣから、集積回路ＴＣの電圧Ｖ０及び温度Ｔ０を取得して、計算部４１３へ出力する。計算部４１３は、Ｖｄｄ０及びＴｅｍｐ０にＶ０及びＴ０をそれぞれ設定し、Ｘ０及びＹ０に０を設定する（ステップ６０２）。そして、計算部４１３は、Ｖｄｄ１及びＴｅｍｐ１にＶｄｄ０及びＴｅｍｐ０をそれぞれ設定し、Ｎ０に０を設定する。
【0060】
そして、計算部４１３は、Ｘ０及びＹ０を、それぞれ、動作時間情報４２３－１及び性能劣化情報４２４－１として、記憶部４１６に格納する。Ｖｄｄ０、Ｔｅｍｐ０、Ｘ０、及びＹ０は、集積回路ＴＣの性能が劣化していない状態を表している。
【0061】
次に、計算部４１３は、推定タイミングにおける動作条件の変化を検出し（ステップ６０３）、動作時間の補正量ＮＢを設定する（ステップ６０４）。
【0062】
【0063】
ステップ１２０１において、取得部４１２は、動作している集積回路ＴＣから、推定タイミングにおける集積回路ＴＣの電圧Ｖ１及び温度Ｔ１を取得して、計算部４１３へ出力する。
【0064】
計算部４１３は、Ｖ１及びＴ１をＶｄｄ０及びＴｅｍｐ０とそれぞれ比較して、電圧又は温度が変化したか否かをチェックする。電圧又は温度の何れかが変化した場合、動作条件が変化したと判定される。電圧又は温度の何れも変化していない場合、動作条件が変化していないと判定される。
【0065】
動作条件が変化した場合（ステップ１２０１，ＹＥＳ）、計算部４１３は、Ｖｄｄ１及びＴｅｍｐ１にＶ１及びＴ１をそれぞれ設定し、推定タイミングにおける動作時間ｔをＮ１に設定する（ステップ１２０２）。
【0066】
動作条件が変化していない場合（ステップ１２０１，ＮＯ）、計算部４１３は、推定タイミングにおける動作時間ｔをＮ１に設定する（ステップ１２０３）。
【0067】
【0068】
Ｎ０が０である場合（ステップ１３０１，ＹＥＳ）、計算部４１３は、ＮＢに０を設定する（ステップ１３０２）。Ｎ０が０ではない場合（ステップ１３０１，ＮＯ）、計算部４１３は、次式によりＮＢを計算する（ステップ１３０３）。
【0069】
ＮＢ＝Ｎ０－ｅｘｐ｛（Ｙ０－ａ×Ｖｄｄ１－ｂ×Ｔｅｍｐ１－ｃ）／ｄ｝ （２）
【0070】
Ｎ０が０ではない場合は、経時の途中に対応する。式（２）のａ、ｂ、ｃ、及びｄとしては、計算式情報４２２が示す値が用いられる。Ｎ０は、第１動作時間の一例であり、Ｙ０は、第１動作時間に対応する第１性能劣化情報の一例であり、Ｖｄｄ１及びＴｅｍｐ１は、変化後の動作条件の一例である。
【0071】
ここで、式（２）の導出方法について説明する。式（１）を変形すると、次式が得られる。
【0072】
Ｘ＝ｌｎ（Ｎ）＝（Ｙ－ａ×Ｖｄｄ－ｂ×Ｔｅｍｐ－ｃ）／ｄ （３）
【0073】
式（３）より、次式が得られる。
【0074】
Ｎ＝ｅｘｐ｛（Ｙ－ａ×Ｖｄｄ－ｂ×Ｔｅｍｐ－ｃ）／ｄ｝ （４）
【0075】
式（４）において、Ｙ＝Ｙ０、Ｖｄｄ＝Ｖｄｄ１、Ｔｅｍｐ＝Ｔｅｍｐ１と設定すると、次式が得られる。
【0076】
Ｎ＝ｅｘｐ｛（Ｙ０－ａ×Ｖｄｄ１－ｂ×Ｔｅｍｐ１－ｃ）／ｄ｝ （５）
【0077】
式（５）のＮは、推定タイミングにおける新たな電圧及び温度の下で、集積回路ＴＣの性能劣化量がＹ０に対応する値になるまでにかかる動作時間を表す。したがって、式（５）のＮに、Ｎ１とＮ０との差分Ｎ１－Ｎ０を加算することで、補正後のＮ１を求めることができる。ＮＢは、Ｎ１と補正後のＮ１との差分として、次式により計算される。
【0078】
ＮＢ＝Ｎ１－ｅｘｐ｛（Ｙ０－ａ×Ｖｄｄ１－ｂ×Ｔｅｍｐ１－ｃ）／ｄ｝
－（Ｎ１－Ｎ０）
＝Ｎ０－ｅｘｐ｛（Ｙ０－ａ×Ｖｄｄ１－ｂ×Ｔｅｍｐ１－ｃ）／ｄ｝ （６）
－（Ｎ１－Ｎ０）
＝Ｎ０－ｅｘｐ｛（Ｙ０－ａ×Ｖｄｄ１－ｂ×Ｔｅｍｐ１－ｃ）／ｄ｝ （６）
【0079】
式（６）の右辺は、式（２）の右辺と一致している。Ｎ１は、第１動作時間よりも長い第２動作時間の一例である。
【0080】
図６のステップ６０４において動作時間の補正量ＮＢが設定された後、計算部４１３は、Ｎ１からＮＢを減算することでＮ１を補正し、補正後の動作時間Ｎ１－ＮＢを求める。そして、計算部４１３は、Ｘ１にｌｎ（Ｎ１－ＮＢ）を設定する（ステップ６０５）。
【0081】
次に、計算部４１３は、次式によりＹ１を計算する（ステップ６０６）。
【0082】
Ｙ１＝ｄ×Ｘ１＋ａ×Ｖｄｄ１＋ｂ×Ｔｅｍｐ１＋ｃ （７）
【0083】
そして、計算部４１３は、Ｘ１及びＹ１を、それぞれ、動作時間情報４２３－２及び性能劣化情報４２４－２として、記憶部４１６に格納する。Ｙ１は、第２動作時間に対応する第２性能劣化情報の一例である。
【0084】
式（２）によりＮＢを計算し、ＮＢを用いて式（７）によりＹ１を計算することで、推定タイミングにおける新たな電圧及び温度を反映した性能劣化情報を求めることができる。
【0085】
出力部４１５は、Ｙ１に基づく推定結果を出力する。推定結果は、Ｙ１であってもよく、Δｄｐであってもよい。推定結果がΔｄｐである場合、計算部４１３は、Δｄｐ＝ｅｘｐ（Ｙ１）により、Δｄｐを計算する。
【0086】
次に、計算部４１３は、Ｙ１を閾値Ｌと比較する（ステップ６０７）。Ｙ１がＬよりも小さい場合（ステップ６０７，ＹＥＳ）、計算部４１３は、Ｖｄｄ０及びＴｅｍｐ０にＶｄｄ１及びＴｅｍｐ１をそれぞれ設定し、Ｘ０及びＹ０にＸ１及びＹ１をそれぞれ設定し、Ｎ０にＮ１を設定する（ステップ６０８）。そして、情報処理装置４０１は、次の推定タイミングについてステップ６０３以降の処理を繰り返す。
【0087】
Ｙ１がＬ以上になった場合（ステップ６０７，ＮＯ）、制御部４１４は、集積回路ＴＣの性能が劣化した場合の制御を行う（ステップ６０９）。この場合、制御部４１４は、エラー信号を出力部４１５へ出力してもよい。出力部４１５は、制御部４１４からエラー信号が出力された場合、集積回路ＴＣの性能が劣化したことを示す警告情報を出力する。
【0088】
情報処理装置４０１は、Ｖｄｄ０及びＶｄｄ１を、ＦＩＦＯ（First In First Out）方式で記憶部４１６に格納してもよい。Ｔｅｍｐ０及びＴｅｍｐ１、Ｘ０及びＸ１、Ｙ０及びＹ１についても同様である。
【0089】
図１４は、ＦＩＦＯ方式で格納された変数の例を示している。変数Ｚ０は、Ｖｄｄ０、Ｔｅｍｐ０、Ｘ０、又はＹ０を表し、変数Ｚ１は、Ｖｄｄ１、Ｔｅｍｐ１、Ｘ１、又はＹ１を表す。
【0090】
動作時間ｔが０のとき、Ｚ０はα１であり、Ｚ１はα２である。動作時間ｔがτ１のとき、Ｚ０はα２であり、Ｚ１はα３である。動作時間ｔがτ２のとき、Ｚ０はα３であり、Ｚ１はα４である。α１～α４の値は、必ずしも異なっているとは限らない。
【0091】
図１５は、図６の劣化推定処理における計算結果の例を示している。図１５（ａ）は、計算式情報４２２が示す定数の例を示している。この例では、ａ＝７．６２９８９、ｂ＝０．０１５１５、ｃ＝－１１．２６３６１、ｄ＝０．１９８８３である。
【0092】
図１５（ｂ）は、動作条件の例を示している。Ｖｄｄは、Ｖｄｄ０又はＶｄｄ１を表し、Ｔｅｍｐは、Ｔｅｍｐ０又はＴｅｍｐ１を表す。ａ×Ｖｄｄ＋ｂ×Ｔｅｍｐ＋ｃは、ａ×Ｖｄｄ０＋ｂ×Ｔｅｍｐ０＋ｃ又はａ×Ｖｄｄ１＋ｂ×Ｔｅｍｐ１＋ｃの計算結果を表す。例えば、条件１の場合、Ｖｄｄ＝０．６［Ｖ］、Ｔｅｍｐ＝６０［°Ｃ］、ａ×Ｖｄｄ＋ｂ×Ｔｅｍｐ＋ｃ＝－５．７７６７である。
【0093】
図１５（ｃ）は、推定された性能劣化量Δｄｐの例を示している。図１５（ｃ）の動作条件は、前回の推定タイミングから今回の推定タイミングまでの期間における動作条件を表す。例えば、動作時間ｔが７［ａ．ｕ．］のときの条件２は、ｔ＝５の推定タイミングからｔ＝７の推定タイミングまでの期間における動作条件を表す。
【0094】
ｔ＝０のとき、集積回路ＴＣの性能は明らかに劣化していないため、動作時間の補正量ＮＢは０［ａ．ｕ．］となっており、Δｄｐは、０％となっている。
【0095】
ｔ＝３のとき、Ｎ０＝０であるため、ＮＢは０に設定される。Δｄｐは、図１５（ｂ）の動作条件、動作時間ｔ、及びＮＢを用いて、次式により計算される。
【0096】
Ｙ１＝ｄ×ｌｎ（ｔ－ＮＢ）＋ａ×Ｖｄｄ１＋ｂ×Ｔｅｍｐ１＋ｃ （８）
Δｄｐ＝ｅｘｐ（Ｙ１） （９）
Δｄｐ＝ｅｘｐ（Ｙ１） （９）
【0097】
動作条件は条件１であるため、ａ×Ｖｄｄ１＋ｂ×Ｔｅｍｐ１＋ｃ＝－５．７７６７となる。したがって、式（８）及び式（９）より、Δｄｐは約０．３９％となる。
【0098】
ｔ＝５のとき、Ｎ０＝３であるため、ＮＢは、図１５（ｂ）の動作条件を用いて、式（２）により計算される。動作条件は条件１であるため、ａ×Ｖｄｄ１＋ｂ×Ｔｅｍｐ１＋ｃ＝－５．７７６７となる。したがって、ＮＢは、次式により計算される。
【0099】
Ｕ＝（ｌｎ（０．００３８５６）－（－５．７７６７））／０．１９８８３ （１０）
ＮＢ＝３－ｅｘｐ（Ｕ）
＝－０．００２１ （１１）
ＮＢ＝３－ｅｘｐ（Ｕ）
＝－０．００２１ （１１）
【0100】
Δｄｐは、図１５（ｂ）の動作条件、動作時間ｔ、及びＮＢを用いて、式（８）及び式（９）により計算される。したがって、Δｄｐは約０．４３％となる。
【0101】
ｔ＝７のとき、Ｎ０＝５であるため、ＮＢは、図１５（ｂ）の動作条件を用いて、式（２）により計算される。動作条件は条件２であるため、ａ×Ｖｄｄ１＋ｂ×Ｔｅｍｐ１＋ｃ＝－２．２７０２となる。したがって、ＮＢは、次式により計算される。
【0102】
Ｕ＝（ｌｎ（０．００４２６８）－（－２．２７０２））／０．１９８８３ （１２）
ＮＢ＝５－ｅｘｐ（Ｕ）
＝５．０００ （１３）
ＮＢ＝５－ｅｘｐ（Ｕ）
＝５．０００ （１３）
【0103】
Δｄｐは、図１５（ｂ）の動作条件、動作時間ｔ、及びＮＢを用いて、式（８）及び式（９）により計算される。したがって、Δｄｐは約１１．９％となる。同様にして、ｔ＝９のとき、ＮＢ＝約６．１、Δｄｐ＝約１４．９［％］となり、ｔ＝１０のとき、ＮＢ＝約６．１、Δｄｐ＝約１５．８［％］となる。
【0104】
なお、式（１）のＸは、動作時間Ｎの常用対数ｌｏｇ（Ｎ）を表す説明変数であってもよく、Ｙは、Δｄｐの常用対数ｌｏｇ（Δｄｐ）を表す目的変数であってもよい。この場合、Ｘ０及びＸ１は、動作時間の常用対数を表し、Ｙ０及びＹ１は、性能劣化量の常用対数を表す。
【0105】
図１６は、図６の劣化推定処理により推定された性能劣化量の例を示している。図１６の例は、図１５に示した例とは異なっている。折れ線１０１が示す駆動電圧の時間変化と、折れ線１０２が示す実際の性能劣化量の時間変化については、図１と同様である。
【0106】
折れ線１６０１は、図６の劣化推定処理により推定された性能劣化量の時間変化を示している。ｔ１からｔ２までの間、駆動電圧が上昇しているにもかかわらず、推定された性能劣化量は、全期間にわたって折れ線１０２に近い値を示している。したがって、図１に示した推定結果よりも誤差が減少していることが分かる。
【0107】
図４の情報処理装置４０１によれば、レプリカ回路とレプリカ回路の制御回路、測定回路等を集積回路ＴＣに実装する必要がないため、集積回路ＴＣの有効回路面積が増加する。また、経時変化の途中における動作条件の変化を検出し、動作条件の変化に応じて動作時間を補正することで、レプリカ回路と同程度の精度で性能劣化量を推定することができる。したがって、フィッティング式を用いた劣化推定処理の推定精度が向上する。
【0108】
集積回路ＴＣの動作条件は、必ずしも電圧及び温度の両方を含んでいる必要はなく、電圧又は温度のうち一方のみを含んでいてもよい。電圧又は温度の変化に応じて動作時間を補正することで、その変化を反映した性能劣化情報を求めることができる。
【0109】
図１７は、図４の情報処理装置４０１の第１のハードウェア構成例を示している。図１７の情報処理装置は、集積回路１７０１、メモリ１７０２、入力装置１７０３、出力装置１７０４、カウンタ１７０５、及びマイクロコントローラ１７０６を含む。これらの構成要素はハードウェアであり、バス１７０７により互いに接続されている。
【0110】
【0111】
図１９は、図１８のＣＰＵダイ１８１１－ｊ（ｊ＝１～６）のハードウェア構成例を示している。図１９のＣＰＵダイ１８１１－ｊは、それぞれ異なる電圧、温度、及び周波数で動作するコア１９１１－１～コア１９１１－４を含む。各コア１９１１－ｋ（ｋ＝１～４）は、集積回路ＴＣに対応する。
【0112】
集積回路１７０１に含まれるＣＰＵダイ１８１１－ｊの個数は、１個～５個又は７個以上であってもよい。各ＣＰＵダイ１８１１－ｊに含まれるコア１９１１－ｋの個数は、１個～３個又は５個以上であってもよい。
【0113】
集積回路１７０１は、電圧センサ１７１１及び温度センサ１７１２を含む。電圧センサ１７１１は、各コア１９１１－ｋの電圧を取得して、マイクロコントローラ１７０６へ出力する。温度センサ１７１２は、各コア１９１１－ｋの温度を取得して、マイクロコントローラ１７０６へ出力する。電圧センサ１７１１及び温度センサ１７１２は、図４の取得部４１２として動作する。
【0114】
メモリ１７０２は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等の半導体メモリである。メモリ１７０２は、図４の記憶部４１６として動作してもよい。
【0115】
カウンタ１７０５は、集積回路１７０１から出力される駆動トリガ信号に基づいて、動作時間をカウントし、動作時間をマイクロコントローラ１７０６へ出力する。カウンタ１７０５は、マイクロコントローラ１７０６によってリセットされる。マイクロコントローラ１７０６にカウンタが含まれている場合、カウンタ１７０５を省略してもよい。
【0116】
マイクロコントローラ１７０６は、例えば、ファームウェアプログラムを実行することにより、図４の生成部４１１、計算部４１３、及び制御部４１４として動作する。マイクロコントローラ１７０６は、各ＣＰＵダイ１８１１－ｊに含まれるコア１９１１－ｋ毎に、図６の劣化推定処理を行う。マイクロコントローラ１７０６は、演算処理装置の一種である。マイクロコントローラ１７０６は、図４の記憶部４１６として動作するメモリを含んでいてもよい。
【0117】
入力装置１７０３は、例えば、キーボード、ポインティングデバイス等であり、管理者からの指示又は情報の入力に用いられる。管理者は、入力装置１７０３を用いて、制御部４１４の動作モードを設定することができる。
【0118】
出力装置１７０４は、例えば、表示装置、プリンタ等であり、管理者への問い合わせ又は指示、及び処理結果の出力に用いられる。処理結果は、推定結果であってもよく、警告情報であってもよい。出力装置１７０４は、図４の出力部４１５として動作してもよい。
【0119】
【0120】
図２１は、図２０のステップ２００１における動作モード選択処理の例を示すフローチャートである。まず、制御部４１４は、集積回路ＴＣの動作開始後に、Ｙ１に対する閾値Ｌが更新されたか否かをチェックする（ステップ２１０１）。
【0121】
Ｌが更新されていない場合（ステップ２１０１，ＮＯ）、制御部４１４は、デフォルトの動作モードを選択する（ステップ２１０２）。デフォルトの動作モードは、管理者によってあらかじめ設定されている。
【0122】
デフォルトの動作モードとしては、例えば、コア縮退モード、周波数引き下げモード、電圧引き上げモード、劣化回復モード、又はＤＶＦＳモードが用いられる。例えば、信頼性を重視する場合は、コア縮退モード又は周波数引き下げモードが用いられ、性能を維持したい場合は、電圧引き上げモード、劣化回復モード、又はＤＶＦＳモードが用いられる。
【0123】
Ｌが更新されている場合（ステップ２１０１，ＹＥＳ）、制御部４１４は、交換アラームモードを選択する（ステップ２１０３）。
【0124】
図２０のステップ２００１において動作モードが選択された後、制御部４１４は、選択された動作モードにおける制御を行う。以下では、図１７～図１９に示した構成を有する集積回路１７０１に対する制御について説明する。
【0125】
コア縮退モードが選択された場合、制御部４１４は、コア１９１１－ｋを縮退させる（ステップ２００２）。ステップ２００２において、制御部４１４は、各ＣＰＵダイ１８１１－ｊに含まれる各コア１９１１－ｋのうち、Ｌ以上のＹ１を有するコア１９１１－ｋに対する電力の供給を止めて、動作を停止させる。そして、制御部４１４は、残りのコア１９１１－ｋの動作を継続させる。
【0126】
次に、制御部４１４は、すべてのコア１９１１－ｋの動作が停止したか否かをチェックする（ステップ２００３）。動作を継続しているコア１９１１－ｋが残っている場合（ステップ２００３，ＮＯ）、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。すべてのコア１９１１－ｋの動作が停止した場合（ステップ２００３，ＹＥＳ）、情報処理装置４０１は、処理を終了する。
【0127】
コア縮退モードの制御によれば、性能が劣化したコア１９１１－ｋの動作を停止させることで、集積回路１７０１の信頼性の低下を防止することができる。
【0128】
交換アラームモードが選択された場合、制御部４１４は、エラー信号を出力部４１５へ出力する。出力部４１５は、エラー信号に基づいて、集積回路ＴＣの性能が劣化したことを示す警告情報を出力することで、管理者に対して集積回路１７０１の交換を促す（ステップ２００４）。出力部４１５は、警報ランプを点灯させてもよく、警告情報を画面上に表示してもよい。
【0129】
管理者は、警告情報に基づいて、集積回路１７０１を交換するか否かを決定し、集積回路１７０１を交換するか又は警告情報をリセットする。制御部４１４は、集積回路１７０１が交換されたか否かをチェックする（ステップ２００５）。
【0130】
集積回路１７０１が交換された場合（ステップ２００５，ＹＥＳ）、情報処理装置４０１は、図６のステップ６０３以降の処理を繰り返す。集積回路１７０１を交換することなく警告情報がリセットされた場合（ステップ２００５，ＮＯ）、制御部４１４は、Ｌの更新回数をチェックする（ステップ２００６）。
【0131】
更新回数が１回である場合（ステップ２００６，ＮＯ）、制御部４１４は、さらにＬを更新して、更新回数を２回に設定する（ステップ２００９）。そして、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。
【0132】
更新回数が２回である場合（ステップ２００６，ＹＥＳ）、制御部４１４は、コア１９１１－ｋを縮退させて（ステップ２００７）、すべてのコア１９１１－ｋの動作が停止したか否かをチェックする（ステップ２００８）。
【0133】
動作を継続しているコア１９１１－ｋが残っている場合（ステップ２００８，ＮＯ）、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。すべてのコア１９１１－ｋの動作が停止した場合（ステップ２００８，ＹＥＳ）、情報処理装置４０１は、処理を終了する。
【0134】
交換アラームモードの制御によれば、集積回路１７０１を交換するか、又は性能が劣化したコア１９１１－ｋの動作を停止させることで、集積回路１７０１の信頼性の低下を防止することができる。
【0135】
周波数引き下げモードが選択された場合、制御部４１４は、集積回路１７０１の動作周波数を引き下げることで、伝搬遅延時間のマージンを確保し、動作を継続させる（ステップ２０１０）。そして、制御部４１４は、Ｌを更新して、更新回数を１回に設定し（ステップ２０１１）、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。
【0136】
周波数引き下げモードの制御によれば、伝搬遅延時間のマージンを確保することで、集積回路１７０１の信頼性の低下を防止することができる。
【0137】
電圧引き上げモードが選択された場合、制御部４１４は、集積回路１７０１の電圧を引き上げることで、伝搬遅延時間の増加を補償し、動作を継続させる（ステップ２０１２）。そして、制御部４１４は、Ｌを更新して、更新回数を１回に設定し（ステップ２０１３）、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。
【0138】
電圧引き上げモードの制御によれば、伝搬遅延時間の増加を補償することで、集積回路１７０１の性能を維持することができる。
【0139】
劣化回復モードが選択された場合、制御部４１４は、集積回路１７０１をヒータで加熱することで、主として、トランジスタのＢＴＩによる劣化を回復させる（ステップ２０１４）。そして、制御部４１４は、Ｌを更新して、更新回数を１回に設定し（ステップ２０１５）、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。
【0140】
劣化回復モードの制御によれば、トランジスタのＢＴＩによる劣化を回復させることで、集積回路１７０１の性能を維持することができる。
【0141】
ＤＶＦＳモードが選択された場合、制御部４１４は、集積回路１７０１がタイミングエラーを起こさないように、集積回路１７０１の電圧及び動作周波数を調整する（ステップ２０１６）。そして、制御部４１４は、Ｌを更新して、更新回数を１回に設定し（ステップ２０１７）、情報処理装置４０１は、図６のステップ６０７以降の処理を繰り返す。
【0142】
ＤＶＦＳモードの制御によれば、電圧及び動作周波数を調整することで、集積回路１７０１の性能を維持することができる。
【0143】
図２２は、図４の情報処理装置４０１の第２のハードウェア構成例を示している。図２２の情報処理装置は、集積回路２２０１、入力装置１７０３、及び出力装置１７０４を含む。これらの構成要素はハードウェアであり、バス２２０２により互いに接続されている。
【0144】
集積回路２２０１は、論理回路２２１１、電圧センサ１７１１、温度センサ１７１２、及びカウンタ２２１２を含む。集積回路２２０１は、集積回路ＴＣに対応する。論理回路２２１１は、図４の生成部４１１、計算部４１３、制御部４１４、及び記憶部４１６として動作する。カウンタ２２１２は、図１７のカウンタ１７０５と同様の動作を行う。
【0145】
【0146】
集積回路１７０１は、例えば、プログラムを実行することにより、図４の生成部４１１、計算部４１３、及び制御部４１４として動作する。集積回路１７０１は、プログラムに組み込まれたＲＴＣ（Real Time Clock）を用いて動作時間をカウントする。プログラムは、ミドルウェアとして実装されていてもよい。集積回路１７０１は、各ＣＰＵダイ１８１１－ｊに含まれるコア１９１１－ｋ毎に、図６の劣化推定処理を行う。
【0147】
【0148】
インタフェース２４０１は、ＷＡＮ（Wide Area Network）、ＬＡＮ（Local Area Network）等の通信ネットワークに接続され、通信に伴うデータ変換を行う。情報処理装置は、インタフェース２４０１を介して、外部の装置からａ、ｂ、ｃ、及びｄの値を受信し、受信した値を用いて計算式情報４２２を更新することができる。
【0149】
図２の情報処理装置２０１及び図４の情報処理装置４０１の構成は一例に過ぎず、情報処理装置の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。例えば、図４の情報処理装置４０１において、計算式情報４２２が外部の装置によって生成される場合は、生成部４１１を省略することができる。集積回路ＴＣの性能が劣化した場合の制御を行う必要がない場合は、制御部４１４を省略することができる。
【0150】
図１７及び図２２～図２４の情報処理装置の構成は一例に過ぎず、情報処理装置の用途又は条件に応じて一部の構成要素を省略又は変更してもよい。図１８の集積回路１７０１及び図１９のＣＰＵダイ１８１１－ｊの構成は一例に過ぎず、情報処理装置の構成又は条件に応じて一部の構成要素を省略又は変更してもよい。集積回路ＴＣは、演算処理装置以外の回路であってもよい。
【0151】
図３、図６～図１０、図１２、図１３、図２０、及び図２１のフローチャートは一例に過ぎず、情報処理装置の構成又は条件に応じて一部の処理を省略又は変更してもよい。例えば、図４の情報処理装置４０１において、計算式情報４２２が外部の装置によって生成される場合は、図６のステップ６０１の処理を省略することができる。集積回路ＴＣの性能が劣化した場合の制御を行う必要がない場合は、ステップ６０９の処理を省略することができる。
【0152】
図１及び図１６に示した性能劣化量の時間変化は一例に過ぎず、性能劣化量は、集積回路ＴＣ及び動作条件に応じて変化する。図５に示した回路モデルは一例に過ぎず、別の回路モデルを用いてフィッティング式を生成してもよい。図１１に示した電圧、温度、及び動作時間の組み合わせは一例に過ぎず、別の組み合わせを用いて回路シミュレーションを行ってもよい。
【0153】
【0154】
式（１）～式（１３）は一例に過ぎず、情報処理装置４０１は、別の計算式を用いて劣化推定処理を行ってもよい。
【0155】
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
【0156】
図１乃至図２４を参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
回路の動作条件を取得する取得部と、
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する計算部と、
を備えることを特徴とする情報処理装置。
（付記２）
前記計算部は、第１動作時間と、前記第１動作時間に対応する第１性能劣化情報と、前記変化後の動作条件とに基づいて、動作時間の補正量を求め、前記第１動作時間よりも長い第２動作時間と前記動作時間の補正量とに基づいて、前記補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記第２動作時間に対応する第２性能劣化情報を計算し、前記第２性能劣化情報を前記回路の性能劣化情報として用いることを特徴とする付記１記載の情報処理装置。
（付記３）
前記回路の性能劣化情報を閾値と比較した結果に基づいて、前記回路の性能が劣化した場合の制御を行う制御部をさらに備えることを特徴とする付記１又は２記載の情報処理装置。
（付記４）
前記動作条件は、前記回路の電圧又は前記回路の温度のうち少なくとも一方を含むことを特徴とする付記１又は２記載の情報処理装置。
（付記５）
回路の動作条件を取得し、
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、
前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する、
処理をコンピュータが実行することを特徴とする劣化推定方法。
（付記６）
前記補正後の動作時間を求める処理は、
第１動作時間と、前記第１動作時間に対応する第１性能劣化情報と、前記変化後の動作条件とに基づいて、動作時間の補正量を求める処理と、
前記第１動作時間よりも長い第２動作時間と前記動作時間の補正量とに基づいて、前記補正後の動作時間を求める処理と、
を含み、
前記回路の性能劣化情報を計算する処理は、
前記変化後の動作条件と前記補正後の動作時間とを用いて、前記第２動作時間に対応する第２性能劣化情報を計算する処理と、
前記第２性能劣化情報を前記回路の性能劣化情報として用いる処理と、
を含むことを特徴とする付記５記載の劣化推定方法。
（付記７）
前記回路の性能劣化情報を閾値と比較した結果に基づいて、前記回路の性能が劣化した場合の制御を行う処理を、前記コンピュータがさらに実行することを特徴とする付記５又は６記載の劣化推定方法。
（付記８）
前記動作条件は、前記回路の電圧又は前記回路の温度のうち少なくとも一方を含むことを特徴とする付記５又は６記載の劣化推定方法。
（付記１）
回路の動作条件を取得する取得部と、
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する計算部と、
を備えることを特徴とする情報処理装置。
（付記２）
前記計算部は、第１動作時間と、前記第１動作時間に対応する第１性能劣化情報と、前記変化後の動作条件とに基づいて、動作時間の補正量を求め、前記第１動作時間よりも長い第２動作時間と前記動作時間の補正量とに基づいて、前記補正後の動作時間を求め、前記変化後の動作条件と前記補正後の動作時間とを用いて、前記第２動作時間に対応する第２性能劣化情報を計算し、前記第２性能劣化情報を前記回路の性能劣化情報として用いることを特徴とする付記１記載の情報処理装置。
（付記３）
前記回路の性能劣化情報を閾値と比較した結果に基づいて、前記回路の性能が劣化した場合の制御を行う制御部をさらに備えることを特徴とする付記１又は２記載の情報処理装置。
（付記４）
前記動作条件は、前記回路の電圧又は前記回路の温度のうち少なくとも一方を含むことを特徴とする付記１又は２記載の情報処理装置。
（付記５）
回路の動作条件を取得し、
前記動作条件が変化した場合、変化後の動作条件に基づいて前記回路の動作時間を補正することで、補正後の動作時間を求め、
前記変化後の動作条件と前記補正後の動作時間とを用いて、前記回路の性能劣化情報を計算する、
処理をコンピュータが実行することを特徴とする劣化推定方法。
（付記６）
前記補正後の動作時間を求める処理は、
第１動作時間と、前記第１動作時間に対応する第１性能劣化情報と、前記変化後の動作条件とに基づいて、動作時間の補正量を求める処理と、
前記第１動作時間よりも長い第２動作時間と前記動作時間の補正量とに基づいて、前記補正後の動作時間を求める処理と、
を含み、
前記回路の性能劣化情報を計算する処理は、
前記変化後の動作条件と前記補正後の動作時間とを用いて、前記第２動作時間に対応する第２性能劣化情報を計算する処理と、
前記第２性能劣化情報を前記回路の性能劣化情報として用いる処理と、
を含むことを特徴とする付記５記載の劣化推定方法。
（付記７）
前記回路の性能劣化情報を閾値と比較した結果に基づいて、前記回路の性能が劣化した場合の制御を行う処理を、前記コンピュータがさらに実行することを特徴とする付記５又は６記載の劣化推定方法。
（付記８）
前記動作条件は、前記回路の電圧又は前記回路の温度のうち少なくとも一方を含むことを特徴とする付記５又は６記載の劣化推定方法。
【符号の説明】
【0157】
１０１～１０３、１６０１ 折れ線
２０１、４０１ 情報処理装置
２１１、４１２ 取得部
２１２、４１３ 計算部
４１１ 生成部
４１４ 制御部
４１５ 出力部
４１６ 記憶部
４２１ 回路情報
４２２ 計算式情報
４２３－１、４２３－２ 動作時間情報
４２４－１、４２４－２ 性能劣化情報
５０１ 出力端子
１７０１、２２０１ 集積回路
１７０２ メモリ
１７０３ 入力装置
１７０４ 出力装置
１７０５、２２１２ カウンタ
１７０６ マイクロコントローラ
１７０７、２２０２ バス
１７１１ 電圧センサ
１７１２ 温度センサ
１８１１－１～１８１１－６ ＣＰＵダイ
１９１１－１～１９１１－４ コア
２２１１ 論理回路
２４０１ インタフェース
２０１、４０１ 情報処理装置
２１１、４１２ 取得部
２１２、４１３ 計算部
４１１ 生成部
４１４ 制御部
４１５ 出力部
４１６ 記憶部
４２１ 回路情報
４２２ 計算式情報
４２３－１、４２３－２ 動作時間情報
４２４－１、４２４－２ 性能劣化情報
５０１ 出力端子
１７０１、２２０１ 集積回路
１７０２ メモリ
１７０３ 入力装置
１７０４ 出力装置
１７０５、２２１２ カウンタ
１７０６ マイクロコントローラ
１７０７、２２０２ バス
１７１１ 電圧センサ
１７１２ 温度センサ
１８１１－１～１８１１－６ ＣＰＵダイ
１９１１－１～１９１１－４ コア
２２１１ 論理回路
２４０１ インタフェース
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】