(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023181665
(43)【公開日】2023-12-25
(54)【発明の名称】半導体装置及び電子機器
(51)【国際特許分類】
H01L 29/872 20060101AFI20231218BHJP
H01L 29/06 20060101ALI20231218BHJP
H01L 29/861 20060101ALI20231218BHJP
H01L 29/47 20060101ALI20231218BHJP
【ＦＩ】
H01L29/86 301F
H01L29/86 301E
H01L29/06 301G
H01L29/06 301V
H01L29/91 K
H01L29/86 301D
H01L29/48 D
H01L29/48 E
H01L29/48 F
H01L29/06 301R
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022094922
(22)【出願日】2022-06-13
(71)【出願人】
【識別番号】000006633
【氏名又は名称】京セラ株式会社
(74)【代理人】
【識別番号】100090033
【弁理士】
【氏名又は名称】荒船 博司
(74)【代理人】
【識別番号】100093045
【弁理士】
【氏名又は名称】荒船 良男
(72)【発明者】
【氏名】夏目 英克
(72)【発明者】
【氏名】甲谷 真吾
【テーマコード（参考）】
4M104
【Ｆターム（参考）】
4M104AA01
4M104AA02
4M104AA03
4M104AA04
4M104AA05
4M104AA10
4M104CC01
4M104CC03
4M104GG02
4M104GG03
4M104GG18
(57)【要約】
【課題】リーク電流の低減と耐圧の向上とを実現できる半導体装置を提供する。
【解決手段】半導体装置は、第１層を含み、平面透視において第１領域を有する半導体基板と、半導体基板の第１領域上に位置するアノード電極と、第１層に位置する第１導電型の第１半導体層と、第１層の上部に位置する第２導電型の第２半導体領域とを備える。そして、第２半導体領域は、平面透視において第１領域内の一部に位置し、アノード電極は、第２半導体領域と第１半導体層とに接合され、第２半導体領域は、平面透視において線形状を有し、第１領域の角部において湾曲した湾曲区間を含む。
【選択図】図１
【解決手段】半導体装置は、第１層を含み、平面透視において第１領域を有する半導体基板と、半導体基板の第１領域上に位置するアノード電極と、第１層に位置する第１導電型の第１半導体層と、第１層の上部に位置する第２導電型の第２半導体領域とを備える。そして、第２半導体領域は、平面透視において第１領域内の一部に位置し、アノード電極は、第２半導体領域と第１半導体層とに接合され、第２半導体領域は、平面透視において線形状を有し、第１領域の角部において湾曲した湾曲区間を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１層を含み、平面透視において第１領域を有する半導体基板と、
前記半導体基板の前記第１領域上に位置するアノード電極と、
前記第１層に位置する第１導電型の第１半導体層と、
前記第１層の上部に位置する第２導電型の第２半導体領域と、
を備え、
前記第２半導体領域は、平面透視において前記第１領域内の一部に位置し、
前記アノード電極は、前記第２半導体領域と前記第１半導体層とに接合され、
前記第２半導体領域は、
平面透視において線形状を有し、前記第１領域の角部において湾曲した湾曲区間を含む、
半導体装置。
前記半導体基板の前記第１領域上に位置するアノード電極と、
前記第１層に位置する第１導電型の第１半導体層と、
前記第１層の上部に位置する第２導電型の第２半導体領域と、
を備え、
前記第２半導体領域は、平面透視において前記第１領域内の一部に位置し、
前記アノード電極は、前記第２半導体領域と前記第１半導体層とに接合され、
前記第２半導体領域は、
平面透視において線形状を有し、前記第１領域の角部において湾曲した湾曲区間を含む、
半導体装置。
【請求項2】
複数の前記第２半導体領域を備え、
前記第１領域の縁部は、第１角部と前記第１角部を挟んで隣り合う第１辺と第２辺とを含み、
前記複数の第２半導体領域は、平面透視において前記第１辺に沿って前記第２辺まで延びる第１線状部と、前記第１線状部と前記第１辺との間に位置する第２線状部とを含み、
前記第２線状部は、前記第１辺に沿って延びる直線区間と、前記第１角部に沿って湾曲する湾曲区間とを有し、前記湾曲区間側の端部が前記第１線状部に接合している、
請求項１記載の半導体装置。
前記第１領域の縁部は、第１角部と前記第１角部を挟んで隣り合う第１辺と第２辺とを含み、
前記複数の第２半導体領域は、平面透視において前記第１辺に沿って前記第２辺まで延びる第１線状部と、前記第１線状部と前記第１辺との間に位置する第２線状部とを含み、
前記第２線状部は、前記第１辺に沿って延びる直線区間と、前記第１角部に沿って湾曲する湾曲区間とを有し、前記湾曲区間側の端部が前記第１線状部に接合している、
請求項１記載の半導体装置。
【請求項3】
平面透視における前記第１線状部と前記第２線状部とが接続する角度θは、８５°≦θ≦９５°である、
請求項２記載の半導体装置。
請求項２記載の半導体装置。
【請求項4】
前記第１層の上部に位置し、平面透視において前記第１領域を囲むガードリングを更に備え、
前記ガードリングは、前記第１領域の前記第１辺、前記第１角部及び前記第２辺にそれぞれ沿った第１ガードリング辺部、第１ガードリング角部及び第２ガードリング辺部を含み、
平面透視において前記第１ガードリング角部は湾曲しており、
前記第１線状部は、前記第１ガードリング辺部に沿って延び、かつ、前記第２ガードリング辺部に接合され、
前記第２線状部は、前記第１ガードリング辺部及び前記第１ガードリング角部に沿って延び、かつ、前記第１線状部に接合されている、
請求項２記載の半導体装置。
前記ガードリングは、前記第１領域の前記第１辺、前記第１角部及び前記第２辺にそれぞれ沿った第１ガードリング辺部、第１ガードリング角部及び第２ガードリング辺部を含み、
平面透視において前記第１ガードリング角部は湾曲しており、
前記第１線状部は、前記第１ガードリング辺部に沿って延び、かつ、前記第２ガードリング辺部に接合され、
前記第２線状部は、前記第１ガードリング辺部及び前記第１ガードリング角部に沿って延び、かつ、前記第１線状部に接合されている、
請求項２記載の半導体装置。
【請求項5】
前記複数の第２半導体領域は、前記第１線状部と、複数の前記第２線状部と、前記第１線状部に沿って延びる複数の第３線状部と、を含み、
前記第１領域は、前記第１ガードリング辺部に沿った方向から見たときに、前記第１ガードリング角部と重なる第１範囲と、前記第２ガードリング辺部と重なる第２範囲とを含み、
平面透視において、前記複数の第３線状部は、互いに間隔を開けて前記第２範囲に位置し、前記第２線状部は、互いに間隔を開けて前記第１範囲に位置し、前記第１線状部は、前記複数の第３線状部と前記複数の第２線状部との間に位置し、
前記複数の第２線状部にそれぞれ含まれる複数の前記湾曲区間は、前記第１ガードリング角部の近くに位置するほど曲率が小さい、
請求項４記載の半導体装置。
前記第１領域は、前記第１ガードリング辺部に沿った方向から見たときに、前記第１ガードリング角部と重なる第１範囲と、前記第２ガードリング辺部と重なる第２範囲とを含み、
平面透視において、前記複数の第３線状部は、互いに間隔を開けて前記第２範囲に位置し、前記第２線状部は、互いに間隔を開けて前記第１範囲に位置し、前記第１線状部は、前記複数の第３線状部と前記複数の第２線状部との間に位置し、
前記複数の第２線状部にそれぞれ含まれる複数の前記湾曲区間は、前記第１ガードリング角部の近くに位置するほど曲率が小さい、
請求項４記載の半導体装置。
【請求項6】
前記半導体基板は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択されるいずれか１種類以上の半導体材料を含む請求項１記載の半導体装置。
【請求項7】
請求項１から請求項６のいずれか一項に記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置及び電子機器に関する。
【背景技術】
【0002】
特許文献１には、半導体装置として、ジャンクションバリアショットキーダイオード（ＪＢＳ）について記載されている。当該半導体装置は、活性領域の周囲を囲うガードリングと、活性領域内に位置するストライプ状の低抵抗層とを有する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１６－６６８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
半導体装置においては、更なる特性の向上が望まれる。本開示は、リーク電流の低減と耐圧の向上とを実現できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0005】
本開示に係る半導体装置は、
第１層を含み、平面透視において第１領域を有する半導体基板と、
前記半導体基板の前記第１領域上に位置するアノード電極と、
前記第１層に位置する第１導電型の第１半導体層と、
前記第１層の上部に位置する第２導電型の第２半導体領域と、
を備え、
前記第２半導体領域は、平面透視において前記第１領域内の一部に位置し、
前記アノード電極は、前記第２半導体領域と前記第１半導体層とに接合され、
前記第２半導体領域は、
平面透視において線形状を有し、前記第１領域の角部において湾曲した湾曲区間を含む。
第１層を含み、平面透視において第１領域を有する半導体基板と、
前記半導体基板の前記第１領域上に位置するアノード電極と、
前記第１層に位置する第１導電型の第１半導体層と、
前記第１層の上部に位置する第２導電型の第２半導体領域と、
を備え、
前記第２半導体領域は、平面透視において前記第１領域内の一部に位置し、
前記アノード電極は、前記第２半導体領域と前記第１半導体層とに接合され、
前記第２半導体領域は、
平面透視において線形状を有し、前記第１領域の角部において湾曲した湾曲区間を含む。
【0006】
本開示に係る電子機器は、上記の半導体装置を含む。
【発明の効果】
【0007】
本開示によれば、半導体装置においてリーク電流の低減と耐圧の向上とを実現できる。
【図面の簡単な説明】
【0008】
【図1】本開示の実施形態１の半導体装置を示す平面図（Ａ）と第１領域を説明する図（Ｂ）である。
【図3】第１領域の第１角部の周辺を示す拡大図である。
【図4】実施形態１及び比較例の半導体装置の特性を示すグラフである。
【図5】本開示の実施形態２の半導体装置を示す平面図である。
【発明を実施するための形態】
【0009】
以下、本開示の各実施形態について図面を参照して詳細に説明する。
【0010】
（実施形態１）
図１は、本開示の実施形態１の半導体装置を示す平面図（Ａ）と第１領域を説明する図（Ｂ）である。図１（Ａ）において、ガードリング４１を網掛けにより示す。図１（Ａ）は、半導体基板１０１よりも上方の要素（アノード電極３１、フィールド絶縁膜４２及び表面保護膜４３）を除いた構成を示す。図２は、図１（Ａ）のＡ－Ａ線における断面図である。
図１は、本開示の実施形態１の半導体装置を示す平面図（Ａ）と第１領域を説明する図（Ｂ）である。図１（Ａ）において、ガードリング４１を網掛けにより示す。図１（Ａ）は、半導体基板１０１よりも上方の要素（アノード電極３１、フィールド絶縁膜４２及び表面保護膜４３）を除いた構成を示す。図２は、図１（Ａ）のＡ－Ａ線における断面図である。
【0011】
本実施形態１の半導体装置１は、アノード電極３１とカソード電極３７との間にショットキー接合領域とｐｎ接合領域とを有するジャンクションバリアショットキーダイオード（ＪＢＳ）である。ショットキー接合領域を有することにより、順方向電圧が低下し、スイッチング速度が向上する。ｐｎ接合領域を有することにより、逆バイアス時においてｐｎ接合領域の近傍に空乏層が広がる。よって、ｐｎ接合領域を有さないショットキーバリアダイオードと比較して、半導体装置１は、リーク電流を低減できる。さらに、ｐｎ接合領域を有することにより、順方向抵抗が低下し、サージ耐性が向上する。
【0012】
半導体装置１は、図１（Ｂ）に示すように、平面透視において第１領域２１を有する半導体基板１０１を備える。平面透視とは、半導体基板１０１の上面に垂直な方向から透視することを意味する。第１領域２１は、ショットキー接合領域及びｐｎ接合領域を有し、電流が流される活性領域であってもよい。第１領域２１は、後述するガードリング４１の内側の領域であってもよい。
【0013】
半導体基板１０１は、第１層１１に位置する第１導電型（例えばｎ型）の第１半導体層３２と、第１層１１の一部の領域に位置する第２導電型（例えばｐ型）の第２半導体領域３３と、を備えてもよい。第２半導体領域３３は第１層１１の上部に位置し、第２半導体領域３３の下方には第１半導体層３２が位置してもよい。半導体基板１０１は、複数の第２半導体領域３３を備えていてもよい。第１半導体層３２はエピタキシャル層であってもよい。第２半導体領域３３は、エピタキシャル層に所定のパターンで不純物が注入されかつアニール処理された領域であってもよい。
【0014】
半導体基板１０１は、さらに、第１層１１の下方に位置するベースドリフト層３４と、ベースドリフト層３４の下方に位置するバッファ層３５と、高抵抗ドリフト層３６とを備えていてもよい。ベースドリフト層３４及びバッファ層３５はエピタキシャル層であってもよい。高抵抗ドリフト層３６はｎ型ＳｉＣ基板であってもよい。
【0015】
半導体基板１０１は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択されるいずれか１種類以上の半導体材料を含んでもよく、また、当該半導体材料から構成されてもよい。
【0016】
半導体装置１は、更に、半導体基板１０１の第１領域２１上に位置するアノード電極３１と、半導体基板１０１の下方に位置するカソード電極３７とを備えていてもよい。アノード電極３１は、下層の第１メタル層３１ａと上層の第２メタル層３１ｂとの二層構造を有してもよい。アノード電極３１は、第１領域２１内の全域において、第１半導体層３２及び第２半導体領域３３と接合されていてもよい。カソード電極３７は、半導体基板１０１の平面透視における全域に接合されていてもよい。アノード電極３１と第１半導体層３２との接合領域がショットキー接合領域に相当し、第１半導体層３２と第２半導体領域３３との接合領域がｐｎ接合領域に相当する。
【0017】
半導体基板１０１の第１層１１には、更に、第１領域２１を囲うガードリング４１が位置してもよい。ガードリング４１は、第１半導体層３２よりも低い抵抗を有する領域であり、第２半導体領域３３と同様に第２導電型（例えばｐ型）の領域であってもよい。ガードリング４１の深さＤ２は、第２半導体領域３３の深さＤ１と同一であってもよいし、第２半導体領域３３の深さＤ１よりも深くてもよいし、浅くてもよい。ガードリング４１は、平面透視において環状であってもよい。ガードリング４１の内周端から外周端までの幅Ｗ２は、第２半導体領域３３の幅Ｗ１（長手方向に垂直な方向の幅）よりも大きくてもよい。
【0018】
半導体装置１は、更に、半導体基板１０１上に位置するフィールド絶縁膜４２と、フィールド絶縁膜４２上に位置する表面保護膜４３とを有してもよい。
【0019】
フィールド絶縁膜４２は、絶縁性を有し、ＳｉＯ２（酸化シリコン）であってもよい。フィールド絶縁膜４２は、環状であり、ガードリング４１の外周縁に沿って延設されてもよい。平面透視において、フィールド絶縁膜４２の内周端はガードリング４１の内周端よりも外方に位置し、フィールド絶縁膜４２の外周端はガードリング４１の外周端よりも外方に位置してもよい。平面透視において、ガードリング４１の外周端が周方向の全域においてフィールド絶縁膜４２に重なっていてもよい。
【0020】
アノード電極３１は、周方向の全域において、ガードリング４１の一部、並びに、フィールド絶縁膜４２の一部に、重なっていてもよい。
【0021】
表面保護膜４３は、絶縁性を有し、ＳｉＮ（窒化シリコン）であってもよい。表面保護膜４３は、環状であり、周方向の全域において、フィールド絶縁膜４２の外周部とアノード電極３１の外周部の上方に位置してもよい。
【0022】
＜第２半導体領域３３及びガードリング４１の平面形状＞
図３は、第１領域２１の第１角部２１ｃの周辺を示す拡大図である。図３において、第２半導体領域３３の幅、並びに、ガードリング４１の幅は、デフォルメされている。以下の形状の説明においては、特に言及しない限り、平面透視における形状を示す。
図３は、第１領域２１の第１角部２１ｃの周辺を示す拡大図である。図３において、第２半導体領域３３の幅、並びに、ガードリング４１の幅は、デフォルメされている。以下の形状の説明においては、特に言及しない限り、平面透視における形状を示す。
【0023】
第１領域２１の縁部は、丸みを有する第１角部２１ｃと、第１角部２１ｃを挟んで隣り合う第１辺２１ａと第２辺２１ｂとを含む（図１（Ｂ）を参照）。
【0024】
ガードリング４１は、第１領域２１の第１辺２１ａ、第２辺２１ｂ及び第１角部２１ｃに対応して、帯状の第１ガードリング辺部４１ａ、帯状の第２ガードリング辺部４１ｂ及び帯状の第１ガードリング角部４１ｃを有してもよい（図１（Ａ）を参照）。第１ガードリング角部４１ｃは、第１角部２１ｃの丸みに対応して湾曲していてもよい。
【0025】
複数の第２半導体領域３３は、線形状を有する複数の線状部３３ａ（３３ａ－１、３３ａ－２、３３ａ－３）を有してもよい。複数の線状部３３ａは、互いに分断されていてもよいし、先端又は中程において複数の線状部３３ａが接続（接合）していてもよい。図３において一筋に連なっている各線状部３３ａは、ところどころに切れ目が含まれ、複数に分断されていてもよい。
【0026】
図３に示すように、少なくとも１つの線状部３３ａ（３３ａ－２）は、第１辺２１ａに沿って延びる第１直線区間３３１と、第１角部２１ｃにおいて湾曲した湾曲区間３３２とを備える。図３においては、代表的な１つの線状部３３ａ（３３ａ－２）についてのみ一点鎖線で囲んで各区間を示す。当該構成によれば、湾曲区間３３２を有さない構成と比較して、線状部３３ａの先端部３３６周辺の対称度を増すことができ、耐圧を向上できる。すなわち、仮に、湾曲区間３３２が無く、第１直線区間３３１が第１ガードリング角部４１ｃまで延設された場合、第１直線区間３３１と第１ガードリング角部４１ｃとの成す角度が非対称となる。すなわち、上記角度は、第１直線区間３３１をまたいで一方が鋭角、他方が鈍角になってしまう。当該構成では、半導体装置１に逆バイアスが加えられた場合に、上記鋭角の部分に生じる空乏層の拡がりが低減される。よって、耐圧が低下する。一方、実施形態１では、湾曲区間３３２があることで、上述した非対称な構造を低減できる。したがって、上記のような耐圧の低下を低減することができる。
【0027】
具体的には、図３に示すように、複数の線状部３３ａは、第１辺２１ａに沿って第２辺２１ｂまで延びる第１線状部３３ａ－１と、第１線状部３３ａ－１と第１辺２１ａとの間に位置する第２線状部３３ａ－２とを含んでもよい。そして、第２線状部３３ａ－２が、第１辺２１ａに沿って延びる第１直線区間３３１と、第１角部２１ｃに沿って湾曲した湾曲区間３３２とを有してもよい。そして、湾曲区間３３２側における第２線状部３３ａ－２の先端部３３６が、第１線状部３３ａ－１に接合していてもよい。当該構成によれば、先端部３３６周辺において非対称な構造をより低減し、耐圧の低下をより低減できる。
【0028】
第１線状部３３ａ－１と第２線状部３３ａ－２とが接続する角度θ（図３）は、８５°≦θ≦９５°であってもよい。さらには、角度θは９０°であってもよい。ここで、２つの線状部３３ａが接続する角度とは、接続点における各線状部３３ａの長手方向における中心線同士の角度を意味してもよい。当該構成により、第２線状部３３ａ－２の先端部３３６の周辺が対称的になり、非対称な構造に起因する耐圧の低下をより低減することができる。なお、角度θがＸ°（Ｘは任意な値）とは、厳密なＸ°のみでなく、Ｘ°＋誤差（誤差は公差の範囲内）を含むものとする。
【0029】
第１線状部３３ａ－１の先端部３３７は、第２ガードリング辺部４１ｂに接合されていてもよい。当該構成によれば、第１線状部３３ａ－１と第２線状部３３ａ－２との両方において先端部３３６、３３７の周辺を対称的にすることができ、非対称な構造に起因する耐圧の低下をより低減できる。
【0030】
更に具体的には、第１領域２１は、図１（Ｂ）に示すように、第１ガードリング辺部４１ａに沿った方向から見たときに、第１ガードリング角部４１ｃと重なる第１範囲２１１と、第２ガードリング辺部４１ｂと重なる第２範囲２１２とを含んでもよい。加えて、複数の線状部３３ａは、図１（Ａ）に示すように、第１範囲２１１に位置する複数の第２線状部３３ａ－２と、第２範囲２１２に位置する複数の第３線状部３３ａ－３と、複数の第２線状部３３ａ－２と複数の第３線状部３３ａ－３との間に位置する第１線状部３３ａ－１と、を含んでもよい。複数の第３線状部３３ａ－３、第１線状部３３ａ－１、複数の第２線状部３３ａ－２は、互いに間隔を開けて位置してもよい。そして、複数の第２線状部３３ａ－２にそれぞれ含まれる複数の湾曲区間３３２（図３）は、第１ガードリング角部４１ｃの近くに位置するほど曲率が小さくてもよい。複数の湾曲区間３３２の曲率中心は同一点であってもよい。当該構成によれば、第１領域２１に含まれる多くの線状部３３ａにおいて先端部３３６、３３７、３３８の周辺を対称的にすることができ、非対称な構造に起因する耐圧の低下をより低減できる。すなわち、耐圧を向上できる。
【0031】
図１及び図２に示すように、第１領域２１は、２つ以上（例えば４つ）の角部と３つ以上（例えば４つ）の辺とを有し、全ての角部が丸みを有してもよい。ガードリング４１は、第１領域２１の全ての角部と全ての辺とにそれぞれ対応する複数のガードリング角部と複数のガードリング辺部とを有してもよい。さらに、全てのガードリング角部が湾曲していてもよい。そして、上述した第１角部２１ｃ及び第１ガードリング角部４１ｃ周辺の第２半導体領域３３の形状は、第１領域２１の全ての角部、並びに、ガードリング４１の全てのガードリング角部の周辺における第２半導体領域３３にも備わっていてもよい。当該構成により、第１領域２１の全体にわたって複数の線状部３３ａ（第２半導体領域３３）の先端部の対称度が向上し、半導体装置１の耐圧を向上できる。
【0032】
＜特性＞
図４は、実施形態１及び比較例の半導体装置の特性を示すグラフである。当該グラフにおいて横軸は逆方向電圧を示し、縦軸は逆方向電流を示す。比較例の半導体装置は、第２半導体領域３３を有さないプラナー構造のショットキーバリアダイオードであり、第２半導体領域３３を有さない以外は、実施形態１の半導体装置１と同様に構成される。
図４は、実施形態１及び比較例の半導体装置の特性を示すグラフである。当該グラフにおいて横軸は逆方向電圧を示し、縦軸は逆方向電流を示す。比較例の半導体装置は、第２半導体領域３３を有さないプラナー構造のショットキーバリアダイオードであり、第２半導体領域３３を有さない以外は、実施形態１の半導体装置１と同様に構成される。
【0033】
比較例のグラフ線に示すように、比較例の半導体装置は、逆方向電圧を加えることで逆方向電流（リーク電流）が生じる。そして、逆方向電圧が耐圧Ｖｍａｘに達することで、大きな逆方向電流が生じている。一方、実施形態１の半導体装置１においては、耐圧Ｖｍａｘ以下におけるリーク電流が、比較例よりも少ない。当該特性は、逆バイアス時に第１半導体層３２と第２半導体領域３３との接合領域（ｐｎ接合領域）に広がる空乏層による効果である。
【0034】
図４には示されないが、さらに、実施形態１の半導体装置１は、第１半導体層３２と第２半導体領域３３とのｐｎ接合領域を有することで、順方向の抵抗が小さくなり、サージ耐性の向上も実現される。
【0035】
ここで、図４に示さない別の比較例として、全域において第２半導体領域３３がストライプ状であるＪＢＳを想定する。一般にプラナー構造のショットキーバリアダイオードよりも、ｐｎ接合領域を有するＪＢＳの構造の方が耐圧Ｖｍａｘは低くなる。したがって、上記別の比較例であるＪＢＳの耐圧は、比較例の耐圧Ｖｍａｘよりも低下する。一方、実施形態１の半導体装置１の耐圧Ｖｍａｘは、図４に示すように、比較例のプラナー構造のショットキーバリアダイオードと同等である。つまり、実施形態１の半導体装置１は、ショットキー接合領域とｐｎ接合領域とを含んだＪＢＳの構造を有しながらも、耐圧Ｖｍａｘが低下していない。したがって、図４の特性グラフは、実施形態１の半導体装置１の耐圧が向上していることを示す。
【0036】
上記のことから、実施形態１の半導体装置１は、リーク電流の低減、サージ耐性の向上、並びに、耐圧の向上が実現されている。
【0037】
（実施形態２）
図５は、本開示の実施形態２の半導体装置を示す平面図である。図５において、ガードリング４１を網掛けにより示す。図５は、半導体基板１０１よりも上方の要素（アノード電極３１、フィールド絶縁膜４２及び表面保護膜４３）を除いた構成を示す。
図５は、本開示の実施形態２の半導体装置を示す平面図である。図５において、ガードリング４１を網掛けにより示す。図５は、半導体基板１０１よりも上方の要素（アノード電極３１、フィールド絶縁膜４２及び表面保護膜４３）を除いた構成を示す。
【0038】
実施形態２の半導体装置１Ａにおいて、第２線状部３３ａ－２は、第１辺２１ａに沿って延びる第１直線区間３３１と、第１角部２１ｃに沿って湾曲した湾曲区間３３２と、第２辺２１ｂに沿って延びる第２直線区間３３３とを有してもよい。湾曲区間３３２は第１直線区間３３１と第２直線区間３３３との間に位置してもよい。
【0039】
第２線状部３３ａ－２は、環状であり、複数（例えば４つ）の湾曲区間３３２と複数（例えば４つ）の直線区間（３３１、３３１、３３３、３３３）とを有してもよい。図５においては、代表的な１本の第２線状部３３ａ－２についてのみ一点鎖線で囲んで各区間を示す。
【0040】
図５に示すように、複数の第２線状部３３ａ－２の第２直線区間３３３と、第１線状部３３ａ－１は交差してもよい。複数の第２線状部３３ａ－２の第２直線区間３３３と複数の第３線状部３３ａ－３とは交差してもよい。各交差部において２つの線状部３３ａは９０度で交差していてもよい。あるいは、図示しないが、第１線状部３３ａ－１及び第３線状部３３ａ－３は、第２線状部３３ａ－２とは交差せず、最も内側の第２線状部３３ａ－２に囲まれた領域内に位置してもよい。
【0041】
実施形態２の半導体装置１Ａにおいても、各線状部３３ａ（３３ａ－１、３３ａ－２、３３ａ－３）の先端部又は交差部における対称度が向上し、耐圧の向上を実現できる。
【0042】
（電子機器）
本開示の実施形態に係る電子機器は、上述した実施形態１又は実施形態２の半導体装置１、１Ａを含む。具体的には、電子機器は、半導体装置１、１Ａがパッケージに収容された構成であってもよい。半導体装置１、１Ａのアノード電極３１とカソード電極３７とが、パッケージの外側に露出した複数の電極にそれぞれ電気的に接続されていてもよい。あるいは、本開示の実施形態に係る電子機器は、基板（プリント基板等）を有し、基板に半導体装置１、１Ａが搭載されていてもよい。基板には、その他の電気素子、電子素子等が搭載されていてもよい。本実施形態の電子機器によれば、上記の半導体装置１、１Ａの特性によって、電子機器の信頼性をより向上できる。
本開示の実施形態に係る電子機器は、上述した実施形態１又は実施形態２の半導体装置１、１Ａを含む。具体的には、電子機器は、半導体装置１、１Ａがパッケージに収容された構成であってもよい。半導体装置１、１Ａのアノード電極３１とカソード電極３７とが、パッケージの外側に露出した複数の電極にそれぞれ電気的に接続されていてもよい。あるいは、本開示の実施形態に係る電子機器は、基板（プリント基板等）を有し、基板に半導体装置１、１Ａが搭載されていてもよい。基板には、その他の電気素子、電子素子等が搭載されていてもよい。本実施形態の電子機器によれば、上記の半導体装置１、１Ａの特性によって、電子機器の信頼性をより向上できる。
【0043】
以上、本開示の各実施形態について説明した。しかし、本開示の半導体装置は上記実施形態に限られるものでない。例えば、上記実施形態１、２では第２線状部３３ａ－２の湾曲区間３３２が第１角部２１ｃ又は第１ガードリング角部４１ｃの丸みに沿って湾曲している例を示した。しかし、第１角部２１ｃの丸みの方向、又は、第１ガードリング角部４１ｃの湾曲方向とは逆向きに湾曲区間３３２が湾曲し、第２線状部３３ａ－２の先端が第１ガードリング角部４１ｃに接合されてもよい。このような構成においても、第２線状部３３ａ－２と第１ガードリング角部４１ｃとを対称度の高い角度（例えば９０度）で接続することができる。よって、半導体装置の耐圧を向上できる。その他、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
【0044】
以下、本開示の一実施形態を示す。一実施形態において、
（１）半導体装置は、
第１層を含み、平面透視において第１領域を有する半導体基板と、
前記半導体基板の前記第１領域上に位置するアノード電極と、
前記第１層に位置する第１導電型の第１半導体層と、
前記第１層の上部に位置する第２導電型の第２半導体領域と、
を備え、
前記第２半導体領域は、平面透視において前記第１領域内の一部に位置し、
前記アノード電極は、前記第２半導体領域と前記第１半導体層とに接合され、
前記第２半導体領域は、
平面透視において線形状を有し、前記第１領域の角部において湾曲した湾曲区間を含む。
（１）半導体装置は、
第１層を含み、平面透視において第１領域を有する半導体基板と、
前記半導体基板の前記第１領域上に位置するアノード電極と、
前記第１層に位置する第１導電型の第１半導体層と、
前記第１層の上部に位置する第２導電型の第２半導体領域と、
を備え、
前記第２半導体領域は、平面透視において前記第１領域内の一部に位置し、
前記アノード電極は、前記第２半導体領域と前記第１半導体層とに接合され、
前記第２半導体領域は、
平面透視において線形状を有し、前記第１領域の角部において湾曲した湾曲区間を含む。
【0045】
（２）上記（１）の半導体装置は、
複数の前記第２半導体領域を備え、
前記第１領域の縁部は、第１角部と前記第１角部を挟んで隣り合う第１辺と第２辺とを含み、
前記複数の第２半導体領域は、平面透視において前記第１辺に沿って前記第２辺まで延びる第１線状部と、前記第１線状部と前記第１辺との間に位置する第２線状部とを含み、
前記第２線状部は、前記第１辺に沿って延びる直線区間と、前記第１角部に沿って湾曲する湾曲区間とを有し、前記湾曲区間側の端部が前記第１線状部に接合している。
複数の前記第２半導体領域を備え、
前記第１領域の縁部は、第１角部と前記第１角部を挟んで隣り合う第１辺と第２辺とを含み、
前記複数の第２半導体領域は、平面透視において前記第１辺に沿って前記第２辺まで延びる第１線状部と、前記第１線状部と前記第１辺との間に位置する第２線状部とを含み、
前記第２線状部は、前記第１辺に沿って延びる直線区間と、前記第１角部に沿って湾曲する湾曲区間とを有し、前記湾曲区間側の端部が前記第１線状部に接合している。
【0046】
（３）上記（２）の半導体装置は、
平面透視における前記第１線状部と前記第２線状部とが接続する角度θは、８５°≦θ≦９５°である。
平面透視における前記第１線状部と前記第２線状部とが接続する角度θは、８５°≦θ≦９５°である。
【0047】
（４）上記（２）又は（３）の半導体装置は、
前記第１層の上部に位置し、平面透視において前記第１領域を囲むガードリングを更に備え、
前記ガードリングは、前記第１領域の前記第１辺、前記第１角部及び前記第２辺にそれぞれ沿った第１ガードリング辺部、第１ガードリング角部及び第２ガードリング辺部を含み、
平面透視において前記第１ガードリング角部は湾曲しており、
前記第１線状部は、前記第１ガードリング辺部に沿って延び、かつ、前記第２ガードリング辺部に接合され、
前記第２線状部は、前記第１ガードリング辺部及び前記第１ガードリング角部に沿って延び、かつ、前記第１線状部に接合されている。
前記第１層の上部に位置し、平面透視において前記第１領域を囲むガードリングを更に備え、
前記ガードリングは、前記第１領域の前記第１辺、前記第１角部及び前記第２辺にそれぞれ沿った第１ガードリング辺部、第１ガードリング角部及び第２ガードリング辺部を含み、
平面透視において前記第１ガードリング角部は湾曲しており、
前記第１線状部は、前記第１ガードリング辺部に沿って延び、かつ、前記第２ガードリング辺部に接合され、
前記第２線状部は、前記第１ガードリング辺部及び前記第１ガードリング角部に沿って延び、かつ、前記第１線状部に接合されている。
【0048】
（５）上記（４）の半導体装置は、
前記複数の第２半導体領域は、前記第１線状部と、複数の前記第２線状部と、前記第１線状部に沿って延びる複数の第３線状部と、を含み、
前記第１領域は、前記第１ガードリング辺部に沿った方向から見たときに、前記第１ガードリング角部と重なる第１範囲と、前記第２ガードリング辺部と重なる第２範囲とを含み、
平面透視において、前記複数の第３線状部は、互いに間隔を開けて前記第２範囲に位置し、前記第２線状部は、互いに間隔を開けて前記第１範囲に位置し、前記第１線状部は、前記複数の第３線状部と前記複数の第２線状部との間に位置し、
前記複数の第２線状部にそれぞれ含まれる複数の前記湾曲区間は、前記第１ガードリング角部の近くに位置するほど曲率が小さい。
前記複数の第２半導体領域は、前記第１線状部と、複数の前記第２線状部と、前記第１線状部に沿って延びる複数の第３線状部と、を含み、
前記第１領域は、前記第１ガードリング辺部に沿った方向から見たときに、前記第１ガードリング角部と重なる第１範囲と、前記第２ガードリング辺部と重なる第２範囲とを含み、
平面透視において、前記複数の第３線状部は、互いに間隔を開けて前記第２範囲に位置し、前記第２線状部は、互いに間隔を開けて前記第１範囲に位置し、前記第１線状部は、前記複数の第３線状部と前記複数の第２線状部との間に位置し、
前記複数の第２線状部にそれぞれ含まれる複数の前記湾曲区間は、前記第１ガードリング角部の近くに位置するほど曲率が小さい。
【0049】
（６）上記（１）から（５）のいずれかの半導体装置は、
前記半導体基板は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択されるいずれか１種類以上の半導体材料を含む。
前記半導体基板は、シリコン、シリコンカーバイド、シリコンゲルマニウム、窒化ケイ素、二酸化ケイ素、ヒ化ガリウム、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素およびゲルマニウムから成る群から選択されるいずれか１種類以上の半導体材料を含む。
【0050】
一実施形態において、
（７）電子機器は、
上記（１）から（６）の半導体装置を有する。
（７）電子機器は、
上記（１）から（６）の半導体装置を有する。
【符号の説明】
【0051】
１、１Ａ 半導体装置
１１ 第１層
２１ 第１領域
３１ アノード電極
３２ 第１半導体層
３３ 第２半導体領域
３３ａ 線状部
３３ａ－１ 第１線状部
３３ａ－２ 第２線状部
３３ａ－３ 第３線状部
３３１ 第１直線区間
３３２ 湾曲区間
３３３ 第２直線区間
３３６～３３８ 先端部
３４ ベースドリフト層
３５ バッファ層
３６ 高抵抗ドリフト層
３７ カソード電極
４１ ガードリング
４１ａ 第１ガードリング辺部
４１ｂ 第２ガードリング辺部
４１ｃ 第１ガードリング角部
４２ フィールド絶縁膜
４３ 表面保護膜
１０１ 半導体基板
２１１ 第１範囲
２１２ 第２範囲
１１ 第１層
２１ 第１領域
３１ アノード電極
３２ 第１半導体層
３３ 第２半導体領域
３３ａ 線状部
３３ａ－１ 第１線状部
３３ａ－２ 第２線状部
３３ａ－３ 第３線状部
３３１ 第１直線区間
３３２ 湾曲区間
３３３ 第２直線区間
３３６～３３８ 先端部
３４ ベースドリフト層
３５ バッファ層
３６ 高抵抗ドリフト層
３７ カソード電極
４１ ガードリング
４１ａ 第１ガードリング辺部
４１ｂ 第２ガードリング辺部
４１ｃ 第１ガードリング角部
４２ フィールド絶縁膜
４３ 表面保護膜
１０１ 半導体基板
２１１ 第１範囲
２１２ 第２範囲
【図1】
【図2】
【図3】
【図4】
【図5】