(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023182164
(43)【公開日】2023-12-26
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H03K 17/16 20060101AFI20231219BHJP
【ＦＩ】
H03K17/16 B
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022095619
(22)【出願日】2022-06-14
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】田岡 正裕
【テーマコード（参考）】
5J055
【Ｆターム（参考）】
5J055AX23
5J055AX64
5J055AX66
5J055BX16
5J055CX07
5J055CX20
5J055DX09
5J055DX22
5J055DX52
5J055EY01
5J055EY12
5J055EZ00
5J055EZ07
5J055EZ10
5J055EZ14
5J055EZ25
5J055FX04
5J055FX05
5J055FX06
5J055FX09
5J055FX11
5J055FX13
5J055FX18
5J055FX20
5J055FX38
5J055GX02
5J055GX05
(57)【要約】
【課題】異常な入力を検出して誤動作の防止を図る。
【解決手段】異常入力制御回路１ｃは、検出回路１ｃ１、１ｃ２、１ｃ３の少なくとも１つを有し、検出回路１ｃ１は、入力信号ｓ１１に重畳されているノイズの検出を行う。検出回路１ｃ２は、入力信号ｓ１１のパルス幅が所定幅以下であることを検出する。検出回路１ｃ３は、入力信号ｓ１１のレベルとスイッチング素子１ａの動作との不整合を検出する。警報・保護回路１ｃ４は、警報信号出力機能１ｃ４１および駆動調整機能１ｃ４２の少なくとも１つを有し、警報信号出力機能１ｃ４１は、検出結果にもとづいて、警報信号ｓ１２を外部に出力し、駆動調整機能１ｃ４２は、検出結果にもとづいて、スイッチング素子１ａの駆動を調整する。
【選択図】図１
【解決手段】異常入力制御回路１ｃは、検出回路１ｃ１、１ｃ２、１ｃ３の少なくとも１つを有し、検出回路１ｃ１は、入力信号ｓ１１に重畳されているノイズの検出を行う。検出回路１ｃ２は、入力信号ｓ１１のパルス幅が所定幅以下であることを検出する。検出回路１ｃ３は、入力信号ｓ１１のレベルとスイッチング素子１ａの動作との不整合を検出する。警報・保護回路１ｃ４は、警報信号出力機能１ｃ４１および駆動調整機能１ｃ４２の少なくとも１つを有し、警報信号出力機能１ｃ４１は、検出結果にもとづいて、警報信号ｓ１２を外部に出力し、駆動調整機能１ｃ４２は、検出結果にもとづいて、スイッチング素子１ａの駆動を調整する。
【選択図】図１
【特許請求の範囲】
【請求項1】
スイッチング素子と、
入力信号にもとづき前記スイッチング素子をスイッチングさせる駆動回路と、
前記入力信号に重畳されているノイズの検出を行う第１の検出回路、前記入力信号のパルス幅が所定幅以下であることを検出する第２の検出回路および前記入力信号のレベルと前記スイッチング素子の動作との不整合を検出する第３の検出回路の少なくとも１つの回路を備え、検出結果にもとづいて、警報信号を出力する警報信号出力機能および前記スイッチング素子の駆動を調整する駆動調整機能の少なくとも１つの機能を含む警報・保護回路を備える異常入力制御回路と、
を有する半導体装置。
入力信号にもとづき前記スイッチング素子をスイッチングさせる駆動回路と、
前記入力信号に重畳されているノイズの検出を行う第１の検出回路、前記入力信号のパルス幅が所定幅以下であることを検出する第２の検出回路および前記入力信号のレベルと前記スイッチング素子の動作との不整合を検出する第３の検出回路の少なくとも１つの回路を備え、検出結果にもとづいて、警報信号を出力する警報信号出力機能および前記スイッチング素子の駆動を調整する駆動調整機能の少なくとも１つの機能を含む警報・保護回路を備える異常入力制御回路と、
を有する半導体装置。
【請求項2】
前記第１の検出回路は、フィルタ回路、抵抗およびコンパレータを含み、
前記フィルタ回路の入力端には前記入力信号が入力され、前記フィルタ回路の出力端は前記コンパレータの非反転入力端子および前記抵抗の一端に接続され、前記抵抗の他端はグランドに接続され、前記コンパレータの反転入力端子には基準電圧が入力され、
前記フィルタ回路は、前記入力信号に重畳されているノイズをフィルタリングして出力し、前記コンパレータは、前記ノイズの電圧信号と、前記基準電圧とを比較し、前記電圧信号が前記基準電圧以上の場合に前記入力信号に前記ノイズが重畳されていることを示すノイズ検出信号を出力する、
請求項１記載の半導体装置。
前記フィルタ回路の入力端には前記入力信号が入力され、前記フィルタ回路の出力端は前記コンパレータの非反転入力端子および前記抵抗の一端に接続され、前記抵抗の他端はグランドに接続され、前記コンパレータの反転入力端子には基準電圧が入力され、
前記フィルタ回路は、前記入力信号に重畳されているノイズをフィルタリングして出力し、前記コンパレータは、前記ノイズの電圧信号と、前記基準電圧とを比較し、前記電圧信号が前記基準電圧以上の場合に前記入力信号に前記ノイズが重畳されていることを示すノイズ検出信号を出力する、
請求項１記載の半導体装置。
【請求項3】
前記駆動回路は、前記入力信号のレベルを反転した反転入力信号を生成して、前記反転入力信号にもとづいて前記スイッチング素子の駆動を行い、
前記第２の検出回路は、インバータ素子、ワンショット回路および過小パルス幅検出用論理素子を含み、
前記インバータ素子の入力端には前記反転入力信号が入力され、前記インバータ素子の出力端は前記過小パルス幅検出用論理素子の一方の入力端に接続され、前記ワンショット回路の入力端には前記反転入力信号が入力され、前記ワンショット回路の出力端は前記過小パルス幅検出用論理素子の他方の入力端に接続され、
前記ワンショット回路は、前記反転入力信号が入力すると、所定の第１のパルス幅を持つワンショットパルス信号を出力し、前記過小パルス幅検出用論理素子は、前記ワンショットパルス信号の前記第１のパルス幅に対して前記インバータ素子から出力されるパルス信号の第２のパルス幅が小さい場合に、前記入力信号のパルス幅が過小であることを示す過小パルス幅検出信号を出力する、
請求項１記載の半導体装置。
前記第２の検出回路は、インバータ素子、ワンショット回路および過小パルス幅検出用論理素子を含み、
前記インバータ素子の入力端には前記反転入力信号が入力され、前記インバータ素子の出力端は前記過小パルス幅検出用論理素子の一方の入力端に接続され、前記ワンショット回路の入力端には前記反転入力信号が入力され、前記ワンショット回路の出力端は前記過小パルス幅検出用論理素子の他方の入力端に接続され、
前記ワンショット回路は、前記反転入力信号が入力すると、所定の第１のパルス幅を持つワンショットパルス信号を出力し、前記過小パルス幅検出用論理素子は、前記ワンショットパルス信号の前記第１のパルス幅に対して前記インバータ素子から出力されるパルス信号の第２のパルス幅が小さい場合に、前記入力信号のパルス幅が過小であることを示す過小パルス幅検出信号を出力する、
請求項１記載の半導体装置。
【請求項4】
前記第１のパルス幅は、前記反転入力信号が前記ワンショット回路に入力してから前記スイッチング素子のゲート充電が完了するまでの時間幅を有する、
請求項３記載の半導体装置。
請求項３記載の半導体装置。
【請求項5】
前記駆動回路は、前記入力信号のレベルを反転した反転入力信号を生成して、前記反転入力信号にもとづいて前記スイッチング素子のゲートの充放電を行うためのゲート充放電信号を生成して前記スイッチング素子の駆動を行い、
前記第３の検出回路は、反転入力端子および非反転入力端子を有する不整合検出用論理素子を含み、
前記反転入力端子には前記反転入力信号が入力され、前記非反転入力端子には前記ゲート充放電信号が入力され、
前記不整合検出用論理素子は、前記反転入力信号のレベルと前記ゲート充放電信号のレベルとが不一致の場合に前記不整合が生じていることを示す不整合検出信号を出力する、
請求項１記載の半導体装置。
前記第３の検出回路は、反転入力端子および非反転入力端子を有する不整合検出用論理素子を含み、
前記反転入力端子には前記反転入力信号が入力され、前記非反転入力端子には前記ゲート充放電信号が入力され、
前記不整合検出用論理素子は、前記反転入力信号のレベルと前記ゲート充放電信号のレベルとが不一致の場合に前記不整合が生じていることを示す不整合検出信号を出力する、
請求項１記載の半導体装置。
【請求項6】
前記異常入力制御回路の前記警報信号出力機能は、前記第１の検出回路による前記ノイズの検出、前記第２の検出回路による前記過小パルス幅の検出、前記第３の検出回路による前記不整合の検出によって、少なくとも１つの事象が検出された場合には警報信号を出力する、請求項１記載の半導体装置。
【請求項7】
前記異常入力制御回路の前記駆動調整機能は、前記第１の検出回路による前記ノイズの検出、前記第２の検出回路による前記過小パルス幅の検出、前記第３の検出回路による前記不整合の検出によって、少なくとも１つの事象が検出された場合には前記スイッチング素子の駆動を調整する、
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
近年、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子と、パワー半導体素子を駆動する駆動回路等を内蔵したＩＰＭ（Intelligent Power Module）と呼ばれる半導体装置の開発が進んでいる。
【0003】
ＩＰＭは、例えば、モータ、インバータおよびコンバータ等に電力供給を行う車両電装システム等に広く利用されており、小型化、高性能化および高信頼性に応える製品が要望されている。
【0004】
また、ＩＰＭでは、パワー半導体素子に流れる電流やパワー半導体素子の温度等を監視して、監視結果にもとづいて、パワー半導体素子が破壊されないようにパワー半導体素子を保護する監視・保護機能が備えられている。
【0005】
関連技術としては、例えば、入力信号と、ノイズの最大パルス幅を遅延量として入力信号を遅延させた第１の遅延信号とのレベル一致検出を行って入力信号のスパイクノイズを除去する技術が提案されている（特許文献１）。また、ハイサイド入力信号の立ち上がりおよび立ち下がりからオン信号パルスとオフ信号パルスを発生させ、オン信号パルス幅よりもオフ信号パルス幅を長くして、入力信号のパルス幅が狭くなった場合の誤動作を防止する技術が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】国際公開第２００８／０４４６３９号
【特許文献2】特開２００３－３３９１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
ＩＰＭは、ＩＧＢＴを含む半導体チップと、半導体チップのドライブおよび保護動作を行う制御ＩＣ（Integrated Circuit）とを備えている。また、制御ＩＣは、外部から送信される入力信号にもとづいて、半導体チップ内のＩＧＢＴの駆動制御を行う。
【0008】
しかし、従来のＩＰＭでは、半導体チップの過熱、過電流等の監視・保護機能は備えているが、制御ＩＣに対する異常入力への監視・保護機能は備えられていない。
このため、例えば、制御ＩＣに送信される入力信号に高周波ノイズが重畳されていたり、またはパルス幅が所定幅よりも過小な状態の入力信号が制御ＩＣに入力したりすると、ＩＰＭが誤動作してしまう可能性がある。
このため、例えば、制御ＩＣに送信される入力信号に高周波ノイズが重畳されていたり、またはパルス幅が所定幅よりも過小な状態の入力信号が制御ＩＣに入力したりすると、ＩＰＭが誤動作してしまう可能性がある。
【0009】
さらに、入力信号のレベルとＩＧＢＴの動作とが不整合な場合においても、ＩＰＭが誤動作する可能性がある。そして、このような異常な入力によって誤動作が継続すると、素子破壊や寿命減につながるという問題がある。
【0010】
１つの側面では、本発明は、異常な入力を検出して誤動作の防止を可能にした半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0011】
上記課題を解決するために、半導体装置が提供される。半導体装置は、スイッチング素子、駆動回路および異常入力制御回路を有する。異常入力制御回路は、第１の検出回路、第２の検出回路および第３の検出回路の少なくとも１つの回路を備える。駆動回路は、入力信号にもとづきスイッチング素子をスイッチングさせる。第１の検出回路は、入力信号に重畳されているノイズの検出を行う。第２の検出回路は、入力信号のパルス幅が所定幅以下であることを検出する。第３の検出回路は、入力信号のレベルとスイッチング素子の動作との不整合を検出する。異常入力制御回路は、さらに警報・保護回路を備える。警報・保護回路は、警報信号出力機能および駆動調整機能の少なくとも１つの機能を備え、検出結果にもとづいて、警報信号出力機能は警報信号を出力し、駆動調整機能はスイッチング素子の駆動を調整する。
【発明の効果】
【0012】
１側面によれば、異常な入力を検出して誤動作の防止を行うことが可能になる。
【図面の簡単な説明】
【0013】
【図1】半導体装置の一例を説明するための図である。
【図2】半導体装置の構成の一例を示す図である。
【図3】異常入力制御回路の機能ブロックを示す図である。
【図4】過小パルス幅検出の動作を示すタイムチャートである。
【図5】不整合検出の動作を示すタイムチャートである。
【発明を実施するための形態】
【0014】
以下、本実施の形態について図面を参照して説明する。
図１は半導体装置の一例を説明するための図である。半導体装置１は、スイッチング素子１ａ、駆動回路１ｂおよび異常入力制御回路１ｃを有する。スイッチング素子１ａは、駆動制御にてターンオン／ターンオフ可能な半導体素子であり、例えば、ＩＧＢＴやパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のような電圧制御型半導体素子である。駆動回路１ｂは、入力信号ｓ１１にもとづきスイッチング素子１ａをスイッチング駆動させる。
図１は半導体装置の一例を説明するための図である。半導体装置１は、スイッチング素子１ａ、駆動回路１ｂおよび異常入力制御回路１ｃを有する。スイッチング素子１ａは、駆動制御にてターンオン／ターンオフ可能な半導体素子であり、例えば、ＩＧＢＴやパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のような電圧制御型半導体素子である。駆動回路１ｂは、入力信号ｓ１１にもとづきスイッチング素子１ａをスイッチング駆動させる。
【0015】
異常入力制御回路１ｃは、検出回路１ｃ１（第１の検出回路）、検出回路１ｃ２（第２の検出回路）および検出回路１ｃ３（第３の検出回路）の少なくとも１つの回路を含む。検出回路１ｃ１は、入力信号ｓ１１に重畳されているノイズの検出を行う。検出回路１ｃ２は、入力信号ｓ１１のパルス幅が所定幅以下であることを検出する。検出回路１ｃ３は、入力信号ｓ１１のレベルとスイッチング素子１ａの動作との不整合を検出する。
【0016】
また、異常入力制御回路１ｃは、警報・保護回路１ｃ４を備える。警報・保護回路１ｃ４は、警報信号出力機能１ｃ４１および駆動調整機能１ｃ４２の少なくとも１つの機能を備える。警報信号出力機能１ｃ４１は、検出回路１ｃ１、１ｃ２、１ｃ３の少なくとも１つの検出結果にもとづいて、警報信号ｓ１２を外部に出力して異常入力状態を通知する。また、駆動調整機能１ｃ４２は、検出回路１ｃ１、１ｃ２、１ｃ３の少なくとも１つの検出結果にもとづいて、スイッチング素子１ａの駆動を調整する。
【0017】
このように、半導体装置１によれば、入力信号ｓ１１に対して、ノイズ検出、過小パルス幅検出および不整合検出の少なくとも１つを行い、検出結果にもとづいて警報信号ｓ１２の出力およびスイッチング素子１ａの駆動調整の少なくとも一方を行う構成とした。これにより、異常な入力信号ｓ１１が入力した場合であっても誤動作を防止することが可能になる。
【0018】
＜半導体装置の構成＞
次に半導体装置１の構成についてさらに詳しく説明する。図２は半導体装置の構成の一例を示す図である。半導体装置１０は、例えば、ＩＰＭに適用される装置であり、半導体チップ１１、および制御ＩＣに相当する制御回路１２を備える。
次に半導体装置１の構成についてさらに詳しく説明する。図２は半導体装置の構成の一例を示す図である。半導体装置１０は、例えば、ＩＰＭに適用される装置であり、半導体チップ１１、および制御ＩＣに相当する制御回路１２を備える。
【0019】
半導体チップ１１は、ＩＧＢＴ１１ａと温度検出用ダイオード１１ｂとを備える。制御回路１２は、入出力端子として、入力端子ＩＮ、アラーム出力端子ＡＥ、ＡＷ、電源端子Ｖｃｃ、出力端子ＯＵＴ、接地端子ＧＮＤ、過電流検出用端子ＯＣおよび過熱検出用端子ＯＨを備える。
【0020】
また、制御回路１２は、入力回路１２ａ１、ドライブ回路１２ａ２、ゲート充放電回路１２ａ３、電源回路１２ａ４、短絡検出回路１２ａ５、過電流検出回路１２ａ６、過熱検出回路１２ａ７、電圧検出回路１２ａ８、アラーム出力回路１２ａ９および４入力１出力の論理和素子ＩＣ０を備える。なお、入力回路１２ａ１、ドライブ回路１２ａ２およびゲート充放電回路１２ａ３は、図１の駆動回路１ｂの機能を実現する。
【0021】
さらに、制御回路１２は、異常入力制御回路１２ｂを備える。異常入力制御回路１２ｂは、フィルタ回路ｃｒ１、ワンショット回路ｃｒ２、インバータ素子ＩＣ１、２入力１出力の論理積素子ＩＣ２（過小パルス幅検出用論理素子）、２入力１出力の論理積素子ＩＣ３（不整合検出用論理素子）、３入力１出力の論理和素子ＩＣ４、コンパレータｃｍｐ１、抵抗Ｒ１、Ｒ２およびＮＭＯＳトランジスタｍ１を含む。
【0022】
半導体チップ１１において、ＩＧＢＴ１１ａのゲートは、出力端子ＯＵＴに接続され、ＩＧＢＴ１１ａのエミッタは、接地端子ＧＮＤに接続される。ＩＧＢＴ１１ａのセンスエミッタは、過電流検出用端子ＯＣに接続される。なお、図示を省略しているが、半導体チップ１１では、ＩＧＢＴ１１ａに逆並列に接続されたＦＷＤ（Free Wheeling Diode）を有している。また、ＩＧＢＴ１１ａの温度を検出する温度検出用ダイオード１１ｂのアノードは、過熱検出用端子ＯＨに接続され、温度検出用ダイオード１１ｂのアノードは、ＧＮＤに接続される。
【0023】
（半導体チップ１１に対する監視・保護機能）
制御回路１２において、入力端子ＩＮには、マイコン等から送信された入力信号ｓ１が入力される。入力回路１２ａ１は、制御回路１２がローアクティブでＩＧＢＴ１１ａを駆動する場合、入力信号ｓ１のレベルを反転して反転入力信号ｓ１ｎを出力する。
制御回路１２において、入力端子ＩＮには、マイコン等から送信された入力信号ｓ１が入力される。入力回路１２ａ１は、制御回路１２がローアクティブでＩＧＢＴ１１ａを駆動する場合、入力信号ｓ１のレベルを反転して反転入力信号ｓ１ｎを出力する。
【0024】
すなわち、ＩＧＢＴ１１ａはゲートレベルがＨレベルでターンオンし、Ｌレベルでターンオフする。このため、制御回路１２がローアクティブの場合、ＩＧＢＴ１１ａをターンオンさせる場合にはＬレベルの入力信号ｓ１がマイコンから送信され、ＩＧＢＴ１１ａをターンオフさせる場合にはＨレベルの入力信号ｓ１がマイコンから送信されることになる。よって、入力回路１２ａ１では、マイコンから送信される入力信号ｓ１のレベルを反転させて次段に出力している。
【0025】
ドライブ回路１２ａ２は、入力回路１２ａ１から出力された反転入力信号ｓ１ｎにもとづいて駆動信号を生成する。ゲート充放電回路１２ａ３は、駆動信号にもとづいて、ＩＧＢＴ１１ａのゲートの充電を行ってＩＧＢＴ１１ａをターンオンし、また、ゲートの放電を行ってＩＧＢＴ１１ａをターンオフするためのゲート充放電信号ｓ２を出力する。ゲート充放電信号ｓ２がオン（Ｈレベル）の場合にＩＧＢＴ１１ａはターンオンし、ゲート充放電信号ｓ２がオフ（Ｌレベル）の場合にＩＧＢＴ１１ａはターンオフする。
【0026】
電源回路１２ａ４は、電源端子Ｖｃｃから入力される電源電圧を制御回路１２用の制御電圧に変換して各構成要素に印加する。短絡検出回路１２ａ５は、ＩＧＢＴ１１ａのセンスエミッタから送信されるセンス電流にもとづいて、ＩＧＢＴ１１ａの負荷に対する短絡を検出し、短絡を検出した場合はＨレベルの短絡検出信号ｓ３を出力する。
【0027】
過電流検出回路１２ａ６は、ＩＧＢＴ１１ａのセンスエミッタから送信されるセンス電流を、過電流検出用端子ＯＣを介して受信すると、センス電流をセンス電圧に変換する。そして、過電流検出回路１２ａ６は、センス電圧と、予め定めた電流基準電圧とを比較し、比較結果にもとづいてＩＧＢＴ１１ａの電流状態が過電流状態であることを検出した場合に、Ｈレベルの過電流検出信号ｓ４を出力する。
【0028】
過熱検出回路１２ａ７は、温度検出用ダイオード１１ｂによる温度検出電圧を、過熱検出用端子ＯＨを介して受信する。そして、過熱検出回路１２ａ７は、温度検出電圧と、予め定めた温度基準電圧とを比較し、比較結果にもとづいてＩＧＢＴ１１ａの温度状態が過熱状態であることを検出した場合に、Ｈレベルの過熱検出信号ｓ５を出力する。
【0029】
電圧検出回路１２ａ８は、電源回路１２ａ４で生成された制御電圧が、予め定めた閾値電圧以上であるか否かを検出し、制御電圧が閾値電圧を下回ることを検出した場合に、Ｈレベルの電圧低下検出信号ｓ６を出力する。
【0030】
論理和素子ＩＣ０の入力端には、短絡検出信号ｓ３、過電流検出信号ｓ４、過熱検出信号ｓ５および電圧低下検出信号ｓ６が入力される。したがって、論理和素子ＩＣ０は、短絡状態、過電流状態、過熱状態および制御電圧低下状態の少なくとも１つの異常状態が発生した場合には、Ｈレベル信号を出力する。
【0031】
アラーム出力回路１２ａ９は、論理和素子ＩＣ０からのＨレベル信号を受信するとアラーム信号ｓ７を生成して、アラーム出力端子ＡＥを介して出力する。そして、短絡状態、過電流状態、過熱状態および制御電圧低下状態の少なくとも１つが発生していることを外部に通知する。なお、電源回路１２ａ４は、アラーム信号ｓ７の出力が行われるとパワーオンリセットを行う機能を有している。
【0032】
また、アラーム出力回路１２ａ９は、論理和素子ＩＣ０からのＨレベル信号を受信すると、駆動調整信号ｓ８をドライブ回路１２ａ２に出力する。ドライブ回路１２ａ２は、駆動調整信号ｓ８を受信すると、ゲート充放電回路１２ａ３に対してゲート放電の指示を出してＩＧＢＴ１１ａをターンオフさせて駆動を調整する。
【0033】
（異常入力に対する監視・保護機能）
以下、異常入力に対する制御回路１２における監視・保護機能について、図２，図３を用いて説明する。図３は異常入力制御回路の機能ブロックを示す図である。図２に示した異常入力制御回路１２ｂの機能ブロック構成を示している。入力信号ｓ１における異常状態の監視・保護を行う異常入力制御回路１２ｂは、ノイズ検出回路１２ｂ１、過小パルス幅検出回路１２ｂ２、不整合検出回路１２ｂ３およびアラーム出力・保護回路１２ｂ４を有している。
以下、異常入力に対する制御回路１２における監視・保護機能について、図２，図３を用いて説明する。図３は異常入力制御回路の機能ブロックを示す図である。図２に示した異常入力制御回路１２ｂの機能ブロック構成を示している。入力信号ｓ１における異常状態の監視・保護を行う異常入力制御回路１２ｂは、ノイズ検出回路１２ｂ１、過小パルス幅検出回路１２ｂ２、不整合検出回路１２ｂ３およびアラーム出力・保護回路１２ｂ４を有している。
【0034】
（ノイズ検出回路）
ノイズ検出回路１２ｂ１は、図１の検出回路１ｃ１の機能を有する。ノイズ検出回路１２ｂ１は、フィルタ回路ｃｒ１、コンパレータｃｍｐ１および抵抗Ｒ１を含む。フィルタ回路ｃｒ１の入力端には入力信号ｓ１が入力される。フィルタ回路ｃｒ１の出力端は、コンパレータｃｍｐ１の非反転入力端子（＋）および抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端はＧＮＤに接続される。コンパレータｃｍｐ１の反転入力端子（－）には基準電圧Ｖｒが入力される。コンパレータｃｍｐ１の出力端は、論理和素子ＩＣ４の３入力のうちの１つの入力端に接続される。
ノイズ検出回路１２ｂ１は、図１の検出回路１ｃ１の機能を有する。ノイズ検出回路１２ｂ１は、フィルタ回路ｃｒ１、コンパレータｃｍｐ１および抵抗Ｒ１を含む。フィルタ回路ｃｒ１の入力端には入力信号ｓ１が入力される。フィルタ回路ｃｒ１の出力端は、コンパレータｃｍｐ１の非反転入力端子（＋）および抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端はＧＮＤに接続される。コンパレータｃｍｐ１の反転入力端子（－）には基準電圧Ｖｒが入力される。コンパレータｃｍｐ１の出力端は、論理和素子ＩＣ４の３入力のうちの１つの入力端に接続される。
【0035】
ノイズ検出回路１２ｂ１では、制御回路１２の入力端子ＩＮに入力される入力信号ｓ１に重畳されている高周波ノイズを検出する。ここで、入力信号ｓ１が流れるラインに並列して、ハイパスフィルタリングを行うフィルタ回路ｃｒ１が設置されており、フィルタ回路ｃｒ１によって、入力信号ｓ１に重畳されている高周波ノイズが抽出、誘導されてフィルタ回路ｃｒ１から出力される。
【0036】
フィルタ回路ｃｒ１の出力端には、プルダウン抵抗Ｒ１が接続されているので、高周波ノイズ成分に相当する電圧信号がコンパレータｃｍｐ１の非反転入力端子（＋）に入力される。そして、コンパレータｃｍｐ１は、高周波ノイズ成分に相当する電圧信号と、基準電圧Ｖｒとを比較し、該電圧信号が基準電圧Ｖｒ以上の場合には、Ｈレベル信号（ノイズ検出信号）を出力する。このような構成により、入力信号ｓ１に重畳されている高周波ノイズの検出が行われる。
【0037】
このように、ノイズ検出回路１２ｂ１では、入力信号ｓ１に高周波ノイズが重畳されている場合、遮断周波数以上のものはフィルタ回路ｃｒ１側へと流れる。フィルタ回路ｃｒ１の出力端は、プルダウンされた抵抗Ｒ１を通るため、抵抗Ｒ１の両端電圧がコンパレータｃｍｐ１の非反転入力端子（＋）に入力される。コンパレータｃｍｐ１は、非反転入力端子（＋）に入力される電圧が、基準電圧Ｖｒ以上になったときに警報機能をオンにするためのＨレベル信号を出力することになる。
【0038】
なお、フィルタ回路ｃｒ１のフィルタリング能力や、抵抗Ｒ１の抵抗値および基準電圧Ｖｒの値は調整可能なので、入力信号ｓ１に重畳されているノイズの周波数や電圧幅に対して、柔軟に検出制御することができる。
【0039】
（過小パルス幅検出回路）
過小パルス幅検出回路１２ｂ２は、図１の検出回路１ｃ２の機能を有する。過小パルス幅検出回路１２ｂ２は、インバータ素子ＩＣ１、ワンショット回路ｃｒ２および論理積素子ＩＣ２を含む。
過小パルス幅検出回路１２ｂ２は、図１の検出回路１ｃ２の機能を有する。過小パルス幅検出回路１２ｂ２は、インバータ素子ＩＣ１、ワンショット回路ｃｒ２および論理積素子ＩＣ２を含む。
【0040】
インバータ素子ＩＣ１の入力端には、入力回路１２ａ１でレベル反転された反転入力信号ｓ１ｎが入力される。インバータ素子ＩＣ１の出力端は、論理積素子ＩＣ２の一方の入力端に接続される。ワンショット回路ｃｒ２の入力端には、入力回路１２ａ１でレベル反転された反転入力信号ｓ１ｎが入力される。ワンショット回路ｃｒ２の出力端は、論理積素子ＩＣ２の他方の入力端に接続される。論理積素子ＩＣ２の出力端は、論理和素子ＩＣ４の３入力のうちの１つの入力端に接続される。
【0041】
過小パルス幅検出回路１２ｂ２では、入力信号ｓ１が過小パルス幅の状態であることを検出する。ここで、ワンショット回路ｃｒ２は、入力回路１２ａ１からの反転入力信号ｓ１ｎの出力と同時に、所定のパルス幅を持つワンショットパルス信号を出力する。そして、反転入力信号ｓ１ｎのパルス幅がワンショットパルス信号のパルス幅以下である場合に、入力信号ｓ１のパルス幅が過小パルス幅として検出される（図４で詳細を後述）。
【0042】
（不整合検出回路）
不整合検出回路１２ｂ３は、図１の検出回路１ｃ３の機能を有する。不整合検出回路１２ｂ３は、論理積素子ＩＣ３を含む。論理積素子ＩＣ３の一方の反転入力端子には、入力回路１２ａ１でレベル反転された反転入力信号ｓ１ｎが入力される。論理積素子ＩＣ３の他方の非反転入力端子には、ゲート充放電回路１２ａ３から出力されるゲート充放電信号ｓ２が入力される。論理積素子ＩＣ３の出力端は、論理和素子ＩＣ４の３入力のうちの１つの入力端に接続される。
不整合検出回路１２ｂ３は、図１の検出回路１ｃ３の機能を有する。不整合検出回路１２ｂ３は、論理積素子ＩＣ３を含む。論理積素子ＩＣ３の一方の反転入力端子には、入力回路１２ａ１でレベル反転された反転入力信号ｓ１ｎが入力される。論理積素子ＩＣ３の他方の非反転入力端子には、ゲート充放電回路１２ａ３から出力されるゲート充放電信号ｓ２が入力される。論理積素子ＩＣ３の出力端は、論理和素子ＩＣ４の３入力のうちの１つの入力端に接続される。
【0043】
不整合検出回路１２ｂ３では、論理積素子ＩＣ３において、例えば、入力信号ｓ１がＨレベルのときにゲート充放電信号ｓ２がオフになっているか否かを判定することで、入力信号ｓ１のレベルと、ＩＧＢＴ１１ａの動作との不整合を検出する（図５で詳細を後述する）。
【0044】
なお、制御回路１２はローアクティブなので、入力信号ｓ１がＨレベルのときはＩＧＢＴ１１ａに対してターンオフ指示となる。したがって、入力信号ｓ１がＨレベルのときにゲート充放電信号ｓ２がオフ（ＩＧＢＴ１１ａがターンオフ）になっていれば整合しており、入力信号ｓ１がＨレベルのときにゲート充放電信号ｓ２がオン（ＩＧＢＴ１１ａがターンオン）になっていれば不整合となる。
【0045】
（アラーム出力・保護回路）
アラーム出力・保護回路１２ｂ４は、図１の警報・保護回路１ｃ４の機能を有する。アラーム出力・保護回路１２ｂ４は、論理和素子ＩＣ４、抵抗Ｒ２およびＮＭＯＳトランジスタｍ１を含む。論理和素子ＩＣ４の３つの入力端には、コンパレータｃｍｐ１の出力端、論理積素子ＩＣ２の出力端および論理積素子ＩＣ３の出力端がそれぞれ接続される。
アラーム出力・保護回路１２ｂ４は、図１の警報・保護回路１ｃ４の機能を有する。アラーム出力・保護回路１２ｂ４は、論理和素子ＩＣ４、抵抗Ｒ２およびＮＭＯＳトランジスタｍ１を含む。論理和素子ＩＣ４の３つの入力端には、コンパレータｃｍｐ１の出力端、論理積素子ＩＣ２の出力端および論理積素子ＩＣ３の出力端がそれぞれ接続される。
【0046】
論理和素子ＩＣ４の出力端は、ＮＭＯＳトランジスタｍ１のゲートおよびドライブ回路１２ａ２の入力端に接続される。ＮＭＯＳトランジスタｍ１のドレインは電源電圧および抵抗Ｒ２の一端に接続され、ＮＭＯＳトランジスタｍ１のソースはＧＮＤに接続される。抵抗Ｒ２の他端は、アラーム出力端子ＡＷに接続される。
【0047】
ここで、論理和素子ＩＣ４は、ノイズの重畳、過小パルス幅状態および不整合状態の少なくとも１つの異常状態が発生した場合には、Ｈレベル信号を出力する。ＮＭＯＳトランジスタｍ１のドレインには、電源電圧が印加され、ＮＭＯＳトランジスタｍ１のソースはＧＮＤに接続されているため、ＮＭＯＳトランジスタｍ１のゲートにＨレベル信号が入力すると、ＮＭＯＳトランジスタｍ１はオンする。
【0048】
ＮＭＯＳトランジスタｍ１がオンすると、ＮＭＯＳトランジスタｍ１のドレインに接続されている抵抗Ｒ２を介して、Ｌレベルのアラーム信号ｄ０（警報信号）がアラーム出力端子ＡＷから出力される（アラーム信号ｄ０がＬレベルのとき異常入力状態有りとなる）。
【0049】
また、論理和素子ＩＣ４の出力は、ドライブ回路１２ａ２にも入力されており、ドライブ回路１２ａ２は、論理和素子ＩＣ４からのＨレベル信号を受信すると、ゲート充放電回路１２ａ３に対してゲート放電の指示を出してＩＧＢＴ１１ａをターンオフさせて駆動を調整する。すなわち、論理和素子ＩＣ４からのＨレベル信号は、ＩＧＢＴ１１ａに対する駆動調整信号にもなっている。これにより、異常入力に対する保護機能が実現される。
【0050】
（過小パルス幅検出の動作）
図４は過小パルス幅検出の動作を示すタイムチャートである。
〔波形Ｗ１〕制御回路１２の入力端子ＩＮにＬレベルの入力信号ｓ１が入力される。制御回路１２はローアクティブなので、Ｌレベルの入力信号ｓ１はＩＧＢＴ１１ａのターンオン指示を意味する。なお、ＩＧＢＴ１１ａのゲート充電を正常に完了するのに要するパルス幅よりも小さい過小パルス幅（第２のパルス幅：ゲート充電を正常に完了できないパルス幅）を有する異常な入力信号ｓ１が入力されたとする。
図４は過小パルス幅検出の動作を示すタイムチャートである。
〔波形Ｗ１〕制御回路１２の入力端子ＩＮにＬレベルの入力信号ｓ１が入力される。制御回路１２はローアクティブなので、Ｌレベルの入力信号ｓ１はＩＧＢＴ１１ａのターンオン指示を意味する。なお、ＩＧＢＴ１１ａのゲート充電を正常に完了するのに要するパルス幅よりも小さい過小パルス幅（第２のパルス幅：ゲート充電を正常に完了できないパルス幅）を有する異常な入力信号ｓ１が入力されたとする。
【0051】
〔波形Ｗ２〕入力回路１２ａ１は、入力信号ｓ１を反転してＨレベルパルスの反転入力信号ｓ１ｎを出力する。
〔波形Ｗ３〕ドライブ回路１２ａ２は、反転入力信号ｓ１ｎにもとづき駆動信号を生成し、ゲート充放電回路１２ａ３は駆動信号にもとづいてＩＧＢＴ１１ａのゲートを充電する。しかし、過小パルス幅の入力信号ｓ１にもとづくゲート充電になるため、ＩＧＢＴ１１ａのゲート電圧Ｖｇは、所定の電圧値まで上昇することができない状態になっている。
〔波形Ｗ３〕ドライブ回路１２ａ２は、反転入力信号ｓ１ｎにもとづき駆動信号を生成し、ゲート充放電回路１２ａ３は駆動信号にもとづいてＩＧＢＴ１１ａのゲートを充電する。しかし、過小パルス幅の入力信号ｓ１にもとづくゲート充電になるため、ＩＧＢＴ１１ａのゲート電圧Ｖｇは、所定の電圧値まで上昇することができない状態になっている。
【0052】
〔波形Ｗ４〕インバータ素子ＩＣ１に反転入力信号ｓ１ｎが入力される。
〔波形Ｗ５〕インバータ素子ＩＣ１は、反転入力信号ｓ１ｎのレベルを反転してＬレベルパルス信号ｄ１を出力する。
〔波形Ｗ５〕インバータ素子ＩＣ１は、反転入力信号ｓ１ｎのレベルを反転してＬレベルパルス信号ｄ１を出力する。
【0053】
〔波形Ｗ６〕ワンショット回路ｃｒ２は、反転入力信号ｓ１ｎの入力と同時にＨレベルのワンショットパルス信号ｄ２を出力する。なお、ワンショットパルス信号ｄ２のパルス幅ｔｐ（第１のパルス幅）は、ＩＧＢＴ１１ａのゲート充電が正常に完了可能な時間幅を有している。すなわち、反転入力信号ｓ１ｎがワンショット回路ｃｒ２に入力してからＩＧＢＴ１１ａのゲート充電が正常に完了するまでの時間幅とする。
【0054】
〔波形Ｗ７〕論理積素子ＩＣ２は、Ｌレベルパルス信号ｄ１とワンショットパルス信号ｄ２との論理積をとってＨレベル信号ｄ３（過小パルス幅検出信号）を出力する。論理積素子ＩＣ２からＨレベル信号ｄ３が出力されるとき、入力信号ｓ１は過小パルス幅状態であることが検出されることになる（ＩＧＢＴ１１ａをターンオンするには足りない短すぎる入力信号ｓ１が制御回路１２に入力していることになる）。このとき、アラーム出力端子ＡＷからは、Ｌレベルのアラーム信号ｄ０が出力される。
【0055】
このように、制御回路１２に入力信号ｓ１が入力すると、所定の時間のパルス幅のワンショットパルス信号を出力するワンショット回路ｃｒ２が起動する。ワンショットパルス信号のパルス幅が切れる前に入力信号ｓ１がオフになると論理積素子ＩＣ２の２入力がＨ、Ｈの組み合わせとなって、論理積素子ＩＣ２から警報機能をオンにするためのＨレベル信号が出力することになる。
【0056】
（不整合検出の動作）
図５は不整合検出の動作を示すタイムチャートである。
〔波形Ｗ１１〕制御回路１２の入力端子ＩＮにＨレベルの入力信号ｓ１が入力される。制御回路１２はローアクティブなので、Ｈレベルの入力信号ｓ１はＩＧＢＴ１１ａのターンオフ指示を意味する。
図５は不整合検出の動作を示すタイムチャートである。
〔波形Ｗ１１〕制御回路１２の入力端子ＩＮにＨレベルの入力信号ｓ１が入力される。制御回路１２はローアクティブなので、Ｈレベルの入力信号ｓ１はＩＧＢＴ１１ａのターンオフ指示を意味する。
【0057】
〔波形Ｗ１２〕入力回路１２ａ１は、入力信号ｓ１を反転してＬレベルの反転入力信号ｓ１ｎを出力する。
〔波形Ｗ１３〕論理積素子ＩＣ３の反転入力端子に反転入力信号ｓ１ｎが入力される。なお、波形Ｗ１３は、反転入力信号ｓ１ｎのレベル反転後の論理積素子ＩＣ３への入力波形（Ｈレベル信号ｄ４とする）を示している。
〔波形Ｗ１３〕論理積素子ＩＣ３の反転入力端子に反転入力信号ｓ１ｎが入力される。なお、波形Ｗ１３は、反転入力信号ｓ１ｎのレベル反転後の論理積素子ＩＣ３への入力波形（Ｈレベル信号ｄ４とする）を示している。
【0058】
〔波形Ｗ１４〕ゲート充放電回路１２ａ３が誤動作しているものとする。ここでは、入力信号ｓ１がＨレベル（反転入力信号ｓ１ｎがＬレベル）なので本来はゲートを放電させるためのＬレベルのゲート充放電信号ｓ２をゲート充放電回路１２ａ３は出力するはずが、Ｈレベル信号を出力している。このような誤動作は、例えば、外部のトランシーバなどの強電磁波を出力する機器や高電圧機器のスイッチ等によって発生する外来ノイズの影響によって生じる場合がある。
【0059】
〔波形Ｗ１５〕ゲート充放電回路１２ａ３から出力されるゲート充放電信号ｓ２がＨレベルなので、論理積素子ＩＣ３の非反転入力端子にはＨレベル信号ｄ５が入力される。
〔波形Ｗ１６〕論理積素子ＩＣ３は、Ｈレベル信号ｄ４とＨレベル信号ｄ５との論理積をとってＨレベル信号ｄ６（不整合検出信号）を出力する。論理積素子ＩＣ３からＨレベル信号ｄ６が出力されるとき、入力信号ｓ１のレベルとＩＧＢＴ１１ａの動作は不整合であることが検出されたことになる。このとき、アラーム出力端子ＡＷからはＬレベルのアラーム信号ｄ０が出力される。
〔波形Ｗ１６〕論理積素子ＩＣ３は、Ｈレベル信号ｄ４とＨレベル信号ｄ５との論理積をとってＨレベル信号ｄ６（不整合検出信号）を出力する。論理積素子ＩＣ３からＨレベル信号ｄ６が出力されるとき、入力信号ｓ１のレベルとＩＧＢＴ１１ａの動作は不整合であることが検出されたことになる。このとき、アラーム出力端子ＡＷからはＬレベルのアラーム信号ｄ０が出力される。
【0060】
このように、反転入力信号ｓ１ｎのレベルと、ゲート充放電信号ｓ２のレベルとが不一致の場合に、論理積素子ＩＣ３から警報機能をオンにするためのＨレベル信号が出力することになる。
【0061】
以上説明したように、本発明によれば、半導体装置の制御回路への入力信号に重畳されているノイズや、不適切なパルス幅の入力信号、さらには入力信号のレベルとＩＧＢＴの動作との不整合を検出して、異常状態検出時の外部への通知および異常状態検出時におけるＩＧＢＴの駆動調整を行う構成とした。これにより、異常入力が原因による誤動作を効率よく防止することができ、また、異常入力の解明や素子の保護を行うことができる。
【0062】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【0063】
１ 半導体装置
１ａ スイッチング素子
１ｂ 駆動回路
１ｃ 異常入力制御回路
１ｃ１ 検出回路（第１の検出回路：ノイズ検出）
１ｃ２ 検出回路（第２の検出回路：過小パルス幅検出）
１ｃ３ 検出回路（第３の検出回路：不整合検出）
１ｃ４ 警報・保護回路
１ｃ４１ 警報信号出力機能
１ｃ４２ 駆動調整機能
ｓ１１ 入力信号
ｓ１２ 警報信号
１ａ スイッチング素子
１ｂ 駆動回路
１ｃ 異常入力制御回路
１ｃ１ 検出回路（第１の検出回路：ノイズ検出）
１ｃ２ 検出回路（第２の検出回路：過小パルス幅検出）
１ｃ３ 検出回路（第３の検出回路：不整合検出）
１ｃ４ 警報・保護回路
１ｃ４１ 警報信号出力機能
１ｃ４２ 駆動調整機能
ｓ１１ 入力信号
ｓ１２ 警報信号
【図1】
【図2】
【図3】
【図4】
【図5】