特開 2023-183204 ドハティ増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023183204

(43)【公開日】2023-12-27

(54)【発明の名称】ドハティ増幅器

(51)【国際特許分類】

   H03F 1/02 20060101AFI20231220BHJP

   H03F 3/60 20060101ALI20231220BHJP

   H03F 3/189 20060101ALI20231220BHJP

【ＦＩ】

H03F1/02 188

H03F3/60

H03F3/189

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2022096711

(22)【出願日】2022-06-15

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】浅見 紘考

【テーマコード（参考）】

5J067

5J500

【Ｆターム（参考）】

5J067AA04

5J067AA21

5J067AA63

5J067AA64

5J067AA65

5J067CA36

5J067CA92

5J067FA12

5J067FA15

5J067FA16

5J067FA19

5J067HA09

5J067HA29

5J067HA33

5J067KA13

5J067KA16

5J067KA29

5J067KA41

5J067KS03

5J067KS11

5J067KS25

5J067LS12

5J067QA04

5J067QS02

5J067TA01

5J067TA02

5J067TA05

5J500AA04

5J500AA21

5J500AA63

5J500AA64

5J500AA65

5J500AC36

5J500AC92

5J500AF12

5J500AF15

5J500AF16

5J500AF19

5J500AH09

5J500AH29

5J500AH33

5J500AK13

5J500AK16

5J500AK29

5J500AK41

5J500AQ04

5J500AT01

5J500AT02

5J500AT05

(57)【要約】      （修正有）

【課題】特性を向上させたドハティ増幅器を提供する。
【解決手段】ドハティ増幅器１００は、入力端子Ｔｉｎに入力した入力信号を２つの信号に分配する分配器３０と、一方の信号を増幅し増幅された信号を第１ノードＮ１に出力するメインアンプ１０と、他方の信号を増幅し増幅された信号を第２ノードＮ２に出力するピークアンプ２０と、メインアンプとピークアンプから出力される信号とを合成し出力端子Ｔｏｕｔに出力する第３ノードＮ３と、第１ノードＮ１と第３ノードＮ３に接続され基本波の２倍の周波数の２次高調波においてメインアンプから第１ノードＮ１をみたインピーダンスに対し第３ノードＮ３のインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路３４と、第１ノードＮ１に接続され２次高調波におけるインピーダンスを基本波におけるインピーダンスより小さくする高調波処理回路４０と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力端子に入力した入力信号を２つの信号に分配する分配器と、
前記２つの信号のうち一方の信号を増幅し増幅された信号を第１ノードに出力する第１アンプと、
前記２つの信号のうち他方の信号を増幅し増幅された信号を第２ノードに出力する第２アンプと、
前記第１アンプから出力される信号と前記第２アンプから出力される信号とを合成し合成した信号を出力端子に出力する第３ノードと、
第１端が前記第１ノードに接続され、第２端が前記第３ノードに接続され、動作帯域の中心周波数の信号である基本波の２倍の周波数の信号である２次高調波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路と、
第１端が前記第１ノードにおいて前記第１アンプと前記第３ノードとを接続する線路に接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路と、
を備えるドハティ増幅器。

【請求項2】

入力端子に入力した入力信号を２つの信号に分配する分配器と、
前記２つの信号のうち一方の信号を増幅し増幅された信号を第１ノードに出力する第１アンプと、
前記２つの信号のうち他方の信号を増幅し増幅された信号を第２ノードに出力する第２アンプと、
前記第１アンプから出力される信号と前記第２アンプから出力される信号とを合成し合成した信号を出力端子に出力する第３ノードと、
第１端が前記第１ノードに接続され、第２端が前記第３ノードに接続され、動作帯域の中心周波数の信号である基本波の２倍の周波数の信号である２次高調波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路と、
第１端が、前記第３ノード、前記第１アンプと前記第３ノードとを接続する第１線路、前記第２アンプと前記第３ノードとを接続する第２線路、および前記第３ノードと前記出力端子とを接続する第３線路のいずれかに位置する第４ノードに接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路と、
を備え、
前記第３ノードと前記第４ノードとの電気長は、前記中心周波数を有する信号の波長の１／１６以下であるドハティ増幅器。

【請求項3】

前記高調波処理回路は、前記２次高調波において前記第１端と前記基準電位との間をショートにし、前記基本波において前記第１端と前記基準電位との間をショートにしない請求項１または請求項２に記載のドハティ増幅器。

【請求項4】

前記高調波処理回路は、前記基本波において前記第１端と前記基準電位との間をオープンにする請求項１または請求項２に記載のドハティ増幅器。

【請求項5】

前記高調波処理回路は、電気長が前記基本波の波長の３／１６以上かつ５／１６以下であり、第２端が基準電位に接続されたスタブである請求項１または請求項２に記載のドハティ増幅器。

【請求項6】

前記高調波処理回路は、電気長が前記基本波の波長の１／１６以上かつ３／１６以下であり、第２端が開放されたスタブである請求項１または請求項２に記載のドハティ増幅器。

【請求項7】

前記インピーダンス変換回路は、前記基本波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において１８０°±２２．５°の範囲内で回転させる請求項１または請求項２に記載のドハティ増幅器。

【請求項8】

前記インピーダンス変換回路は、電気長が前記基本波の波長の３／１６以上かつ５／１６以下の伝送線路である請求項１または請求項２に記載のドハティ増幅器。

【請求項9】

第１端が前記第２アンプと前記第３ノードとを接続する線路に接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路は設けられていない請求項１または請求項２に記載のドハティ増幅器。

【請求項10】

前記第１アンプはメインアンプであり、前記第２アンプはピークアンプである請求項１または請求項２に記載のドハティ増幅器。

【請求項11】

前記第１アンプはピークアンプであり、前記第２アンプはメインアンプである請求項１または請求項２に記載のドハティ増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ドハティ増幅器に関する。

【背景技術】

【0002】

マイクロ波等の高周波信号を増幅する増幅器としてドハティ増幅器が知られている。ドハティ増幅器においてはメインアンプとピークアンプとが並列に入力信号を増幅し、増幅された信号は合成ノードにおいて合成される。メインアンプと合成ノードの間の線路およびピークアンプと合成ノードの間の線路のいずれかに高調波成分を処理する高調波処理回路を設けることが知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８－７４３２０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の例えば図８および図９では、１個の高調波処理回路の第１端はメインアンプまたはピークアンプと合成ノードとの間の線路内のノードに接続されている。特許文献１には、高調波処理回路を接続するノードと合成ノードとの間の線路の長さについては記載されていない。高調波処理回路を１個とすることでドハティ増幅器を小型化できる。しかし、１個の高調波処理回路が、メインアンプから出力される高調波とピークアンプから出力される高周波とを適切に処理しなければ、ドハティ増幅器の特性が劣化してしまう。

【0005】

本開示は、上記課題に鑑みなされたものであり、特性を向上させることを目的とする。

【課題を解決するための手段】

【0006】

本開示の一実施形態は、入力端子に入力した入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方の信号を増幅し増幅された信号を第１ノードに出力する第１アンプと、前記２つの信号のうち他方の信号を増幅し増幅された信号を第２ノードに出力する第２アンプと、前記第１アンプから出力される信号と前記第２アンプから出力される信号とを合成し合成した信号を出力端子に出力する第３ノードと、第１端が前記第１ノードに接続され、第２端が前記第３ノードに接続され、動作帯域の中心周波数の信号である基本波の２倍の周波数の信号である２次高調波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路と、第１端が前記第１ノードにおいて前記第１アンプと前記第３ノードとを接続する線路に接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路と、を備えるドハティ増幅器である。

【0007】

本開示の一実施形態は、入力端子に入力した入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方の信号を増幅し増幅された信号を第１ノードに出力する第１アンプと、前記２つの信号のうち他方の信号を増幅し増幅された信号を第２ノードに出力する第２アンプと、前記第１アンプから出力される信号と前記第２アンプから出力される信号とを合成し合成した信号を出力端子に出力する第３ノードと、第１端が前記第１ノードに接続され、第２端が前記第３ノードに接続され、動作帯域の中心周波数の信号である基本波の２倍の周波数の信号である２次高調波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路と、第１端が、前記第３ノード、前記第１アンプと前記第３ノードとを接続する第１線路、前記第２アンプと前記第３ノードとを接続する第２線路、および前記第３ノードと前記出力端子とを接続する第３線路のいずれかに位置する第４ノードに接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路と、を備え、前記第３ノードと前記第４ノードとの電気長は、前記中心周波数を有する信号の波長の１／１６以下であるドハティ増幅器である。

【発明の効果】

【0008】

本開示によれば、特性を向上させることができる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施例１に係るドハティ増幅器のブロック図である。

【図2】図２は、実施例１におけるノードＮ１およびＮ３におけるインピーダンスのスミスチャートである。

【図3】図３は、実施例１の変形例１に係るドハティ増幅器のブロック図である。

【図4】図４は、実施例１の変形例２に係るドハティ増幅器のブロック図である。

【図5】図５は、実施例１の変形例３に係るドハティ増幅器のブロック図である。

【図6】図６は、実施例２に係るドハティ増幅器のブロック図である。

【図7】図７は、実施例２の変形例１に係るドハティ増幅器のブロック図である。

【図8】図８は、実施例２の変形例２に係るドハティ増幅器のブロック図である。

【図9】図９は、実施例２の変形例３に係るドハティ増幅器のブロック図である。

【図10】図１０は、実施例１、２およびその変形例における高調波処理回路の例を示す回路図である。

【図11】図１１は、実施例１、２およびその変形例における高調波処理回路の例を示す回路図である。

【図12】図１２は、実施例１、２およびその変形例における高調波処理回路の例を示す回路図である。

【図13】図１３は、実施例１、２およびその変形例における高調波処理回路の例を示す回路図である。

【図14】図１４は、実施例１、２およびその変形例におけるインピーダンス変換回路の例を示す回路図である。

【図15】図１５は、実施例１、２およびその変形例におけるインピーダンス変換回路の例を示す回路図である。

【図16】図１６は、実施例１、２およびその変形例におけるインピーダンス変換回路の例を示す回路図である。

【図17】図１７は、実施例２およびその変形例におけるノードＮ３付近の平面図である。

【図18】図１８は、比較例２に係るドハティ増幅器のブロック図である。

【図19】図１９は、比較例１における出力電力Ｐに対する効率を示す図である。

【図20】図２０は、比較例２における出力電力Ｐに対する効率を示す図である。

【図21】図２１は、実施例１の変形例２における出力電力Ｐに対する効率を示す図である。

【発明を実施するための形態】

【0010】

［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、入力端子に入力した入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方の信号を増幅し増幅された信号を第１ノードに出力する第１アンプと、前記２つの信号のうち他方の信号を増幅し増幅された信号を第２ノードに出力する第２アンプと、前記第１アンプから出力される信号と前記第２アンプから出力される信号とを合成し合成した信号を出力端子に出力する第３ノードと、第１端が前記第１ノードに接続され、第２端が前記第３ノードに接続され、動作帯域の中心周波数の信号である基本波の２倍の周波数の信号である２次高調波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路と、第１端が前記第１ノードにおいて前記第１アンプと前記第３ノードとを接続する線路に接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路と、を備えるドハティ増幅器である。
（２）本開示の一実施形態は、入力端子に入力した入力信号を２つの信号に分配する分配器と、前記２つの信号のうち一方の信号を増幅し増幅された信号を第１ノードに出力する第１アンプと、前記２つの信号のうち他方の信号を増幅し増幅された信号を第２ノードに出力する第２アンプと、前記第１アンプから出力される信号と前記第２アンプから出力される信号とを合成し合成した信号を出力端子に出力する第３ノードと、第１端が前記第１ノードに接続され、第２端が前記第３ノードに接続され、動作帯域の中心周波数の信号である基本波の２倍の周波数の信号である２次高調波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させるインピーダンス変換回路と、第１端が、前記第３ノード、前記第１アンプと前記第３ノードとを接続する第１線路、前記第２アンプと前記第３ノードとを接続する第２線路、および前記第３ノードと前記出力端子とを接続する第３線路のいずれかに位置する第４ノードに接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路と、を備え、前記第３ノードと前記第４ノードとの電気長は、前記中心周波数を有する信号の波長の１／１６以下であるドハティ増幅器である。
（３）上記（１）または（２）において、前記高調波処理回路は、前記２次高調波において前記第１端と前記基準電位との間をショートにし、前記基本波において前記第１端と前記基準電位との間をショートにしないことが好ましい。
（４）上記（１）または（２）において、前記高調波処理回路は、前記基本波において前記第１端と前記基準電位との間をオープンにすることが好ましい。
（５）上記（１）から（４）のいずれかにおいて、前記高調波処理回路は、電気長が前記基本波の波長の３／１６以上かつ５／１６以下であり、第２端が基準電位に接続されたスタブであることが好ましい。
（６）上記（１）から（４）のいずれかにおいて、前記高調波処理回路は、電気長が前記基本波の波長の１／１６以上かつ３／１６以下であり、第２端が開放されたスタブであることが好ましい。
（７）上記（１）から（６）のいずれかにおいて、前記インピーダンス変換回路は、前記基本波において、前記第１アンプから前記第１ノードをみたインピーダンスに対し前記第１アンプから前記第３ノードをみたインピーダンスをスミスチャート上において１８０°±２２．５°の範囲内で回転させることが好ましい。
（８）上記（１）から（６）のいずれかにおいて、前記インピーダンス変換回路は、電気長が前記基本波の波長の３／１６以上かつ５／１６以下の伝送線路であることが好ましい。
（９）上記（１）から（８）のいずれかにおいて、第１端が前記第２アンプと前記第３ノードとを接続する線路に接続され、前記２次高調波における前記第１端の基準電位に対するインピーダンスの絶対値を前記基本波における前記第１端の前記基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路は設けられていないことが好ましい。
（１０）上記（１）から（９）のいずれかにおいて、前記第１アンプはメインアンプであり、前記第２アンプはピークアンプであることが好ましい。
（１１）上記（１）から（９）のいずれかにおいて、前記第１アンプはピークアンプであり、前記第２アンプはメインアンプであることが好ましい。
［本開示の実施形態の詳細］
本開示の実施形態にかかるドハティ増幅器の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0011】

［実施例１］
実施例１およびその変形例１は、メインアンプと合成ノードとの間にインピーダンス変換回路を有する順ドハティ増幅器の例である。図１は、実施例１に係るドハティ増幅器のブロック図である。図１に示すように、実施例１のドハティ増幅器１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にメインアンプ１０とピークアンプ２０とが並列に接続されている。入力端子Ｔｉｎに入力信号として高周波信号が入力する。分配器３０は入力端子Ｔｉｎに入力した入力信号を２つの信号に分配する。分配器３０は例えばウイルキソン型分配器である。

【0012】

分配された一方の信号はメインアンプ１０に入力する。メインアンプ１０は、一方の信号を増幅し増幅された信号をノードＮ１に出力する。メインアンプ１０では、入力した信号は整合回路１４および高調波処理回路１６を介し増幅素子１２に入力する。整合回路１４は分配器３０から整合回路１４をみたインピーダンスを整合回路１４から増幅素子１２をみたインピーダンスに整合させる。高調波処理回路１６は、例えば入力信号に含まれる基本波を通過させ、高調波信号を抑圧するフィルタである。高調波処理回路１６は設けられていなくてもよい。増幅素子１２は入力した信号を増幅し整合回路１８を介しノードＮ１に出力する。整合回路１８は、増幅素子１２から整合回路１８をみたインピーダンスを整合回路１８からノードＮ１をみたインピーダンスに整合させる。メインアンプ１０からノードＮ１に出力された信号はインピーダンス変換回路３４（Ｚ変換回路）を介しノードＮ３に出力される。

【0013】

分配器３０が分配した他方の信号は位相調整回路３２を介し、ピークアンプ２０に入力する。位相調整回路３２は、メインアンプ１０とピークアンプ２０との位相差を調整する。ピークアンプ２０は、他方の信号を増幅し増幅された信号をノードＮ２に出力する。ピークアンプ２０では、入力した信号は整合回路２４および高調波処理回路２６を介し増幅素子２２に入力する。整合回路２４は分配器３０から整合回路２４をみたインピーダンスを整合回路２４から増幅素子２２をみたインピーダンスに整合させる。高調波処理回路２６は、例えば入力信号に含まれる基本波を通過させ、高調波信号を抑圧するフィルタである。高調波処理回路２６は設けられていなくてもよい。増幅素子２２は入力した信号を増幅し整合回路２８を介しノードＮ２に出力する。整合回路２８は、増幅素子２２から整合回路２８をみたインピーダンスを整合回路２８からノードＮ２をみたインピーダンスに整合させる。ピークアンプ２０からノードＮ２に出力された信号はノードＮ３に出力される。

【0014】

合成ノードであるノードＮ３（第３ノード）は、メインアンプ１０から出力された信号とピークアンプ２０から出力された信号とを合成し、合成された信号を出力端子Ｔｏｕｔに出力する。インピーダンス変換回路３６（Ｚ変換回路）は、ノードＮ３からインピーダンス変換回路３６をみたインピーダンスをインピーダンス変換回路３６から出力端子Ｔｏｕｔをみたインピーダンスに変換する。

【0015】

増幅素子１２および２２は、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ソースは接地され、ゲートに高周波信号が入力し、ドレインから信号が出力される。ＦＥＴは、例えばＧａＮＦＥＴまたはＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。増幅素子１２および２２にはそれぞれ多段のＦＥＴが設けられていてもよい。増幅素子１２および２２にバイアス電圧を供給するバイアス回路の図示は省略している。

【0016】

増幅素子１２は、ＡＢ級またはＢ級動作し、増幅素子２２はＣ級動作する。入力電力が小さいときには増幅素子１２が主に入力信号を増幅する。入力電力が大きくなると、増幅素子１２に加え、増幅素子２２が入力信号のピークを増幅する。これにより、増幅素子１２と２２とが入力信号を増幅する。入力電力が小さく増幅素子２２がオフのとき、メインアンプ１０からノードＮ３をみたインピーダンスは出力端子Ｔｏｕｔの負荷Ｒの２倍（例えば１００Ω）である。入力電力が大きくなり増幅素子２２が動作するとき、メインアンプ１０およびピークアンプ２０から各々ノードＮ３をみたインピーダンスは、出力端子Ｔｏｕｔの負荷Ｒ（例えば５０Ω）である。整合回路１８は、増幅素子２２がオフのとき負荷２Ｒにおいて増幅素子１２が飽和出力電力で最適動作する（例えば効率が最大となる）ように調整されており、増幅素子２２が動作するとき負荷Ｒにおいて増幅素子１２が飽和出力電力で最適動作する（例えば効率が最大となる）ように調整されている。整合回路２８は、増幅素子２２がオフのとき、ノードＮ３から増幅素子２２をみたインピーダンスがオープンとなるように調整されており、一方、増幅素子２２が動作するとき、負荷Ｒにおいて増幅素子２２が飽和出力電力で最適動作するように調整されている。

【0017】

基本波は、ドハティ増幅器１００の動作帯域（すなわち、ドハティ増幅器が所望の増幅特性を得られる周波数帯域）の中心周波数の信号である。２次高調波は基本波の２倍の周波数を有する信号である。増幅素子１２および２２は基本波を増幅するが、２次高調波を生成してしまう。出力端子Ｔｏｕｔから出力される２次高調波が大きい場合、２次高調波としてエネルギーが出力されるため、基本波における効率が低下してしまう。高調波処理回路４０は、２次高調波が出力端子Ｔｏｕｔから出力されないように処理し、ドハティ増幅器１００の特性を向上させるために設けられている。

【0018】

ノードＮ１に高調波処理回路４０の第１端が接続されている。高調波処理回路４０が信号線路に接続されるノードをノードＮ４とすると、ノードＮ１とＮ４とは一致している。高調波処理回路４０は、２次高調波ではノードＮ１およびＮ４をグランド等の基準電位に対しショートにし、基本波ではノードＮ１およびＮ４を基準電位に対しショートさせず、例えばオープンに近い状態とする。ノードＮ１およびＮ４と基準電位とがショートのとき、ノードＮ１およびＮ４と基準電位とのインピーダンスの絶対値はほぼ０である。ノードＮ１およびＮ４と基準電位とがオープンのとき、ノードＮ１およびＮ４と基準電位とのインピーダンスの絶対値はほぼ無限大である。

【0019】

図２は、実施例１におけるノードＮ１およびＮ３におけるインピーダンスのスミスチャートである。インピーダンスは、メインアンプ１０からノードＮ１またはＮ３をみたインピーダンスである。高調波処理回路４０により、ノードＮ１における２次高調波のインピーダンスはショートであり、図２のショートの位置６０である。これにより、メインアンプ１０から出力された２次高調波はノードＮ１においてほとんど反射される。

【0020】

インピーダンス変換回路３４は、整合回路１８からノードＮ１をみたインピーダンスを図２のスミスチャート上において矢印６２のように基準インピーダンス６６を中心に時計方向に３６０°回転させインピーダンス変換回路３４からノードＮ３をみたインピーダンスに変換する。これにより、整合回路１８からノードＮ３をみたインピーダンスとインピーダンス変換回路３４からノードＮ１をみたインピーダンスとはスミスチャート上のほぼ同じ位置となる。よって、ノードＮ３における２次高調波のインピーダンスはショートであり、図２のショートの位置６０である。これにより、ピークアンプ２０から出力された２次高調波はノードＮ３においてほとんど反射される。

【0021】

一方、基本波では、増幅素子１２から整合回路１８をみた負荷インピーダンスは増幅素子１２が上述した最適動作するように設定されている。整合回路１８は、増幅素子１２から整合回路１８をみた虚数成分を有する上記負荷インピーダンスを、整合回路１８からノードＮ１をみたインピーダンスを図２のほぼ実軸６４上に変換する。高調波処理回路４０は、基本波ではノードＮ１を基準電位に対しほぼオープンとする。このため、高調波処理回路４０は、整合回路１８からノードＮ１をみたインピーダンスにほとんど影響しない。よって、メインアンプ１０から出力された基本波はノードＮ１においてほとんど反射されない。インピーダンス変換回路３４は、整合回路１８からノードＮ１をみたインピーダンスを図２において基準インピーダンス６６を中心に時計回りに１８０°回転させインピーダンス変換回路３４からノードＮ３をみたインピーダンスに変換する。これにより、インピーダンス変換回路３４は、基本波に対してはノードＮ１における図２のほぼ実軸６４上のインピーダンスをノードＮ３におけるほぼ実軸６４上のインピーダンスに変換するインピーダンス変換回路として機能する。ピークアンプ２０から出力された基本波はノードＮ３においてほとんど反射されない。

【0022】

以上のように、メインアンプ１０からノードＮ１に伝送される２次高調波のノードＮ１における反射係数はメインアンプ１０からノードＮ１に伝送される基本波の反射係数より大きくなり、ピークアンプ２０からノードＮ３に伝送される２次高調波のノードＮ３における反射係数はピークアンプ２０からノードＮ３に伝送される基本波の反射係数より大きくなる。

【0023】

メインアンプ１０およびピークアンプ２０により増幅された基本波は、ノードＮ３において合成され、合成された基本波は出力端子Ｔｏｕｔから出力される。一方、メインアンプ１０およびピークアンプ２０において生成された２次高調波は、それぞれノードＮ１およびＮ３において反射され、出力端子Ｔｏｕｔからほとんど出力されない。よって、ドハティ増幅器１００の効率等の高周波特性を向上できる。なお、位相調整回路３２等により、メインアンプ１０およびピークアンプ２０により増幅された基本波のノードＮ３における位相は互いに同じになるように調整されている。

【0024】

このように、メインアンプ１０とピークアンプ２０とに各々高調波処理回路を設けなくてもよいため、ドハティ増幅器を小型化できる。１個の高調波処理回路４０を用いても、メインアンプ１０とピークアンプ２０とにそれぞれ高調波処理回路を設けた場合と同程度に高調波を処理できる。よって、ドハティ増幅器１００の効率等の高調波特性を向上させることができる。

【0025】

［実施例１の変形例１］
図３は、実施例１の変形例１に係るドハティ増幅器のブロック図である。図３に示すように、実施例１の変形例１のドハティ増幅器１０１では、メインアンプ１０内に整合回路１８が設けられておらず、整合回路１８の代わりに高調波位相調整回路１７が設けられている。ピークアンプ２０内に整合回路２８が設けられておらず、整合回路２８の代わりに高調波位相調整回路２７が設けられている。ノードＮ３とインピーダンス変換回路３６の間に整合回路３８が設けられている。その他の構成は実施例１と同じであり説明を省略する。

【0026】

実施例１の変形例１のように、メインアンプ１０内の整合回路１８およびピークアンプ２０内の整合回路２８を設けず、ノードＮ３と出力端子Ｔｏｕｔとの間に整合回路３８を設けてもよい。出力側の整合回路３８が１個の場合、増幅素子１２と２２の両方の負荷インピーダンスを最適化できない場合がある。このような場合には、増幅素子１２の負荷インピーダンスを優先的に最適化する。実施例１では、整合回路１８および２８はノードＮ１およびＮ３において２次高調波が反射されることを見込んで２次高調波の位相を調整する場合がある。このような場合、実施例１の変形例１では、２次高調波の位相を調整する高調波位相調整回路１７および２７を設ける。高調波位相調整回路１７および２７は設けられていなくてもよい。

【0027】

［実施例１の変形例２］
実施例１の変形例２および３は、ピークアンプと合成ノードとの間にインピーダンス変換回路を有する逆ドハティ増幅器の例である。図４は、実施例１の変形例２に係るドハティ増幅器のブロック図である。図４に示すように、実施例１の変形例２のドハティ増幅器１０２では、インピーダンス変換回路３４はノードＮ２とＮ３との間に設けられている。高調波処理回路４０は、ノードＮ２においてピークアンプ２０とノードＮ３との間の線路に接続されている。その他の構成は実施例１と同じであり説明を省略する。

【0028】

実施例１の変形例２では、ノードＮ２に高調波処理回路４０の第１端が接続されている。高調波処理回路４０が信号線路に接続されるノードＮ４とノードＮ２とはほぼ一致している。高調波処理回路４０は、２次高調波ではノードＮ２およびＮ４を基準電位に対しほぼショートにし、基本波ではノードＮ２およびＮ４を基準電位に対しショートさせず、例えばオープンに近い状態とする。これにより、ピークアンプ２０から出力された信号のうち基本波はノードＮ２においてほとんど反射されることなくノードＮ２を通過する。２次高調波はノードＮ２においてほとんど反射され、ノードＮ２を通過しない。インピーダンス変換回路３４により、ノードＮ３とグランドとの間は２次高調波ではほぼショートとなる。一方、ノードＮ３とグランドとの間は基本波ではショートしない。このため、ピークアンプ２から出力された信号のうち基本波はノードＮ３においてほとんど反射されることなくノードＮ３を通過する。２次高調波はノードＮ３においてほとんど反射される。このように、メインアンプ１０およびピークアンプ２０において増幅された基本波はノードＮ３において合成され出力端子Ｔｏｕｔから出力される。メインアンプ１０およびピークアンプ２０において生成された２次高調波は、それぞれノードＮ３およびＮ２において反射され、出力端子Ｔｏｕｔからほとんど出力されない。

【0029】

［実施例１の変形例３］
図５は、実施例１の変形例３に係るドハティ増幅器のブロック図である。図５に示すように、実施例１の変形例３のドハティ増幅器１０３では、メインアンプ１０内に整合回路１８が設けられておらず、整合回路１８の代わりに高調波位相調整回路１７が設けられている。ピークアンプ２０内に整合回路２８が設けられておらず、整合回路２８の代わりに高調波位相調整回路２７が設けられている。ノードＮ３とインピーダンス変換回路３６の間に整合回路３８が設けられている。その他の構成は実施例１の変形例２と同じであり説明を省略する。

【0030】

［実施例２］
実施例２およびその変形例１は順ドハティの例である。図６は、実施例２に係るドハティ増幅器のブロック図である。図６に示すように、実施例２のドハティ増幅器１０４では、高調波処理回路４０の第１端はノードＮ３に接続されている。すなわち、高調波処理回路４０が信号線路に接続されるノードＮ４と合成ノードであるノードＮ３とはほぼ一致している。その他の構成は実施例１と同じであり説明を省略する。

【0031】

高調波処理回路４０は、２次高調波ではノードＮ３およびＮ４を基準電位に対しショートにし、基本波ではノードＮ３およびＮ４を基準電位に対しショートさせず、例えばオープンに近い状態とする。これにより、ピークアンプ２０から出力される信号のうち基本波はノードＮ３においてほとんど反射されることなくノードＮ３を通過する。２次高調波はノードＮ３においてほとんど反射される。インピーダンス変換回路３４により、ノードＮ１と基準電位との間は２次高調波ではショートとなる。このため、メインアンプ１０から出力される信号のうち基本波はノードＮ１を通過し、２次高調波はノードＮ１においてほとんど反射される。このように、メインアンプ１０およびピークアンプ２０において生成された２次高調波は、それぞれノードＮ１およびＮ３において反射され、出力端子Ｔｏｕｔから出力されない。

【0032】

このように、メインアンプ１０およびピークアンプ２０により増幅された基本波は、ノードＮ３において合成され、合成された基本波は出力端子Ｔｏｕｔから出力される。一方、メインアンプ１０およびピークアンプ２０において生成された２次高調波は、それぞれノードＮ１およびＮ３において反射され、出力端子Ｔｏｕｔからほとんど出力されない。

【0033】

［実施例２の変形例１］
図７は、実施例２の変形例１に係るドハティ増幅器のブロック図である。図７に示すように、実施例２の変形例１のドハティ増幅器１０５では、メインアンプ１０内に整合回路１８が設けられておらず、整合回路１８の代わりに高調波位相調整回路１７が設けられている。ピークアンプ２０内に整合回路２８が設けられておらず、整合回路２８の代わりに高調波位相調整回路２７が設けられている。ノードＮ３とインピーダンス変換回路３６の間に整合回路３８が設けられている。その他の構成は実施例２と同じであり説明を省略する。

【0034】

［実施例２の変形例２］
実施例２の変形例２および３は、逆ドハティ増幅器の例である。図８は、実施例２の変形例２に係るドハティ増幅器のブロック図である。図８に示すように、実施例２の変形例２のドハティ増幅器１０６では、インピーダンス変換回路３４はノードＮ２とＮ３との間に設けられている。その他の構成は実施例２と同じであり説明を省略する。

【0035】

実施例２の変形例２では、高調波処理回路４０により、メインアンプ１０から出力された信号のうち基本波はノードＮ３においてほとんど反射されることなくノードＮ３を通過する。２次高調波はノードＮ３においてほとんど反射され、ノードＮ３を通過しない。インピーダンス変換回路３４により、ノードＮ２とグランドとの間は基本波ではショートせず２次高調波ではショートとなる。このため、ピークアンプ２０から出力された信号のうち基本波はノードＮ２においてほとんど反射されることなくノードＮ３を通過する。２次高調波はノードＮ２においてほとんど反射される。このように、メインアンプ１０およびピークアンプ２０において増幅された基本波はノードＮ３において合成され出力端子Ｔｏｕｔから出力される、メインアンプ１０およびピークアンプ２０において生成された２次高調波は、それぞれノードＮ３およびＮ２において反射され、出力端子Ｔｏｕｔからほとんど出力されない。

【0036】

［実施例２の変形例３］
図９は、実施例２の変形例３に係るドハティ増幅器のブロック図である。図９に示すように、実施例２の変形例３のドハティ増幅器１０７では、メインアンプ１０内に整合回路１８が設けられておらず、整合回路１８の代わりに高調波位相調整回路１７が設けられている。ピークアンプ２０内に整合回路２８が設けられておらず、整合回路２８の代わりに高調波位相調整回路２７が設けられている。ノードＮ３とインピーダンス変換回路３６の間に整合回路３８が設けられている。その他の構成は実施例２の変形例２と同じであり説明を省略する。

【0037】

［高調波処理回路４０の例］
図１０から図１３は、実施例１、２およびその変形例における高調波処理回路の例を示す回路図である。図１０に示すように、高調波処理回路４０の第１端はノードＮ４において伝送線路４８に接続されている。伝送線路４８には、矢印のように左から右に基本波および２次高調波を含む高周波信号が流れる。高調波処理回路４０はオープンスタブである。スタブ４２の第１端はノードＮ４において伝送線路４８に接続される。スタブ４２の第２端は開放されている。スタブ４２のノードＮ４からの電気長Ｄ１を基本波の波長λの１／８とすると、２次高調波ではノードＮ４は基準電位に対しショートとなり、基本波ではノードＮ４は基準電位に対しショートとならない。これにより、ノードＮ４において２次高調波が反射される。ノードＮ４を基準電位に対しほぼショートとする観点から、スタブ４２の電気長Ｄ１は、１λ／１６以上かつ３λ／１６以下が好ましく、３λ／３２以上かつ５λ／３２以下がより好ましく、７λ／６４以上かつ９λ／６４以下がさらに好ましい。

【0038】

図１１に示すように、高調波処理回路４０はショートスタブである。スタブ４４の第１端はノードＮ４において伝送線路４８に接続され、第２端はグランド等の基準電位に接続されている。スタブ４４のノードＮ４から基準電位までの電気長Ｄ２を基本波の波長λの１／４とすると、２次高調波ではノードＮ４は基準電位に対しショートとなり、基本波ではノードＮ４は基準電位に対しオープンとなる。これにより、ノードＮ４において２次高調波が反射される。ノードＮ４を基準電位に対しほぼショートとする観点から、スタブ４４の電気長Ｄ２は、３λ／１６以上かつ５λ／１６以下が好ましく、７λ／３２以上かつ９λ／３２以下がより好ましく、１５λ／６４以上かつ１７λ／６４以下がさらに好ましい。ショートスタブでは、基本波においてノードＮ４を基準電位に対しオープンとできるため、ノードＮ４における基本波の反射をより小さくできる。

【0039】

図１２に示すように、高調波処理回路４０はＣＲＬＨ（Ｃｏｍｐｏｓｉｔｅ Ｒｉｇｈｔ／Ｌｅｆｔ Ｈａｎｄｅｄ）線路である。ノードＮ４と基準電位との間に伝送線路４５、キャパシタＣ１およびＣ２が直列接続されている。伝送線路４５とキャパシタＣ１との間のノードと基準電位との間にインダクタＬ１が接続されている。キャパシタＣ１とＣ２との間のノードと基準電位との間にインダクタＬ２が接続されている。キャパシタＣ１およびＣ２のキャパシタンス、インダクタＬ１およびＬ２のインダクタンスを適切な値とすることで、２次高調波ではノードＮ４は基準電位に対しショートとなり、基本波ではノードＮ４は基準電位に対しショートとならない。

【0040】

図１３に示すように、高調波処理回路４０はシャントキャパシタである。ノードＮ４にキャパシタＣ０がシャント接続されている。キャパシタＣ０をシャント接続することで、２次高調波におけるノードＮ４と基準電位との間のインピーダンスの絶対値を基本波におけるノードＮ４と基準電位との間のインピーダンスの絶対値より小さくできる。これにより、ノードＮ４における２次高調波の反射係数は基本波の反射係数より大きくなる。キャパシタＣ０のキャパシタンスを適切に選択することにより、ノードＮ４における２次高調波の反射係数と基本波の反射係数との差をより大きくできる。

【0041】

図１０から図１３のように、高調波処理回路４０は、２次高調波におけるノードＮ４の基準電位に対するインピーダンスの絶対値を基本波におけるノードＮ４の基準電位に対するインピーダンスの絶対値より小さくすればよい。２次高調波におけるノードＮ４の基準電位に対するインピーダンスの絶対値は、基本波におけるノードＮ４の基準電位に対するインピーダンスの絶対値の１／５以下が好ましく、１／１０以下がより好ましく、１／２０以下がさらに好ましい。

【0042】

高調波処理回路４０は、２次高調波においてノードＮ４と基準電位との間をショートにし、基本波においてノードＮ４と基準電位との間をショートにしないことが好ましい。これにより、ノードＮ４における２次高調波の反射係数はほぼ１となり、高調波処理回路４０はノードＮ４において２次高調波を反射させる。基本波はノードＮ４をほとんど通過する。ここで、２次高調波の周波数においてノードＮ４と基準電位との間がショートするとは、ノードＮ４と基準電位との間のインピーダンスの絶対値が基準インピーダンスの１／５倍以下であればよい。ノードＮ４と基準電位との間のインピーダンスの絶対値は基準インピーダンスの１／１０倍以下がより好ましい。

【0043】

図１１のショートスタブのように、高調波処理回路４０は、２次高調波の周波数においてノードＮ４と基準電位との間をオープンにする。これにより、ノードＮ４における基本波の反射係数はほぼ０となり、高調波処理回路４０はノードＮ４において基本波を反射させない。ここで、基本波の周波数においてノードＮ４と基準電位との間がオープンとなるとは、ノードＮ４と基準電位との間のインピーダンスの絶対値が基準インピーダンスの５倍以上であればよい。ノードＮ４と基準電位との間のインピーダンスの絶対値は基準インピーダンスの１０倍以上がより好ましい。

【0044】

［インピーダンス変換回路３４の例］
図１４から図１６は、実施例１、２およびその変形例におけるインピーダンス変換回路の例を示す回路図である。図１４に示すように、インピーダンス変換回路３４は、ノードＮ１またはＮ２とノードＮ３との間に接続された伝送線路３５である。伝送線路３５には、矢印のように左から右に基本波および２次高調波を含む高周波信号が流れる。伝送線路３５におけるノードＮ１またはＮ２とＮ３との間の電気長Ｄ３は、基本波の波長λの１／４である。これにより、ノードＮ１またはＮ２に対しノードＮ３における基本波の位相は９０°変化し、ノードＮ１またはＮ２に対しノードＮ３における２次高調波の位相は１８０°変化する。図２のスミスチャート上では、基本波におけるノードＮ３のインピーダンスはノードＮ１のインピーダンスに対し基準インピーダンス６６を中心に１８０°回転し、２次高調波におけるノードＮ３のインピーダンスはノードＮ１のインピーダンスに対し基準インピーダンス６６を中心に３６０°回転する。電気長Ｄ３は、電気長が基本波の波長の３／１６以上かつ５／１６以下が好ましく、７／３２以上かつ９／３２以下がより好ましく、１５／６４以上かつ１７／６４以下がさらに好ましい。なお、伝送線路３５の基本波における特性インピーダンスは、基準インピーダンスでもよいが、基準インピーダンスと異なっていてもよい。

【0045】

図１５に示すように、インピーダンス変換回路３４は、ノードＮ１またはＮ２とノードＮ３との間に直列接続された伝送線路３５ａおよびキャパシタＣ３と、伝送線路３５ａとキャパシタＣ３とのノードにシャント接続されたインダクタＬ３である。伝送線路３５ａの電気長、キャパシタＣ３のキャパシタンスおよびインダクタＬ３のインダクタンスを適正に設計することで、図２のスミスチャート上において、基本波におけるノードＮ３のインピーダンスをノードＮ１のインピーダンスに対し基準インピーダンス６６を中心に１８０°回転し、２次高調波におけるノードＮ３のインピーダンスをノードＮ１のインピーダンスに対し基準インピーダンス６６を中心に３６０°回転させることができる。一例として、基本波の周波数が２ＧＨｚのとき、伝送線路３５ａの電気長を基本波の２３°の位相に相当させ、伝送線路３５ａの特性インピーダンスを５０Ωとする。キャパシタＣ３のキャパシタンスを１．２ｐＦとし、インダクタＬ３のインダクタンスを３．４ｎＨとする。キャパシタＣ３とインダクタＬ３を設けることで、伝送線路３５ａの電気長をλ／４より小さくできる。これにより、インピーダンス変換回路３４を小型化できる。

【0046】

図１６に示すように、インピーダンス変換回路３４は、ノードＮ１またはＮ２とノードＮ３との間に直列接続されたインダクタＬ４およびキャパシタＣ４である。キャパシタＣ４のキャパシタンスおよびインダクタＬ４のインダクタンスを適正に設計することで、図２のスミスチャート上において、基本波におけるノードＮ３のインピーダンスをノードＮ１のインピーダンスに対し基準インピーダンス６６を中心に１８０°回転し、２次高調波におけるノードＮ３のインピーダンスをノードＮ１のインピーダンスに対し基準インピーダンス６６を中心に３６０°回転させることができる。一例として、基本波の周波数が２ＧＨｚのとき、キャパシタＣ４のキャパシタンスを０．１ｐＦとし、インダクタＬ４のインダクタンスを１５．８０５ｎＨとする。図１６では、伝送線路３５および３５ａを設けないため、インピーダンス変換回路３４を小型できる。

【0047】

図１４から図１６のように、インピーダンス変換回路３４は、２次高調波において、ノードＮ１またはＮ２におけるインピーダンスに対しノードＮ３におけるインピーダンスをスミスチャート上において３６０°回転させればよい。２次高調波におけるインピーダンスの回転は、厳密に３６０°でなくてもよい。インピーダンス変換回路３４は、２次高調波におけるインピーダンスを３６０°±４５°の範囲内で回転させればよい。これにより、ノードＮ１またはＮ２においてショートの位置６０のインピーダンスは、図２において外周上の位置６８ａと６８ｂとの間の範囲に位置し、ノードＮ３においてほぼショートとなる。インピーダンス変換回路３４は、２次高調波におけるインピーダンスを３６０°±２２．５°の範囲内で変化させることが好ましく、３６０°±１１．２５°の範囲内で変化させることがより好ましい。

【0048】

インピーダンス変換回路３４は、基本波において、ノードＮ１またはＮ２におけるインピーダンスに対しノードＮ３におけるインピーダンスをスミスチャート上において１８０°回転させればよい。基本波におけるインピーダンスの回転は、厳密に１８０°でなくてもよい。インピーダンス変換回路３４は、基本波におけるインピーダンスを１８０°±２２．５°の範囲内で回転させればよい。これにより、基本波では、インピーダンス変換回路３４はノードＮ１またはＮ２におけるほぼ実軸６４上のインピーダンスをノードＮ３におけるほぼ実軸６４上のインピーダンスに変換する。インピーダンス変換回路３４は、基本波におけるインピーダンスを１８０°±１１．２５°の範囲内で変化させることが好ましく、１８０°±５．６２５°の範囲内で変化させることがより好ましい。

【0049】

［実施例２およびその変形例におけるノードＮ４の位置］
実施例２およびその変形例において、高調波処理回路４０が接続されるノードＮ４の位置について説明する。図１７は、実施例２およびその変形例におけるノードＮ３付近の平面図である。図１７では、３個の高調波処理回路４０が図示されているが、これは、１個の高調波処理回路４０がノードＮ４ａ～Ｎ４ｃのいずれか１つのノードに接続されていることを示している。図１７に示すように、メインアンプ１０からノードＮ１を介しノードＮ３に至る線路５０ａ、ピークアンプ２０からノードＮ２を介しノードＮ３に至る線路５０ｂ、およびノードＮ３から出力端子Ｔｏｕｔに至る線路５０ｃが設けられている。線路５０ａ～５０ｃは、誘電体層５６上に設けられた金属膜であり、誘電体層５６下のグランド金属膜とでマイクロストリップ線路を形成する。線路５０ａ～５０ｃはコプレーサ線路の信号線路でもよい。線路５０ａおよび５０ｂのそれぞれの中心線５２ａおよび５２ｂが交差する箇所がノードＮ３である。

【0050】

高調波処理回路４０の第１端が接続されるノードＮ４はノードＮ３と一致していることが好ましいが、ノードＮ４はノードＮ３と一致していなくてもよい。ノードＮ４は、ノードＮ４ａのように線路５０ａに設けられていてもよく、ノードＮ４ｂのように線路５０ｂに設けられていてもよく、ノードＮ４ｃのように線路５０ｃに設けられていてもよい。高調波処理回路４０内の線路の中心線５４ａ～５４ｃとそれぞれ中心線５２ａ～５２ｃと交差する箇所がノードＮ４ａ～Ｎ４ｃである。ノードＮ４ａ～Ｎ４ｃとノードＮ３との電気長が大きくなると、ノードＮ１またはＮ２とノードＮ４ａ～Ｎ４ｃとの間の２次高調波の位相差が無視できなくなり、２次高調波がノードＮ１またはＮ２において反射されなくなる。この観点から、ノードＮ４ａ～Ｎ４ｃとノードＮ３との電気長Ｄ５は、基本波の波長の１／１６以下が好ましく、１／３２以下がより好ましく、１／６４以下がさらに好ましい。

【0051】

電気長Ｄ５は、中心線５２ａと５２ｂが交差する点と、中心線５２ａ～５２ｃと５４ａ～５４ｃが交差する点と、の間の中心線５２ａ～５２ｃの物理的な長さから誘電体層５６の比誘電率を考慮して算出できる。実施例１およびその変形例におけるノードＮ１またはＮ２とノードＮ３との電気長も同様に算出できる。

【0052】

［シミュレーション］
実施例１の変形例３の図５のドハティ増幅器１０３について、出力電力に対する効率をシミュレーションした。比較のため比較例１および比較例２について出力電力に対する効率をシミュレーションした。

【0053】

図１８は、比較例２に係るドハティ増幅器のブロック図である。図１８に示すように、比較例２のドハティ増幅器１１０では、増幅素子１２と整合回路１８との間のノードＮ４ｄに高調波処理回路４０ａの第１端が接続され、増幅素子２２と整合回路２８との間のノードＮ４ｅに高調波処理回路４０ｂの第１端が接続されている。その他の構成は、実施例１の変形例２の図４のドハティ増幅器と同じである。比較例１では、図１８において高調波処理回路４０ａおよび４０ｂが設けられていない。基本波の周波数を３．５ＧＨｚとし、インピーダンス変換回路３４を基本波の波長の１／４の電気長を有し特性インピーダンスが５０Ωの伝送線路とし、高調波処理回路４０、４０ａおよび４０ｂを電気長が基本波の波長の１／４のショートスタブとした。

【0054】

図１９は、比較例１における出力電力Ｐに対する効率を示す図である。図２０は、比較例２における出力電力Ｐに対する効率を示す図である。図２１は、実施例１の変形例２における出力電力Ｐに対する効率を示す図である。図１９から図２１において、効率はドレイン効率である。マーカｍ１は、飽和出力電力Ｐｓａｔの箇所を示し、マーカｍ２は、飽和出力電力Ｐｓａｔから約７ｄＢｍバックオフさせた箇所である。

【0055】

図１９のように、比較例１では、マーカｍ１およびｍ２の効率はそれぞれ５６．１％および５１．９％である。図２０のように、比較例２では、マーカｍ１およびｍ２の効率はそれぞれ５８．８％および５６．１％である。比較例２のように、メインアンプ１０およびピークアンプ２０に高調波処理回路４０ａおよび４０ｂを設けることで、２次高調波が出力端子Ｔｏｕｔに出力されることを抑制でき、効率を向上できる。図２１のように、実施例１の変形例２では、マーカｍ１およびｍ２の効率はそれぞれ５８．１％および５５．８％である。実施例１の変形例２のように、高調波処理回路４０を１個とし、ドハティ増幅器を小型化しても、効率は比較例２と同じ程度とすることができる。

【0056】

実施例２の変形例３の図９のドハティ増幅器１０７においても同様のシミュレーションを行ったところ、実施例１の変形例１と同様の結果が得られた。

【0057】

特許文献１のように、高調波処理回路を１個としても、高調波処理回路が接続されるノードＮ４の位置を適切に設定しないと、メインアンプ１０が出力する２次高調波とピークアンプ２０が出力する２次高調波の両方を適切に処理することはできない。このため、高調波処理回路を１個とし、ドハティ増幅器を小型化すると、高調波特性が劣化し、効率等が低下する。

【0058】

実施例１およびその変形例１は、順ドハティ増幅器である。このとき、図１および図３のように、第１ノードＮ１に増幅した信号を出力する第１アンプはメインアンプ１０であり、第２ノードＮ２の増幅した信号を出力する第２アンプはピークアンプ２０である。インピーダンス変換回路３４は、第１端が第１ノードＮ１に接続され、第２端がノードＮ３に接続されている。高調波処理回路４０は、第１端が第１ノードＮ１においてメインアンプ１０と第３ノードＮ３を接続する線路に接続される。

【0059】

実施例１の変形例２および３は、逆ドハティ増幅器である。このとき、図４および図５のように、第１ノードＮ２に増幅した信号を出力する第１アンプはピークアンプ２０であり、第２ノードＮ１の増幅した信号を出力する第２アンプはメインアンプ１０である。インピーダンス変換回路３４は、第１端が第１ノードＮ２に接続され、第２端がノードＮ３に接続されている。高調波処理回路４０は、第１端が第１ノードＮ２においてピークアンプ２０と第３ノードＮ３を接続する線路に接続される。

【0060】

このような、順ドハティ増幅器および逆ドハティ増幅器において、インピーダンス変換回路３４は、２次高調波において、第１アンプから第１ノードＮ１またはＮ２をみたインピーダンスに対し第１アンプからノードＮ３をみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させる。高調波処理回路４０は、２次高調波におけるノードＮ４の基準電位に対するインピーダンスの絶対値を基本波におけるノードＮ４の基準電位に対するインピーダンスの絶対値より小さくする。これにより、第１アンプが出力する２次高調波は第１ノードＮ１またはＮ２においてほとんど反射され、第２アンプが出力する２次高調波は第３ノードＮ３においてほとんど反射される。よって、高調波処理回路４０により、第１アンプから出力される２次高調波と第２アンプから出力される２次高調波をともに処理でき、ドハティ増幅器の特性を向上できる。

【0061】

実施例２およびその変形例１は、順ドハティ増幅器である。このとき、図６および図７のように、第１ノードＮ１に増幅した信号を出力する第１アンプはメインアンプ１０であり、第２ノードＮ２の増幅した信号を出力する第２アンプはピークアンプ２０である。インピーダンス変換回路３４は、第１端が第１ノードＮ１に接続され、第２端が第３ノードＮ３に接続される。高調波処理回路４０は、第１端が、第３ノードＮ３、メインアンプ１０と第３ノードＮ３とを接続する第１線路、ピークアンプ２０と第３ノードＮ３とを接続する第２線路、および第３ノードＮ３と出力端子Ｔｏｕｔとを接続する第３線路のいずれかに位置する第４ノードＮ４に接続される。第３ノードＮ３と第４ノードＮ４との電気長は、基本波の波長の１／１６以下である。

【0062】

実施例２の変形例２および３は、逆ドハティ増幅器である。このとき、図８および図９のように、第１ノードＮ２に増幅した信号を出力する第１アンプはピークアンプ２０であり、第２ノードＮ１の増幅した信号を出力する第２アンプはメインアンプ１０である。インピーダンス変換回路３４は、第１端が第１ノードＮ２に接続され、第２端が第３ノードＮ３に接続される。高調波処理回路４０は、第１端が、第３ノードＮ３、ピークアンプ２０と第３ノードＮ３とを接続する第１線路、メインアンプ１０と第３ノードＮ３とを接続する第２線路、および第３ノードＮ３と出力端子Ｔｏｕｔとを接続する第３線路のいずれかに位置する第４ノードＮ４に接続される。第３ノードＮ３と第４ノードＮ４との電気長は、基本波の波長の１／１６以下である。

【0063】

このような、順ドハティ増幅器および逆ドハティ増幅器において、インピーダンス変換回路３４は、２次高調波において、第１アンプから第１ノードＮ１またはＮ２をみたインピーダンスに対し第１アンプからノードＮ３をみたインピーダンスをスミスチャート上において３６０°±４５°の範囲内で回転させる。高調波処理回路４０は、２次高調波におけるノードＮ４の基準電位に対するインピーダンスの絶対値を基本波におけるノードＮ４の基準電位に対するインピーダンスの絶対値より小さくする。これにより、第１アンプが出力する２次高調波は第１ノードＮ１またはＮ２においてほとんど反射され、第２アンプが出力する２次高調波は第４ノードＮ４においてほとんど反射される。よって、高調波処理回路４０により、第１アンプから出力される２次高調波と第２アンプから出力される２次高調波をともに処理でき、ドハティ増幅器の特性を向上できる。

【0064】

図１、図３～図９のように、第１端が第２アンプと第３ノードとを接続する線路に接続され、２次高調波における第１端の基準電位に対するインピーダンスの絶対値を基本波における第１端の基準電位に対するインピーダンスの絶対値より小さくする高調波処理回路は設けられていない。これにより、高調波処理回路４０が１個のため、ドハティ増幅器を小型化できる。

【0065】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0066】

１０ メインアンプ（第１アンプまたは第２アンプ）
１２、２２ 増幅素子
１４、１８、２４、２８、３８ 整合回路
１６、２６、４０、４０ａ、４０ｂ 高調波処理回路
１７、２７ 高調波位相調整回路
２０ ピークアンプ（第２アンプまたは第１アンプ）
３０ 分配器
３２ 位相調整回路
３４ インピーダンス変換回路
３５、３５ａ、４５、４８ 伝送線路
４２、４４ スタブ
５０ａ～５０ｃ 線路
５２ａ～５２ｃ、５４ａ～５４ｃ 中心線
５６ 誘電体層
１００～１０７、１１０ ドハティ増幅器
Ｎ１ ノード（第１ノードまたは第２ノード）
Ｎ２ ノード（第２ノードまたは第１ノード）
Ｎ３ ノード（第３ノード）
Ｎ４、Ｎ４ａ～Ｎ４ｅ ノード（第４ノード）
Ｄ１～Ｄ３、Ｄ５ 電気長

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】