特開2023-183333 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

青山学院大学 (神奈川県相模原市中央区淵野辺)

▶ 住友電工デバイス・イノベーション株式会社の特許一覧

特開2023-183333半導体装置、モノリシックマイクロ波集積回路、半導体パッケージ及び半導体装置の製造方法

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023183333

(43)【公開日】2023-12-27

(54)【発明の名称】半導体装置、モノリシックマイクロ波集積回路、半導体パッケージ及び半導体装置の製造方法

(51)【国際特許分類】

H01L 21/338 20060101AFI20231220BHJP

H01L 21/768 20060101ALI20231220BHJP

【ＦＩ】

H01L29/80 E

H01L29/80 H

H01L21/90 S

H01L21/90 M

H01L21/90 Q

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022096881

(22)【出願日】2022-06-15

(71)【出願人】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東忠彦

(72)【発明者】

【氏名】松田慶太

【テーマコード（参考）】

5F033

5F102

【Ｆターム（参考）】

5F033GG02

5F033HH07

5F033HH13

5F033HH18

5F033HH19

5F033JJ07

5F033JJ13

5F033JJ18

5F033JJ19

5F033KK07

5F033KK13

5F033KK18

5F033KK19

5F033QQ08

5F033QQ09

5F033QQ26

5F033RR04

5F033RR06

5F033RR22

5F033SS11

5F033SS21

5F033TT04

5F033VV07

5F033VV10

5F033XX14

5F102GA15

5F102GA16

5F102GA17

5F102GB01

5F102GC01

5F102GD01

5F102GJ02

5F102GJ05

5F102GK04

5F102GL04

5F102GM04

5F102GQ01

5F102GR12

5F102GS02

5F102GS04

5F102GT01

5F102GV05

5F102GV06

5F102GV07

5F102GV08

5F102HC01

5F102HC24

(57)【要約】

【課題】耐湿性を向上することができる、半導体装置、モノリシックマイクロ波集積回路、半導体パッケージ及び半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体基板と、前記半導体基板の上に形成された半導体素子と、前記半導体素子を覆う第１絶縁膜と、前記第１絶縁膜の上に形成された第２絶縁膜と、前記第２絶縁膜の上に形成された第３絶縁膜と、を有し、前記第１絶縁膜及び前記第３絶縁膜は、前記第２絶縁膜よりも水分を透過させにくく、前記第２絶縁膜の誘電率は、前記第１絶縁膜及び前記第３絶縁膜の誘電率よりも低く、前記第１絶縁膜が、前記半導体基板の上面の第１領域に接する第１部分を有し、前記第３絶縁膜が、前記第１部分の上面及び側面と、前記半導体基板の前記上面の前記第１領域よりも前記半導体素子から離れた第２領域とに接する第２部分を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の上に形成された半導体素子と、
前記半導体素子を覆う第１絶縁膜と、
前記第１絶縁膜の上に形成された第２絶縁膜と、
前記第２絶縁膜の上に形成された第３絶縁膜と、
を有し、
前記第１絶縁膜及び前記第３絶縁膜は、前記第２絶縁膜よりも水分を透過させにくく、
前記第２絶縁膜の誘電率は、前記第１絶縁膜及び前記第３絶縁膜の誘電率よりも低く、
前記第１絶縁膜が、前記半導体基板の上面の第１領域に接する第１部分を有し、
前記第３絶縁膜が、前記第１部分の上面及び側面と、前記半導体基板の前記上面の前記第１領域よりも前記半導体素子から離れた第２領域とに接する第２部分を有する、半導体装置。

【請求項2】

前記第１絶縁膜及び前記第３絶縁膜は窒化シリコン又は酸化シリコンを含み、
前記第２絶縁膜はポリイミドを含む、請求項１に記載の半導体装置。

【請求項3】

窒化シリコン膜及び酸化シリコン膜からなる群から選択された少なくとも一種の無機膜を複数含み、
前記第３絶縁膜は、複数の前記無機膜のうちで前記半導体素子から最も離れている、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記半導体基板は、
前記第１領域に形成された第１平面と、
前記第２領域に形成された第２平面と、
を有し、
前記第２平面は、前記第１平面よりも前記半導体基板の下面に近い、請求項１または請求項２に記載の半導体装置。

【請求項5】

前記半導体基板は、
基板と、
前記基板の上に形成された半導体層と、を有し、
前記第２平面は前記半導体層に形成されている、請求項４に記載の半導体装置。

【請求項6】

前記第２絶縁膜の上に形成され、前記第３絶縁膜に覆われた配線層を有する、請求項１または請求項２に記載の半導体装置。

【請求項7】

前記第１絶縁膜と前記半導体素子との間に形成された第４絶縁膜と、
前記第４絶縁膜と前記半導体素子との間に形成された第５絶縁膜と、
を有し、
前記第５絶縁膜は、前記第２絶縁膜及び前記第４絶縁膜よりも水分を透過させにくく、
前記第４絶縁膜の誘電率は、前記第１絶縁膜、前記第３絶縁膜及び前記第５絶縁膜の誘電率よりも低く、
前記第５絶縁膜が、前記半導体基板の上面の第１領域よりも前記半導体素子に近い第３領域に接する第３部分を有し、
前記第１絶縁膜が、前記第３部分の上面及び側面に接する、請求項１または請求項２に記載の半導体装置。

【請求項8】

前記第４絶縁膜はポリイミドを含み、
前記第５絶縁膜は窒化シリコン又は酸化シリコンを含む、請求項７に記載の半導体装置。

【請求項9】

前記半導体素子は、高電子移動度トランジスタを含む、請求項１または請求項２に記載の半導体装置。

【請求項10】

請求項１または請求項２に記載の半導体装置を含むモノリシックマイクロ波集積回路。

【請求項11】

請求項１または請求項２に記載の半導体装置と、
前記半導体装置の少なくとも上面及び側面を封止する樹脂と、を含む半導体パッケージ。

【請求項12】

半導体基板の上に半導体素子を形成する工程と、
前記半導体素子を覆い、前記半導体基板の上面の第１領域に接する第１部分を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜の上に第２絶縁膜を形成する工程と、
前記第２絶縁膜の上に第３絶縁膜を形成する工程と、
を有し、
前記第１絶縁膜及び前記第３絶縁膜は、前記第２絶縁膜よりも水分を透過させにくく、
前記第２絶縁膜の誘電率は、前記第１絶縁膜及び前記第３絶縁膜の誘電率よりも低く、
前記第３絶縁膜は、前記第１部分の上面及び側面と、前記半導体基板の前記上面の前記第１領域よりも前記半導体素子から離れた第２領域とに接する第２部分を有するように形成される、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置、モノリシックマイクロ波集積回路、半導体パッケージ及び半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体基板上に層間絶縁膜を設けた半導体装置がある。この半導体装置では、耐湿性を高めるため、有機系層間絶縁膜と無機膜とを積層している（特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００４－４７５７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、半導体基板の薄膜化に伴い、反りが生じやすくなっている。反りが発生すると、無機膜は、半導体基板からはがれやすくなる。この無機膜のはがれは、半導体装置の耐湿性を低下させる。

【0005】

本開示は、耐湿性を向上することができる半導体装置、モノリシックマイクロ波集積回路、半導体パッケージ及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、半導体基板と、前記半導体基板の上に形成された半導体素子と、前記半導体素子を覆う第１絶縁膜と、前記第１絶縁膜の上に形成された第２絶縁膜と、前記第２絶縁膜の上に形成された第３絶縁膜と、を有し、前記第１絶縁膜及び前記第３絶縁膜は、前記第２絶縁膜よりも水分を透過させにくく、前記第２絶縁膜の誘電率は、前記第１絶縁膜及び前記第３絶縁膜の誘電率よりも低く、前記第１絶縁膜が、前記半導体基板の上面の第１領域に接する第１部分を有し、前記第３絶縁膜が、前記第１部分の上面及び側面と、前記半導体基板の前記上面の前記第１領域よりも前記半導体素子から離れた第２領域とに接する第２部分を有する。

【発明の効果】

【0007】

本開示によれば、耐湿性を向上させることができる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す断面図である。

【図2】図２は、第１実施形態に係る半導体基板の拡大図である。

【図3】図３は、第１実施形態に係る半導体装置の製造工程を示す図（その１）である。

【図4】図４は、第１実施形態に係る半導体装置の製造工程を示す図（その２）である。

【図5】図５は、第１実施形態に係る半導体装置の製造工程を示す図（その３）である。

【図6】図６は、第１実施形態に係る半導体装置の製造工程を示す図（その４）である。

【図7】図７は、第１実施形態に係る半導体装置の製造工程を示す図（その５）である。

【図8】図８は、第１実施形態に係る半導体装置の製造工程を示す図（その６）である。

【図9】図９は、第１実施形態に係る半導体装置の製造工程を示す図（その７）である。

【図10】図１０は、第２実施形態に係る半導体装置を示す断面図である。

【図11】図１１は、第２実施形態に係る半導体装置の製造工程を示す図（その１）である。

【図12】図１２は、第２実施形態に係る半導体装置の製造工程を示す図（その２）である。

【図13】図１３は、第３実施形態に係る半導体装置を示す断面図である。

【図14】図１４は、第３実施形態に係る半導体装置の製造工程を示す図（その１）である。

【図15】図１５は、第３実施形態に係る半導体装置の製造工程を示す図（その２）である。

【図16】図１６は、第３実施形態に係る半導体装置の製造工程を示す図（その３）である。

【図17】図１７は、第４実施形態に係る半導体装置を示す断面図である。

【図18】図１８は、第４実施形態に係る半導体基板の拡大図である。

【図19】図１９は、第３実施形態に係る半導体装置の製造工程を示す図（その１）である。

【図20】図２０は、第３実施形態に係る半導体装置の製造工程を示す図（その２）である。

【図21】図２１は、第３実施形態に係る半導体装置の製造工程を示す図（その３）である。

【図22】図２２は、第３実施形態に係る半導体装置の製造工程を示す図（その４）である。

【図23】図２３は、第３実施形態に係る半導体装置の製造工程を示す図（その５）である。

【図24】図２４は、第５実施形態に係る半導体パッケージを示す断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕本開示の一態様に係る半導体装置は、半導体基板と、前記半導体基板の上に形成された半導体素子と、前記半導体素子を覆う第１絶縁膜と、前記第１絶縁膜の上に形成された第２絶縁膜と、前記第２絶縁膜の上に形成された第３絶縁膜と、を有し、前記第１絶縁膜及び前記第３絶縁膜は、前記第２絶縁膜よりも水分を透過させにくく、前記第２絶縁膜の誘電率は、前記第１絶縁膜及び前記第３絶縁膜の誘電率よりも低く、前記第１絶縁膜が、前記半導体基板の上面の第１領域に接する第１部分を有し、前記第３絶縁膜が、前記第１部分の上面及び側面と、前記半導体基板の前記上面の前記第１領域よりも前記半導体素子から離れた第２領域とに接する第２部分を有する。

【0011】

第１絶縁膜が第３絶縁膜の第２部分の上面及び側面と、半導体基板の第２領域とに接している。そのため、第１絶縁膜及び第３絶縁膜と半導体基板との密着性が向上する。その結果、半導体基板に反りが発生しても、半導体基板から第１絶縁膜及び第３絶縁膜がはがれにくくなる。このため、半導体装置の耐湿性を高めることができ、信頼性を向上することができる。また、第１絶縁膜及び第３絶縁膜よりも誘電率が低い第２絶縁膜が含まれるため、第２絶縁膜を間に挟むように配線層を設けることで、配線層の間の寄生容量の増加を抑制できる。

【0012】

〔２〕〔１〕において、前記第１絶縁膜及び前記第３絶縁膜は窒化シリコン又は酸化シリコンを含み、前記第２絶縁膜はポリイミドを含んでもよい。この場合、窒化シリコン及び酸化シリコンにより優れた耐湿性を得ながら、ポリイミドにより低い誘電率を得やすい。

【0013】

〔３〕〔１〕または〔２〕において、窒化シリコン膜及び酸化シリコン膜からなる群から選択された少なくとも一種の無機膜を複数含み、前記第３絶縁膜は、複数の前記無機膜のうちで前記半導体素子から最も離れていてもよい。この場合、半導体素子から最も離れた無機膜が第１絶縁膜の第１部分の上面及び側面と、半導体基板の第２領域とに接している。半導体素子から離れた無機膜を半導体基板からはがれにくくすることによって、半導体装置への外側からの水分の侵入を抑制することができる。

【0014】

〔４〕〔１〕から〔３〕のいずれかにおいて、前記半導体基板は、前記第１領域に形成された第１平面と、前記第２領域に形成された第２平面と、を有し、前記第２平面は、前記第１平面よりも前記半導体基板の下面に近くてもよい。この場合、第１平面と第２平面との間に段差が形成されるため、第３絶縁膜が半導体基板に接する面積が増加する。面積の増加により、半導体基板と第３絶縁膜との密着性が向上する。その結果、第３絶縁膜が半導体基板からはがれにくくなり、半導体装置の耐湿性が向上する。

【0015】

〔５〕〔４〕において、前記半導体基板は、基板と、前記基板の上に形成された半導体層と、を有し、前記第２平面は前記半導体層に形成されていてもよい。この場合、第３絶縁膜と半導体層との密着性が向上し、半導体装置の耐湿性が向上する。

【0016】

〔６〕〔１〕から〔５〕のいずれかにおいて、前記第２絶縁膜の上に形成され、前記第３絶縁膜に覆われた配線層を有してもよい。この場合、第２絶縁膜の上に形成された配線層と、当該配線層よりも半導体基板に近く形成された配線層との間の寄生容量を低く抑えることができる。

【0017】

〔７〕〔１〕から〔６〕のいずれかにおいて、前記第１絶縁膜と前記半導体素子との間に形成された第４絶縁膜と、前記第４絶縁膜と前記半導体素子との間に形成された第５絶縁膜と、を有し、前記第５絶縁膜は、前記第２絶縁膜及び前記第４絶縁膜よりも水分を透過させにくく、前記第４絶縁膜の誘電率は、前記第１絶縁膜、前記第３絶縁膜及び前記第５絶縁膜の誘電率よりも低く、前記第５絶縁膜が、前記半導体基板の上面の第１領域よりも前記半導体素子に近い第３領域に接する第３部分を有し、前記第１絶縁膜が、前記第３部分の上面及び側面に接してもよい。第１絶縁膜が第５絶縁膜の第３部分の上面及び側面に接していることで、第１絶縁膜および第５絶縁膜と半導体基板との密着性が向上する。密着性が向上したことによって、第１絶縁膜及び第５絶縁膜は、さらに半導体基板からはがれにくくなり、耐湿性が向上する。

【0018】

〔８〕〔７〕において、前記第４絶縁膜はポリイミドを含み、前記第５絶縁膜は窒化シリコン又は酸化シリコンを含んでもよい。この場合、窒化シリコン及び酸化シリコンにより優れた耐湿性を得ながら、ポリイミドにより低い誘電率を得やすい。

【0019】

〔９〕〔１〕から〔８〕のいずれかにおいて、前記半導体素子は、高電子移動度トランジスタを含んでもよい。この場合、高電子移動度トランジスタを含む半導体装置の耐湿性を向上させることができる。

【0020】

〔１０〕本開示の他の一態様に係るモノリシックマイクロ波集積回路は、〔１〕から〔９〕のいずれかの半導体装置を含む。この場合、モノリシックマイクロ波集積回路の耐湿性を向上させることができる。

【0021】

〔１１〕本開示の他の一態様に係る半導体パッケージは、〔１〕から〔９〕のいずれかの半導体装置と、前記半導体装置の少なくとも上面及び側面を封止する樹脂と、を含む。この場合、樹脂封止された半導体パッケージの耐湿性を向上させることができる。

【0022】

〔１２〕本開示の他の一態様に係る半導体装置の製造方法は、半導体基板の上に半導体素子を形成する工程と、前記半導体素子を覆い、前記半導体基板の上面の第１領域に接する第１部分を有する第１絶縁膜を形成する工程と、前記第１絶縁膜の上に第２絶縁膜を形成する工程と、前記第２絶縁膜の上に第３絶縁膜を形成する工程と、を有し、前記第１絶縁膜及び前記第３絶縁膜は、前記第２絶縁膜よりも水分を透過させにくく、前記第２絶縁膜の誘電率は、前記第１絶縁膜及び前記第３絶縁膜の誘電率よりも低く、前記第３絶縁膜は、前記第１部分の上面及び側面と、前記半導体基板の前記上面の前記第１領域よりも前記半導体素子から離れた第２領域とに接する第２部分を有するように形成される。

【0023】

第１絶縁膜が第３絶縁膜の第２部分の上面及び側面と、半導体基板の第２領域とに接するため、第１絶縁膜及び第３絶縁膜と半導体基板との密着性が向上する。その結果、半導体基板に反りが発生しても、半導体基板から第１絶縁膜及び第３絶縁膜がはがれにくくなる。このため、半導体装置の耐湿性を高めることができ、信頼性を向上することができる。また、第１絶縁膜及び第３絶縁膜よりも誘電率が低い第２絶縁膜を形成するため、第２絶縁膜を間に挟むように配線層を設けることで、配線層の間の寄生容量の増加を抑制できる。

【0024】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0025】

（第１実施形態）
本開示の実施形態は、窒化物半導体を用いた高電子移動度トランジスタ（ｈｉｇｈｅｌｅｃｔｒｏｎｍｏｂｉｌｉｔｙｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0026】

第１実施形態に係る半導体装置１００は、例えば、モノリシックマイクロ波集積回路（ＭｏｎｏｌｉｔｈｉｃＭｉｃｒｏｗａｖｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：ＭＭＩＣ）である。半導体装置１００は、半導体基板１０と、その上に形成された半導体素子、例えばＨＥＭＴ１１０と、キャパシタ１２０と、を有する。半導体素子は、抵抗及びインダクタであってもよい。

【0027】

半導体基板１０は、基板１０２と、その上に形成された半導体層１０１とからなる。基板１０２は、窒化ガリウム（ＧａＮ）系半導体の成長用基板である。基板１０２は、例えば、シリコンカーバイト（ＳｉＣ）基板である。基板１０２の厚さは、例えば７５μｍ～１５０μｍの範囲内であり、一例では１００μｍである。半導体層１０１は、ＧａＮ系の窒化物半導体層を含む。窒化物半導体層の厚さは、例えば０．５μｍ～３．０μｍの範囲内であり、一例では１．０μｍである。なお、半導体層１０１として、ひ化ガリウム（ＧａＡｓ）系の半導体層を用いてもよい。

【0028】

ここで、第１実施形態に係る半導体装置における半導体基板１０の拡大図を、図２を用いて説明する。

【0029】

図２に示されるように、半導体基板１０は、基板１０２と、ＧａＮ系の半導体層１０１を有する。ＧａＮ系の半導体層１０１は、例えば有機金属気相成長法（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）を用いて、基板１０２上にエピタキシャル成長される。半導体層１０１は、バッファ層１６１と、チャネル層１６２と、電子供給層１６３とを有する。

【0030】

バッファ層１６１は、基板１０２上にエピタキシャル成長したＧａＮ層である。バッファ層１６１の厚さは、例えば３００ｎｍ～１０００ｎｍの範囲内であり、一例では５００ｎｍの厚さである。

【0031】

チャネル層１６２は、バッファ層１６１上にエピタキシャル成長したＧａＮ層である。チャネル層１６２の厚さは、５ｎｍ～１５ｎｍの範囲内であり、一例では１０ｎｍの厚さである。

【0032】

電子供給層１６３は、チャネル層１６２上にエピタキシャル成長した窒化アルミニウムガリウム（ＡｌＧａＮ）層である。電子供給層１６３の厚さは、２０ｎｍ～４０ｎｍの範囲内であり、一例では３０ｎｍの厚さである。

【0033】

ＨＥＭＴ１１０は、半導体層１０１上に形成されたソース電極１１１と、ドレイン電極１１２と、ゲート電極１１３と、を有する。ＨＥＭＴ１１０では、絶縁膜１１４に複数の開口が形成され、それぞれの開口の内側に、ソース電極１１１、ゲート電極１１３及びドレイン電極１１２が形成されている。絶縁膜１１４としては、例えば、窒化シリコン（ＳｉＮ）膜が用いられる。絶縁膜１１４の厚さは、例えば、１００ｎｍである。ＨＥＭＴ１１０は、さらに、ソース電極１１１、ゲート電極１１３及びドレイン電極１１２並びに絶縁膜１１４を覆う絶縁膜１２１を有する。絶縁膜１２１としては、一例として、ＳｉＮ膜が用いられる。絶縁膜１２１の厚さは、例えば１００ｎｍである。

【0034】

ソース電極１１１及びドレイン電極１１２は、それぞれオーミック金属層からなる。オーミック金属層は、例えば、チタン（Ｔｉ）層もしくはタンタル（Ｔａ）層とアルミニウム（Ａｌ）層との積層構造が熱処理により合金化されてなる。Ｔｉ層もしくはＴａ層の厚さは、例えば５０ｎｍ～２０ｎｍの範囲内であり、一例では１０ｎｍである。Ａｌ層の厚さは、例えば５０ｎｍ～１０００ｎｍの範囲内であり、一例では５００ｎｍである。

【0035】

ゲート電極１１３は、半導体層１０１の上に設けられる。ゲート電極１１３は、ソース電極１１１及びドレイン電極１１２との間に配置される。ゲート電極１１３は、例えばニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、及び金（Ａｕ）層の積層構造からなる。Ｎｉ層の厚さは、例えば１００ｎｍであり、Ｐｄ層の厚さは、例えば５０ｎｍであり、Ａｕ層の厚さは、例えば５００ｎｍである。Ｎｉ層は、半導体層１０１とショットキー接続をなす。

【0036】

キャパシタ１２０は、絶縁膜１２１上にこの順番に形成された下部電極１２２と、誘電体膜１２３と、上部電極１２４と、を有する。下部電極１２２及び上部電極１２４は、例えば、それぞれ、Ｔｉ層とＡｕ層とを積層した金属層からなる。下部電極１２２の幅は、例えば１６０μｍで、上部電極１２４の幅は、例えば、１５０μｍである。Ｔｉ層の厚さは１０ｎｍ～３００ｎｍの範囲内であり、一例では１００ｎｍである。Ａｕ層の厚さは、１００ｎｍ～２０００ｎｍの範囲内であり、一例では１０００ｎｍである。誘電体膜１２３は、例えばＳｉＮ膜または酸化シリコン（ＳｉＯ）膜からなる。誘電体膜１２３の厚さは、１００ｎｍ～４００ｎｍの範囲内であり、一例では、２００ｎｍである。

【0037】

半導体装置１００は、第１配線層１３１と、第２配線層１３２と、を有する。第２配線層１３２は、第１配線層１３１を介してソース電極１１１及び上部電極１２４と電気的に接続される。なお、ソース電極１１１及びゲート電極１１３も、図示されていないが、それぞれ第１配線層１３１及び第２配線層１３２に接続されている。また、半導体装置１００は、第３配線層１３３と、第４配線層１３４と、開口１０９とを有する。第１配線層１３１、第２配線層１３２、第３配線層１３３及び第４配線層１３４は、チタンタングステン（ＴｉＷ）層と、Ａｕ層とからなる。ＴｉＷ層の厚さは、例えば１００ｎｍであり、Ａｕ層の厚さは、２．０μｍである。

【0038】

半導体装置１００は、第６絶縁膜１５１と、第７絶縁膜１４１と、第８絶縁膜１５２と、第５絶縁膜１４２と、第４絶縁膜１５３と、第１絶縁膜１４３と、第２絶縁膜１５４と、第３絶縁膜１４４と、第９絶縁膜１５５と、を有する。

【0039】

第７絶縁膜１４１は、第１配線層１３１と、第６絶縁膜１５１の上面及び側面とを覆う。第８絶縁膜１５２は、第７絶縁膜１４１の上面及び側面を覆う。第５絶縁膜１４２は、第２配線層１３２と、第８絶縁膜１５２の上面及び側面とを覆う。第４絶縁膜１５３は、第５絶縁膜１４２の上面及び側面を覆う。

【0040】

第１絶縁膜１４３は、第３配線層１３３と、第４絶縁膜１５３の上面及び側面とを覆う。第２絶縁膜１５４は、第１絶縁膜１４３の上面及び側面を覆う。第３絶縁膜１４４は、第４配線層１３４と、第２絶縁膜１５４の上面及び側面とを覆う。第９絶縁膜１５５は、第３絶縁膜１４４の上面及び側面を覆う。

【0041】

第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４は、それぞれ第１配線層１３１、第２配線層１３２、第３配線層１３３及び第４配線層１３４を水分の侵入から保護する。

【0042】

このように、第６絶縁膜１５１、第８絶縁膜１５２、第４絶縁膜１５３、第２絶縁膜１５４及び第９絶縁膜１５５と、第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４とは、積層される。さらに第６絶縁膜１５１、第８絶縁膜１５２、第４絶縁膜１５３、第２絶縁膜１５４及び第９絶縁膜１５５と、第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４とは、ＨＥＭＴ１１０及びキャパシタ１２０の上部及び側面を覆う。また、半導体装置１００は、端部１５０を有する。端部１５０は、半導体基板１０の上面に垂直な平面視で、ＨＥＭＴ１１０及びキャパシタ１２０等のすべての半導体素子を包囲する部分である。端部１５０は、例えば半導体基板１０の外縁から半導体基板１０の中心に向かって一定の距離の範囲内にある。

【0043】

第６絶縁膜１５１、第８絶縁膜１５２、第４絶縁膜１５３、第２絶縁膜１５４及び第９絶縁膜１５５は、例えば、それぞれポリイミド膜である。ポリイミド膜は、第１配線層１３１から第４配線層１３４の各配線層間に層間絶縁膜として用いられる。ポリイミド膜の誘電率は比較的低いため、配線層間の寄生容量の上昇を抑えることができる。例えば、ポリイミドから形成された第８絶縁膜１５２が用いられることで、第１配線層１３１と第２配線層１３２との間の寄生容量を低く抑えることができる。ポリイミドから形成された第４絶縁膜１５３が用いられることで、第２配線層１３２と第３配線層１３３との間の寄生容量を低く抑えることができる。また、ポリイミドから形成された第２絶縁膜１５４が用いられることで、第３配線層１３３と第４配線層１３４との間の寄生容量を低く抑えることができる。第６絶縁膜１５１、第８絶縁膜１５２、第４絶縁膜１５３、第２絶縁膜１５４及び第９絶縁膜１５５の厚さは、それぞれ１．０μｍ～５．０μｍの範囲内であり、一例では２．０μｍである。

【0044】

第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４は、例えば、窒化シリコン（ＳｉＮ）膜である。第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４の厚さは、それぞれ５０ｎｍ～４００ｎｍの範囲であり、一例では、２００ｎｍである。なお、第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４として、酸化シリコン（ＳｉＯ）膜を用いてもよい。

【0045】

第１絶縁膜１４３、第３絶縁膜１４４、第５絶縁膜１４２及び第７絶縁膜１４１は、第６絶縁膜１５１、第８絶縁膜１５２、第４絶縁膜１５３、第２絶縁膜１５４及び第９絶縁膜１５５よりも水分を透過させにくい。また、第６絶縁膜１５１、第８絶縁膜１５２、第４絶縁膜１５３、第２絶縁膜１５４及び第９絶縁膜１５５の誘電率は、第１絶縁膜１４３、第３絶縁膜１４４、第５絶縁膜１４２及び第７絶縁膜１４１の誘電率よりも低い。

【0046】

第７絶縁膜１４１は、端部１５０において、第６絶縁膜１５１の側面に接する部分及び第４領域１７１の半導体層１０１に接する第４部分１８１を有する。第８絶縁膜１５２は、端部１５０において、第７絶縁膜１４１の第４部分１８１上面及び第７絶縁膜１４１の側面に接する。第８絶縁膜１５２は、端部１５０において、半導体層１０１には接しない。

【0047】

第５絶縁膜１４２は、端部１５０において、第８絶縁膜１５２の側面に接する部分及び第３領域１７２の半導体層１０１に接する第３部分１８２を有する。第４絶縁膜１５３は、端部１５０において、第５絶縁膜１４２の第３部分１８２上面及び第５絶縁膜１４２の側面に接している。第４絶縁膜１５３は、端部１５０において、半導体層１０１には接しない。

【0048】

第１絶縁膜１４３は、端部１５０において、第４絶縁膜１５３の側面に接する部分及び第１領域１７３の半導体層１０１に接する第１部分１８３を有する。第２絶縁膜１５４は、端部１５０において、第１絶縁膜１４３の第１部分１８３上面及び第１絶縁膜１４３の側面に接している。さらに、第１部分１８３は、第２絶縁膜１５４の側面から外側に張り出している。ここで、外側とは、ＨＥＭＴ１１０及びキャパシタ１２０から見て、半導体基板１０の外縁に近い側を意味する。第２絶縁膜１５４は、端部１５０において、半導体層１０１には接しない。

【0049】

第３絶縁膜１４４は、端部１５０において、第２絶縁膜１５４の側面に接する部分及び第１絶縁膜１４３の第１部分１８３に接する部分並びに半導体層１０１の第２領域１７４に接する第２部分１８４を有する。第９絶縁膜１５５は、端部１５０において、第３絶縁膜１４４の第２部分１８４上面及び第３絶縁膜１４４の側面に接する。第９絶縁膜１５５は、端部１５０において、半導体層１０１には接しない。

【0050】

ここで、実施形態に係る半導体装置１００の製造方法について説明する。図３～図８は、実施形態に係る半導体装置１００の製造方法を示す断面図である。

【0051】

まず、図３に示すように、半導体基板１０を用意する。半導体基板１０は、基板１０２及び半導体層１０１を有する。半導体層１０１は、バッファ層１６１と、電子走行層として機能するチャネル層１６２と、電子供給層１６３とを有する。チャネル層１６２と電子供給層１６３との間には、格子定数の違いから歪みが生じる。この歪みによって、チャネル層１６２と電子供給層１６３とのチャネル層１６２側の界面に２次元電子ガス（２ＤＥＧ）が生じチャネル領域が形成される。半導体基板１０には、スクライブ領域１０３が設定されている。

【0052】

次に、ＨＥＭＴ１１０が形成される半導体層１０１の上に、絶縁膜１１４が形成される。絶縁膜１１４は、例えば、化学気相成長（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法により形成される。

【0053】

続いて、ソース電極１１１とドレイン電極１１２とに対応する箇所の絶縁膜１１４を、マスクを用いてエッチングし、それぞれに開口を形成する。このエッチングにより、それぞれの開口において半導体層１０１が露出する。露出された半導体層１０１上には、オーミック金属層が形成される。オーミック金属層を形成する工程は、一例として、露出した半導体層１０１上にＴｉ層と、Ａｌ層とを形成し、熱処理して合金化する工程を含む。Ｔｉ層及びＡｌ層は、例えば、真空蒸着法によって形成される。形成されたオーミック金属層は、それぞれソース電極１１１とドレイン電極１１２となる。

【0054】

続いて、ソース電極１１１とドレイン電極１１２との間の絶縁膜１１４を一部エッチングし、開口を形成する。このエッチングにより、開口の底部において半導体層１０１が露出する。この露出した半導体層１０１の上にゲート電極１１３が形成される。ゲート電極１１３は、例えば、半導体層１０１上に形成されたＮｉ層と、このＮｉ層上に形成されたＡｕ層とからなる。

【0055】

次に、キャパシタ１２０を形成するために、ＣＶＤ法によって全面に絶縁膜１２１が形成される。絶縁膜１２１は、ソース電極１１１と、ドレイン電極１１２と、ゲート電極１１３と、絶縁膜１１４との上、及び半導体層１０１の全面を覆う。絶縁膜１２１は、例えば、ＳｉＮ膜である。

【0056】

続いて、下部電極１２２を形成するためにＴｉ層とＡｕ層とからなる金属層が絶縁膜１２１の全面に形成される。この金属層をキャパシタ１２０の下部電極１２２となる部分を残してエッチングし、下部電極１２２が形成される。続いて、下部電極１２２の全面に誘電体膜１２３がＣＶＤ法により形成される。その後、不要な部分の誘電体膜１２３をエッチングしてキャパシタ１２０の誘電体膜１２３が形成される。

【0057】

続いて、誘電体膜１２３の全面に金属層が形成される。この金属層には、下部電極１２２で用いたＴｉ層とＡｕ層とからなる金属層を用いてもよい。この金属層は下部電極１２２に対向し、設計された容量値を確保するのに必要な面積部分を残してエッチングされ、上部電極１２４が形成される。

【0058】

続いて、図４に示すように、第６絶縁膜１５１と、第１配線層１３１と、第７絶縁膜１４１とが形成される。第６絶縁膜１５１は、例えば、スピンコート法によって、全面に形成される。第６絶縁膜１５１は、上部電極１２４と、誘電体膜１２３と、絶縁膜１２１とを覆う。

【0059】

続いて、絶縁膜１２１と共に第６絶縁膜１５１をエッチングし、端部１５０において、半導体層１０１の表面を露出させる。このエッチングでは、併せて、ドレイン電極１１２及び上部電極１２４の表面が露出する。

【0060】

その後、全面に第１配線層１３１が形成される。この第１配線層１３１は、ドレイン電極１１２及び上部電極１２４並びにその他配線等に使用する部分を除いて、エッチングされる。このエッチングにより、ドレイン電極１１２と接続する第１配線層１３１と、上部電極１２４と接続する第１配線層１３１とが形成される。続いて、第７絶縁膜１４１がＣＶＤ法により全面に形成される。第７絶縁膜１４１は、第１配線層１３１と、第６絶縁膜１５１と、端部１５０の半導体層１０１と、を覆う。

【0061】

続いて、図５に示すように、第８絶縁膜１５２と、第２配線層１３２と、第５絶縁膜１４２とが形成される。第８絶縁膜１５２は、例えば、スピンコート法によって、第７絶縁膜１４１の表面に形成される。

【0062】

続いて、第８絶縁膜１５２と共に第７絶縁膜１４１をエッチングする。このエッチングにより、端部１５０における、第４領域１７１の上方に、第７絶縁膜１４１の第４部分１８１が形成され、第４部分１８１の上方に第８絶縁膜１５２が残る。その一方で、端部１５０における、第４領域１７１の外側においては、半導体層１０１の表面が露出する。また、このエッチングでは、併せて、第１配線層１３１の表面が露出される。

【0063】

その後、全面に第２配線層１３２が形成される。第２配線層１３２は、第１配線層１３１と接続される部分及びその他配線等に使用する部分を除いてエッチングされる。続いて、全面に第５絶縁膜１４２がＣＶＤ法により形成される。第５絶縁膜１４２は、第２配線層１３２と、第８絶縁膜１５２と、半導体層１０１の第４領域１７１よりもスクライブ領域１０３に近い部分と、を覆う。

【0064】

続いて、図６に示すように、第４絶縁膜１５３と、第３配線層１３３と、第１絶縁膜１４３とが形成される。第４絶縁膜１５３は、例えば、スピンコート法によって、第５絶縁膜１４２の表面に形成される。

【0065】

続いて、第４絶縁膜１５３と共に第５絶縁膜１４２をエッチングする。このエッチングにより、端部１５０において、第３領域１７２の上方に第５絶縁膜１４２の第３部分１８２が形成され、第３部分１８２の上方に第４絶縁膜１５３が残る。このとき、端部１５０における、第３領域１７２の外側にて、半導体層１０１の表面が露出する。また、このエッチングでは、必要に応じて第２配線層１３２の表面が露出される。

【0066】

なお、第３領域１７２は、第４領域１７１のスクライブ領域１０３のある方の外側であって、第４領域１７１に接する領域である。また、第５絶縁膜１４２は、第４領域１７１のスクライブ領域１０３のある方の端部に露出している第７絶縁膜１４１と接する。

【0067】

その後、全面に第３配線層１３３が形成される。第３配線層１３３は、露出した第２配線層１３２の表面と接続する部分及びその他配線等に使用する部分を除いて、エッチングされる。続いて、全面に第１絶縁膜１４３が形成される。第１絶縁膜１４３は、第３配線層１３３と、第４絶縁膜１５３と、第３領域１７２のスクライブ領域１０３のある方の外側の半導体層１０１の表面と、を覆う。

【0068】

続いて、図７に示すように、第２絶縁膜１５４と、第４配線層１３４と、第３絶縁膜１４４とが形成される。第２絶縁膜１５４は、例えばスピンコート法によって、第１絶縁膜１４３の表面に形成される。

【0069】

続いて、第２絶縁膜１５４と共に第１絶縁膜１４３をエッチングする。このエッチングにより、端部１５０における、第１領域１７３の上方に第１絶縁膜１４３の第１部分１８３が形成され、第１部分１８３の上方に第２絶縁膜１５４が残る。このとき、端部１５０における、第１領域１７３の外側においては、半導体層１０１の表面が露出する。また、このエッチングでは、必要に応じて第３配線層１３３の表面が露出される。

【0070】

その後、第１部分１８３を残して第２絶縁膜１５４のみを選択的にエッチングする。このエッチングにより第２絶縁膜１５４の側壁は、第１領域１７３の端部からスクライブ領域１０３から見て内側（スクライブ領域１０３から離れて行く方）に後退する。この結果、第１部分１８３の一部は、第２絶縁膜１５４の側壁からスクライブ領域１０３のある側に張り出す。

【0071】

この工程では、第１段階として、第２絶縁膜１５４と第１絶縁膜１４３とが第１マスクを用いてエッチングされる。その後、第２段階として、第２絶縁膜１５４のみが第１マスクとは別の第２マスクを用いてエッチングされる。すなわち、この工程では２段階のエッチングを行っている。第２マスクは、第１マスクに比べて、マスクする領域が内側（スクライブ領域１０３から離れて行く側）に後退している。この後退しているマスク領域により、第１部分１８３の一部であって、第２絶縁膜１５４の側壁からスクライブ領域１０３のある側に張り出す部分が形成される。

【0072】

なお、第１領域１７３は、第３領域１７２のスクライブ領域１０３のある方の外側であって、第３領域１７２に接する領域である。また、第１絶縁膜１４３は、第３領域１７２の端部に露出している第５絶縁膜１４２と接する。

【0073】

その後、全面に第４配線層１３４が形成される。第４配線層１３４は、第３配線層１３３と接続する部分及びその他配線等に使用する部分を除いてエッチングされる。

【0074】

続いて、全面に第３絶縁膜１４４がＣＶＤ法により形成される。第３絶縁膜１４４は、第４配線層１３４と、第２絶縁膜１５４と、半導体層１０１の第１領域１７３の外側と、を覆う。このとき、第３絶縁膜１４４は、第１部分１８３の第２絶縁膜１５４の側面から張り出した部分の上面及び側面と接する。さらに、第３絶縁膜１４４は、第１領域１７３のスクライブ領域１０３の方の外側の半導体層１０１と接する。

【0075】

続いて、図８に示すように、第９絶縁膜１５５が形成される。第９絶縁膜１５５は、例えばスピンコート法によって、第３絶縁膜１４４の表面に形成される。続いて、第９絶縁膜１５５と共に第３絶縁膜１４４をエッチングする。このエッチングにより、端部１５０において、第２領域１７４の上方に第３絶縁膜１４４の第２部分１８４及び第９絶縁膜１５５が残る。このとき第２領域１７４のスクライブ領域１０３の方の外側においては、半導体層１０１の表面が露出する。

【0076】

このエッチングでは、併せて、第４配線層１３４に対応する開口１０９が形成される。開口１０９は、第４配線層１３４を半導体装置１００の外部と電気的に接続するためのパッドとなる。パッドは、一例としてボンディングワイヤと接続されるボンディングパッドである。なお、第３絶縁膜１４４の第３部分１８２の端部の表面は、第９絶縁膜１５５から露出する。

【0077】

ここまで説明してきた図３～図８の製造工程は、半導体ウエハの状態で実施される。そのため、図８の工程が終了した後、以下に示すように切断されて個々の半導体装置１００、いわゆるチップ、に分割される。

【0078】

図９に示すように、半導体層１０１及び基板１０２からなる半導体ウエハ２０上には、スクライブ領域１０３が設定されている。スクライブ領域１０３は、ダイシングブレード１０４により切断される領域である。

【0079】

スクライブ領域１０３と第２絶縁膜１５４との間には、隙間が形成されている。スクライブ領域１０３と隙間とを合わせた幅は、ダイシングブレード１０４の幅よりも十分に広い幅に形成されている。一例として、ダイシングブレード１０４の幅は５０μｍ、スクライブ領域と隙間とを合わせた幅は、１００μｍである。隙間が設けられている理由は、ダイシングブレード１０４の目詰まりを防止するためである。この目詰まりは、ダイシングブレード１０４が、第２絶縁膜１５４を切断することによって起こる。

【0080】

また、第３絶縁膜１４４及び第９絶縁膜１５５にダイシングブレード１０４が接触したときに、これらの膜に入るヒビ、いわゆるクラック（ｃｒａｃｋ）、または欠け、いわゆるチッピング（ｃｈｉｐｐｉｎｇ）、を防止するためでもある。さらに、切断時の衝撃によって、第３絶縁膜１４４が半導体層１０１からはがれてしまうことも防止できる。

【0081】

スクライブ領域１０３をダイシングブレード１０４にて切断することにより、半導体ウエハ２０から、個片化された複数の半導体装置１００が得られる。

【0082】

このようにして、第１実施形態に係る半導体装置１００を製造することができる。

【0083】

本実施形態では、第１部分１８３の第２絶縁膜１５４から張り出した部分の上面及び側面に第３絶縁膜１４４が接している。さらに、第３絶縁膜１４４の第２部分１８４は、半導体層１０１の第２領域１７４に接している。そのため、第１絶縁膜１４３及び第３絶縁膜１４４と、半導体層１０１と、の密着性が向上し、はがれに強くなる。したがって、半導体装置１００の耐湿性を向上させることができる。

【0084】

さらに、窒化シリコン又は酸化シリコンを含む複数の絶縁膜（無機膜）のうちで、ＨＥＭＴ１１０及びキャパシタ１２０から最も離れた第３絶縁膜１４４により強固な密着性が得られる。このため、水分が半導体装置１００に特に侵入しにくい。従って、優れた耐湿性が得られる。

【0085】

上述の第１実施形態において、最も外側の第３絶縁膜１４４が第１部分１８３の第２絶縁膜１５４から張り出した部分の上面及び側面と接すると共に半導体層１０１に接する構成の半導体装置について説明した。しかしながら、この構成に限らず、以下のような構成とすることもできる。例えば、第５絶縁膜１４２が第４部分１８１の第８絶縁膜１５２から張り出した部分の上面と側面に接すると共に半導体層１０１に接する構成であってもよい。また、第１絶縁膜１４３が第３部分１８２の第４絶縁膜１５３から張り出した部分の上面と側面に接すると共に半導体層１０１に接する構成であってもよい。

【0086】

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態はＨＥＭＴを含む半導体装置に関する。図１０は、第２実施形態に係る半導体装置を示す断面図である。

【0087】

第２実施形態に係る半導体装置２００は、例えば、ＭＭＩＣである。半導体装置２００は、第１０絶縁膜１４５が第３絶縁膜１４４を覆っている点で第１実施形態と異なる。

【0088】

第１０絶縁膜１４５は、開口１０９の側壁及び第９絶縁膜１５５の表面を覆って形成される。第１０絶縁膜１４５は、一例としてＳｉＮ膜又はＳｉＯ膜からなる。第１０絶縁膜１４５は、第２領域１７４の上方において第３絶縁膜１４４の第２部分１８４に接する共に、半導体層１０１の第５領域１７５に接する。

【0089】

本実施形態の製造方法において、図３～図６までの製造工程は第１実施形態と同じである。以下、図６に続く製造工程を、図１１を用いて説明し、図１１に続く工程を、図１２を用いて説明する。

【0090】

図１１に示すように、第２絶縁膜１５４と、第４配線層１３４と、第３絶縁膜１４４とが形成される。第２絶縁膜１５４は、例えばスピンコート法によって、第１絶縁膜１４３の表面に形成される。

【0091】

【0092】

【0093】

続いて、図１２に示すように、第９絶縁膜１５５及び第１０絶縁膜１４５が形成される。第９絶縁膜１５５は、例えばスピンコート法によって、第３絶縁膜１４４の表面に形成される。

【0094】

続いて、第９絶縁膜１５５と共に第３絶縁膜１４４をエッチングする。このエッチングにより、端部１５０における、第２領域１７４の上方に第３絶縁膜１４４の第２部分１８４が形成され、第２部分１８４の上方に第９絶縁膜１５５が残る。このとき、端部１５０における、第２領域１７４の外側においては、半導体層１０１の表面が露出する。また、このエッチングでは、第４配線層１３４の表面が露出する開口１０９を形成する。

【0095】

その後、第２部分１８４を残して第９絶縁膜１５５のみを選択的にエッチングする。このエッチングにより第９絶縁膜１５５の側壁は、第２領域１７４の端部からスクライブ領域１０３から見て内側（スクライブ領域１０３から離れて行く方）に後退する。この結果、第２部分１８４の一部は、第９絶縁膜１５５の側壁からスクライブ領域１０３のある側に張り出す。

【0096】

この工程では、第１段階として、第９絶縁膜１５５と第３絶縁膜１４４とが第３マスクを用いてエッチングされる。その後、第２段階として、第９絶縁膜１５５のみが第３マスクとは別の第４マスクを用いてエッチングされる。

【0097】

なお、第２領域１７４は、第１領域１７３のスクライブ領域１０３のある方の外側であって、第１領域１７３に接する領域である。また、第３絶縁膜１４４は、第１領域１７３の端部に露出している第１絶縁膜１４３と接する。

【0098】

続いて、全面に第１０絶縁膜１４５がＣＶＤ法により形成される。第１０絶縁膜１４５は、第４配線層１３４と、第９絶縁膜１５５と、半導体層１０１の第２領域１７４の外側とを覆う。このとき、第１０絶縁膜１４５は、第２部分１８４の第９絶縁膜１５５の側面から張り出した部分の上面及び側面と接する。さらに、第１０絶縁膜１４５は、第２領域１７４のスクライブ領域１０３の方の外側の半導体層１０１と接する。

【0099】

続いて、第１０絶縁膜１４５をエッチングして、第５領域１７５の上方に第１０絶縁膜１４５の第５部分１８５を残す。このとき、第５領域１７５よりもスクライブ領域１０３に近い位置においては、半導体層１０１の表面が露出する。このエッチングでは、併せて、開口１０９において第４配線層１３４の表面が露出し、開口１０９の側壁に第１０絶縁膜１４５が残る。

【0100】

最後に、第１実施形態と同様に、スクライブ領域１０３をダイシングブレード１０４にて切断することにより、個片化された複数の半導体装置２００が得られる。

【0101】

このようにして、第２実施形態に係る半導体装置２００を製造することができる。

【0102】

本実施形態では、第１０絶縁膜１４５が、第３絶縁膜１４４の第２部分１８４の第９絶縁膜１５５から張り出した部分の上面及び側面に接すると共に半導体層１０１に接する。そのため、第１実施形態と同様に、第３絶縁膜１４４及び第１０絶縁膜１４５のはがれを抑制できる。さらに、水分を透過させにくい膜が増えることによって、半導体装置２００への水分の侵入を更に抑制できる。

【0103】

したがって、第２実施形態では、第１実施形態よりも、半導体装置２００の耐湿性を向上させることができる。

【0104】

また、開口１０９の側壁を覆う膜を第１０絶縁膜１４５として使用しているため、工程が増えない。

【0105】

（第３実施形態）
次に、第３実施形態について説明する。第３実施形態はＨＥＭＴを含む半導体装置に関する。図１３は、第３実施形態に係る半導体装置を示す断面図である。

【0106】

第３実施形態に係る半導体装置３００は、例えば、ＭＭＩＣである。半導体装置３００は、第１絶縁膜１４３が第３領域１７２上で第５絶縁膜１４２の第３部分１８２の上面及び側面に接している点で第１実施形態と異なる。

【0107】

具体的には、第１絶縁膜１４３は、第３部分１８２の第４絶縁膜１５３から半導体基板１０の外縁に向かって張り出した部分の上面及び側面に接する部分と、半導体層１０１の第１領域１７３に接する第１部分１８３とを有する。

【0108】

本実施形態の製造方法は、図３～図５に示される工程において第１実施形態と同じである。以下、図５に続く製造工程を、図１４を用いて説明し、図１４に続く工程を、図１５を用いて説明し、図１５に続く工程を、図１６を用いて説明する。

【0109】

図１４に示すように、第４絶縁膜１５３と、第３配線層１３３と、第１絶縁膜１４３とが形成される。第４絶縁膜１５３は、例えばスピンコート法によって、第５絶縁膜１４２の表面に形成される。

【0110】

続いて、第４絶縁膜１５３と共に第５絶縁膜１４２をエッチングする。このエッチングにより、端部１５０における、第３領域１７２の上方に第５絶縁膜１４２の第３部分１８２が形成され、第３部分１８２の上方に第４絶縁膜１５３が残る。このとき、端部１５０における、第３領域１７２の外側においては、半導体層１０１の表面が露出する。このエッチングでは、必要に応じて第２配線層１３２の表面が露出される。

【0111】

その後、第３部分１８２を残して第４絶縁膜１５３のみを選択的にエッチングする。このエッチングにより第４絶縁膜１５３の側壁は、第３領域１７２の端部からスクライブ領域１０３から見て内側（スクライブ領域１０３から離れて行く方）に後退する。この結果、第３部分１８２の一部は、第４絶縁膜１５３の側壁からスクライブ領域１０３のある側に張り出す。

【0112】

この工程では、第１段階として、第４絶縁膜１５３と第５絶縁膜１４２とが第５マスクを用いてエッチングされる。その後、第２段階として、第４絶縁膜１５３のみが第５マスクとは別の第６マスクを用いてエッチングされる。

【0113】

その後、全面に第３配線層１３３が形成される。第３配線層１３３は、第２配線層１３２と接続する部分及びその他配線等に使用する部分を除いてエッチングされる。

【0114】

続いて、全面に第１絶縁膜１４３がＣＶＤ法により形成される。第１絶縁膜１４３は、第３配線層１３３と、第４絶縁膜１５３と、半導体層１０１の第３領域１７２の外側と、を覆う。このとき、第１絶縁膜１４３は、第３部分１８２の第４絶縁膜１５３の側面から張り出した部分の上面及び側面と接すると共に、第３領域１７２よりもスクライブ領域１０３に近い位置で半導体層１０１の表面と接する。

【0115】

続いて、図１５に示すように第２絶縁膜１５４と、第４配線層１３４と、第３絶縁膜１４４とが形成される。第２絶縁膜１５４は、例えばスピンコート法によって、第１絶縁膜１４３の表面に形成される。

【0116】

続いて、第２絶縁膜１５４と共に第１絶縁膜１４３をエッチングする。このエッチングにより、端部１５０における、第１領域１７３の上方に第１絶縁膜１４３の第１部分１８３が形成され、第１部分１８３の上方に第２絶縁膜１５４が残る。このとき、端部１５０における、第１領域１７３の外側においては、半導体層１０１の表面が露出する。このエッチングでは、必要に応じて第３配線層１３３の表面を露出させる。

【0117】

【0118】

この工程では、第１段階として、第２絶縁膜１５４と第１絶縁膜１４３とが第７マスクを用いてエッチングされる。その後、第２段階として、第２絶縁膜１５４のみが第７マスクとは別の第８マスクを用いてエッチングされる。

【0119】

その後、全面に第４配線層１３４が形成される。第４配線層１３４は、第３配線層１３３と接続する部分及びその他配線等に使用する部分を除いてエッチングされる。続いて、全面に第３絶縁膜１４４がＣＶＤ法により形成される。第３絶縁膜１４４は、第４配線層１３４と、第２絶縁膜１５４と、半導体層１０１の第１領域１７３よりもスクライブ領域１０３に近い部分と、を覆う。このとき、第３絶縁膜１４４は、第１部分１８３の第２絶縁膜１５４の側面から張り出した部分の上面及び側面と接すると共に、第１領域１７３の外側の半導体層１０１の表面と接する。

【0120】

続いて、図１６に示すように、第９絶縁膜１５５が形成される。具体的には、第９絶縁膜１５５が、例えばスピンコート法によって第３絶縁膜１４４の表面に形成される。

【0121】

続いて、第９絶縁膜１５５と共に第３絶縁膜１４４をエッチングする。このエッチングにより、端部１５０における、第２領域１７４の上方に第３絶縁膜１４４の第２部分１８４が形成され、第２部分１８４の上方に第９絶縁膜１５５が残る。このとき、端部１５０における、第２領域１７４の外側においては、半導体層１０１が露出する。また、このエッチングでは、併せて、第４配線層１３４の表面が露出する開口１０９を形成する。

【0122】

最後に、他の実施形態と同様に、スクライブ領域１０３をダイシングブレード１０４にて切断することにより、個片化された複数の半導体装置３００が得られる。

【0123】

このようにして、第３実施形態に係る半導体装置３００を製造することができる。

【0124】

本実施形態では、端部１５０において、第１絶縁膜１４３が、第３部分１８２の第４絶縁膜１５３から張り出した部分の上面及び側面に接すると共に半導体層１０１に接する。従って、第１絶縁膜１４３を半導体基板１０からより一層剥離しにくくできる。このため、水分の侵入にさらに強くなり、さらに半導体装置３００の耐湿性を向上させることができる。

【0125】

本実施形態において、さらに第５絶縁膜１４２が第４部分１８１の上面と側面に接すると共に半導体層１０１に接してもよい。この場合、第５絶縁膜１４２も半導体基板１０からより一層剥離しにくくできる。従って、さらに半導体装置３００の耐湿性を向上させることができる。

【0126】

（第４実施形態）
次に、第４実施形態について説明する。第４実施形態はＨＥＭＴを含む半導体装置に関する。図１７は、第４実施形態に係る半導体装置を示す断面図である。

【0127】

第４実施形態に係る半導体装置４００は、例えば、ＭＭＩＣである。半導体装置４００は、端部１５０において、半導体層１０１がエッチングされ、高さの異なる平面が複数形成されている点で、第１実施形態と異なる。第４領域１７１と、第３領域１７２と、第１領域１７３と、第２領域１７４とは、この順番で半導体層１０１が薄くなるように形成されている。そのため、第４領域１７１、第３領域１７２、第１領域１７３及び第２領域１７４は、外側の領域がその内側の領域よりも低い平面を有する。

【0128】

ここで、第４実施形態に係る半導体装置における半導体基板１０の拡大図を、図１８を用いて説明する。

【0129】

図１８に示されるように、第４領域１７１、第３領域１７２、第１領域１７３及び第２領域１７４は、それぞれチャネル層１６２及び電子供給層１６３を超えてバッファ層１６１までエッチングされた平面を有する。第４領域１７１は、バッファ層１６１のエッチング前の表面よりも低い第４平面１４を有する。第３領域１７２は、第４平面１４よりも低い第３平面１３を有する。第１領域１７３は、第３平面１３よりも低い第１平面１１を有する。第２領域１７４は、第１平面１１よりも低い第２平面１２を有する。第２平面１２は、第１平面１１よりも半導体基板１０の下面１９に近い。なお、半導体層１０１をバッファ層１６１までエッチングしている理由は、ＨＥＭＴ１１０の特性に影響を及ぼさないためである。

【0130】

本実施形態の製造方法は、図３に示される工程において、第１実施形態と同じである。以下、図３に続く製造工程を、図１９を用いて説明し、図１９に続く工程を、図２０を用いて、説明する。同様に、図２０に続く工程を、図２１を用いて説明し、図２１に続く工程を、図２２を用いて説明し、図２２に続く工程を、図２３を用いて説明する。

【0131】

図１９に示すように、第６絶縁膜１５１と、第１配線層１３１と、第７絶縁膜１４１とが形成される。第６絶縁膜１５１は、例えばスピンコート法によって、全面に形成される。第６絶縁膜１５１は、上部電極１２４と、誘電体膜１２３と、絶縁膜１２１とを覆う。

【0132】

続いて、絶縁膜１２１と共に第６絶縁膜１５１をエッチングし、端部１５０において、半導体層１０１を露出させる。このとき、半導体層１０１はバッファ層１６１までエッチングされる。このエッチングにより、端部１５０のバッファ層１６１には、エッチング前の半導体層１０１の表面よりも低い第４平面１４が形成される。このエッチングでは、併せて、ドレイン電極１１２及び上部電極１２４の表面が露出される。

【0133】

【0134】

続いて、図２０に示すように、第８絶縁膜１５２と、第２配線層１３２と、第５絶縁膜１４２とが形成される。第８絶縁膜１５２は、例えばスピンコート法によって、第７絶縁膜１４１の表面に形成される。

【0135】

続いて、第８絶縁膜１５２と共に第７絶縁膜１４１をエッチングする。このエッチングにより、端部１５０における、第４領域１７１の上方に第７絶縁膜１４１の第４部分１８１が形成され、第４部分１８１の上方に第８絶縁膜１５２が残る。このとき、第４領域１７１の外側においては、バッファ層１６１がさらにエッチングされる。このエッチングによって、第４領域１７１の外側のバッファ層１６１には、第４領域１７１の第４平面１４よりも低い第３平面１３が形成される。このエッチングでは、併せて、第１配線層１３１の表面が露出される。

【0136】

【0137】

続いて、図２１に示すように、第４絶縁膜１５３と、第３配線層１３３と、第１絶縁膜１４３とが形成される。第４絶縁膜１５３は、例えばスピンコート法によって、第５絶縁膜１４２の表面に形成される。

【0138】

続いて、第４絶縁膜１５３と共に第５絶縁膜１４２をエッチングする。このエッチングにより、端部１５０において、第３領域１７２の上方に第５絶縁膜１４２の第３部分１８２が形成され、第３部分１８２の上方に第４絶縁膜１５３が残る。このとき、第３領域１７２の外側においては、バッファ層１６１がさらにエッチングされる。このエッチングによって、第３領域１７２の外側のバッファ層１６１には、第３領域１７２の第３平面１３よりも低い第１平面１１が形成される。このエッチングでは、必要に応じて第２配線層１３２の表面が露出される。

【0139】

その後、第３部分１８２を残して第４絶縁膜１５３のみを選択的にエッチングする。このエッチングにより、第４絶縁膜１５３の側壁は、第３領域１７２の端部からスクライブ領域１０３から見て内側（スクライブ領域１０３から離れて行く方）に後退する。この結果、第３部分１８２の一部は、第４絶縁膜１５３の側壁からスクライブ領域１０３のある側に張り出す。

【0140】

この工程では、第１段階として、第４絶縁膜１５３と第５絶縁膜１４２とが第９マスクを用いてエッチングされる。その後、第２段階として、第４絶縁膜１５３のみが第９マスクとは別の第１０マスクを用いてエッチングされる。

【0141】

その後、全面に第３配線層１３３が形成される。第３配線層１３３は、第２配線層１３２と接する部分及びその他配線等に使用する部分を除いてエッチングされる。続いて、全面に第１絶縁膜１４３がＣＶＤ法により形成される。第１絶縁膜１４３は、第３配線層と、第４絶縁膜１５３と、半導体層１０１の第３領域１７２よりもスクライブ領域１０３に近い部分と、を覆う。このとき、第１絶縁膜１４３は、第３部分１８２の第４絶縁膜１５３の側面から張り出した部分の上面及び側面と接すると共に、第３領域１７２の外側のバッファ層１６１の表面と接する。

【0142】

続いて、図２２に示すように、第２絶縁膜１５４と、第４配線層１３４と、第３絶縁膜１４４とが形成される。第２絶縁膜１５４は、例えばスピンコート法によって、第１絶縁膜１４３の表面に形成される。

【0143】

続いて、第２絶縁膜１５４と共に第１絶縁膜１４３をエッチングする。このエッチングにより、端部１５０における、第１領域１７３の上方に第１絶縁膜１４３の第１部分１８３が形成され、第１部分１８３の上方に第２絶縁膜１５４が残る。このとき、端部１５０における、第１領域１７３の外側においては、バッファ層１６１がさらにエッチングされる。このエッチングによって、第１領域１７３の外側のバッファ層１６１には、第１領域１７３の第１平面１１よりも低い第２平面１２が形成される。このエッチングでは、必要に応じて第３配線層１３３の表面が露出される。

【0144】

その後、第２絶縁膜１５４のみを選択的にエッチングする。このエッチングにより第２絶縁膜１５４の側壁は、第１領域１７３の端部からスクライブ領域１０３から見て内側（スクライブ領域１０３から離れて行く方）に後退する。この結果、第１部分１８３の一部は、第２絶縁膜１５４の側壁からスクライブ領域１０３のある側に張り出す。

【0145】

この工程では、第１段階として、第２絶縁膜１５４と第１絶縁膜１４３とが第１１マスクを用いてエッチングされる。その後、第２段階として、第２絶縁膜１５４のみが第１１マスクとは別の第１２マスクを用いてエッチングされる。

【0146】

【0147】

続いて、図２３に示すように、第９絶縁膜１５５が形成される。具体的には、第９絶縁膜１５５が、例えばスピンコート法によって、第３絶縁膜１４４の表面に形成される。

【0148】

続いて、第９絶縁膜１５５と共に第３絶縁膜１４４をエッチングする。このエッチングにより、端部１５０における、第２領域１７４の上方に第３絶縁膜１４４の第２部分１８４が形成され、第２部分１８４の上方に第９絶縁膜１５５が残る。このとき、端部１５０における、第２領域１７４の外側においては、第２領域１７４の平面と同じ平面を有するバッファ層１６１が露出する。

【0149】

このエッチングでは、併せて、第４配線層１３４に対応する開口１０９が形成される。なお、第３絶縁膜１４４の第２部分１８４の端部の側面は、第９絶縁膜１５５から露出する。

【0150】

最後に、他の実施形態と同様に、スクライブ領域１０３をダイシングブレード１０４にて切断することにより、個片化された複数の半導体装置４００が得られる。

【0151】

このようにして、第４実施形態に係る半導体装置４００を製造することができる。

【0152】

本実施形態では、半導体基板１０に、高さが異なる第４平面１４、第３平面１３、第１平面１１及び第２平面１２が形成されている。従って、半導体基板１０の上面には段差が存在する。このため、第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４は、半導体基板１０の上面だけでなく、段差に伴う壁面にも接触する。従って、第７絶縁膜１４１、第５絶縁膜１４２、第１絶縁膜１４３及び第３絶縁膜１４４の半導体基板１０との接触面積が大きく、より強固な密着性が得られる。このため、第４実施形態によれば、更に優れた耐湿性が得られる。

【0153】

さらに、第４平面１４、第３平面１３、第１平面１１及び第２平面１２の間には、段差があるため、半導体装置４００の外部から内部へ水分が侵入する距離が長くなる。水分の侵入する距離を長くすることによって、半導体装置４００の耐湿性を向上させることができる。

【0154】

（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は半導体パッケージに関する。図１７は、第５実施形態に係る半導体装置を示す断面図である。

【0155】

第５実施形態に係る半導体パッケージ５００は、第１実施形態に係る半導体装置１００と、ダイパッド１０５と、リード１０６と、ボンディングワイヤ１０７と、モールド樹脂１０８と、を有する。

【0156】

半導体装置１００は、接着剤、例えばダイアタッチフィルム又はダイアタッチペーストを用いて、ダイパッド１０５上に固定される。

【0157】

ボンディングワイヤ１０７は、第４配線層１３４により形成されたボンディングパッドとリード１０６とを電気的に接続する。リード１０６及びダイパッド１０５は、例えば金属である。

【0158】

モールド樹脂１０８は、半導体装置１００と、ボンディングワイヤ１０７と、ダイパッド１０５の裏面を除く部分と、リード１０６の一部を覆っている。モールド樹脂１０８は、例えば、プラスチック系のモールド樹脂である。

【0159】

ダイパッド１０５の裏面は半導体装置１００からの熱を放散するためモールド樹脂１０８から露出しているが、この裏面をモールド樹脂１０８で覆ってもよい。

【0160】

なお、本実施形態では、半導体装置１００として複数の半導体素子が１つのチップに形成されたものを用いて説明したが、これら半導体素子が複数の半導体装置に分けられたものであってもよい。この場合、複数の半導体装置がダイパッド１０５上に接着剤を介してそれぞれ固定される。

【0161】

また、本実施形態では、半導体装置１００を用いて説明したが、半導体装置２００、３００及び４００のいずれを用いてもよい。

【0162】

このように第５実施形態では、耐湿性を向上させた半導体装置１００、２００、３００及び４００を使用しているため、たとえ水分を通しやすいモールド樹脂を使用したとしても耐湿性の高い半導体パッケージを提供することができる。

【0163】

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

【符号の説明】

【0164】

１０：半導体基板
１１：第１平面
１２：第２平面
１３：第３平面
１４：第４平面
１９：下面
２０：半導体ウエハ
１００、２００、３００、４００：半導体装置
１０１：半導体層
１０２：基板
１０３：スクライブ領域
１０４：ダイシングブレード
１０５：ダイパッド
１０６：リード
１０７：ボンディングワイヤ
１０８：モールド樹脂
１０９：開口
１１０：高電子移動度トランジスタ
１１１：ソース電極
１１２：ドレイン電極
１１３：ゲート電極
１１４、１２１：絶縁膜
１２０：キャパシタ
１２２：下部電極
１２３：誘電体膜
１２４：上部電極
１３１：第１配線層
１３２：第２配線層
１３３：第３配線層
１３４：第４配線層
１４１：第７絶縁膜
１４２：第５絶縁膜
１４３：第１絶縁膜
１４４：第３絶縁膜
１４５：第１０絶縁膜
１５０：端部
１５１：第６絶縁膜
１５２：第８絶縁膜
１５３：第４絶縁膜
１５４：第２絶縁膜
１５５：第９絶縁膜
１６１：バッファ層
１６２：チャネル層
１６３：電子供給層
１７１：第４領域
１７２：第３領域
１７３：第１領域
１７４：第２領域
１７５：第５領域
１８１：第４部分
１８２：第３部分
１８３：第１部分
１８４：第２部分
１８５：第５部分
５００：半導体パッケージ

【図1】