知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023018381
(43)【公開日】2023-02-08
(54)【発明の名称】センサおよび校正用装置
(51)【国際特許分類】
G01R 33/07 20060101AFI20230201BHJP
G01R 33/02 20060101ALI20230201BHJP
G01R 35/00 20060101ALI20230201BHJP
G01R 31/28 20060101ALI20230201BHJP
H10N 52/00 20230101ALI20230201BHJP
H10N 50/10 20230101ALI20230201BHJP
【ＦＩ】
G01R33/07
G01R33/02 X
G01R35/00 M
G01R31/28 W
H01L43/06 A
H01L43/08 A
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021122463
(22)【出願日】2021-07-27
(71)【出願人】
【識別番号】000001236
【氏名又は名称】株式会社小松製作所
(74)【代理人】
【識別番号】110001634
【氏名又は名称】弁理士法人志賀国際特許事務所
(72)【発明者】
【氏名】影山 雅人
(72)【発明者】
【氏名】篠崎 裕毅
【テーマコード（参考）】
2G017
2G132
5F092
【Ｆターム（参考）】
2G017AA02
2G017AB09
2G017AD53
2G017BA05
2G017BA10
2G132AA12
2G132AK16
5F092AA20
5F092AB01
5F092AC02
5F092AC04
5F092DA03
(57)【要約】
【課題】高電圧を用いる回路と高電圧を印加したくない回路の電源を、簡単な構成で共通化することができるセンサおよび校正用装置を提供する。
【解決手段】センサは、電源端子と、前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、スイッチング素子と、所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフする。
【選択図】図１
【解決手段】センサは、電源端子と、前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、スイッチング素子と、所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフする。
【選択図】図１
【特許請求の範囲】
【請求項1】
電源端子と、
前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、
スイッチング素子と、
所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、
前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、
前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、
前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフする
センサ。
前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、
スイッチング素子と、
所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、
前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、
前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、
前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフする
センサ。
【請求項2】
前記第１回路は、センサ素子を含み、
前記センサ素子の出力信号を前記電圧範囲内に制限して前記センサ信号出力端子へ出力する出力制限回路をさらに備える
請求項１に記載のセンサ。
前記センサ素子の出力信号を前記電圧範囲内に制限して前記センサ信号出力端子へ出力する出力制限回路をさらに備える
請求項１に記載のセンサ。
【請求項3】
第２センサ信号出力端子をさらに備え、
前記高電圧動作回路が、不揮発性メモリであり、
前記第２回路が、第２センサ素子を含み、前記不揮発性メモリの記憶内容に基づいて前記第２センサ素子の出力信号を処理して、前記第２センサ信号出力端子へ出力する
請求項１または２に記載のセンサ。
前記高電圧動作回路が、不揮発性メモリであり、
前記第２回路が、第２センサ素子を含み、前記不揮発性メモリの記憶内容に基づいて前記第２センサ素子の出力信号を処理して、前記第２センサ信号出力端子へ出力する
請求項１または２に記載のセンサ。
【請求項4】
電源端子と、
前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、
スイッチング素子と、
所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、
前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、
前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、
前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフする
センサに接続し、
前記センサ信号出力端子の電圧を前記電圧範囲外に制御するとともに、
前記電源端子に前記高電圧を供給して前記高電圧動作回路を動作させる
校正用装置。
前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、
スイッチング素子と、
所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、
前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、
前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、
前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフする
センサに接続し、
前記センサ信号出力端子の電圧を前記電圧範囲外に制御するとともに、
前記電源端子に前記高電圧を供給して前記高電圧動作回路を動作させる
校正用装置。
【請求項5】
前記高電圧動作回路が、不揮発性メモリである
請求項４に記載の校正用装置。
請求項４に記載の校正用装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、センサおよび校正用装置に関する。
【背景技術】
【0002】
特許文献１には、電源出力の異常時に電源出力を停止させるための保護回路の一例が記載されている。
【0003】
特許文献２には、ホールＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を用いた磁気センサの構成例が記載されている。特許文献２に記載されている磁気センサでは、次の構成によって、ホールＩＣのプログラミングの際に電源に対して印加される高電圧が、共通の電源線に接続される他の回路に対して印加されることを防止する。すなわち、特許文献２に記載されている磁気センサは、ホールＩＣに接続される電源線と他の回路に接続される電源線とが２個のパッドを用いて分離した状態で、組み立てられる。次に、ホールＩＣのプログラミングの際に、プログラム端子を用いて、ホールＩＣに対してのみ高電圧が印加される。そして、プログラミング後に、２個のパッドが接続される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開平１０－１１７４７７号公報
【特許文献2】特開２０１４－８５２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に記載されている回路保護の際に電源を停止してしまう保護回路は、特許文献２に記載されているプログラミング時に他の回路を保護するという用途には使用することができないという課題がある。一方、特許文献２に記載されている構成では、電源端子以外に高電圧を印加するための端子が必要であったり、高電圧印加後に半田付け等の工程が必要であったりするという課題がある。基板を樹脂モールドする場合には、はんだ付け等の工程はモールド前に行う必要がある。従って校正後に樹脂モールドを行うことになるが、樹脂モールドを硬化させる工程の前後で、基板やホールＩＣの位置が変化する可能性があり、精度が低下する問題もある。
【0006】
本開示は、上記事情に鑑みてなされたものであり、高電圧を用いる回路と高電圧を印加したくない回路の電源を、簡単な構成で共通化することができるセンサおよび校正用装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本開示の一態様は、電源端子と、前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、スイッチング素子と、所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフするセンサである。
【0008】
本開示の他の一態様は、電源端子と、前記電源端子を介して外部から供給された電源を共用する第１回路および第２回路と、スイッチング素子と、所定の電圧範囲内に制御されたセンサ信号を外部に出力するセンサ信号出力端子とを備え、前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路を含み、前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフするセンサに接続し、前記センサ信号出力端子の電圧を前記電圧範囲外に制御するとともに、前記電源端子に前記高電圧を供給して前記高電圧動作回路を動作させる校正用装置である。
【発明の効果】
【0009】
本開示の各態様によれば、高電圧を用いる回路と高電圧を印加したくない回路の電源を、簡単な構成で共通化することができる。
【図面の簡単な説明】
【0010】
【図1】本開示の第１実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。
【図2】本開示の第１実施形態に係るセンサの外観構成例を示す斜視図である。
【図3】本開示の第１実施形態に係るセンサの断面構成例を示す模式図である。
【図4】本開示の第１実施形態に係る基板の平面構成例を示す模式図である。
【図5】本開示の第１実施形態に係るコネクタの構成例を示す模式図である。
【図6】本開示の第１実施形態に係るセンサの動作例を説明するための模式図である。
【図7】本開示の第１実施形態に係るセンサの動作例を説明するための模式図である。
【図8】本開示の第１実施形態に係るセンサの動作例を説明するための模式図である。
【図9】本開示の第１実施形態に係るセンサの動作例を説明するための模式図である。
【図10】本開示の第１実施形態に係るセンサの取り付け例を説明するための模式図である。
【図11】本開示の第１実施形態に係るセンサの通常使用時の構成例を示すブロック図である。
【図12】本開示の第１実施形態に係る校正用装置の動作例を示すフローチャートである。
【図13】本開示の第１実施形態に係るセンサの他の動作例を説明するための模式図である。
【図14】本開示の第２実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。
【図15】本開示の第３実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して本開示の実施形態について説明する。なお、各図において同一または対応する構成には同一の符号または同一の数字に末尾に英字を付加した符号を用いて説明を適宜省略する。
【0012】
［第１実施形態］
図１は、本開示の第１実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。図１０は、本開示の第１実施形態に係るセンサの取り付け例を説明するための模式図である。図１１は、本開示の第１実施形態に係るセンサの通常使用時の構成例を示すブロック図である。図２は、本開示の第１実施形態に係るセンサの外観構成例を示す斜視図である。図３は、本開示の第１実施形態に係るセンサの断面構成例を示す模式図である。図４は、本開示の第１実施形態に係る基板の平面構成例を示す模式図である。図５は、本開示の第１実施形態に係るコネクタの構成例を示す模式図である。図６～図９は、本開示の第１実施形態に係るセンサの動作例を説明するための模式図である。図１２は、本開示の第１実施形態に係る校正用装置の動作例を示すフローチャートである。図１３は、本開示の第１実施形態に係るセンサの他の動作例を説明するための模式図である。
図１は、本開示の第１実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。図１０は、本開示の第１実施形態に係るセンサの取り付け例を説明するための模式図である。図１１は、本開示の第１実施形態に係るセンサの通常使用時の構成例を示すブロック図である。図２は、本開示の第１実施形態に係るセンサの外観構成例を示す斜視図である。図３は、本開示の第１実施形態に係るセンサの断面構成例を示す模式図である。図４は、本開示の第１実施形態に係る基板の平面構成例を示す模式図である。図５は、本開示の第１実施形態に係るコネクタの構成例を示す模式図である。図６～図９は、本開示の第１実施形態に係るセンサの動作例を説明するための模式図である。図１２は、本開示の第１実施形態に係る校正用装置の動作例を示すフローチャートである。図１３は、本開示の第１実施形態に係るセンサの他の動作例を説明するための模式図である。
【0013】
（センサの機械的構成）
図１に示すセンサ１０は、図１０に示す油圧ポンプ６１に取り付けられて、油圧ポンプ６１の斜板の角度と、油圧ポンプ６１で生じた振動を検知する検知装置として構成されている。ただし、センサ１０は、油圧ポンプ６１の斜板の角度と振動を検知する検知装置に限定されず、検知対象（検知する物理量）や検知対象の個数は任意である。
図１に示すセンサ１０は、図１０に示す油圧ポンプ６１に取り付けられて、油圧ポンプ６１の斜板の角度と、油圧ポンプ６１で生じた振動を検知する検知装置として構成されている。ただし、センサ１０は、油圧ポンプ６１の斜板の角度と振動を検知する検知装置に限定されず、検知対象（検知する物理量）や検知対象の個数は任意である。
【0014】
図１０に示す油圧ポンプ６１は、図示していない斜板を有し、斜板の傾転角（以下、単に「角度」と呼ぶ）が変更されることにより吐出容量を変化させる可変容量型の油圧ポンプである。図示していない斜板には、サーボピストン６２が連結されており、サーボピストン６２が駆動されることによって斜板の角度が変更される。これにより、油圧ポンプ６１の吐出容量が制御される。サーボピストン６２を駆動するための油圧は、図示していないサーボバルブによって制御される。斜板の角度はセンサ１０によって検知される。図１０に示すように、サーボピストン６２は、サーボバルブから供給される油圧によって、軸方向（矢印Ａ１参照）に移動する。サーボピストン６２には、ロッカカム６３が連結されており、サーボピストン６２が軸方向に移動することによって、ロッカカム６３が回転する。ロッカカム６３には斜板が連結されており、ロッカカム６３が回転することによって斜板の角度が変更される。
【0015】
センサ１０は、サーボピストン６２の径方向（矢印Ａ０参照）に移動可能に設けられた可動部材であるスプール４２を有している。スプール４２の先端にはボール４２－１が回転可能に設けられている。サーボピストン６２の外周面には軸方向に対して傾斜した傾斜面６２ａが設けられており、スプール４２のボール４２－１は傾斜面６２ａに接触するように配置されている。このため、サーボピストン６２が軸方向に移動すると、スプール４２がサーボピストン６２の径方向に移動する。スプール４２の位置は、サーボピストン６２の位置すなわち斜板の角度に対応しており、センサ１０は、スプール４２の位置を検知することによって斜板の角度を検知する。図１１に示すコントローラ７０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサＰ１、センサ１０が検知した油圧ポンプ６１の斜板の角度を表すアナログ信号や油圧ポンプ６１で生じた振動を表すアナログ信号をデジタル信号に変換するＡ／Ｄコンバータ（アナログ／デジタル変換器）ＡＤ１等を備え、それらのハードウェアとプロセッサＰ１が実行するプログラム等のソフトウェアとの組み合わせから構成される機能的構成として、振動を監視する振動監視部７１を有する。センサ１０が検知した斜板の角度は、コントローラ７０に入力され、センサ１０が検知した振動は、振動監視部７１に入力される。振動監視部７１は、センサ１０が検知した振動を周波数解析し、油圧ポンプ６１の故障検出を実施する。コントローラ７０は、油圧ポンプ６１を制御するポンプ制御部７２を有していてもよい。
【0016】
センサ１０は、図２および図３に示すように、電気的に外部と接続するためのコネクタ３と、スプール４２とを備える。図３に示すように、スプール４２は、上述したようにボール４２－１を備えるとともに、バネ４３を用いて矢印Ａ０方向に移動する。また、スプール４２は、磁石４４を備える。また、センサ１０は、図３および図４に示す基板４１を備える。基板４１は、図１に示す電子回路を搭載する。
【0017】
（センサの電気的構成）
図１に示すセンサ１０は、電子回路の構成部品として、第１回路１と、第２回路２と、出力制限回路１２と、コネクタ３と、スイッチング素子ＴＲ１と、ツェナーダイオードＺＤ１およびＺＤ２と、抵抗Ｒ１とを備える。第１回路は、センサ素子１１を備える。第２回路は、ホールＩＣ１３を備える。コネクタ３は、図１および図５に示すように、４個の端子Ｔ１、Ｔ２、Ｔ３およびＴ４を備える。図５は、図２に示す矢印Ａ１０の方向からコネクタ３を見た模式図である。端子Ｔ１は、電源端子（正側の電源端子）である。端子Ｔ２は、センサ信号の第１の出力端子（センサ信号出力端子）である。端子Ｔ３は、電源端子（負側の電源端子（ＧＮＤ（グランド）端子））である。端子Ｔ４は、センサ信号の第２の出力端子（第２センサ信号出力端子）である。なお、端子Ｔ１の電圧または信号をＶｓｕｐ、端子Ｔ２の信号をＳｉｇ１、端子Ｔ３の電圧または信号をＧＮＤ、端子Ｔ４の信号をＳｉｇ２と標記する。また、スイッチング素子ＴＲ１は、ｎ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
図１に示すセンサ１０は、電子回路の構成部品として、第１回路１と、第２回路２と、出力制限回路１２と、コネクタ３と、スイッチング素子ＴＲ１と、ツェナーダイオードＺＤ１およびＺＤ２と、抵抗Ｒ１とを備える。第１回路は、センサ素子１１を備える。第２回路は、ホールＩＣ１３を備える。コネクタ３は、図１および図５に示すように、４個の端子Ｔ１、Ｔ２、Ｔ３およびＴ４を備える。図５は、図２に示す矢印Ａ１０の方向からコネクタ３を見た模式図である。端子Ｔ１は、電源端子（正側の電源端子）である。端子Ｔ２は、センサ信号の第１の出力端子（センサ信号出力端子）である。端子Ｔ３は、電源端子（負側の電源端子（ＧＮＤ（グランド）端子））である。端子Ｔ４は、センサ信号の第２の出力端子（第２センサ信号出力端子）である。なお、端子Ｔ１の電圧または信号をＶｓｕｐ、端子Ｔ２の信号をＳｉｇ１、端子Ｔ３の電圧または信号をＧＮＤ、端子Ｔ４の信号をＳｉｇ２と標記する。また、スイッチング素子ＴＲ１は、ｎ型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
【0018】
センサ素子１１は、例えば、直流５Ｖの単電源で動作する加速度センサＩＣである。センサ素子１１は、例えばＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）で構成された加速度センサを含み、例えば図６に示すように、電源電圧の１／２を０［Ｇ］として矢印Ａ０方向の振動加速度［Ｇ］に応じた電圧の信号を端子Ｏから出力する。図６は、センサ素子１１の電源電圧が５Ｖ（ＧＮＤ電圧：０Ｖ）の場合の特性例である。センサ素子１１の正側電源端子Ｖは、端子Ｔ１に接続されている。センサ素子１１のグランド端子（負側電源端子）Ｇは、スイッチング素子ＴＲ１のドレインとツェナーダイオードＺＤ１のアノードに接続されている。センサ素子１１の出力端子Ｏは、出力制限回路１２の入力端子Ｉに接続されている。この構成では、スイッチング素子ＴＲ１がオンの場合にセンサ素子１１の電源端子Ｖとグランド端子Ｇ間に電源電圧が印加され（センサ素子１１に電源が供給され）、スイッチング素子ＴＲ１がオフの場合にセンサ素子１１の電源端子Ｖとグランド端子Ｇ間に電源電圧が印加されなくなる（センサ素子１１に電源が供給されなくなる）。なお、センサ素子１１は、単体のＩＣに限らず、複数のＩＣや単体素子を組み合わせたディスクリート回路であってもよい。なお、本実施形態においてセンサ素子１１の電源電圧の絶対最大定格は例えば５．５Ｖであるとする。また、本開示において第１回路１の許容電源電圧とは、センサ素子１１の電源電圧の絶対最大定格、あるいは、センサ素子１１の電源電圧の絶対最大定格に対して一定の余裕を持った値（電源電圧の絶対最大定格よりも所定値低い値）である。
【0019】
出力制限回路１２は、例えば、直流５Ｖの単電源で動作するアナログＩＣである。出力制限回路１２は、アナログ絶対化処理を行う回路であり、図６に示すセンサ素子１１の出力信号を入力し、図７に示すように、（入力電圧－電源電圧の１／２）の絶対値に、電源電圧の１／２を加算した値の電圧の信号を端子Ｏから出力する。図７は、センサ素子１１の出力特性が図６である場合に、出力制限回路１２の電源電圧が５Ｖ（ＧＮＤ電圧：０Ｖ）の場合の特性例である。この場合、出力制限回路１２は、所定の電圧範囲内（電源電圧の１／２以上、電源電圧以下の範囲）に制御されたセンサ信号（センサ素子１１の出力信号）を端子Ｔ２を介して外部に出力する。出力制限回路１２の正側電源端子Ｖは、端子Ｔ１に接続されている。出力制限回路１２のグランド端子（負側電源端子）Ｇは、端子Ｔ３に接続されている。出力制限回路１２の出力端子Ｏは、抵抗Ｒ１を介して端子Ｔ２に接続されている（出力端子Ｏが抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他方の端子が端子Ｔ２に接続されている）。なお、出力制限回路１２は、ＩＣに限らず、複数のＩＣや単体素子を組み合わせたディスクリート回路であってもよい。
【0020】
ホールＩＣ１３は、内部に、不揮発性メモリの一構成例であるＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ ｅｒａｓａｂｌｅ ａｎｄ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）１４と、図示していない磁気センサとしてのホール素子（第２センサ素子）と、ＥＥＰＲＯＭ１４に記憶されている校正用データ（記憶内容）に基づいてホール素子の出力信号を処理する信号処理回路を有し、例えば図８に示すように、スプール４２のストローク［ｍｍ］（矢印Ａ０方向の変位）に応じた電圧の信号を出力端子Ｏ（第２センサ信号出力端子）から出力する。図８に示す特性では、基準とするストロークを０［ｍｍ］とし、０［ｍｍ］での出力電圧を電源電圧の１／２とし、基準とするストロークからの正負の変位に応じて出力電圧の電源電圧の１／２から差の値が大きくなる。図８は、ホールＩＣ１３の電源電圧が５Ｖ（ＧＮＤ電圧：０Ｖ）の場合の特性例である。ホールＩＣ１３は、スプール４２が備える磁石４４に対向するように基板４１上に搭載され、磁石４４が発生した磁場を検知することで、スプール４２のストローク（位置）に応じた信号を出力する。ホールＩＣ１３の正側電源端子Ｖは、端子Ｔ１に接続されている。ホールＩＣ１３のグランド端子（負側電源端子）Ｇは、端子Ｔ３に接続されている。ホールＩＣ１３の出力端子Ｏは、端子Ｔ４に接続されている。
【0021】
また、ホールＩＣ１３は、正側電源端子Ｖに外部から所定の信号を入力することで、ＥＥＰＲＯＭ１４に校正用データを書き込む機能を有している。ホールＩＣ１３は、所定のパターンの信号が正側電源端子Ｖに外部から入力された場合、入力されたデータを内部の揮発性メモリに一旦記憶し、正側電源端子Ｖにデータ書込用の高電圧（例えば１２．５Ｖ）が印加された場合に、一旦記憶したデータをＥＥＰＲＯＭ１４に書き込み、記憶する。
【0022】
なお、以下では、ＥＥＯＲＯＭ１４へ校正用データを書き込む動作状態をホールＩＣ校正時、ホールＩＣ校正時ではなく通常の電源電圧（直流５Ｖとする）が端子Ｔ１に供給されている動作状態を通常使用時という。
【0023】
スイッチング素子ＴＲ１は、ドレインが上述したようにセンサ素子１１のグランド端子ＧとツェナーダイオードＺＤ１のアノードに接続され、ソースが端子Ｔ３に接続され、ゲートが端子Ｔ２に接続されている。スイッチング素子ＴＲ１は、例えば図９に示すような動作特性を有し、ゲート電圧が２．５～５Ｖではドレイン－ソース間電流が流れ、ゲート電圧が０Ｖではドレイン－ソース間電流が流れない。図７に示すように、出力制限回路１２は、通常使用時に電源電圧の１／２以上の値の電圧を出力する。この出力制限回路１２の出力電圧は、抵抗Ｒ１を介してスイッチング素子ＴＲ１のゲートに印加される。したがって、スイッチング素子ＴＲ１は、通常使用時に常にオンとなる。一方、端子Ｔ２と端子Ｔ３が短絡（あるいは抵抗Ｒ１に対して十分低い抵抗値で接続）された場合、ゲート電圧は０Ｖ（あるいはほぼ０Ｖ）となり、スイッチング素子ＴＲ１はオフする。
【0024】
また、ツェナーダイオードＺＤ１およびＺＤ２は、保護回路として設けられ、通常動作時の電源電圧５Ｖよりも大きいツェナー電圧を有する。ツェナーダイオードＺＤ１は、アノードをセンサ素子１１のグランド端子Ｇに接続し、カソードを端子Ｔ１に接続している。ツェナーダイオードＺＤ２は、アノードを端子Ｔ３に接続し、カソードを端子Ｔ２に接続している。
【0025】
（センサの動作例）
センサ１０は、製造後、ホールＩＣ校正時には、校正用装置５０に接続され、スプール４２を実際に移動させてホールＩＣ１３の出力信号が計測され、計測結果に基づいてＥＥＰＲＯＭ１４への校正用データの書き込みが行われる。その際、所定の期間、端子Ｔ１と端子Ｔ３間にはデータ書込用の高電圧（例えば１２．５Ｖ）が印加される。校正用装置５０は、端子Ｔ１と端子Ｔ３間にデータ書込用の高電圧を印加する場合、端子Ｔ２と端子Ｔ３間を短絡する。端子Ｔ２と端子Ｔ３間が短絡された場合、スイッチング素子ＴＲ１はオフとなり、センサ素子１１には電源が供給されなくなる。したがって、センサ素子１１（第１回路１）に対して許容電源電圧を超える電圧は印加されない。
センサ１０は、製造後、ホールＩＣ校正時には、校正用装置５０に接続され、スプール４２を実際に移動させてホールＩＣ１３の出力信号が計測され、計測結果に基づいてＥＥＰＲＯＭ１４への校正用データの書き込みが行われる。その際、所定の期間、端子Ｔ１と端子Ｔ３間にはデータ書込用の高電圧（例えば１２．５Ｖ）が印加される。校正用装置５０は、端子Ｔ１と端子Ｔ３間にデータ書込用の高電圧を印加する場合、端子Ｔ２と端子Ｔ３間を短絡する。端子Ｔ２と端子Ｔ３間が短絡された場合、スイッチング素子ＴＲ１はオフとなり、センサ素子１１には電源が供給されなくなる。したがって、センサ素子１１（第１回路１）に対して許容電源電圧を超える電圧は印加されない。
【0026】
一方、油圧ポンプ６１に取り付けられて使用される際（通常使用時）には、センサ１０は、所定の１または複数のコントローラに接続され、端子Ｔ１と端子Ｔ３間には通常使用時の電源電圧が印加される。この場合、スイッチング素子ＴＲ１は常にオンとなり、センサ素子１１には電源が常に供給される。
【0027】
（校正用装置の構成）
図１に示す校正用装置５０は、図示していない所定の治具を備え、治具に固定したセンサ１０を、コネクタ３を介して電気的に接続し（端子Ｔ１～Ｔ４と接続し）、センサ１０のＥＥＰＲＯＭ１４への校正用データの書き込み等を行う装置である。校正用装置５０は、制御部５１と、電源部５２と、スイッチ５３と、駆動部５４と、アクチュエータ５５とを備える。
図１に示す校正用装置５０は、図示していない所定の治具を備え、治具に固定したセンサ１０を、コネクタ３を介して電気的に接続し（端子Ｔ１～Ｔ４と接続し）、センサ１０のＥＥＰＲＯＭ１４への校正用データの書き込み等を行う装置である。校正用装置５０は、制御部５１と、電源部５２と、スイッチ５３と、駆動部５４と、アクチュエータ５５とを備える。
【0028】
制御部５１は、マイクロコンピュータ、パーソナルコンピュータ等のコンピュータと周辺回路、周辺装置等から構成され、操作者による所定の指示操作に従って各部を制御する。制御部５１は、例えば、端子Ｔ２の信号を入力して、出力制限回路１２の出力信号を監視する。また、制御部５１は、例えば、端子Ｔ４の信号を入力して、ホールＩＣ１３の出力信号を監視する。また、制御部５１は、ホールＩＣ校正時に端子Ｔ４の信号を入力して、ホールＩＣ１３からの応答信号を監視する。また、制御部５１は、ホールＩＣ校正時にスイッチ５３をオンして、端子Ｔ２と端子Ｔ３（グランド）間を短絡する。また、制御部５１は、駆動部５４を介して、アクチュエータ５５を制御し、スプール４２のストロークを変化させる。また、制御部５１は、電源部５２の出力電圧を制御する。
【0029】
電源部５２は、制御部５１の指示に従って、通常使用時の電源電圧（例えば５Ｖ）とホールＩＣ校正時に使用される高電圧（例えば１２．５Ｖ）を切り換えて端子Ｔ１に出力したり、ホールＩＣ１３の通信仕様に基づく所定のパターンで電圧値を変化させて端子Ｔ１へ出力することでホールＩＣ１３へデータを送信したりする。
【0030】
スイッチ５３は、半導体スイッチ、電磁リレー等のスイッチであり、一端を端子Ｔ２に接続し、他端を端子Ｔ３（グランド）に接続する。スイッチ５３は、制御部５１の指示に従って、端子Ｔ２と端子Ｔ３間を短絡したり、開放したりする。
【0031】
駆動部５４は、制御部５１の指示に従ってアクチュエータ５５を駆動する。アクチュエータ５５は、伸縮部５６を有し、伸縮部５６を矢印Ａ０方向に伸縮させることでスプール４２の位置を変化させる。
【0032】
なお、図１では、センサ１０と校正用装置５０との組み合わせが、校正用システム１００を構成する。
【0033】
（校正用装置の動作例）
次に、図１２を参照して、校正用装置５０を用いた校正処理の流れについて説明する。図１２に示す処理では、まず、操作者がセンサ１０を校正用装置５０に接続する（Ｓ１１）。所定の開始操作がなされると、校正用装置５０（制御部５１）は、電源電圧Ｖｓｕｐを５Ｖ（規定値）とする（Ｓ１２）。その際、校正用装置５０は、Ｓｉｇ１とＧＮＤ間を開放する（Ｓ１３）。次に、校正用装置５０は、センサ１０のスプール４２を位置Ａ（伸び位置）に移動させる（Ｓ１４）。次に、校正用装置５０は、Ｓｉｇ２電圧を計測し、変数Ｖａに記憶する（Ｓ１５）。次に、校正用装置５０は、センサ１０のスプール４２を位置Ｂ（縮み位置）に移動させる（Ｓ１６）。次に、校正用装置５０は、Ｓｉｇ２電圧を計測し、変数Ｖｂに記憶する（Ｓ１７）。次に、校正用装置５０は、位置Ａ、Ｂでの予め与えられた目標電圧とＶａ、Ｖｂにより校正用パラメータを計算する（Ｓ１８）。次に、校正用装置５０は、Ｓｉｇ１とＧＮＤ間を短絡する（Ｓ１９）。次に、校正用装置５０は、Ｖｓｕｐ、Ｓｉｇ２より、校正用パラメータを送信する（Ｓ２０）。次に、校正用装置５０は、ＶｓｕｐにＥＥＰＲＯＭ書込み用電圧１２．５Ｖを印加する（Ｓ２１）。次に、校正用装置５０は、センサ１０のスプール４２の位置を変化させ、Ｓｉｇ２とストロークの関係を評価して（Ｓ２２）、処理を終了する。
次に、図１２を参照して、校正用装置５０を用いた校正処理の流れについて説明する。図１２に示す処理では、まず、操作者がセンサ１０を校正用装置５０に接続する（Ｓ１１）。所定の開始操作がなされると、校正用装置５０（制御部５１）は、電源電圧Ｖｓｕｐを５Ｖ（規定値）とする（Ｓ１２）。その際、校正用装置５０は、Ｓｉｇ１とＧＮＤ間を開放する（Ｓ１３）。次に、校正用装置５０は、センサ１０のスプール４２を位置Ａ（伸び位置）に移動させる（Ｓ１４）。次に、校正用装置５０は、Ｓｉｇ２電圧を計測し、変数Ｖａに記憶する（Ｓ１５）。次に、校正用装置５０は、センサ１０のスプール４２を位置Ｂ（縮み位置）に移動させる（Ｓ１６）。次に、校正用装置５０は、Ｓｉｇ２電圧を計測し、変数Ｖｂに記憶する（Ｓ１７）。次に、校正用装置５０は、位置Ａ、Ｂでの予め与えられた目標電圧とＶａ、Ｖｂにより校正用パラメータを計算する（Ｓ１８）。次に、校正用装置５０は、Ｓｉｇ１とＧＮＤ間を短絡する（Ｓ１９）。次に、校正用装置５０は、Ｖｓｕｐ、Ｓｉｇ２より、校正用パラメータを送信する（Ｓ２０）。次に、校正用装置５０は、ＶｓｕｐにＥＥＰＲＯＭ書込み用電圧１２．５Ｖを印加する（Ｓ２１）。次に、校正用装置５０は、センサ１０のスプール４２の位置を変化させ、Ｓｉｇ２とストロークの関係を評価して（Ｓ２２）、処理を終了する。
【0034】
（第１実施形態の作用・効果）
第１実施形態によれば、高電圧を用いる回路（第２回路２）と高電圧を印加したくない回路（第１回路１）の電源を、簡単な構成で共通化することができる。
第１実施形態によれば、高電圧を用いる回路（第２回路２）と高電圧を印加したくない回路（第１回路１）の電源を、簡単な構成で共通化することができる。
【0035】
（第１実施形態の変形例）
図１３は、出力制限回路１２の出力特性の他の例を示す。図１３は、出力制限回路１２の入力信号（センサ素子１１の出力信号）と、出力制限回路１２の出力信号との関係の例を示す。横軸は、振動加速度、縦軸は電圧である。図１３に示す例では、入力信号を所定値オフセットさせるとともに、出力信号の変化率を抑えることで、出力制限回路１２の出力信号を電源電圧の１／２以上に制限している。この場合、振動加速度の正負の情報を維持することができる。
図１３は、出力制限回路１２の出力特性の他の例を示す。図１３は、出力制限回路１２の入力信号（センサ素子１１の出力信号）と、出力制限回路１２の出力信号との関係の例を示す。横軸は、振動加速度、縦軸は電圧である。図１３に示す例では、入力信号を所定値オフセットさせるとともに、出力信号の変化率を抑えることで、出力制限回路１２の出力信号を電源電圧の１／２以上に制限している。この場合、振動加速度の正負の情報を維持することができる。
【0036】
［第２実施形態］
図１４は、本開示の第２実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。第２実施形態は、第１実施形態のスイッチング素子ＴＲ１に対応する構成であるスイッチング素子ＴＲ１ａを、ｐ型ＭＯＳＦＥＴに変更するとともに、センサ素子１１の正側電源端子Ｖと端子Ｔ１間に設けた点が主要な変更点である。第２実施形態では、校正用システム１００ａが、センサ１０ａと、校正用装置５０ａとを備える。
図１４は、本開示の第２実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。第２実施形態は、第１実施形態のスイッチング素子ＴＲ１に対応する構成であるスイッチング素子ＴＲ１ａを、ｐ型ＭＯＳＦＥＴに変更するとともに、センサ素子１１の正側電源端子Ｖと端子Ｔ１間に設けた点が主要な変更点である。第２実施形態では、校正用システム１００ａが、センサ１０ａと、校正用装置５０ａとを備える。
【0037】
センサ１０ａでは、スイッチング素子ＴＲ１ａのドレインがセンサ素子１１の正側電源端子Ｖに接続され、ソースが端子Ｔ１に接続され、ゲートが端子Ｔ２に接続されている。また、ツェナーダイオードＺＤ１に対応するツェナーダイオードＺＤ１ａのアノードが端子Ｔ３に接続され、カソードがセンサ素子１１の正側電源端子Ｖに接続されている。また、出力制限回路１２に対応する出力制限回路１２ａは、アナログ絶対化処理を行う回路であり、（入力電圧－電源電圧の１／２）の絶対値を、電源電圧の１／２から減じた値の電圧の信号を端子Ｏから出力する。この場合、出力制限回路１２ａは、所定の電圧範囲内（電源電圧の１／２以下、グランド電圧以上の範囲）に制御されたセンサ信号（センサ素子１１の出力信号）を端子Ｔ２を介して外部に出力する。
【0038】
出力制限回路１２ａは、通常使用時に電源電圧の１／２以下の値の電圧を出力する。この出力制限回路１２ａの出力電圧は、抵抗Ｒ１を介してスイッチング素子ＴＲ１ａのゲートに印加される。したがって、スイッチング素子ＴＲ１ａは、通常使用時に常にオンとなる。他方、端子Ｔ１と端子Ｔ２が短絡（あるいは抵抗Ｒ１に対して十分低い抵抗値で接続）された場合、ゲート電圧は０Ｖ（あるいはほぼ０Ｖ）となり、スイッチング素子ＴＲ１ａはオフする。
【0039】
一方、校正用装置５０ａは、スイッチ５３に対応するスイッチ５３ａが端子Ｔ１と端子Ｔ２の間を接続し、制御部５１に対応する制御部５１ａによってオンまたはオフに制御される。
【0040】
以上の構成において、センサ１０ａは、製造後、ホールＩＣ校正時には、校正用装置５０ａに接続され、スプール４２を実際に移動させてホールＩＣ１３の出力信号が計測され、計測結果に基づいてＥＥＰＲＯＭ１４への校正用データの書き込みが行われる。その際、所定の期間、端子Ｔ１と端子Ｔ３間にはデータ書込用の高電圧（例えば１２．５Ｖ）が印加される。校正用装置５０ａは、端子Ｔ１と端子Ｔ３間にデータ書込用の高電圧を印加する場合、端子Ｔ１と端子Ｔ２間を短絡する。端子Ｔ１と端子Ｔ２間が短絡された場合、スイッチング素子ＴＲ１ａはオフとなり、センサ素子１１には電源が供給されなくなる。したがって、センサ素子１１（第１回路１）に対して許容電源電圧を超える電圧は印加されない。
【0041】
第２実施形態によれば、第１実施形態と同様に、高電圧を用いる回路（第２回路２）と高電圧を印加したくない回路（第１回路１）の電源を、簡単な構成で共通化することができる。
【0042】
［第３実施形態］
図１５は、本開示の第３実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。第３実施形態は、第１実施形態の第２回路２に対する第２回路２ｂを、ホールＩＣ１３ではなく、ヒューズＦ１～Ｆ３を用いて校正用のデータを記憶する回路に変更した点が第１実施形態と異なる。第２回路２ｂは、ヒューズＦ１～Ｆ３とツェナーダイオードＺＤ３～ＺＤ５（高電圧動作回路）を備える。また、コネクタ３に対応するコネクタ３ｂでは、端子Ｔ４が不使用である（または省略されている）。第１回路１に対応する第１回路１ｂは、センサ素子１１に対応するセンサ素子１１ｂを備える。センサ素子１１ｂは、新たに複数の設定端子Ｓを備え、設定端子Ｓがグランドに短絡されているか否かの状態に応じて、出力特性等を校正する。
図１５は、本開示の第３実施形態に係るセンサおよび校正用装置の構成例を示すブロック図である。第３実施形態は、第１実施形態の第２回路２に対する第２回路２ｂを、ホールＩＣ１３ではなく、ヒューズＦ１～Ｆ３を用いて校正用のデータを記憶する回路に変更した点が第１実施形態と異なる。第２回路２ｂは、ヒューズＦ１～Ｆ３とツェナーダイオードＺＤ３～ＺＤ５（高電圧動作回路）を備える。また、コネクタ３に対応するコネクタ３ｂでは、端子Ｔ４が不使用である（または省略されている）。第１回路１に対応する第１回路１ｂは、センサ素子１１に対応するセンサ素子１１ｂを備える。センサ素子１１ｂは、新たに複数の設定端子Ｓを備え、設定端子Ｓがグランドに短絡されているか否かの状態に応じて、出力特性等を校正する。
【0043】
ヒューズＦ１～Ｆ３とツェナーダイオードＺＤ３～ＺＤ５はそれぞれ直列接続され、ヒューズＦ１～Ｆ３の一方の各端子が端子Ｔ３に接続され、ツェナーダイオードＺＤ３～ＺＤ５の各カソードが端子Ｔ１に接続されている。ヒューズＦ１～Ｆ３の他方の各端子とツェナーダイオードＺＤ３～ＺＤ５のアノードが複数の端子Ｓの各１つに接続されている。ツェナーダイオードＺＤ３～ＺＤ５のツェナー電圧は、通常の電源電圧より高電圧であって、互いに異なる。
【0044】
第２回路２ｂは、端子Ｔ１と端子Ｔ３間にツェナーダイオードＺＤ３～ＺＤ５のツェナー電圧を超える電圧が印加された場合、ヒューズＦ１～Ｆ３を溶断する。
【0045】
一方、校正用装置５０に対応する校正用装置５０ｂは、制御部５１に対応する構成である制御部５１ｂと、電源部５２に対応する構成である電源部５２ｂと、スイッチ５３とを備える。電源部５２ｂは、通常の電圧と、ヒューズＦ１～Ｆ３を溶断させる各電圧を、切り換えて出力する。制御部５１ｂは、例えば、所定の振動を印加する等して、センサ素子１１ｂの出力信号Ｓｉｇ１を計測し、計測結果に基づいて溶断するヒューズＦ１～Ｆ３を決定し、スイッチ５３をオンさせた状態で、電源部５２から溶断に必要な高電圧を出力させる。
【0046】
第３実施形態によれば、第１実施形態および第２実施形態と同様に、高電圧を用いる回路（第２回路２ｂ）と高電圧を印加したくない回路（第１回路１ｂ）の電源を、簡単な構成で共通化することができる。
【0047】
[各実施形態の態様]
第１の態様は、電源端子（Ｔ１、Ｔ３）と、前記電源端子を介して外部から供給された電源を共用する第１回路（１、１ｂ）および第２回路（２、２ｂ）と、スイッチング素子（ＴＲ１、ＴＲ１ａ）と、所定の電圧範囲内（電源電圧の１／２以上または電源電圧の１／２以下）に制御されたセンサ信号を外部に出力するセンサ信号出力端子（Ｔ２）とを備え、前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路（ＥＥＰＲＯＭ１４、ツェナーダイオードＺＤ４～ＺＤ６およびヒューズＦ１～Ｆ３）を含み、前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフするセンサである。
第１の態様は、電源端子（Ｔ１、Ｔ３）と、前記電源端子を介して外部から供給された電源を共用する第１回路（１、１ｂ）および第２回路（２、２ｂ）と、スイッチング素子（ＴＲ１、ＴＲ１ａ）と、所定の電圧範囲内（電源電圧の１／２以上または電源電圧の１／２以下）に制御されたセンサ信号を外部に出力するセンサ信号出力端子（Ｔ２）とを備え、前記第１回路へは、前記スイッチング素子を介して前記電源が供給され、前記第２回路は、前記第１回路の許容電源電圧よりも高電圧の電源電圧で動作する高電圧動作回路（ＥＥＰＲＯＭ１４、ツェナーダイオードＺＤ４～ＺＤ６およびヒューズＦ１～Ｆ３）を含み、前記スイッチング素子は、前記センサ信号出力端子の電圧が前記電圧範囲内である場合にオンし、前記センサ信号出力端子の電圧が前記電圧範囲外に外部から制御された場合にオフするセンサである。
【0048】
第２の態様は、前記第１回路は、センサ素子（１１、１１ｂ）を含み、前記センサ素子の出力信号を前記電圧範囲内に制限して前記センサ信号出力端子へ出力する出力制限回路（１２）をさらに備えるセンサである。
【0049】
第３の態様は、第２センサ信号出力端子（Ｔ４）をさらに備え、前記高電圧動作回路が、不揮発性メモリ（ＥＥＰＲＯＭ１３）であり、前記第２回路が、第２センサ素子（ホールＩＣ１３内の不図示のホール素子）を含み、前記不揮発性メモリの記憶内容に基づいて前記第２センサ素子の出力信号を処理して、前記第２センサ信号出力端子へ出力するセンサである。
【0050】
第４の態様は、第１の態様のセンサに接続し、前記センサ信号出力端子の電圧を前記電圧範囲外に制御するとともに、前記電源端子に前記高電圧を供給して前記高電圧動作回路を動作させる校正用装置（５０、５０ａ、５０ｂ）である。
【0051】
第５の態様は、前記高電圧動作回路が、不揮発性メモリである校正用装置である。
【0052】
以上、この発明の実施形態について図面を参照して説明してきたが、具体的な構成は上記実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【0053】
例えば、負側電源端子（グランド端子）は、センサ１０の金属筐体をグランド電位とする場合に、コネクタ３の端子Ｔ３を省略して、筐体グランドとしてもよい。また、図１に示す構成において、例えば、第１回路１にセンサ素子１１と出力制限回路を設け、スイッチング素子ＴＲ１で電源をオンまたはオフできるようにするとともに、端子Ｔ２と端子Ｔ３間が短絡されていない場合に、端子Ｔ１の電圧を用いてスイッチング素子ＴＲ１のゲートにオン電圧を印加する回路を追加してもよい。
【符号の説明】
【0054】
１、１ｂ…第１回路、２、２ｂ…第２回路、１０、１０ａ、１０ｂ…センサ、１１、１１ｂ…センサ素子、１３…ホールＩＣ、１４…ＥＥＰＲＯＭ、５０、５０ａ、５０ｂ…計測用装置、ＴＲ１、ＴＲ１ａ…スイッチング素子、Ｔ１…端子（電源端子）、Ｔ２…端子（センサ信号出力端子）、Ｔ３…端子（電源端子）、Ｔ４…端子（第２センサ信号出力端子）
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】