特開2023-184640IP Force 特許公報全文掲載

ホーム > 特許ランキング > 株式会社三洋物産 > 特開2023-184640

技術分野

遊技機に関するものである。

要約特許出願時に添付された[要約書]

【課題】遊技機の管理を好適に行うことが可能な遊技機を提供すること。
【解決手段】ＭＰＵ６２には主側ＣＰＵ６３だけではなく管理用ＩＣ６６が設けられている。主側ＣＰＵ６３は管理用ＩＣ６６と電気的に接続されており、各入球検知センサの検知結果が主側ＣＰＵ６３から管理用ＩＣ６６に送信される。この場合、各入球検知センサの検知結果はそれぞれ対応する信号経路を通じて管理用ＩＣ６６に送信されるが、各入球検知センサと信号経路との対応関係は動作電力の供給開始時に主側ＣＰＵ６３から管理用ＩＣ６６に供給される。管理用ＩＣ６６は各入球検知センサの検知結果の情報を履歴情報として履歴用メモリ１１７に格納する。また、管理側ＣＰＵ１１２は演算契機が発生した場合に履歴用メモリ１１７の履歴情報を利用して各種パラメータを演算する。履歴情報及び各種パラメータは読み取り用端子１０２を通じて外部出力される。
【選択図】 図１３

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ここで、例示等のような遊技機においては、遊技機の管理が好適に行われる必要があり、この点について未だ改良の余地がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決すべく請求項１記載の発明は、情報出力部を利用して遊技機外部の装置に制御プログラムを出力するプログラム出力手段と、 前記情報出力部を利用して特別情報を出力する情報出力手段と、 を備えていることを特徴とする。

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、遊技機の管理を好適に行うことが可能となる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 第１の実施形態におけるパチンコ機を示す斜視図である。
【図2】 パチンコ機の主要な構成を分解して示す斜視図である。
【図3】 遊技盤の構成を示す正面図である。
【図4】 遊技領域を流下した遊技球の排出に関する構成を説明するための説明図である。
【図5】 パチンコ機の電気的構成を示すブロック図である。
【図6】 当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。
【図7】 主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。
【図8】 主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。
【図9】 主側ＣＰＵに入球検知センサの検知結果が入力されるようにする構成を説明するための説明図である。
【図10】 主側ＣＰＵにて実行される入球検知処理を示すフローチャートである。
【図11】 払出制御装置及び当該払出制御装置との間で通信を行う各種装置の電気的構成を説明するためのブロック図である。
【図12】 払出側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。
【図13】 管理用ＩＣの電気的構成を説明するためのブロック図である。
【図14】 管理側Ｉ／Ｆの入力ポートの構成を説明するための説明図である。
【図15】 対応関係用メモリの構成を説明するための説明図である。
【図16】 履歴用メモリの構成を説明するための説明図である。
【図17】 主側ＣＰＵにて実行される認識用処理を示すフローチャートである。
【図18】 管理側ＣＰＵにて実行される管理処理を示すフローチャートである。
【図19】 （ａ）～（ｄ）第１～第１５バッファと信号の種類との対応関係の情報が対応関係用メモリに格納される様子を示すタイムチャートである。
【図20】 主側ＣＰＵにて実行される管理用出力処理を示すフローチャートである。
【図21】 管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。
【図22】 （ａ）～（ｅ）履歴用メモリに履歴情報が格納されていく様子を示すタイムチャートである。
【図23】 主側ＣＰＵにて実行されるデータ出力用処理を示すフローチャートである。
【図24】 管理側ＣＰＵにて実行される外部出力用処理を示すフローチャートである。
【図25】 第２の実施形態における管理側Ｉ／Ｆの入力ポートの構成を説明するための説明図である。
【図26】 主側ＣＰＵにて実行される認識用処理を示すフローチャートである。
【図27】 管理側ＣＰＵにて実行される管理処理を示すフローチャートである。
【図28】 （ａ）～（ｈ）第１～第１２バッファと信号の種類との対応関係の情報が対応関係用メモリに格納される様子を示すタイムチャートである。
【図29】 第３の実施形態における管理用ＩＣの電気的構成を説明するためのブロック図である。
【図30】 管理側Ｉ／Ｆの入力ポートの構成を説明するための説明図である。
【図31】 主側ＣＰＵにて実行される停電情報記憶処理を示すフローチャートである。
【図32】 管理側ＣＰＵにて実行される停電対応処理を示すフローチャートである。
【図33】 管理側ＣＰＵにて実行される外部出力用処理を示すフローチャートである。
【図34】 第４の実施形態における管理側ＣＰＵにて実行される停電対応処理を示すフローチャートである。
【図35】 （ａ）第５の実施形態における主側ＣＰＵにて実行される契機特定処理を示すフローチャートであり、（ｂ）管理側ＣＰＵにて実行される演算処理を示すフローチャートである。
【図36】 第６の実施形態における主側ＣＰＵにて実行される契機特定処理を示すフローチャートである。
【図37】 第７の実施形態における管理側ＣＰＵにて実行される演算処理を示すフローチャートである。
【図38】 第８の実施形態における管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。
【図39】 第９の実施形態における履歴用メモリの構成を説明するための説明図である。
【図40】 管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。
【図41】 第１０の実施形態における主制御装置のＭＰＵの電気的構成を説明するためのブロック図である。
【図42】 主側ＣＰＵにて実行される入球検知処理を示すフローチャートである。
【図43】 第１１の実施形態における主制御装置の電気的構成を説明するためのブロック図である。
【図44】 管理側Ｉ／Ｆの入力ポートの構成を説明するための説明図である。
【図45】 履歴用メモリの構成を説明するための説明図である。
【図46】 管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。
【図47】 管理側ＣＰＵにて実行される外部出力用処理を示すフローチャートである。
【図48】 主側ＣＰＵにて実行されるパラメータ管理処理を示すフローチャートである。
【図49】 第１２の実施形態における各入球検知センサの検知結果を主側ＣＰＵ及び管理用ＩＣに送信する信号経路の構成を説明するためのブロック図である。
【図50】 第１３の実施形態における主制御装置及び音声発光制御装置の電気的構成を説明するためのブロック図である。
【図51】 主側ＣＰＵにて実行されるタイマ割込み処理を示すフローチャートである。
【図52】 主側ＣＰＵにて実行される特図特電制御処理を示すフローチャートである。
【図53】 音光側ＣＰＵにて実行される演出制御処理を示すフローチャートである。
【図54】 主側ＣＰＵにて実行される特図変動開始処理を示すフローチャートである。
【図55】 主側ＣＰＵにて実行される特電開始処理を示すフローチャートである。
【図56】 主側ＲＡＭに設けられた通常用カウンタエリア、開閉実行モード用カウンタエリア及び高頻度サポートモード用カウンタエリアを説明するための説明図である。
【図57】 主側ＣＰＵにて実行される入球検知処理を示すフローチャートである。
【図58】 主側ＣＰＵにて実行される通常の入球検知処理を示すフローチャートである。
【図59】 主側ＣＰＵにて実行されるチェック用処理を示すフローチャートである。
【図60】 （ａ）特図表示部の正面図であり、（Ａ）特図表示部の表示内容を説明するための説明図であり、（ｂ）普図表示部の正面図であり、（Ｂ）普図表示部の表示内容を説明するための説明図である。
【図61】 主側ＣＰＵにて実行されるチェック待ち用処理を示すフローチャートである。
【図62】 主側ＣＰＵにて実行されるチェック結果の表示中処理を示すフローチャートである。
【図63】 （ａ）～（ｇ）チェック待ち期間及びチェック結果の表示期間が進行していく様子を示すタイムチャートである。
【図64】 主側ＣＰＵにて実行されるメイン処理を示すフローチャートである。
【図65】 （ａ）～（ｊ）図柄表示装置にて変動表示される図柄を個々に示す図である。
【図66】 （ａ），（ｂ）図柄表示装置の表示面を示す図である。
【図67】 （ａ），（ｂ）チェック待ち期間又はチェック結果の表示期間における図柄表示装置の表示内容を説明するための説明図である。
【図68】 第１４の実施形態における主側ＣＰＵにて実行されるチェック用処理を示すフローチャートである。
【図69】 主側ＣＰＵにて実行されるチェック結果の表示中処理を示すフローチャートである。
【図70】 （ａ）～（ｇ）チェック待ち期間及びチェック結果の表示期間が進行していく様子を示すタイムチャートである。
【図71】 第１５の実施形態における音声発光制御装置のＭＰＵに設けられた入力ポートの構成を説明するための説明図である。
【図72】 音光側ＲＯＭに設けられた対応関係用エリアの構成を説明するための説明図である。
【図73】 主側ＣＰＵにて実行される管理用出力処理を示すフローチャートである。
【図74】 音光側ＣＰＵにて実行される演出制御処理を示すフローチャートである。
【図75】 音光側ＲＡＭに設けられた通常用カウンタエリア、開閉実行モード用カウンタエリア及び高頻度サポートモード用カウンタエリアを説明するための説明図である。
【図76】 音光側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。
【図77】 音光側ＣＰＵにて実行されるチェック用処理を示すフローチャートである。
【図78】 第１６の実施形態における主制御装置の正面図である。
【図79】 図７８のＡ－Ａ線断面図である。
【図80】 第１７の実施形態におけるスロットマシンの正面図である。
【図81】 前面扉を開いた状態のスロットマシンの斜視図である。
【図82】 筐体の正面図である。
【図83】 各リールの図柄配列を説明するための説明図である。
【図84】 表示窓部の正面図である。
【図85】 入賞となる図柄の組合せと、入賞となった場合に付与される特典との対応関係を説明するための説明図である。
【図86】 スロットマシンの電気的構成を示すブロック図である。
【図87】 主側ＭＰＵにて実行されるメイン処理を示すフローチャートである。
【図88】 主側ＭＰＵにて実行されるタイマ割込み処理を示すフローチャートである。
【図89】 主側ＭＰＵにて実行される通常処理を示すフローチャートである。
【図90】 主側ＭＰＵにて実行される抽選処理を示すフローチャートである。
【図91】 通常モード用抽選テーブルの一例を示す図である。
【図92】 通常モード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
【図93】 第１ＲＴモード用抽選テーブルの一例を示す図である。
【図94】 第１ＲＴモード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
【図95】 第２ＲＴモード用抽選テーブルの一例を示す図である。
【図96】 第２ＲＴモード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
【図97】 主側ＭＰＵにて実行される遊技終了時の対応処理を示すフローチャートである。
【図98】 主側ＭＰＵにて実行される移行チャンス管理処理を示すフローチャートである。
【図99】 主側ＭＰＵにて実行されるＡＲＴ状態処理を示すフローチャートである。
【図100】 主側ＭＰＵにて実行されるゲーム管理処理を示すフローチャートである。
【図101】 （ａ），（ｂ）画像表示装置の表示内容を説明するための説明図である。
【図102】 主側ＭＰＵにて実行される管理用処理を示すフローチャートである。
【図103】 主側ＭＰＵにて実行される照明用処理を示すフローチャートである。
【図104】 （ａ），（ｂ）前面扉の開放角度と照明用装置の制御状態との関係を示すタイムチャートである。
【図105】 （ａ）前面扉が開放状態であってその開放角度が所定の開放角度以下である場合における照明用装置の状態を説明するための説明図であり、（ｂ）前面扉の開放角度が最大開放角度である場合における照明用装置の状態を説明するための説明図である。
【図106】 （ａ）第１８の実施形態における主側ＲＡＭに設けられた各種エリアの内容を説明するための説明図であり、（ｂ）総累計用バッファに設けられた各種カウンタの内容を説明するための説明図であり、（ｃ）第１累計用バッファに設けられた各種カウンタの内容を説明するための説明図であり、（ｄ）第２累計用バッファに設けられた各種カウンタの内容を説明するための説明図である。
【図107】 （ａ）～（ｈ）遊技の履歴が管理される様子を示すタイムチャートである。
【図108】 主側ＭＰＵにて実行されるゲーム管理処理を示すフローチャートである。
【図109】 主側ＭＰＵにて実行される対象切換処理を示すフローチャートである。
【図110】 主側ＭＰＵにて実行される管理用処理を示すフローチャートである。
【図111】 第１９の実施形態における管理用ＩＣの電気的構成を説明するためのブロック図である。
【図112】 第１履歴用メモリ及び第２履歴用メモリの構成を説明するための説明図である。
【図113】 管理側ＣＰＵにて実行される履歴設定処理を示すフローチャートである。
【図114】 管理側ＣＰＵにて実行される対象切換処理を示すフローチャートである。

選択図 図13出願人が指定した本件の代表的な図

１０…パチンコ機、２４ａ…アウト口、３１…一般入賞口、３２…特電入賞装置、３３…第１作動口、３４…第２作動口、４１…図柄表示装置、６１…主制御基板、６２…ＭＰＵ、６３…主側ＣＰＵ、６５…主側ＲＡＭ、８２…表示制御装置、９２…払出側ＣＰＵ、１０２…読み取り用端子、１１２…管理側ＣＰＵ、１１６…対応関係用メモリ、１３１…演算結果用メモリ、１５１…報知用発光部、１６３…音光側ＣＰＵ、１７１…通常用カウンタエリア、１７１ａ～１７１ｅ…カウンタ、１７２…開閉実行モード用カウンタエリア、１７２ａ～１７２ｅ…カウンタ、１７３…高頻度サポートモード用カウンタエリア、１７３ａ～１７３ｅ…カウンタ、３１１…筐体、３１２…前面扉、３４０…主制御装置、３４１…主制御基板、３４２…主側ＭＰＵ、３４４ｂ…有利ゲーム数カウンタ、３４５…基板ボックス、３４９ａ，３４９ｂ…照明用装置。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.