特開 2023-188 窒化物半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023000188

(43)【公開日】2023-01-04

(54)【発明の名称】窒化物半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/20 20060101AFI20221222BHJP

   H01L 21/265 20060101ALI20221222BHJP

【ＦＩ】

H01L21/20

H01L21/265 601A

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2021100863

(22)【出願日】2021-06-17

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】大川 峰司

(72)【発明者】

【氏名】渡邉 健太

【テーマコード（参考）】

5F152

【Ｆターム（参考）】

5F152LL05

5F152LN03

5F152LN07

5F152MM02

5F152MM04

5F152MM05

5F152NN09

5F152NP09

5F152NQ09

(57)【要約】

【課題】窒化物半導体層内に導入されたｐ型不純物を活性化させることができる新規な技術を提供する。
【解決手段】窒化物半導体装置の製造方法は、第１窒化物半導体層１４の上層部の少なくとも一部にｐ型不純物を導入し、ｐ型不純物導入領域１６を形成するｐ型不純物導入工程と、前記ｐ型不純物導入領域を含むように前記第１窒化物半導体層の上面から第２窒化物半導体層１８を成膜する成膜工程であって、前記第２窒化物半導体層はコヒーレント成長して成膜される、成膜工程と、前記第１窒化物半導体層上に前記第２窒化物半導体層が成膜された状態でアニール処理を実施するアニール処理工程と、を備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

窒化物半導体装置の製造方法であって、
第１窒化物半導体層（１４）の上層部の少なくとも一部にｐ型不純物を導入し、ｐ型不純物導入領域（１６）を形成するｐ型不純物導入工程と、
前記ｐ型不純物導入領域を含むように前記第１窒化物半導体層の上面から第２窒化物半導体層（１８）を成膜する成膜工程であって、前記第２窒化物半導体層はコヒーレント成長して成膜される、成膜工程と、
前記第１窒化物半導体層上に前記第２窒化物半導体層が成膜された状態でアニール処理を実施するアニール処理工程と、を備えている、窒化物半導体装置の製造方法。

【請求項2】

前記成膜工程では、組成比の異なる窒化物半導体を積層して前記第２窒化物半導体層を成膜する、請求項１に記載の窒化物半導体装置の製造方法。

【請求項3】

前記第１窒化物半導体層がＧａＮであり、
前記第２窒化物半導体層がＡｌＧａＮであり、
前記成膜工程では、アルミニウムの組成比が前記第１窒化物半導体層側から最表面に向けて増加するように前記第２窒化物半導体層を成膜する、請求項２に記載の窒化物半導体装置の製造方法。

【請求項4】

前記第１窒化物半導体層がＧａＮであり、
前記第２窒化物半導体層がＩｎＡｌＮとＡｌＧａＮの積層である、請求項２に記載の窒化物半導体装置の製造方法。

【請求項5】

前記アニール処理工程のアニール温度が１３００℃～１５００℃である、請求項３又は４のいずれか一項に記載の窒化物半導体装置の製造方法。

【請求項6】

前記成膜工程では、ＭＯＣＶＤ技術を利用して前記第２窒化物半導体層を成膜する、請求項１～５のいずれか一項に記載の窒化物半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、窒化物半導体層を備えた窒化物半導体装置の製造方法に関する。

【背景技術】

【0002】

窒化物半導体装置を製造するためには、窒化物半導体層内にp型不純物を導入し、導入されたｐ型不純物を活性化してｐ型の拡散領域を形成する技術が必要である。窒化物半導体層内にｐ型の拡散領域を形成する技術の一例が特許文献１に開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－７９９３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本明細書は、窒化物半導体層内に導入されたｐ型不純物を活性化させることができる新規な技術を提供する。

【課題を解決するための手段】

【0005】

本明細書が開示する窒化物半導体装置の製造方法は、第１窒化物半導体層（１４）の上層部の少なくとも一部にｐ型不純物を導入し、ｐ型不純物導入領域（１６）を形成するｐ型不純物導入工程と、前記ｐ型不純物導入領域を含むように前記第１窒化物半導体層の上面から第２窒化物半導体層（１８）を成膜する成膜工程であって、前記第２窒化物半導体層はコヒーレント成長して成膜される、成膜工程と、前記第１窒化物半導体層上に前記第２窒化物半導体層が成膜された状態でアニール処理を実施するアニール処理工程と、を備えることができる。

【0006】

ｐ型不純物を活性化させるために必要なエネルギーは、ｐ型不純物が導入された領域のフェルミ準位の位置に依存しており、フェルミ準位の位置が価電子帯に近いほど、即ち、ｐ型不純物が導入された領域がｎ型であれば低くなる。上記製造方法によると、前記第１窒化物半導体層上にコヒーレント成長して成膜された前記第２窒化物半導体層を形成することにより、前記第１窒化物半導体層の上層部にピエゾ分極によって２次元電子ガス層（２ＤＥＧ）を生成させ、前記第１窒化物半導体層の上層部をｎ型化することができる。このため、前記第１窒化物半導体層の上層部に形成された前記ｐ型不純物導入領域の少なくとも一部は、ｎ型化された領域内に位置することができる。上記製造方法によると、前記第１窒化物半導体層の上層部をｎ型化した状態でアニール処理を実施することができるので、前記ｐ型不純物導入領域内のｐ型不純物は低いエネルギーで活性化することができる。この結果、上記製造方法は、高活性なｐ型領域を形成することができる。

【図面の簡単な説明】

【0007】

【図1】窒化物半導体装置の製造方法のうちの一部のフローチャートを示す。

【図2】窒化物半導体装置の製造方法の一製造過程における窒化物半導体層の要部断面図を模式的に示す。

【図3】窒化物半導体装置の製造方法の一製造過程における窒化物半導体層の要部断面図を模式的に示す。

【図4】窒化物半導体装置の製造方法の一製造過程における窒化物半導体層の要部断面図を模式的に示す。

【図5】窒化物半導体装置の製造方法の一製造過程における窒化物半導体層の要部断面図を模式的に示す。

【図6】窒化物半導体装置の製造方法の一製造過程における窒化物半導体層の要部断面図を模式的に示す。

【発明を実施するための形態】

【0008】

以下、図面を参照して、窒化物半導体層を備えた窒化物半導体装置の製造方法を説明する。以下では、窒化物半導体装置を製造する工程のうちのイオン注入工程から注入されたｐ型不純物を活性化させるアニール処理工程までを説明する。窒化物半導体装置を製造する工程のうちのこれら以外の工程については、既知の製造方法を利用することができる。

【0009】

本願明細書で「窒化物半導体」とは、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（ただし、０≦Ｘ≦１、０≦Ｙ≦１）で定義される化合物である。また、窒化アルミニウムガリウム（ＡｌＧａＮ）は、上記定義のＸ＝０、０＜Ｙ＜１に相当する窒化物半導体である。窒化インジウムアルミニウム（ＩｎＡｌＮ）は、上記定義のＸ＋Ｙ＝１、０＜Ｘ＜１，０＜Ｙ＜１に相当する窒化物半導体である。

【0010】

図１に、窒化物半導体装置の製造方法の一部のフローチャートを示す。図２～６に、図１のフローチャートに対応した製造過程における窒化物半導体層の要部断面図を模式的に示す。

【0011】

まず、図２に示されるように、半導体基板１２を準備し、エピタキシャル成長技術を利用して半導体基板１２上に窒化物半導体の第１窒化物半導体層１４を形成する（図１のステップＳ１）。半導体基板１２は、窒化物半導体を結晶成長可能な材料であればよい。この例では、半導体基板１２の材料は、ｎ型不純物を高濃度に含む窒化ガリウム（ＧａＮ）である。第１窒化物半導体層１４は、特に限定されるものではないが、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）技術を利用して、半導体基板１２上に成膜されてもよい。この例では、第１窒化物半導体層１４の材料は、ｎ型不純物を低濃度に含む窒化ガリウム（ＧａＮ）である。

【0012】

なお、第１窒化物半導体層１４には、電気的機能を発揮する機能構造を構成する各種の拡散領域が形成される。このような機能構造としては、例えばスイッチング機能を発揮するＭIＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）及びＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称される種類の機能構造、又は、整流作用を発揮するダイオードと称される種類の機能構造が例示される。第１窒化物半導体層１４は、このようなＭＩＳＦＥＴ及びＭＯＳＦＥＴを構成するドリフト領域に相当してもよく、ダイオードを構成する高抵抗領域又はカソード領域に相当してもよい。以下では、第１窒化物半導体層１４内にｐ型の拡散領域を形成する方法を示す。このようなｐ型の拡散領域は、ＭＩＳＦＥＴ及びＭＯＳＦＥＴにおけるｐ型ボディ領域又はｐ型ボディコンタクト領域であってもよく、ダイオードにおけるｐ型アノード領域であってもよい。

【0013】

次に、図３に示されるように、イオン注入技術を利用して、第１窒化物半導体層１４の上面の一部に向けてｐ型不純物を照射し、第１窒化物半導体層１４の上層部の一部にｐ型不純物を導入し、ｐ型不純物導入領域１６を形成する（図１のステップＳ２）。ｐ型不純物導入領域１６は、第１窒化物半導体層１４の上面に露出する位置に形成されている。ｐ型不純物は、特に限定されるものではないが、例えばマグネシウム（Ｍｇ）であってもよい。なお、ｐ型不純物は、マグネシウムに代えてベリリウム（Ｂｅ）であってもよい。また、活性化を促進するために、必要に応じてｐ型不純物導入領域１６内に窒素（Ｎ）を注入してもよい。

【0014】

次に、図４に示されるように、エピタキシャル成長技術を利用して、第１窒化物半導体層１４上に窒化物半導体の第２窒化物半導体層１８を形成する（図１のステップＳ３）。第２窒化物半導体層１８は、特に限定されるものではないが、例えばＭＯＣＶＤ技術を利用して、第１窒化物半導体層１４上にコヒーレント成長して成膜されてもよい。ここで、コヒーレント成長とは、第１窒化物半導体層１４と第２窒化物半導体層１８の間に格子不整合があるものの、第２窒化物半導体層１８が結晶成長するときに、第２窒化物半導体層１８の格子が歪むことによって第１窒化物半導体層１４と第２窒化物半導体層１８の界面の格子の連続性を保って成長することをいう。第２窒化物半導体層１８は、第１窒化物半導体層１４とは異なるバンドギャップを有する窒化物半導体である。典型的には、第２窒化物半導体層１８は、第１窒化物半導体層１４よりも大きなバンドギャップを有する窒化物半導体である。この例では、第２窒化物半導体層１８は、ノンドープ又はｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）である。

【0015】

第２窒化物半導体層１８が第１窒化物半導体層１４の上面からコヒーレント成長して成膜されているので、図４に示されるように、第１窒化物半導体層１４と第２窒化物半導体層１８のヘテロ接合面のうちの第１窒化物半導体層１４側には、ピエゾ分極によって２次元電子ガス層（２ＤＥＧ）が形成される。なお、図中のＥ_Ｆはフェルミ準位を示す。このように、第１窒化物半導体層１４の上層部はｎ型化しており、ｐ型不純物導入領域１６の少なくとも一部は、このｎ型化した領域、即ち、２次元電子ガス層（２ＤＥＧ）内に配置されている。

【0016】

次に、第１窒化物半導体層１４上に第２窒化物半導体層１８が成膜された状態でアニール処理を実施する（図１のステップＳ４）。アニール温度は、特に限定されるものではないが、例えば１３００℃～１５００℃であってもよい。ｐ型不純物であるマグネシウム（Ｍｇ）がガリウム（Ｇａ）に置換されるための形成エネルギー、即ち、マグネシウムを活性化させるために必要なエネルギーは、ｐ型不純物導入領域１６のフェルミ準位の位置に依存している。ｐ型不純物導入領域１６のフェルミ準位の位置が価電子帯に近いほど、即ち、ｐ型不純物導入領域１６がｎ型であれば、マグネシウムを活性化させるために必要なエネルギーは低くなる。このアニール処理は、第１窒化物半導体層１４の上層部に２次元電子ガス層（２ＤＥＧ）を形成した状態で実施されるので、ｐ型不純物導入領域１６の少なくとも一部がｎ型領域内に位置した状態でアニール処理が実施される。このため、ｐ型不純物導入領域１６内のｐ型不純物は、低いエネルギーで活性化することができる。また、ｐ型不純物導入領域１６内に導入されたｐ型不純物の最大濃度は、２次元電子ガス層（２ＤＥＧ）内の最大電荷密度よりも小さくなるように調整されている。このため、第１窒化物半導体層１４の上層部は、アニール処理中においてｎ型領域に維持されている。この結果、ｐ型不純物導入領域１６内に導入されたｐ型不純物は、高効率で活性化することができる。

【0017】

次に、図５に示されるように、第２窒化物半導体層１８を除去する（図１のステップＳ５）。第２窒化物半導体層１８が除去されると、ピエゾ分極が消失し、ｐ型不純物導入領域１６がｐ型領域となる。このようにして、第１窒化物半導体層１４の上層部に高活性なｐ型領域を形成することができる。

【0018】

上記の例では、第２窒化物半導体層１８が１つの窒化物半導体層で構成されていた。この例に代えて、図６に示されるように、第２窒化物半導体層１８が複数の層で構成されていてもよい。図６には、下側窒化物半導体層１８ａと上側窒化物半導体層１８ｂが積層して構成された例を示す。下側窒化物半導体層１８ａと上側窒化物半導体層１８ｂは、特に限定されるものではないが、例えばＭＯＣＶＤ技術を利用して、第１窒化物半導体層１４上にコヒーレント成長して順に成膜されてもよい。

【0019】

例えば、下側窒化物半導体層１８ａと上側窒化物半導体層１８ｂは、ＡｌＧａＮであり、アルミニウムの組成比が異なるように構成されていてもよい。一例ではあるが、下側窒化物半導体層１８ａがＡｌ_０．２Ｇａ_０．８Ｎであり、上側窒化物半導体層１８ｂがＡｌ_０．４Ｇａ_０．６Ｎであってもよい。第１窒化物半導体層１４と接する下側窒化物半導体層１８ａのアルミニウムの組成比が小さいと、第１窒化物半導体層１４と下側窒化物半導体層１８ａの格子不整合が抑えられ、アニール処理時のクラックの発生が抑えられる。最表面の上側窒化物半導体層１８ｂのアルミニウムの組成比が大きいと、上側窒化物半導体層１８ｂの表面からの窒素抜けが抑えられるので耐熱性が向上する。実用的な耐熱性を確保するためには、上側窒化物半導体層１８ｂのアルミニウムの組成比が４０％以上であってもよい。なお、下側窒化物半導体層１８ａと上側窒化物半導体層１８ｂの明確な２つの積層構造に代えて、第２窒化物半導体層１８は、アルミニウムの組成比が第１窒化物半導体層１４側から最表面に向けて多段的に増加するように３つ以上の層によって構成されていてもよく、アルミニウムの組成比が第１窒化物半導体層１４側から最表面に向けて連続的に増加するように１つの層によって構成されていてもよく、あるいは、それらの組合せによって構成されていてもよい。いずれにせよ、第２窒化物半導体層１８のアルミニウムの組成比は、第１窒化物半導体層１４と接する部分が最小値であり、最表面が最大値となるように構成されていてもよい。これにより、クラックの抑制と窒素抜けの抑制を極めて良好に両立させることができる。

【0020】

例えば、下側窒化物半導体層１８ａが窒化インジウムアルミニウム（ＩｎＡｌＮ）であり、上側窒化物半導体層１８ｂが窒化アルミニウムガリウム（ＡｌＧａＮ）であってもよい。ＩｎＡｌＮ／ＧａＮのヘテロ接合面に形成される２次元電子ガス層（２ＤＥＧ）の電荷密度は、ＡｌＧａＮ／ＧａＮのヘテロ接合面に形成される２次元電子ガス層（２ＤＥＧ）の電荷密度よりも大きい。したがって、下側窒化物半導体層１８ａが窒化インジウムアルミニウム（ＩｎＡｌＮ）であると、第１窒化物半導体層１４の上層部に高密度な２次元電子ガス層（２ＤＥＧ）が形成される。このため、ｐ型不純物導入領域１６のｐ型不純物濃度を濃くしてもアニール処理中にｎ型領域を維持することができるので、第１窒化物半導体層１４の上層部に高濃度なｐ型領域を形成することができる。

【0021】

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

【0022】

本明細書が開示する窒化物半導体装置の製造方法は、第１窒化物半導体層の上層部の少なくとも一部にｐ型不純物を導入し、ｐ型不純物導入領域を形成するｐ型不純物導入工程と、前記ｐ型不純物導入領域を含むように前記第１窒化物半導体層の上面から第２窒化物半導体層を成膜する成膜工程であって、前記第２窒化物半導体層はコヒーレント成長して成膜される、成膜工程と、前記第１窒化物半導体層上に前記第２窒化物半導体層が成膜された状態でアニール処理を実施するアニール処理工程と、を備えることができる。前記第２窒化物半導体層は、前記第１窒化物半導体層とは異なるバンドギャップを有する窒化物半導体であってもよい。典型的には、前記第２窒化物半導体層は、前記第１窒化物半導体層よりも大きなバンドギャップを有する窒化物半導体であってもよい。

【0023】

前記成膜工程では、組成比の異なる窒化物半導体を積層して前記第２窒化物半導体層を成膜してもよい。例えば、前記第１窒化物半導体層がＧａＮであり、前記第２窒化物半導体層がＡｌＧａＮであってもよい。この場合、前記第２工程では、アルミニウムの組成比が前記第１窒化物半導体層側から最表面に向けて増加するように前記第２窒化物半導体層を成膜してもよい。クラックの抑制と窒素抜けの抑制を両立することができる。あるいは、前記第１窒化物半導体層がＧａＮであり、前記第２窒化物半導体層がＩｎＡｌＮとＡｌＧａＮの積層であってもよい。前記第１窒化物半導体層の上層部に高濃度なｐ型領域を形成することができる。

【0024】

前記第１窒化物半導体層がＧａＮの場合、前記アニール処理工程のアニール温度が１３００℃～１５００℃であってもよい。ｐ型不純物を活性化させるために必要なエネルギーを加えることができる。

【0025】

前記成膜工程では、ＭＯＣＶＤ技術を利用して前記第２窒化物半導体層を成膜してもよい。

【0026】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0027】

１２ ：半導体基板
１４ ：第１窒化物半導体層
１６ ：ｐ型不純物導入領域
１８ ：第２窒化物半導体層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】