特開 2023-20994 高電圧保護とインピーダンス制御とを備えたマルチドライバアーキテクチャの装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023020994

(43)【公開日】2023-02-09

(54)【発明の名称】高電圧保護とインピーダンス制御とを備えたマルチドライバアーキテクチャの装置

(51)【国際特許分類】

   H03K 19/0175 20060101AFI20230202BHJP

   H04L 25/02 20060101ALI20230202BHJP

   H03K 19/003 20060101ALN20230202BHJP

【ＦＩ】

H03K19/0175 290

H03K19/0175 220

H04L25/02 S

H04L25/02 V

H04L25/02 F

H03K19/003 230

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2022117669

(22)【出願日】2022-07-25

(31)【優先権主張番号】63/227,676

(32)【優先日】2021-07-30

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/540,683

(32)【優先日】2021-12-02

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】ビカース・アグラワル

(72)【発明者】

【氏名】フォン・チュー

【テーマコード（参考）】

5J032

5J056

5K029

【Ｆターム（参考）】

5J032AA05

5J032AC18

5J056AA05

5J056AA40

5J056BB01

5J056BB46

5J056DD13

5J056DD27

5J056DD29

5J056DD51

5J056FF09

5K029GG07

5K029JJ08

(57)【要約】      （修正有）

【課題】マルチドライバアーキテクチャを実装するための装置、システム及び方法を提供する。
【解決手段】マルチドライバアーキテクチャを実装する装置１００は、入力電圧Ｖｉｎを受け取る低電圧ドライバ１１０と高電圧ドライバ１１２とを含む。回路１０１及びプリドライバ回路１０２、１０３は、低電圧ドライバと高電圧ドライバとのうちの１つを選択して、入力電圧を出力電圧Ｖｏｕｔに変換する。電圧調整器１０４、１３０、回路１３２及びスイッチ１２０は、低電圧ドライバと高電圧ドライバに接続される。スイッチ１２０は、低電圧ドライバの出力端子と回路１３２との間に接続される。回路１３２は、スイッチ１２０のスイッチインピーダンスを制御する。低電圧ドライバが選択されたことに応答して、低電圧ドライバは一定のインピーダンスレベルで出力電圧を出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

装置であって、
ドライバ回路の内部抵抗を制御して、前記ドライバ回路に、一定のインピーダンスレベルで出力電圧を出力させるように構成されたコントローラを備える、
装置である。

【請求項2】

請求項１記載の装置において、
前記コントローラは、前記ドライバ回路の前記内部抵抗を複数の異なるレベルに調整して、複数の異なる一定のインピーダンスレベルで前記出力電圧を出力するための前記ドライバ回路を構成するように構成された、
装置である。

【請求項3】

請求項１記載の装置において、前記コントローラと前記ドライバ回路の出力端子との間に接続されたスイッチをさらに備え、
前記コントローラは、前記スイッチに、前記ドライバ回路の前記内部抵抗を制御できるように構成された、
装置である。

【請求項4】

請求項３記載の装置において、
前記スイッチは、複数のスイッチング素子を備え、
前記コントローラは、前記スイッチ内の特定の数のスイッチング素子を有効にすることによって前記内部抵抗を制御するように構成された、
装置である。

【請求項5】

請求項３記載の装置において、
前記スイッチは、１つまたは複数のＮ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む、
装置である。

【請求項6】

請求項５記載の装置において、
前記１つまたは複数のＮ型ＭＯＳＦＥＴのゲート厚は、前記ドライバ回路に供給される供給電圧に基づいて選択される、
装置である。

【請求項7】

請求項３記載の装置において、
前記ドライバ回路は、積層Ｎ型金属酸化膜半導体（ＮＭＯＳ）ドライバと相補対称型金属酸化膜半導体（ＣＭОＳ）ドライバとを備え、
前記スイッチは、前記積層ＮＭОＳドライバの出力端子に接続され、
前記コントローラは、前記積層ＮＭОＳドライバの出力端子と前記ドライバ回路の出力端子との間に接続された前記スイッチを有効にすることによって、前記ドライバ回路の前記内部抵抗を制御するように構成された、
装置である。

【請求項8】

請求項７記載の装置において、
第１の電圧調整器および第２の電圧調整器をさらに備え、
前記第２の電圧調整器は、前記積層ＮＭОＳドライバに接続され、
前記第１の電圧調整器は、前記第２の調整器および前記コントローラに一定の供給電圧を出力するように構成され、
前記第２の調整器は、前記積層ＮＭОＳドライバによって出力された電圧の振幅を制御するように構成された、
装置である。

【請求項9】

請求項１記載の装置において、
前記出力電圧が、差動電圧信号である、
装置である。

【請求項10】

装置であって、
入力電圧を受け取るように構成された第１のドライバと、
前記入力電圧を受け取るように構成された第２のドライバと、
前記第１のドライバと前記第２のドライバのうち１つを選択して、前記入力電圧を出力電圧に変換するように構成されたプリドライバ論理回路と、
前記第１のドライバと前記第２のドライバとに接続されたコントローラと、
前記第１のドライバの出力端子と前記コントローラとの間に接続されたスイッチと、
を備え、
前記コントローラは、前記スイッチの内部抵抗を制御するように構成され、
前記第１のドライバが前記プリドライバ論理回路によって選択されたことに応答して、前記第１のドライバは、一定のインピーダンスレベルで前記出力電圧を出力する、
装置である。

【請求項11】

請求項１０記載の装置において、
前記コントローラは、前記スイッチの前記内部抵抗を複数の異なるレベルに調整して、複数の異なる一定のインピーダンスレベルで前記出力電圧を出力するための前記第１のドライバを構成するように構成された、
装置である。

【請求項12】

請求項１０記載の装置において、
前記スイッチは、複数のスイッチング素子を備え、
前記コントローラは、前記スイッチ内の特定の数のスイッチング素子を有効にすることによって、前記内部抵抗を制御するように構成された、
装置である。

【請求項13】

請求項１０記載の装置において、
前記スイッチは、１つまたは複数のＮ型金属酸化膜半導体電界効果トランジスタ（ＭОＳＦＥＴ）を含む、
装置である。

【請求項14】

請求項１３記載の装置において、
前記１つまたは複数のＮ型ＭОＳＦＥＴのゲート厚さは、前記装置に供給される供給電圧に基づく、
装置である。

【請求項15】

請求項１０記載の装置において、
前記第１のドライバは、積層ＮＭОＳドライバであり、
前記第２のドライバは、ＣＭОＳドライである、
装置である。

【請求項16】

請求項１０記載の装置において、
第１の電圧調整器および第２の調整器をさらに備え、
前記第２の電圧調整器は、前記第１のドライバに接続され、
前記第１の電圧調整器は、前記第２の調整器および前記コントローラに一定の供給電圧を出力するように構成され、
前記第２の調整器は、前記第１のドライバによって出力される電圧の振幅を制御するように構成された、
装置である。

【請求項17】

請求項１０記載の装置において、
前記入力電圧と前記出力電圧は、差動電圧信号である、
装置である。

【請求項18】

システムであって、
回路と、
前記回路に接続される装置と、
を備え、
前記装置は、
入力電圧を受け取るように構成された第１のドライバと、
前記入力電圧を受け取るように構成された第２のドライバと、
前記第１のドライバと前記第２のドライバのうち１つを選択して、前記入力電圧を出力電圧に変換するように構成されたプリドライバ論理回路と、
前記第１のドライバおよび前記第２のドライバに接続されたコントローラと、
前記第１のドライバの出力端子と前記コントローラとの間に接続されたスイッチと、
を備え、
前記コントローラは、前記スイッチの内部抵抗を制御するように構成され、
前記第１のドライバが前記プリドライバ論理回路によって選択されたことに応答して、前記第１のドライバは、一定のインピーダンスレベルで前記出力電圧を出力し、
前記出力電圧は、前記装置および前記回路の外部の終端抵抗を使用せずに前記回路に供給される、
システムである。

【請求項19】

請求項１８記載のシステムにおいて、
前記スイッチは、１つまたは複数のＮ型金属酸化膜半導体電界効果トランジスタ（ＭОＳＦＥＴ）を含み、
前記１つまたは複数のＮ型ＭОＳＦＥＴのゲート厚は、前記装置に供給される供給電圧に基づく、
システムである。

【請求項20】

請求項１８記載のシステムにおいて、
第１の電圧調整器および第２の調整器をさらに備え、
前記第２の電圧調整器は、前記第１のドライバに接続され、
前記第１の電圧調整器は、前記第２の調整器および前記コントローラに一定の供給電圧を出力するように構成され、
前記第２の調整器は、前記第１のドライバによって出力される電圧の振幅を制御するように構成された、
システムである。

【発明の詳細な説明】

【技術分野】

【0001】

この出願は、２０２１年７月３０日に出願された米国仮出願第６３／２２７、６７６号および２０２１年１２月２日に出願された米国特許出願第１７／５４０、６８３号の利益を主張する。米国仮出願第６３／２２７、６７６号および米国特許出願第１７／５４０、６８３号の全内容は、参照により本明細書に組み込まれる。

【0002】

本開示は、一般に、差動出力ドライバを利用する装置およびシステムに関する。特に、本開示は、一定のインピーダンスを有する出力電圧を使用して別の回路を駆動することができる差動出力ドライバに関する。

【背景技術】

【0003】

ドライバ回路（またはドライバ）は、回路に流れる電流の調整を制御することによって、別の回路を制御するために使用され得る。たとえば、トランジスタドライバは、低電流源（たとえば、論理ゲートまたはセンサ）から入力電流を受け取り、電球およびモータなどのコンポーネント（構成要素）または回路を駆動するために使用され得るより高い電流に当該入力電流を駆動する電流増幅デバイスとして実装され得る。別の例では、ドライバは、入力電圧を調整し、調整した電圧を使用して別のコンポーネントを駆動または制御することができる。別の例では、コンピュータデバイス（計算装置）は、複数の出力ドライバを含むクロック発生器を使用してもよい。クロック発生器は、入力クロック信号を受信でき、複数のドライバは、その入力クロック信号をより高い電流に駆動して、コンピュータデバイスに実装されているさまざまなコンポーネントまたはアプリケーションを駆動することができる。

【発明の概要】

【0004】

一実施形態では、マルチドライバアーキテクチャを実装するための装置が一般的に説明されている。この装置は、ドライバ回路の内部抵抗を制御して、ドライバに一定のインピーダンスレベルで出力電圧を出力させるように構成されたコントローラを含んでもよい。

【0005】

一実施形態では、マルチドライバアーキテクチャを実装するための装置が一般的に説明されている。装置は、入力電圧を受け取るように構成された第１のドライバを含んでもよい。装置は、入力電圧を受け取るように構成された第２のドライバをさらに含んでもよい。この装置は、第１のドライバと第２のドライバのうちの１つを選択して、入力電圧を出力電圧に変換するように構成されたプリドライバ論理回路をさらに含んでもよい。装置は、第１のドライバおよび第２のドライバに接続されたコントローラをさらに含んでもよい。装置は、第１のドライバの出力端子とコントローラとの間に接続されたスイッチをさらに含んでもよい。コントローラは、スイッチの内部抵抗を制御するように構成されてもい。前記第１のドライバがプリドライバ論理回路によって選択されたことに応答して、第１のドライバは、一定のインピーダンスレベルで出力電圧を出力してもよい。

【0006】

一実施形態では、マルチドライバアーキテクチャを実装するためのシステムが一般的に説明される。システムは、回路と、当該回路に接続された装置とを含んでもよい。装置は、入力電圧を受け取るように構成された第１のドライバを含んでもよい。装置は、入力電圧を受け取るように構成された第２のドライバをさらに含んでもよい。この装置は、第１のドライバと第２のドライバのうちの１つを選択して、入力電圧を出力電圧に変換するように構成されたプリドライバ論理回路をさらに含んでもよい。装置は、第１のドライバおよび第２のドライバに接続されたコントローラをさらに含んでもよい。装置は、第１のドライバの出力端子とコントローラとの間に接続されたスイッチをさらに含んでもよい。コントローラは、スイッチの内部抵抗を制御して、入力電圧を出力電圧に変換するために第１のドライバと第２のドライバのうち１つを選択するように構成されてもよい。第１のドライバがプリドライバ論理回路によって選択されたことに応答して、第１のドライバは、一定のインピーダンスレベルで出力電圧を出力してもよい。出力電圧は、装置および回路の外部にある終端抵抗を使用せずに回路に提供されてもよい。

【0007】

前述の要約は例示にすぎず、どんな方法であっても限定するよう意図されない。上記の例示的な態様、実施形態、および特徴に加えて、さらなる態様、実施形態、および特徴は、図面および以下の詳細な説明を参照することによって明らかになるであろう。図面において、同様の参照番号は、同一または機能的に類似した要素を示している。

【図面の簡単な説明】

【0008】

【図1】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドラバアーキテクチャを実装することができる例示的な装置を示す図である。

【図2】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャを実装することができる別の例示的な装置を示す図である。

【図3】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャを実装することができる別の例示的な装置３００を示す図である。

【図4A】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャの例示的な実装を示す図である。

【図4B】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャの別の例示的な実装を示す図である。

【図5A】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャの別の例示的な実装を示す図である。

【図5B】一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャの別の例示的な実装を示す図である。

【発明を実施するための形態】

【0009】

以下の説明では、本出願の様々な実施形態の理解を提供するために、特定の構造、コンポーネント（構成要素）、材料、寸法、処理ステップおよび技術などの多数の特定の詳細が説明されている。しかしながら、本出願の様々な実施形態がこれらの特定の詳細の説明なく実施され得ることは、当業者によって理解されるであろう。他の例では、本出願を曖昧にすることを回避するために、周知の構造または処理ステップは、詳細に説明されていない。

【0010】

一態様では、差動出力ドライバは、コモンモード電圧（同相電圧）の測定を通じて調整される振幅調整電圧源として実装されてもよい。差動出力ドライバは、調整した電圧を別の回路またはコンポーネントに出力して、その回路またはコンポーネントを制御または駆動してもよい。一態様では、インピーダンス整合は、インピーダンス差により電流がドライバに逆流するのを防ぐことができる。たとえば、終端抵抗（たとえば、差動出力ドライバの外部）を、差動出力ドライバの差動出力（たとえば、真の出力と相補出力）の間に接続して、インピーダンス整合を実行してもよい。一態様では、終端抵抗のセンタータップの電圧を測定してもよく、測定した電圧は、出力電圧の振幅調整を実施する調整器へのフィードバックとして提供されてもよい。電力とノイズ特性との間の交換条件を維持するためのアプリケーション固有の出力ドライバの要件は、電力とノイズ特性とのバランスをとるための複数の機能を含むように差動出力ドライバを構成または設計することにより対処してもよい。ただし、機能の数が増えると、差動出力ドライバを作成するためのコストが増えるかもしれない。比較的高いコストにより、一部の差動出力ドライバは、比較的低い性能仕様を必要とするように設計または構成されてもよい。

【0011】

本明細書に記載の装置、システム、および方法は、特定の範囲（たとえば、１．８ボルト（Ｖ）から３．３ボルト）内の供給電圧に関係なく、複数のドライバタイプにわたるノイズ特性などのアプリケーション固有の出力ドライバ要件に関連する様々な問題に対処してもよい。さらに、本明細書に記載の装置、システム、および方法は、コストを改善するために比較的小さな設置面積（実装面積）を提供してもよく、電力とノイズ特性との間の交換条件を維持してもよい。一例では、本明細書に記載の装置、システム、および方法は、プログラム可能な電圧レベルを備えた複数のドライバタイプが、同時に共存できるようにするとともにノイズおよび信号プロファイルに関して性能レベルを改善できるようにしてもよく、より小さな設置面積で実現されてもよい。さらに、１つまたは複数のスイッチ（たとえば、比較的厚いゲートを備えたＮ型金属酸化膜半導体）は、インピーダンス制御論理ブロックによって制御されて、複数の供給電圧にわたって一定のインピーダンスレベルを提供してもよい。複数の電源電圧にわたる一定のインピーダンスレベルにより、差動出力ドライバが終端抵抗なしで機能できるようにされてもよい。終端抵抗を取り外すと、回路基板を占有するコンポーネントの量が減少され、回路基板の設置面積が減少されるかもしれない。

【0012】

図１は、一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャを実装することができる例示的な装置１００を示す図である。一例では、装置１００は、電子デバイス内のドライバまたはバッファとして実装されている集積回路であってもよい。装置１００は、入力電圧Ｖｉｎなどの入力信号を受信し、Ｖｉｎを出力電圧Ｖｏｕｔなどの出力信号に変換することができる。装置１００は、出力電圧信号Ｖｏｕｔを使用して、回路１５０などの別の回路またはコンポーネントを駆動してもよい。図１に示す例では、装置１００は、回路１０１、プリドライバ回路１０２、プリドライバ回路１０３、電圧調整器１０４、ドライバ１１０、ドライバ１１２、別の電圧調整器１３０、回路１３２（「制御論理ブロック１３２」）、スイッチ１２０を含んでもよい。一実施形態では、回路１０１、プリドライバ回路１０２、プリドライバ回路１０３、ドライバ１１０、およびドライバ１１２は、装置１００のドライバ回路を形成してもよく、電圧調整器１０４、電圧調整器１３０、回路１３２、およびスイッチ１２０は、装置１００の制御ブロックまたはコントローラを形成してもよい。装置１００の回路１０１は、入力電圧信号Ｖｉｎなどの異なる電圧信号を入力として受け取ってもよく、ここで、Ｖｉｎは、真の成分および相補的な成分（たとえば、Ｖｉｎ＿ｎおよびＶｉｎ＿ｐ）を有する差動入力であってもよい。回路１０１は、プリドライバ回路１０２、１０３のうちの１つを選択するように構成されたプリドライバ論理を含んでもよく、入力電圧信号Ｖｉｎに対してレベルシフト（レベル変化）を実行して、Ｖｉｎの電圧レベルにドライバ１１０またはドライバ１１２のいずれかに適切なレベルをもたらしてもよい。たとえば、Ｖｉｎがプリドライバ回路１０２およびドライバ１１０に提供されている場合、回路１０１はＶｉｎを第１の電圧レベルにレベルシフトしてもよく、または、Ｖｉｎがプリドライバ１０３およびドライバ１１２に提供されている場合、回路１０１はＶｉｎを第２の電圧レベルにレベルシフトしてもよい。一例では、第２の電圧レベルは、第１の電圧レベルよりも大きくてもよい。一例の実施形態では、第２の電圧レベルは、装置１００に提供される供給電圧Ｖｄｄｏと同等であってもよく、ここで、Ｖｄｄｏは１．８Ｖから３．３Ｖの間で変化し得、第１の電圧レベルは１．８Ｖであってもよい。

【0013】

プリドライバ回路１０２、１０３は、回路１０１からレベルシフトされた電圧を受け取ってもよく、より低い面積要件で、ドライバ１１０、１１２によって出力される電圧信号などの複数の供給電圧にわたってノイズ性能をそれぞれ最適化してもよい。ドライバ１１０は、積層Ｎ型金属酸化膜半導体（ＮＭＯＳ）構成を有する低電圧ドライバであってもよく、ドライバ１１０は、第１の電圧レベル（たとえば、電圧調整器１０４によって調整される０．８Ｖ）を有する電圧を供給するように構成されてもよい。一実施形態では、ドライバ１１０は、低電力高速電流ステアリングロジック（ＬＰ－ＨＣＳＬ）を実装してもよい。１．８ボルトで構成されたプリドライバ回路１０２を備えた積層ＮＭＯＳトポロジーを使用すると、低電圧ドライバ（たとえば、ドライバ１１０）の全体的な面積要件が減少されるかもしれないことに留意すべきである。ドライバ１１２は、相補対称型金属酸化膜半導体（ＣＭＯＳ）構成（たとえば、ＮＭＯＳで積層されたＰ型金属酸化膜半導体（ＰＭＯＳ）を有する）を有する高電圧ドライバであってもよく、ドライバ１１２は、供給電圧Ｖｄｄоを使用して動作しもよい。装置１００は、改善された電源ノイズ除去とともに、特定のプロセス、電圧および温度変動仕様を満たすように構成されてもよい。

【0014】

一例では、電圧調整器１３０は、基準電圧Ｖｒｅｆ１（たとえば、１．２Ｖ）を受け取り、Ｖｒｅｆ１を１．８Ｖなどの定電圧に変換してもよい。電圧調整器１３０は、電圧調整器１０４および制御論理ブロック１３２に定電圧を提供してもよい。電圧調整器１３０は、供給電圧Ｖｄｄｏに基づいて動作してもよい。電圧調整器１３０によって出力される定電圧は、電圧調整器１０４および制御論理ブロック１３２のための供給電圧であってもよい。電圧調整器１０４は、基準電圧Ｖｒｅｆ２を受け取り、Ｖｒｅｆ２を、ドライバ１１０によって出力される電圧信号の振幅を制御するために使用される振幅制御電圧（たとえば、０．８Ｖ）に変換してもよい。一例では、基準電圧Ｖｒｅｆ２は、プログラム可能であってもよく、０．４Ｖから１．０Ｖの間で変化してもよい。プログラム可能な基準電圧Ｖｒｅｆ２は、ドライバ１１０によって出力される電圧信号の電圧スイング（電圧揺れ）をプログラム可能にできるようにしてもよい。

【0015】

一例では、スイッチ１２０は、並列に接続された１つまたは複数のスイッチング素子（たとえば、Ｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのトランジスタ）を含んでもよい。スイッチ１２０内のスイッチング素子のそれぞれは、スイッチング素子の閾値電圧を低減するとともに信号インテグリティ（信号品位）を改善するために、スイッチ１２０のバルクまたは本体端子をそのソース端子に接続させてもよい。スイッチ１２０内のスイッチング素子は、制御論理ブロック１３２によって選択的に有効化（またはスイッチオン）または無効化（またはスイッチオフ）されてもよい。制御論理ブロック１３２は、スイッチ１２０を制御するために使用され得る定電圧を表すデジタル信号を出力するように構成されたコントローラすなわちデジタル制御ブロックであってもよい。たとえば、制御論理ブロック１３２は、スイッチ１２０内の第１の数のスイッチング素子を有効にし得る第１の定電圧を表す第１のデジタル信号を出力してもよく、または、スイッチ１２０内の第２の数のスイッチング素子を有効にし得る第２の定電圧を表す第２のデジタル信号を出力してもよい。スイッチ１２０で有効にされるスイッチング素子の数は、スイッチサイズと呼ばれることがある。

【0016】

電圧調整器１３０を使用して固定または定電圧を制御論理ブロック１３２に供給することにより、制御論理ブロック１３２は、スイッチ１２０のスイッチサイズを設定することによってスイッチ１２０のスイッチインピーダンスを設定してもよい。一定のスイッチインピーダンスは、装置１００内の異なるコンポーネントにわたって固定または一定のインピーダンスレベル、すなわち供給電圧の複数の値（たとえば、Ｖｄｄｏ）を提供してもよい。スイッチ１２０によって設定された一定のインピーダンスは、装置の出力、Ｖｏｕｔにも一定のインピーダンスを持たせることができる。一例では、有効化された第１の数のスイッチング素子は、８５オームの一定のスイッチインピーダンスを提供してもよく、有効化された第２の数のスイッチング素子は、１００オームの一定のスイッチインピーダンスを提供してもよい。スイッチサイズの選択は、スイッチ１２０の内部抵抗を調整し、装置１００の内部抵抗を効率的に制御してもよい。たとえば、スイッチ内の有効なスイッチング素子の数が減少するにつれて、スイッチ１２０の内部抵抗は増加してもよい。スイッチの内部抵抗は、有効なスイッチング素子の数に基づいて調整または増加されてもよい。スイッチの内部抵抗は、装置１００が特定のインピーダンスレベルでのソース終端をサポートする差動出力（たとえば、Ｖｏｕｔ）を生成することができるように、特定のレベルまで増加させてもよい。一定のインピーダンスを備えた出力電圧Ｖｏｕｔは、装置１００の差動出力ライン間に外部終端抵抗を接続することなく、装置１００に、回路１５０を駆動することができるようにし得る。一実施形態では、出力電圧Ｖｏｕｔは、スイッチサイズによって設定された固定インピーダンス（たとえば、８５オームまたは１００オーム）を備えることができ、インピーダンス整合のため何らの終端抵抗を接続する必要がないようにしている。一実施形態では、２つを超えるインピーダンスレベルを、スイッチ１２０のスイッチサイズによって設定することができる。一実施形態では、Ｖｏｕｔは、装置１００がクロック発生器の出力ドライバ回路に実装されることに応答して、差動クロック信号であってもよい。

【0017】

一例では、スイッチ１２０は無効またはスイッチオフにされてもよい（たとえば、無効にされたすべてのスイッチング素子）一方、ドライバ１１２は有効され得るとともにドライバ１１０は無効にされ得る。ドライバ１１２を有効にするとともにドライバ１１０を無効にすることに応答して、装置１００は、通常の状態で（たとえば、スイッチを使用して一定のインピーダンスを設定することなく）動作してもよい。スイッチ１２０が有効にされまたはスイッチオンされることに応答して（たとえば、１つまたは複数のスイッチング素子を有効にしておく）、ドライバ１１０は有効にされ得るとともにドライバ１１２は無効にされ得る。このようにして、ドライバ１１０または１１２のいずれかをドライバパスとして選択して、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔとしての別のデバイスにバッファリングまたは渡し（パス）てもよい。一実施形態では、回路１０１は、プリドライバ回路１０２、１０３のうちの１つのイネーブルピン（ＥＰ）にイネーブル信号を送信して、プリドライバ回路１０２、１０３のうちの１つを有効にするように構成され得る。それから、イネーブル信号を受信しなかったプリドライバ１０２、１０３のうちのプリドライバは無効にされる。例示的な実施形態では、スイッチ１２０内のスイッチング素子は、複数の入出力（ＩＯ）ドライバタイプ（たとえば、ドライバ１１０などの低電圧ドライバおよびドライバ１１２などの高電圧ドライバ）を集積する実現可能性を許容する薄いゲートＮＭＯＳ保護スイッチであってもよい。スイッチング素子のゲートが比較的薄い場合、３．３Ｖなどの比較的高い電圧がスイッチング素子を破壊する可能性がある。より厚いゲートＮＭＯＳを使用してスイッチ１２０を実装することにより、追加の高電圧保護スイッチの要件を排除し、回路基板のスペースを維持するとともに設計の複雑さを軽減し得る。一例では、スイッチ１２０内のスイッチング素子のゲート厚は、少なくとも３．３Ｖの電圧に耐えることができる厚さであってもよい。

【0018】

図２は、一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャを実装することができる別の例示的な装置２００を示す図である。図２に示される例では、装置２００は、２０８－１、２０８－２、…、２０８－ＮなどのＮ個の差動出力ドライバを含む装置であってもよい。装置２００の差動出力ドライバは、差動出力ドライバ２０８－１からＶｏｕｔ－１などの差動出力電圧信号を出力してもよく、ここで、Ｖｏｕｔ－１は、真のコンポーネントＶｏｕｔ－１ａおよび相補的なコンポーネントＶｕｏｔ－１ｂを含んでもよい。一例では、Ｎは、装置２００が１２個の差動出力を有することができるように１２であってもよい。別の例では、Ｎは、装置２００が８個の差動出力を有することができるように８であってもよい。

【0019】

装置２００は、回路２０４およびマルチプレクサ２０６をさらに含んでもよい。回路２０４は、装置２００の用途に関連するコンポーネントを含んでもよい。たとえば、装置２００がクロック発生器である場合、回路２０４は発振器、出力分周器、メモリデバイスなどを含んでもよい。さらに、装置２００は、図２に示されていない可能性のある追加の入力および出力ピンまたは端子を含んでもよい。差動出力ドライバ２０８－１、２０８－２、…、２０８－Ｎのそれぞれは、装置１００を含んでもよい。マルチプレクサ２０６は、差動出力ドライバ２０８－１、２０８－２、…、２０８－Ｎのうちの１つまたは複数を選択して、電圧ＶｉｎをＶｏｕｔに駆動するように構成されてもよい。たとえば、マルチプレクサ２０６が差動出力ドライバ２０８－１、２０８－２を選択した場合、差動出力ドライバ２０８－１、２０８－２はＶｉｎをＶｏｕｔに駆動することができる。一例では、装置２００がクロック発生器である場合、マルチプレクサ２０６は、回路２０４の中の出力分周器から１つのチャネルを選択して、クロック信号を差動出力ドライバ２０８－１、２０８－２、…、２０８－Ｎの１つに送るように構成されてもよく、ここで、すべてのドライバは、さまざまなチャネルから必要なクロック信号を出力するように有効化され得る。一実施形態では、ドライバ２０８－１、２０８－２、…、２０８－Ｎのそれぞれは、それ自体の供給電圧（たとえば、図１のＶｄｄｏ）に接続されてもよい。さらに、ドライバ２０８－１、２０８－２、…、２０８－Ｎのそれぞれは、電圧調整器のそれぞれのセットを含むことができる。

【0020】

図３は、一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャを実装することができる別の例示的な装置３００を示す図である。一例では、装置３００は、ＣＰＵオーバークロックを備えたハイエンドデスクトップ（ＨＥＤＴ）または動的周波数要件を備えた民生用アプリケーションなどのアプリケーション用のプログラム可能なクロック発生器であってもよい。装置３００は、回路３０２を含んでもよい。図２の例を参照すると、回路３０２は、図２に示される回路２０４であってもよい。図１に示される装置１００のコピーは、装置３００の差動出力に接続された出力ドライバ２０８－１、…、２０８－Ｎのそれぞれの範囲内であり得る。一実施形態では、図３に示される装置３００は、差動出力（ＯＵＴ０、ＯＵＴ０ｂ）から（ＯＵＴ１１、ＯＵＴ１１ｂ）までの範囲の１２個の差動出力を有する。別の実施形態では、装置３００は、８個の差動出力などの異なる数の差動出力を含んでもよい。

【0021】

差動出力（ＯＵＴ０、ＯＵＴ０ｂ）から（ＯＵＴ１１、ＯＵＴ１１ｂ）のそれぞれは、入力を個々のアプリケーションに送るために使用されてもよい。たとえば、装置３００の差動出力は、入力を様々なアプリケーションに送るために使用されるクロック信号であってもよい（たとえば、装置３００がクロック発生器である場合）。差動出力（ＯＵＴ０、ＯＵＴ０ｂ）は、入力を第1のペリフェラル・コンポーネント・インターコネクト・エクスプレス（ＰＣＩｅ）アプリケーションに送ることができ、差動出力（ＯＵＴ３、ＯＵＴ３ｂ）は、入力を第２のＰＣＩｅアプリケーションに送ることができる。装置１００を差動出力ドライバ２０８－１、…、２０８－Ｎのそれぞれに実装することより、装置３００は、固定出力インピーダンス（たとえば、８５オームまたは１００オーム）を有する異なるセットの差動出力を生成することができる。差動出力の固定出力インピーダンスにより、差動出力が、入力を異なるアプリケーションに直接送ることを可能にできる（たとえば、差動出力間に外部終端抵抗を接続せずに）。

【0022】

図４Ａおよび４Ｂは、一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャの例示的な実装を示す図である。図４Ａは、ドライバ１１２が有効にされるとともにドライバ１１０が無効にされる場合に、図１の装置１００の実装を示している。図４Ａでは、有効にされたドライバ１１２は、直流（ＤＣ）結合を介してＶｏｕｔを別のデバイス４００に出力してもよい。図４Ｂでは、有効にされたドライバ１１２は、交流（ＡＣ）結合を介してデバイス４００にＶｏｕｔを出力してもよい。

【0023】

一例では、ドライバ１１２は、比較的高い電圧入力（たとえば、３．３Ｖ）を処理してもよく、パワーレイル（母線）との信号干渉を防ぐとともに内部ノイズを低減するために、Ｖｏｕｔの振幅は、フルスイング（フル振動）から少なくともハーフスイング（ハーフ振動）に減らされる必要がある。たとえば、図４Ａおよび４Ｂに示されるように、ドライバ１１２は、高速３．３ＶのＣＭＯＳドライバとして実装されてもよい。図４Ａおよび４Ｂに示される構成では、ドライバ（Ｒо）の出力インピーダンスおよび直列抵抗（Ｒｓ）の合計は、伝送線路インピーダンスＺｏに等しい。加えて、水晶入力での整合終端（装置１００がクロック発生器内に実装されている場合）は、信号を半分に減衰させるだろう。これは、２つの方法のいずれかで実行され得る。まず、並列のＲ１とＲ２は伝送線路インピーダンスと等しくするべきである。ほとんどの５０オームアプリケーションでは、Ｒ１とＲ２は１００オームであり得る。あるいは、これは、Ｒ１を削除してＲ２を５０オームに変更することによっても達成することができる。一例では、抵抗の値を大きくして、低速で壊れやすいＣＭＯＳドライバの負荷を減らすことができる。

【0024】

図５Ａおよび５Ｂは、一実施形態において、高電圧保護およびインピーダンス制御を備えたマルチドライバアーキテクチャの例示的な実装を示す図である。図５Ａおよび５Ｂは、ドライバ１１０が有効にされるとともにドライバ１１２が無効にされる場合に、図１の装置１００の実装を示している。図５Ａでは、有効にされたドライバ１１０は、直流（ＤＣ）結合を介して別のデバイス５００にＶｏｕｔを出力してもよい。図５Ｂでは、有効にされたドライバ１１０は、ＡＣ結合を介してデバイス５００にＶｏｕｔを出力してもよい。図５Ａに示される例では、ドライバ１１０は、低電力高速電流ステアリングロジック（ＬＰ－ＨＣＳＬ）差動プロトコルを実装することができ、図２に示される装置２００は、クロック発生器（たとえば、図３の装置３００）であってもよく、デバイス５００は、Ｖｏｕｔによって駆動されるクロック信号に基づいて動作するデバイスであってもよい。図５Ａに示される構成は、たとえば、８５または１００オームの一定の差動出力インピーダンスを提示するソース終端をサポートしてもよい。図５Ａに示される例では、一定の差動出力インピーダンスにより、ドライバ１１０の異なる出力ライン（たとえば、５０オームトレース）の間に端子抵抗が接続されていないことに留意すべきである。

【0025】

図５Ｂは、図１に示されるドライバ１１０によって実施されるプロトコルに関係なく、ＡＣ結合を使用して、別のデバイスまたはクロック発生器のクロック入力ピンを駆動してもよい場合の構成を示している。図５Ｂに示す構成は、１００オームの差動伝送回線環境下にある。一例では、ドライバ１１０は、駆動される受信機のための適切な電圧振幅選択を用いて、ＡＣ結合用のＬＰ－ＨＣＳＬプロトコルを実装してもよい。ドライバ１１０とＡＣ結合コンデンサＣＳとの間に終端抵抗は必要ないことに留意すべきである（たとえば、差動出力ラインまたは２つの５０オームトレースの間に接続された終端抵抗はない）。ＡＣ結合コンデンサの受信器側の抵抗は、特定の受信機に適切な電圧バイアスを提供するように選択されることに留意すべきである。一例では、（受信機の近くにある）差動ペアを横切る１００オームの抵抗は、クロック信号品位を損なう可能性のある受信機での反射を減衰または防止し得る。

【0026】

本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、本発明を限定することを意図するものではない。本明細書で使用されるように、単数形「a」、「an」および「the」は、文脈が明らかに他のことを示さない限り、複数形も含むことを意図している。さらに、「comprises（含む）」および／または「comprising（含む）」という用語は、本明細書で使用される場合、言及された特徴、整数、ステップ、操作、要素、および／または構成要素（コンポーネント）の存在を指定するが、1つまたは複数の他の機能、整数、ステップ、操作、要素、コンポーネント、および／またはそれらのグループの存在または追加を排除するのではないことが理解される。

【0027】

以下の特許請求の範囲においては、あったとしても、すべての手段またはステッププラス機能要素の対応する構造、材料、行為、および同等物は、具体的に請求項に記載されているように、他の請求項に記載された要素と組み合わせて機能を実行するための任意の構造、材料、または行為を含むよう意図されている。本発明の説明は、例示および説明の目的で与えられたが、網羅的であること、または開示された形態の本発明に限定されることを意図するものではない。多くの変形および変更は、本発明の範囲および趣旨から逸脱することなく、当業者には明らかであろう。実施形態は、本発明の原理および実際の適用を最もよく説明するために、および、当業者が、企図される特定の使用に適した様々な変形を伴う様々な実施形態について本発明を理解できるようにするために、選択および説明された。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】