ホーム > 特許ランキング > 株式会社ＦＬＯＳＦＩＡ
知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社ＦＬＯＳＦＩＡの特許一覧 ▶ 三菱重工業株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023023281
(43)【公開日】2023-02-16
(54)【発明の名称】設計支援装置、設計支援プログラムおよび設計支援方法
(51)【国際特許分類】
G06F 30/392 20200101AFI20230209BHJP
H01L 21/82 20060101ALI20230209BHJP
H05K 3/00 20060101ALI20230209BHJP
G06F 115/12 20200101ALN20230209BHJP
【ＦＩ】
G06F30/392
H01L21/82 P
H01L21/82 C
H05K3/00 D
G06F115:12
【審査請求】有
【請求項の数】17
【出願形態】ＯＬ
(21)【出願番号】P 2021128633
(22)【出願日】2021-08-04
(11)【特許番号】
(45)【特許公報発行日】2022-05-20
(71)【出願人】
【識別番号】511187214
【氏名又は名称】株式会社ＦＬＯＳＦＩＡ
(71)【出願人】
【識別番号】000006208
【氏名又は名称】三菱重工業株式会社
(72)【発明者】
【氏名】伊藤 将人
(72)【発明者】
【氏名】三竹 雅也
(72)【発明者】
【氏名】竹内 健吾
(72)【発明者】
【氏名】人羅 俊実
(72)【発明者】
【氏名】奥井 富士雄
【テーマコード（参考）】
5B146
5F064
【Ｆターム（参考）】
5B146AA22
5B146DL08
5B146GC12
5B146GC23
5B146GL07
5F064CC02
5F064CC09
5F064CC23
5F064CC30
5F064DD42
5F064DD44
5F064EE42
5F064EE48
5F064EE53
5F064HH01
(57)【要約】
【課題】親基板（実装基板）上の部品配置も考慮しつつ子基板（部品内蔵基板）のピン配置の設計自由度を向上することのできる設計支援装置、設計支援プログラムおよび設計支援方法を提供する。
【解決手段】 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関する電極パッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備える設計支援装置。
【選択図】図１
【解決手段】 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関する電極パッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備える設計支援装置。
【選択図】図１
【特許請求の範囲】
【請求項1】
回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、
前記部品内蔵基板内に搭載する電子部品の部品指定情報を少なくとも含む部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板上に配置する電極パッドの種類および数に関するパッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報である実装配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備えることを特徴とする設計支援装置。
前記部品内蔵基板内に搭載する電子部品の部品指定情報を少なくとも含む部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板上に配置する電極パッドの種類および数に関するパッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報である実装配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備えることを特徴とする設計支援装置。
【請求項2】
前記回路の構成に関する情報を含む回路データベースから、前記回路に含まれる回路部品の情報を取得する回路部品情報取得部と、前記回路部品の中から前記部品内蔵基板に搭載する部品を選択する搭載部品選択部とをさらに備え、前記部品情報取得部は、前記搭載部品選択部で選択された電子部品に関する情報を取得する請求項１記載の設計支援装置。
【請求項3】
前記パッド配置選択部が、少なくとも電源パッドおよびグランドパッドの配置を選択する請求項１または２に記載の設計支援装置。
【請求項4】
前記実装配置情報は、前記実装基板上における前記部品内蔵基板、入力端子、出力端子、ゲートドライバおよび制御ＩＣの配置情報を少なくとも含む請求項１～３のいずれかに記載の設計支援装置。
【請求項5】
前記配置情報は、前記部品内蔵基板、前記入力端子、前記出力端子、前記ゲートドライバおよび前記制御ＩＣの相対的な位置関係に関する情報を少なくとも含む請求項４記載の設計支援装置。
【請求項6】
前記部品情報取得部において、ゲートドライバ情報がさらに取得される請求項１～５のいずれかに記載の設計支援装置。
【請求項7】
前記ゲートドライバの配置向きを選択するゲートドライバ配置向き選択部をさらに備える請求項６記載の設計支援装置。
【請求項8】
前記パッド配置選択部が、さらに、信号パッドの配置を選択する請求項１～７のいずれかに記載の設計支援装置。
【請求項9】
前記実装配置情報が、前記実装基板の層構造、銅箔厚および基板材質の情報を少なくとも含む形態情報をさらに有する請求項１～８のいずれかに記載の設計支援装置。
【請求項10】
前記実装基板の形態情報および前記部品情報に基づいて前記電極パッドの必要最小面積を導出する面積情報取得部をさらに備える請求項９記載の設計支援装置。
【請求項11】
前記面積情報取得部が、さらに、前記部品情報に基づいて前記部品内蔵基板内に前記電子部品を内蔵するために必要な必要最小実装面積を導出する請求項１０記載の設計支援装置。
【請求項12】
前記面積情報取得部が、さらに、前記部品内蔵基板の必要最小放熱面積を導出する請求項１０または１１に記載の設計支援装置。
【請求項13】
前記パッド配置選択部で選択されたパッド配置を出力する出力装置を備える請求項１～１２のいずれかに記載の設計支援装置。
【請求項14】
前記パッド配置は、変更可能な形式で表示される請求項１３記載の設計支援装置。
【請求項15】
前記パッド配置は、少なくとも前記部品情報とともに表示される請求項１４記載の設計支援装置。
【請求項16】
回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援プログラムであって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する処理と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関するパッド情報を取得する処理と、実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する処理と、前記実装配置情報および前記パッド情報に基づいて、前記電極パッドの配置を選択する処理、とをコンピュータに実行させることを特徴とする、設計支援プログラム。
【請求項17】
回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援方法であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得すること、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関するパッド情報を取得すること、実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得すること、前記実装配置情報および前記パッド情報に基づいて、前記電極パッドの配置を選択すること、を少なくとも含むことを特徴とする設計支援方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路および／またはモジュールの設計を支援するための設計支援装置、設計支援プログラムおよび設計支援方法に関する。
【背景技術】
【0002】
半導体モジュールを実装ボード等に実装する場合に、チップの多機能化に伴い、例えば半導体チップを搭載した配線基板上での当該半導体チップと他の半導体チップや抵抗、コンデンサ等の電気部品との接続を行う配線の設計も複雑化している。近年においては、例えば、マルチチップモジュール（ＭＣＭ）やチップサイズパッケージ（ＣＳＰ）を用いた実装設計が盛んに行われている。その実装設計は、高密度基板（以下、「子基板」ともいう。）上に部品を実装し、部品が実装された子基板の全体をさらに一つの部品とみなして、親基板に実装する設計技術を用いている。
【0003】
例えば、特許文献１には、親基板の実装設計と子基板の実装設計とを連携させながら同時進行させていく基板実装設計装置として、親基板及び前記親基板上に配置する１つ以上の子基板や部品の位置、形状及び大きさ、前記各部品の有する端子間の接続情報に関するデータを少なくとも記憶する実装データ記憶手段と、前記子基板及び前記各部品の配置位置が親基板上に存在する場合と前記子基板上に存在する場合それぞれに対して、部品の形状及び大きさに関する部品形状データの候補を記憶する部品形状データ記憶手段と、全未配置部品を、前記子基板上に配置すべき部品と前記親基板上に配置すべき部品に分類する部品分類手段と、前記部品分類手段により分類された前記子基板上に配置すべき部品に基づき、前記部品形状データの候補から前記子基板の部品形状データを選択する子基板形状決定手段と、前記各子基板に配置すべき部品と前記親基板に配置すべき部品との接続情報に基づき、前記親基板上に配置すべき部品及び前記子基板を親基板上へ配置する親基板用部品配置手段と、前記親基板上に配置された部品との接続情報に基づき、前記子基板上に配置すべき部品を各子基板上に配置する子基板用部品配置手段とを備える基板設計装置が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第３７６０１５０号
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に記載の基板設計装置においては、予め配置が決まっている子基板の端子に対して、親基板上の他の部品との配線が最も短くなるように子基板の端子の割付を行うものである。一方、特許文献１に記載の基板設計装置は、子基板や子基板上の部品の端子配置自体を最適化することについては十分な検討がされていなかった。そのため、ユーザ（設計者）の手間を省きつつ、親基板（実装基板）上の配置情報も考慮したうえで、子基板のピン配置の設計自由度を向上させることができる設計支援装置が求められている。
【0006】
本発明は、上述の事情に鑑みてなされたものであり、親基板（実装基板）上の部品配置も考慮したうえで子基板（部品内蔵基板）のピン（電極パッド）配置の設計自由度を向上し最適化できる設計支援装置、設計支援プログラムおよび設計支援方法を提供することにある。
【課題を解決するための手段】
【0007】
本発明者らは、上記目的を達成すべく鋭意検討した結果、子基板として部品内蔵基板を用いた場合には、実装基板上の配置情報に基づいて部品内蔵基板表面のピン配置設計を最適化できることを知見した。すなわち、本発明者らは、回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関する電極パッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備える設計支援装置が、上記した問題を解決できるものであることを知見した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
【0008】
すなわち、本発明は、以下の発明に関する。
［１］ 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、前記部品内蔵基板内に搭載する電子部品の部品指定情報を少なくとも含む部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板上に配置する電極パッドの種類および数に関するパッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報である実装配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備えることを特徴とする設計支援装置。
［２］ 前記回路の構成に関する情報を含む回路データベースから、前記回路に含まれる回路部品の情報を取得する回路部品情報取得部と、前記回路部品の中から前記部品内蔵基板に搭載する部品を選択する搭載部品選択部とをさらに備え、前記部品情報取得部は、前記搭載部品選択部で選択された電子部品に関する情報を取得する前記［１］記載の設計支援装置。
［３］ 前記パッド配置選択部が、少なくとも電源パッドおよびグランドパッドの配置を選択する前記［１］または［２］に記載の設計支援装置。
［４］ 前記実装配置情報は、前記実装基板上における前記部品内蔵基板、入力端子、出力端子、ゲートドライバおよび制御ＩＣの配置情報を少なくとも含む前記［１］～［３］のいずれかに記載の設計支援装置。
［５］ 前記配置情報は、前記部品内蔵基板、前記入力端子、前記出力端子、前記ゲートドライバおよび前記制御ＩＣの相対的な位置関係に関する情報を少なくとも含む前記［４］記載の設計支援装置。
［６］ 前記部品情報取得部において、ゲートドライバ情報がさらに取得される前記［１］～［５］のいずれかに記載の設計支援装置。
［７］ 前記ゲートドライバの配置向きを選択するゲートドライバ配置向き選択部をさらに備える前記［６］記載の設計支援装置。
［８］ 前記パッド配置選択部が、さらに、信号パッドの配置を選択する前記［１］～［７］のいずれかに記載の設計支援装置。
［９］ 前記実装配置情報が、前記実装基板の層構造、銅箔厚および基板材質の情報を少なくとも含む形態情報をさらに有する前記［１］～［８］のいずれかに記載の設計支援装置。
［１０］ 前記実装基板の形態情報および前記部品情報に基づいて前記電極パッドの必要最小面積を導出する面積情報取得部をさらに備える前記［９］記載の設計支援装置。
［１１］ 前記面積情報取得部が、さらに、前記部品情報に基づいて前記部品内蔵基板内に前記電子部品を内蔵するために必要な必要最小実装面積を導出する前記［１０］記載の設計支援装置。
［１２］ 前記面積情報取得部が、さらに、前記部品内蔵基板の必要最小放熱面積を導出する前記［１０］または［１１］に記載の設計支援装置。
［１３］ 前記パッド配置選択部で選択されたパッド配置を出力する出力装置を備える前記［１］～［１２］のいずれかに記載の設計支援装置。
［１４］ 前記パッド配置は、変更可能な形式で表示される前記［１３］記載の設計支援装置。
［１５］ 前記パッド配置は、少なくとも前記部品情報とともに表示される前記［１４］記載の設計支援装置。
［１６］ 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援プログラムであって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する処理と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関するパッド情報を取得する処理と、実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する処理と、前記実装配置情報および前記パッド情報に基づいて、前記電極パッドの配置を選択する処理、とをコンピュータに実行させることを特徴とする、設計支援プログラム。
［１７］ 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援方法であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得すること、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関するパッド情報を取得すること、実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得すること、前記実装配置情報および前記パッド情報に基づいて、前記電極パッドの配置を選択すること、を少なくとも含むことを特徴とする設計支援方法。
［１］ 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、前記部品内蔵基板内に搭載する電子部品の部品指定情報を少なくとも含む部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板上に配置する電極パッドの種類および数に関するパッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報である実装配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備えることを特徴とする設計支援装置。
［２］ 前記回路の構成に関する情報を含む回路データベースから、前記回路に含まれる回路部品の情報を取得する回路部品情報取得部と、前記回路部品の中から前記部品内蔵基板に搭載する部品を選択する搭載部品選択部とをさらに備え、前記部品情報取得部は、前記搭載部品選択部で選択された電子部品に関する情報を取得する前記［１］記載の設計支援装置。
［３］ 前記パッド配置選択部が、少なくとも電源パッドおよびグランドパッドの配置を選択する前記［１］または［２］に記載の設計支援装置。
［４］ 前記実装配置情報は、前記実装基板上における前記部品内蔵基板、入力端子、出力端子、ゲートドライバおよび制御ＩＣの配置情報を少なくとも含む前記［１］～［３］のいずれかに記載の設計支援装置。
［５］ 前記配置情報は、前記部品内蔵基板、前記入力端子、前記出力端子、前記ゲートドライバおよび前記制御ＩＣの相対的な位置関係に関する情報を少なくとも含む前記［４］記載の設計支援装置。
［６］ 前記部品情報取得部において、ゲートドライバ情報がさらに取得される前記［１］～［５］のいずれかに記載の設計支援装置。
［７］ 前記ゲートドライバの配置向きを選択するゲートドライバ配置向き選択部をさらに備える前記［６］記載の設計支援装置。
［８］ 前記パッド配置選択部が、さらに、信号パッドの配置を選択する前記［１］～［７］のいずれかに記載の設計支援装置。
［９］ 前記実装配置情報が、前記実装基板の層構造、銅箔厚および基板材質の情報を少なくとも含む形態情報をさらに有する前記［１］～［８］のいずれかに記載の設計支援装置。
［１０］ 前記実装基板の形態情報および前記部品情報に基づいて前記電極パッドの必要最小面積を導出する面積情報取得部をさらに備える前記［９］記載の設計支援装置。
［１１］ 前記面積情報取得部が、さらに、前記部品情報に基づいて前記部品内蔵基板内に前記電子部品を内蔵するために必要な必要最小実装面積を導出する前記［１０］記載の設計支援装置。
［１２］ 前記面積情報取得部が、さらに、前記部品内蔵基板の必要最小放熱面積を導出する前記［１０］または［１１］に記載の設計支援装置。
［１３］ 前記パッド配置選択部で選択されたパッド配置を出力する出力装置を備える前記［１］～［１２］のいずれかに記載の設計支援装置。
［１４］ 前記パッド配置は、変更可能な形式で表示される前記［１３］記載の設計支援装置。
［１５］ 前記パッド配置は、少なくとも前記部品情報とともに表示される前記［１４］記載の設計支援装置。
［１６］ 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援プログラムであって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する処理と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関するパッド情報を取得する処理と、実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する処理と、前記実装配置情報および前記パッド情報に基づいて、前記電極パッドの配置を選択する処理、とをコンピュータに実行させることを特徴とする、設計支援プログラム。
［１７］ 回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援方法であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得すること、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関するパッド情報を取得すること、実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得すること、前記実装配置情報および前記パッド情報に基づいて、前記電極パッドの配置を選択すること、を少なくとも含むことを特徴とする設計支援方法。
【発明の効果】
【0009】
本発明の設計支援装置、設計支援プログラムおよび設計支援方法によれば、設計自由度を確保しつつ、部品内蔵基板上の電極パッドの配置を最適化することができる。
【図面の簡単な説明】
【0010】
【図1】第１の実施形態に係る設計支援装置の構成を示すブロック図である。
【図2】第１の実施形態に係る設計支援方法の処理手順を示すフローチャートである。
【図3】本発明の実施態様における回路図の一態様を模式的に示す図である。
【図4】回路データベースおよび部品データベースを説明する模式的な図面である。
【図5】実装配置情報を模式的に説明するための図である。
【図6】パッド配置選択について模式的に説明するための図である。
【図7】パッド配置選択の手順の一例を説明するためのフローチャートである。
【図8】第２の実施形態に係る設計支援装置の構成を示すブロック図である。
【図9】第２の実施形態に係る設計支援方法の処理手順を示すフローチャートである。
【図10】ゲートドライバ情報取得の処理手順を示すフローチャートである。
【図11】ゲートドライバデータベースを説明する模式的な図面である。
【図12】ゲートドライバの配置向き設定の処理手順を示すフローチャートである。
【図13】第３の実施形態に係る設計支援装置の構成を示すブロック図である。
【図14】第３の実施形態に係る設計支援方法の処理手順を示すフローチャートである。
【図15】第３の実施形態に係る面積情報算出の処理手順を具体的に説明するフローチャートである。
【図16】第３の実施形態に係る必要最小パッド面積算出の処理手順を具体的に説明するフローチャートである。
【図17】第３の実施形態に係るジャンクションケース間熱抵抗算出時の簡易モデルを模式的に示す図である。
【図18】第３の実施形態に係るパッド配置選択の手順の一例を説明するためのフローチャートである。
【図19】第２の実施形態に係るゲートドライバのピン配置の一例を示す図である。
【図20】第２の実施形態に係るゲートドライバのピン番号とピン種類の組合せの一例を示す図である。
【発明を実施するための形態】
【0011】
本発明の実施態様に係る設計支援装置は、回路の少なくとも一部を構成する電子部品が内蔵されている部品内蔵基板の設計支援装置であって、前記部品内蔵基板内に搭載する電子部品に関する部品情報を取得する部品情報取得部と、前記部品情報に基づいて前記部品内蔵基板表面上に配置する電極パッドの種類および数に関する電極パッド情報を取得するパッド情報取得部、前記部品内蔵基板が搭載される実装基板上における前記部品内蔵基板およびその他の部品の配置情報を取得する実装配置情報取得部と、前記実装配置情報および前記電極パッド情報に基づいて、前記部品内蔵基板表面における電極パッドの配置を選択するパッド配置選択部、とを少なくとも備えることを特長とする。
【0012】
以下、本発明の設計支援装置の実施形態を、図面を用いて説明するが、本発明はこれら実施形態に限定されるものではない。
【0013】
（第１の実施形態）
図１の設計支援装置１００は、プロセッサ９０１、メモリ９０２、補助記憶装置９０３、入力装置９０４、出力装置９０５を含むハードウェアを備えるコンピュータである。プロセッサ９０１は、信号線を介して他のハードウェアと接続されている。
図１の設計支援装置１００は、プロセッサ９０１、メモリ９０２、補助記憶装置９０３、入力装置９０４、出力装置９０５を含むハードウェアを備えるコンピュータである。プロセッサ９０１は、信号線を介して他のハードウェアと接続されている。
【0014】
プロセッサ９０１は、プロセッシングを行うＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、他のハードウェアを制御する。具体的には、プロセッサ９０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｃｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。メモリ９０２は揮発性の記憶装置である。メモリ９０２は、主記憶装置またはメインメモリとも呼ばれる。具体的には、メモリ９０２はＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）である。
補助記憶装置９０３は不揮発性の記憶装置である。具体的には、補助記憶装置９０３は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）である。入力装置９０４は、入力を受け付ける装置である。入力装置９０４は、より具体的には、キーボード、マウス、テンキーまたはタッチパネル等である。本発明の実施態様においては、前記入力装置９０４は、外部の顧客端末等とネットワークを介して接続されたものであって、受付部１９２によって外部設計者（顧客）が入力した情報を受け付けるものであってもよい。前記入力装置９０４に入力される情報は、ネットワーク等を介したデジタル情報として入力されてもよい。より具体的には、例えば、顧客側端末にて入力された情報（デジタル情報）がネットワークを介して入力される情報であってよい。
出力装置９０５は、出力を行う装置である。前記出力装置９０５は、より具体的には、例えば、表示を行うモニタまたは印刷を行うプリンタである。本発明の実施態様においては、前記出力装置は、外部の顧客端末等とネットワークを介して接続されたものであって、出力１９３を介して外部設計者（顧客）側の端末のディスプレイなどに出力情報を表示できるように構成されたものであってもよい。前記出力装置９０５によって出力される情報は、ネットワーク等を介したデジタル情報として出力されてもよい。より具体的には、例えば、出力装置９０５によって出力される情報は、ネットワークを介して顧客端末や製造業者等のディスプレイに表示されてもよい。
補助記憶装置９０３は不揮発性の記憶装置である。具体的には、補助記憶装置９０３は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）である。入力装置９０４は、入力を受け付ける装置である。入力装置９０４は、より具体的には、キーボード、マウス、テンキーまたはタッチパネル等である。本発明の実施態様においては、前記入力装置９０４は、外部の顧客端末等とネットワークを介して接続されたものであって、受付部１９２によって外部設計者（顧客）が入力した情報を受け付けるものであってもよい。前記入力装置９０４に入力される情報は、ネットワーク等を介したデジタル情報として入力されてもよい。より具体的には、例えば、顧客側端末にて入力された情報（デジタル情報）がネットワークを介して入力される情報であってよい。
出力装置９０５は、出力を行う装置である。前記出力装置９０５は、より具体的には、例えば、表示を行うモニタまたは印刷を行うプリンタである。本発明の実施態様においては、前記出力装置は、外部の顧客端末等とネットワークを介して接続されたものであって、出力１９３を介して外部設計者（顧客）側の端末のディスプレイなどに出力情報を表示できるように構成されたものであってもよい。前記出力装置９０５によって出力される情報は、ネットワーク等を介したデジタル情報として出力されてもよい。より具体的には、例えば、出力装置９０５によって出力される情報は、ネットワークを介して顧客端末や製造業者等のディスプレイに表示されてもよい。
【0015】
設計支援装置１００は、回路部品情報取得部１０１、搭載部品選択部１０２、部品情報取得部１０３、パッド情報取得部１０４、実装配置情報取得部１０５、パッド配置選択部１０６等の「部」を機能構成の要素として備える。「部」の機能はソフトウェアで実現される。「部」の機能については後述する。
【0016】
補助記憶装置９０３には、「部」の機能を実現するプログラムが記憶されている。「部」の機能を実現するプログラムは、メモリ９０２にロードされて、プロセッサ９０１によって実行される。さらに、補助記憶装置９０３にはＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）が記憶されている。ＯＳの少なくとも一部は、メモリ９０２にロードされて、プロセッサ９０１によって実行される。すなわち、プロセッサ９０１は、ＯＳを実行しながら、「部」の機能を実現するプログラムを実行する。
「部」の機能を実現するプログラムを実行して得られるデータは、メモリ９０２、補助記憶装置９０３、プロセッサ９０１内のレジスタまたはプロセッサ９０１内のキャッシュメモリといった記憶装置に記憶される。なお設計支援装置１００が複数のプロセッサ９０１を備えて、複数のプロセッサ９０１が「部」の機能を実現するプログラムを連携して実行してもよい。
「部」の機能を実現するプログラムを実行して得られるデータは、メモリ９０２、補助記憶装置９０３、プロセッサ９０１内のレジスタまたはプロセッサ９０１内のキャッシュメモリといった記憶装置に記憶される。なお設計支援装置１００が複数のプロセッサ９０１を備えて、複数のプロセッサ９０１が「部」の機能を実現するプログラムを連携して実行してもよい。
【0017】
メモリ９０２はデータを記憶する記憶部１９１として機能する。但し、メモリ９０２以外の記憶装置が記憶部１９１として機能してもよい。入力装置９０４は入力を受け付ける受付部１９２として機能する。出力装置９０４は出力を行う出力部１９６として機能する。
【0018】
「部」は「処理」または「工程」に読み替えてもよい。「部」の機能はファームウェアで実現してもよい。「部」の機能を実現するプログラムは、磁気ディスク、光ディスクまたはフラッシュメモリ等の不揮発性の記憶媒体に記憶することができる。
【0019】
設計支援装置１００の動作は設計支援方法に相当する。また、設計支援方法の手順は設計支援プログラムの手順に相当する。
【0020】
図２に基づいて、設計支援装置１００の動作（設計支援方法）を説明する。
【0021】
ステップＳ１において、設計者は、入力装置９０４を操作して、回路情報を入力し、受付部１９２が入力された回路情報を受け付ける。本発明の実施態様においては、設計者（顧客）は、外部端末を操作して回路情報を入力し、該回路情報を入力装置９０４が受付部１９２を介して取得（受付）してもよい。前記回路情報は、具体的には、例えば、回路種類名および回路図である。回路種類名としては、例えば、ハーフブリッジ、フルブリッジ、昇圧チョッパ―、降圧チョッパ―回路が挙げられる。前記回路種類名は、少なくとも部品内蔵基板内に搭載される電子部品が含まれる基本的な回路構成が分かるものであれば、上記例に限定されない。また、回路図としては、例えば図３に示すような回路図が挙げられるが、これに限定されるものではない。本発明の実施態様においては、予め記憶部１９１に記憶されている複数の回路種類名や回路図を出力装置９０５を用いて表示し、顧客（設計者）がその中から使用する回路種類名や回路図を選択するのが好ましい。
【0022】
ステップＳ２においては、回路部品情報取得部１０１が、入力装置が取得した回路情報に基づいて、回路情報データベースから、当該回路構成に必要な部品情報（回路部品情報）、すなわち、前記回路に含まれる回路部品の情報を取得する。前記回路部品情報は、具体的には、例えば、ダイオード、トランジスタ、コンデンサ、コイル等の部品種類名である。なお、本発明の実施態様においては、前記回路部品情報が、各回路部品間の接続関係を含むネットリストを含んでいてもよい。前記ネットリストの情報は、例えば、前記部品内蔵基板内部の配線設計または実装基板上における前記部品内蔵基板およびその他部品との間の配線設計に用いられる。なお、本発明の実施態様においては、設計者（顧客）が入力する回路情報は、回路の動作条件に関する情報（以下、「動作情報」ともいう。）を含むのが好ましい。前記動作情報は、より具体的には、例えば、耐圧や電流値、動作周波数等の、該当回路の動作条件を含む。前記動作情報は、後述する部品情報取得時に用いられる。また、本発明の実施態様においては、図２のステップＳ２において、前記回路情報に加えて、部品内蔵基板に要求する熱抵抗値の値や、絶縁構造（例えば、絶縁：上面放熱、絶縁：下面放熱、非絶縁：上面放熱、非絶縁：下面放熱）等の情報が入力されてもよい。
【0023】
ステップＳ３においては、搭載部品選択部１０２が、前記回路部品情報取得部１０１によって取得した回路部品（前記回路の構成部品）の中から、部品内蔵基板内に搭載する部品を選択する。本発明の実施態様においては、例えば、前記回路の構成部品のうち、能動部品を搭載部品として選択する。より具体的には、例えば、前記回路構成が降圧チョッパ回路であり、回路図が図３に示す回路図である場合、能動部品であるスイッチング素子Ｔ１およびＴ２を部品内蔵基板内に搭載する部品として選択する。かかる選択は、上述のような基準（能動部品であるか否か）に基づいて行われてもよいし、他の選択基準に基づいて行われれてもよい。すなわち、本発明の実施態様においては、前記部品内蔵基板内に搭載する部品として能動部品だけでなく受動部品が選択される場合があってもよい。なお、前記選択基準は、予め記憶部１９１に記憶されているものであってよい。また、本発明の実施態様においては、前記搭載部品選択部１０２は、入力装置９０４または外部設計者（顧客）側の外部端末から設計者（顧客）が選択し入力した搭載部品情報を取得してもよい。なお、本明細書においては、プロセッサを操作する側の設計者を「内部設計者」、設計支援装置とネットワーク等を介して接続された外部端末を操作する設計者を「外部設計者」といい、両者をまとめて設計者ともいう。
【0024】
ステップＳ４においては、部品情報取得部１０３が、記憶部１９１に記憶された部品データベースから、搭載部品選択部にて選択された部品に対応する部品指定情報（部品識別子）を取得する。ここで、部品情報取得部１０３は、上記で設計者が入力した回路情報に含まれる動作情報に適合する部品指定情報を取得し、取得した部品指定情報に対応する部品を搭載部品として選択する。なお、前記動作情報に適合する部品指定情報が複数ある場合には、前記複数の部品指定情報をその他部品に関する情報（価格、製造メーカ名、スペック）とともに出力装置９０５を介して出力し、設計者が使用する部品を選択してもよい。部品指定情報は、搭載部品を指定する情報である。前記部品指定情報は、具体的には、例えば、搭載部品毎の部品識別子（例えば、部品の名称等）である。また、本発明の実施態様においては、前記部品情報取得部１０３が、部品指定情報に加えて、ゲートドライバが必要な部品（スイッチング素子等）に対しては、推奨されるゲートドライバを特定するためのゲートドライバ情報をさらに取得する。ゲートドライバ情報には、ゲートドライバ識別情報およびピン配置情報が少なくとも含まれる。ゲートドライバ情報の取得については、第２の実施形態においてより詳細に説明する。
【0025】
ここで、回路データベースおよび部品データベースを図４を用いて説明する。図４（ａ）に示す回路データベース２１０は、回路データ２１１の集合であり、記憶部１９１に予め記憶される。回路データ２１１は、回路種類名、回路図および構成部品の種類・数等の回路に関する情報を含む。また、図４（ｂ）に示す部品データベース２２０は、部品データ２２１の集合であり、記憶部１９１に予め記憶される。部品データ２２１は、部品識別子、部品外形、部品の電気特性等、部品の一般的なデータベースに記載されている、部品に関する情報を含む。部品指定識別子は、例えば部品の名称等の各部品を識別できる情報を示す。部品外形は、部品の形状と大きさを示す。本発明の実施態様においては、前記部品外形が、ベアチップとしての部品の形状と大きさに関する情報を含むのが好ましい。このような情報が含まれることにより部品内蔵基板内へ搭載する際の設計をよりスムーズに行うことができる。また、部品の電気特性は、例えば、部品がＩＧＢＴである場合、コレクタ・エミッタ電圧、ゲート耐圧、コレクタ電流、接合温度等のデバイスデータシートに記載されている情報や各種性能グラフに関する情報である。
【0026】
ステップＳ５では、パッド情報取得部１０４が、前記部品情報取得部１０３において取得された前記部品指定情報に基づいて、前記部品内蔵基板内に搭載される部品種類名と個数とを導出し、当該部品種類名および個数に基づいてパッド情報を取得する。パッド情報は、部品内蔵基板表面上に配置する電極パッドの種類および数に関する情報を少なくとも含む。前記パッド情報は、通常、前記部品内蔵基板に搭載する部品種類名と個数によって一意に決まるものであり、前記部品種類名・個数と前記パッドの種類・数の組合わせについては、記憶部１９１に予め記憶されているのが好ましい。前記部品種類名・個数と前記パッド情報の組合せの一例を表１に示す。
【0027】
【表1】
【0028】
ステップＳ６においては、実装配置情報取得部１０５が、前記部品内蔵基板を実装基板（実装ボード）に配置する際の配置情報を取得する。前記配置情報は、前記部品内蔵基板および前記部品内蔵基板以外の、前記実装基板上に搭載される部品（以下、「実装部品」ともいう。）の実装基板上における配置情報である。前記実装配置情報は、内部設計者（顧客）が入力装置９０４を操作して入力してもよい。本発明の実施態様においては、外部設計者（顧客）が、外部端末を操作して実装配置情報を入力し、ネットワークを介して入力装置９０４が前記実装配置情報をデジタル情報として取得するのが好ましい。このような好ましい構成によれば、顧客側の実装配置に合わせたパッド配置の選択をより効率的に行うことができる。図５に実装配置情報を説明するための模式図（上面図）を示す。図５に示す実装基板３０上には、実装部品として、部品内蔵基板４０、入力端子３１、出力端子３２、ゲートドライバ３３および制御ＩＣ３４が搭載されている。本発明の実施態様においては、前記実装配置情報は、前記実装基板上に搭載される各部品（部品内蔵基板４０、入力端子３１、出力端子３２、ゲートドライバ３３および制御ＩＣ３４）の相対的な位置関係が少なくとも分かるものであれば、特に限定されない。なお、前記実装基板上に搭載される部品は、図５に示される例に限定されるものではない。本発明の実施態様においては、前記実装配置情報は、各部品の形状およびサイズの情報を含むのが好ましい。また、前記実装配置情報は、前記形状およびサイズの情報に加えて、特定の基準点からの各部品の配置座標の情報を含んでいてもよい。本発明の実施態様においては、前記実装配置情報は、外部設計者（顧客）が外部端末を操作および／または入力した図面情報やＣＡＤ情報であってもよい。また、本発明の実施態様においては、前記実装配置情報が、実装基板上に配置される前記部品内蔵基板以外の各部品の端子の情報を含むのが好ましく、前記端子同士の接続情報に関するネットリストを含むのがより好ましい。
【0029】
次に、ステップＳ７では、パッド配置選択部１０６が、前記実装配置情報に基づいて前記部品内蔵基板上における各電極パッド（以下、単に「パッド」ともいう。）の配置を選択する。なお、本実施形態においては、各電極パッドのサイズは、パッド配置選択結果を表す際に仮に設定されたものとして出力されるが、最終的には、熱的または電気的な条件を考慮して決定される。また、本実施形態においては、前記各電極パッドのサイズおよび配置を考慮したうえで、必要な部品内蔵基板のサイズを設計してもよい。本実施形態では、前記パッド配置選択部は１０４は、少なくとも電源パッド（ＶｉｎおよびＶｏｕｔ）およびグランドパッドの配置を選択する。前記電源パッドおよびグランドパッドの配置を選択した後、好ましくは、信号パッドの配置を選択する。前記パッド配置選択部１０６がパッド配置の選択を行う処理手順の一例を図７を用いて説明するが、本発明はこれに限定されるものではない。図７のステップＳ１では、電源パッド（ＶｉｎパッドおよびＶｏｕｔパッド）およびグランドパッドの仮配置を行う。仮配置の方法は手動でもよいし、自動でもよい。自動で仮配置を行う場合の方法は、本発明の目的を阻害しない限り、特に限定されず、公知の方法であってよい。自動で仮配置を行う方法としては、例えば、重心法やミニカット法等が挙げられる。なお、仮配置を行ううえで、各電極パッドの形状・サイズおよび離隔距離を仮で設定しておくのが好ましい。離隔距離は、汚損度・必要耐電圧から設定される各パッド間に設けられるべき一定の距離のことをいう。上記した仮の設定値は、予め記憶部１９１等の記憶手段に記憶される。
【0030】
図７のステップＳ２では、仮配置した電源パッド（ＶｉｎパッドおよびＶｏｕｔパッド）およびグランドパッドが、それぞれこの順に、入力端子、出力端子、およびゲートドライバに最も近い配置となっているかどうかを判定する。判定の結果、これら３つのパッド（Ｖｉｎパッド、Ｖｏｕｔパッドおよびグランドパッド）が、それぞれ実装基板上の入力端子、出力端子およびゲートドライバに相対的に最も近い配置となっている場合、ステップＳ３として、これら３つのパッドの位置を仮確定させる（ステップＳ３）。もしこれら３つのパッドが上記３つの部品にそれぞれ相対的に最も近い配置となっていない場合、仮配置を再度行う。なお、判定基準（Ｖｉｎパッドが入力端子に、Ｖｏｕｔパッドが出力端子に、グランドパッドがゲートドライバにそれぞれ他の端子と比べて最も近い配置になっているかどうか）は上記したものに限定されず、他の判定基準であってもよい。
【0031】
前記電源パッドおよびグランドパッドの仮配置の方法は、上記した方法に限定されず、他の公知の方法であってもよい。前記仮配置の他の方法としては、例えば、詰め込み問題の解放アルゴリズムの計算を用いる方法等が挙げられる。具体的な解放アルゴリズムは、例えば、ＢＬＦ（Ｂｏｔｔｏｍ－Ｌｅｆｔ－Ｆｉｌｌ）法等である。
【0032】
次に、図７のステップＳ４においては、信号パッドの配置を選択する。信号パッドの仮配置後、図７のステップＳ５において、信号パッドと対応するゲートドライバのピンとの配線の総和が最小かどうか判定を行う。前記信号パッドの仮配置および前記判定は、例えば、以下の手順で行われるが、本発明はこの手順に限定されるものではない。
【0033】
はじめに、図７のステップＳ３にて仮確定した電源パッドおよびグランドパッドの配置情報に基づいて、前記信号パッドの配置可能領域（パッドの配置可能領域の位置および大きさの情報を含む）を特定する。前記信号パッド配置可能領域は、予め仮で設定された前記部品内蔵基板上のパッド配置可能領域から、図７のステップＳ３にて仮確定された電源パッドおよびグランドパッドの配置領域を除いた領域をいう。次に、図７のステップＳ４およびＳ５において、前記信号パッド配置可能領域へ前記信号パッドを仮配置する（仮配置１）。この際、仮配置１における各信号パッドと対応するゲートドライバのピンとの間の配線の総和を導出しておく（配線総和１）。次に、仮配置１以外に想定される前記信号パッドの仮配置を行い（仮配置２）、仮配置２における配線総和を導出する。このようにして、仮配置１以外に考えられる信号パッドの仮配置の組合せに対応する配線総和を全て導出し、配線総和１がこれら配線総和と比較して最小かどうかを判定する。また、配線総和を導出する際の配線の手法としては、ラインサーチ法やメーズ法等の自動配線の手法を用いてもよい。信号パッドと対応するゲートドライバのピンとの配線総和が最小でない場合、信号パッドの仮配置を再度行う。この作業を繰り返し、配線総和が最小であることが確認された場合、パッドの配置を仮確定する（ステップＳ６）。ここで仮確定としているのは後述するパッド配置の出力時に各パッドの配置を設計者が変更する可能性が残っているためである。なお、ゲートドライバのピンと信号パッドとのネット情報は、上述した実装配置情報に含まれる情報または予め記憶部１９１に記憶された情報を用いてよい。
【0034】
なお、上記した図７のステップＳ５における判定は、例えば、信号パッドと対応するゲートドライバのピンとの間の配線の総和一定の基準値以下であるか否かを基準として行われてもよい。この場合、前記基準値は予め記憶部１９１に記憶されたものであってもよいし、設計者（顧客）が入力装置９０４または入力装置９０４とネットワークを介して接続されている外部の顧客端末を通じて入力されたものであってもよい。
【0035】
選択されたパッド配置は、例えば図６に示すような図面でもって出力部１９３を用いて出力される。本発明の実施態様においては、選択されたパッド配置が、出力部１９３からネットークを介して顧客側の外部端末のディスプレイなどに表示されるのが好ましい。また、本発明の実施態様においては、前記パッド配置が、前記部品情報とともに表示されるのが好ましい。このような好ましい構成とすることにより、設計者（顧客）が、前記部品情報も考慮しつつパッド配置の適格性を判断することができるため、より効率的に設計を進めることができる。
【0036】
図２のステップＳ８において、パッド配置の変更の有無を顧客（外部設計者等）が選択し、変更がある場合には、その変更内容を入力する。パッド配置の変更は、ゲートドライバ側のピンと部品内蔵基板側のパッドとの接続関係の変更であってもよいし、部品内蔵基板表面上におけるパッドの位置の変更であってもよい。図２には図示していないが、かかる変更を受け付けた後、図７のステップＳ２およびＳ５の判定を行い、判定結果を出力部１９３を介して、例えば顧客側の外部端末のディスプレイ等に表示してもよい。判定結果を受けて、さらに顧客側でパッド配置の調整作業を繰り返し、パッド配置を最終決定する。
【0037】
本実施形態における各ステップの内容および順番は、あくまで一例であり、本発明は上記した例に限定されるものではない。以下に示す実施形態においても同様である。
【0038】
以上説明したように、本実施形態によれば、実装基板上における配置も考慮して部品内蔵基板表面に搭載する各電極パッドの配置を最適化することができる。
【0039】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る設計支援装置の構成を示すブロック図である。第１の実施形態と同じものには、同じ符号を付す。また、第１の実施形態と同様に機能するものについては説明を省略する。図８に示す設計支援装置は、ゲートドライバ情報取得部１０７およびゲートドライバ配置向き設定部１０９が明記されている点で、図１の設計支援装置と異なる。なお、図１の設計支援装置においても、ゲートドライバ情報およびゲートドライバ配置向きについては実装配置情報に含まれる形で取得してもよい。本実施形態においては、かかるゲートドライバ情報の取得およびゲートドライバの配置向きの設定についてより詳細に説明する。
図８は、本発明の第２の実施形態に係る設計支援装置の構成を示すブロック図である。第１の実施形態と同じものには、同じ符号を付す。また、第１の実施形態と同様に機能するものについては説明を省略する。図８に示す設計支援装置は、ゲートドライバ情報取得部１０７およびゲートドライバ配置向き設定部１０９が明記されている点で、図１の設計支援装置と異なる。なお、図１の設計支援装置においても、ゲートドライバ情報およびゲートドライバ配置向きについては実装配置情報に含まれる形で取得してもよい。本実施形態においては、かかるゲートドライバ情報の取得およびゲートドライバの配置向きの設定についてより詳細に説明する。
【0040】
以下、図９～図１２を用いて本発明の第２の実施形態に係る設計支援装置２００の動作（設計支援方法）を説明する。本実施形態に係る設計支援方法の処理の流れは、図９におけるステップＳ４’およびステップＳ６’を除いて、第１の実施形態と同様である。図９のステップＳ４’のゲートドライバ情報取得について、図１０を用いてより詳細に説明する。図１０のＳ１においては、部品情報取得部１０３において取得した部品指定情報に基づいて、記憶部１９１に格納されているゲートドライバデータベースから、推奨されるゲートドライバ情報を取得する。ここで、ゲートドライバデータベースを図１１を用いて説明する。図１１に示すゲートドライバデータベース４１０は、ゲートドライバデータ４１１の集合であり、記憶部１９１に予め記憶される。ゲートドライバデータ４１１には、ゲートドライバ指定情報、ピン配置情報、システム回路情報等のゲートドライバのデータシートに含まれる情報に加えて、推奨デバイス情報を含む。推奨デバイス情報は、具体的には、例えば、部品データベースに格納されている各部品のうち、ゲートドライバが必要な部品（ＭＯＳＦＥＴまたはＩＧＢＴ等）について、各部品毎に推奨されるゲートドライバ指定情報が記載されたリスト等である。また、ピン配置情報は、例えば図１９に示されるような、ゲートドライバのピンの種類及び配置に関する情報である。図１９のピン番号（図１９の１～２０）に対応するピンの種類に関する情報の一例を図２０に示す。
【0041】
取得されたゲートドライバ情報は、例えば、出力部１９３からネットワークを介して顧客側の外部端末のディスプレイ上に表示される。ここで、図１０のステップＳ２において、顧客（設計者）が表示されたゲートドライバを使用できるか否かを判断する。表示されたゲートドライバを使用できない場合または設計者（顧客）側で使用したいゲートドライバが別にある場合には、図１０のステップＳ３として、設計者（顧客）側の外部端末または入力装置９０４を通して、他のゲートドライバ情報が入力される。図８の受付部１９２は、入力された当該他のゲートドライバ情報を受け付ける。図１０のステップ２において表示されたゲートドライバを使用する（ゲートドライバの変更がない）場合には、図１０のステップＳ１にて取得したゲートドライバ情報に対応するゲートドライバを、使用するゲートドライバとして決定する。
【0042】
図９のステップＳ６’においては、ゲートドライバ配置向き設定部１０９が、実装配置情報取得部１０５にて取得された実装配置情報および図９のステップＳ４’にて取得したゲートドライバ情報に基づいて、ゲートドライバの配置向きを設定する。ゲートドライバの配置向きの設定の処理手順を、図１２を用いてより詳細に説明する。図１２のステップＳ１において、ゲートドライバの配置向きを仮設定する。仮設定後、図１２のステップＳ２において、ゲートドライバ配置向きルールに基づいて、配置向きが適切か否かを判定する。ゲートドライバ配置向きルールは、ゲートドライバの配置向きを設定するうえで最低限守るべきルールをいい、予め記憶部１９１に記憶されているのが好ましい。
【0043】
図１２においては、ゲートドライバ配置向きルールとして、制御ＩＣと接続する端子が制御ＩＣ側に位置しているか否かに基づいて判定が行われている。なお、ゲートドライバ配置向きルールは図１２のステップＳ２に示すものに限定されるものではない。図１２のステップＳ２においてゲートドライバ配置向きルールを満たしている場合には、図１２のステップＳ３としてゲートドライバ配置向きの仮設定を完了する。図１２のステップＳ２においてゲートドライバ配置向きルールを満たしていない場合は、図１２のステップＳ１に戻り、配置向きの仮設定を再度行う。図１２の処理手順で設定されたゲートドライバの配置向きは、例えば、図６に示されるようなパッド配置の表示の際に合わせて表示される。また、図９のステップＳ７のパッド配置選択においては、設定されたゲートドライバの配置向きを前提条件の一つとして、部品内蔵基板表面上のパッド配置が選択される。
【0044】
上記したゲートドライバ情報およびゲートドライバの配置向きに関する情報は、第１の実施形態において説明したパッド配置選択部１０６によるパッド配置の選択において、信号パッドと対応するゲートドライバのピンとの配線総和を求める際の前提情報として用いられる。
【0045】
上述のとおり、本実施形態によれば、適切なゲートドライバの配置向きを早い段階で設定することができ、さらに、ゲートドライバの配置向きを考慮したうえで部品内蔵基板上におけるパッド配置の最適化を行うことができる。
【0046】
（第３の実施形態）
以下、図面を参照しながら本発明の第３の実施形態について説明する。なお、第１または第２の実施形態と重複する説明は省略または簡略する。
以下、図面を参照しながら本発明の第３の実施形態について説明する。なお、第１または第２の実施形態と重複する説明は省略または簡略する。
【0047】
図１３は、本発明の第３の実施形態に係る設計支援装置の構成を示すブロック図である。第１または第２の実施形態と同じものには、同じ符号を付す。また、第１または第２の実施形態と同様に機能するものについては説明を省略する。図１３に示す設計支援装置は、面積情報取得部１０８をさらに有する点で、図１および図８の設計支援装置と異なる。
【0048】
以下、図１４を用いて本発明の第３の実施形態にかかる設計支援装置３００の動作（設計支援方法）を説明する。本実施形態に係る設計支援方法の処理の流れは、図１４のステップＳ５’を除いて、第１の実施形態と同様である。図１４のステップＳ５’においては、面積情報取得部１０８が、部品内蔵基板の表面の必要最小面積（面積情報）を、必要最小実装面積および必要最小パッド面積に基づいて、導出する。面積情報取得部１０８による面積情報の取得の処理手順について、図１５を用いてより詳細に説明する。図１５のステップＳ１においては、図４（ｂ）に示す部品データベースより部品内蔵基板に搭載される各電子部品の面積データが取得される。次に、図１５のステップＳ２において、取得された各電子部品の面積データに基づいて、部品内蔵基板の必要最小実装面積を算出する。前記必要最小実装面積は、該当する電子部品を内蔵するために最小限必要な部品内蔵基板表面の面積である。前記必要最小実装面積は、上記で取得された各電子部品の面積データの合計に実装係数を積算することにより算出される。ここで、実装係数は、部品内蔵基板を作製する際のスルーホール形成領域や各部品間の離隔距離等を考慮して実装面積を設定するための係数である。実装係数は、例えば、内蔵部品数と実装係数との対応関係を表すテーブルとして、予め記憶部１９１に記憶される。実装面積は例えば図６における部品内蔵基板４０の矩形の外周で囲まれる領域の面積である。
【0049】
なお、本実施形態においては、図１４のステップＳ５’において、前記部品内蔵基板の形態情報を取得しておくのが好ましい。前記部品内蔵基板の形態情報は、例えば、部品内蔵基板の層数、導電層材料、絶縁層材料、放熱板仕様等の情報をいう。前記部品内蔵基板の形態情報は、搭載される部品の種類および数に対応して、予めデータベース化されているのが好ましい。前記形態情報は、後述する電極パッドの温度上昇の許容値を抽出する際に用いられる。
【0050】
次に、図１５のステップＳ３において、必要最小パッド面積が導出される。必要最小パッド面積は、各パッド（電源パッド、グランドパッドおよび信号パッド）それぞれの必要最小面積を足し合わせることによって導出される。図１３のパッド情報取得部１０４で取得されたパッド情報（パッドの種類および数を含む）、図１３の部品情報取得部１０３で取得された部品情報（部品の通電最大電流値を含む）等に基づき、公知の算出手段を用いて導出される。必要パッド最小面積の導出手順の一例を図１６を用いて説明するが、図１６で示される手順は一例であり、本発明はこれに限定されるものではない。
【0051】
図１６のステップＳ１において、電極パッドの材料特性情報を、記憶部１９１に記憶された電極パッドデータベースから取得する。電極パッドの材料特性情報は、少なくとも電極パッドのシート抵抗Ｒｓｅ、シート熱抵抗Ｒｓｔの情報を含む。なお、前記シート熱抵抗Ｒｓｔの値は、例えば、実装形態ごとに予め設定された電極パッドのシート熱抵抗のリスト、および設計者（顧客）が入力する実装形態の情報に基づいて導出される。より具体的には、設計者が入力する実装形態の情報に基づいて、記憶部１９１に予め記憶されている、実装形態と電極パッドのシート熱抵抗との組合せの情報を含むリストを参照し、当該実装形態に対応する電極パッドのシート熱抵抗を抽出する。ここで実装形態の情報（形態情報）とは、実装基板の層構造、銅箔厚、および基板材質の情報を少なくとも含むものをいう。設計者（顧客）が入力する実装形態の情報の一例を表２に示す。前記電極パッドデータベースは、予め記憶部１９１に記憶されているのが好ましい。
【0052】
【表2】
【0053】
次に、図１６のステップＳ２において、記憶部１９１の部品データベースから部品情報を取得する。取得する部品情報は、少なくとも回路の対応電子部品の最大電流値ＩＦの値を取得する。図１６のステップＳ３において、電源パッド（Ｖｉｎパッド・Ｖｏｕｔパッド）およびグランドパッドの面積を算出する。ステップＳ３の詳細を以下に説明する。
【0054】
図１６のステップＳ３においては、まず、電極パッドの温度上昇の許容値を抽出する。電極パッドの温度上昇の許容値は、設計者が入力装置９０４にて入力した値を用いてもよいし、前記部品内蔵基板の形態との組合せで予め記憶部１９１に記憶されているものを参照して抽出してもよい。次に、図１６のステップＳ１およびステップＳ２にて取得した電極パッドの材料特性情報（シート抵抗、シート熱抵抗）、部品情報（通電最大電流）および上記にて取得した電極パッドの温度上昇の許容値に基づいて、下記式（１）および下記式（２）を用いて電極パッド（電源パッドおよびグランドパッド）の必要最小面積を算出する。本実施形態においては、電源パッド（Ｖｉｎパッド、Ｖｏｕｔパッド）およびグランドパッドの面積がそれぞれ同じものであると仮定するため、下記式（１）および下記式（２）で求めた面積に、電源パッドおよびグランドパッドの個数を積算することにより、電源パッドおよびグランドパッドの必要最小面積を求める。本発明の実施態様においては、例えば、電源パッドがＶｉｎパッドおよびＶｏｕｔパッドを含み、グランドパッドが一つ用いられる場合には、前記個数は「３」となる。
【0055】
【数1】
【0056】
【数2】
【0057】
次に、図１６のステップＳ４において、信号パッドの面積を取得する。本発明の実施態様においては、信号パッドの面積は製造条件によって決まるものと仮定し、予め信号パッド１つ当りの面積を記憶部１９１に記憶しておくのが好ましい。そのため、図１６のステップＳ４においては、信号パッド一つ辺りの面積に信号パッドの数を積算することにより、信号パッドの面積を算出する。
【0058】
最後に、図１６のステップＳ５において、図１６のステップＳ３にて算出した電源パッドおよびグランドパッドの面積と図１６のステップＳ４にて算出した信号パッドの面積を足し合わせて、必要最小パッド面積を導出する。なお、必要最小パッド面積を導出する際には、電極パッド同士の離隔距離を考慮した係数をさらにかけ合わせる。前記係数は、予め記憶部１９１に記憶される。
【0059】
図１５の処理手順の説明に戻る。図１６を用いて説明したとおり、必要最小パッド面積を算出した後、図１５のステップＳ４において、必要最小実装面積と必要最小パッド面積の比較を行い、大きい方の面積を部品内蔵基板の必要最小面積として仮確定する。
【0060】
図１４のステップＳ７の説明に戻る。図１４のステップＳ７においては、面積情報（部品内蔵基板の必要最小面積および各パッド面積）および実装配置情報に基づいて、図１８に示す処理手順により、パッド配置選択を行う。図１８に示す処理手順は、ステップＳ０において面積情報の取得および電極パッドの形状の仮設定が行われる点、およびステップＳ７において電極パッド干渉チェックが行われる点で図７に示す処理手順と異なる。図１８のステップ０においては、図１４のステップＳ５’にて取得された面積情報（部品内蔵基板の必要最小面積および各パッド面積）を取得する。また、ステップ０においては、取得した電極パッドの面積情報に基づいて各電極パッドの形状が仮設定される。また、図１８のステップＳ７においては、前記取得された各電極パッドの面積情報および形状情報に基づき、ステップＳ６までで仮確定された各電極パッド同士が互いに干渉していないかどうかをチェックする。かかる干渉チェック部（機能）は、パッド配置選択部１０６に含まれる。ステップＳ７において１組の電極パッド同士が互いに干渉する場合には、ステップＳ４の信号パッドの仮配置に戻りステップＳ４以降の処理を再度行う。なお、ステップＳ７の干渉チェックは、予め設定されるパッド間の離間距離を考慮して行われる。ステップＳ７の干渉チェックにおいて互いに干渉する電極パッドがない場合には、ステップＳ６までで仮確定した各電極パッドの配置でもってパッド配置選択を完了する。ステップＳ７の内容についても、上述した手順は一例であり、本発明はこれに限定されるものではない。例えば、図１８のステップＳ１やステップＳ３において、電極パッドを自動配置する際に、各電極パッドの面積および形状に関する情報に基づいて、各電極パッド同士が干渉しないように仮配置を行う手順であってもよい。
【0061】
図１４のステップＳ７にてパッド配置が選択された後、図１４のステップＳ８にて、パッド配置に変更がないかどうか、設計者（顧客）が最終確認を行う。この際、ステップＳ７にて選択されたパッド配置は、例えば、図６と同様の態様で出力装置９０５または顧客側の外部端末のディスプレイ等に表示する。設計者（顧客）側で変更なしと判断した場合には、設計を完了する。また、設計者（顧客）側で変更ありと判断した場合、適宜パッド配置を変更のうえ、設計を完了する。
【0062】
上述のとおり、本実施形態によれば、部品内蔵基板の必要最小面積および電極パッド面積を考慮しつつ、パッド配置の最適化を行うことができる。
【0063】
実施の形態において、設計支援装置１００、２００または３００の機能はハードウェアで実現してもよい。すなわち、前記設計支援装置１００、２００または３００が１または２以上の処理回路を備え、前記処理回路が「部」の機能を実現してもよい。また、前記設計支援装置１００、２００または３００は、ソフトウェアとハードウェアとの組み合わせで実現してもよい。すなわち、「部」の一部をソフトウェアで実現し、「部」の残りをハードウェアで実現してもよい。
【0064】
なお、上述した本発明に係る複数の実施形態の一部または全部を組合わせたり、一部の構成要素を他の実施形態に適用することももちろん可能であり、そのようなものも本発明の実施形態に属する。
【産業上の利用可能性】
【0065】
本発明の設計支援装置、設計支援プログラムおよび設計支援方法は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスを内蔵する電子部品内蔵基板に有用である。
【符号の説明】
【0066】
３０ 実装基板（実装ボード）
３１ 入力端子
３２ 出力端子
３３ ゲートドライバ
３４ 制御ＩＣ
４０ 部品内蔵基板
４１ 電源パッド（入力パッド）
４２ 電源パッド（出力パッド）
４３ グランドパッド
４４ａ 信号パッド
４４ｂ 信号パッド
４４ｃ 信号パッド
４４ｄ 信号パッド
５０ 部品内蔵基板
５１ チップ
５２ ダイボンディング材
５３ 放熱板
１０１ 回路部品情報取得部
１０２ 搭載部品選択部
１０３ 部品情報取得部
１０４ パッド情報取得部
１０５ 実装配置情報取得部
１０６ パッド配置選択
１０７ ゲートドライバ情報取得部
１０８ 面積情報算出部
１０９ ゲートドライバ配置向き設定部
１９１ 記憶部
１９２ 受付部
１９３ 出力部
２００ 設計支援装置
２１０ 回路データベース
２１１ 回路データ
２２０ 部品データベース
２２１ 部品データ
３００ 設計支援装置
４１０ ゲートドライバデータベース
４１１ ゲートドライバデータ
９０１ プロセッサ
９０２ メモリ
９０３ 補助記憶装置
９０４ 入力装置
９０５ 出力装置
３１ 入力端子
３２ 出力端子
３３ ゲートドライバ
３４ 制御ＩＣ
４０ 部品内蔵基板
４１ 電源パッド（入力パッド）
４２ 電源パッド（出力パッド）
４３ グランドパッド
４４ａ 信号パッド
４４ｂ 信号パッド
４４ｃ 信号パッド
４４ｄ 信号パッド
５０ 部品内蔵基板
５１ チップ
５２ ダイボンディング材
５３ 放熱板
１０１ 回路部品情報取得部
１０２ 搭載部品選択部
１０３ 部品情報取得部
１０４ パッド情報取得部
１０５ 実装配置情報取得部
１０６ パッド配置選択
１０７ ゲートドライバ情報取得部
１０８ 面積情報算出部
１０９ ゲートドライバ配置向き設定部
１９１ 記憶部
１９２ 受付部
１９３ 出力部
２００ 設計支援装置
２１０ 回路データベース
２１１ 回路データ
２２０ 部品データベース
２２１ 部品データ
３００ 設計支援装置
４１０ ゲートドライバデータベース
４１１ ゲートドライバデータ
９０１ プロセッサ
９０２ メモリ
９０３ 補助記憶装置
９０４ 入力装置
９０５ 出力装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
