特開 2023-24939 両面フレキシブル回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023024939

(43)【公開日】2023-02-21

(54)【発明の名称】両面フレキシブル回路基板

(51)【国際特許分類】

   H01L 23/12 20060101AFI20230214BHJP

   H05K 1/02 20060101ALI20230214BHJP

   H05K 3/28 20060101ALI20230214BHJP

【ＦＩ】

H01L23/12 Z

H05K1/02 J

H05K1/02 B

H05K3/28 B

【審査請求】有

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022111642

(22)【出願日】2022-07-12

(31)【優先権主張番号】110129351

(32)【優先日】2021-08-09

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】311005208

【氏名又は名称】▲き▼邦科技股▲分▼有限公司

(74)【代理人】

【識別番号】110003214

【氏名又は名称】弁理士法人服部国際特許事務所

(72)【発明者】

【氏名】林 吟貞

(72)【発明者】

【氏名】▲黄▼ 惠愈

(72)【発明者】

【氏名】彭 智明

(72)【発明者】

【氏名】李 俊▲徳▼

【テーマコード（参考）】

5E314

5E338

【Ｆターム（参考）】

5E314AA24

5E314BB06

5E314BB12

5E314CC07

5E314EE02

5E314FF06

5E314GG03

5E338AA02

5E338AA12

5E338AA16

5E338BB13

5E338BB55

5E338BB75

5E338CC10

5E338CD13

5E338CD32

5E338EE12

5E338EE33

(57)【要約】      （修正有）

【課題】両面フレキシブル回路基板を提供する。
【解決手段】両面フレキシブル回路基板１００は、フレキシブル基板１１０、第一回路層、第二回路層、絶縁保護層１４０及び複数の貫通用回路１５０を含む。第一回路層は、フレキシブル基板の上面に位置する。第二回路層は、フレキシブル基板の下面に位置する。絶縁保護層は、第二回路層の支持ライン１３２を被覆する。支持ラインは、フレキシブル基板と絶縁保護層との間に位置している。絶縁保護層は、第二回路層の支持ラインを絶縁し保護するために用いられ、両面フレキシブル回路基板がテスト時にショートが発生するのを回避している。
【選択図】図３

【特許請求の範囲】

【請求項1】

上面と、下面と、複数のスルーホールと、を含んで構成され、前記各スルーホールは前記上面及び前記下面に連通され、前記上面はチップ設定エリアと、伝送ライン設定エリアと、テストライン設定エリアと、を有し、前記チップ設定エリアにはチップが設置され、前記伝送ライン設定エリアは前記チップ設定エリアと前記テストライン設定エリアとの間に位置し、前記テストライン設定エリアの前記下面まで投影されるエリアはテストライン支持エリアであるフレキシブル基板と、
前記上面に設置され、インナーリードと、上部伝送ラインと、テストラインと、を有し、前記インナーリードは前記チップ設定エリア中に位置し、前記上部伝送ラインは前記インナーリードに電気的に接続され、且つ前記上部伝送ラインは前記伝送ライン設定エリア中に位置し、前記テストラインは前記上部伝送ラインに電気的に接続され、前記テストラインは前記テストライン設定エリア中に位置している第一回路層と、
前記下面に設置され、下部伝送ライン及び支持ラインを有して構成され、前記支持ラインは前記下部伝送ラインに電気的に接続され、前記支持ラインは前記テストライン支持エリア中に位置し、且つ前記支持ラインは前記テストラインの下方に位置している第二回路層と、
前記下面に位置し、前記第二回路層の前記支持ラインを被覆することで、前記支持ラインを前記フレキシブル基板と絶縁保護層との間に位置させる前記絶縁保護層と、
前記スルーホール中に設置され、一端が前記第一回路層に電気的に接続され、他端が前記第二回路層に電気的に接続されている複数の貫通用回路と、を備えていることを特徴とする両面フレキシブル回路基板。

【請求項2】

前記上面に位置している第一ソルダーレジスト層を更に備え、前記第一ソルダーレジスト層は前記第一回路層の前記上部伝送ラインを被覆し、前記第一ソルダーレジスト層は前記第一回路層の前記インナーリード及び前記テストラインを露出していることを特徴とする請求項１に記載の両面フレキシブル回路基板。

【請求項3】

前記下面に位置している第二ソルダーレジスト層を更に備え、前記第二ソルダーレジスト層は前記第二回路層の前記下部伝送ラインを被覆していることを特徴とする請求項１に記載の両面フレキシブル回路基板。

【請求項4】

前記第二ソルダーレジスト層と前記絶縁保護層との間にはスペースを有し、前記スペースは部分的な前記下部伝送ラインを露出し、且つ前記スペースで露出する前記下部伝送ラインはアウターリードであることを特徴とする請求項３に記載の両面フレキシブル回路基板。

【請求項5】

前記フレキシブル基板はカッティングラインを有し、前記カッティングラインが包囲する範囲内は動作領域であり、前記カッティングラインが包囲する範囲外は非動作領域であり、前記フレキシブル基板はダイカットプロセス中に前記カッティングラインに沿ってダイカットされ、前記動作領域が前記フレキシブル基板から集積回路として分離され、前記第一回路層の前記テストライン及び前記第二回路層の前記支持ラインは前記非動作領域に位置していることを特徴とする請求項１に記載の両面フレキシブル回路基板。

【請求項6】

前記第一回路層の前記インナーリード、前記上部伝送ライン、及び前記第二回路層の前記下部伝送ラインは前記動作領域に位置していることを特徴とする請求項５に記載の両面フレキシブル回路基板。

【請求項7】

前記第一回路層の前記テストラインはテストプローブを接触させるためのテストパッドを有していることを特徴とする請求項１に記載の両面フレキシブル回路基板。

【請求項8】

前記テストプローブが前記テストパッドに接触すると、前記両面フレキシブル回路基板がプッシュプレートに設置され、且つ前記絶縁保護層が前記プッシュプレートに接触することを特徴とする請求項７に記載の両面フレキシブル回路基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フレキシブル回路基板に関し、更に詳しくは、両面フレキシブル回路基板（ａ ｄｏｕｂｌｅ－ｓｉｄｅｄ ｆｌｅｘｉｂｌｅ ｃｉｒｃｕｉｔ ｂｏａｒｄ）に関する。

【背景技術】

【0002】

近年、各種電子製品の構造の多くが軽量薄型を目指しており、可撓性及び体積が小さいフレキシブル回路基板の需要が日増しに増加している。一般的には、フレキシブル回路基板のチップ及び回路は同一の表面に設置されて信号の伝送を行っているが、一部の電子製品では特殊な位置に配置されているため、回路をチップとは異なる表面に設置して両面フレキシブル回路基板の構造を派生させる必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

両面フレキシブル回路基板は２つの表面を貫通する貫通用回路により２つの表面にそれぞれ設置されている回路層を相互に電気的に接続しているが、２つの表面は何れも回路を有しているため、両面フレキシブル回路基板はテスト時にテストプラットフォームに金属汚染があると、テスト信号が上層回路、貫通用回路及び下層回路に沿ってテストプラットフォームに接続されるようにガイドされてショートが形成され、テスト時にフレキシブル回路基板が毀損する危険がある。

【0004】

そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。

【0005】

本発明は、上述に鑑みてなされたものであり、その目的は、両面フレキシブル回路基板を提供することにある。換言すれば、絶縁保護層により第二回路層の支持ラインを被覆し、支持ラインとテストプラットフォームとの間に電気的絶縁を備え、テスト時に両面フレキシブル回路基板にショートが発生する問題を回避する。

【0006】

本発明は、フレキシブル基板と、第一回路層と、第二回路層と、絶縁保護層と、複数の貫通用回路と、を備え、前記フレキシブル基板は上面と、下面と、複数のスルーホールと、を有し、前記各スルーホールは前記上面及び前記下面に連通され、前記上面はチップ設定エリアと、伝送ライン設定エリアと、テストライン設定エリアと、を有し、前記チップ設定エリアにはチップが設置され、前記伝送ライン設定エリアは前記チップ設定エリアと前記テストライン設定エリアとの間に位置し、前記テストライン設定エリアの前記下面まで投影されるエリアはテストライン支持エリアであり、前記第一回路層は前記上面に設置され、前記第一回路層はインナーリードと、上部伝送ラインと、テストラインと、を有し、前記インナーリードは前記チップ設定エリア中に位置し、前記上部伝送ラインは前記インナーリードに電気的に接続され、且つ前記上部伝送ラインは前記伝送ライン設定エリア中に位置し、前記テストラインは前記上部伝送ラインに電気的に接続され、且つ前記テストラインは前記テストライン設定エリア中に位置し、前記第二回路層は前記下面に設置され、且つ前記第二回路層は下部伝送ライン及び支持ラインを有し、前記支持ラインは前記下部伝送ラインに電気的に接続され、前記支持ラインは前記テストライン支持エリア中に位置し、且つ前記支持ラインは前記テストラインの下方に位置し、前記絶縁保護層は前記下面に位置し、前記絶縁保護層が前記第二回路層の前記支持ラインを被覆することで、前記支持ラインが前記フレキシブル基板と前記絶縁保護層との間に位置し、これら前記貫通用回路はこれら前記スルーホール中に設置され、前記各貫通用回路の一端は前記第一回路層に電気的に接続され、前記各貫通用回路の他端は前記第二回路層に電気的に接続されていることを特徴とする両面フレキシブル回路基板である。

【発明の効果】

【0007】

本発明は、上述に説明したように構成されているので、以下に記載されるような効果を奏する。本発明は絶縁保護層が第二回路層の支持ラインに電気的絶縁を備え提供することで、テスト時に両面フレキシブル回路基板にショートが発生するのを回避する。

【0008】

本発明の他の目的、構成及び効果については、以下の発明の実施の形態から明らかである。

【図面の簡単な説明】

【0009】

【図1】本発明の一実施例に係る両面フレキシブル回路基板を示す平面図である。

【図2】本発明の一実施例に係る両面フレキシブル回路基板を示す底面図である。

【図3】本発明の一実施例に係る両面フレキシブル回路基板を示す断面図である。

【図4】本発明の一実施例に係る両面フレキシブル回路基板を示す部分拡大図である。

【図5】本発明の一実施例に係る両面フレキシブル回路基板がテストを行う概略断面図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態による両面フレキシブル回路基板を図面に基づいて説明する。

【0011】

図１は本発明の一実施例に係る両面フレキシブル回路基板１００を示す平面図である。図２は本発明の一実施例に係る両面フレキシブル回路基板１００を示す底面図である。図３は本発明の一実施例に係る両面フレキシブル回路基板１００を示す断面図である。

【0012】

両面フレキシブル回路基板１００はフレキシブル基板１１０、第一回路層１２０、第二回路層１３０、絶縁保護層１４０、複数の貫通用回路１５０、第一ソルダーレジスト層１６０、及び第二ソルダーレジスト層１７０を含んで構成される。

【0013】

フレキシブル基板１１０はポリイミド（ｐｏｌｙｉｍｉｄｅ）または良好な電気的絶縁性、安定性、化学的腐食耐性及び機械的性質を有している他のポリマーで製造され、フレキシブル基板１１０は上面１１１と、下面１１２と、複数のスルーホール１１３と、を有している。図１及び図２に示す各スルーホール１１３（灰色の領域）は上面１１１及び下面１１２に連通される。各スルーホール１１３が非常に細いため、平面図及び底面図ではスルーホール１１３がある位置のみ標示する。図１に示すように、上面１１１はチップ設定エリア１１１ａと、伝送ライン設定エリア１１１ｂと、テストライン設定エリア１１１ｃと、を有し、チップ設定エリア１１１ａはチップＩＣを設置するために用いられ、テストライン設定エリア１１１ｃは両面フレキシブル回路基板１００の辺縁に隣接し、伝送ライン設定エリア１１１ｂはチップ設定エリア１１１ａとテストライン設定エリア１１１ｃとの間に位置している。図２に示すように、テストライン設定エリア１１１ｃの下面１１２まで投影されるエリアはテストライン支持エリア１１２ａであり、よって、テストライン支持エリア１１２ａも両面フレキシブル回路基板１００の辺縁に隣接している。

【0014】

図１及び図３を参照すると、第一回路層１２０は上面１１１に設置され、第一回路層１２０は上面１１１に電気めっきまたは圧着されている銅層に対しパターン化エッチングを施すことにより形成している。本実施例では、第一回路層１２０はインナーリード１２１と、上部伝送ライン１２２と、テストライン１２３と、を有し、インナーリード１２１はチップ設定エリア１１１ａ中に位置し、インナーリード１２１及びチップＩＣの複数のバンプＢは共晶接合されている。上部伝送ライン１２２は伝送ライン設定エリア１１１ｂ中に位置し、且つ上部伝送ライン１２２はインナーリード１２１に電気的に接続され、上部伝送ライン１２２はチップＩＣが発生させる信号或いは外部からチップＩＣに伝送される信号を伝送するために用いられている。テストライン１２３はテストライン設定エリア１１１ｃ中に位置し、且つテストライン１２３は上部伝送ライン１２２に電気的に接続され、テストライン１２３はプローブを接触させて第一回路層１２０及び第二回路層１３０の電気性をテストするために用いられている。図１に示す例では、第一回路層１２０は空白のシート状で表示しているが、実際には第一回路層１２０は複数の微細回路で構成されている。

【0015】

図１及び図４を参照すると、好ましくは、第一回路層１２０のテストライン１２３はテストパッド１２３ａを有し、テストパッド１２３ａの幅は他の回路の幅より広い。幅が広いこれらテストパッド１２３ａはテストプローブを接触させて第一回路層１２０及び第二回路層１３０の電気的接続をテストするために用いられている。

【0016】

図１及び図３に示すように、第一ソルダーレジスト層１６０は上面１１１の伝送ライン設定エリア１１１ｂに位置し、且つ第一ソルダーレジスト層１６０は第一回路層１２０の上部伝送ライン１２２を被覆し、第一ソルダーレジスト層１６０は第一回路層１２０のインナーリード１２１及びテストライン１２３を露出させている。第一ソルダーレジスト層１６０はソルダーマスクを伝送ライン設定エリア１１１ｂにシルクスクリーン印刷した後にベークすることで形成し、これは上部伝送ライン１２２が他のプロセスで使用される高温の影響を回避するために用いられている。

【0017】

図２及び図３を参照すると、第二回路層１３０は下面１１２に設置され、第二回路層１３０は下面１１２に電気めっきまたは圧着されている銅層に対しパターン化エッチングを施すことにより形成している。本実施例では、第二回路層１３０は下部伝送ライン１３１及び支持ライン１３２を有し、下部伝送ライン１３１は上部伝送ライン１２２の下方に位置し、支持ライン１３２はテストライン支持エリア１１２ａ中に位置していると共にテストライン１２３の下方に位置し、且つ支持ライン１３２は下部伝送ライン１３１に電気的に接続されている。図２に示す例では、第二回路層１３０は下面１１２の下半部に位置している回路がダミーリード（Ｄｕｍｍｙ ｌｅａｄ）である。

【0018】

図２及び図３を参照すると、第二ソルダーレジスト層１７０は下面１１２に位置し、且つ第二ソルダーレジスト層１７０は第二回路層１３０の下部伝送ライン１３１を被覆し、第二ソルダーレジスト層１７０はソルダーマスクが第二回路層１３０の下部伝送ライン１３１及びダミーリードにシルクスクリーン印刷されてベークされることにより形成され、これは下部伝送ライン１３１が他のプロセスで使用される高温の影響を回避するために用いられている。

【0019】

図２及び図３を参照すると、絶縁保護層１４０は下面１１２に位置し、絶縁保護層１４０が第二回路層１３０の支持ライン１３２を被覆することで、支持ライン１３２がフレキシブル基板１１０と絶縁保護層１４０との間に位置する。好ましくは、絶縁保護層１４０はソルダーマスクを支持ライン１３２にシルクスクリーン印刷した後にベークすることで形成し、絶縁保護層１４０は支持ライン１３２を外部から電気的に絶縁するために用いられている。本実施例では、絶縁保護層１４０の材料は第一ソルダーレジスト層１６０及び第二ソルダーレジスト層１７０と同じソルダーマスクであり、他の実施例では、絶縁保護層１４０も電気的絶縁性の他の高分子材料でもよい。

【0020】

図１、図２及び図３を参照すると、これら貫通用回路１５０はこれらスルーホール１１３中に設置され、各貫通用回路１５０の一端は第一回路層１２０に電気的に接続され、各貫通用回路１５０の他端は第二回路層１３０に電気的に接続されている。これら貫通用回路１５０は第一回路層１２０と第二回路層１３０との間を電気的に接続するために用いられ、第一回路層１２０及び第二回路層１３０がこれら貫通用回路１５０を介して信号を伝送している。

【0021】

図３を参照すると、本実施例では、第二ソルダーレジスト層１７０と絶縁保護層１４０との間にはスペースＤＳを有し、スペースＤＳは部分的な下部伝送ライン１３１を露出し、且つスペースＤＳに露出する下部伝送ライン１３１はアウターリード（Ｏｕｔｅｒ ｌｅａｄ）であり、アウターリードは両面フレキシブル回路基板１００と他の電子装置（例えば、ガラス基板や制御回路基板等）とを電気的に接続するために用いられている。また、アウターリードはチップＩＣがある上面１１１とは異なる下面１１２に位置しているため、両面フレキシブル回路基板１００は更に弾力的に応用可能になっている。

【0022】

図１、図２及び図３を参照すると、本実施例では、フレキシブル基板１１０はカッティングラインＣＬを有し、カッティングラインＣＬが包囲する範囲内は動作領域ＷＡであり、カッティングラインＣＬが包囲する範囲外は非動作領域ＮＷであり、カッティングラインＣＬはダイカットプロセス中にダイカットされてフレキシブル基板１１０から集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）として分離されるために用いられている。第一回路層１２０のインナーリード１２１、上部伝送ライン１２２、及び第二回路層１３０の下部伝送ライン１３１は動作領域ＷＡ内に位置し、第一回路層１２０のテストライン１２３及び第二回路層１３０の支持ライン１３２は非動作領域ＮＷに位置している。

【0023】

図５に示すように、テストプローブＰｂがテストライン１２３のテストパッド１２３ａに接触すると、両面フレキシブル回路基板１００がプッシュプレート２００に設置される。プッシュプレート２００は支持力を提供し、テストプローブＰｂをテストパッド１２３ａに確実に接触させてテストを行うために用いられている。この際、絶縁保護層１４０がプッシュプレート２００に接触し、プッシュプレート２００が第二回路層１３０に直接接触するのを防止し、テスト時にプッシュプレート２００が金属汚染によりショートするのを回避している。

【0024】

本発明は絶縁保護層１４０により第二回路層１３０の支持ライン１３２を電気的絶縁し、テスト時に両面フレキシブル回路基板１００にショートが発生するのを回避している。

【0025】

以上、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において種々の形態で実施可能である。

【符号の説明】

【0026】

１００ 両面フレキシブル回路基板
１１０ フレキシブル基板
１１１ 上面
１１１ａ チップ設定エリア
１１１ｂ 伝送ライン設定エリア
１１１ｃ テストライン設定エリア
１１２ 下面
１１２ａ テストライン支持エリア
１１３ スルーホール
１２０ 第一回路層
１２１ インナーリード
１２２ 上部伝送ライン
１２３ テストライン
１２３ａ テストパッド
１３０ 第二回路層
１３１ 下部伝送ライン
１３２ 支持ライン
１４０ 絶縁保護層
１５０ 貫通用回路
１６０ 第一ソルダーレジスト層
１７０ 第二ソルダーレジスト層
ＣＬ カッティングライン
ＷＡ 動作領域
ＮＷ 非動作領域
Ｐｂ テストプローブ
２００ プッシュプレート
ＩＣ チップ
ＤＳ スペース
Ｂ バンプ

【図1】

【図2】

【図3】

【図4】

【図5】