知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023028507
(43)【公開日】2023-03-03
(54)【発明の名称】半導体発光素子および半導体発光素子の製造方法
(51)【国際特許分類】
H01S 5/22 20060101AFI20230224BHJP
【ＦＩ】
H01S5/22 610
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021134248
(22)【出願日】2021-08-19
(71)【出願人】
【識別番号】000102212
【氏名又は名称】ウシオ電機株式会社
(74)【代理人】
【識別番号】100109380
【弁理士】
【氏名又は名称】小西 恵
(74)【代理人】
【識別番号】100109036
【弁理士】
【氏名又は名称】永岡 重幸
(72)【発明者】
【氏名】井上 裕隆
(72)【発明者】
【氏名】萩元 将人
(72)【発明者】
【氏名】奥村 忠嗣
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173AA08
5F173AD04
5F173AF12
5F173AF20
5F173AG05
5F173AK21
5F173AK22
5F173AP23
5F173AP32
5F173AP33
5F173AP37
5F173AR72
5F173AR99
(57)【要約】
【課題】結晶品質の低下を抑制しつつ、光学特性が互いに異なるレーザ光を出射可能な半導体発光素子を提供する。
【解決手段】一態様に係る半導体発光素子によれば、半導体基板と、前記半導体基板上に積層され、光学特性が互いに異なるレーザ光を出射可能な複数の活性層とを備え、前記半導体基板の面方向において離間した領域に２以上のレーザ光出射部を持ち、前記レーザ光出射部の形成された領域に配置された前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層は、非発光層として用いられる活性層上に積層されている。
【選択図】図１Ａ
【解決手段】一態様に係る半導体発光素子によれば、半導体基板と、前記半導体基板上に積層され、光学特性が互いに異なるレーザ光を出射可能な複数の活性層とを備え、前記半導体基板の面方向において離間した領域に２以上のレーザ光出射部を持ち、前記レーザ光出射部の形成された領域に配置された前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層は、非発光層として用いられる活性層上に積層されている。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に積層され、光学特性が互いに異なるレーザ光を出射可能な複数の活性層とを備え、
前記半導体基板の面方向において離間した領域に２以上のレーザ光出射部を持ち、前記レーザ光出射部の形成された領域に配置された前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層は、非発光層として用いられる活性層上に積層されていることを特徴とする半導体発光素子。
前記半導体基板上に積層され、光学特性が互いに異なるレーザ光を出射可能な複数の活性層とを備え、
前記半導体基板の面方向において離間した領域に２以上のレーザ光出射部を持ち、前記レーザ光出射部の形成された領域に配置された前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層は、非発光層として用いられる活性層上に積層されていることを特徴とする半導体発光素子。
【請求項2】
前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層上には、更に非発光層として用いられる活性層が積層されていることを特徴とする請求項１に記載の半導体発光素子。
【請求項3】
前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層は、前記半導体基板の表面からの前記活性層の積層位置が互いに異なることを特徴とする請求項１に記載の半導体発光素子。
【請求項4】
前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層は、前記半導体基板の表面方向の位置が互いに異なることを特徴とする請求項１に記載の半導体発光素子。
【請求項5】
前記光学特性は、発光波長、偏光、およびビーム広がり角のいずれか少なくとも１つを含むことを特徴とする請求項１に記載の半導体発光素子。
【請求項6】
前記光学特性が互いに異なるレーザ光を出射可能な発光層は、独立駆動可能であることを特徴とする請求項１に記載の半導体発光素子。
【請求項7】
前記半導体基板は、前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層について、前記半導体基板の裏面からの距離を互いに一致させる段差を備えることを特徴とする請求項１に記載の半導体発光素子。
【請求項8】
前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層に電流を注入する電流注入領域上に形成される電極のトップ面について、前記半導体基板の裏面からの距離が前記電流注入領域間で互いに等しくなるように前記電極の厚さが設定されることを特徴とする請求項１に記載の半導体発光素子。
【請求項9】
光学特性が互いに異なるレーザ光を出射可能な複数の活性層の積層構造を半導体基板上に積層する工程と、
前記半導体基板の表面方向の位置が互いに異なるように前記活性層へ電流を注入する電流注入領域を形成する工程と、
前記半導体基板の表面からの積層位置が互いに異なる活性層に電流が注入されるように、前記電流注入領域上に電極を形成する工程と備えることを特徴とする半導体発光素子の製造方法。
前記半導体基板の表面方向の位置が互いに異なるように前記活性層へ電流を注入する電流注入領域を形成する工程と、
前記半導体基板の表面からの積層位置が互いに異なる活性層に電流が注入されるように、前記電流注入領域上に電極を形成する工程と備えることを特徴とする半導体発光素子の製造方法。
【請求項10】
前記積層構造の前記活性層の積層位置の差異に応じた段差を前記半導体基板に形成する工程をさらに備え、
前記電流注入領域は、前記段差で区切られていることを特徴とする請求項９に記載の半導体発光素子の製造方法。
前記電流注入領域は、前記段差で区切られていることを特徴とする請求項９に記載の半導体発光素子の製造方法。
【請求項11】
前記段差の位置が高い方から低い方に前記段差で区画される素子領域を一つずつ増やしながら前記素子領域の活性層を上層から一層分ずつ除去する工程をさらに備えることを特徴とする請求項１１に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体発光素子および半導体発光素子の製造方法に関する。
【背景技術】
【0002】
近年、半導体レーザを用いたプロジェクタなどのディスプレイ装置の市場が拡大し、その高性能化を図るため、高解像度および広視野角が求められている。ディスプレイ装置の高解像度および広視野角を図るために、半導体レーザのマルチビーム化が有効である。
【0003】
しかし、全ビームの光学特性が揃っていると、レーザ光の特徴である干渉性による画質低下を引き起こす。レーザ光の干渉性を低減するために、発振波長等の光学特性の異なる複数のレーザ光を出射可能なマルチビーム半導体レーザが用いられることがある。
【0004】
特許文献１には、ＣＤ用レーザダイオード（発光波長７８０ｎｍ）とＤＶＤ用レーザダイオード（発光波長６５０ｎｍ）を１チップ上に搭載するモノリシックレーザダイオードが開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００９－０１６８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献１に開示された半導体レーザでは、異なる発振波長の発光部を同一基板上に形成するため、第１発振波長の活性層を形成した後、第２発振波長の活性層を形成する領域から第１発振波長の活性層を除去し、その除去した領域に第２発振波長の活性層を形成する。このため、複雑な積層構造を持つ半導体層を除去した後に、第２発振波長の活性層を再形成することになり、第２発振波長の活性層が汚染されたり欠陥を有したりすることで、結晶品質が低下するおそれがあった。
【0007】
そこで、本発明の目的は、結晶品質の低下を抑制しつつ、光学特性が互いに異なるレーザ光を出射可能な半導体発光素子および半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【0008】
本発明の一態様に係る半導体発光素子によれば、半導体基板と、前記半導体基板上に積層され、光学特性が互いに異なるレーザ光を出射可能な複数の活性層とを備え、前記半導体基板の面方向において離間した領域に２以上のレーザ光出射部を持ち、前記レーザ光出射部の形成された領域に配置された前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層は、非発光層として用いられる活性層上に積層されている。
【0009】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層を半導体基板上に連続して積層した後、非発光層として用いられる活性層を除去することなく、その上の活性層を発光層として用いることが可能となる。このため、活性層が形成される結晶面の汚染や、欠陥の発生を防止しつつ、半導体基板上に活性層を積層することができる。その結果として、光学特性が互いに異なるレーザ光を出射可能な半導体レーザの特性の低下を抑制しつつ、モノリシック集積化を図ることができる。
【0010】
また、本発明の一態様に係る半導体発光素子によれば、前記複数の活性層のうち発光層として用いられる少なくともいずれか１つの活性層上には、更に非発光層として用いられる活性層が積層されている。
【0011】
これにより、光学特性が互いに異なるマルチビーム半導体レーザのモノリシック集積化を図りつつ、各発光層に対応する電流注入領域上の電極のトップ面の高さを一致させることができる。このため、光学特性が異なるマルチビーム半導体レーザのジャンクションダウン実装の安定化を図ることができ、放熱性を向上させることができる。
【0012】
また、本発明の一態様に係る半導体発光素子によれば、前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層は、前記半導体基板の表面からの前記活性層の積層位置が互いに異なる。
【0013】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層を半導体基板上の全面に連続して積層した後、非発光層として用いられる活性層を除去することなく、光学特性が互いに異なるレーザ光を出射可能な活性層を発光層として用いることが可能となる。このため、光学特性が互いに異なるレーザ光を出射可能な半導体レーザの特性の低下を抑制しつつ、モノリシック集積化を図ることができる。
【0014】
また、本発明の一態様に係る半導体発光素子によれば、前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層は、前記半導体基板の表面方向の位置が互いに異なる。
【0015】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層の積層化を図りつつ、光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層にそれぞれに電流を注入する電流注入領域を別個に形成することが可能となる。
【0016】
また、本発明の一態様に係る半導体発光素子によれば、前記光学特性は、発光波長、偏光、およびビーム広がり角のいずれか少なくとも１つを含む。
【0017】
これにより、レーザ光の用途、レーザ光の干渉性またはレーザ光の集光性などの変更を可能としつつ、光学特性が異なるマルチビーム半導体レーザのモノリシック集積化を図ることができる。
【0018】
また、本発明の一態様に係る半導体発光素子によれば、前記光学特性が互いに異なるレーザ光を出射可能な発光層は、独立駆動可能である。
【0019】
これにより、モノリシック集積化された光学特性が異なるマルチビーム半導体レーザをＣＤ／ＤＶＤ／Ｂｌｕ－ｒａｙ（登録商標） Ｄｉｓｃなどの各種メディア、スマートグラスやディスプレイ装置または通信用などの様々な用途に用いることが可能となる。
【0020】
また、本発明の一態様に係る半導体発光素子によれば、前記半導体基板上に積層される活性層の積層数は、前記光学特性が互いに異なるレーザ光を出射可能な発光層間で互いに等しい。
【0021】
これにより、光学特性が互いに異なるマルチビーム半導体レーザのモノリシック集積化を図りつつ、半導体基板に対して水平方向に配置される発光層の間隔を狭くすることが可能となる。更には、各発光層に対応する電流注入領域上の電極のトップ面の高さを一致させることができる。このため、光学特性が異なるマルチビーム半導体レーザのチップサイズの小型化を図りつつ、ジャンクションダウン実装の安定化を図ることができ、放熱性を向上させることができる。
【0022】
また、本発明の一態様に係る半導体発光素子によれば、前記半導体基板は、前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層について、前記半導体基板の裏面からの距離を互いに一致させる段差を備える。
【0023】
これにより、レーザチップの実装面からの高さ方向の発光層の位置を一致させることができ、光学特性が互いに異なる複数のレーザ光の取り扱いを容易化することができる。
【0024】
また、本発明の一態様に係る半導体発光素子によれば、前記半導体基板上に積層される活性層の積層数は、前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層について、前記活性層に電流を注入する電流注入領域の形成面からの距離が互いに等しくなるように設定される。
【0025】
これにより、光学特性が互いに異なるマルチビーム半導体レーザのモノリシック集積化を図りつつ、各発光層に対応する電流注入領域上の電極のトップ面の高さを一致させることができる。このため、光学特性が異なるマルチビーム半導体レーザのジャンクションダウン実装の安定化を図ることができ、放熱性を向上させることができる。
【0026】
また、本発明の一態様に係る半導体発光素子によれば、前記光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層に電流を注入する電流注入領域上に形成される電極のトップ面について、前記半導体基板の裏面からの距離が前記電流注入領域間で互いに等しくなるように前記電極の厚さが設定される。
【0027】
これにより、発光層として用いられる活性層上に積層される非発光層として用いられる活性層を除去することなく、各発光層に対応する電流注入領域上の電極のトップ面の高さを一致させることができる。このため、光学特性が異なるマルチビーム半導体レーザのジャンクションダウン実装の安定化を図ることができ、放熱性を向上させることができる。
【0028】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、光学特性が互いに異なるレーザ光を出射可能な複数の活性層の積層構造を半導体基板上に積層する工程と、前記半導体基板の表面方向の位置が互いに異なるように前記活性層へ電流を注入する電流注入領域を形成する工程と、前記半導体基板の表面からの積層位置が互いに異なる活性層に電流が注入されるように、前記電流注入領域上に電極を形成する工程と備える。
【0029】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層を半導体基板上に連続して積層した後、光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層のそれぞれに電流を注入する電流注入領域を別個に形成することが可能となる。このため、活性層が形成される結晶面の汚染や、欠陥の発生を防止しつつ、複数の活性層を半導体基板上に積層することができる。その結果、光学特性が互いに異なるレーザ光を出射可能な半導体レーザの特性の低下を抑制しつつ、モノリシック集積化を図ることができる。
【0030】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記積層構造の前記活性層の積層位置の差異に応じた段差を前記半導体基板に形成する工程をさらに備え、前記電流注入領域は、前記段差で区切られている。
【0031】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層を半導体基板上に連続して積層した場合においても、レーザチップの実装面からの高さ方向の発光層の位置を一致させることができ、光学特性が互いに異なる複数のレーザ光の取り扱いを容易化することができる。
【0032】
また、本発明の一態様に係る半導体発光素子の製造方法によれば、前記段差の位置が高い方から低い方に前記段差で区画される素子領域を一つずつ増やしながら前記素子領域の活性層を上層から一層分ずつ除去する工程をさらに備える。
【0033】
これにより、光学特性が互いに異なるマルチビーム半導体レーザのモノリシック集積化を図りつつ、光学特性が互いに異なるレーザ光を出射可能な発光層として用いられる活性層に電流を注入する電流注入領域上の電極のトップ面の高さを一致させることができる。このため、光学特性が異なるマルチビーム半導体レーザのジャンクションダウン実装の安定化を図ることができ、放熱性を向上させることができる。
【発明の効果】
【0034】
本発明の一態様においては、結晶品質の低下を抑制しつつ、光学特性が互いに異なるレーザ光を出射可能な半導体発光素子よび半導体発光素子の製造方法を提供することができる。
【図面の簡単な説明】
【0035】
【図1A】第１実施形態に係る半導体発光素子の概略構成例を示す断面図である。
【図1B】第１実施形態に係る半導体発光素子の概略構成例を示す平面図である。
【図2A】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2B】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2C】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2D】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2E】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2F】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2G】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2H】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2I】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図2J】第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図3A】第２実施形態に係る半導体基板の傾斜面の形成方法の一例を示す断面図である。
【図3B】第２実施形態に係る半導体基板の傾斜面の形成方法の一例を示す断面図である。
【図3C】第２実施形態に係る半導体基板の傾斜面の形成方法の一例を示す断面図である。
【図3D】第２実施形態に係る半導体基板の傾斜面の形成方法の一例を示す断面図である。
【図4A】第３実施形態に係る半導体発光素子の概略構成例を示す断面図である。
【図4B】第３実施形態に係る半導体発光素子の概略構成例を示す平面図である。
【図5A】第４実施形態に係る半導体発光素子の概略構成例を示す断面図である。
【図6】第５実施形態に係る半導体発光素子の概略構成例を示す断面図である。
【図7】第６実施形態に係る半導体発光素子の概略構成例を示す断面図である。
【図8A】第７実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図8B】第７実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図8C】第７実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【図8D】第７実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
【発明を実施するための形態】
【0036】
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。なお、以下の実施形態は本発明を限定するものではなく、実施形態で説明されている特徴の組み合わせの全てが本発明の構成に必須のものとは限らない。実施形態の構成は、本発明が適用される装置の仕様や各種条件（使用条件、使用環境等）によって適宜修正または変更され得る。本発明の技術的範囲は、特許請求の範囲によって確定され、以下の個別の実施形態によって限定されない。また、以下の説明に用いる図面は、各構成を分かり易くするため、実際の構造と縮尺および形状などを異ならせることがある。
【0037】
（第１実施形態）
図１Ａは、第１実施形態に係る半導体発光素子の概略構成例を示す断面図、図１Ｂは、第１実施形態に係る半導体発光素子の概略構成例を示す平面図である。また、図１Ｃは、図１Ａの一部拡大図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する４層分の活性層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）層分の活性層が設けられたモノリシック多波長半導体レーザであってもよい。
図１Ａは、第１実施形態に係る半導体発光素子の概略構成例を示す断面図、図１Ｂは、第１実施形態に係る半導体発光素子の概略構成例を示す平面図である。また、図１Ｃは、図１Ａの一部拡大図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する４層分の活性層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）層分の活性層が設けられたモノリシック多波長半導体レーザであってもよい。
【0038】
このモノリシック多波長半導体レーザは、波長７８０ｎｍ帯の赤外レーザ光を出射可能なＡｌＧａＡｓ系半導体レーザであってもよいし、波長６５０ｎｍ帯の赤色レーザ光を出射可能なＡｌＧａＩｎＰ系半導体レーザであってもよい。更には、波長４０５ｎｍ帯の青色レーザ光を出射可能なＡｌＧａＩｎＮ系半導体レーザであってもよいし、波長１．５５μｍ帯の通信用レーザ光を出射可能なＩｎＧａＡｓＰ系半導体レーザであってもよい。
【0039】
図１Ａおよび図１Ｂにおいて、半導体レーザＺ１は、Ｎ型半導体層１Ｂ～４Ｂ、活性層１ＣＡ、１ＣＢ、１ＣＣ、１ＣＤ（以下、単に１ＣＡ～１ＣＤとも記載する）、２ＣＢ、２ＣＣ、２ＣＤ（以下、単に２ＣＢ～２ＣＤとも記載する）、３ＣＣ、３ＣＤ、４ＣＤ、Ｐ型半導体層１Ｄ、２Ｄ、３Ｄ、４Ｄ（以下、単に１Ｄ～４Ｄとも記載する）および半導体基板ＳＢを備える。このとき、半導体レーザＺ１は、半導体基板ＳＢの面方向において離間した領域に２以上のレーザ光出射部を持つ。例えば、半導体基板ＳＢは、それぞれが独立してレーザ光を出射可能なレーザダイオードが形成される素子領域ＲＡ、ＲＢ、ＲＣ、ＲＤ（以下、同様にＲＡ～ＲＤとも記載）に区画される。各素子領域ＲＡ～ＲＤは、半導体基板ＳＢの表面上の位置が異なる。各素子領域ＲＡ～ＲＤは、半導体基板ＳＢの互いに対向する端面Ｍ１、Ｍ２（図１Ｂ参照）に渡って形成される。この端面Ｍ１、Ｍ２は、例えば、半導体基板ＳＢの劈開面である。この端面Ｍ１、Ｍ２は、全ての素子領域ＲＡ～ＲＤで共通に用いることができる。このとき、端面Ｍ１、Ｍ２間には、素子領域ＲＡ～ＲＤごとにファブリペロー共振器を形成することができる。各素子領域ＲＡ～ＲＤに形成されるレーザダイオードは、光学特性が互いに異なるレーザ光を出射可能である。この光学特性は、発光波長、偏光およびビーム広がり角のいずれか少なくとも１つを含むことができる。各素子領域ＲＡ～ＲＤのレーザダイオードの発光波長を異ならせる場合、同色領域の範囲内で発光波長を異ならせてもよいし、異なる色領域間に渡って発光波長を異ならせてもよい。
【0040】
各素子領域ＲＡ～ＲＤには、発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤが設けられる。半導体レーザＺ１の動作時では、発光点Ｐ１、Ｐ２、Ｐ３、Ｐ４（Ｐ１～Ｐ４とも記載）は、発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤに位置する。各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤは、光学特性が互いに異なるレーザ光を出射可能である。このとき、活性層２ＣＢを発光層として用いる領域においては、非発光層として用いられる活性層１ＣＢ上に積層される。同様に、活性層３ＣＣを発光層として用いる領域においては、非発光層として用いられる活性層１ＣＣ、２ＣＣ上に積層される。活性層４ＣＤを発光層として用いる領域においては、非発光層として用いられる活性層１ＣＤ～３ＣＤ上に積層される。このとき、発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤは、半導体基板ＳＢの表面からの積層位置が互いに異なる。一方、発光層として用いられる各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤの発光点Ｐ１～Ｐ４について、半導体基板ＳＢ表面に段差を設けることにより半導体基板ＳＢの裏面からの距離を等しくすることができる。
【0041】
活性層１ＣＡ～１ＣＤは、図２Ｂの工程で半導体基板ＳＢ上の全面に形成される活性層１Ｃのパターニングで形成し、活性層２ＣＢ～２ＣＤは、図２Ｂの工程で半導体基板ＳＢ上の全面に形成される活性層２Ｃのパターニングで形成し、活性層３ＣＣ、３ＣＤは、図２Ｂの工程で半導体基板ＳＢ上の全面に形成される活性層３Ｃのパターニングで形成し、活性層４ＣＤは、図２Ｂの工程で半導体基板ＳＢ上の全面に形成される活性層４Ｃのパターニングで形成することができる。
【0042】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層１Ｃ～４Ｃを半導体基板ＳＢ上に連続して積層した後、非発光層として用いられる活性層１ＣＢ、１ＣＣ、２ＣＣ、１ＣＤ～３ＣＤを除去することなく、活性層２ＣＢ、３ＣＣ、４ＣＤを発光層として用いることが可能となる（図１、図２Ｈ参照）。このため、活性層２ＣＢ、３ＣＣ、４ＣＤが形成される結晶面が汚染されたり欠陥が発生したりするのを防止しつつ、半導体基板ＳＢ上に活性層２ＣＢ、３ＣＣ、４ＣＤを積層することができる。結果として、光学特性が互いに異なるレーザ光を出射可能な半導体レーザＺ１の特性の低下を抑制しつつ、モノリシック集積化を図ることができる（図１Ａ、図１Ｂ参照）。
【0043】
なお、活性層１Ｃ～４Ｃのうち、どの部分を発光層として用い、どの部分を非発光層として用いるかは、電流注入位置で決定することができる。すなわち、発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤは、電流注入位置に配置される。非発光層として用いられる活性層１ＣＢ、１ＣＣ、１ＣＤ、２ＣＣ、２ＣＤ、３ＣＤは、電流非注入位置に配置される。
【0044】
以下、図１Ａおよび図１Ｂの半導体レーザＺ１の構成について具体的に説明する。
素子領域ＲＡでは、接合層Ｔ１Ａが半導体基板ＳＢ上に形成される。接合層Ｔ１Ａと半導体基板ＳＢとの間には、エッチストップ層１Ａを形成してもよい。接合層Ｔ１Ａは、Ｎ型半導体層１Ｂ、活性層１ＣＡおよびＰ型半導体層１Ｄを備える。Ｎ型半導体層１ＢおよびＰ型半導体層１Ｄは、活性層１ＣＡとの間でダブルヘテロ接合を形成することができる。
素子領域ＲＡでは、接合層Ｔ１Ａが半導体基板ＳＢ上に形成される。接合層Ｔ１Ａと半導体基板ＳＢとの間には、エッチストップ層１Ａを形成してもよい。接合層Ｔ１Ａは、Ｎ型半導体層１Ｂ、活性層１ＣＡおよびＰ型半導体層１Ｄを備える。Ｎ型半導体層１ＢおよびＰ型半導体層１Ｄは、活性層１ＣＡとの間でダブルヘテロ接合を形成することができる。
【0045】
素子領域ＲＢでは、接合層Ｔ１Ｂ、Ｔ２Ｂが半導体基板ＳＢ上に順次積層される。接合層Ｔ１Ｂは、エッチストップ層１Ａを介して半導体基板ＳＢ上に積層し、接合層Ｔ２Ｂは、エッチストップ層２Ａを介して接合層Ｔ１Ｂ上に積層している。各接合層Ｔ１Ｂ、Ｔ２Ｂは、Ｎ型半導体層１Ｂ、２Ｂ、活性層１ＣＢ、２ＣＢおよびＰ型半導体層１Ｄ、２Ｄを備える。Ｎ型半導体層１ＢおよびＰ型半導体層１Ｄは、活性層１ＣＢとの間でダブルヘテロ接合を形成し、Ｎ型半導体層２ＢおよびＰ型半導体層２Ｄは、活性層２ＣＢとの間でダブルヘテロ接合を形成することができる。
【0046】
素子領域ＲＣでは、接合層Ｔ１Ｃ～Ｔ３Ｃが半導体基板ＳＢ上に順次積層される。接合層Ｔ１Ｃは、エッチストップ層１Ａを介して半導体基板ＳＢ上に積層し、接合層Ｔ２Ｃは、エッチストップ層２Ａを介して接合層Ｔ１Ｃ上に積層し、接合層Ｔ３Ｃは、エッチストップ層３Ａを介して接合層Ｔ２Ｃ上に積層している。各接合層Ｔ１Ｃ～Ｔ３Ｃは、Ｎ型半導体層１Ｂ～３Ｂ、活性層１ＣＣ～３ＣＣおよびＰ型半導体層１Ｄ～３Ｄを備える。Ｎ型半導体層１ＢおよびＰ型半導体層１Ｄは、活性層１ＣＣとの間でダブルヘテロ接合を形成し、Ｎ型半導体層２ＢおよびＰ型半導体層２Ｄは、活性層２ＣＣとの間でダブルヘテロ接合を形成し、Ｎ型半導体層３ＢおよびＰ型半導体層３Ｄは、活性層３ＣＣとの間でダブルヘテロ接合を形成することができる。
【0047】
素子領域ＲＤでは、接合層Ｔ１Ｄ～Ｔ４Ｄが半導体基板ＳＢ上に順次積層される。接合層Ｔ１Ｄは、エッチストップ層１Ａを介して半導体基板ＳＢ上に積層し、接合層Ｔ２Ｄは、エッチストップ層２Ａを介して接合層Ｔ１Ｄ上に積層し、接合層Ｔ３Ｄは、エッチストップ層３Ａを介して接合層Ｔ２Ｄ上に積層し、接合層Ｔ４Ｄは、エッチストップ層３Ａを介して接合層Ｔ３Ｄ上に積層している。各接合層Ｔ１Ｄ～Ｔ４Ｄは、Ｎ型半導体層１Ｂ～４Ｂ、活性層１ＣＤ～４ＣＤおよびＰ型半導体層１Ｄ～４Ｄを備える。Ｎ型半導体層１ＢおよびＰ型半導体層１Ｄは、活性層１ＣＤとの間でダブルヘテロ接合を形成し、Ｎ型半導体層２ＢおよびＰ型半導体層２Ｄは、活性層２ＣＤとの間でダブルヘテロ接合を形成し、Ｎ型半導体層３ＢおよびＰ型半導体層３Ｄは、活性層３ＣＤとの間でダブルヘテロ接合を形成し、Ｎ型半導体層４ＢおよびＰ型半導体層４Ｄは、活性層４ＣＤとの間でダブルヘテロ接合を形成することができる。
【0048】
ここで、接合層Ｔ１Ａ～Ｔ１Ｄは、図２Ｂの工程で半導体基板ＳＢ上の全面に積層されるＮ型半導体層１Ｂ、活性層１ＣおよびＰ型半導体層１Ｄで形成し、接合層Ｔ２Ｂ～Ｔ２Ｄは、図２Ｂの工程で半導体基板ＳＢ上の全面に積層されるＮ型半導体層２Ｂ、活性層２ＣおよびＰ型半導体層２Ｄのパターニングで形成している。同様に、接合層Ｔ３Ｃ、Ｔ３Ｄは、図２Ｂの工程で半導体基板ＳＢ上の全面に積層されるＮ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄのパターニングで形成し、接合層Ｔ４Ｄは、図２Ｂの工程で半導体基板ＳＢ上の全面に積層されるＮ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄのパターニングで形成することができる。
【0049】
半導体基板ＳＢには、段差Ｓ１～Ｓ３が設けられる。段差Ｓ１は、素子領域ＲＡ、ＲＢの境界に位置し、段差Ｓ２は、素子領域ＲＢ、ＲＣの境界に位置し、段差Ｓ３は、素子領域ＲＣ、ＲＤの境界に位置している。段差Ｓ１の高さは、接合層Ｔ１Ｂの膜厚とエッチストップ層１Ａの膜厚の合計に一致させることができる。段差Ｓ２の高さは、接合層Ｔ１Ｃの膜厚とエッチストップ層１Ａの膜厚の合計に一致させることができる。段差Ｓ３の高さは、接合層Ｔ１Ｄの膜厚とエッチストップ層１Ａの膜厚の合計に一致させることができる。これにより、レーザチップの実装面からの高さ方向において、発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤの位置を一致させることができ、光学特性が互いに異なる複数のレーザ光の取り扱いを容易にすることができる。
【0050】
各素子領域ＲＡ～ＲＤにおいて、Ｎ型半導体層１Ｂ～４Ｂの一部が各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤおよび各Ｐ型半導体層１Ｄ～４Ｄから露出されるように、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤおよび各Ｐ型半導体層１Ｄ～４Ｄの一部が除去される。このとき、各素子領域ＲＡ～ＲＤにおいて、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤおよび各Ｐ型半導体層１Ｄ～４ＤがＮ型半導体層１Ｂ～４Ｂ上にストライプ状に残るように、Ｎ型半導体層１Ｂ～４Ｂ上の各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤおよび各Ｐ型半導体層１Ｄ～４Ｄの一部を除去することができる。このとき、各Ｎ型半導体層１Ｂ～４Ｂには露出面Ｋ１～Ｋ４が形成される。
【0051】
各素子領域ＲＡ～ＲＤにおいて、各Ｐ型半導体層１Ｄ～４ＤにはリッジＧ１～Ｇ４が形成されている。各リッジＧ１～Ｇ４は、各活性層１ＣＡ～４ＣＤの光導波方向に沿って形成されている。各リッジＧ１～Ｇ４は、例えば、端面Ｍ１、Ｍ２に渡ってストライプ状に形成することができる。
【0052】
リッジＧ１～Ｇ４がそれぞれ形成されたＰ型半導体層１Ｄ～４Ｄ上および露出面Ｋ１～Ｋ４がそれぞれ形成されたＮ型半導体層１Ｂ～４Ｂ上には、絶縁膜５が形成されている。絶縁膜５は、例えば、シリコン酸化膜を用いることができる。
【0053】
各リッジＧ１～Ｇ４のトップ面には、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤに電流を注入する電流注入領域Ｊ１～Ｊ４が設けられる（図１Ｂ、図１Ｃ参照）。このとき、絶縁膜５には、電流注入領域Ｊ１～Ｊ４に対応した開口部が設けられる。各Ｎ型半導体層１Ｂ～４Ｂの露出面Ｋ１～Ｋ４には、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤに注入された電流を流出させる電流流出領域Ｈ１～Ｈ４が設けられる。このとき、絶縁膜５には、電流流出領域Ｈ１～Ｈ４に対応した開口部が設けられる。例えば、素子領域ＲＡについては、Ｎ型半導体層１Ｂの露出面Ｋ１上に設けられた絶縁膜５の一部を除去した開口部を設ける。その開口部と開口部周辺の絶縁膜５上に下地電極Ｒ１が形成される。この下地電極Ｒ１とＮ型半導体層１Ｂの露出面Ｋ１が接触する領域が電流注入領域Ｈ１と成っている。この電流注入領域Ｈ１上に厚膜電極Ｗ１が形成されている。
【0054】
各リッジＧ１～Ｇ４のトップ面上には、下地電極Ｑ１～Ｑ４が形成される。下地電極Ｑ１～Ｑ４は、絶縁膜５に形成された開口部を介して電流注入領域Ｊ１～Ｊ４に接続される。Ｎ型半導体層１Ｂ～４Ｂの露出面Ｋ１～Ｋ４上には、下地電極Ｒ１～Ｒ４が形成される。下地電極Ｒ１～Ｒ４は、絶縁膜５に形成された開口部を介して電流流出領域Ｈ１～Ｈ４に接続される。各下地電極Ｑ１～Ｑ４上には、厚膜電極Ｕ１～Ｕ４が形成される。各下地電極Ｒ１～Ｒ４上には、厚膜電極Ｗ１～Ｗ４が形成される。各厚膜電極Ｕ１～Ｕ４、Ｗ１～Ｗ４の膜厚は、レーザチップの実装面からの高さが一致するように設定することができる。下地電極Ｑ１～Ｑ４、Ｒ１～Ｒ４、厚膜電極Ｕ１～Ｕ４、Ｗ１～Ｗ４の材料は、例えば、Ａｕなどの金属を用いることができる。このとき、発光層として用いられる各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤは独立駆動可能である。
【0055】
ここで、素子領域ＲＡでは、半導体基板ＳＢ上に積層された接合層Ｔ１Ａを設け、素子領域ＲＢでは、半導体基板ＳＢ上に順次積層された接合層Ｔ１Ｂ、Ｔ２Ｂを設けている。また、素子領域ＲＣでは、半導体基板ＳＢ上に順次積層された接合層Ｔ１Ｃ～Ｔ３Ｃを設け、素子領域ＲＤでは、半導体基板ＳＢ上に順次積層された接合層Ｔ１Ｄ～Ｔ４Ｄを設けている。これらの接合層の厚みを半導体基板ＳＢに設けられた段差Ｓ１～Ｓ３の高さと合わせることにより、電流注入領域Ｊ１～Ｊ４、及び各厚膜電極Ｗ１～Ｗ４の高さを一致させることができる。このため、半導体レーザＺ１のジャンクションダウン実装の安定化を図ることができ、放熱性を向上させることができる。
【0056】
また、各Ｎ型半導体層１Ｂ～４Ｂに露出面Ｋ１～Ｋ４を設けることにより、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤに注入された電流を個別に流出させることができる。その結果として、各素子領域ＲＡ～ＲＤに形成されたレーザ素子を発光点Ｐ１～Ｐ４の位置で発光させることができる。
【0057】
また、この半導体レーザＺ１では、発光層となる活性層１ＣＡ～４ＣＤ上のＰ型半導体層１Ｄ～４Ｄを最上層に配置することができる。このため、各Ｐ型半導体層１Ｄ～４ＤにリッジＧ１～Ｇ４を形成することができ、屈折率導波型モノリシック多波長半導体レーザを構成することができる。
【0058】
なお、各活性層１ＣＡ～１ＣＤ、２ＣＢ～２ＣＤ、３ＣＣ、３ＣＤ、４ＣＤは、例えば、バリア層と井戸層が交互に積層された多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）構造を用いることができる。各活性層１ＣＡ～１ＣＤ、２ＣＢ～２ＣＤ、３ＣＣ、３ＣＤ、４ＣＤは、多重量子井戸構造を導波するレーザ光をガイドするガイド層を備えてもよい。
【0059】
各Ｎ型半導体層１Ｂ～４Ｂは、Ｎ型クラッド層およびＮ型コンタクト層を備える。Ｎ型コンタクト層は、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤに注入された電流を流出させる下地電極Ｒ１～Ｒ４との間でオーミック接合を形成することができる。各Ｐ型半導体層１Ｄ～４Ｄは、Ｐ型クラッド層およびＰ型コンタクト層を備える。Ｐ型コンタクト層は、各活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤに電流を注入する電極Ｑ１～Ｑ４との間でオーミック接合を形成することができる。各Ｐ型半導体層１Ｄ～４Ｄは、各Ｐ型半導体層１Ｄ～４Ｄに各リッジＧ１～Ｇ４を形成するためのエッチストップ層を備えてもよい。
【0060】
なお、赤色レーザ光を出射可能なＡｌＧａＩｎＰ系半導体レーザの場合、半導体基板ＳＢはＧａＡｓ基板、Ｐ型コンタクト層およびＮコンタクト層はＧａＡｓ層、Ｐ型クラッド層、Ｐ型ガイド層、Ｎ型クラッド層およびＮ型ガイド層はＡｌＧａＩｎＰ層、活性層１ＣＡ～１ＣＤ、２ＣＢ～２ＣＤ、３ＣＣ、３ＣＤ、４ＣＤはＧａＩｎＰ／ＡｌＧａＩｎＰ／ＧａＩｎＰ多重量子井戸層、エッチストップ層１Ａ～４Ａおよびリッジ形成用エッチストップ層はＧａＩｎＰ層を用いることができる。
【0061】
また、活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤの配置周期は、例えば、５０μｍとすることができる。接合層Ｔ１Ｄ～Ｔ４Ｄの積層周期は、例えば、４μｍとすることができる。Ｐ型コンタクト層およびＮ型コンタクト層のそれぞれの膜厚は、例えば、数１００ｎｍに設定することができる。Ｐ型クラッド層のリッジの膜厚は、例えば、約１μｍに設定することができる。リッジ形成用エッチストップ層の膜厚は、例えば、数ｎｍに設定することができる。Ｐ型クラッド層のリッジの両側の膜厚は、例えば、数１００ｎｍに設定することができる。Ｐ型ガイド層およびＮ型ガイド層の膜厚は、例えば、数１０ｎｍに設定することができる。各活性層１ＣＡ～１ＣＤ、２ＣＢ～２ＣＤ、３ＣＣ、３ＣＤ、４ＣＤの膜厚は、例えば、数１０ｎｍに設定することができる。Ｎ型クラッド層の膜厚は、例えば、約２μｍに設定することができる。各エッチストップ層１Ａ～４Ａの膜厚は、例えば、数ｎｍに設定することができる。
【0062】
（第２実施形態）
図２Ａから図２Ｊは、第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。この第２実施形態では、図１Ａの半導体レーザＺ１の製造方法の一例を示す。
図２Ａにおいて、半導体基板ＳＢに段差Ｓ１～Ｓ３を形成する。半導体基板ＳＢに段差Ｓ１～Ｓ３を形成する方法は、ウェットエッチング等を用いて形成されるが、詳細は以下の図３Ａから図３Ｄで説明する。
図２Ａから図２Ｊは、第２実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。この第２実施形態では、図１Ａの半導体レーザＺ１の製造方法の一例を示す。
図２Ａにおいて、半導体基板ＳＢに段差Ｓ１～Ｓ３を形成する。半導体基板ＳＢに段差Ｓ１～Ｓ３を形成する方法は、ウェットエッチング等を用いて形成されるが、詳細は以下の図３Ａから図３Ｄで説明する。
【0063】
次に、図２Ｂに示すように、エピタキシャル成長にてエッチストップ層１Ａ、Ｎ型半導体層１Ｂ、活性層１Ｃ、Ｐ型半導体層１Ｄの順で半導体基板ＳＢ上の全面に成膜する。更に、その上にエッチストップ層２Ａ、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄを成膜する。その後、エッチストップ層３Ａ、Ｎ型半導体層３Ｂ、活性層３Ｃ、Ｐ型半導体層３Ｄを成膜する。更に、エッチストップ層４Ａ、Ｎ型半導体層４Ｂ、活性層４Ｃ、Ｐ型半導体層４Ｄを半導体基板ＳＢ上の全面に順次成膜する。これらの層のエピタキシャル成長は、同一チャンバ内で連続的に行うことができる。エピタキシャル成長は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）であってもよいし、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）であってもよいし、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）であってもよい。
【0064】
次に、図２Ｃに示すように、フォトリソグラフィー技術を用いることにより、素子領域ＲＡに対応した開口部を有するレジストパターンＦ１をＰ型半導体層４Ｄ上に形成する。そして、レジストパターンＦ１を介してウェットエッチングを行うことにより、素子領域ＲＡのＮ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄを除去する。このとき、Ｎ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄのウェットエッチングは、エッチストップ層４Ａの位置で停止させることができる。
【0065】
次に、図２Ｄに示すように、レジストパターンＦ１を介してウェットエッチングを行うことにより、素子領域ＲＡのエッチストップ層４Ａを除去する。このとき、エッチストップ層４Ａのウェットエッチングは、Ｐ型半導体層３Ｄの位置で停止させることができる。ここで、Ｎ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄのウェットエッチングと、エッチストップ層４Ａのウェットエッチングとで薬液を変更することで、Ｎ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄのウェットエッチングのエッチングレートと、エッチストップ層４Ａのウェットエッチングのエッチングレートを異ならせることができる。
【0066】
なお、Ｎ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄを除去するため、ドライエッチングを用いてもよい。ドライエッチングは、例えば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることができる。このとき、エッチストップ層４Ａはなくてもよい。
【0067】
次に、図２Ｅに示すように、図２ＤのレジストパターンＦ１を除去する。そして、フォトリソグラフィー技術を用いることにより、素子領域ＲＡ、ＲＢに対応した開口部を有するレジストパターンＦ２をＰ型半導体層４Ｄ上に形成する。そして、レジストパターンＦ２を介してウェットエッチングを行うことにより、素子領域ＲＡのＮ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄと、素子領域ＲＢのＮ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄを除去する。このとき、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄのウェットエッチングは、エッチストップ層３Ａの位置で停止させ、Ｎ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄのウェットエッチングは、エッチストップ層４Ａの位置で停止させることができる。
【0068】
次に、図２Ｆに示すように、レジストパターンＦ２を介してウェットエッチングを行うことにより、素子領域ＲＡのエッチストップ層３Ａと、素子領域ＲＢのエッチストップ層４Ａを除去する。このとき、素子領域ＲＡのエッチストップ層３Ａのウェットエッチングは、Ｐ型半導体層２Ｄの位置で停止させ、素子領域ＲＢのエッチストップ層４Ａのウェットエッチングは、Ｐ型半導体層３Ｄの位置で停止させることができる。
【0069】
次に、図２Ｇに示すように、図２ＦのレジストパターンＦ２を除去する。そして、フォトリソグラフィー技術を用いることにより、素子領域ＲＡ～ＲＣに対応した開口部を有するレジストパターンＦ３をＰ型半導体層４Ｄ上に形成する。そして、レジストパターンＦ３を介してウェットエッチングを行うことにより、素子領域ＲＡのＮ型半導体層２Ｂ、活性層２ＣおよびＰ型半導体層２Ｄと、素子領域ＲＢのＮ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄと、素子領域ＲＣのＮ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄを除去する。このとき、Ｎ型半導体層２Ｂ、活性層２ＣおよびＰ型半導体層２Ｄのウェットエッチングは、エッチストップ層２Ａの位置で停止させ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄのウェットエッチングは、エッチストップ層３Ａの位置で停止させ、Ｎ型半導体層４Ｂ、活性層４ＣおよびＰ型半導体層４Ｄのウェットエッチングは、エッチストップ層４Ａの位置で停止させることができる。
【0070】
次に、図２Ｈに示すように、図２ＧのレジストパターンＦ３を介してウェットエッチングを行うことにより、素子領域ＲＡのエッチストップ層２Ａと、素子領域ＲＢのエッチストップ層３Ａと、素子領域ＲＣのエッチストップ層４Ａを除去する。このとき、素子領域ＲＡのエッチストップ層２Ａのウェットエッチングは、Ｐ型半導体層１Ｄの位置で停止させ、素子領域ＲＢのエッチストップ層３Ａのウェットエッチングは、Ｐ型半導体層２Ｄの位置で停止させることができる。同様に、素子領域ＲＣのエッチストップ層４Ａのウェットエッチングは、Ｐ型半導体層３Ｄの位置で停止させることができる。
【0071】
次に、レジストパターンＦ３を除去する。そして、フォトリソグラフィー技術およびエッチング技術を用いることにより、Ｐ型半導体層１Ｄ～４Ｄおよび活性層１Ｃ～４Ｃをパターニングし、発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤと、非発光層として用いられる活性層１ＣＢ、１ＣＣ、２ＣＣ、１ＣＤ、２ＣＤ、３ＣＤを形成するとともに、各Ｎ型半導体層１Ｂ～４Ｂに露出面Ｋ１～Ｋ４を形成する。このとき、活性層１ＣＡは素子領域ＲＡに位置し、活性層１ＣＢ、２ＣＢは素子領域ＲＢに位置する。同様に、活性層１ＣＣ～３ＣＣは素子領域ＲＣに位置し、活性層１ＣＤ～４ＣＤは素子領域ＲＤに位置する。なお、Ｐ型半導体層１Ｄ～４Ｄおよび活性層１Ｃ～４Ｃのパターニング時に、各露出面Ｋ１～Ｋ４のＮ型半導体層１Ｂ～４Ｂが薄膜化されてもよい。
【0072】
次に、図２Ｉに示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、各Ｐ型半導体層１Ｄ～４Ｄをパターニングし、各Ｐ型半導体層１Ｄ～４ＤにリッジＧ１～Ｇ４を形成する。
【0073】
次に、図２Ｊに示すように、プラズマＣＶＤなどの方法により、リッジＧ１～Ｇ４がそれぞれ形成されたＰ型半導体層１Ｄ～４Ｄの表面および露出面Ｋ１～Ｋ４がそれぞれ形成されたＮ型半導体層１Ｂ～４Ｂの表面にシリコン酸化膜などからなる絶縁膜５を形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜５をパターニングし、各リッジＧ１～Ｇ４のトップ面を露出させる開口部と、各Ｐ型半導体層１Ｄ～４Ｄの露出面Ｋ１～Ｋ４を露出させる開口部を絶縁膜５に形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより絶縁膜５をパターニングし、各リッジＧ１～Ｇ４のトップ面を露出させる開口部と、各Ｐ型半導体層１Ｄ～４Ｄの露出面Ｋ１～Ｋ４を露出させる開口部を絶縁膜５に形成する。
【0074】
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、各リッジＧ１～Ｇ４のトップ面に接続された下地電極Ｑ１～Ｑ４と、露出面Ｋ１～Ｋ４に下地電極Ｒ１～Ｒ４を形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、各下地電極Ｑ１～Ｑ４に接続された厚膜電極Ｕ１～Ｕ４と、各下地電極Ｒ１～Ｒ４に接続された厚膜電極Ｗ１～Ｗ４を形成する。
さらに、厚膜電極Ｕ１～Ｕ４、Ｗ１～Ｗ４が形成された半導体基板ＳＢをバー状に劈開する。そして、スパッタなどの方法により、各発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤの端面となる劈開面に端面保護膜を成膜し、端面保護膜が形成されたバーを個片化することにより、半導体レーザＺ１を形成する。
次に、フォトリソグラフィー技術およびドライエッチング技術を用いることにより、各下地電極Ｑ１～Ｑ４に接続された厚膜電極Ｕ１～Ｕ４と、各下地電極Ｒ１～Ｒ４に接続された厚膜電極Ｗ１～Ｗ４を形成する。
さらに、厚膜電極Ｕ１～Ｕ４、Ｗ１～Ｗ４が形成された半導体基板ＳＢをバー状に劈開する。そして、スパッタなどの方法により、各発光層として用いられる活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤの端面となる劈開面に端面保護膜を成膜し、端面保護膜が形成されたバーを個片化することにより、半導体レーザＺ１を形成する。
【0075】
図３Ａから図３Ｄは、第２実施形態に係る半導体基板の傾斜面の形成方法の一例を示す断面図である。なお、図３Ａから図３Ｄでは、図１Ａの半導体レーザＺ１が複数（図３Ａから図３Ｄの例では２個）まとめて形成される半導体ウェハの表面に傾斜面を形成する方法を例にとる。
【0076】
図３Ａにおいて、半導体ウェハＷＦは、レーザ形成領域Ｖ１、Ｖ２に区画される。そして、フォトリソグラフィー技術を用いることにより、素子領域ＲＡをマスクするレジストパターンＦ１１を半導体ウェハＷＦ上に形成する。
次に、レジストパターンＦ１１を残した状態で半導体ウェハＷＦのウェットエッチングを行うことにより、素子領域ＲＡの位置を規定する段差Ｓ１を半導体ウェハＷＦに形成する。
次に、レジストパターンＦ１１を残した状態で半導体ウェハＷＦのウェットエッチングを行うことにより、素子領域ＲＡの位置を規定する段差Ｓ１を半導体ウェハＷＦに形成する。
【0077】
次に、図３Ｂに示すように、レジストパターンＦ１１を除去する。そして、フォトリソグラフィー技術を用いることにより、素子領域ＲＡ、ＲＢをマスクするレジストパターンＦ１２を半導体ウェハＷＦ上に形成する。
次に、レジストパターンＦ１２を残した状態で半導体ウェハＷＦのウェットエッチングを行うことにより、素子領域ＲＢの位置を規定する段差Ｓ２を半導体ウェハＷＦに形成する。
次に、レジストパターンＦ１２を残した状態で半導体ウェハＷＦのウェットエッチングを行うことにより、素子領域ＲＢの位置を規定する段差Ｓ２を半導体ウェハＷＦに形成する。
【0078】
次に、図３Ｃに示すように、レジストパターンＦ１２を除去する。そして、フォトリソグラフィー技術を用いることにより、素子領域ＲＡ～ＲＣをマスクするレジストパターンＦ１３を半導体ウェハＷＦ上に形成する。
次に、レジストパターンＦ１３を残した状態で半導体ウェハＷＦのウェットエッチングを行うことにより、素子領域ＲＣの位置を規定する段差Ｓ３を半導体ウェハＷＦに形成する。
次に、レジストパターンＦ１３を残した状態で半導体ウェハＷＦのウェットエッチングを行うことにより、素子領域ＲＣの位置を規定する段差Ｓ３を半導体ウェハＷＦに形成する。
【0079】
次に、図３Ｄに示すように、レジストパターンＦ１３を除去する。ここで、段差Ｓ１～Ｓ３が形成された半導体ウェハＷＦに対して、図２Ａ～図２Ｊの工程、および図１Ａに示される電極形成を行った後、半導体ウェハＷＦからレーザ形成領域Ｖ１を切り出すことにより、図１Ａの半導体レーザＺ１を形成することができる。
【0080】
（第３実施形態）
図４Ａは、第３実施形態に係る半導体発光素子の概略構成例を示す断面図、図４Ｂは、第３実施形態に係る半導体発光素子の概略構成例を示す平面図である。なお、以下の実施形態では、図１Ａの半導体レーザＺ１と同一部分には同一符号を付し、その説明は省略する。
図４Ａは、第３実施形態に係る半導体発光素子の概略構成例を示す断面図、図４Ｂは、第３実施形態に係る半導体発光素子の概略構成例を示す平面図である。なお、以下の実施形態では、図１Ａの半導体レーザＺ１と同一部分には同一符号を付し、その説明は省略する。
【0081】
図４Ａにおいて、この半導体レーザＺ２は、図１Ａの半導体レーザＺ１の電流流出領域Ｈ１～Ｈ４、下地電極Ｒ１～Ｒ４および厚膜電極Ｗ１～Ｗ４の代わりに、電流流出領域Ｈ１´～Ｈ４´、下地電極Ｒ１２、Ｒ３４および厚膜電極Ｗ１２、Ｗ３４を備える。下地電極Ｒ１２は、素子領域ＲＡと素子領域ＲＢとの共通の電極となっている。また、下地電極Ｒ３４は、素子領域ＲＣと素子領域ＲＤとの共通の電極となっている。半導体レーザＺ２のそれ以外の点については、半導体レーザＺ１と同様に構成することができる。
【0082】
電流流出領域Ｈ１´、Ｈ２´は半導体基板ＳＢに設けられた段差Ｓ１を挟んだ位置に設けられ、電流流出領域Ｈ３´、Ｈ４´は半導体基板ＳＢに設けられた段差Ｓ３を挟んだ位置に設けられている。下地電極Ｒ１２は、各Ｎ型半導体層１Ｂ、２Ｂの露出面Ｋ１、Ｋ２上にまたがるように形成され、開口部を介して電流流出領域Ｈ１´、Ｈ２´に接続され、下地電極Ｒ１２上には厚膜電極Ｗ１２が形成される。下地電極Ｒ３４は、各Ｎ型半導体層３Ｂ、４Ｂの露出面Ｋ３、Ｋ４上にまたがるように形成され、電流流出領域Ｈ３´、Ｈ４´に接続される。下地電極Ｒ３４上には厚膜電極Ｗ３４が形成される。各厚膜電極Ｗ１２、Ｗ３４の膜厚は、レーザチップの実装面からの高さが一致するように設定することができる。
【0083】
ここで、下地電極Ｒ１～Ｒ４および厚膜電極Ｗ１～Ｗ４の代わりに下地電極Ｒ１２、Ｒ３４および厚膜電極Ｗ１２、Ｗ３４を設けている。二つの素子領域に共通する下地電極Ｒ１２、Ｒ３４および厚膜電極Ｗ１２、Ｗ３４を設けることにより、光学特性の異なる発光層の独立駆動を可能としつつ、半導体レーザＺ２からの電極の引き出し数を減らすことができる。
【0084】
（第４実施形態）
図５Ａは、第４実施形態に係る半導体発光素子の概略構成例を示す断面図、図５Ｂは、図５Ａの半導体発光素子の一部を拡大して示す断面図である。
図５Ａにおいて、この半導体レーザＺ３は、図１Ａの半導体レーザＺ１の段差Ｓ１～Ｓ３の代わりに溝Ｚ１～Ｚ３を備える。このとき、各溝Ｚ１～Ｚ３の幅ＷＺは、先に示した図１の半導体レーザＺ１における段差Ｓ１～Ｓ３に相当する部分に形成され、段差Ｓ１～Ｓ３が除去されるように設定することができる。溝Ｚ１～Ｚ３は、素子領域ＲＡ～ＲＤを分離する。半導体レーザＺ３のそれ以外の点については、半導体レーザＺ１と同様に構成することができる。
図５Ａは、第４実施形態に係る半導体発光素子の概略構成例を示す断面図、図５Ｂは、図５Ａの半導体発光素子の一部を拡大して示す断面図である。
図５Ａにおいて、この半導体レーザＺ３は、図１Ａの半導体レーザＺ１の段差Ｓ１～Ｓ３の代わりに溝Ｚ１～Ｚ３を備える。このとき、各溝Ｚ１～Ｚ３の幅ＷＺは、先に示した図１の半導体レーザＺ１における段差Ｓ１～Ｓ３に相当する部分に形成され、段差Ｓ１～Ｓ３が除去されるように設定することができる。溝Ｚ１～Ｚ３は、素子領域ＲＡ～ＲＤを分離する。半導体レーザＺ３のそれ以外の点については、半導体レーザＺ１と同様に構成することができる。
【0085】
溝Ｚ１は素子領域ＲＡ、ＲＢ間に位置し、溝Ｚ２は素子領域ＲＢ、ＲＣ間に位置し、溝Ｚ３は素子領域ＲＣ、ＲＤ間に位置する。各溝Ｚ１～Ｚ３の表面は絶縁膜５で覆われる。なお、素子領域ＲＡ～ＲＤの放熱性を向上させるため、ＣｕまたはＡｌなどの金属を溝Ｚ１～Ｚ３に埋め込むようにしてもよい。
【0086】
ここで、溝Ｚ１～Ｚ３の形成には、ＲＩＥなどのドライエッチングを用いることができる。溝Ｚ１～Ｚ３により、素子領域ＲＡ～ＲＤ間の電気的分離性を向上させることができる。
【0087】
なお、活性層１ＣＡ、２ＣＢ、３ＣＣ、４ＣＤの配置周期ＬＶは、例えば、５０μｍとすることができる。各溝Ｚ１～Ｚ３の幅ＷＺは、例えば、６μｍとすることができる。各溝Ｚ１～Ｚ３の深さＦＺは、例えば、１５μｍとすることができる。各リッジＧ１～Ｇ４の厚さは、例えば、１．５μｍとすることができる。各リッジＧ１～Ｇ４の幅は、例えば、２μｍとすることができる。各リッジＧ１～Ｇ４のトップ面から各露出面Ｋ１～Ｋ４までの距離は、例えば、３μｍとすることができる。絶縁膜５の膜厚および下地電極Ｒ１～Ｒ４の膜厚は、例えば、０．３μｍとすることができる。厚膜電極Ｕ１～Ｕ４の膜厚は、例えば、１μｍとすることができる。厚膜電極Ｗ１～Ｗ４の膜厚は、例えば、４μｍとすることができる。厚膜電極Ｕ１～Ｕ４、Ｗ１～Ｗ４の幅は、例えば、６μｍとすることができる。
【0088】
（第５実施形態）
図６は、第５実施形態に係る半導体発光素子の概略構成例を示す断面図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する３層分の活性層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）層分の活性層が設けられたモノリシック多波長半導体レーザであってもよい。
図６は、第５実施形態に係る半導体発光素子の概略構成例を示す断面図である。なお、以下の説明では、互いに異なる波長のレーザ光を放射する３層分の活性層が設けられたモノリシック多波長半導体レーザを例にとるが、互いに異なる波長のレーザ光を放射するｍ（ｍは２以上の整数）層分の活性層が設けられたモノリシック多波長半導体レーザであってもよい。
【0089】
図６において、この半導体レーザＺ４では、各素子領域ＲＡ～ＲＣは、半導体基板ＳＢの平坦面ＭＢ上に位置する。このとき、図１Ａの段差Ｓ１～Ｓ３を半導体基板ＳＢに形成する必要はなく、図３Ａ～図３Ｄの工程は不要である。
【0090】
半導体基板ＳＢの平坦面ＭＢ上には、Ｎ型半導体層１Ｂ、活性層１Ｃ、Ｐ型半導体層１Ｄ、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄが順次積層されている。ここで、素子領域ＲＡでは、発光層として活性層１Ｃが用いられ、非発光層として活性層２Ｃ、３Ｃが用いられる。素子領域ＲＢでは、発光層として活性層２Ｃが用いられ、非発光層として活性層１Ｃ、３Ｃが用いられる。素子領域ＲＣでは、発光層として活性層３Ｃが用いられ、非発光層として活性層１Ｃ、２Ｃが用いられる。
【0091】
また、素子領域ＲＡでは、絶縁膜５Ｐ１、５Ｎ１をそれぞれ介して電極６Ｐ１、６Ｎ１が形成される。電極６Ｐ１は、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｐ型半導体層１Ｄに接続される。電極６Ｎ１は、活性層１Ｃ、Ｐ型半導体層１Ｄ、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｎ型半導体層１Ｂに接続される。これにより、素子領域ＲＡでは、電極６Ｐ１を介して活性層１Ｃに電流を注入可能となり、活性層１Ｃを発光層として、発光点Ｐ１で発光させることができる。
【0092】
また、素子領域ＲＢでは、絶縁膜５Ｐ２、５Ｎ２をそれぞれ介して電極６Ｐ２、６Ｎ２が形成される。電極６Ｐ２は、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｐ型半導体層２Ｄに接続される。電極６Ｎ２は、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｎ型半導体層２Ｂに接続される。これにより、素子領域ＲＢでは、電極６Ｐ２を介して活性層２Ｃに電流を注入可能となり、活性層２Ｃを発光層として、発光点Ｐ２で発光させることができる。
【0093】
また、素子領域ＲＣでは、絶縁膜５Ｐ３、５Ｎ３をそれぞれ介して電極６Ｐ３、６Ｎ３が形成される。電極６Ｐ３は、Ｐ型半導体層３Ｄに接続される。電極６Ｎ３は、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｎ型半導体層３Ｂに接続される。これにより、素子領域ＲＣでは、電極６Ｐ３を介して活性層３Ｃに電流を注入可能となり、活性層３Ｃを発光層として、発光点Ｐ３で発光させることができる。
【0094】
これにより、光学特性が互いに異なるレーザ光を出射可能な複数の活性層１Ｃ～３Ｃを半導体基板ＳＢ上に連続して積層した後、活性層１Ｃ、２Ｃ、３Ｃを各素子領域で独立した発光層として用いることが可能となる。このように連続して活性層１Ｃ、２Ｃ、３Ｃが形成できるため、結晶面が汚染されたり欠陥が発生したりするのを防止することができる。更には、半導体基板ＳＢ上に活性層１Ｃ、２Ｃ、３Ｃを同一チャンバ内で積層することができ、光学特性が互いに異なるレーザ光を出射可能な半導体レーザＺ４の特性の低下を抑制しつつ、モノリシック集積化を図ることができる。
【0095】
また、半導体レーザＺ４では、各活性層１Ｃ～３Ｃにおいて、電極６Ｐ１、６Ｎ１、６Ｐ２、６Ｎ２、６Ｐ３、６Ｎ３の位置によって利得領域を設定することができ、発光点Ｐ１～Ｐ３の位置を規定することができる。このとき、発光点Ｐ１～Ｐ３の位置を規定するために、素子領域ＲＡ～ＲＣを分離する溝を不要とすることができ、素子領域ＲＡ～ＲＣの間隔を狭くすることができる。
【0096】
なお、半導体レーザＺ４の実装時の発光点Ｐ１～Ｐ３の水平方向の位置を一致させるため、半導体レーザＺ４が実装されるサブマウントの実装面に傾斜を持たせてもよい。
【0097】
（第６実施形態）
図７は、第６実施形態に係る半導体発光素子の概略構成例を示す断面図である。
図６の半導体レーザＺ４では、素子領域ＲＡ～ＲＣが半導体基板ＳＢの平坦面ＭＢ上に設けられるのに対し、図７の半導体レーザＺ５では、段差Ｓ１、Ｓ２が設けられた半導体基板ＳＢ上に素子領域ＲＡ～ＲＣが設けられる。このとき、素子領域ＲＡ、ＲＢ間には、段差Ｓ１に対応した段差Ｓ１´が設けられ、素子領域ＲＢ、ＲＣ間には、段差Ｓ２に対応した段差Ｓ２´が設けられる。半導体レーザＺ５では、発光層として用いられる活性層１Ｃ～３Ｃについて、レーザチップの実装面からの高さ方向の位置を一致させることができ、光学特性が互いに異なる複数のレーザ光の取り扱いを容易化することができる。
図７は、第６実施形態に係る半導体発光素子の概略構成例を示す断面図である。
図６の半導体レーザＺ４では、素子領域ＲＡ～ＲＣが半導体基板ＳＢの平坦面ＭＢ上に設けられるのに対し、図７の半導体レーザＺ５では、段差Ｓ１、Ｓ２が設けられた半導体基板ＳＢ上に素子領域ＲＡ～ＲＣが設けられる。このとき、素子領域ＲＡ、ＲＢ間には、段差Ｓ１に対応した段差Ｓ１´が設けられ、素子領域ＲＢ、ＲＣ間には、段差Ｓ２に対応した段差Ｓ２´が設けられる。半導体レーザＺ５では、発光層として用いられる活性層１Ｃ～３Ｃについて、レーザチップの実装面からの高さ方向の位置を一致させることができ、光学特性が互いに異なる複数のレーザ光の取り扱いを容易化することができる。
【0098】
（第７実施形態）
図８Ａから図８Ｄは、第７実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
図８Ａにおいて、半導体基板ＳＢには段差Ｓ１、Ｓ２が形成されている。そして、エピタキシャル成長にてＮ型半導体層１Ｂ、活性層１Ｃ、Ｐ型半導体層１Ｄ、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを半導体基板ＳＢ上の全面に順次成膜する。これらの層のエピタキシャル成長は、同一チャンバ内で連続的に行うことができる。
図８Ａから図８Ｄは、第７実施形態に係る半導体発光素子の製造方法の一例を示す断面図である。
図８Ａにおいて、半導体基板ＳＢには段差Ｓ１、Ｓ２が形成されている。そして、エピタキシャル成長にてＮ型半導体層１Ｂ、活性層１Ｃ、Ｐ型半導体層１Ｄ、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを半導体基板ＳＢ上の全面に順次成膜する。これらの層のエピタキシャル成長は、同一チャンバ内で連続的に行うことができる。
【0099】
次に、図８Ｂに示すように、プラズマＣＶＤなどの方法により、Ｐ型半導体層３Ｄ上の全面に平坦化膜７を堆積する。この平坦化膜７は、シリコン酸化膜であってもよいし、窒化アルミニウム膜であってもよいし、ノンドープ多結晶半導体膜であってもよい。
【0100】
次に、図８Ｃに示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などの方法により、平坦化膜７を薄膜化し、平坦化膜７を平坦化する。なお、平坦化膜７の薄膜化は、Ｐ型半導体層３Ｄが露出された時点で停止してもよいし、Ｐ型半導体層３Ｄが露出される前に停止してもよい。また、平坦化膜７としては、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜またはＢＰＳＧ（Ｂｏｒｏｎｉｃ Ｐｈｏｓｐｈｏｒｉｃ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を用い、ＰＳＧ膜またはＢＰＳＧ膜のリフローで平坦化してもよい。
【0101】
次に、図８Ｄに示すように、絶縁膜５Ｐ１´、５Ｎ１´をそれぞれ介して電極６Ｐ１´、６Ｎ１´をＰ型半導体層３Ｄ上に形成するとともに、絶縁膜５Ｐ２´、５Ｎ２´、５Ｐ３´、５Ｎ３´をそれぞれ介して電極６Ｐ２´、６Ｎ２´、６Ｐ３´、６Ｎ３´を平坦化膜７上に形成する。
【0102】
このとき、電極６Ｐ１´は、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｐ型半導体層１Ｄに接続される。電極６Ｎ１´は、活性層１Ｃ、Ｐ型半導体層１Ｄ、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３ＣおよびＰ型半導体層３Ｄを貫通し、Ｎ型半導体層１Ｂに接続される。電極６Ｐ２´は、Ｎ型半導体層３Ｂ、活性層３Ｃ、Ｐ型半導体層３Ｄおよび平坦化膜７を貫通し、Ｐ型半導体層２Ｄに接続される。電極６Ｎ２´は、Ｎ型半導体層２Ｂ、活性層２Ｃ、Ｐ型半導体層２Ｄ、Ｎ型半導体層３Ｂ、活性層３Ｃ、Ｐ型半導体層３Ｄおよび平坦化膜７を貫通し、Ｎ型半導体層２Ｂに接続される。電極６Ｐ３´は、平坦化膜７を貫通し、Ｐ型半導体層３Ｄに接続される。電極６Ｎ３´は、活性層３Ｃ、Ｐ型半導体層３Ｄおよび平坦化膜７を貫通し、Ｎ型半導体層３Ｂに接続される。
【0103】
これにより、発光層として用いられる活性層１Ｃ～３Ｃについて、レーザチップの実装面からの高さ方向の位置を一致させることができ、光学特性が互いに異なる複数のレーザ光の取り扱いを容易にすることができる。また、段差Ｓ１、Ｓ２が設けられた半導体基板ＳＢ上に素子領域ＲＡ～ＲＣが設けられている場合においても、電極６Ｐ１´、６Ｎ１、６Ｐ２´、６Ｎ２´、６Ｐ３´、６Ｎ３´の高さを一致させることができ、半導体レーザＺ１のジャンクションダウン実装の安定化を図ることができる。
【0104】
（その他の実施形態）
上述した実施形態では、主に発振波長がビーム位置毎に異なるマルチビーム半導体レーザについて説明したが、ビーム位置毎に異なる光学特性は発振波長に限定されない。発光層の積層構造では、組成、膜厚などがビーム位置毎に異なる発光層を配置することができ、リッジ幅もビーム位置毎に異なるようにできるため、発振波長以外にも、発光層の設計により調整可能な光学特性（例えば、偏光およびビーム広がり角）がビーム位置毎に異なるマルチビーム半導体レーザを実現することができる。
上述した実施形態では、主に発振波長がビーム位置毎に異なるマルチビーム半導体レーザについて説明したが、ビーム位置毎に異なる光学特性は発振波長に限定されない。発光層の積層構造では、組成、膜厚などがビーム位置毎に異なる発光層を配置することができ、リッジ幅もビーム位置毎に異なるようにできるため、発振波長以外にも、発光層の設計により調整可能な光学特性（例えば、偏光およびビーム広がり角）がビーム位置毎に異なるマルチビーム半導体レーザを実現することができる。
【0105】
例えば、ＧａＩｎＰ活性層の場合は、Ｉｎ組成を概ね０．５を境として、ＴＥモードとＴＭモードの光学利得の大きさが入れ替わる。各ビーム位置に対応する活性層毎にＩｎ組成を調整することで、異なる偏光を持ったレーザ光を出射するマルチビーム半導体レーザを実現することができ、干渉性の抑制により画質低下を抑制することができる。
【0106】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【0107】
Ｚ１～Ｚ６ 半導体レーザ
ＲＡ～ＲＤ 素子領域
Ｔ１Ａ～Ｔ１Ｄ、Ｔ２Ｂ～Ｔ２Ｄ、Ｔ３Ｃ、Ｔ３Ｄ、Ｔ４Ｄ 接合層
ＳＢ 半導体基板
１Ａ～４Ａ エッチストップ層
１Ｂ～４Ｂ Ｎ型半導体層
１ＣＡ～１ＣＤ、２ＣＢ～２ＣＤ、３ＣＣ、３ＣＤ、４ＣＤ 活性層
１Ｄ～４Ｄ Ｐ型半導体層
Ｊ１～Ｊ４ 電流注入領域
Ｈ１～Ｈ４ 電流流出領域
ＲＡ～ＲＤ 素子領域
Ｔ１Ａ～Ｔ１Ｄ、Ｔ２Ｂ～Ｔ２Ｄ、Ｔ３Ｃ、Ｔ３Ｄ、Ｔ４Ｄ 接合層
ＳＢ 半導体基板
１Ａ～４Ａ エッチストップ層
１Ｂ～４Ｂ Ｎ型半導体層
１ＣＡ～１ＣＤ、２ＣＢ～２ＣＤ、３ＣＣ、３ＣＤ、４ＣＤ 活性層
１Ｄ～４Ｄ Ｐ型半導体層
Ｊ１～Ｊ４ 電流注入領域
Ｈ１～Ｈ４ 電流流出領域
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】