▶ 株式会社デンソーの特許一覧 ▶ 株式会社デンソー岩手の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023031094
(43)【公開日】2023-03-08
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/283 20060101AFI20230301BHJP
H01L 21/768 20060101ALI20230301BHJP
H01L 29/06 20060101ALI20230301BHJP
H01L 21/331 20060101ALI20230301BHJP
H01L 21/318 20060101ALI20230301BHJP
H01L 21/31 20060101ALI20230301BHJP
H01L 21/76 20060101ALI20230301BHJP
【ＦＩ】
H01L21/283 B
H01L21/90 K
H01L21/283 C
H01L21/90 P
H01L29/06 301S
H01L29/72 P
H01L21/318 B
H01L21/31 C
H01L21/76 L
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2021136587
(22)【出願日】2021-08-24
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】514054982
【氏名又は名称】株式会社デンソー岩手
(74)【代理人】
【識別番号】110001128
【氏名又は名称】弁理士法人ゆうあい特許事務所
(72)【発明者】
【氏名】高見 政利
(72)【発明者】
【氏名】畠山 健太郎
(72)【発明者】
【氏名】堅田 満孝
【テーマコード（参考）】
4M104
5F003
5F032
5F033
5F045
5F058
【Ｆターム（参考）】
4M104AA01
4M104AA09
4M104BB02
4M104BB18
4M104BB30
4M104EE02
4M104EE17
4M104GG06
4M104GG18
4M104HH20
5F003BA11
5F003BA25
5F003BA96
5F003BH93
5F003BM01
5F003BP21
5F032AA01
5F032AA35
5F032AA36
5F032AA44
5F032AA67
5F032AA70
5F032AA77
5F032BA01
5F032CA18
5F032DA02
5F032DA33
5F033HH08
5F033HH33
5F033JJ19
5F033KK01
5F033RR06
5F033SS11
5F033TT02
5F033VV07
5F033WW00
5F033XX19
5F045AA08
5F045AB32
5F045AB33
5F045AC01
5F045AC15
5F045CA01
5F045CB05
5F045DC51
5F045DC62
5F045EH20
5F058BA01
5F058BC02
5F058BC08
5F058BD01
5F058BD04
5F058BD10
5F058BE07
5F058BF07
5F058BF23
5F058BF29
5F058BF30
5F058BF39
5F058BJ03
(57)【要約】
【課題】耐圧の調整を行うことができると共に、製造工程が増加することを抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の一面１０ａ側に絶縁膜４０ａを形成することと、半導体基板１０の一面１０ａ側に、絶縁膜４０ａの下方を含む部分に電流を流す半導体素子を形成することと、半導体基板１０の一面上に層間絶縁膜５０を形成することと、層間絶縁膜５０に半導体素子の一部を露出させるコンタクトホール５０ａ～５０ｃを形成することと、コンタクトホール５０ａ～５０ｃを通じて半導体素子と電気的に接続される電極６１～６３を形成することと、を行う。そして、層間絶縁膜５０を形成することでは、少なくともプラズマＣＶＤ法によって最も半導体基板１０の一面１０ａ側に配置される窒化膜を形成することを行い、窒化膜を形成することでは、屈折率が、半導体素子の耐圧が変化する範囲内の値となるようにする。
【選択図】図１
【解決手段】半導体基板１０の一面１０ａ側に絶縁膜４０ａを形成することと、半導体基板１０の一面１０ａ側に、絶縁膜４０ａの下方を含む部分に電流を流す半導体素子を形成することと、半導体基板１０の一面上に層間絶縁膜５０を形成することと、層間絶縁膜５０に半導体素子の一部を露出させるコンタクトホール５０ａ～５０ｃを形成することと、コンタクトホール５０ａ～５０ｃを通じて半導体素子と電気的に接続される電極６１～６３を形成することと、を行う。そして、層間絶縁膜５０を形成することでは、少なくともプラズマＣＶＤ法によって最も半導体基板１０の一面１０ａ側に配置される窒化膜を形成することを行い、窒化膜を形成することでは、屈折率が、半導体素子の耐圧が変化する範囲内の値となるようにする。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体素子が形成された半導体装置の製造方法であって、
一面（１０ａ）を有する半導体基板（１０）を用意することと、
前記半導体基板の一面側に、絶縁膜（４０ａ）を形成することと、
前記半導体基板の一面側に、前記絶縁膜の下方を含む部分に電流を流す前記半導体素子を形成することと、
前記半導体基板の一面上に層間絶縁膜（５０）を形成することと、
前記層間絶縁膜に前記半導体素子の一部を露出させるコンタクトホール（５０ａ～５０ｃ）を形成することと、
前記コンタクトホールを通じて前記半導体素子と電気的に接続される電極（６１～６３）を形成することと、を行い、
前記層間絶縁膜を形成することでは、少なくとも、プラズマＣＶＤ法によって最も前記半導体基板の一面側に配置される窒化膜を形成することを行い、
前記窒化膜を形成することでは、屈折率が、前記半導体素子の耐圧が変化する範囲内の値となるようにする半導体装置の製造方法。
一面（１０ａ）を有する半導体基板（１０）を用意することと、
前記半導体基板の一面側に、絶縁膜（４０ａ）を形成することと、
前記半導体基板の一面側に、前記絶縁膜の下方を含む部分に電流を流す前記半導体素子を形成することと、
前記半導体基板の一面上に層間絶縁膜（５０）を形成することと、
前記層間絶縁膜に前記半導体素子の一部を露出させるコンタクトホール（５０ａ～５０ｃ）を形成することと、
前記コンタクトホールを通じて前記半導体素子と電気的に接続される電極（６１～６３）を形成することと、を行い、
前記層間絶縁膜を形成することでは、少なくとも、プラズマＣＶＤ法によって最も前記半導体基板の一面側に配置される窒化膜を形成することを行い、
前記窒化膜を形成することでは、屈折率が、前記半導体素子の耐圧が変化する範囲内の値となるようにする半導体装置の製造方法。
【請求項2】
前記窒化膜を形成することでは、前記半導体基板の一面側に位置する所定厚さの初期膜の屈折率が１．８９～１．９４となる前記窒化膜を形成する請求項１に記載の半導体装置の製造方法。
【請求項3】
前記窒化膜を形成することの後、前記窒化膜の屈折率を判定することを行う請求項１または２に記載の半導体装置の製造方法。
【請求項4】
前記半導体基板の一面側から前記絶縁膜より深い位置までトレンチ分離部（２０）を形成することにより、前記半導体基板を複数の素子領域（Ｒ）に分離することを行い、
前記半導体素子を形成することでは、前記素子領域に前記半導体素子を形成することを行う請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
前記半導体素子を形成することでは、前記素子領域に前記半導体素子を形成することを行う請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項5】
前記窒化膜を形成することでは、前記プラズマＣＶＤ法を行う際に印加する高周波電圧の立ち上がり期間（ｔａ）、前記窒化膜を形成する原料ガスとしてのシリコンを含む第１原料ガスの流量、および前記窒化膜を形成する原料ガスとしての窒素を含む第２原料ガスの流量の少なくとも１つを調整して前記窒化膜の屈折率を調整する請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化膜で構成される層間絶縁膜を有する半導体装置の製造方法に関するものである。
【背景技術】
【0002】
従来より、半導体素子が形成された半導体基板上に、窒化膜を含む層間絶縁膜を形成した半導体装置が提案されている（例えば、特許文献１参照）。なお、窒化膜は、シランガスやアンモニアガス等をチャンバ内に導入し、プラズマを発生させることで成膜されるプラズマＣＶＤ（chemical vapor depositionの略）法によって形成される。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平５－９４９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、本発明者らは、上記のような層間絶縁膜を有し、半導体基板に絶縁膜が形成されると共にこの絶縁膜の下方に電流が流れる半導体素子が形成された半導体装置について、要求される耐圧に応じた調整を行うことを検討している。この場合、絶縁膜の半導体基板の面方向に沿った長さ等を変更することにより、半導体装置の耐圧を調整することが可能である。しかしながら、この方法では、要求される耐圧毎に半導体素子を形成するためのマスク等を新たに設計したり、マスクの変更に伴って新たな工程を追加する必要があるため、製造工程が増加し易い。
【0005】
本発明は上記点に鑑み、耐圧の調整を行うことができると共に、製造工程が増加することを抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するための請求項１では、半導体素子が形成された半導体装置の製造方法であって、一面（１０ａ）を有する半導体基板（１０）を用意することと、半導体基板の一面側に、絶縁膜（４０ａ）を形成することと、半導体基板の一面側に、絶縁膜の下方を含む部分に電流を流す半導体素子を形成することと、半導体基板の一面上に層間絶縁膜（５０）を形成することと、層間絶縁膜に半導体素子の一部を露出させるコンタクトホール（５０ａ～５０ｃ）を形成することと、コンタクトホールを通じて半導体素子と電気的に接続される電極（６１～６３）を形成することと、を行い、層間絶縁膜を形成することでは、少なくとも、プラズマＣＶＤ法によって最も半導体基板の一面側に配置される窒化膜を形成することを行い、窒化膜を形成することでは、屈折率が、半導体素子の耐圧が変化する範囲内の値となるようにする。
【0007】
これによれば、窒化膜の屈折率を変化させることにより、要求される耐圧に応じた半導体装置を容易に製造できる。また、窒化膜の屈折率を調整することで耐圧を変化させているため、絶縁膜の長さ等を変化させる必要もない。このため、半導体素子を形成するためのマスクを変更する必要もなく、製造工程が増加することを抑制できる。さらに、耐圧を高くする場合でも絶縁膜の長さを長くする必要がないため、半導体装置が大型化することも抑制できる。
【0008】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【0009】
【図1】第１実施形態における半導体装置の断面図である。
【図2】窒化膜の屈折率と、ｎｐｎトランジスタの耐圧との関係を示す図である。
【図5】高周波電圧の立ち上がり時間と窒化膜の屈折率との関係を示す図である。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【0011】
（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されると好適である。まず、本実施形態の半導体装置の製造方法によって製造される半導体装置の構成について説明する。以下では、半導体素子としてのｎｐｎバイポーラトランジスタが形成された半導体装置を例に挙げて説明する。なお、半導体素子は、これに限定されるものではなく、後述する内縁ＳＴＩ分離部４０ａの下方に電流が流れるものであれば適宜変更可能であり、例えば、ｐｎｐバイポーラトランジスタ、ｎチャネル型のＬＤＭＯＳ（Laterally Double Diffused MOSの略）、ｐチャネル型のＬＤＭＯＳであってもよい。
第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されると好適である。まず、本実施形態の半導体装置の製造方法によって製造される半導体装置の構成について説明する。以下では、半導体素子としてのｎｐｎバイポーラトランジスタが形成された半導体装置を例に挙げて説明する。なお、半導体素子は、これに限定されるものではなく、後述する内縁ＳＴＩ分離部４０ａの下方に電流が流れるものであれば適宜変更可能であり、例えば、ｐｎｐバイポーラトランジスタ、ｎチャネル型のＬＤＭＯＳ（Laterally Double Diffused MOSの略）、ｐチャネル型のＬＤＭＯＳであってもよい。
【0012】
本実施形態の半導体装置は、図１に示されるように、支持基板１１上に埋込絶縁膜１２を介して活性層１３が積層されたＳＯＩ（Silicon On Insulatorの略）基板で構成される半導体基板１０を用いて構成される。なお、支持基板１１は、シリコン等の半導体基板で構成され、埋込絶縁膜１２は、酸化膜等で構成されている。活性層１３は、所定の不純物濃度とされたｎ－型のシリコン基板を用いて構成されている。以下では、半導体基板１０のうちの活性層１３における埋込絶縁膜１２側と反対側の面を半導体基板１０の一面１０ａとして説明する。
【0013】
半導体基板１０は、活性層１３がトレンチ分離部２０によって複数の素子領域Ｒに素子分離されている。なお、図１では１つの素子領域Ｒのみを図示しているが、半導体装置は、実際には複数の素子領域Ｒを有している。
【0014】
トレンチ分離部２０は、半導体基板１０の一面１０ａから埋込絶縁膜１２に達するように形成されたトレンチ２１に、当該トレンチ２１を埋め込むように絶縁膜２２が配置されることで構成されている。なお、絶縁膜２２は、熱酸化やＣＶＤ（Chemical Vapor Depositionの略）法による絶縁材料の埋め込みによってトレンチ２１に配置される。
【0015】
活性層１３の表層部には、ｐ－型のベース領域３１が形成されている。そして、ベース領域３１の表層部には、半導体基板１０の一面１０ａから露出するように、ｎ＋型のエミッタ領域３２およびｐ＋型のコンタクト領域３３が形成されている。但し、エミッタ領域３２およびコンタクト領域３３は、互いに離れた状態で形成されている。また、活性層１３の表層部には、ベース領域３１から離れた位置にｎ＋型のコレクタ領域３４が形成されている。なお、活性層１３は、後述するように電流が流れる領域となる。このため、以下では、活性層１３をドリフト領域３５ともいう。
【0016】
さらに、活性層１３の表層部には、ＳＴＩ（Shallow Trench Isolationの略）分離部４０が形成されている。ＳＴＩ分離部４０は、活性層１３の表層部に所定深さのトレンチ４１を形成してトレンチ４１内を絶縁膜４２で埋め込んだ後、ＣＭＰ（Chemical Mechanical Polishingの略）法等で平坦化することによって形成される。
【0017】
ＳＴＩ分離部４０は、活性層１３の表層部において、ベース領域３１とコレクタ領域３４との間を含む位置に形成されつつ、ベース領域３１、エミッタ領域３２、コンタクト領域３３、コレクタ領域３４が半導体基板１０の一面１０ａから露出するように形成されている。言い換えると、ＳＴＩ分離部４０は、活性層１３の表層部のうちの、ベース領域３１、エミッタ領域３２、コンタクト領域３３、コレクタ領域３４が形成される部分と異なる部分に形成されている。
【0018】
以下、ＳＴＩ分離部４０において、ベース領域３１とコレクタ領域３４との間に配置された部分を内縁ＳＴＩ分離部４０ａともいう。つまり、ＳＴＩ分離部４０において、ベース領域３１とコレクタ領域３４とを区画する部分を内縁ＳＴＩ分離部４０ａともいう。また、ＳＴＩ分離部４０において、素子領域Ｒの外縁部に形成された外縁ＳＴＩ分離部４０ｂともいう。そして、外縁ＳＴＩ分離部４０ｂは、隣合う素子領域Ｒを跨ぐように配置され、トレンチ分離部２０は、外縁ＳＴＩ分離部４０ｂを貫通するように形成されている。なお、本実施形態では、内縁ＳＴＩ分離部４０ａが絶縁膜に相当する。
【0019】
半導体基板１０の一面１０ａ上には、層間絶縁膜５０が形成されている。具体的には、層間絶縁膜５０は、半導体基板１０の一面１０ａ側から順に、第１層間絶縁膜５１と第２層間絶縁膜５２とが積層されて形成されている。第１層間絶縁膜５１は、具体的には後述するが、プラズマＣＶＤ法で形成された窒化膜（ＳｉＮ）で構成されており、屈折率が調整されている。第２層間絶縁膜５２は、酸化膜で形成されている。なお、第１層間絶縁膜５１は、例えば、１００μｍ程度の厚さに形成される。
【0020】
層間絶縁膜５０には、エミッタ領域３２を露出させる第１コンタクトホール５０ａ、コンタクト領域３３を露出させる第２コンタクトホール５０ｂ、コレクタ領域３４を露出させる第３コンタクトホール５０ｃが形成されている。
【0021】
そして、層間絶縁膜５０上には、第１コンタクトホール５０ａを通じてエミッタ領域３２と接続されるエミッタ電極６１、第２コンタクトホール５０ｂを通じてコンタクト領域３３（すなわち、ベース領域３１）と接続されるベース電極６２、第３コンタクトホール５０ｃを通じてコレクタ領域３４と接続されるコレクタ電極６３が形成されている。
【0022】
本実施形態では、エミッタ電極６１、ベース電極６２、コレクタ電極６３は、それぞれ第１～第３コンタクトホール５０ａ～５０ｃに埋め込まれる埋込部６１ａ～６３ａを有している。また、エミッタ電極６１、ベース電極６２、コレクタ電極６３は、それぞれ層間絶縁膜５０上に配置されて埋込部６１ａ～６３ａと電気的に接続される主部６１ｂ～６３ｂとを有している。
【0023】
本実施形態の埋込部６１ａ～６３ａは、タングステンプラグ等で構成されている。なお、特に図示しないが、第１～第３コンタクトホール５０ａ～５０ｃの壁面には、タングステンの埋込性を向上させるための下地層が形成されていてもよい。下地層は、例えば、チタンや窒化チタン等で構成される。主部６１ｂ～６３ｂは、例えば、アルミニウムやアルミニウムを主成分とするアルミニウム合金等で構成されている。
【0024】
以上が本実施形態における半導体装置の構成である。なお、本実施形態では、ｎ－型、ｎ＋型が第１導電型となり、ｐ－型、ｐ型＋が第２導電型となる。
【0025】
このような半導体装置は、ベース－エミッタ間に順バイアスの電圧が印加され、ベース－コレクタ間に逆バイアスの電圧が印加されることにより、ベース領域３１に流れるベース電流に依存したコレクタ電流が内縁ＳＴＩ分離部４０ａの下方を流れる。そして、このような半導体装置では、コレクタ電流が遮断されたオフ状態では、ドリフト領域３５のうちのベース領域３１とコレクタ領域３４との間の領域が耐圧決定領域ＲＶとなる。つまり、このような半導体装置では、内縁ＳＴＩ分離部４０ａの下方に位置する部分が耐圧決定領域ＲＶとなる。
【0026】
ここで、本発明者らは、上記のような半導体装置について鋭意検討を行い、第１層間絶縁膜５１の屈折率を変化させることで半導体装置の耐圧が変化することを見出した。具体的には、第１層間絶縁膜５１を構成する窒化膜は、含有されるシリコンの量によって屈折率が変化し、シリコンが多いほど屈折率が高くなる。また、窒化膜は、シリコンが多い状態では、電子トラップ密度が増加して電子をトラップすることで負に帯電し易くなる。そして、ドリフト領域３５のうちの内縁ＳＴＩ分離部４０ａの下方に位置する耐圧決定領域ＲＶでは、窒化膜が負に帯電することで正電荷ｈが誘導され易く、正に帯電し易くなる。したがって、耐圧決定領域ＲＶは、窒化膜が負に帯電することで周囲のドリフト領域３５よりも電子濃度が低い低電子濃度領域となる。
【0027】
この場合、半導体装置は、第１層間絶縁膜５１を構成する窒化膜中のシリコンが多いほど窒化膜で多量の電子がトラップされるため、耐圧決定領域ＲＶに正電荷ｈが誘導され易くる。したがって、半導体装置は、第１層間絶縁膜５１の屈折率が高いほど耐圧が高くなる。
【0028】
また、本発明者らの検討によれば、耐圧決定領域ＲＶの正電荷ｈに影響するのは、第１層間絶縁膜５１を構成する窒化膜のうちの半導体基板１０側に位置する２０μｍ程度の厚さの部分であることが確認された。そして、本実施形態の半導体装置では、この部分を第１層間絶縁膜５１の初期膜とすると、図２に示されるように、初期膜の屈折率を１．８９～１．９４の間で変化させることにより、耐圧を変化させることができることが確認される。
【0029】
なお、図２は、窒化膜における初期膜の屈折率とトランジスタの耐圧との関係を示している。また、本実施形態では、第１層間絶縁膜５１が１００ｎｍ程度の厚さで構成されるため、初期膜は、第１層間絶縁膜５１のうちの半導体基板１０側に位置する２割程度の厚さの部分ともいえる。そして、上記のように耐圧決定領域ＲＶの正電荷ｈに影響するのは、初期膜の厚さであり、第１層間絶縁膜５１の全体の厚さには依存しない。
【0030】
【0031】
まず、図３Ａに示されるように、ＳＯＩ基板で構成される半導体基板１０を用意する。そして、図３Ｂに示されるように、ＳＴＩ分離部４０を形成する。具体的には、活性層１３にトレンチ４１を形成し、ＣＶＤ法等でトレンチ４１内に絶縁膜４２を埋め込んだ後にＣＭＰ法等で平坦化することによってＳＴＩ分離部４０を形成する。なお、ＳＴＩ分離部４０は、ベース領域３１、エミッタ領域３２、コンタクト領域３３、コレクタ領域３４が形成される領域と異なる領域に形成される。
【0032】
次に、図３Ｃに示されるように、外縁ＳＴＩ分離部４０ｂを貫通するように、トレンチ分離部２０を形成する。具体的には、外縁ＳＴＩ分離部４０ｂを貫通して埋込絶縁膜１２に達するトレンチ２１を形成し、ＣＶＤ法等でトレンチ２１内に絶縁膜４２を埋め込んだ後にＣＭＰ法等で平坦化することによってトレンチ分離部２０を形成する。
【0033】
続いて、図３Ｄに示されるように、図示しないマスク等を用いてイオン注入等を行い、ベース領域３１、エミッタ領域３２、コンタクト領域３３、コレクタ領域３４を構成する。以下では、上記と同様に、活性層１３をドリフト領域３５ともいう。これにより、ドリフト領域３５のうちの内縁ＳＴＩ分離部４０ａの下方に位置する領域を耐圧決定領域ＲＶとする半導体素子（すなわち、ｎｐｎバイポーラトランジスタ）が構成される。
【0034】
次に、図３Ｅに示されるように、プラズマＣＶＤ法により、窒化膜で構成される第１層間絶縁膜５１を形成する。本実施形態では、最初に成膜される２０μｍ程度の厚さの部分を初期膜とし、初期膜の屈折率が１．８９～１．９４の範囲内となるようにする。
【0035】
本実施形態では、図４に示されるようにして第１層間絶縁膜５１を構成する窒化膜を形成する。具体的には、特に図示しないが、高周波電源と接続されて高周波電圧が印加される電極を内部に有するチャンバーを用意する。そして、時点Ｔ１にて、図３Ｄの工程まで行ったものをチャンバー内に配置する。次に、時点Ｔ２にて、チャンバー内に、シラン（ＳｉＨ４）ガスおよび窒素（Ｎ２）ガスを導入する。その後、時点Ｔ３にて、チャンバー内に配置された電極が所定の高周波電圧となるように高周波電源を駆動して第１層間絶縁膜５１を形成する。つまり、時点Ｔ３から第１層間絶縁膜５１を成膜する。そして、第１層間絶縁膜５１を所定厚さまで成膜した時点Ｔ５にて、高周波電圧を低下させると共に、シランガスおよび窒素ガスの導入を停止する。なお、本実施形態では、シランガスがシリコンを含む第１原料ガスに相当し、窒素ガスが窒素を含む第２原料ガスに相当する。
【0036】
ここで、シランガスは、高周波電圧が低い状態でも、窒素ガスより分解し易い材料である。このため、高周波電源を駆動し始める（すなわち、高周波電圧が立ち上がり始める）時点Ｔ３と、高周波電圧が所定電圧となる時点Ｔ４との間の高周波電圧の立ち上がり期間ｔａでは、時点Ｔ４から時点Ｔ５までの期間と比較すると、シランガスの分解が窒素ガスの分解よりも起こり易くなる。
【0037】
このため、高周波電圧の立ち上がり期間ｔａの長さを調整することにより、窒化膜に含まれるシリコンの含有率を変化させることができ、窒化膜の屈折率を調整できる。具体的には、図５に示されるように、立ち上がり期間ｔａを長くするほどシランガスの分解が多くなり易いため、窒化膜の屈折率は高くなる。そして、図５に示されるように、高周波電圧の立ち上がり期間ｔａは、０．３～０．７ｓｅｃ程度の際に、窒化膜の屈折率が１．８９～１．９４となる。なお、図５における窒化膜の屈折率は、窒化膜の初期膜における屈折率を示している。
【0038】
続いて、特に図示しないが、第１層間絶縁膜５１の良否判定を行う。本実施形態では、予め実験等により、初期膜の屈折率を１．８９～１．９４として全体の窒化膜を形成した場合の屈折率を調査して閾値範囲を設定しておく。そして、第１層間絶縁膜５１を形成した後に第１層間絶縁膜５１の全体の屈折率を検査する。その後、屈折率が閾値範囲内にあるか否かを判定し、屈折率が閾値範囲内にあれば以降の工程を行う。
【0039】
そして、図３Ｆに示されるように、ＣＶＤ法等により、第１層間絶縁膜５１上に、酸化膜等で構成される第２層間絶縁膜５２を積層して層間絶縁膜５０を構成する。
【0040】
次に、図３Ｇに示されるように、図示しないマスクを用いて第１～第３コンタクトホール５０ａ～５０ｃを形成する。そして、ＣＶＤ法等により、第１～第３コンタクトホール５０ａ～５０ｃを埋め込む埋込部６１ａ～６３ａを配置する。その後、ＣＶＤ法等により、層間絶縁膜５０上に金属膜を配置し、当該金属膜をパターニングして、エミッタ電極６１、ベース電極６２、コレクタ電極６３を形成することにより、上記図１に示す半導体装置が製造される。
【0041】
以上説明した本実施形態によれば、第１層間絶縁膜５１を構成する窒化膜の屈折率が、耐圧の変化する範囲内の値とされている。このため、要求される耐圧に応じた半導体装置を容易に製造できる。また、第１層間絶縁膜５１を構成する窒化膜の屈折率を調整することで耐圧を変化させているため、内縁ＳＴＩ分離部４０ａの長さ等を変化させる必要もない。このため、半導体素子を形成するためのマスクを変更する必要もなく、製造工程が増加することを抑制できる。さらに、耐圧を高くするために内縁ＳＴＩ分離部４０ａの長さを長くする必要もないため、半導体装置が大型化することも抑制できる。
【0042】
（１）本実施形態では、第１層間絶縁膜５１を構成する窒化膜の初期膜の屈折率は、１．８９～１．９４とされている。このため、第１層間絶縁膜５１を構成する窒化膜の初期膜の屈折率を変更することにより、半導体装置の耐圧を容易に変更できる。
【0043】
（２）本実施形態では、第１層間絶縁膜５１を形成した後、第１層間絶縁膜５１の屈折率に基づいた良否判定を行っている。このため、要求される耐圧を満たしていない半導体装置が製造されることを抑制できる。
【0044】
（３）本実施形態では、素子領域Ｒをトレンチ分離部２０によって分離している。このため、隣合う素子領域Ｒの影響を受けることを抑制でき、特性が変化することを抑制できる。
【0045】
（４）本実施形態では、高周波電圧の立ち上がり期間ｔａを調整することにより、第１層間絶縁膜５１を構成する窒化膜における初期膜の屈折率を調整している。このため、新たな別工程を行う必要もなく、製造工程が増加することを抑制できる。
【0046】
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【0047】
例えば、上記第１実施形態では、第１層間絶縁膜５１を形成する際、高周波電圧の立ち上がり期間ｔａを調整することによって初期膜の屈折率を調整する例について説明した。しかしながら、初期膜の屈折率は、次のように変更してもよい。例えば、シランガスや窒素ガスの流量の少なくとも一方を変更することで初期膜の屈折率を変更するようにしてもよい。また、初期膜の屈折率は、高周波電圧の立ち上がり期間ｔａを調整しつつ、シランガスおよび窒素ガスの流量の少なくとも一方を調整するようにしてもよい。
【0048】
また、上記第１実施形態では、トレンチ分離部２０を半導体素子を形成する前に形成しているが、半導体素子を形成した後にトレンチ分離部２０を形成するようにしてもよい。さらに、各素子領域Ｒは、トレンチ分離部２０ではなく、拡散層等によって分離されていてもよい。なお、拡散層によって各素子領域Ｒを素子分離する場合、拡散層は、耐圧決定領域ＲＶよりも深くまで形成されることが好ましい。
【0049】
そして、上記第１実施形態において、トレンチ分離部２０は、埋込絶縁膜１２に達するように形成されていなくてもよく、内縁ＳＴＩ分離部４０ａよりも一面１０ａから深い位置まで形成されていればよい。
【0050】
また、上記第１実施形態において、ベース領域３１とコレクタ領域３４との間に配置されるのは、内縁ＳＴＩ分離部４０ａではなく、ＬＯＣＯＳ（local oxidation of siliconの略）膜であってもよい。この場合は、ＬＯＣＯＳ膜が絶縁膜に相当する。
【0051】
さらに、上記第１実施形態において、トレンチ分離部２０は、埋込絶縁膜１２に達するように形成されていなくてもよく、内縁ＳＴＩ分離部４０ａよりも一面１０ａから深い位置まで形成されていればよい。
【0052】
そして、上記第１実施形態において、半導体基板１０は、ＳＯＩ基板で構成されていなくてもよい。例えば、半導体基板１０は、支持基板１１と活性層１３との間に、活性層１３よりも高不純物濃度とされると共に、支持基板１１と逆導電型とされた高濃度層が配置されたもので構成されていてもよい。
【符号の説明】
【0053】
１０ 半導体基板
１０ａ 一面
４０ａ 内縁ＳＴＩ分離部（絶縁膜）
５０ 層間絶縁膜
５０ａ～５０ｃ コンタクトホール
６１～６３ 電極
１０ａ 一面
４０ａ 内縁ＳＴＩ分離部（絶縁膜）
５０ 層間絶縁膜
５０ａ～５０ｃ コンタクトホール
６１～６３ 電極
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図4】
【図5】