特開2023-3407IP Force 特許公報全文掲載

ホーム > 特許ランキング > アエルマ，インコーポレイテッド > 特開2023-3407

要約特許出願時に添付された[要約書]

【課題】 シリコン（Si）基盤上に化合物半導体（CS）光電子デバイスを実現する技術が開示される。
【解決手段】 集積プラットフォームは、CS材料のヘテロエピタキシ、及び平坦なSi基盤上の直接ヘテロエピタキシによるSi上のデバイス構造に基づき、又は、誘電パターンSi基盤上の選択領域ヘテロエピタキシによる。CSデバイス構造の堆積に続き、デバイス製造ステップは、Si相補型金属酸化物半導体（CMOS）製造技術を用いて実行され、大量生産を可能にする。集積プラットフォームは、画像センサのための光検出器アレイ及び垂直共振器面発光レーザアレイを含む光電子モジュールデバイスの製造を可能にする。そのようなモジュールデバイスは、自動車及びロボット車両並びにスマートフォンやタブレットのようなモバイルデバイスのための光検出及び測距（LIDAR）システム、及び工業上映像、人工知能（AI）、拡張現実（AR）及び仮想現実（VR）のような他の知覚アプリケーションのためを含む種々の用途で使用できる。
【選択図】 図１Ａ

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

本発明をより完全に理解するために、添付の図面を参照する。これらの図面は、本発明の範囲の限定と考えられるべきではなく、現在記載されている実施形態及び現在理解される本発明のベストモードは、以下の添付の図面を使用して更に詳細に説明される。
【図1A】 本発明の例による光検出器モジュールデバイスの上面図の簡易図である。
【図1B】 図１Aに示す光検出器モジュールデバイスの例示的な画像センサアレイチップの斜視図の簡易図である。
【図1C】 図１Aに示す光検出器モジュールデバイスの例示的なレーザチップの斜視図の簡易図である。
【図1D】 図１Aに示す光検出器モジュールデバイスの例示的なレーザチップの斜視図の簡易図である。
【図1E】 本発明の例による光検出器モジュールデバイスの前面斜視図の簡易図である。
【図1F】 本発明の例による光検出器モジュールデバイスの背面図の簡易図である。
【図1G】 本発明の例によるLIDARシステムの簡易ブロック図である。
【図2A】 本発明の例によるリードアウト回路に結合される光検出器アレイ回路を含む回路デバイスの簡易図である。
【図2B】 図２Aに示すリードアウト回路に結合される光検出器アレイ回路の簡易回路図である。
【図3】 本発明の例による光検出器回路デバイスの簡易図である。
【図4】 本発明の例によるヘテロエピタキシにより実現されるSi基盤上のCS緩衝材を含むデバイスの簡易図である。
【図5】 本発明の例によるヘテロエピタキシにより実現されるSi基盤上の光検出器のためのCS緩衝材及びCSデバイス材料を含むデバイスの簡易図である。
【図6】 本発明の例によるヘテロエピタキシにより実現されるSi基盤上のCS緩衝材、CSデバイス材料、及び拡散により形成されるp型ドープ領域を含むデバイスの簡易図である。
【図7】 本発明の例によるヘテロエピタキシにより実現されるSi基盤上のCS緩衝材、CSデバイス材料、拡散により形成されるp型ドープ領域、アイソレーショントレンチ、平面膜、金属接触部、ビア、ビア内の金属、及びトレンチ内に形成される上部金属、を含むデバイスの簡易図である。
【図8】 本発明の例によるパターン化された誘電体を利用する選択的エリアヘテロエピタキシにより実現されるSi基盤上に配置されるCS緩衝材及びCSデバイス材料の簡易図である。
【図9】 本発明の例による選択的エリアヘテロエピタキシにより実現されるSi基盤上のCS緩衝材、CSデバイス材料、拡散により形成されるp型ドープ領域、形成されたアイソレーショントレンチ、形成された平面膜、形成された金属接触部、形成されたビア、形成されたビア内の金属、及びトレンチ内に形成される上部金属、を含むデバイスの簡易図である。
【図10A】 本発明の例による選択的エリアヘテロエピタキシのためのパターン化されたダイを有するウェハの上面図である。
【図10B】 本発明の例による選択的エリアヘテロエピタキシのための円によりパターン化された例示的なダイの上面図である。
【図10C】 本発明の例による選択的エリアヘテロエピタキシのための長方形ストライプによりパターン化された例示的なダイの上面図である。
【図11】 本発明の例による、Si基盤上の直接ヘテロエピタキシ又は選択的エリアヘテロエピタキシを利用する光検出器及び光検出器アレイ回路を製造する方法、及びその後のリードアウト回路ウェハとのウェハ－ウェハボンディング統合、その後の背面処理を示す簡易フロー図である。
【図12】 本発明で使用されるInGaAs材料、及び従来のCMOS検知デバイスで使用されるSi材料の、近似吸収スペクトルのグラフを示す簡易図である。
【図13A】 本発明の例による光検出器デバイスを形成する方法を示す簡易図である。
【図13B】 本発明の例による光検出器デバイスを形成する方法を示す簡易図である。
【図13C】 本発明の例による光検出器デバイスを形成する方法を示す簡易図である。
【図13D】 本発明の例による光検出器デバイスを形成する方法を示す簡易図である。
【図13E】 本発明の例による光検出器デバイスを形成する方法を示す簡易図である。

選択図 図1A出願人が指定した本件の代表的な図

１０１ デバイス １１０ 回路基板 １２０ リードアウト及びロジック １３０ 画像センサ １４０ レーザ １５０ レーザドライバ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.