(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023003408
(43)【公開日】2023-01-11
(54)【発明の名称】車両装置用ライダーセンサ
(51)【国際特許分類】
H01L 31/10 20060101AFI20221228BHJP
H01L 31/107 20060101ALI20221228BHJP
H01S 5/022 20210101ALI20221228BHJP
H01S 5/42 20060101ALI20221228BHJP
H01L 27/146 20060101ALI20221228BHJP
G01S 7/481 20060101ALI20221228BHJP
【ＦＩ】
H01L31/10 A
H01L31/10 B
H01S5/022
H01S5/42
H01L27/146 F
G01S7/481 A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2022100186
(22)【出願日】2022-06-22
(31)【優先権主張番号】17/356261
(32)【優先日】2021-06-23
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】17/842554
(32)【優先日】2022-06-16
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】522250242
【氏名又は名称】アエルマ，インコーポレイテッド
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】クラムキン，ジョナサン
【テーマコード（参考）】
4M118
5F173
5F849
5J084
【Ｆターム（参考）】
4M118AB01
4M118AB03
4M118BA04
4M118BA14
4M118CA02
4M118CA05
4M118CB01
4M118CB02
4M118CB03
4M118EA14
4M118GA02
4M118GC07
4M118GD04
4M118GD07
5F173MD65
5F173MF28
5F849AA04
5F849AA07
5F849AB07
5F849AB17
5F849BA01
5F849BA18
5F849BA30
5F849BB03
5F849BB07
5F849DA33
5F849EA04
5F849FA05
5F849GA04
5F849XB18
5F849XB24
5F849XB37
5F849XB38
5J084AA05
5J084AA14
5J084AC02
5J084AC03
5J084AC04
5J084AC06
5J084AC07
5J084BA04
5J084BA07
5J084BA34
5J084BA40
5J084BB28
5J084CA03
5J084CA65
5J084CA67
(57)【要約】
【課題】車両用途用のＳｉ基板上に化合物半導体（ＣＳ）光電子デバイスを実現する技術を提供する。
【解決手段】集積プラットフォームは、平面Ｓｉ基板上の直接ヘテロエピタキシーによるＳｉ上のＣＳ材料及びデバイス構造のヘテロエピタキシー、又は誘電体パターン化Ｓｉ基板上の選択領域ヘテロエピタキシーに基づく。ＣＳデバイス構造の堆積後、デバイス製造ステップは、大容量製造を可能にするために、Ｓｉ相補型金属酸化物半導体製造技術を用いて実施することができる。集積プラットフォームは、イメージセンサ用の光検出器アレイ及び垂直キャビティ表面発光レーザアレイを含む光電子デバイスの製造を可能にする。このようなデバイスは、自動車、ボート、飛行機、及びドローンなどの車両装置のための光検出及び測距システムを含む種々の用途、ならびに産業用ビジョン、ＡＩ、拡張現実及び仮想現実などの他の知覚用途に使用することができる。
【選択図】図１Ａ
【解決手段】集積プラットフォームは、平面Ｓｉ基板上の直接ヘテロエピタキシーによるＳｉ上のＣＳ材料及びデバイス構造のヘテロエピタキシー、又は誘電体パターン化Ｓｉ基板上の選択領域ヘテロエピタキシーに基づく。ＣＳデバイス構造の堆積後、デバイス製造ステップは、大容量製造を可能にするために、Ｓｉ相補型金属酸化物半導体製造技術を用いて実施することができる。集積プラットフォームは、イメージセンサ用の光検出器アレイ及び垂直キャビティ表面発光レーザアレイを含む光電子デバイスの製造を可能にする。このようなデバイスは、自動車、ボート、飛行機、及びドローンなどの車両装置のための光検出及び測距システムを含む種々の用途、ならびに産業用ビジョン、ＡＩ、拡張現実及び仮想現実などの他の知覚用途に使用することができる。
【選択図】図１Ａ
【特許請求の範囲】
【請求項1】
車両装置であって、デバイスが：
駆動機構を備える車両であって、前記駆動機構は、前記車両を第１の場所から第２の場所へ移動させるように構成される、車両；及び
モジュールデバイスであって、
外部領域と内部領域とを有するハウジングであって、前記外部領域は表示部と感知部と検出部とを有する、ハウジング；
８５０～１６００ｎｍの波長範囲の電磁放射を放出するように構成され、前記ハウジングの前記感知部上に空間的に配置され、前記ハウジングの前記感知部に構成された開口を含む、レーザデバイス；及び
光検出器デバイスのための回路であって、前記回路は：
第１の端子；
第２の端子；
表面領域を含むシリコン（Ｓｉ）基板であって、前記シリコン基板は、サイズが４インチから１２インチの範囲の直径を有する大きいシリコン基板の一部である、シリコン（Ｓｉ）基板；
幅５０～５００ｎｍの特徴サイズを有する複数のｖ溝であって、前記ｖ溝の各々は、前記Ｓｉ基板の１１１結晶面を露出させる、複数のｖ溝；
前記Ｓｉ基板の表面領域をコーティングするためのガリウム砒素材料を含む核形成層であって、前記核形成層は、１０ｎｍから２００ｎｍの範囲の厚さを有する、核形成層；
前記複数のｖ溝の各々の上に形成され、前記ｖ溝の各々の長さに沿って延在する複数のナノワイヤと、前記複数のナノワイヤの各々から延在する第１の遷移領域と、ガリウムヒ素化合物半導体（ＣＳ）材料が第１のバンドギャップ特性、第１の熱特性、第１の極性、及び第１の結晶特性によって特徴付けられ、かつ前記シリコン基板が第２のバンドギャップ特性、第２の熱特性、第２の極性、及び第２の結晶特性によって特徴付けられるように、直接ヘテロエピタキシーを用いて構成される前記ＣＳ材料の１００結晶面成長によって特徴付けられる第２の遷移領域とを含むバッファ材料；
光検出器のアレイであって、前記アレイは、Ｎ及びＭピクセル要素によって特徴付けられ、Ｎは７より大きい整数であり、Ｍは０より大きい整数であり、前記ピクセル要素の各々は、０．３マイクロメートルから１００マイクロメートルの範囲の特性長を有し、前記光検出器の各々は：
前記バッファ材料の上に１Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有するシリコン不純物を含むＩｎＰ材料を含むｎ型材料；
前記ｎ型材料を覆う吸収材料であって、前記吸収材料がＩｎＧａＡｓ含有材料を含み、前記吸収材料が主として不純物を含まない、吸収材料；
前記吸収材料を覆うｐ型材料であって、前記ｐ型材料は１Ｅ１７ｃｍ－３から５Ｅ１８ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物を含む、ｐ型材料；
前記ｎ型材料に結合され且つ前記第１の端子に結合された第１の電極；
前記ｐ型材料に結合され且つ前記第２の端子に結合されて２端子デバイスを画定する第２の電極；
前記第１の端子と前記第２の端子との間に電流を生成する移動電荷キャリアの発生を生じさせるように、複数の光子が前記ＣＳ材料と相互作用し、前記吸収材料の一部に吸収されることを可能にする開口領域によって特徴付けられる照明領域；
により前記第１の端子と前記第２の端子との間の前記回路を特徴付ける０．１アンペア／ワットより大きい応答性（アンペア／ワット）であって、ηは内部量子効率であり、ｑは電子電荷であり、ｈはプランク定数であり、νは光子周波数である、応答性；及び
により前記第１の端子と前記第２の端子との間で測定される前記回路を特徴付ける１０％を超えるフォトダイオード量子効率であって、ＲλはＡ／Ｗにおける応答性であり、λはｎｍにおける波長である、フォトダイオード量子効率；を有する、光検出器のアレイ；
を有する、回路；を有する、
モジュールデバイスを有する、
装置。
駆動機構を備える車両であって、前記駆動機構は、前記車両を第１の場所から第２の場所へ移動させるように構成される、車両；及び
モジュールデバイスであって、
外部領域と内部領域とを有するハウジングであって、前記外部領域は表示部と感知部と検出部とを有する、ハウジング；
８５０～１６００ｎｍの波長範囲の電磁放射を放出するように構成され、前記ハウジングの前記感知部上に空間的に配置され、前記ハウジングの前記感知部に構成された開口を含む、レーザデバイス；及び
光検出器デバイスのための回路であって、前記回路は：
第１の端子；
第２の端子；
表面領域を含むシリコン（Ｓｉ）基板であって、前記シリコン基板は、サイズが４インチから１２インチの範囲の直径を有する大きいシリコン基板の一部である、シリコン（Ｓｉ）基板；
幅５０～５００ｎｍの特徴サイズを有する複数のｖ溝であって、前記ｖ溝の各々は、前記Ｓｉ基板の１１１結晶面を露出させる、複数のｖ溝；
前記Ｓｉ基板の表面領域をコーティングするためのガリウム砒素材料を含む核形成層であって、前記核形成層は、１０ｎｍから２００ｎｍの範囲の厚さを有する、核形成層；
前記複数のｖ溝の各々の上に形成され、前記ｖ溝の各々の長さに沿って延在する複数のナノワイヤと、前記複数のナノワイヤの各々から延在する第１の遷移領域と、ガリウムヒ素化合物半導体（ＣＳ）材料が第１のバンドギャップ特性、第１の熱特性、第１の極性、及び第１の結晶特性によって特徴付けられ、かつ前記シリコン基板が第２のバンドギャップ特性、第２の熱特性、第２の極性、及び第２の結晶特性によって特徴付けられるように、直接ヘテロエピタキシーを用いて構成される前記ＣＳ材料の１００結晶面成長によって特徴付けられる第２の遷移領域とを含むバッファ材料；
光検出器のアレイであって、前記アレイは、Ｎ及びＭピクセル要素によって特徴付けられ、Ｎは７より大きい整数であり、Ｍは０より大きい整数であり、前記ピクセル要素の各々は、０．３マイクロメートルから１００マイクロメートルの範囲の特性長を有し、前記光検出器の各々は：
前記バッファ材料の上に１Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有するシリコン不純物を含むＩｎＰ材料を含むｎ型材料；
前記ｎ型材料を覆う吸収材料であって、前記吸収材料がＩｎＧａＡｓ含有材料を含み、前記吸収材料が主として不純物を含まない、吸収材料；
前記吸収材料を覆うｐ型材料であって、前記ｐ型材料は１Ｅ１７ｃｍ－３から５Ｅ１８ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物を含む、ｐ型材料；
前記ｎ型材料に結合され且つ前記第１の端子に結合された第１の電極；
前記ｐ型材料に結合され且つ前記第２の端子に結合されて２端子デバイスを画定する第２の電極；
前記第１の端子と前記第２の端子との間に電流を生成する移動電荷キャリアの発生を生じさせるように、複数の光子が前記ＣＳ材料と相互作用し、前記吸収材料の一部に吸収されることを可能にする開口領域によって特徴付けられる照明領域；
【数1】
【数2】
を有する、回路；を有する、
モジュールデバイスを有する、
装置。
【請求項2】
前記バッファ材料は、ガリウムヒ化物含有材料と、インジウムリン化物含有遷移領域と、前記ガリウムヒ化物含有材料及び前記インジウムリン化物含有遷移領域を覆うインジウムガリウムヒ化物及びリン化インジウムを含むトラップ層を含む界面領域とをさらに含む、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項3】
前記モジュールデバイスは、前記車両の外部領域に構成され、前記外部領域は前記車両の屋根部分である、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項4】
前記車両は、ボート、ドローン、航空機、トラック、自動車、自動運転車、又はハイブリッド車両から選択される、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項5】
前記モジュールデバイスは、前記ハウジングの内部領域内に結合される分類器モジュールを有し、前記分類器モジュールは、速度感知、画像感知、顔認識、距離感知、音響感知、熱感知、カラー感知、生物学的センサ、重力感知、又は機械的運動感知を含む１つ又は複数のクラスの分類を含む、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項6】
前記Ｓｉ基板は、前記光子がそこを通過することを可能にするように構成される、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項7】
前記照明領域は、前記シリコン基板の任意の部分を含まない、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項8】
前記レーザデバイスは、ＶＣＳＥＬアレイデバイス又はミラーデバイスに結合されたレーザデバイスを含む、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項9】
前記回路は、前記照明領域を覆うカラーフィルタと、前記カラーフィルタを覆うレンズとを有する、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項10】
前記ＣＳ材料は、ＩｎＰ、ＩｎＧａＡｓ、ＧａＡｓ、ＧａＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓ、ＩｎＧａＰ、又はそれらの組み合わせを含む、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項11】
各前記光検出器は、ＩｎＧａＡｓ又はＩｎＧａＡｓＰを含む別個の吸収材料と、ＩｎＰを含む増倍材料とで構成され、それによって、前記増倍材料は、アバランシェ利得によって追加の電荷キャリアを生成する、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項12】
前記吸収材料は、ＩｎＡｓ量子ドット又は量子ダッシュ含有材料を含む、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項13】
前記光検出器の各々は：
１Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有するシリコン不純物を含むＧａＡｓ材料を含むｎ型材料；
前記ｎ型材料を覆う吸収材料であって、前記吸収材料はＩｎＡｓ量子ドット材料を含む、吸収材料；
前記吸収材料を覆うｐ型材料であって、前記ｐ型材料は、１Ｅ１７ｃｍ－３から１Ｅ２０ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物又は炭素不純物を含む、
請求項１に記載の装置。
１Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有するシリコン不純物を含むＧａＡｓ材料を含むｎ型材料；
前記ｎ型材料を覆う吸収材料であって、前記吸収材料はＩｎＡｓ量子ドット材料を含む、吸収材料；
前記吸収材料を覆うｐ型材料であって、前記ｐ型材料は、１Ｅ１７ｃｍ－３から１Ｅ２０ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物又は炭素不純物を含む、
請求項１に記載の装置。
【請求項14】
前記回路は、背面照明（ＢＳＩ）デバイスとして特徴付けられる、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項15】
前記回路は、前面照明（ＦＳＩ）デバイスとして特徴付けられる、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項16】
前記モジュールデバイスは：
読み出し集積回路であって：
前記第１の端子に結合された第１の入力端子と；
前記第２の端子に結合された第２の入力端子と、
ピクセル出力と；を有する、
読み出し集積回路を有する、
請求項１に記載の装置。
読み出し集積回路であって：
前記第１の端子に結合された第１の入力端子と；
前記第２の端子に結合された第２の入力端子と、
ピクセル出力と；を有する、
読み出し集積回路を有する、
請求項１に記載の装置。
【請求項17】
前記モジュールデバイスは、前記第１の入力端子及び前記第２の入力端子に結合されたアナログフロントエンド回路を有する、
請求項１６に記載の装置。
請求項１６に記載の装置。
【請求項18】
前記モジュールデバイスはアナログ－デジタル変換を含む、
請求項１７に記載の装置。
請求項１７に記載の装置。
【請求項19】
車両装置であって、前記装置は：
駆動機構を備える車両であって、前記駆動機構は、車両を第１の場所から第２の場所へ移動させるように構成される、車両；及び
前記車両の外部領域に構成されたモジュールデバイスであって、前記モジュールデバイスは：
外部領域と内側領域とを有し、外部領域は表示部と感知部と検出部とを有する、ハウジング；
前記ハウジングの感知部に空間的に配置され、前記ハウジングの前記感知部上に構成された開口を含むレーザデバイス；及び
サイズが４インチから１２インチの範囲の直径を有するシリコン基板上に形成された第１の端子、第２の端子、及び複数の光検出器を有する光検出器アレイ回路；を有し、
前記光検出器アレイ回路は、幅５０～５００ｎｍの特徴サイズを有する複数のｖ溝を有し、前記ｖ溝の各々は、前記シリコン基板の１１１結晶面を露出させ；
前記光検出器アレイ回路は、前記シリコン基板の表面領域をコーティングするためのガリウムヒ素材料を含む核形成層を有し、前記核形成層は、１０ｎｍから２００ｎｍの範囲の厚さを有し；
前記光検出器アレイ回路は、前記複数のｖ溝の各々の上に形成され、前記ｖ溝の各々の長さに沿って延在する複数のナノワイヤと、前記複数のナノワイヤの各々から延在する第１の遷移領域と、直接ヘテロエピタキシーを用いて構成されるガリウムヒ素化合物半導体（ＣＳ）の１００結晶面成長によって特徴付けられる第２の遷移領域とを含む、バッファ材料を含み；
前記光検出器の各々は：
ｎ型材料化合物半導体（ＣＳ）材料、
前記ｎ型材料を覆うＣＳ吸収材料、
前記吸収材料を覆うｐ型ＣＳ材料、
前記ｎ型材料に結合され且つ前記第１の端子に結合される第１の電極、及び
前記ｐ型材料に結合され且つ前記第２の端子に結合される第２の電極；
を含み、
前記光検出器アレイ回路は、前記複数の光検出器の前記ｎ型ＣＳ材料の下に構成される照明領域を含む、
装置。
駆動機構を備える車両であって、前記駆動機構は、車両を第１の場所から第２の場所へ移動させるように構成される、車両；及び
前記車両の外部領域に構成されたモジュールデバイスであって、前記モジュールデバイスは：
外部領域と内側領域とを有し、外部領域は表示部と感知部と検出部とを有する、ハウジング；
前記ハウジングの感知部に空間的に配置され、前記ハウジングの前記感知部上に構成された開口を含むレーザデバイス；及び
サイズが４インチから１２インチの範囲の直径を有するシリコン基板上に形成された第１の端子、第２の端子、及び複数の光検出器を有する光検出器アレイ回路；を有し、
前記光検出器アレイ回路は、幅５０～５００ｎｍの特徴サイズを有する複数のｖ溝を有し、前記ｖ溝の各々は、前記シリコン基板の１１１結晶面を露出させ；
前記光検出器アレイ回路は、前記シリコン基板の表面領域をコーティングするためのガリウムヒ素材料を含む核形成層を有し、前記核形成層は、１０ｎｍから２００ｎｍの範囲の厚さを有し；
前記光検出器アレイ回路は、前記複数のｖ溝の各々の上に形成され、前記ｖ溝の各々の長さに沿って延在する複数のナノワイヤと、前記複数のナノワイヤの各々から延在する第１の遷移領域と、直接ヘテロエピタキシーを用いて構成されるガリウムヒ素化合物半導体（ＣＳ）の１００結晶面成長によって特徴付けられる第２の遷移領域とを含む、バッファ材料を含み；
前記光検出器の各々は：
ｎ型材料化合物半導体（ＣＳ）材料、
前記ｎ型材料を覆うＣＳ吸収材料、
前記吸収材料を覆うｐ型ＣＳ材料、
前記ｎ型材料に結合され且つ前記第１の端子に結合される第１の電極、及び
前記ｐ型材料に結合され且つ前記第２の端子に結合される第２の電極；
を含み、
前記光検出器アレイ回路は、前記複数の光検出器の前記ｎ型ＣＳ材料の下に構成される照明領域を含む、
装置。
【請求項20】
車両装置であって、前記装置は：
駆動機構を有する車両であって、前記駆動機構は、前記車両を第１の場所から第２の場所へ移動させるように構成される、車両、及び
前記車両の外部領域に構成されたモジュールデバイス、を有し、
前記モジュールデバイスは：
外部領域と内部領域とを有し、前記外部領域は表示部と感知部と検出部とを有するハウジングと；
前記ハウジングの前記感知部上に構成された第１の開口を含むように前記ハウジングの前記感知部に空間的に配置されたレーザデバイスと；
前記検出部上に構成された第２の開口を含むように空間的に配置されたイメージセンサデバイスであって、前記イメージセンサデバイスは光検出器デバイスを含む、イメージセンサデバイスと；を有し、
前記光検出器デバイスは、複数のｖ溝を有するシリコン基板上に形成された第１の端子と、第２の端子と、複数の光検出器とを含み、前記ｖ溝の各々は、前記シリコン基板の１１１結晶面を露出させ；
前記光検出器デバイスは、前記シリコン基板の表面領域の上に形成された核形成層を含み；
前記光検出器デバイスは、前記複数のｖ溝の各々の上に形成され、前記ｖ溝の各々の長さに沿って延在する複数のナノワイヤと、前記複数のナノワイヤの各々から延在する第１の遷移領域と、直接ヘテロエピタキシーを用いて構成される化合物（ＣＳ）材料の１００結晶面成長によって特徴付けられる第２の遷移領域とを含む、バッファ材料を含み；
前記光検出器の各々は、
ｎ型材料化合物半導体（ＣＳ）材料、
前記ｎ型材料を覆うＣＳ吸収材料、
前記吸収材料を覆うｐ型ＣＳ材料、
前記ｎ型材料に結合され且つ前記第１の端子に結合される第１の電極、及び
前記ｐ型材料に結合され且つ前記第２の端子に結合された第２の電極；
を有し、
前記光検出器デバイスは、前記複数の光検出器の前記ｎ型ＣＳ材料の下に構成される照明領域を含み、
読み出し集積回路（ＲＯＩＣ）が前記光検出器デバイスに結合され、前記ＲＯＩＣは、第１の入力端子、第２の入力端子、及びピクセル出力を有し；
前記第１の入力端子は前記第１の端子に結合され、前記第２の入力端子は前記光検出器デバイスと前記ＲＯＩＣとの間の界面領域において前記第２の端子に結合される、
装置。
駆動機構を有する車両であって、前記駆動機構は、前記車両を第１の場所から第２の場所へ移動させるように構成される、車両、及び
前記車両の外部領域に構成されたモジュールデバイス、を有し、
前記モジュールデバイスは：
外部領域と内部領域とを有し、前記外部領域は表示部と感知部と検出部とを有するハウジングと；
前記ハウジングの前記感知部上に構成された第１の開口を含むように前記ハウジングの前記感知部に空間的に配置されたレーザデバイスと；
前記検出部上に構成された第２の開口を含むように空間的に配置されたイメージセンサデバイスであって、前記イメージセンサデバイスは光検出器デバイスを含む、イメージセンサデバイスと；を有し、
前記光検出器デバイスは、複数のｖ溝を有するシリコン基板上に形成された第１の端子と、第２の端子と、複数の光検出器とを含み、前記ｖ溝の各々は、前記シリコン基板の１１１結晶面を露出させ；
前記光検出器デバイスは、前記シリコン基板の表面領域の上に形成された核形成層を含み；
前記光検出器デバイスは、前記複数のｖ溝の各々の上に形成され、前記ｖ溝の各々の長さに沿って延在する複数のナノワイヤと、前記複数のナノワイヤの各々から延在する第１の遷移領域と、直接ヘテロエピタキシーを用いて構成される化合物（ＣＳ）材料の１００結晶面成長によって特徴付けられる第２の遷移領域とを含む、バッファ材料を含み；
前記光検出器の各々は、
ｎ型材料化合物半導体（ＣＳ）材料、
前記ｎ型材料を覆うＣＳ吸収材料、
前記吸収材料を覆うｐ型ＣＳ材料、
前記ｎ型材料に結合され且つ前記第１の端子に結合される第１の電極、及び
前記ｐ型材料に結合され且つ前記第２の端子に結合された第２の電極；
を有し、
前記光検出器デバイスは、前記複数の光検出器の前記ｎ型ＣＳ材料の下に構成される照明領域を含み、
読み出し集積回路（ＲＯＩＣ）が前記光検出器デバイスに結合され、前記ＲＯＩＣは、第１の入力端子、第２の入力端子、及びピクセル出力を有し；
前記第１の入力端子は前記第１の端子に結合され、前記第２の入力端子は前記光検出器デバイスと前記ＲＯＩＣとの間の界面領域において前記第２の端子に結合される、
装置。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、2021年6月23日に出願された“LIDAR SENSOR FOR VEHICLE APPARATUS”と題する米国特許出願第１7/356,261号の一部継続出願である。
本出願は、2021年6月23日に出願された“LIDAR SENSOR FOR VEHICLE APPARATUS”と題する米国特許出願第１7/356,261号の一部継続出願である。
【背景技術】
【0002】
電子デバイスは長年にわたり急速に普及してきた。Apple Inc.が設計・販売するiPhone（登録商標） 12から、Amazon.com Inc.が販売するほとんどあらゆる種類の商品を販売する高度なネットワークまで、電子デバイスは私たちの日常生活のほとんどあらゆる面に浸透してきた。これらのデバイスは、半導体材料、一般的にはシリコン（「Ｓｉ」）から作られた小型チップに依存する。これらのシリコン材料は、物体又はシーンの画像をキャプチャすることができるセンシングデバイスを作るためにも使用される。シリコンは、豊富な材料であるため、広く使用されており、シリコンベースの半導体製造はエレクトロニクス産業への投資により成熟している。一般的な技術プロセスは、相補型金属酸化物半導体又は「ＣＭＯＳ」と呼ばれている。ＣＭＯＳ技術は、集積回路を製造するために開発されたものであるが、現在ではイメージセンサに使用されている。このようなイメージセンサは、ＣＭＯＳイメージセンサと呼ばれる。関連技術は、Ｓｉベスの単一フォトニックアバランシェダイオード（SPAD）を含む。しばしば、このようなＣＭＯＳイメージセンサ及びSPADは、８インチ又は１２インチのシリコンウエハを用いた大量生産を用いて製造される。
【0003】
ＣＭＯＳイメージセンサ及びSPADの進歩にもかかわらず、制限又は欠点が存在する。例えば、これらの技術は検出可能な波長範囲に限界がある。加えて、Ｓｉベスのセンサ及び検出器は、検出可能な波長範囲内のより長い波長において感度が低いという問題を抱えている。これらの及び他の制限も存在することがある。
【0004】
上記から、産業界が改良された感知及び検出デバイスを開発することが望まれる。
【発明の概要】
【0005】
本発明は、概して、電子デバイスに関する。より具体的には、本発明は、シリコン上の化合物半導体（「ＣＳ」）材料のヘテロエピタキシー（heteroepitaxy）を使用する光検出器及び光検出器アレイ回路などの、これらに限定されないが、車両用途の光電子デバイスに関連する技術を、その後の回路製造及び集積化方法とともに提供する。単に例として、本発明は、とりわけ、画像センシング、ライダー（LIDAR）（光検出及び測距）を含む距離測定を含む様々な用途に適用することができるが、他にも多くの用途があることが認識される。
【0006】
一実施形態によれば、本発明は、ライダー機能を有するように構成された車両装置を提供する。車両装置は、車両を空間的に（例えば、第１の位置から第２の位置へ）移動させるように構成された駆動機構を有する車両を含む。車両は、任意の種類の自動車、船舶、航空機、ハイブリッド車両、電気車両、無人車両、ロボット等を含み得る。駆動機構は、移動機構（例えば、車輪、プロペラ、脚等）に構成された種々のタイプの動力源（例えば、エンジン、モータ、バッテリ等）を含むことができる。
【0007】
１つ又は複数のモジュールデバイスが、車両の外部領域（例えば、屋根部分、前方部分、側方部分、後方部分など）に構成されることができる。モジュールデバイスは、外部領域及び内部領域を備えるハウジングを有することができる。外部領域は、感知部及び検出部を含む。
【0008】
モジュールデバイスの感知部分は、電磁放射を放射するように構成されたレーザデバイス（又はレーザアレイ）に結合することができる。このレーザは、ハウジングの外部領域の感知部に構成された開口を含むように空間的に配置することができる。電磁放射放出（electromagnetic radiation emission）は、850nm～1600nmの間の波長範囲を有することができる。レーザ装置は、VCSEL（垂直共振器面発光レーザ）アレイデバイス、EEL（エッジ発光レーザ）デバイス、ミラーデバイスに結合されたレーザデバイスなどであることができる。
【0009】
モジュールデバイスの検出部は、光子を検出し、それらを電気信号に変換するように構成されたイメージセンサ又は検出器デバイスに結合することができる。このデバイスは、ハウジングの外部領域の検出部上に構成された開口を含むように空間的に配置することができる。イメージセンサは、ロジック／読み出し回路に結合することができ、レーザは、レーザドライバに結合することができる。これらのデバイスは、同じ集積回路デバイス内に構成することができる。
【0010】
モジュールデバイスは、ハウジングの内部領域内に結合された分類器モジュール（classifier module）をさらに含むことができる。一例では、分類器モジュールは、イメージセンサ又は検出器によって収集されたデータをさらに処理するためにロジック／読み出し回路に結合されることができる。この分類器モジュールは、速度感知、画像感知、顔認識、距離感知、音響感知、熱感知、カラー感知、バイオセンシング（すなわち、生物学的センサを介する）、重力感知、機械的運動感知、又は他の類似の感知タイプを含む、１つ以上のクラス（classes）の分類（classification）を含むことができる。
【0011】
特定の実施形態では、イメージセンサは、光検出器デバイスを含み、光検出器デバイスは、他の要素の中でも、第１の端子及び第２の端子を含む。光検出器デバイスは、表面領域を含むＳｉ基板を含む。デバイスは、直接ヘテロエピタキシーを用いてＳｉ基板の表面領域上に堆積されたＣＳ材料を含むバッファ材料（buffer material）を有し、その結果、ＣＳ材料は、第１のバンドギャップ特性、第１の熱特性、第１の極性、及び第１の結晶特性によって特徴付けられ、Ｓｉ基板は、第２のバンドギャップ特性、第２の熱特性、第２の極性、及び第２の結晶特性によって特徴付けられる。デバイスは、光検出器のアレイを有し、アレイは、Ｎ及びＭピクセル要素によって特徴付けられ、ここで、Ｎは、７より大きい整数であり、Ｍは、０より大きい整数である。
【0012】
一実施形態では、ピクセル要素の各々は、種々の特徴を有する。一実施形態では、各ピクセル要素は、０．３マイクロメートル～１００マイクロメートルの範囲の特性長（characteristic length）を有する。一実施形態では、各ピクセル要素は、０．３マイクロメートル～１００マイクロメートルの範囲の好ましい特性長を有する。一実施形態では、光検出器の各々は、１Ｅ１７ｃｍ－３～８Ｅ１８ｃｍ－３の範囲の濃度を有するＳｉ不純物を含むリン化インジウム（ＩｎＰ）材料を含むｎ型材料と、ｎ型材料を覆う吸収材料であって、インジウムガリウムヒ素（ＩｎＧａＡｓ）含有材料を含み、主として不純物を含まない吸収材料と、吸収材料を覆うｐ型材料であって、１Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物を含む、ｐ型材料と、ｎ型材料に結合されるとともに第１の端子に結合される第１の電極と、ｐ型材料に結合されるとともに第２の端子に結合されて２つの端子デバイスを画定する第２の電極とを有する。デバイスは、複数の光子がＣＳ材料と相互作用し、吸収材料の一部によって吸収されて、第１の端子と第２の端子との間に電流を生成する移動電荷キャリアの発生を生じさせることを可能にする開口領域によって特徴付けられる照明領域（illumination region）を有する。
【0013】
オプションで、デバイスは、回路を特徴付ける０．１アンペア／ワット（Amperes/Watt）より大きいアンペア／ワットにおける応答性（
ここで、ηは内部量子効率であり、ｑは電子電荷であり、ｈはプランク定数であり、νは光子周波数である）、及び回路を特徴付ける１０％より大きいフォトダイオード量子効率（
ここで、ＲλはA/Wにおける応答性であり、λはｎｍにおける波長である）を有する。
【数1】
【数2】
【0014】
従来の技術を超える利益又は利点が達成される。直接又は選択的ヘテロエピタキシーによるＳｉ上のＣＳ材料及びデバイス構造のヘテロエピタキシーに基づく集積プラットフォームは、車両用途のための、イメージセンサ、検出器及びレーザアレイなどの光電子デバイスの大量生産を可能にする。本技術を用いて製造されたこれらのデバイスは、改善された検出可能な波長範囲、より高い感度、及び他の関連する性能測定基準（performance metrics）を示すことができる。これら及び他の利益又は利点は、本明細書を通して、より具体的には以下に記載される。
【0015】
本発明の性質及び利点のさらなる理解は、明細書の後半の部分及び添付図面を参照することによって実現され得る。
【図面の簡単な説明】
【0016】
本発明をより完全に理解するために、添付の図面を参照する。これらの図面は、本発明の範囲における限定とはみなされないことを理解して、本発明の現在説明されている実施形態及び現在理解されている最良の形態は、添付の図面の使用を通じて、追加の詳細とともに説明される。
【0017】
【図1A】本発明の一例による車両装置用ライダーデバイスの上面図の簡略図である。
【0018】
【0019】
【0020】
【0021】
【図1E】本発明の一例による、統合されたイメージセンシングを備える車両装置の正面斜視図の簡略図である。
【0022】
【図1F】本発明の一例による、統合されたイメージセンシングを備える車両装置の背面斜視図の簡略図である。
【0023】
【図1G】発明の一例によるライダーシステムの簡略ブロック図である。
【0024】
【図2A】本発明の一例による読み出し回路に結合された光検出器アレイ回路を含む回路デバイスの簡略図である。
【0025】
【0026】
【図3】本発明の一例による光検出器回路デバイスの簡略図である。
【0027】
【図4】本発明の一例による、ヘテロエピタキシーによって実現されたＳｉ基板上のＣＳバッファ材料を含むデバイスの簡略図である。
【0028】
【図5】本発明の一例による、ヘテロエピタキシーによって実現されたＳｉ基板上の光検出器のためのＣＳバッファ材料及びＣＳデバイス材料を含むデバイスの簡略図である。
【0029】
【図6】本発明の一例による、ヘテロエピタキシーによって実現されたＳｉ基板上の、ＣＳバッファ材料、ＣＳデバイス材料、及び拡散によって形成されたｐ－ドープ領域を含むデバイスの簡略図である。
【0030】
【図7】本発明の一例によるヘテロエピタキシーによって実現されたＳｉ基板上の、ＣＳバッファ材料、ＣＳデバイス材料、拡散によって形成されたｐ－ドープ領域、絶縁トレンチ、平面フィルム、金属コンタクト、ビア、ビア内の金属、及びトレンチ内に形成された上部金属を含むデバイスの簡略図である。
【0031】
【図8】本発明の一例によるパターン化誘電体を利用する選択領域ヘテロエピタキシーによって実現されたＳｉ基板上に堆積されたＣＳバッファ材料及びＣＳデバイス材料の簡略図である。
【0032】
【図9】本発明の一例による、選択領域ヘテロエピタキシーによって実現されたＳｉ基板上の、ＣＳバッファ材料、ＣＳデバイス材料、拡散によって形成されるｐ－ドープ領域、形成された絶縁トレンチ、形成された平面フィルム、形成された金属コンタクト、形成されたビア、形成されたビア内の金属、及びトレンチ内に形成された上部金属の簡略図である。
【0033】
【図10A】本発明の一例による、パターン化されたダイを有するウエハの上面図である。
【0034】
【図10B】本発明の一例による、選択領域ヘテロエピタキシーのための円でパターン化された例示的なダイの上面図である。
【0035】
【図10C】本発明の一例による、選択領域ヘテロエピタキシーのための矩形ストライプでパターン化された例示的なダイの上面図である。
【0036】
【図11】本発明の一例による、Ｓｉ基板上の直接ヘテロエピタキシー又は選択領域ヘテロエピタキシー、及びその後の読み出し回路ウエハとのウエハ間結合集積、及びその後の裏面処理を利用して、光検出器及び光検出器アレイ回路を製造する方法を示す簡略化されたフロー図である。
【0037】
【図12】本発明で使用されるＩｎＧａＡｓ材料と、従来のＣＭＯＳ感知デバイスで使用されるＳｉ材料の近似吸収スペクトルのプロットを示す簡略図である。
【0038】
【図13A】本発明の一例による光検出器デバイスを形成する方法を示す簡略図である。
【0039】
【図13B】本発明の一例による光検出器デバイスを形成する方法を示す簡略図である。
【0040】
【図13C】本発明の一例による光検出器デバイスを形成する方法を示す簡略図である。
【0041】
【図13D】本発明の一例による光検出器デバイスを形成する方法を示す簡略図である。
【0042】
【図13E】本発明の一例による光検出器デバイスを形成する方法を示す簡略図である。
【発明を実施するための形態】
【0043】
本発明は、概して、電子デバイスに関する。より具体的には、本発明は、Ｓｉ上のＣＳ材料のヘテロエピタキシーを使用する光検出器及び光検出器アレイ回路などの、これらに限定されないが、車両用途の光電子デバイスに関連する技術を、その後の回路の製造及び集積化方法とともに提供する。単に例として、本発明は、とりわけ、画像センシング、ライダーを含む距離測定を含む様々な用途に適用することができるが、多くの他の用途があることが認識されるであろう。
【0044】
一例では、本発明は、種々の車両装置で実装することができるＳｉ基板上の、光検出器回路アレイを含む、高度に製造可能でスケーラブルな半導体光電子デバイスを実現するための方法及びデバイスを提供する。ＣＳ材料をＳｉ基板上に直接堆積させることによって、成熟したＳｉマイクロエレクトロニクス製造プロセスを利用して、高性能光検出器回路を製造することができる。ＣＭＯＳ技術に一般的である８インチ及び１２インチのＳｉ基板上の堆積は、ＣＭＯＳ製造ラインにおけるその後の製造を可能にするが、この技術は８インチ及び１２インチのＳｉ基板のみに限定されない。ＣＳ材料は、本発明に記載の技術を用いて、Ｓｉ基板上に直接堆積させることができる。
【0045】
ＣＳ材料の直接堆積を記述する技術は、本明細書ではヘテロエピタキシーと呼ばれる。ヘテロエピタキシーステップは、有機金属化学蒸着（MOCVD）、分子ビームエピタキシー（MBE）、有機金属MBE（MOMBE）、化学ビームエピタキシー（CBE）、水素化物気相エピタキシー（HVPE）、液相エピタキシー（LPE）、又はこれらの任意の組み合わせを含むが、これらに限定されない技術で行われ得る。
【0046】
Ｓｉ基板に加えて、本発明の範囲から逸脱することなく、シリコンオンインシュレータ（SOI）、ミスカットＳｉ、ミスカットＳｉ上のSOI、又はＳｉ上のゲルマニウム（Ge）を含むが、これらに限定されない代替基板が使用され得る。
【0047】
本発明の一実施形態では、ＣＳ材料は、最初に、Ｓｉ表面上の初期核形成を含み、ＣＳ材料とＳｉ表面との間の界面近傍の欠陥のトラップ、消滅、及び／又はフィルタリングを可能にするバッファ材料を堆積することによって、ヘテロエピタキシーによってＳｉ基板上に堆積される。初期核形成ステップは、比較的低い温度で行われ得、欠陥をトラップ、消滅及び／又はフィルターすることを意図するその後のバッファ材料の成長は、より高い温度で行われ得る。表面処理が、Ｓｉ表面上の初期核形成の前に行われ得る。この処理は、Ｓｉ表面の化学洗浄及び／又は処理、周囲の高温アニーリングによるＳｉ表面の再配列、表面酸化物を除去及び／又は処理するための周囲の高温アニーリング、又は、処理若しくはエッチングによる種々のＳｉ結晶面の形成を含み得るが、これらに限定されない。
【0048】
初期核形成及びバッファ成長は、いくつかの方法論、及び方法論の組み合わせを用いて行うことができ、これは、表面の再配列もしくは修復のための初期第ＩＶ族（例えば、Ｓｉ又はＧｅ材料）成長に続き、欠陥トラップのためのＣＳ成長、又はＳｉ表面のパターン形成もしくは構造化が含まれるが、これらに限定されず、これらは、種々のＳｉ結晶面の形成、それに続くＣＳ核形成及び成長、又は低温ＣＳ核形成、又は低温ＣＳ核形成とそれに続く、欠陥の曲げ及び消滅のための温度勾配を伴う多段階成長、又は歪み層超格子、高歪み場との界面、勾配もしくはステップ勾配層、又は欠陥をリダイレクト、トラップ、変換、及び／又は消滅させるための他の類似の技術を含み得る。
【0049】
本発明の技術は、Ｓｉ製造方法を利用することにより、種々の光電子デバイスを大量に製造するために使用することができる。これらのデバイスは、エッジ発光又は垂直共振器面発光のいずれかのレーザ、光変調器、光検出器又は光ダイオード、半導体光増幅器、及び光コム若しくは周波数発生のための非線形デバイスを含むが、これらに限定されない。イメージセンサ及び光検出器回路アレイに特異的に、種々のデバイス構造は、デバイス層のヘテロエピタキシー堆積（heteroepitaxy deposition）及びその後の加工ステップによって実現することができる。これらのデバイス構造は、平面フォトダイオード、メサフォトダイオード、ダブルメサフォトダイオード、ＰＩＮ又はＮＩＰフォトダイオード、アバランシェフォトダイオード（ＡＰＤ）、ガイガーモードＡＰＤ（単一光子アバランシェダイオード（ＳＰＡＤ）としても知られる）、及びユニトラベリングキャリアフォトダイオード（ＵＴＣ）を含むが、これらに限定されない。
【0050】
Ｓｉ上のＣＳ材料の堆積により実現される光電子デバイス及びデバイスアレイは、ライダー；自動車、航空機、飛行機、ジェット機、ドローン、ロボット車両を含むが、これらに限定されない自動運転車用のライダー；先進運転支援システム（ＡＤＡＳ）；携帯電話及びタブレットを含むが、これらに限定されないモバイルデバイス用のライダー；デジタルカメラ、携帯電話、タブレットを含むが、これらに限定されないカメラ用途用のイメージング；ロボット、人工知能（ＡＩ）用途、拡張現実（ＡＲ）用途、及びバーチャルリアリティ（ＶＲ）用途のためのイメージング及び知覚；３Ｄイメージング及びセンシング；防衛及び航空宇宙；産業ビジョン、ファクトリーオートメーション、及びマシンビジョン；衣料及び生物医用イメージング；トポグラフィック、天候、及び風力マッピング；ガス検知；赤外線（ＩＲ）イメージング；スマートビルディング、セキュリティ、人数カウント、サーマルイメージング、サーモグラフィ；暖房、換気、空調（ＨＶＡＣ）；を含むが、これらに限定されない、様々な用途で利用することができる。
【0051】
ＩＩＩ－Ｖ族ＣＳ材料に加えて、本発明の技術は、ＩＩ－ＶＩ化合物、ＩＶ－ＶＩ化合物、ＩＩ－Ｖ化合物、又はＩＶ－ＩＶ化合物を含むが、これらに限定されない、光検出器回路用の他の材料にも適用することができる。
【0052】
他の実施形態では、ＣＳ核形成、バッファ材料、及びその後の光検出器材料は、選択領域ヘテロエピタキシー（selective area heteroepitaxy）によって堆積され、形成され得、それによって、Ｓｉ又は同様の基板は、誘電体で最初にパターン化されて凹部を形成し得、その中で、ＣＳ核形成、バッファ材料、及び光検出器材料は、選択的に堆積されることができる。選択領域ヘテロエピタキシーは、Ｓｉ基板が誘電体でパターン化され、半導体材料のその後の堆積が、露出されたＳｉ表面上に選択的に堆積するが、誘電体表面上には堆積しないプロセスである。選択領域ヘテロエピタキシーは、Ｓｉ上のＣＳ材料の品質を改善し、光検出器の作製を容易にし、また新規なデバイス構造の実現にも有益である。選択領域ヘテロエピタキシーは、ＣＳ材料とＳｉ材料との間の熱膨張係数の不整合に起因する熱歪みを解放し、欠陥と転位のアスペクト比トラップを提供することにより、材料の品質を改善することができる。
【0053】
上述の技術は、車両装置のために構成された集積回路に適用することができる。図１Ａは、本発明の一例による車両装置用ライダーデバイスの上面図の簡略図である。図示のように、デバイス１０１は、読み出し／ロジックデバイス１２０、イメージセンサデバイス１３０、レーザデバイス（又はレーザアレイ）１４０、及び上部に構成されたレーザドライバ１５０を有する回路基板１１０（例えば、プリント回路基板（ＰＣＢ）等）を含む。この場合、イメージセンサチップ１３０は、読み出し／ロジックチップ１２０の上に裏向きに（face-down）接着される。レーザアレイチップ１４０は、その関連するレーザドライバ１５０によって構成され、ターゲットから反射され、イメージセンサチップ１３０によって画像化されるように戻る１つ以上の出力ビームを放射する。図１Ｂ－１Ｄは、デバイス１０１の特定のコンポーネントについての追加の詳細又はバリエーションを示す。図１Ｂは、Ｍ×Ｎピクセル素子を有するアレイ１３２として構成された例示的なイメージセンサチップ１３０の斜視図を示す。レーザアレイチップ１４０は、図１Ｃに示すようなＶＣＳＥＬ（垂直共振器面発光レーザ）アレイ１４２、図１Ｄに示すようなＥＥＬ（エッジ発光レーザ）１４４等とすることができる。例示的な出力ビーム１４９は、両方の例において点線で示されている。
【0054】
一例によれば、本発明は、ライダー機能を有するように構成された車両装置１０４を提供する。図１Ｅ（正面斜視図）及び図１Ｆ（背面斜視図）に示すように、例示的な車両装置１０４は、車両を空間的に（例えば、第１の位置から第２の位置へ）移動させるように構成された駆動機構を有する車両を含む。この場合、車両は、クワッドコプタタイプのドローン１９０であり、駆動機構は、ロータ１９２を含み、ロータ１９２の各々は、モータによって動力を与えることができる。車両は、任意のタイプの自動車、船舶、航空機、ハイブリッド車両、無人車両等を含むことができる。特定の例では、車両は、ボート、ドローン、航空機、トラック、自動車、自動運転車などから選択することができる。駆動機構は、移動機構（例えば、車輪、プロペラ、脚等）に構成された種々のタイプの動力源（例えば、エンジン、モータ、バッテリ等）を含むことができる。当業者は、そのような車両タイプ及びそれらに関連する駆動機構の変形、修正、及び代替案を認識するであろう。
【0055】
１つ以上のモジュールデバイスが、車両１９０の外部領域（例えば、屋根部分、前方部分、側方部分、後方部分、下方部分など）に構成することができる。ここで、モジュールデバイス１０５は、車両１９０の頂部に構成され、外部領域１６２及び内部領域１６４を有するハウジング１６０を含む。外部領域は、感知部１７４及び検出部１７６を含む。この場合、感知部１７４及び検出部１７６は、外部領域１６２の前側に構成される。モジュールハウジング１６０の後側及び／又は左右両方の側に感知部１７４及び検出部１７６を有するか、又は車両外部領域の異なる部分に追加のモジュールデバイスを有するか、又はモジュールデバイス、若しくはモジュールデバイスの一部、若しくは車両の内部領域に構成されるライダーセンサユニットを有するなど、他の構成も可能である。
【0056】
モジュールデバイス１０５の感知部１７４は、電磁放射を放射するように構成されたレーザデバイス１４０に結合することができる。このレーザ１４０は、ハウジング１６０の外部領域の感知部１７４に構成された開口を含むように空間的に配置することができる。一例では、電磁放射放出は、850nm～1600nmの波長範囲を有することができる。特定の例では、波長範囲は940nmである。レーザデバイス１４０は、ＶＣＳＥＬアレイデバイス（図１Ｃ参照）、ＥＥＬデバイス（図１Ｄ参照）、ミラーデバイスに結合されたレーザデバイスなどであり得る。
【0057】
モジュールデバイス１０５の検出部１７６は、光子を検出し、それらを電気信号に変換するように構成されたイメージセンサデバイス１３０に結合することができる。このイメージセンサは、ハウジング１６０の外部領域１６２の検出部１７６に構成された開口部を含むように空間的に配置することができる。イメージセンサ１３０及びレーザ１４０は、図１Ａに示す集積回路デバイス１０１と同様に構成することができる。内部領域１６４（図１Ｅの破線切断部１０６）に示されるように、イメージセンサ１３０は、ロジック／読み出し回路１２０に電気的に結合される。この場合、イメージセンサ１３０は、デバイス１０５（点線で示されている）の裏側を向いている。さらに、レーザ１４０は、レーザドライバ１５０に電気的に結合される。
【0058】
モジュールデバイス１０５は、さらに、ハウジング１６０の内部領域１６４内に結合される分類器モジュール１７８を含むことができる。一例では、分類器モジュール１７８は、ロジック／読み出し回路１２０に結合されて、イメージセンサ１３０によって収集されたデータをさらに処理することができる。この分類器モジュール１７８は、速度感知、画像感知、顔認識、距離感知、音響感知、熱感知、カラー感知、バイオセンシング（すなわち、生物学的センサを介する）、重力感知、機械的運動感知、又は他の類似の感知タイプを含む、１つ又は複数のクラスの分類を含むことができる。
【0059】
一例では、イメージセンサ１３０は、Ｓｉ基板の上に形成されたＣＳ材料スタック（CS material stack）を含む光検出回路である。この材料スタックは、バッファ材料、及びｎ型材料、吸収材料、及びｐ型材料から構成される光検出器のアレイを含むことができる。各光検出器はまた、照明領域と、ｎ型材料及び第１の端子に結合された第１の電極と、ｐ型材料及び第２の端子に結合された第２の電極とを含む。光検出器回路のさらなる詳細は、残りの図を参照して議論される。
【0060】
このモジュールデバイス１０５は、仮想現実（VR）、携帯電話、スマートフォン、タブレットコンピュータ、ラップトップコンピュータ、スマートウォッチ、電子リーダ、ハンドヘルドゲーム機、又は他のモバイルコンピューティングデバイスのために構成することもできる。当業者は、前述のデバイス構成及びアプリケーションに対する他のバリエーション、修正、及び代替案を認識するであろう。
【0061】
図１Ｇは、本発明の一例に係るライダーシステムを示す簡略ブロック図である。図示のように、システム１０７は、イメージセンサデバイス１３０、光学系（optics）１３４、レーザデバイス（又はレーザアレイ）１４０、光学サーキュレータ１３６に光学的に結合された可動ミラー１８０を含む。この構成では、可動ミラー１８０は、（光学サーキュレータ１３６を通って）レーザ１４０から来る１つ以上の出射ビームを、反射の対象物／点１９９に向けることができる。次に、その反射の対象物／点１９９からの１つ以上の戻りビーム（return beams）が、イメージセンサ１３０によって画像化される（すなわち、可動ミラー１８０から反射して戻され、光学サーキュレータ１３６によって光学系１３４を通ってイメージセンサ１３０に向けられる）。これらの素子間のこの光路（方向性矢印を有する線によって示される）を使用して、可動ミラー１８０は、シーン又は物体の３Ｄイメージングを可能にするために２Ｄ内で操作し得る。もちろん、この例示的なライダーシステムには、他のバリエーション、修正、及び代替案があり得る。可動ミラーを用いてレーザビームを走査するための例示的な代替は、微小電気機械ミラー、非機械的光学フェーズドアレイ、又は指向性光学素子と結合されたプログラマブルレーザアレイの使用を含む。レーザビームを走査することの代替例は、広い領域を照明するためにパルスレーザビームを拡散させる拡散要素の使用を含む。
【0062】
図２Ａは、本発明の一例による読み出し回路２０２に結合された光検出器アレイ回路２０１を含む回路デバイス２００の簡略図である。図示のように、光検出器回路２０１は、接合界面（bond interface）２０３においてＣＭＯＳ読み出し回路２０２に接合される。光検出器回路及びＣＭＯＳ回路のフロントエンド製造のためのステップは、本発明の範囲から逸脱することなく、詳細又は順序において変化し得る。一例では、アレイ２０１内の各光検出器デバイス構造は、ｎ型ＣＳ材料２１４、ＣＳ吸収材料２１６、ｐ型ＣＳ材料２２０（ＣＳ材料２１８内に構成される）、第１の端子２２８（すなわち、アノード）に結合されるｐ－金属コンタクト２２４、及び第２の端子２３０（すなわち、カソード）に結合されるｎ－金属コンタクトで形成される。ｎ－金属コンタクト／第２の端子結合は、本発明の範囲から逸脱することなく、光検出器回路の上面から、又は裏面から形成され得る。これらの光検出器デバイスは、絶縁トレンチ２２２によって分離することができる。
【0063】
読み出し回路２０２は、読み出し集積回路（ＲＯＩＣ）２４２及び他のフロントエンド集積回路（ＩＣ）を含むことができるＳｉ基板２４０を含む。誘電体層２４４内の読み出し回路２０２の金属層は、接合界面２０３において光検出器２０１のアノード端子２２８及びカソード端子２３０に接続する端子（例えば、第１の入力端子２４６及び第２の入力端子）を含むことができる。図２Ｂは、ピクセル読み出し２６２及びトリガ２６４のための端子を有する読み出し回路２０２に結合された光検出器２０１を有するデバイス２００の簡略化された回路図表現を示す。当業者であれば、金属コンタクト及び端子接続の構成に対する他のバリエーション、修正、及び代替案を認識するであろう。
【0064】
ボンディング、裏面コンタクト、光学コーティング、カラーフィルタ集積化、又はレンズ取り付けを含むバックエンド製造のためのステップは、本発明の範囲から逸脱することなく、詳細又は順序において変化し得る。本発明の一例では、Ｓｉハンドル基板及びＣＳ材料のいくつか（図３の基板２１０及びＣＳバッファ材料２１２を参照）は、Ｓｉ ＣＭＯＳ回路への対面接合に続いて光検出器回路の裏面から除去される。この除去プロセスは、光が光検出器材料（例えば、ＣＳ吸収材料）と相互作用することを可能にするように構成された照明領域を形成するために使用することができる。光学コーティング２５０及び／又はカラーフィルタ２５２をｎ型ＣＭＯＳ材料に適用して、ピクセル要素の照明開口を画定するのを補助することができる。レンズアレイ２５４は、光検出器回路の応答性を改善するために、各ピクセル要素への光の結合を増加させるために、光学コーティング２５０／カラーフィルタ２５２に結合され得る。図２の光検出器回路は、背面照明（ＢＳＩ）光検出器を表す。修正された前面照明（ＦＳＩ）光検出器回路は、本発明の範囲から逸脱することなく、Ｓｉ上のＣＳヘテロエピタキシーによって実現され得る。
【0065】
図３は、本発明の一実施形態による、光検出器アレイ回路デバイス３００の簡略図である。前述したように、本発明は、ＣＳ材料スタックを形成するために、ヘテロエピタキシーによってＳｉ基板を覆うＣＳ材料を堆積させることを含むことができる。デバイス３００は、ＣＭＯＳ回路（図２のデバイス２０２）に結合された光検出器アレイ回路（図２のデバイス２０１）の従来の製造段階を表すことができる。ここで、ＣＳバッファ材料２１２は、Ｓｉ基板２１０のＳｉ表面２１１の上に空間的に構成される。ｎ型ＣＳ材料２１４、ＣＳ吸収材料２１６、ＣＳ材料２１８を含む光検出器デバイス材料は、ＣＳバッファ材料２１２の上に空間的に構成される。１つ以上のｐ型ＣＳ領域２２０は、ＣＳ材料２１８の１つ以上の部分内に構成される。１つ以上の絶縁トレンチ２２２は、光検出器デバイス材料（すなわち、層２１４、２１６、及び２１８）の部分内に構成され、光学的又は電気的分離のために誘電体材料２２６で充填される又は代替的に若しくは包含的に、アレイの個々のＣＳ光検出器デバイスを分離することができる金属などの他の材料で充填される。
【0066】
光検出器の各々は、ｎ型ＣＳ材料２１４及びｐ型ＣＳ材料２２０に対する金属コンタクト（又は電極）で構成することができる。図３では、ｐ型ＣＳ材料２２０の各々を覆うようにｐ－コンタクト金属２２４が構成され、図示されていないが、ｎ－コンタクト金属をｎ型ＣＳ材料２１４に結合することができる。ｎ－金属コンタクト及び結合は、本発明の範囲から逸脱することなく、光検出器回路２１２の上面から、又は裏面から形成され得る。ｐ－コンタクト金属２２４は、第１の端子２２８（例えば、アノード）にさらに結合することができ、ｎ－コンタクト金属は、第２の端子（例えば、カソード）に結合することができる。
【0067】
一例によれば、本発明は、光検出器のための回路を提供する。光検出器回路は、Ｓｉ基板の表面領域等の上に形成された（又は堆積された）バッファ材料を含む。このバッファ材料は、直接ヘテロエピタキシーを用いてＳｉ基板の表面領域上に堆積されたＣＳ材料を含むことができ、その結果、ＣＳ材料は、第１のバンドギャップ特性、第１の熱特性、第１の極性、及び第１の結晶特性によって特徴付けられる。バッファ材料と比較して、Ｓｉ基板は、第２のバンドギャップ特性、第２の熱特性、第２の極性、及び第２の結晶特性によって特徴付けられる。
【0068】
特定の例では、ＣＳ材料は、ＩｎＰ、ＩｎＧａＡｓ、ガリウム砒素（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、燐化インジウムガリウム砒素（ＩｎＧａＡｓＰ）、ヒ化インジウムアルミニウムガリウム（ＩｎＡｌＧａＡｓ）、ヒ化インジウム（ＩｎＡｓ）、燐化インジウムガリウム（ＩｎＧａＰ）、又はそれらの組み合わせを含むことができる。
【0069】
光検出器回路はまた、光検出器のアレイを含む。このアレイは、Ｎ及びＭピクセル要素（すなわち、Ｎ×Ｍアレイ；Ｎ＞０、Ｍ＞０）によって特徴付けられる。特定の例では、Ｎは７より大きい整数、Ｍは０より大きい整数である。これらのピクセル要素の各々は、０．３マイクロメートルから５０マイクロメートルの範囲の特性長を有する。また、各光検出器は、ｎ型材料と、ｎ型材料を覆う吸収材料と、吸収材料を覆うｐ型材料とを含む。
【0070】
特定の例において、ｎ型材料は、バッファ材料の上に３Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有するシリコン不純物を有するＩｎＰ材料を含むことができる。吸収材料は、ＩｎＧａＡｓ含有材料を含むことができ、主として（又は実質的に）不純物を含まないことができる。また、ｐ型材料は、３Ｅ１７ｃｍ－３から５Ｅ１８ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物を含むことができる。
【0071】
代替的な光検出器ＣＳデバイス構造では、ｎ型材料は、３Ｅ１７ｃｍ－３～５Ｅ１８ｃｍ－３の範囲の濃度を有するシリコン不純物を含むＧａＡｓ材料を含み、吸収材料は、ＩｎＡｓ量子ドット材料を含み、ｐ型材料は、３Ｅ１７ｃｍ－３～１Ｅ２０ｃｍ－３の範囲の濃度を有する亜鉛不純物又はベリリウム不純物又は炭素不純物を含む。
【0072】
さらに、光検出器デバイス構造は、ＩｎＧａＡｓ又はＩｎＧａＡｓＰを含む別個の吸収材料と、ＩｎＰを含む増倍材料（multiplication material）とで構成することができ、それによって、増倍材料は、アバランシェ利得によって追加の電荷キャリアを生成する。
【0073】
光検出器回路はまた、ｎ型材料に結合され且つ第１の端子に結合された第１の電極と、ｐ型材料に結合され且つ第２の端子に結合された第２の電極とを含む。この構成は、各光検出器を、２つの端子デバイス（すなわち、アノード端子及びカソード端子を有する）として定義する。
【0074】
光検出器回路はまた、複数の光子がＣＳ材料と相互作用し、吸収材料の一部によって吸収されて、第１の端子と第２の端子との間に電流を生成する移動電荷キャリアの発生を引き起こすことを可能にする開口領域によって特徴付けられる照明領域を含む。特定の例では、Ｓｉ基板は、光子がそこを通過することを可能にするように構成される。また、照明領域は、シリコン基板のいかなる部分も含まないように構成することもできる。カラーフィルタは、照明領域を覆う（又は他の方法でそれに結合される）ように構成することができ、レンズは、カラーフィルタを覆う（又は他の方法でそれに結合される）ように構成することができる。
【0075】
さらに、光検出器回路は、第１の端子と第２の端子との間の回路を特徴付ける０．１アンペア／ワットより大きい応答性、及び第１の端子と第２の端子との間で測定した場合に１０％より大きいフォトダイオード量子効率によって特徴付けられる。光検出器回路は、用途に応じてＢＳＩデバイス又はＦＳＩとして特徴付けることができる。
【0076】
光検出器回路デバイスは、さらに、光検出器のアレイに結合された、ＲＯＩＣのようなアナログフロントエンド回路を含むことができる。ＲＯＩＣは、第１の入力端子と、第２の入力端子と、ピクセル出力とを含む。第１及び第２の入力端子は、それぞれ光検出器の第１及び第２の端子に結合される。光検出器回路はまた、アナログ－デジタル変換機能（例えば、ＲＯＩＣと共に又はその一部として構成される）を含むことができる。上述の要素及び構成には、他のバリエーション、変更、及び代替案があり得る。
【0077】
デバイス２００及び３００に関連する例示的な製造方法のさらなる詳細は、図４～９を参照して後述される。
【0078】
図４～９は、本発明の一例による化合物半導体（ＣＳ）光検出器回路デバイスの製造方法を示す簡略化された図である。これらの図において、後続の図における共有された参照番号は、前の図に記載されたのと同じ要素を指す。
【0079】
図４は、本発明の一例による、ヘテロエピタキシーによって実現されたＳｉ基板上のＣＳバッファ材料を含むデバイス４００の簡略図である。この実施形態では、ＣＳバッファ材料４２０は、ＣＳ材料４２０を核形成し、バッファ材料４２０内且つＣＳ材料４２０とＳｉ表面４１１との間の界面近傍の欠陥をトラップ及び／又はフィルタリングするために、Ｓｉ基板４１０の表面領域４１１上に堆積される。初期の核形成及びバッファ材料の成長は、表面再配列のための初期の第IV族材料成長と、その後の欠陥トラップのための第III-V族ＣＳ成長；種々のＳｉ結晶面の形成と、その後のＣＳ核形成及び成長を含み得るＳｉ表面のパターニング又は構造化；低温ＣＳ核形成；低温ＣＳ核形成と、その後の欠陥曲げ及び消滅のための温度勾配を伴う多段階成長；歪層超格子、高歪場との界面、傾斜（graded）又は段階的傾斜（step-graded）材料、又は欠陥をリダイレクト、トラップ、変換及び／又は消滅させるための他の類似の技術を含むが、これらに限定されないいくつかの方法論、及び方法論の組合せを用いて実施され得る。
【0080】
図５のデバイス５００に示されるように、ＣＳバッファ材料４２０の形成に続いて、光検出器デバイス材料は、ＣＳバッファ材料４２０及びＳｉ基板４１０の上に堆積され得る。光検出器デバイス材料は、ｎ型ＣＳ材料５１０、ＣＳ吸収材料５２０、及びＣＳ材料５３０を含むことができる。この実施形態では、Ｓｉ上のバッファ上に堆積されたＣＳデバイス材料（例えば、図４のデバイス４００）は、光検出器アレイ回路のための平面フォトダイオード構造を形成し得る。
【0081】
ｎ型ＣＳ材料５１０は、Ｓｉドピング不純物を含み、Ｓｉ上のバッファの上に形成される。ｎ型材料５１０の上に形成されたＣＳ吸収材料５２０は、着目する特徴的な波長又は波長範囲の光を高度に吸収する。吸収材料５２０は、主に不純物を含まない。吸収材料５２０の上に形成されたＣＳ材料５３０は、意図的な不純物なしで堆積される。図示された種々の材料は、バンド平滑化層、拡散ブロック層、分離吸収層、電荷層、又は増倍層を含み得る。当業者は、他のバリエーション、修正、及び代替案を認識するであろう。
【0082】
図６のデバイス６００に示されるように、各光検出器のためのｐ型材料６１０は、ＣＳ材料５３０の一部内に形成される。要素５３０に使用される特定のＣＳ材料に依存して、ｐ型材料６１０は、亜鉛、ベリリウム、又は炭素などであり得る不純物材料の拡散によって形成することができる。
【0083】
図７は、フロントエンド加工ステップ（例えば、図４～６に先に示されているような）の完了後の光検出器回路７００を示す。絶縁トレンチ７１０が、光学的又は電気的絶縁のために、光検出器デバイス材料（すなわち、層５１０～５３０）の部分内に形成され得、組み合わせて、ｎ型層５１０を露出させる（例えば、１つ以上のｎ－コンタクト金属を形成するために）。１つ以上のｐ－コンタクト金属７２０が、ｐ型材料６１０の上に形成することができる。誘電体材料７３０は、ｐ－コンタクト金属７２０、ｐ型材料６１０、及び光検出器デバイス材料を覆って堆積され得る。この場合、誘電体材料７３０はまた、絶縁トレンチ７１０を満たす。追加的なビア及びトレンチを形成して、ｐ－コンタクト金属７２０を露出させ得、次いで、ビア及びトレンチに金属材料７４０を充填して、誘電体材料７３０の露出された表面領域においてｐ－コンタクト金属７２０への金属接続を提供し得る。もちろん、他の変更、改変及び代替があってもよい。
【0084】
形成される光検出器デバイス構造は、ＰＩＮフォトダイオード、ＡＰＤ、ＵＴＣ－ＰＤ、メサフォトダイオード、又は平面フォトダイオードを含むことができるが、これらに限定されない。光検出器は、限定されるわけではないが、ＩｎＧａＡｓ、ＩｎＧａＡｓＰを含むバルク吸収層を利用することができる、あるいは、量子井戸、量子ダッシュ、又は量子ドットを利用することができる。当業者は、他のバリエーション、修正、及び代替案を認識するであろう。
【0085】
図８は、光検出器回路８００の代替実施形態を示し、それによって、ＣＳ材料は、選択領域ヘテロエピタキシーによってＳｉ表面上に堆積され、それによって、Ｓｉ表面は、まず、誘電体材料８１０によってパターン化されて凹部を形成し、その中で、ＣＳ材料は、誘電体材料上に堆積されずに、露出されたＳｉ表面上に選択的に堆積される。これらの材料は、図７で説明したものと類似又は同一の層（同じ参照番号で示される）から構成され得る。図９に示すように、ＣＳ材料（図８に示す）の選択的ヘテロエピタキシーに続く光検出器回路９００のフロントエンド製造ステップは、図７の実施形態において光検出器回路７００を形成するために利用されるステップ（同じ参照番号で示される）と同様又は同一であり得る。示されるように、誘電体材料９１０（除去されない場合は、誘電体材料８１０と組み合わされる）は、選択領域ヘテロエピタキシーによって形成される２つのＣＳ材料積層体を絶縁する。
【0086】
選択領域ヘテロエピタキシーは、Ｓｉ上のＣＳ材料の品質を改善し、光検出器の製造を容易にし、また新規デバイス構造の実現に有益である。選択領域ヘテロエピタキシーは、ＣＳ材料とＳｉ材料との間の熱膨張係数の不整合に起因する熱歪みを解放し、欠陥と転位のアスペクト比トラッピングを提供することにより、材料の品質を改善することができる。
【0087】
図９の実施形態は、パターン化された誘電体８１０によって提供される絶縁のために、別個のトレンチ絶縁ステップ（図７に示される）を必要としない場合がある。ＣＳ領域間の誘電体の一部は、エッチング又は代替プロセスによって除去することができ、次いで、これらの領域は、追加の光絶縁を提供するために、不透明である金属などの材料で充填することができる。本発明の範囲から逸脱することなく、このようなトレンチ絶縁は、代替的に、光検出器基板、又は基板からのチップをターゲット読み出し回路Ｓｉ ＣＭＯＳ基板に接合した後のバックエンドステップで形成することができる。
【0088】
図１０Ａ～１０Ｃは、本発明の種々の例によるウエハダイパターンを示す簡略化された図である。図１０Ａは、例示的なダイパターンを有するウエハ１００１を示し、各個々のダイ（例えば、ダイ１０１０）は、サイズ／面積が、１ｍｍ×１ｍｍ未満のような小さいものから、使用されるリソグラフィシステムに許容される最大の大きさまで変化し得る。各ダイ内では、選択領域ヘテロエピタキシーがＳｉ上のＣＳ材料成長に利用される場合、誘電体の種々のパターンを利用することができる。例は、円形パターン（図１０Ｂのダイ１００２に示される）、矩形パターン（図１０Ｃのダイ１００３に示される）を含むことができる。パターンの形状及びサイズの選択は、成長最適化及びパターン充填率と共に、より高い材料品質を達成するのを支援することができる。ダイ１００３に示される矩形ストライプパターンについては、破線円（例えば、光検出器１０２０）で示される円形光検出器が、メサエッチング又は拡散による成長後に形成されることができ、後者は、平面デバイスを形成する。パターンは、選択領域ヘテロエピタキシーのための誘電体が、誘電体の下のＳｉ表面を露出させるために除去される領域を表す。
【0089】
限定されるものでは無いが、正方形、楕円形、台形、異なるサイズの長方形、平行四角形、及び種々の多角形などのその他のパターンが、本発明の範囲から逸脱することなく利用することができる。
【0090】
このような光検出器及び光検出器アレイの実現を完了するための一連のステップは、図２～１０Ｃの実施形態において表されるものを含めて、いくつかの方法及び異なる順序で実行することができ、デバイス層及び構造の設計は、本発明の範囲から逸脱することなく、変更することができる。
【0091】
図１１は、本発明の一例による光検出器及び光検出器アレイ回路を製造する方法を示す簡略化されたフロー図である。示されるように、図１１は、読み出し、ロジック、ＡＩ、機械学習（ＭＬ）、信号処理、及び画像処理を含むが、これらに限定されない機能を可能にするＣＭＯＳ回路とその後に一体化されるＳｉ光検出器及び光検出器アレイ上にＣＳを実現するために実行することができる並列ステップのシーケンスを図示し、要約する。一例では、本方法は、並列に実行されるフロントエンド光検出器製造プロセス１１１０及びフロントエンドＣＭＯＳＩ Ｃ加工プロセス１１２０を含む。
【0092】
示されるように、フロントエンド光検出器製造プロセス１１１０は、基板１１１２（例えば、Ｓｉ基板、ＳＯＩ基板など）を提供するステップと、Ｓｉヘテロエピタキシー上でＣＳを実施し、デバイス１１１４を生成するためにデバイス構造を形成するステップと、デバイス１１１６を生成するためにメタライゼーションを実施するステップとを含むことができる。Ｓｉヘテロエピタキシー上のＣＳ、デバイス構造形成、及びメタライゼーションステップは、図７又は図９の実施形態に記載されているような構造を実現するために実施することができるが、これらに限定されない。他の光検出器の変形も製造することができ、次いで、ＣＭＯＳ回路ウエハとの集積化のための同様の一連のステップに従う。フロントエンドＩＣ製造プロセス１１２０について、ステップは、同様に、基板１１２２（例えば、Ｓｉ ＣＭＯＳ基板など）を提供するステップと、デバイス１１２４を製造するためにＩＣ製造プロセス（例えば、Ｓｉプロセス及び／又は他のＩＣフロントエンド製造）を実行するステップと、デバイス１１２６を製造するために金属化を実行するステップとを含むことができる。
【0093】
光検出器回路（プロセス１１１０）及びＣＭＯＳ回路（プロセス１１２０）のフロントエンド製造に続いて、デバイス１１３０によって示されるように、ウエハ（デバイス１１１６及び１１２６）は、限定されるものではないが、酸化物－酸化物及び銅－銅（Ｃｕ－Ｃｕ）接合などの一般的な結合技術を利用して、対面接合（すなわち、フリップチップ接合構成）され得る。ボンディング集積化を含むバックエンド製造のための正確なステップは、本発明の範囲から逸脱することなく、光検出器構造及び光検出器フロントエンド製造シーケンス、ならびにＣＭＯＳデバイス構造及びＣＭＯＳフロントエンド製造シーケンスに依存して変化し得る。
【0094】
ボンディングに続いて、バックエンド製造ステップを実行して、処理されたデバイス１１４０（例えば、図２のデバイス２００）を生成し得る。そのようなバックエンド製造ステップは、以下を含むが、これらに限定されない：光検出器ハンドルウエハの、研削、エッチング、研磨、又はその中の組み合わせによる部分的又は全体的な除去；光検出器構造の配向に応じて（すなわち、光検出器がトップダウンからPIN又はPN構造であるか、又はトップダウンからNIP若しくはNP構造であるか）、光検出器のｎ側又はｐ側のいずれかに行うことができるバックサイドコンタクトの適用（application）；カラーフィルタの適用；レンズ又は他の光学系の適用。デバイス構造は、FＳＩ又はＢＳＩデあり得、正確なステップ及びステップの順序は、本発明の範囲から逸脱することなく、変化し得る。
【0095】
上述のウエハ間プロセスに代えて、ＣＭＯＳ回路に接合された光検出器の製造もまた、チップツーウエハ又はチップツーチップ方式で行うことができる。当業者は、他のバリエーション、修正、及び代替案を認識するであろう。
【0096】
図１２は、本発明で使用されるＩｎＧａＡｓ材料と、従来のＣＭＯＳ感知デバイスで使用されるＳｉ材料の近似吸収スペクトルのプロット１２００を示す簡略図である。この方法とデバイスを証明するために、広い波長範囲にわたって、本技術の利益及び利点を説明するために、ＩｎＧａＡｓ（実線）とＳｉ（点線）の吸収についてのデータの寄せ集め（compilation）をプロットした。図に示すように、ＩｎＧａＡｓの吸収は検討した波長範囲にわたって高く、ＩｎＧａＡｓの波長範囲はＳｉの波長範囲よりも長い波長まで広がる。ＩｎＧａＡｓについての示されたスペクトルは、インジウム組成が０．５３、ガリウム組成が０．４７である。この組成は、ＩｎＰに格子整合するので、一般的に使用される。ＩｎＧａＡｓの吸収波長範囲は、歪を組み込んだＩｎＧａＡｓ組成を変えることにより、さらに長波長に拡張することができる。
【0097】
図１３Ａ～１３Ｅは、本発明の一例による光検出器デバイスの形成方法を示す簡略化された図である。これらの図に示されている方法ステップは、光検出器デバイスを形成するための前述した任意の方法ステップと組み合わせることができる。さらに、これらの図全体にわたる同じ数字は、同じ要素、領域、構成などを指す。
【0098】
一例では、本方法は、図１３Ａに示すように、大きいシリコン基板１３１０を提供することから始まる。シリコン基板１３１０は、約４インチ（１０．１６ｃｍ）から約１２インチ（３０．４８ｃｍ）の直径を有する。一例では、シリコン基板の表面は、任意の自然酸化物材料を除去するために洗浄される。基板は、水素又は他の適切な種を含む高温環境を用いて洗浄される。一例では、本方法は、図１３Ｂに示されるように、複数のｖ溝１３１１を形成するステップを含み、これらのｖ溝の各々は、幅５０～５００ナノメートルの特徴サイズを有することができる。一例では、ｖ溝の各々は、シリコン基板の１１１結晶面を露出させる。複数の溝１３１１は、一般に、水酸化カリウム及びテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）のようなエッチング剤、又は他の適当なエッチング剤を用いて形成される。
【0099】
一例では、本方法は、図１３Ｃに示すように、シリコン基板１３１０の表面領域をコーティングするために、ガリウムヒ素材料を含む核形成層１３２０を形成するステップを含む。核形成層１３２０は、１０ｎｍから２００ｎｍの範囲の厚さを有するが、その他であってもよい。
【0100】
一例では、本方法は、図１３Ｄに示されるように、複数の溝の各々の上に形成され、かつｖ溝の各々の長さに沿って延在する複数のナノワイヤを含むバッファ材料１３３０を形成するステップを含む。バッファ材料１３３０は、ＣＳ材料は、第１のバンドギャップ特性、第１の熱特性、第１の極性、及び第１の結晶特性によって特徴付けられ、シリコン基板１３１０は、第２のバンドギャップ特性、第２の熱特性、第２の極性、及び第２の結晶特性によって特徴付けられるように、複数のナノワイヤの各々から延びる第１の遷移領域１３３１と、直接ヘテロエピタキシーを用いて構成されるガリウムヒ素化合物半導体（ＣＳ）材料の１００結晶面成長によって特徴付けられる第２の遷移領域１３３２とを含む。
【0101】
一例では、バッファ材料は、さらに、ガリウムヒ化物含有材料及びリン化インジウム含有遷移領域（例えば、ＩｎＧａＡｓ等）と、ガリウムヒ化物含有材料及びリン化インジウム含有遷移領域を覆うインジウムヒ化ガリウム及びリン化インジウムを含むトラッピング層を含む界面領域とを含む。特定の例では、遷移領域は、開始時にはＧａＡｓに近く、ＩｎＰ勾配領域に近くなることができる。
【0102】
上記は、具体的な実施形態の十分な説明であるが、種々の改変、代替の構成及び均等物を使用することができる。一例として、パッケージ化されたデバイスは、本明細書の外側だけでなく、上述した要素の任意の組み合わせを含むことができる。従って、上述の説明及び例示は、添付の特許請求の範囲に規定される本発明の範囲を限定するものではない。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図2A】
【図2B】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図11】
【図12】
【図13A】
【図13B】
【図13C】
【図13D】
【図13E】
【外国語明細書】