特開 2023-34252 電界効果トランジスタおよび電界効果トランジスタの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023034252

(43)【公開日】2023-03-13

(54)【発明の名称】電界効果トランジスタおよび電界効果トランジスタの製造方法

(51)【国際特許分類】

   H01L 29/786 20060101AFI20230306BHJP

   H01L 21/336 20060101ALI20230306BHJP

【ＦＩ】

H01L29/78 618B

H01L29/78 618A

H01L29/78 626C

H01L29/78 617T

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021140402

(22)【出願日】2021-08-30

(71)【出願人】

【識別番号】521383145

【氏名又は名称】河東田 隆

(71)【出願人】

【識別番号】521383743

【氏名又は名称】齋藤 功

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100114915

【弁理士】

【氏名又は名称】三村 治彦

(74)【代理人】

【識別番号】100125139

【弁理士】

【氏名又は名称】岡部 洋

(74)【代理人】

【識別番号】100209808

【弁理士】

【氏名又は名称】三宅 高志

(72)【発明者】

【氏名】河東田 隆

【テーマコード（参考）】

5F110

【Ｆターム（参考）】

5F110AA01

5F110BB12

5F110CC07

5F110DD01

5F110DD05

5F110EE08

5F110FF01

5F110FF02

5F110FF03

5F110FF23

5F110GG01

5F110GG13

5F110GG41

5F110GG42

5F110HK02

5F110HK03

5F110HK32

(57)【要約】

【課題】転写を必要としない電界効果トランジスタを製造する。
【解決手段】本発明の一実施形態に係る電界効果トランジスタの製造方法は、バックゲートとして働く導電性基板上に、誘電体薄膜を形成する工程、前記誘電体薄膜上に、モリブデンあるいはあらかじめ表面を酸化したモリブデンを原料として６００℃乃至８００℃に設定し、前記誘電体薄膜を形成した前記導電性基板を４５０℃乃至７００℃の前記原料より低い温度に設定し、酸素と窒素からなる気体を流す気相成長法により、三酸化モリブデンの結晶層を形成する工程、および前記三酸化モリブデンの結晶層上に、ソースおよびドレインとして働くオーム性電極を形成する工程、を含む。
【選択図】図４

【特許請求の範囲】

【請求項1】

バックゲートとして働く導電性基板上に、誘電体薄膜を形成する工程と、
前記誘電体薄膜上に、モリブデンあるいはあらかじめ表面を酸化したモリブデンを原料として６００℃乃至８００℃に設定し、前記誘電体薄膜を形成した前記導電性基板を４５０℃乃至７００℃の前記原料より低い温度に設定し、酸素と窒素からなる気体を流す気相成長法により、三酸化モリブデンの結晶層を形成する工程と、
前記三酸化モリブデンの結晶層上に、ソースおよびドレインとして働くオーム性電極を形成する工程と、
を含むことを特徴とする電界効果トランジスタの製造方法。

【請求項2】

前記導電性基板がシリコンからなることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。

【請求項3】

前記誘電体薄膜がシリコン酸化膜であることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。

【請求項4】

前記誘電体薄膜がシリコン窒化膜であることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。

【請求項5】

前記三酸化モリブデンの結晶層はそれをはがして他に転写することが不可能なように前記誘電体薄膜に固着していることを特徴とする請求項１に記載の電界効果トランジスタの製造方法。

【請求項6】

請求項１乃至５のいずれか１項に記載の製造方法によって製造された、電界効果トランジスタ。

【請求項7】

バックゲートとして働く導電性基板と、
前記導電性基板上に形成された誘電体薄膜と、
他の基板に一度形成した後、はがしてあるいは切り離して前記誘電体薄膜上に転写あるいは移したのではなく、最初から前記誘電体薄膜上に気相成長法により形成された三酸化モリブデンの結晶層と、
前記三酸化モリブデンの結晶層上のソースおよびドレイン電極として働くオーム性電極とを含むことを特徴とする電界効果トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基板上に形成された広禁制帯幅を有し、シリコンより大幅に大きなキャリヤ移動度を持ち、かつグラフェンと同様の電気的、光学的特性を有する電界効果トランジスタと、転写を必要としないその電界効果トランジスタの製造方法に関する。

【背景技術】

【0002】

近年、いわゆるパワーデバイスの１つである電界効果トランジスタは家電製品、自動車、工作機械等きわめて広い範囲で使われるようになっている。それとともに、パワーデバイスには高効率かつ高速に電力の変換・制御ができる特性が要求されるようになってきた。パワーデバイスは長年に渡り、シリコン（Ｓｉ）を用いて製造されてきたが、Ｓｉを用いることの限界が予測されるようになってきた。その限界はＳｉの禁制帯幅が約１電子ボルト（ｅＶ）と小さいことから生じることが明らかにされている。そこで、その限界を克服するために、禁制帯幅が広くいわゆるワイドギャップ半導体を用いて、パワーデバイスを実現する研究が広く行われるようになった。具体的には、約３．４３ｅＶの禁制帯幅をもつ窒化ガリウム（ＧａＮ）や約３．２ｅＶの禁制帯幅をもつシリコン・カーバイド（ＳｉＣ）等の半導体を用いたパワーデバイスの開発である。

【0003】

一方、コンピュータや通信機器等で情報を処理するための電子デバイスに対しても、より速く情報処理ができる一層の高速性が要求されるようになった。スーパーコンピュータのような特殊な電子機器には、ガリウムひ素（ＧａＡｓ）のようなキャリヤ移動度の大きな半導体が使われているが、一般的な電子機器はＳｉで作られており、情報処理の速度はＳｉのキャリヤ移動度により、制約を受けている。上述のパワーデバイス用として期待されるＧａＮの電子移動度は９００ｃｍ^２／Ｖｓ、ＳｉＣのそれは１０００ｃｍ^２／Ｖｓであるから、Ｓｉの１３５０ｃｍ^２／Ｖｓより小さく、この目的には適さない。

【0004】

このように、パワーデバイス、情報処理用デバイスのいずれにおいても、高速性が要求されているが、既知の半導体でＳｉより大きな電子移動度をもつものとしては、ＧａＡｓやＩｎ１－ｘＧａｘＡｓがある。しかし、これらの半導体を用いて電子デバイスを作ろうとすると、材料がＳｉより著しく高価で、デバイスの製造プロセスもＳｉとは著しく異なるため、一般的とは言えない。特に、Ｉｎ１－ｘＧａｘＡｓの禁制帯幅はＧａＡｓより小さく、材料も市販されていないため、一般的ではない。

【0005】

高速性という点で、近年注目されている物質にグラフェンがある。グラフェンにはＳｉの１００倍以上の電子移動度が期待されるが、重大な問題がある。その１つは何もしない場合は禁制帯幅は０で、電圧を印加するなどの方法をとっても０．２ｅＶ程度にしかならず、既知の電子デバイスを作るには、全く不向きであるということである。もう１つは、その製造法にある。これまで何通りかの方法が提案されているが、その中で最も良好な特性を示す方法は、グラファイトからスコッチテープで単層～複数の層のグラフェンを剥がしとり、それを基板に転写するという、きわめて非工業的な方法によるということである。このように グラフェンで上述のような問題を解決することはできない。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２００６－１２８１５４号公報

【非特許文献】

【0007】

【非特許文献1】Optimization of Oxide-Semiconductor/Base-Semiconductor Solar Cells, Rojendra Singh, Kamel Rajkanum, Don E. Brodie and John H. Morgan, IEEE Transaction on Electron Devices, Vol. ED-27, No. 4, April, 1980, pp656-662.

【非特許文献2】Low pressure chemical vapor deposition of molybdenum oxides from molybdenum hexacarbonyl and oxygen, Jeffrey S. Cross, Glenna L. Shhrader, Thin Solid Films 259(1995), 5-13.

【非特許文献3】Enhancd Charge Carrier Mobility in Two-Dimensional High Dielectric Molybdenum Oxide, Sivacayendran Balendhran, Junkai Deng, Jian Zhen Ou, Sumeet Walia, Janes Scott, Jianski Tang, Kang L. Wang, Mattew R. Field, Salvy Russo, Serge Zhuirykov, Michael S. Strano, Nikhil Medhekar, Sharath Striram, Madhu Bhaskaram, and Kourosh Kalantar-zadeh, Advanced Materials 2013, 25, 109-114.

【0008】

ＭｏＯ_３は既存の電子デバイスの製造に通常用いられている化学気相成長法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、既存の電子デバイスによく用いられている半導体からなる基板上に形成することができる（特許文献１）。また、ＭｏＯ_３を用いると、グラフェンと同様の特性をもつ電界効果トランジスタ（グラフェン型ＦＥＴとよぶ）を形成することが可能である。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、少なくともシリコン・カーバイド（ＳｉＣ）の禁制帯幅３．２ｅＶより大きな禁制帯幅とシリコン（Ｓｉ）の電子移動度１３５０ｃｍ^２／Ｖｓより大きな電子移動度をもち、グラフェンを製造する際のスコッチテープによる転写ではなく、既存の電子デバイスを製造する際に用いられる従来のデバイス製造プロセスで製造できる電子デバイスを実現することを目的とする。さらに、トランジスタやダイオードなどすでに実用化されている電子デバイスが持っている以上の機能をもつ電子デバイスを実現することも、本発明の目的である。

【課題を解決するための手段】

【0010】

本発明の一観点によれば、電界効果トランジスタの製造方法において、バックゲートとして働く導電性基板上に、誘電体薄膜を形成する方法であって、前記誘電体薄膜上に、モリブデンあるいはあらかじめ表面を酸化したモリブデンを原料として６００℃乃至８００℃に設定し、前記誘電体薄膜を形成した導電性基板を４５０℃乃至７００℃の前記原料より低い温度に設定し、酸素と窒素からなる気体を流す気相成長法により、三酸化モリブデンの結晶層を形成する工程、および前記三酸化モリブデンの結晶層上に、ソースおよびドレインとして働くオーム性電極を形成する工程、を含むことを特徴とする電界効果トランジスタの製造方法が提供される。

【0011】

本発明の他の観点によれば、電界効果トランジスタにおいて、バックゲートとして働く導電性基板、前記導電性基板上に形成された誘電体薄膜、他の基板に一度形成した後、はがしてあるいは切り離して前記誘電体薄膜上に転写あるいは移したのではなく、最初から前記誘電体薄膜上に気相成長法により形成された三酸化モリブデンの結晶層、および前記三酸化モリブデンの結晶層上のソースおよびドレイン電極として働くオーム性電極を含むことを特徴とする電界効果トランジスタが提供される。

【0012】

上述の課題は、本発明に従い、半導体として三酸化モリブデン（ＭｏＯ_３）を用い、すでに実用化されている半導体を基板とし、すでに実用化されている電子デバイスの製造プロセスにより、グラフェンと同様の特性をもつ電子デバイスを製造することにより、解決される。ここで、グラフェンと同様の特性というのは、たとえば電界効果トランジスタ（ＦＥＴ）において、正負いずれの極性のゲート電圧によっても導電性を示す特性をさす。三酸化モリブデン（ＭｏＯ_３）の禁制帯幅は非特許文献１によると３．７５ｅＶであり、非特許文献２によれば３．２４ｅＶであるが、いずれにしてもＳｉＣの３．２ｅＶよりは大きい。

【0013】

非特許文献３には、グラフェン型ＦＥＴができたと述べられているが、用いたのはＭｏＯ_３のフレークである。フレークというのは、例えば特許文献１に述べられている気相成長法（ＣＶＤ）により、ＭｏＯ_３を形成しようとする際、化学反応を起こさせる石英管内にできる極めて薄い結晶片である。フレークは薄い上、非常にもろく、ピンセットなどで持とうとすると、簡単に壊れてしまう。非特許文献３には、まずＭｏＯ_３粉末の熱蒸着により、石英基板上にＭｏＯ_３フレークを作り、それを機械的に剥ぎ取り、硫酸中で導電性基板上に移すと述べられている。この方法では、フレークの厚さや形状を再現性よく形成することができず、また石英基板から導電性基板上に転写するというグラフェンと同様の方法をとっているため、極めて非工業的である。硫酸中で転写するというのも、非常に複雑で、非効率的な方法である。従って、上述のすでに実用化されている電子デバイスの製造プロセスにより製造するというのとは、全くあわない。

【0014】

本発明は日常的に用いられている導電性の半導体を基板とし、基板上にまず誘電体の薄膜を形成する。次に、特許文献１の方法により、ＭｏＯ_３結晶薄膜を形成する。続いて、導電性基板上にオーム性電極を形成し、バックゲートとする。次に、ＭｏＯ_３結晶薄膜上にソースおよびドレイン電極を形成することにより、電界効果トランジスタを形成する。形成されたＦＥＴはグラフェン型の特性を有する。従って、本発明のＦＥＴ製造方法およびできたＦＥＴは、上述の条件をすべて満足する。

【0015】

また、非特許文献３には、キャリヤを発生させるために、ＭｏＯ_３フレークを水素中で処理すると述べられているが、本発明の方法によれば、水素中で処理することなく、キャリヤを発生させることができる。ＣＶＤ法で製造されたＭｏＯ_３は２層の原子層から成る対毎にエネルギーの壁があり、キャリヤは対の中で生成され、対の中にエネルギー的に閉じ込められ、層の厚さと垂直方向には、高速で移動すると、考えられている。非特許文献３によれば、水素処理によって酸素空孔が生じ、その際自由な電子が発生するとなっているが、本発明の方法では、水素処理をしなくても、酸素空孔が生じ、自由な電子すなわちキャリヤが発生すると考えられる。

【発明の効果】

【0016】

本発明の高速、高パワー電界効果トランジスタにより、たとえば高速でかつ大きな電力が処理できる家電製品、自動車、工作機械等が実現されるなど、産業上の利点は計り知れないものがある。

【図面の簡単な説明】

【0017】

【図1】ＳｉＯ_２薄膜を形成した後のＳｉウエハの断面を示す図である。

【図2】ＳｉＯ_２薄膜の上に三酸化モリブデン（ＭｏＯ_３）の結晶薄膜を形成した後のウエハの断面を示す図である。

【図3】三酸化モリブデンの４つの異なる点から得られたラマンスペクトルを示す図である。

【図4】電極形成後のウエハの断面を示す図である。

【図5】図４に示されたデバイスの特性を示す図である。

【発明を実施するための形態】

【0018】

本発明の実施例において、基板としてはシリコン（Ｓｉ）を用いる。Ｓｉは抵抗率が０．０２Ω・ｃｍ以下が望ましいが、これに限定されない。結晶面はミラー指数（１１１）、（１１０）、（１００）のいずれでもよい。電子デバイス用に通常市販されているＳｉウエハでよい。まず、Ｓｉウエハを通常用いる有機溶媒で洗浄し、表面の汚染を除去する。例えば、アセトン、メタノール、純水を順に用いて表面を洗浄する。次に、Ｓｉ基板上に誘電体膜を形成する。誘電体膜はシリコン酸化膜（ＳｉＯ_２）が最も扱いやすいが、これに限定されない。ＳｉＯ_２と同程度の高い抵抗率を有すればよい。一例において、ＳｉＯ_２は酸素雰囲気中でＳｉウエハを加熱すればできるが、グラフェン型ＦＥＴの場合は、厚いＳｉＯ_２膜は適さないので、膜厚の制御がしやすい８００℃程度で加熱するのがよい。加熱時間は用途により、３０分～３時間とする。

【0019】

図１はＳｉＯ_２薄膜を形成した後のＳｉウエハ１００の断面を示す。Ｓｉウエハ１００は、Ｓｉ基板１０１、ＳｉＯ_２薄膜１０２を有し、Ｓｉ基板１０１の上部にＳｉＯ_２薄膜１０２を形成する。なお、Ｓｉウエハ１００における各部の比率は、実際に比率とは異なる。

【0020】

図２はＳｉＯ_２薄膜１０２上に三酸化モリブデン（ＭｏＯ_３）結晶薄膜１０３を形成した後のＳｉウエハ１００の断面を示す。ＭｏＯ_３結晶薄膜１０３は特許文献１に示されている気相成長法により形成した。この方法において、ソースはモリブデン（Ｍｏ）でその温度は６００乃至８００℃、好ましくは７５０℃、基板はＳｉＯ_２薄膜を形成した図１のウエハで、温度は４５０乃至７００℃、好ましくは５５０℃とした。気体は酸素と窒素を１：１の割合で混合したものを用いた。

【0021】

反応時間は、例えば１時間である。ＭｏＯ_３結晶薄膜１０３の厚さは、約１１ｎｍである。ＭｏＯ_３結晶薄膜１０３は特許文献１の方法により、あらかじめＳｉＯ_２薄膜１０２を形成したＳｉ基板１０１の上に形成できるので、一度他の基板上に形成した後、剥がして最終的に用いる別の基板に転写する必要はない。そのため、転写に伴う薄膜の欠損や欠陥導入の心配はなく、工程の複雑さもない。

【0022】

図３は形成した三酸化モリブデンの４つの異なる点から得られたラマンスペクトルである。横軸はラマンシフトを示し、縦軸はラマンスペクトルの強度を示す。このスペクトルから、形成されたものがＭｏＯ_３であり、エピタキシャルとは言えないものの、単結晶に非常に近いものであることがわかる。ＭｏＯ_３結晶薄膜１０３はＳｉ基板１０１上のＳｉＯ_２薄膜１０２に固着しており、これを剥がして、他の基板上に転写することはできない。また、ＭｏＯ_３結晶薄膜１０３はフレーク状ではなく、Ｓｉ基板１０１の上面全体に広がっている。

【0023】

図４は電極形成後のＳｉウエハ１００の断面を示す。ソース電極１０４、ドレイン電極１０５はＭｏＯ_３結晶薄膜１０３の上部に形成され、ソース電極１０４およびドレイン電極１０５の素材は金を用いた。ソース電極１０４およびドレイン電極１０５の素材は、金に限定されず、例えば、銀、銅、アルミニウム等であってもよい。ソース電極１０４およびドレイン電極１０５はフォトリソグラフィにより形成すれば、より微細なものが形成できるが、今回はフォトリソグラフィの条件出しに要する手間を省くため、メタルマスクを用いて真空蒸着により形成した。ソース電極１０４、ドレイン電極１０５はいずれも直径１００μｍの円形で、両者の最も近接した部分間の距離は１００μｍである。Ｓｉ基板１０１は低抵抗であるので、ゲート電極として使用することができる。従って、図４の構造は電界効果トランジスタ（ＦＥＴ）であり、Ｓｉ基板１０１はバックゲートとなる。ソース電極１０４、ドレイン電極１０５およびバックゲート１０１への電気的接続は、導電性接着剤等を用いて、当業者には周知の方法で、リード線等を接続することにより行った。

【0024】

図４に示されたデバイスの特性を図５に示す。図５はゲート電圧を変化させた場合のソース・ドレイン電圧に対するソース・ドレイン電流の変化を示す。

【0025】

図５（ａ）はゲート電圧が正の場合を示し、図５（ｂ）はゲート電圧が負の場合を示す。ゲート電圧が正の場合も負の場合もソース・ドレイン電流が流れ、両極性であることがわかる。このような特性は、グラフェンを用いたＦＥＴでみられる。図４に示された構造ではソース・ドレイン間の抵抗が非特許文献３に示されたデバイスより高いため、図５のようにソース・ドレイン電流が０または０に近いソース・ドレイン電圧の範囲が広くなっている。これらのことから、図４に示された構造のデバイスは、グラフェン型ＦＥＴであることがわかる。

【0026】

グラフェン型ＦＥＴには大きな電子移動度が期待され、高速の電子デバイスが実現される可能性がある。また、炭素（Ｃ）からなるグラフェンには、禁制帯幅が０という欠点があるが、本発明においてはＭｏＯ_３を用いており、ＭｏＯ_３は３．２４～３．７５ｅＶの禁制帯幅を持つという報告があり、従ってワイドギャップ半導体に期待される以上のいわゆるパワーデバイスが実現される可能性がある。加えて、グラフェン型ＦＥＴには正負いずれのゲート電圧に対しても電流が流れるという、いわゆる両極性があることから、これまでにない新しい論理素子が実現される可能性がある。

【0027】

なお、上で示した実施例においては、基板１０１をＳｉとしたが、基板１０１はＳｉに限られず、ガリウムひ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、ガリウムリン（ＧａＰ）、ガリウム窒化物（ＧａＮ）、シリコン炭化物（ＳｉＣ）、有機化合物半導体等入手が容易な他の半導体を用いてもよい。また、ＭｏＯ_３結晶薄膜１０３の形成に先立ち、基板１０１上に形成する誘電体薄膜１０２を上述の実施例ではＳｉＯ_２としたが、誘電体薄膜１０２はＳｉＯ_２に限られず、シリコン窒化膜（Ｓｉ_３Ｎ_４）やアルミナ（Ａｌ_２Ｏ_３）など他の誘電体薄膜からなってもよい。

【0028】

さらに、上述の実施例において、ソース、ドレイン電極はＡｕで形成されたが、ソース、ドレイン電極はＡｕに限られずＭｏＯ_３とオーム性接触を形成する他の金属で形成してもよい。また、ソース、ドレイン電極は真空蒸着により形成したが、形成方法は真空蒸着に限られず、スパッタリングのような他の方法によって形成してもよい。

【符号の説明】

【0029】

１００ Ｓｉウエハ
１０１ Ｓｉ基板
１０２ ＳｉＯ_２
１０３ ＭｏＯ_３結晶薄膜
１０４ ソース電極
１０５ ドレイン電極

【図1】

【図2】

【図3】

【図4】

【図5】