特開 2023-34860 ＤＣ－ＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023034860

(43)【公開日】2023-03-13

(54)【発明の名称】ＤＣ－ＤＣコンバータ

(51)【国際特許分類】

   H02M 3/28 20060101AFI20230306BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2021141308

(22)【出願日】2021-08-31

(71)【出願人】

【識別番号】000003942

【氏名又は名称】日新電機株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】清水 健介

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA04

5H730AS01

5H730AS08

5H730BB27

5H730DD04

5H730DD16

5H730DD32

5H730DD41

5H730EE04

5H730EE07

5H730EE13

5H730FD01

5H730FD11

5H730FD31

5H730FD41

5H730FG01

(57)【要約】      （修正有）

【課題】低出力動作時においても線形性を維持した出力電力特性を有するＤＣ－ＤＣコンバータを提供する。
【解決手段】ＤＣ－ＤＣコンバータ１００において、スイッチング素子Ｓｗ１～Ｓｗ８を同時に所定期間オフにするデッドタイムを制御信号Ｓ１～Ｓ８に設定し、第３レグ１２１及び第４のレグ１２２のデッドタイムのタイミングを、第２のレグ１１２のデッドタイムと第１のレグ１１１のデッドタイムとの時系列における中心に設定することで、低出力動作時の線形性を維持した出力電力特性を実現する。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のスイッチング素子と、前記スイッチング素子にそれぞれ並列に接続される複数のコンデンサ素子とを有するレグを構成単位として、第１の前記レグと第２の前記レグとを有する１次側ブリッジ回路と、
第３の前記レグと第４の前記レグとを有する２次側ブリッジ回路と、
前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を制御する制御信号を出力する制御部とを備え、
前記制御部は、
前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を同時に所定期間オフにするデッドタイムを前記制御信号に設定し、
前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第２のレグの前記デッドタイムと前記第１のレグの前記デッドタイムとの時系列における中心に設定するＤＣ－ＤＣコンバータ。

【請求項2】

前記制御部は、前記デッドタイムのタイミング設定を、前記１次側ブリッジ回路および／または前記２次側ブリッジ回路内で電流が還流する還流電流印加時に行う請求項１に記載のＤＣ－ＤＣコンバータ。

【請求項3】

前記制御部は、前記デッドタイムをＴｄ、前記還流電流印加時の１次側ブリッジ回路のレグ間位相差をφ_L1としたとき、
前記還流電流印加時のブリッジ間位相差をφ_Bは、
φ_B＝Ｔｄ＋（π－φ_L1）／２
で表される請求項２に記載のＤＣ－ＤＣコンバータ。

【請求項4】

前記制御部は、
前記ＤＣ－ＤＣコンバータの起動時には、前記第１ないし第４のレグの位相差は設定せずに前記デッドタイムのみを設定し、
その後の還流電流印加時において、前記第１のレグと前記第２のレグとのレグ間位相差を設定することにより、前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第２のレグの前記デッドタイムと前記第１のレグの前記デッドタイムとの時系列における中心に設定する請求項１ないし３のいずれか１項に記載のＤＣ－ＤＣコンバータ。

【請求項5】

複数のスイッチング素子と、前記スイッチング素子にそれぞれ並列に接続される複数のコンデンサ素子とを有するレグを構成単位として、第１の前記レグと第２の前記レグとを有する１次側ブリッジ回路と、
第３の前記レグと第４の前記レグとを有する２次側ブリッジ回路と、
前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を制御する制御信号を出力する制御部とを備え、
前記制御部は、
前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を同時に所定期間オフにするデッドタイムを前記制御信号に設定し、
前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第３および前記第４のレグの前記デッドタイムの期間中に前記変換部に流れる電流が反転するよう設定するＤＣ－ＤＣコンバータ。

【請求項6】

前記制御部は、前記デッドタイムのタイミング設定を、前記１次側ブリッジ回路および／または前記２次側ブリッジ回路内で電流が還流する還流電流印加時に行う請求項５に記載のＤＣ－ＤＣコンバータ。

【請求項7】

前記制御部は、前記デッドタイムをＴｄ、前記還流電流印加時の１次側ブリッジ回路のレグ間位相差をφ_L1としたとき、
前記還流電流印加時のブリッジ間位相差をφ_Bは、
φ_B＝Ｔｄ＋（π－φ_L1）／２
で表される請求項６に記載のＤＣ－ＤＣコンバータ。

【請求項8】

前記制御部は、
前記ＤＣ－ＤＣコンバータの起動時には、前記第１ないし第４のレグの位相差は設定せずに前記デッドタイムのみを設定し、
その後の還流電流印加時において、前記第１のレグと前記第２のレグとのレグ間位相差を設定することにより、前記第３および前記第４のレグの前記デッドタイムの期間中に前記変換部に流れる電流が反転するよう設定する請求項５ないし７のいずれか１項に記載のＤＣ－ＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はＤＣ－ＤＣコンバータに関する。

【背景技術】

【0002】

２つのレグを含む第１および第２のブリッジ回路と、トランスとインダクタを含む変換部とから構成される絶縁型ＤＣ－ＤＣコンバータが知られている。特許文献１には、ブリッジ回路間に位相差を設けることで中央のインダクタに電圧を供給するＤＣ－ＤＣコンバータが開示されている。特許文献２には、ブリッジ回路間位相差に加えてどちらか片側のレグ間に位相差を設けて、電流をブリッジ回路内部で還流させるＤＣ－ＤＣコンバータが開示されている。特許文献３には、ブリッジ回路間位相差に加えて両側のレグ間に位相差を設けて、電流をブリッジ回路内部で還流させるＤＣ－ＤＣコンバータが開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２０－１２９９２２号公報

【特許文献2】特開２０１６－１５２６８７号公報

【特許文献3】特開２０２０－５３３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記特許文献１ないし３に開示されたＤＣ－ＤＣコンバータにおいては、低出力動作時の出力電力特性において線形性が失われる区間が発生するという課題があった。

【0005】

本発明の一態様は、上記課題に鑑みてなされたものであり、低出力動作時においても線形性を維持した出力電力特性を有するＤＣ－ＤＣコンバータを実現することを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決するため、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子と、前記スイッチング素子にそれぞれ並列に接続される複数のコンデンサ素子とを有するレグを構成単位として、第１の前記レグと第２の前記レグとを有する１次側ブリッジ回路と、第３の前記レグと第４の前記レグとを有する２次側ブリッジ回路と、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を制御する制御信号を出力する制御部とを備え、前記制御部は、前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を同時に所定期間オフにするデッドタイムを前記制御信号に設定し、前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第２のレグの前記デッドタイムと前記第１のレグの前記デッドタイムとの時系列における中心に設定する。

【発明の効果】

【0007】

本発明の一態様によれば、低出力動作時においても線形性を維持した出力電力特性を有するＤＣ－ＤＣコンバータを実現できる。

【図面の簡単な説明】

【0008】

【図1】実施形態１に係るＤＣ－ＤＣコンバータの回路図である。

【図2】実施形態１に係るＤＣ－ＤＣコンバータの起動時における動作を示す図である。

【図3】実施形態１の還流動作時のＤＣ－ＤＣコンバータの動作を説明する図である。

【図4】図３の区間Ａにおける第１の電流経路を示す図である。

【図5】図３の区間Ａにおける第２の電流経路を示す図である。

【図6】図３の区間Ｂにおける電流経路を示す図である。

【図7】図３の点線丸枠６０を拡大して示した波形図である。

【図8】比較例技術による還流電流動作時の出力電力特性のシミュレーションを示す図である。

【図9】比較例技術におけるＤＣ－ＤＣコンバータ内での電流経路を示した図である。

【図10】比較例技術におけるデッドタイム区間中のトランス１次側電圧、トランス一次側電流およびインダクタ電圧を示す図である。

【図11】実施形態１のレグ間位相差の変化に対する出力電力特性を示す図である。

【図12】実施形態１のブリッジ間位相差の変化に対する出力電力特性を示す図である。

【図13】実施形態２の制御部を示すブロック図である。

【図14】実施形態２の電流制御部の構成を示すブロック図である。

【図15】実施形態２の電力制御部の構成を示すブロック図である。

【図16】実施形態２の制御信号生成部の構成を示すブロック図である。

【発明を実施するための形態】

【0009】

〔実施形態１〕
以下、実施形態１のＤＣ－ＤＣコンバータについて説明する。

【0010】

（ＤＣ－ＤＣコンバータの全体構成）
図１は、ＤＣ－ＤＣコンバータ１００の回路図である。ＤＣ－ＤＣコンバータ１００は、１次側ブリッジ回路１１０と、２次側ブリッジ回路１２０と、変換部１３０と、制御部１４０とを備えている。ＤＣ－ＤＣコンバータ１００の入力端子対でもある、１次側ブリッジ回路１１０の入力端子１１７、１１８の間には、１次側直流電源Ｅ_１が接続される。またＤＣ－ＤＣコンバータ１００の出力端子対でもある、２次側ブリッジ回路１１０の出力端子１２７、１２８の間には、２次側直流電源Ｅ_２が接続される。１次側直流電源Ｅ_１及び２次側直流電源Ｅ_２の少なくともいずれかは、２次電池であり得る。

【0011】

ここで、「入力」、「出力」とは、１次側直流電源Ｅ_１の側から２次側直流電源Ｅ_２の側へ、すなわち、１次側ブリッジ回路１１０から２次側ブリッジ回路１２０へと電力が伝送されることを想定した表現である。しかし、これは便宜上の表現であって、以下でも同様である。実施形態１のＤＣ－ＤＣコンバータ１００は、双方向ＤＣ－ＤＣコンバータであり、２次側から１次側への電力の伝送も可能である。

【0012】

（変換部の構成）
１次側ブリッジ回路１１０は、変換部１３０の１次側１３１に接続されている。すなわち１次側ブリッジ回路１１０の出力端子は変換部１３０の入力端子に接続される。２次側ブリッジ回路１２０は、変換部１３０の２次側１３２に接続されている。すなわち変換部１３０の出力端子（変換部の２次側の端子）は２次側ブリッジ回路１２０の入力端子に接続される。

【0013】

変換部１３０は、トランスＴｒと、リアクトルＬ_１と、リアクトルＬ_２とを備える。図１の回路図におけるリアクトルＬ_１とリアクトルＬ_２とは、変換部１３０におけるインダクタンス成分を等価的に表している。リアクトルＬ_１およびリアクトルＬ_２で表されるインダクタンス成分は、トランスＴｒの漏れインダクタンスを含む。

【0014】

また、リアクトルＬ_１およびリアクトルＬ_２で表されるインダクタンス成分は、トランスＴｒの１次巻線または２次巻線の少なくともいずれかに接続された現実の回路素子としてのリアクトルによるインダクタンス成分を含んでいてもよい。図１の回路図では、リアクトルＬ_１、トランスＴｒの１次巻線およびリアクトルＬ_２がこの順に直列で接続されているように表した。

【0015】

（１次側ブリッジ回路の構成）
１次側ブリッジ回路１１０は、コンデンサＣ_１と、スイッチング素子Ｓｗ１～Ｓｗ４と、スナバコンデンサＣ_snub1～Ｃ_snub4（コンデンサ素子）と、電流計１１５と、電圧計１１６とを備える。なお、実施形態１においては、スイッチング素子をＭＯＳトランジスタで構成しているが、これ以外のスイッチング素子で構成してもよい。

【0016】

スイッチング素子Ｓｗ１～Ｓｗ４は、還流ダイオード（以下単にダイオードという）Ｄ１～Ｄ４をそれぞれ備えている。また、スイッチング素子Ｓｗ１～Ｓｗ４には、スナバコンデンサＣ_snub1～Ｃ_snub4が並列にそれぞれ接続されている。すなわち、スイッチング素子Ｓｗ１～Ｓｗ４のドレインとソースとの間に、スナバコンデンサＣ_snub1～Ｃ_snub4がそれぞれ接続されている。

【0017】

１次側ブリッジ回路１１０の入力端子１１７、１１８の間には、コンデンサＣ_１と、第１のレグ１１１と、第２のレグ１１２とが並列に接続されている。第１のレグ１１１の高電位側の入力端子１１７から順に、スイッチング素子Ｓｗ１、スイッチング素子Ｓｗ２が直列接続されている。また、第２のレグ１１２の高電位側の入力端子１１７から順に、スイッチング素子Ｓｗ３、スイッチング素子Ｓｗ４が直列接続されている。

【0018】

第１のレグ１１１の中間点、即ち、スイッチング素子Ｓｗ１とスイッチング素子Ｓｗ２との接続点が、１次側ブリッジ回路１１０の一方の出力端子１１３となる。第２のレグ１１２の中間点、即ち、スイッチング素子Ｓｗ３とスイッチング素子Ｓｗ４との接続点が、１次側ブリッジ回路１０のもう一方の出力端子１１４となる。変換部１３０のリアクトルＬ_１は、１次側ブリッジ回路１１０の一方の出力端子１１３に接続されており、リアクトルＬ_２は１次側ブリッジ回路１１０のもう一方の出力端子１１４に接続されている。

【0019】

なお、１次側ブリッジ回路１１０の入力端子１１７、１１８（１次側直流電源Ｅ_１の両側）に流れる電流（以下１次側電流という）Ｉ₁を測定するために電流測定部である電流計１１５が実施形態１の１次側ブリッジ回路１１０に設けられている。また、１次側ブリッジ回路１１０の入力端子１１７、１１８間の電圧（以下１次側電圧という）Ｖ₁を測定するために電圧測定部である電圧計１１６が実施形態１の１次側ブリッジ回路１１０に設けられている。電流計１１５と電圧計１１６はこれらに限定されるものではなく、１次側ブリッジ回路１１０の１次側電流Ｉ₁および１次側電圧Ｖ₁が測定できるものであれば他の回路等であってもよい。

【0020】

（２次側ブリッジ回路の構成）
２次側ブリッジ回路１２０は、コンデンサＣ_２と、スイッチング素子Ｓｗ５～Ｓｗ８と、スナバコンデンサＣ_snub5～Ｃ_snub8（コンデンサ素子）と、電流計１２５と、電圧計１２６とを備える。スイッチング素子Ｓｗ５～Ｓｗ８は、ダイオードＤ５～Ｄ８をそれぞれ備えている。スイッチング素子Ｓｗ５～Ｓｗ８には、スナバコンデンサＣ_snub5～Ｃ_snub8が並列にそれぞれ接続されている。すなわち、スイッチング素子Ｓｗ５～Ｓｗ８のドレインとソースとの間に、スナバコンデンサＣ_snub5～Ｃ_snub8がそれぞれ接続されている。

【0021】

２次側ブリッジ回路１２０の出力端子１２７、１２８の間には、コンデンサＣ_２と、第３のレグ１２１と、第４のレグ１２２とが並列に接続されている。第３のレグ１２１の高電位側の入力端子である２次側ブリッジ回路１２０の出力端子１２７から順に、スイッチング素子Ｓｗ５、スイッチング素子Ｓｗ６が直列接続されている。また、第４のレグ１２２の高電位側の入力端子である２次側ブリッジ回路１２０の出力端子１２７から順に、スイッチング素子Ｓｗ７、スイッチング素子Ｓｗ８が直列接続されている。

【0022】

第３のレグの中間点、即ち、スイッチング素子Ｓｗ５とスイッチング素子Ｓｗ６との接続点が、２次側ブリッジ回路１２０の一方の入力端子１２３となる。第４のレグの中間点、即ち、スイッチング素子Ｓｗ７とスイッチング素子Ｓｗ８との接続点が、２次側ブリッジ回路１２０のもう一方の入力端子１２４となる。図１の回路図において、変換部１３０のトランスＴｒの２次巻線は、２次側ブリッジ回路１２０の一方の入力端子１２３ともう一方の入力端子１２４とに接続されている。

【0023】

２次側ブリッジ回路１２０の出力端子１２７、１２８に流れる電流（以下２次側電流という）Ｉ_２を測定するために電流測定部である電流計１２５が実施形態１の２次側ブリッジ回路１２０に設けられている。また、２次側ブリッジ回路１２０の出力端子１２７、１２８間の電圧（以下２次側電圧という）Ｖ₂を測定するための電圧測定部である電圧計１２６が実施形態１の２次側ブリッジ回路１２０に設けられている。電流計１２５と電圧計１２６はこれらに限定されるものではなく、２次側ブリッジ回路１２０の１次側電流Ｉ₁および１次側電圧Ｖ₁が測定できるものであれば他の回路等であってもよい。

【0024】

（制御部の動作説明）
制御部１４０は、１次側電圧Ｖ₁、１次側電流Ｉ₁、２次側電圧Ｖ₂および２次側電流Ｉ₂を参照して、スイッチング素子Ｓｗ１～Ｓｗ８のスイッチングを制御する制御信号Ｓ１～Ｓ８をスイッチング素子Ｓｗ１～Ｓｗ８のゲートに供給する。

【0025】

（ＤＣ－ＤＣコンバータの動作：起動時）
図２に基づき、実施形態１に係るＤＣ－ＤＣコンバータ１００の起動時の動作を説明する。図２は、実施形態１に係るＤＣ－ＤＣコンバータ１００の起動時における動作を示す図である。図２においては、制御信号Ｓ１ないしＳ８、トランス１次側電圧Ｖ_ｔｒ１、トランス２次側電圧Ｖ_ｔｒ２およびインダクタ電流ｉ_Lを示している。ここで、トランス１次側電圧Ｖ_ｔｒ１は１次側ブリッジ回路１１０の出力電圧、トランス２次側電圧Ｖ_ｔｒ２は２次側ブリッジ回路１２０の入力電圧と一般的には称されている。

【0026】

起動時においては、１次側ブリッジ回路１１０における第１のレグ１１１と第２のレグ１１２との間のレグ間位相差がπであり、２次側ブリッジ回路１２０における第３のレグ１２１と第４のレグ１２２との間のレグ間位相差もπである。また、１次側レグ間位相差φ_L1と２次側レグ間位相差φ_L2も同じである。

【0027】

ただし、各レグにおいて２つのスイッチング素子（例えば、第１のレグ１１１におけるスイッチング素子Ｓｗ１とＳｗ２）が同時に導通するときに流れる貫通電流を防ぐために、オンオフの切替えの際には、これら２つのスイッチング素子を双方ともオフとする制御信号（例えば制御信号Ｓ１とＳ２）を生成する。一般的に知られているように、２つのスイッチング素子を双方ともオフとする制御信号のタイミング差をデッドタイムＴｄと称している。即ち、制御信号Ｓ１～Ｓ８はデッドタイムＴｄを有している。

【0028】

第１～第４のレグ１１１～１２２を制御する制御信号（Ｓ１、Ｓ３、Ｓ５、Ｓ７およびＳ２、Ｓ４、Ｓ６、Ｓ８）はすべて同じタイミングになっているため、ＤＣ－ＤＣコンバータ１００には電流が全く流れない。即ち、トランス１次側電圧Ｖ_tr1、トランス２次側電圧Ｖ_tr2ともにゼロになり、インダクタ電流ｉ_Lも流れずゼロとなる。

【0029】

（ＤＣ－ＤＣコンバータの動作：比較例の還流電流動作時）
図３を用いて比較例の還流動作時のＤＣ－ＤＣコンバータ１００の動作を説明する。比較例の還流動作においては、力行・回生動作に応じてどちらか片側のレグ間位相差を小さくすることでＤＣ－ＤＣコンバータ１００の回路内に所望の還流電流を流していた。例えば、図２に示したように第１～第４のレグ１１１～１２２を制御する制御信号（Ｓ１、Ｓ３、Ｓ５、Ｓ７およびＳ２、Ｓ４、Ｓ６、Ｓ８）はすべて同じタイミングになっている状態から、第２のレグ１１２の制御信号Ｓ３、Ｓ４のタイミングのみを変更することによって、所望の還流電流を流す。このような制御信号Ｓ１～Ｓ８によって、ＤＣ－ＤＣコンバータ１００の電流経路は図４～図６に示す経路となる。

【0030】

図４は、図３の区間Ａにおける第１の電流経路を示す図である。また図５は、図３の区間Ａにおける第２の電流経路を示す図である。なお、図３においては、第３および第４のレグ１２１、１２２のタイミングが起動時の状態から変更されているが、比較例の還流電流動作においては、この変更がないものとして扱っている。即ち、比較例の還流電流動作においては、図３において制御信号Ｓ５、Ｓ６およびＳ７、Ｓ８のタイミングが制御信号Ｓ１、Ｓ２と同じタイミングであるとの前提で説明している。また、図４～図６および図９においては、図１に示したＤＣ－ＤＣコンバータ１００の回路の一部を省略、簡易化した図としている。

【0031】

区間Ａでは制御信号Ｓ２、Ｓ３、Ｓ６およびＳ８が高電位（Ｈ）となるため、スイッチング素子Ｓｗ２、Ｓｗ３、Ｓｗ６およびＳｗ８がオン状態になる。このため、図４に示した矢印のような電流経路で電流が流れる。この後、途中で電流の向きが反転するため図５に示したように図４と同じ電流経路を逆向きに電流が流れることになる。

【0032】

力行時においては、１次側ブリッジ回路１１０のレグ間位相差φ_L１を小さくするため、１次側ブリッジ回路１１０内においては還流しない区間が生じるが、２次側ブリッジ回路１２０のレグ間位相差φ_L2＝πであるため、２次側ブリッジ回路１２０において電流が還流して常に電力を出力しない。１次側ブリッジ回路１１０の直流電圧とインダクタが導通するため、この区間Ａの長さを制御するによってインダクタ電流の大きさを決めることができる。したがって、定格電力やスナバコンデンサＣ_snub1～Ｃ_snub8の値を考慮して区間Ａの長さを決めるのが良い。

【0033】

図６は、図３の区間Ｂにおける電流経路を示す図である。区間Ｂでは制御信号Ｓ１、Ｓ３、Ｓ５およびＳ７が高電位（Ｈ）となるため、スイッチング素子Ｓｗ１、Ｓｗ３、Ｓｗ５およびＳｗ７がオン状態になる。このため、図６に示した矢印のような電流経路で電流が流れる。即ち、１次側ブリッジ回路１１０内および２次側ブリッジ回路１２０内において電流が還流し、電力は全く出力されない。

【0034】

（ＤＣ－ＤＣコンバータの動作：実施形態１の還流電流動作時）
図３は、実施形態１の還流動作時のＤＣ－ＤＣコンバータ１００の動作を説明する図である。実施形態１の還流動作は、比較例の還流動作と異なり、２次側ブリッジ回路１２０の第３および第４のレグ１２１、１２２の制御信号Ｓ５、Ｓ６およびＳ７、Ｓ８のタイミングが変更されている。具体的には、制御信号Ｓ５、Ｓ６およびＳ７、Ｓ８のデッドタイムＴｄが、制御信号Ｓ１、Ｓ２のデッドタイムＴｄと制御信号Ｓ３、Ｓ４のデッドタイムＴｄとの時系列における中心になるようタイミングが制御されている。この点について以下詳述する。

【0035】

図３の点線丸枠６０で示したように、制御信号Ｓ５、Ｓ６およびＳ７、Ｓ８のデッドタイムＴｄの区間中に２次側ブリッジ回路１２０のスナバコンデンサＣ_snub5～Ｃ_snub8が充放電されることによってインダクタ（リアクトルＬ_１およびリアクトルＬ_２）に２次側ブリッジ回路１２０の電圧がわずかに印加される。そのため、比較例の還流電流動作時で説明した方法だけではインダクタ電流ｉ_Lを所望の値に調整することができない。

【0036】

そこで、ブリッジ間の位相差を制御して、制御信号Ｓ５、Ｓ６およびＳ７、Ｓ８のデッドタイムＴｄが制御信号Ｓ１、Ｓ２のデッドタイムＴｄと制御信号Ｓ３、Ｓ４のデッドタイムＴｄとの時系列における中心になるよう制御する。これにより、２次側ブリッジ回路１２０のスナバコンデンサＣ_snub5～Ｃ_snub8の充放電のタイミングが、区間Ａの中心となるように制御できる。具体的には図３に示すブリッジ間位相差φ_Bを式（１）となるように調整する。

【0037】

φ_B＝Ｔｄ＋（π－φ_L1）／２・・・・（１）
図７は、図３の点線丸枠６０を拡大して示した波形図である。図７で示した制御信号Ｓ５、Ｓ６およびＳ７、Ｓ８のデッドタイムＴｄの区間中に２次側ブリッジ回路１２０のスナバコンデンサＣ_snub5～Ｃ_snub8が充放電される。図７で示されるように、このデッドタイムＴｄの区間中に、インダクタ電流ｉ_Lが正から負に反転している。即ち、スナバコンデンサＣ_snub5～Ｃ_snub8に流れる電流の向きが反転するため、図７に示すように、トランス２次側電圧Ｖ_tr2は一度電圧が上がった後に下がる波形となる。

【0038】

この時、インダクタにはトランス１次側電圧Ｖ_tr1とトランス２次側電圧Ｖ_tr2の差であるＶ_tr1－Ｖ_tr2の電圧が印加される。このような変動の大きい電圧が印加されると、ＤＣ－ＤＣコンバータ１００の出力電力特性の線形性が損なわれる原因となる。実施形態１においても、変動の大きい電圧の印加自体は避けられないが、線形性が失われる出力範囲を大幅に短縮できる。

【0039】

（ＤＣ－ＤＣコンバータの出力電力特性シミュレーション）
実施形態１の還流電流動作時におけるＤＣ－ＤＣコンバータの出力電力特性を、比較例技術における還流電流動作時におけるＤＣ－ＤＣコンバータの出力電力特性と比較するため、シミュレーションを実施した。このシミュレーションにおいては、図１に示したＤＣ－ＤＣコンバータにおいて、以下の表１に示す数値を用いた。

【0040】

【表1】

なお、このシミュレーションで用いた数値は、一般的なＤＣ－ＤＣコンバータにおける数値を用いており、特殊な数値は使っていない。
（比較例技術における出力電力特性シミュレーション）
図８は比較例技術による還流電流動作時のＤＣ－ＤＣコンバータの出力電力特性をシミュレーションした結果のそれぞれの出力電力特性を示す図である。図８において、縦軸は出力電力（ｋＷ）を示し、横軸はブリッジ間位相差および／またはレグ間位相差を示している。また、図８においては、位相シフト制御を実施した出力電力特性８０、片側パルス幅制御を実施した出力電力特性８１および両側パルス幅制御を実施した出力電力特性８２を示している。

【0041】

ここで、位相シフト制御とは、ブリッジ間位相差φ_Bのみを制御している比較例の技術である。図８のシミュレーションにおいては、例えば出力電力―１００．２（ｋＷ）に対してブリッジ間位相差φ_Bが－２２．９度に算出されている。このように、図８の出力電圧特性８０において、縦軸は出力電力（ｋＷ）、横軸はブリッジ間位相差を示したものである。

【0042】

片側パルス幅制御とは、ブリッジ間位相差φ_Bに加えて、１次側ブリッジ回路１１０または２次側ブリッジ回路１２０のいずれか一方、即ち、片側のレグ間位相差φ_Lを制御している比較例の技術である。図８のシミュレーションにおいては、ブリッジ間位相差φ_Bと片側のレグ間位相差φ_Lとが同じ値をとるよう設定している。そのため、例えば出力電力－１０２（ｋＷ）に対してブリッジ間位相差φ_Bは負の値である－１５．８度、レグ間位相差φ_Lは絶対値が同じで正の値である１５．８度が算出されている。このように、片側パルス幅制御の場合、ブリッジ間位相差φ_Bとレグ間位相差φ_Lの絶対値が等しい値をとる。また、図８の出力電力特性８１においては、縦軸は出力電力（ｋＷ）、横軸はブリッジ間位相差またはレグ間位相差を示したものである。

【0043】

両側パルス幅制御とは、ブリッジ間位相差φ_Bに加えて、１次側ブリッジ回路１１０および２次側ブリッジ回路１２０の両側のレグ間位相差である１次側レグ間位相差φ_L1と２次側レグ間位相差φ_L2とを制御している比較例の技術である。図８のシミュレーションにおいては、１次側レグ間位相差φ_L1と２次側レグ間位相差φ_L2とは同じ値をとるよう設定している。この結果、一例として出力電力―１０２．６（ｋＷ）に対してブリッジ間位相差φ_Bは－２３．８度、１次側レグ間位相差φ_L1（またはレグ間位相差φ_L2）は７．９度が算出される。

【0044】

この算出例のように、ブリッジ間位相差φ_Bと１次側レグ間位相差φ_L1（またはレグ間位相差φ_L2）は異なる値が算出されるため、図８において両者を示すことはできない。そこで、図８においては、ブリッジ間位相差φ_Bと出力電力（ｋＷ）との関係を示した。したがって、図８の出力電力特性８２において、縦軸は出力電力（ｋＷ）、横軸はブリッジ間位相差を示したものである。

【0045】

図８からわかるように、位相シフト制御の出力電力特性８０、片側パルス幅制御の出力電力特性８１および両側パルス幅制御の出力電力特性８２のすべてにおいて、低出力領域である縦軸および横軸の交点付近において各出力電力特性の線形性が失われている区間があることがわかる。これはデッドタイムＴｄよりブリッジ間位相差φ_Bまたはレグ間位相差φ_Lが小さい場合に発生する現象である。

【0046】

図９は、比較例技術におけるＤＣ－ＤＣコンバータ内での電流経路を示した図である。上述した比較例技術の制御においては、デッドタイムＴｄの区間中においてＬＣ直列回路が形成される。これにより、図９における実線および点線の矢印が示すように、１次側ブリッジ回路１１０においては電流が双方向に流れて振動する。具体的には、インダクタＬとスナバコンデンサＣ_snubが直列に接続されたＬＣ直列回路が形成されるため、デッドタイム区間中のトランス電圧とトランス電流の振動の周波数は次の数式で表される値となる。

【0047】

【数1】

図１０は比較例技術におけるデッドタイム区間中のトランス１次側電圧、トランス一次側電流およびインダクタ電圧を示す図である。

【0048】

図９でも説明したように、デッドタイムＴｄの区間中において、トランス一次側電圧は変動する。したがって、図１０に示すように、トランス一次側電流の向きがデッドタイムＴｄ区間中に反転することでスナバコンデンサにおいて充電されていたものは放電し、放電していたものは充電状態に転じることになる。これによってインダクタ電圧が図１０の点線枠９０に示すように、正負の逆転が起こるようになる。図１０において示されているように、インダクタ電圧が不安定になり、デッドタイムＴｄの区間中において正負の逆転も複数回起きる。このようにインダクタに印加される電圧を制御できなくなる結果、ＤＣ－ＤＣコンバータの出力電力特性の線形性が失われる。図１０において示した現象は少しの位相差でも出力が可能な、インダクタンスが小さい構成のＤＣ－ＤＣコンバータにおいて低出力領域で発生する。

【0049】

図８に戻って、比較例技術による還流電流動作時のＤＣ－ＤＣコンバータの出力電力特性をシミュレーションした結果について説明する。比較例の技術によるＤＣ－ＤＣコンバータの出力電力特性８０、８１および８２のいずれの出力電力特性も、特に縦軸と横軸が交差する付近、即ち、出力電力が０～２０ｋＷの低出力領域において線形性が大きく損なわれている。このことから、比較例の技術によるＤＣ－ＤＣコンバータにおいて、低出力領域における動作は実用性に問題があるということが、今回のシミュレーションによって確認できた。

【0050】

（実施形態１における出力電力特性シミュレーション）
実施形態１の制御方法によれば、ブリッジ間位相差φ_Bに加えて、１次側ブリッジ回路１１０および２次側ブリッジ回路１２０の両側のレグ間位相差である１次側レグ間位相差φ_L1と２次側レグ間位相差φ_L2とを異なる値で制御する。実施形態１における出力電力特性シミュレーションにおいては、ブリッジ間位相差φ_Bを－７．２度に設定している。また、１次側レグ間位相差φ_L1と２次側レグ間位相差φ_L2とは連動する値に設定される。実施形態１における出力電力特性シミュレーションにおいては、片側パルス幅制御に切り替わる瞬間に１００ｋＷ出力となるように１次側レグ間位相差φ_L1と２次側レグ間位相差φ_L2とに７２度差を付けて制御した。

【0051】

図１１は実施形態１のレグ間位相差の変化に対する出力電力特性を示す図である。図１１において、縦軸は出力電力（ｋＷ）を示し、横軸はレグ間位相差を示している。

【0052】

図１１に示した実施形態１の出力電力特性は、レグ間位相差のみを制御したものである。この出力電力特性１１は、縦軸と横軸が交差する付近の領域１２において線形性が若干損なわれているものの、それ以外の領域では線形性が保たれている。即ち、実施形態１のＤＣ－ＤＣコンバータは、低出力領域においても線形性を保った動作を実現できる。

【0053】

図１２は実施形態１のブリッジ間位相差の変化に対する出力電力特性を示す図である。図１１において、縦軸は出力電力（ｋＷ）を示し、横軸はブリッジ間位相差を示している。

【0054】

図１２に示した実施形態１の出力電力特性は、ＤＣ－ＤＣコンバータの出力を小さくして、１次側ブリッジ回路または２次側ブリッジ回路のいずれかのレグ間位相差がπになった後、ブリッジ間位相差を制御したときの出力電力特性を示したものである。

【0055】

図１２に示した出力電力特性からわかるように、出力電力が０～１ｋＷ付近の区間では線形性が若干損なわれているものの、それ以外の領域では線形性が保たれている。このことから、実施形態１のＤＣ－ＤＣコンバータは、低出力領域においても出力電圧特性の線形性を保った動作を実現できることが確認できた。このような線形性を保持した出力電圧特性を有するＤＣ－ＤＣコンバータにおいては、制御するパラメータ、例えばブリッジ間位相差φ_Bと出力電圧との関係が所定の比率を有するため、目標とした出力を正しく制御して出力させることが可能になる。

【0056】

なお、実施形態１の出力電力特性シミュレーションは比較例技術の出力電力特性シミュレーションと制御する対象が異なっているため、シミュレーション結果が同じスケールの図で示すことができない。しかしながら、スケールは異なっていても図における線形性の明確であるため、シミュレーション結果は出力されたそのままの値を示した。

【0057】

（実施形態１の効果）
上述したように、実施形態１のＤＣ－ＤＣコンバータによれば、低出力動作時においても線形性を維持した出力電力特性を有するＤＣ－ＤＣコンバータを実現できる。

【0058】

〔実施形態２〕
（制御部）
実施形態２の制御部３０について、図１３～図１６を参照しながら説明する。実施形態２では、制御部の内部構成がより具体化して示されている。実施形態２の制御部３０は、実施形態１の制御部１４０に適用できる。

【0059】

図１３は制御部３０を示すブロック図である。図１３に示すように、制御部３０は電流制御部３１と、電力制御部３２と、制御信号生成部３３とを備えている。電流制御部３１、電力制御部３２および制御信号生成部３３については、以下詳細に図面を用いて説明する。

【0060】

（電流制御部）
図１４は、電流制御部３１の構成を示すブロック図である。電流制御部３１は、偏差演算部４１、電力演算部４２およびＰＩ（Proportional Integral）制御部４３とを備えている。

【0061】

偏差演算部４１の一方の入力には、ＺＶＳ可能な最小電流I_{zvs_min}が入力され、他方の入力にはＤＣ－ＤＣコンバータ１００の出力電流のピーク値I_2peakが入力される。なお、ここではＤＣ－ＤＣコンバータ１００において１次側ブリッジ回路１１０から２次側ブリッジ回路１２０へと電力が伝送される場合を想定し、２次側ブリッジ回路１２０から出力される出力電流のピーク値I_2peakが偏差演算部４１に入力されている。しかしながら、２次側ブリッジ回路１２０から１次側ブリッジ回路１１０へと電力が伝送される場合は、１次側ブリッジ回路１１０から出力される出力電流のピーク値偏差I_1peakが偏差演算部４１１に入力される。偏差演算部４１は両方の入力を比較して電力偏差を出力する。

【0062】

電力演算部４２では、偏差演算部４１から出力された電力偏差を１次側電圧Ｖ₁、起動時のレグ間位相差π、スイッチング周波数ｆ、インダクタンスＬなどと演算を行い、位相偏差ａ（ｅ）が出力される。

【0063】

この位相偏差ａ（ｅ）はＰＩ制御部４３で増幅され、位相差異ａ（第１のレグ１１１と第２のレグ１１２との位相差φ_L1と第３のレグ１２１と第４のレグ１２２との位相差φ_L2との差異：ａ＝φ_L1－φ_L2）が出力される。

【0064】

（電力制御部）
図１５は、電力制御部３２の構成を示すブロック図である。電力制御部３２は、電力演算部５１、偏差演算部５２、位相偏差演算部５３およびＰＩ制御部５４とを備えている。

【0065】

電力演算部５１は、１次側ブリッジ回路１１０の電流計１１５及び電圧計１１６または２次側ブリッジ回路１２０の電流計１２５及び電圧計１２６から１次側電圧Ｖ₁および１次側電流Ｉ₁または２次側電圧Ｖ₂、２次側電流Ｉ₂のいずれかを取得する。ここで取得する電流と電圧は、ＤＣ－ＤＣコンバータ１００の動作状況に依存する。即ち、ＤＣ－ＤＣコンバータ１００において１次側ブリッジ回路１１０から２次側ブリッジ回路１２０へと電力が伝送される場合、電力演算部５１は２次側電圧Ｖ₂、２次側電流Ｉ₂を取得する。また、２次側ブリッジ回路１２０から１次側ブリッジ回路１１０へと電力が伝送される場合、電力演算部５１は１次側電圧Ｖ₁および１次側電流Ｉ₁を取得する。

【0066】

電力演算部５１は、演算結果を偏差演算部５２の他方の入力に出力する。偏差演算部５２の一方の入力には、ＤＣ－ＤＣコンバータ１００の出力電力Ｐ_outが入力され、比較結果として電力偏差ΔＰ_outを導出する。

【0067】

位相偏差演算部５３は、偏差演算部５２から電力偏差ΔＰ_outを受け取るとともに、１次側電圧Ｖ₁、２次側電圧Ｖ₂、トランスの巻き線比ｎ、スイッチング周波数ｆ_sw、インダクタンスＬを数式に従って位相偏差φ_L2(e) を生成する。

【0068】

位相偏差φ_L2(e) はＰＩ制御部５４で増幅され、第３のレグ１２１と第４のレグ１２２の位相差φ_L2として出力される。
（制御信号生成部）
図１６は、制御信号生成部３３の構成を示すブロック図である。制御信号生成部３３は、パルス幅調整（ＰＷＭ）部６１、デッドタイム調整部６２、第１位相差付加部６３、第２位相差付加部６４およびインバータ６５～６８とを備えている。

【0069】

パルス幅調整部６１は、所定のパルス幅を持つパルスを出力する。実施形態２のパルス幅調整部６１は、スイッチング素子Ｓｗ５の制御に用いられる制御信号Ｓ５を出力している。制御信号Ｓ５はインバータ６７によって反転されてスイッチング素子Ｓｗ６の制御に用いられる制御信号Ｓ６として出力される。ここで、インバータ６７は信号を反転させるとともにデッドタイムＴｄだけ時間を遅延させる機能を持っている。

【0070】

図１６においてインバータ６７は１段のインバータで表現されているが、複数段のインバータもしくは他の回路を付加した構成により、遅延時間を調整している。なお、インバータ６５、６６および６８においても同様の遅延時間調整機能を有しているため、以下の説明においては遅延時間調整機能の説明は省略する。

【0071】

制御信号Ｓ５はデッドタイム調整部６２によって遅延時間が調整されて、スイッチング素子Ｓｗ１の制御に用いられる制御信号Ｓ１として制御信号生成部３３から出力される。ここで、デッドタイム調整部６２は、制御信号Ｓ５に対して所定時間だけタイミングを遅くする機能を有している。このデッドタイム調整部６２によるタイミング調整によって、１次側ブリッジ回路１１０における制御信号Ｓ１～Ｓ４は、２次側ブリッジ回路１２０における制御信号Ｓ５～Ｓ８に対して所定時間だけ遅いタイミングとなる。このタイミング調整によって、第３および第４のレグのデッドタイムのタイミングが、第２のレグのデッドタイムと第１のレグのデッドタイムとの時系列における中心に設定される。

【0072】

第１位相差付加部６３は、制御信号Ｓ１に対して所定時間である位相差φ_L2から位相差異ａを引いた時間遅延させる。したがって制御信号Ｓ４は制御信号Ｓ１から所定時間遅延した信号となる。制御信号Ｓ４はインバータ６６によって信号が反転され制御信号Ｓ３として出力される。

【0073】

第２位相差付加部６４は、制御信号Ｓ５に対して所定時間である位相差φ_L2だけ時間遅延させる。したがって制御信号Ｓ８は制御信号Ｓ５から所定時間遅延した信号となる。なお、なお、制御信号Ｓ８はインバータ６８によって信号が反転され制御信号Ｓ７として出力される。

【0074】

（実施形態２の効果）
実施形態２のＤＣ－ＤＣコンバータによれば、実施形態１の効果に加え、制御に用いる入力をＤＣ－ＤＣコンバータから取得しているため、制御部を容易に設計することが可能になる。

【0075】

〔まとめ〕
本発明の態様１に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子と、前記スイッチング素子にそれぞれ並列に接続される複数のコンデンサ素子とを有するレグを構成単位として、第１の前記レグと第２の前記レグとを有する１次側ブリッジ回路と、第３の前記レグと第４の前記レグとを有する２次側ブリッジ回路と、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を制御する制御信号を出力する制御部とを備え、前記制御部は、前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を同時に所定期間オフにするデッドタイムを前記制御信号に設定し、前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第２のレグの前記デッドタイムと前記第１のレグの前記デッドタイムとの時系列における中心に設定することを特徴とする。

【0076】

本発明の態様２に係るＤＣ－ＤＣコンバータは、態様１において、さらに、前記制御部は、前記デッドタイムのタイミング設定を、前記１次側ブリッジ回路および／または前記２次側ブリッジ回路内で電流が還流する還流電流印加時に行うことを特徴とする。

【0077】

本発明の態様３に係るＤＣ－ＤＣコンバータは、態様２において、前記制御部は、前記デッドタイムをＴｄ、前記還流電流印加時の１次側ブリッジ回路のレグ間位相差をφ_L1としたとき、前記還流電流印加時のブリッジ間位相差をφ_Bは、φ_B＝Ｔｄ＋（π－φ_L1）／２で表されることを特徴とする。

【0078】

本発明の態様４に係るＤＣ－ＤＣコンバータは、態様１ないし３のいずれかにおいて、前記制御部は、前記ＤＣ－ＤＣコンバータの起動時には、前記第１ないし第４のレグの位相差は設定せずに前記デッドタイムのみを設定し、その後の還流電流印加時において、前記第１のレグと前記第２のレグとのレグ間位相差を設定することにより、前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第２のレグの前記デッドタイムと前記第１のレグの前記デッドタイムとの時系列における中心に設定することを特徴とする。

【0079】

本発明の態様５に係るＤＣ－ＤＣコンバータは、複数のスイッチング素子と、前記スイッチング素子にそれぞれ並列に接続される複数のコンデンサ素子とを有するレグを構成単位として、第１の前記レグと第２の前記レグとを有する１次側ブリッジ回路と、第３の前記レグと第４の前記レグとを有する２次側ブリッジ回路と、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を制御する制御信号を出力する制御部とを備え、前記制御部は、前記第１ないし第４のレグにおけるそれぞれの前記スイッチング素子を同時に所定期間オフにするデッドタイムを前記制御信号に設定し、前記第３および前記第４のレグの前記デッドタイムのタイミングを、前記第３および前記第４のレグの前記デッドタイムの期間中に前記変換部に流れる電流が反転するよう設定することを特徴とする。

【0080】

本発明の態様６に係るＤＣ－ＤＣコンバータは、態様５において、さらに、前記制御部は、前記デッドタイムのタイミング設定を、前記１次側ブリッジ回路および／または前記２次側ブリッジ回路内で電流が還流する還流電流印加時に行うことを特徴とする。

【0081】

本発明の態様７に係るＤＣ－ＤＣコンバータは、態様５において、前記制御部は、前記デッドタイムをＴｄ、前記還流電流印加時の１次側ブリッジ回路のレグ間位相差をφ_L1としたとき、前記還流電流印加時のブリッジ間位相差をφ_Bは、φ_B＝Ｔｄ＋（π－φ_L1）／２で表されることを特徴とする。

【0082】

本発明の態様８に係るＤＣ－ＤＣコンバータは、態様５ないし７のいずれかにおいて、 前記制御部は、前記ＤＣ－ＤＣコンバータの起動時には、前記第１ないし第４のレグの位相差は設定せずに前記デッドタイムのみを設定し、その後の還流電流印加時において、前記第１のレグと前記第２のレグとのレグ間位相差を設定することにより、前記第３および前記第４のレグの前記デッドタイムの期間中に前記変換部に流れる電流が反転するよう設定することを特徴とする。

【0083】

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0084】

１００ ＤＣ－ＤＣコンバータ
１１０ １次側ブリッジ回路
１２０ ２次側ブリッジ回路
１３０ 変換部
１１１ 第１のレグ
１１２ 第２のレグ
１２１ 第３のレグ
１２２ 第４のレグ
Ｓｗ１～Ｓｗ８ スイッチング素子
Ｄ１～Ｄ８ ダイオード
Ｃ_snub、Ｃ_snub1～Ｃ_snub8 スナバコンデンサ（コンデンサ素子）
Ｌ、Ｌ₁、Ｌ₂ リアクトル（インダクタ）
Ｔｒ トランス
Ｉ₂ １次側電流
Ｉ₂ ２次側電流
Ｅ₁ １次側電源
Ｅ₂ ２次側電源
Ｖ₁ １次側電圧
Ｖ₂ ２次側電圧
Ｓ１～Ｓ８ 制御信号
Ｖ_tr1 トランス１次側電圧
Ｖ_tr2 トランス２次側電圧
ｉ_L インダクタ電流

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】