特開 2023-34862 ＤＣ－ＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023034862

(43)【公開日】2023-03-13

(54)【発明の名称】ＤＣ－ＤＣコンバータ

(51)【国際特許分類】

   H02M 3/28 20060101AFI20230306BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2021141310

(22)【出願日】2021-08-31

(71)【出願人】

【識別番号】000003942

【氏名又は名称】日新電機株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】清水 健介

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA04

5H730AS01

5H730AS08

5H730BB27

5H730DD03

5H730DD04

5H730DD16

5H730DD41

5H730EE04

5H730EE07

5H730EE13

5H730FD01

5H730FD11

5H730FD31

5H730FD41

5H730FF09

5H730FG05

(57)【要約】

【課題】出力側への出力電力変化を単調変化にすることが望まれる。
【解決手段】複数の１次側スイッチング素子（Ｓ１～４）を含む１次側ブリッジ回路（１０）と、複数の２次側スイッチング素子（Ｓ５～８）、還流ダイオードおよびコンデンサを含む２次側ブリッジ回路（２０）と、変換部（３０）とを備え、全ての２次側スイッチング素子をオフにするとともに、１次側ブリッジ回路におけるレグ間の位相差を制御する整流器モードと、２次側スイッチング素子のオンオフを制御する位相シフトモードと、を切り換える。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数の１次側スイッチング素子と、各前記１次側スイッチング素子にそれぞれ並列に接続される複数の還流ダイオードおよびコンデンサと、を含み、第１レグと第２レグと、を有した１次側ブリッジ回路と、
複数の２次側スイッチング素子と、各前記２次側スイッチング素子にそれぞれ並列に接続される複数の還流ダイオードおよびコンデンサと、を含み、第３レグと第４レグと、を有した２次側ブリッジ回路と、
トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、
前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備え、
前記制御部は、前記２次側スイッチング素子を全てオフとし、第１レグと第２レグとのレグ間位相差を出力に応じてπから０の範囲で調整する第１制御モードと、第１レグと第２レグとのレグ間位相差を０とし、第３レグと第４レグとのレグ間位相差を０とするとともに、１次側ブリッジ回路と２次側ブリッジ回路とのブリッジ間位相差を出力に応じて調整する第２制御モードと、を前記第１制御モードによる出力と前記第２制御モードによる出力とが等しい状態で切り換えて実行することを特徴とする、ＤＣ－ＤＣコンバータ。

【請求項2】

前記制御部は、前記第１制御モードから前記第２制御モードに切り替える際に、前記２次側スイッチング素子のデューティを０から前記第２制御モードにおける値まで徐々に変化させることを特徴とする、請求項１に記載のＤＣ－ＤＣコンバータ。

【請求項3】

前記制御部は、前記第１制御モードにおいて、前記１次側スイッチング素子についてそれぞれが半周期毎にスイッチングを行うように制御することを特徴とする、請求項１または２に記載のＤＣ－ＤＣコンバータ。

【請求項4】

前記制御部は、前記第２制御モードにおいて、前記１次側スイッチング素子および前記２次側スイッチング素子についてそれぞれが半周期毎にスイッチングを行うように制御することを特徴とする、請求項１から３のいずれか１項に記載のＤＣ－ＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はＤＣ－ＤＣコンバータに関する。

【背景技術】

【0002】

一般的に、デュアルアクティブブリッジ方式のＤＣ－ＤＣコンバータでは、１次側と２次側を絶縁するために、両者の間にトランスが設けられる。当該トランスの１次側と２次側との巻き線比に応じて、１次側の電圧を昇圧または降圧して、２次側に出力できる。

【0003】

特許文献１には、入力側から出力側に電力を出力するときに、出力する電力を調整するために、出力電力に応じて第１制御と第２制御とを切り換える方法が開示されている。第１制御では、出力電力の増加に伴い、デューティを増加させる。デューティが５０％になった以降は、第２制御として、出力電力の増加に伴い、入力側のブリッジ回路と出力側のブリッジ回路のブリッジ間位相差を増加させる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－１０５９４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

制御方法を切り換える場合、制御方法の切り換えに伴って、出力側への出力電力は単調に変化せず、出力電力が増加から減少に転じることがある。すなわち、出力電力の変化をグラフにプロットすると、極大値または極小値などの極がある曲線になってしまう。そのため、出力電力から一意にパラメータが定まらず、制御が容易ではない。

【0006】

そこで、本発明の一態様は、制御方法を切り換えた場合であっても、出力側への出力電力変化を単調変化にできるＤＣ－ＤＣコンバータを実現し、制御を容易にすることを目的とする。

【課題を解決するための手段】

【0007】

上記の課題を解決するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子と、各前記１次側スイッチング素子にそれぞれ並列に接続される複数の還流ダイオードおよびコンデンサと、を含み、第１レグと第２レグと、を有した１次側ブリッジ回路と、複数の２次側スイッチング素子と、各前記２次側スイッチング素子にそれぞれ並列に接続される複数の還流ダイオードおよびコンデンサと、を含み、第３レグと第４レグと、を有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備え、前記制御部は、前記２次側スイッチング素子を全てオフとし、第１レグと第２レグとのレグ間位相差を出力に応じてπから０の範囲で調整する第１制御と、第１レグと第２レグとのレグ間位相差を０とし、第３レグと第４レグとのレグ間位相差を０とするとともに、１次側ブリッジ回路と２次側ブリッジ回路とのブリッジ間位相差を出力に応じて調整する第２制御と、を前記第１制御による出力と前記第２制御による出力とが等しい状態で、前記第１制御と前記第２制御とを切り換えて実行する。

【発明の効果】

【0008】

本発明の一態様によれば、パラメータ変化に伴う出力電力の変化が単調変化となり、制御が容易である。

【図面の簡単な説明】

【0009】

【図1】実施形態１に係るＤＣ－ＤＣコンバータを示す回路図である。

【図2】実施形態１に係るＤＣ－ＤＣコンバータのパラメータと出力電力との関係を表す図である。

【図3】実施形態１に係る整流器モードにおけるレグ間位相差が０の場合での、タイミングチャートである。

【図4】実施形態１に係る位相シフトモードにおけるタイミングチャートである。

【図5】実施形態１に係るモード移行時におけるデューティを増加させている間のタイミングチャートである。

【図6】実施形態１に係るＤＣ－ＤＣコンバータにおける整流器モードから位相シフトモードに移行させる場合における出力電力の変化を表す図である。

【図7】実施形態１に係るＤＣ－ＤＣコンバータにおける整流器モードでの制御部のブロック図である。

【図8】実施形態１に係るＤＣ－ＤＣコンバータにおける位相シフトモードでの制御部のブロック図である。

【図9】参考動作例に係るＤＣ－ＤＣコンバータのパラメータと出力電力の関係を表す図である。

【図10】参考動作例に係るＤＣ－ＤＣコンバータにおける第１制御から第２制御に移行させる場合における出力電力の変化を表す図である。

【発明を実施するための形態】

【0010】

〔実施形態１〕
以下に、図１～１０を用いて本発明について、詳細に説明する。

【0011】

（ＤＣ－ＤＣコンバータ１の構成）
図１は、実施形態１に係るＤＣ－ＤＣコンバータ１を示す回路図である。ＤＣ－ＤＣコンバータ１は、１次側ブリッジ回路１０と、２次側ブリッジ回路２０と、変換部３０と、制御部４０と、を備える。

【0012】

１次側ブリッジ回路１０は、入力端子で直流電源Ｅ１に接続されている。２次側ブリッジ回路２０は、出力端子で直流電源Ｅ２に接続されている。１次側ブリッジ回路１０の入力端子間の電圧は１次側電圧Ｖ１であり、１次側ブリッジ回路１０の入力端子を流れる電流は１次側電流Ｉ１である。２次側ブリッジ回路２０の出力端子間の電圧は２次側電圧Ｖ２であり、２次側ブリッジ回路２０の出力端子を流れる電流は２次側電流Ｉ２である。ここで、１次側電圧Ｖ１、１次側電流Ｉ１、２次側電圧Ｖ２、２次側電流Ｉ２のそれぞれは、制御部４０が取得する時間平均値であり、後述する制御に用いる。

【0013】

ここで、「入力」、「出力」とは、直流電源Ｅ１の側から直流電源Ｅ２の側へ、すなわち、１次側から２次側へと電力が伝送されることを想定した表現である。しかし、これは便宜上の表現であって、以下でも同様である。実施形態１のＤＣ－ＤＣコンバータ１は、双方向なデュアルアクティブブリッジ方式のＤＣ－ＤＣコンバータであり、２次側から１次側への電力の伝送も可能である。

【0014】

１次側ブリッジ回路１０は、４つの１次側スイッチング素子Ｓ１～Ｓ４が設けられたフルブリッジ回路に、コンデンサ素子Ｃ１が並列に接続されている。１次側ブリッジ回路１０は、第１レグ１１と、第２レグ１２と、コンデンサ素子Ｃ１とにより構成されている。第１レグ１１は、１次側スイッチング素子Ｓ１と１次側スイッチング素子Ｓ２とが直列に接続されている。第２レグ１２は、１次側スイッチング素子Ｓ３と１次側スイッチング素子Ｓ４とが直列に接続されている。

【0015】

２次側ブリッジ回路２０は、４つの２次側スイッチング素子Ｓ５～Ｓ８が設けられたフルブリッジ回路に、コンデンサ素子Ｃ２が並列に接続されている。２次側ブリッジ回路２０は、第３レグ２１と、第４レグ２２と、コンデンサ素子Ｃ２とにより構成されている。第３レグ２１は、２次側スイッチング素子Ｓ５と２次側スイッチング素子Ｓ６とが直列に接続されている。第４レグ２２は、２次側スイッチング素子Ｓ７と２次側スイッチング素子Ｓ８とが直列に接続されている。

【0016】

１次側スイッチング素子Ｓ１～Ｓ４および２次側スイッチング素子Ｓ５～Ｓ８（以降、まとめてスイッチング素子Ｓ１～Ｓ８と称する）は、それぞれ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはその他のＦＥＴ（Field Effect Transistor）で構成できる。あるいは、スイッチング素子Ｓ１～Ｓ８は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、その他のトランジスタで構成されてもよい。

【0017】

スイッチング素子Ｓ１～Ｓ８には、還流ダイオードＤ１～Ｄ８がそれぞれ並列に接続されている。また、スイッチング素子Ｓ１～Ｓ８には、スナバコンデンサＣｓｎｕｂ１～Ｃｓｎｕｂ８がそれぞれ並列に接続されている。

【0018】

変換部３０は、巻き線比ｎのトランスＴｒを少なくとも備える。図１の回路図においては、変換部３０のインダクタンス成分が、１次側に設けられたリアクトルＬ１と、リアクトルＬ２として等価的に表されている。図１の等価回路においてリアクトルＬ１は、１次側スイッチング素子Ｓ１と１次側スイッチング素子Ｓ２との接続点と、トランスＴｒの１次巻線の１次側端子に接続されている。リアクトルＬ２は、１次側スイッチング素子Ｓ３と１次側スイッチング素子Ｓ４との接続点と、トランスＴｒの１次巻線の２次側端子に接続されている。

【0019】

リアクトルＬ１およびリアクトルＬ２で表せるインダクタンス成分は、トランスＴｒの漏れインダクタンスを含む。トランスＴｒの２次巻線は、２次側スイッチング素子Ｓ５と２次側スイッチング素子Ｓ６との接続点および２次側スイッチング素子Ｓ７と２次側スイッチング素子Ｓ８との接続点に接続されている。変換部３０に現実の素子としてのリアクトル素子が設けられる場合には、リアクトル素子は、トランスＴｒの１次側に配置されても、２次側に配置されても、あるいは両方に配置されてもよい。

【0020】

制御部４０は、１次側電圧Ｖ１、１次側電流Ｉ１、２次側電圧Ｖ２、および２次側電流Ｉ２を参照して、スイッチング素子Ｓ１～Ｓ８のスイッチングを制御する。

【0021】

（シミュレーション条件）
以降、シミュレーションにより、各制御方法での１次側ブリッジ回路１０から２次側ブリッジ回路２０への出力電力を算出する。このとき、次の条件で算出した。

【表1】

（参考動作例：従来技術による制御方法の変更とその出力電力）
参考動作例として、ＤＣ－ＤＣコンバータ１での特許文献１に基づく制御を実行した場合の動作が示される。

【0022】

図９は、参考動作例に係るＤＣ－ＤＣコンバータ１のパラメータと出力電力の関係を表す図である。図９では、横軸を基準となる出力電力に対する出力電力の比率（以降、Ｐ．Ｕと称す）とし、第１縦軸をデューティとし、第２縦軸をブリッジ間位相差とする。基準となる出力電力に関しては後述する。

【0023】

第１制御では、各スイッチング素子Ｓ１～Ｓ８のデューティを０％から５０％まで増加させていくことで、出力電力を増加させる。このとき、１次側ブリッジ回路１０と２次側ブリッジ回路２０とのブリッジ間位相差は０である。

【0024】

次に、参考動作例では、デューティが５０％になると、第２制御に移行する。第２制御では、デューティを５０％で一定にした状態で、ブリッジ間位相差を０からπ／２まで増加させる。これにより、出力電力が単調に増加する傾向が得られる。

【0025】

図１０は、参考動作例に係るＤＣ－ＤＣコンバータ１における第１制御から第２制御に移行させる場合における出力電力の変化を表す図である。図１０では、横軸をシミュレーションにおける時間経過を表すプロット数とし、縦軸を基準となる出力電力に対する出力電力の比率を示す。

【0026】

図１０において、プロット数１～１０の間は、第１制御を行っている区間であり、デューティを０．０５～０．４８の間で０．０５刻み（プロット数９から１０にかけては０．４８刻み）で増加させる。また、プロット数１１～２０の間は、第２制御を行っている区間であり、ブリッジ間位相差φを０°～９０°まで９°刻みで増加させる。

【0027】

図１０に示すように、第１制御においては、５０％未満のデューティにおいて、デューティの増加に応じて単調増加から単調減少に転じる変曲点があることがわかる。また、第２制御においては、ブリッジ間位相差の増加に応じて単調増加をすることがわかる。すなわち、第１制御での単調減少から第２制御での単調増加に移行する変曲点が、第１制御と第２制御との移行時点にもある。

【0028】

第１制御および第２制御では、１次側電圧Ｖ１および２次側電圧Ｖ２が変動し、１次側電圧Ｖ１および２次側電圧Ｖ２の比が巻き線比ｎから逸脱すると、第１制御から第２制御へと移行する段階で出力電力に落ち込みが生じてしまう。第１制御と第２制御の連動制御で落ち込みを緩和できる可能性があるが、電圧変動のパターンは膨大な数があり、デューティとブリッジ間位相差とによる制御の条件設定は非常に困難である。

【0029】

（整流器モード）
次に、実施形態１に係るＤＣ－ＤＣコンバータ１の動作に関して説明する。実施形態１では、出力電力が０の状態から整流器モード（第１制御モード）によって出力を高めていく。

【0030】

整流器モードでは、２次側ブリッジ回路２０の２次側スイッチング素子Ｓ５～Ｓ８を常時オフにする。すなわち、２次側ブリッジ回路２０は還流ダイオードＤ５～Ｄ８によるフルダイオードブリッジ回路が形成される。

【0031】

整流器モードでは、１次側スイッチング素子Ｓ１～Ｓ４を半周期毎にスイッチングするとともに、第１レグ１１と第２レグ１２とのレグ間位相差φＬをπから０の範囲で調整することで、出力電力を調整することができる。

【0032】

図２は、実施形態１に係るＤＣ－ＤＣコンバータ１のパラメータと出力電力との関係を表す図である。図２では、横軸を基準となる出力電力に対する出力電力の比率とし、第１縦軸をデューティとし、第２縦軸をブリッジ間位相差とする。図２に示すように、レグ間位相差φＬがπに近いほどＰ．Ｕは小さく、レグ間位相差φＬが０に近いほどＰ．Ｕは大きくなる傾向がある。また、出力電力は単調に変化する。

【0033】

図３は、実施形態１に係る整流器モードにおけるレグ間位相差φＬが０の場合での、タイミングチャートである。図３に示すように、レグ間位相差φＬが０の場合では、１次側変換部電圧Ｖｔｒ１と２次側変換部電圧Ｖｔｒ２とには、位相差が生じる。この位相差は、整流器モードにおいて発生する１次側ブリッジ回路の還流と２次側ブリッジ回路の還流ダイオードＤ５～Ｄ８における導通区間の関係によって生じる。つまり、１次スイッチング素子Ｓ１～Ｓ４のオフ区間と、２次側の還流ダイオードＤ５～Ｄ８の導通区間とのタイミングが異なるために、位相差を含む波形になる。またこの位相差は制御部４０で計算して、後述するブリッジ間位相差φＢと等しくなるようにする。

【0034】

（位相シフトモード）
整流器モードによって、レグ間位相差φＬが０になった以降、さらに出力電力を増加させるために、位相シフトモード（第２制御モード）で制御を行う。

【0035】

位相シフトモードでは、１次側スイッチング素子Ｓ１～Ｓ４および２次側スイッチング素子Ｓ５～Ｓ８をそれぞれ半周期毎にスイッチング（デューティ５０％）する。また、位相シフトモードでは、出力電力に応じて、１次側ブリッジ回路１０と２次側ブリッジ回路２０との間にブリッジ間位相差φＢを設ける。このとき、第１レグ１１と第２レグ１２とのレグ間位相差φＬは０であり、第３レグ２１と第４レグ２２とのレグ間位相差も０である。

【0036】

図４は、実施形態１に係る位相シフトモードにおけるタイミングチャートである。特に、図４は、位相シフトモードへとモード移行を終えた直後の状態でもある。

【0037】

図２に示すように、ブリッジ間位相差φＢがπに近いほどＰ．Ｕは大きく、ブリッジ間位相差φＢが０に近いほどＰ．Ｕは小さくなる傾向がある。また、出力電力は単調に変化する。

【0038】

ここで、図９および図１０において、前述した基準となる出力電力に対する出力電力の比率であるＰ．Ｕは、ブリッジ間位相差φＢがπ／２のときに１となる。すなわち、このときの出力電力に対する比率がＰ．Ｕである。

【0039】

（モード移行）
制御部４０は、整流器モードによってレグ間位相差φＬが０になった以降、更に出力電力を増加させるためには、整流器モードから位相シフトモードにモードを移行させる。

【0040】

図５は、実施形態１に係るモード移行時におけるデューティを増加させている間のタイミングチャートである。

【0041】

まず、１次側ブリッジ回路１０と２次側ブリッジ回路２０との間にブリッジ間位相差φＢを設ける。φＢは、次式で示す関係式によって導出する。

【数1】

ここで、Ｐｏｕｔは２次側ブリッジ回路２０での出力電力を、ｆｓｗはスイッチング周波数を表す。すなわち、ブリッジ間位相差φＢは、２次側ブリッジ回路２０での出力電力Ｐｏｕｔに応じて定まる値である。数１により、整流器モードでの最大出力と等しい出力を、位相シフトモードで得るためのブリッジ間位相差φＢを求める。

【0042】

次に、図４に示すように、当該モード移行においては、２次側スイッチング素子Ｓ５～Ｓ８のデューティを０％から５０％に増加させる。この間、１次側スイッチング素子Ｓ１～Ｓ４は、半周期でスイッチング（デューティ５０％）するとともに、第１レグ１１と第２レグ１２とのレグ間位相差φＬは０であり、第３レグ２１と第４レグ２２とのレグ間位相差も０である。２次側スイッチング素子Ｓ５～Ｓ８が半周期でスイッチング（デューティ５０％）するようになることで、整流器モードから位相シフトモードへのモード移行が完了する。

【0043】

図３～図５に示すように、整流器モードから位相シフトモードへと、モード移行時においては、２次側変換部電圧Ｖｔｒ２およびインダクタ電流ｉＬが変化していないため、デューティは変化（０％から５０％へ）しているが、出力電力は増加しない。

【0044】

この現象は、レグ間位相差φＬが０において位相シフトモードへとモード移行させるときには、２次側スイッチング素子Ｓ５～Ｓ８には電流が流れず、還流ダイオードＤ５～Ｄ８にしか電流が流れない状態となっている。そのため、モード移行においては、デューティを増加（変化）させた場合であっても、出力電力は増加しない。モード移行が終わり、位相シフトモードに切り替わり、ブリッジ間位相差φＢを増加させることで、初めて２次側スイッチング素子Ｓ５～Ｓ８に電流が流れて出力電力が増加し始める。

【0045】

（整流器モードと位相シフトモードの関係）
図６は、実施形態１に係るＤＣ－ＤＣコンバータ１において整流器モードから位相シフトモードに移行させて、出力電力を変化させた結果を表す図である。図６では、横軸をシミュレーションにおける時間経過を表すプロット数とし、縦軸を基準となる出力電力に対する出力電力の比率を示す。

【0046】

図６において、プロット数１～１０の間は、整流器モードを行っている区間であり、レグ間位相差φＬを０°～９０°まで９°刻みで増加させる。また、プロット数１１～２０の間は、位相シフトモードを行っている区間であり、ブリッジ間位相差φを０°～９０°まで９°刻みで増加させる。

【0047】

図６に示すように、整流器モードから位相差シフトモードへと移行させ、レグ間位相差φＬまたはブリッジ間位相差φＢを操作することにより、出力電力は単調増加することがわかる。そのため、所望のＰ．Ｕに対し、一意にレグ間位相差φＬおよびブリッジ間位相差φＢの組み合わせが定まるため、制御が容易である。また、整流器モード、位相シフトモード、およびモード移行時において、フィードバック制御によって、レグ間位相差φＬまたはブリッジ間位相差φＢを制御することにより、出力電力を制御できる。

【0048】

（小括）
したがって、出力電力を大きくするために、整流器モードから位相シフトモードへと移行する過程において、出力電力の特性に落ち込みがなく、出力電力は単調に増加する。そのため、目標電力に対して出力電力を制御することで、パラメータにあたるレグ間位相差φＬまたはブリッジ間位相差φＢが一意に定まり、制御が容易である。

【0049】

また、整流器モードにおいても、整流器モードと位相シフトモードを連続に変化させるために、出力電力に応じたブリッジ間位相差φＢを、整流器モードにおいても計算しておく。そのため、整流器モードにおいても、レグ間位相差φＬに加えて、ブリッジ間位相差φＢを計算するだけでよいので、参考例よりも設計が用意である利点もある。

【0050】

（整流器モードにおける制御ブロック図）
図７は、実施形態１に係るＤＣ－ＤＣコンバータ１における整流器モードでの制御部４０のブロック図である。図７に示すように、２次側電圧Ｖ２および２次側電流Ｉ２から出力電力Ｐｏｕｔを算出する。当該出力電力Ｐｏｕｔと、目標電力Ｐｏｕｔ＊とから電力偏差ΔＰｏｕｔを導出する。

【0051】

電力偏差ΔＰｏｕｔと、１次側電圧Ｖ１と、２次側電圧Ｖ２と、巻き線比ｎと、スイッチング周波数ｆｓｗと、インダクタＬとにより、位相偏差演算部にて、位相差領域の偏差φｅに変換する。当該偏差φｅをＰＩ演算にて増幅したものと、πとの偏差から、レグ間位相差φＬが生成される。

【0052】

このレグ間位相差φＬが０＜φＬ＜πの範囲にある場合、フラグａに０をセットする。整流器モードにおいては、この条件を満たすようになる。

【0053】

ＰＷＭ（Pulse Width Modulation）信号を１次側スイッチング素子Ｓ１～Ｓ４に出力することで、１次側スイッチング素子Ｓ１～Ｓ４をスイッチングする。第１レグ１１の１次側スイッチング素子Ｓ１とＳ２とは、互いに逆位相である。また、第２レグ１２の１次側スイッチング素子Ｓ３とＳ４とは、第１レグに対しレグ間位相差φＬだけ位相が遅れている。また、２次側スイッチング素子Ｓ５～Ｓ８は、常時オフである。

【0054】

また、出力電力Ｐｏｕｔに加え、１次側電圧Ｖ１と、２次側電圧Ｖ２と、巻き線比ｎと、スイッチング周波数ｆｓｗと、インダクタＬとからブリッジ間位相差φＢを導出する。

【0055】

（位相シフトモードにおける制御ブロック図）
図８は、実施形態１に係るＤＣ－ＤＣコンバータ１における位相シフトモードでの制御部４０のブロック図である。図８に示すように、整流器モードと同様の手順によりレグ間位相差φＬを導出する。ここで、位相シフトモードでは、レグ間位相差φＬが負の値になっている。そのため、フラグａに１をセットしたうえで、レグ間位相差を０とする。

【0056】

ＰＷＭ信号を１次側スイッチング素子Ｓ１～Ｓ４に出力し、１次側スイッチング素子Ｓ１～Ｓ４をスイッチングする。ここで、１次側スイッチング素子Ｓ２とＳ３とは、１次側スイッチング素子Ｓ１とＳ４とは逆位相である。

【0057】

ランプ関数にフラグａが代入され、フラグａに１がセットされていた場合、ランプ関数は立ち上がり始める。ランプ関数と三角波とを比較した信号によってデューティが定まる。当該信号に対しブリッジ間位相差φＢ分位相を遅らせた信号を作り、２次側スイッチング素子Ｓ５～Ｓ８に出力し、２次側スイッチング素子Ｓ５～Ｓ８をスイッチングする。

【0058】

また、位相シフトモードの制御中に、レグ間位相差φＬが正の値になった場合、フラグａに０がセットされ、ランプ関数が立下り始める。その結果、デューティが小さくなり、位相シフトモードから整流器モードに移行する。

【0059】

〔変形例〕
実施形態１では、整流器モードとして、レグ間位相差を制御したが、これに限定されない。整流器モードとしての最大出力時に１次側スイッチング素子Ｓ１～Ｓ４のデューティが５０％になるものであればどのような制御でもよい。例えば、出力電力に応じて、デューティまたはレグ間位相差φＬを制御する場合などが挙げられる。

【0060】

〔ソフトウェアによる実現例〕
ＤＣ－ＤＣコンバータ１（以下、「装置」と呼ぶ）の機能は、当該装置としてコンピュータを機能させるためのプログラムであって、当該装置の各制御ブロック（特に制御部４０に含まれる各部）としてコンピュータを機能させるためのプログラムにより実現することができる。

【0061】

この場合、上記装置は、上記プログラムを実行するためのハードウェアとして、少なくとも１つの制御装置（例えばプロセッサ）と少なくとも１つの記憶装置（例えばメモリ）を有するコンピュータを備えている。この制御装置と記憶装置により上記プログラムを実行することにより、上記各実施形態で説明した各機能が実現される。

【0062】

上記プログラムは、一時的ではなく、コンピュータ読み取り可能な、１または複数の記録媒体に記録されていてもよい。この記録媒体は、上記装置が備えていてもよいし、備えていなくてもよい。後者の場合、上記プログラムは、有線または無線の任意の伝送媒体を介して上記装置に供給されてもよい。

【0063】

また、上記各制御ブロックの機能の一部または全部は、論理回路により実現することも可能である。例えば、上記各制御ブロックとして機能する論理回路が形成された集積回路も本発明の範疇に含まれる。この他にも、例えば量子コンピュータにより上記各制御ブロックの機能を実現することも可能である。

【0064】

〔まとめ〕
上記の課題を解決するために、本発明の一態様に係るＤＣ－ＤＣコンバータは、複数の１次側スイッチング素子と、各前記１次側スイッチング素子にそれぞれ並列に接続される複数の還流ダイオードおよびコンデンサと、を含み、第１レグと第２レグと、を有した１次側ブリッジ回路と、複数の２次側スイッチング素子と、各前記２次側スイッチング素子にそれぞれ並列に接続される複数の還流ダイオードおよびコンデンサと、を含み、第３レグと第４レグと、を有した２次側ブリッジ回路と、トランスを有し、前記１次側ブリッジ回路と前記２次側ブリッジ回路との間に接続される変換部と、前記１次側スイッチング素子および前記２次側スイッチング素子のスイッチングを制御する制御部と、を備え、前記制御部は、前記２次側スイッチング素子を全てオフとし、第１レグと第２レグとのレグ間位相差を出力に応じてπから０の範囲で調整する第１制御モードと、第１レグと第２レグとのレグ間位相差を０とし、第３レグと第４レグとのレグ間位相差を０とするとともに、１次側ブリッジ回路と２次側ブリッジ回路とのブリッジ間位相差を出力に応じて調整する第２制御モードと、を前記第１制御モードによる出力と前記第２制御モードによる出力とが等しい状態で切り換えて実行する。

【0065】

上記の構成では、第１制御モードから第２制御モードへと出力電力を単調変化させることができる。そのため、出力電力の制御が容易である。

【0066】

前記制御部は、前記第１制御モードによる出力と、から前記第２制御モードによる出力とが等しい前記状態においてに切り替える際に、前記２次側スイッチング素子のデューティを０から前記第２制御モードにおける値まで徐々に変化させてもよい。

【0067】

上記の構成によれば、第１制御モードから第２制御モードへと出力電力を変化させずに接続することができる。そのため、第１制御モードと第２制御モードとで、出力電力を単調変化させることができる。

【0068】

前記制御部は、前記第１制御モードにおいて、前記１次側スイッチング素子についてそれぞれが半周期毎にスイッチングを行うように制御してもよい。

【0069】

上記の構成によれば、第１制御モードにおいて、１次側スイッチング素子の制御が容易である。

【0070】

前記制御部は、前記第２制御モードにおいて、前記１次側スイッチング素子および前記２次側スイッチング素子についてそれぞれが半周期毎にスイッチングを行うように制御してもよい。

【0071】

上記の構成によれば、第２制御モードにおいて、１次側スイッチング素子および２次側スイッチング素子の制御が容易である。

【0072】

〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0073】

１、１００ ＤＣ－ＤＣコンバータ
１０ １次側ブリッジ回路
１１ 第１レグ
１２ 第２レグ
２０ ２次側ブリッジ回路
２１ 第３レグ
２２ 第４レグ
３０ 変換部
４０ 制御部
Ｃｓｎｕｂ１～Ｃｓｎｕｂ８ スナバコンデンサ（コンデンサ）
Ｄ１～Ｄ８ 還流ダイオード
Ｓ１～Ｓ４ １次側スイッチング素子
Ｓ５～Ｓ８ ２次側スイッチング素子
Ｔｒ トランス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】