特開 2023-35452 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023035452

(43)【公開日】2023-03-13

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H01L 31/10 20060101AFI20230306BHJP

   G02B 6/12 20060101ALI20230306BHJP

   G02B 6/132 20060101ALI20230306BHJP

【ＦＩ】

H01L31/10 A

G02B6/12 301

G02B6/132

【審査請求】未請求

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2021142316

(22)【出願日】2021-09-01

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(71)【出願人】

【識別番号】513065077

【氏名又は名称】技術研究組合光電子融合基盤技術研究所

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】綿貫 真一

(72)【発明者】

【氏名】中山 知士

(72)【発明者】

【氏名】小倉 卓

(72)【発明者】

【氏名】中柴 康隆

(72)【発明者】

【氏名】堀川 剛

(72)【発明者】

【氏名】徳島 正敏

(72)【発明者】

【氏名】小野 英輝

(72)【発明者】

【氏名】藤方 潤一

(72)【発明者】

【氏名】西沢 元亨

【テーマコード（参考）】

2H147

5F149

5F849

【Ｆターム（参考）】

2H147AB04

2H147AB05

2H147AB07

2H147AB10

2H147AB24

2H147AC02

2H147BC05

2H147CB01

2H147CB03

2H147EA12A

2H147EA12D

2H147EA13A

2H147EA13C

2H147EA13D

2H147EA14B

2H147EA15C

2H147EA34A

2H147EA36A

2H147EA40A

2H147FA01

2H147FA03

2H147FC01

2H147FC08

2H147FE06

5F149AA04

5F149AB03

5F149AB17

5F149BA01

5F149BA05

5F149BB01

5F149CB01

5F149CB17

5F149DA44

5F149EA01

5F149GA02

5F149JA14

5F149XB01

5F149XB05

5F149XB24

5F849AA04

5F849AB03

5F849AB17

5F849BA01

5F849BA05

5F849BB01

5F849CB01

5F849CB17

5F849DA44

5F849EA01

5F849GA02

5F849JA14

5F849XB01

5F849XB05

5F849XB24

(57)【要約】      （修正有）

【課題】半導体装置の特性を向上させる。
【解決手段】半導体装置ＳＤは、第１絶縁層ＩＬ１、光導波路ＯＷ、第１半導体層ＳＬ１、第２絶縁層ＩＬ２および第１半導体膜ＳＦ１を有する。光導波路は、第１絶縁層上に形成されている。第１半導体層は、第１絶縁層上において、光導波路の末端部と一体的に形成されている。第２絶縁層は、第１半導体層の第１部分を露出している第１開口部を有している。第２絶縁層は、第１絶縁層上に形成されている。第１半導体膜は、第１半導体部のうち、第１開口部内に露出している第１部分上に形成されている。第１半導体層の一部と、第１半導体膜とは、光電変換特性を有する受光部ＯＲ１を構成している。第１半導体層の上面には、凹部が形成されている。第１半導体膜の一部は、断面視において、凹部内に位置している。第１半導体膜の全部は、平面視において、第１開口部と重なっている。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層上に形成された光導波路と、
前記第１絶縁層上において、前記光導波路の末端部と一体的に形成されている第１半導体層と、
前記第１半導体層の第１部分を露出している第１開口部を有しており、かつ前記第１絶縁層上に形成された第２絶縁層と、
前記第１開口部内に露出している前記第１部分上に形成された第１半導体膜と、
を有し、
前記第１半導体層の一部と、前記第１半導体膜とは、光電変換特性を有する受光部を構成しており、
前記第１半導体層の上面には、凹部が形成されており、
前記第１半導体膜の一部は、断面視において、前記凹部内に位置しており、
前記第１半導体膜の全部は、平面視において、前記第１開口部と重なっている、
半導体装置。

【請求項2】

前記第１開口部の内面は、前記凹部の内面と連続している、請求項１に記載の半導体装置。

【請求項3】

前記第１半導体膜の側面は、前記第１開口部の内面と直接的に接触している、請求項１に記載の半導体装置。

【請求項4】

前記第１半導体層の厚さに対する前記凹部の深さの比は、１／３以上である、請求項３に記載の半導体装置。

【請求項5】

前記第１半導体膜は、
前記凹部の底面と連続しており、かつその結晶面が（３１１）面である第１面と、
前記第１面と連続しており、かつその結晶面が（１１１）面である第２面と、
を有し、
前記第１面および前記第２面は、前記凹部の内面を構成している、
請求項４に記載の半導体装置。

【請求項6】

前記第１面および前記第２面は、前記光導波路の延長線上に位置している、請求項５に記載の半導体装置。

【請求項7】

前記第２絶縁層には、前記第１半導体層の第２部分を露出している第２開口部が形成されており、
前記第２開口部内に露出している前記第２部分上に形成された第２半導体膜と、
を有し、
前記第１半導体層の他の一部と、前記第２半導体膜とは、光電変換特性を有する受光部を構成しており、
請求項４に記載の半導体装置。

【請求項8】

前記第１半導体層の材料は、シリコンを含み、
前記第１半導体膜の材料は、ゲルマニウムを含む、
請求項４に記載の半導体装置。

【請求項9】

（ａ）第１絶縁層と、前記第１絶縁層上に形成された半導体層とを有する半導体ウェハを準備する工程と、
（ｂ）前記半導体層をパターニングして、互いに一体的に形成された光導波路および第１半導体層を形成する工程と、
（ｃ）前記光導波路および前記第１半導体層を覆うように、第２絶縁層を形成する工程と、
（ｄ）前記第１半導体層の第１部分を露出するように、前記第２絶縁層に第１開口部を形成する工程と、
（ｅ）前記第２絶縁層をエッチングマスクとして用いて、前記第１部分に凹部を形成する工程と、
（ｆ）前記第１開口部内に露出している前記第１部分上に第１半導体膜を形成する工程と、
を含み、
前記第１半導体層の一部と、前記第１半導体膜とは、光電変換特性を有する受光部を構成しており、
前記第１半導体膜の一部は、断面視において、前記凹部内に位置しており、
前記第１半導体膜の全部は、平面視において、前記第１開口部と重なっている、
半導体装置の製造方法。

【請求項10】

前記（ｅ）は、前記凹部の内面に水素処理を施す工程をさらに含む、請求項９に記載の半導体装置の製造方法。

【請求項11】

前記（ｄ）では、前記第１半導体層の第２部分を露出するように、前記第２絶縁層に第２開口部を形成し、
前記（ｆ）では、前記第２開口部内に露出している前記第２部分上に第２半導体膜を形成する、
請求項１０に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置およびその製造方法に関し、例えば、受光部を有する半導体装置およびその製造方法に関する。

【背景技術】

【0002】

光通信技術として、シリコンフォトニクス技術が知られている。シリコンフォトニクス技術が採用された半導体装置は、例えば、光信号を電気信号に変換するための受光部を有する（例えば、特許文献１参照）。

【0003】

特許文献１に記載された半導体装置は、ｐ型の第１半導体層と、当該第１半導体層の一部を露出している開口部を有する絶縁層と、上記第１半導体層のうち、当該開口部内に露出した部分上に形成されたｎ型の第２半導体層と、を有する。上記第１半導体層および上記第２半導体層は、受光部を構成している。特許文献１に記載された受光部では、上記第２半導体層は、上記開口部内に収容されている。当該受光部は、光電変換特性を有し、受信した光信号を電気信号に変換できる。

【0004】

特許文献２に記載された半導体装置は、シリコンからなる第１半導体層と、当該第１半導体層の一部を露出している開口部が形成された絶縁層と、上記第１半導体層のうち、当該開口部から露出した部分上に形成された第２半導体層と、を有する。当該第２半導体層は、ｐ型ゲルマニウム層と、当該ｐ型ゲルマニウム層上に形成された真性ゲルマニウム層と、当該真性ゲルマニウム層上に形成されたｎ型ゲルマニウム層とを有する。真性ゲルマニウム層の一部（ひさし部）は、上記絶縁層の上面に乗り上げるように形成されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１７－０４９５０４号公報

【特許文献2】特開２０１７－２０１６４９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１、２に記載された上記受光部では、例えば、上記第１半導体層と一体的に形成された光導波路を介して、光が上記受光部に入射する。上記第２半導体層は、上記第１半導体層の上面上に形成されている。すなわち、上記第２半導体層は、上記第１半導体層内を進行する上記光の進行方向上には位置していない。このため、上記光は、上記第１半導体層から上記第２半導体層に染み出しつつ、上記第２半導体層に入射しなければならない。結果として、十分な光電変換効率を得られないことがある。

【0007】

また、特許文献２に記載された上記受光部では、真性ゲルマニウム層の上記ひさし部は、上記絶縁層の上面に乗り上げている。上記ひさし部は、上記受光部の中心部から遠い位置に形成されている。このため、上記ひさし部の光電変換への寄与度は小さい。また、本発明者らの検討により、上記ひさし部は、暗電流の増加の原因となることも分かった。

【0008】

以上のとおり、従来の受光部の特性を高める観点から改善の余地がある。

【0009】

実施の形態の課題は、半導体装置の特性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。

【課題を解決するための手段】

【0010】

実施の形態に係る半導体装置は、第１絶縁層と、上記第１絶縁層上に形成された光導波路と、上記第１絶縁層上において、上記光導波路の末端部と一体的に形成されている第１半導体層と、上記第１半導体層の第１部分を露出している第１開口部を有しており、かつ上記第１絶縁層上に形成された第２絶縁層と、上記第１開口部内に露出している上記第１部分上に形成された第１半導体膜と、を有する。上記第１半導体層の一部と、上記第１半導体膜とは、光電変換特性を有する受光部を構成している。上記第１半導体層の上面には、凹部が形成されている。上記第１半導体膜の一部は、断面視において、上記凹部内に位置している。上記第１半導体膜の全部は、平面視において、上記第１開口部と重なっている。

【0011】

実施の形態に係る半導体装置の製造方法は、（ａ）第１絶縁層と、上記第１絶縁層上に形成された半導体層とを有する半導体ウェハを準備する工程と、（ｂ）上記半導体層をパターニングして、互いに一体的に形成された光導波路および第１半導体層を形成する工程と、（ｃ）上記光導波路および上記第１半導体層を覆うように、第２絶縁層を形成する工程と、（ｄ）上記第１半導体層の第１部分を露出するように、上記第２絶縁層に第１開口部を形成する工程と、（ｅ）上記第２絶縁層をエッチングマスクとして用いて、上記第１部分に凹部を形成する工程と、（ｆ）上記第１開口部内に露出している前記第１部分上に第１半導体膜を形成する工程と、を含む。上記第１半導体層の一部と、上記第１半導体膜とは、光電変換特性を有する受光部を構成している。上記第１半導体膜の一部は、断面視において、前記凹部内に位置している。上記第１半導体膜の全部は、平面視において、前記第１開口部と重なっている。

【発明の効果】

【0012】

実施の形態に係る半導体装置では、半導体装置の特性を向上させることができる。

【図面の簡単な説明】

【0013】

【図1】図１は、本実施の形態に係る半導体装置の構成の一例を示す要部断面図である。

【図2】図２は、本実施の形態に係る半導体装置の構成の一例を示す要部断面図である。

【図3】図３は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図4】図４は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図5】図５は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図6】図６は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図7】図７は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図8】図８は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図9】図９は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図10】図１０は、本実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す断面図である。

【図11】図１１は、検討例に係る第１受光部の構造の一例を示す断面図である。

【図12】図１２は、実施の形態の変形例に係る半導体装置の第１受光部の構成の一例を示す断面図である。

【図13】図１３は、実施の形態の変形例に係る半導体装置の第１受光部の構成の一例を示す断面図である。

【発明を実施するための形態】

【0014】

以下、実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号またはハッチングを付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。さらに、断面図は、見やすさの観点から、端面図として示している場合もある。

【0015】

［半導体装置の構成］
図１および図２は、半導体装置ＳＤの構成の一例を示す要部断面図である。図２は、図１の破線で囲まれる領域を示す部分拡大図である。

【0016】

図１に示されるように、半導体装置ＳＤは、半導体基板ＳＵＢ、第１絶縁層ＩＬ１、光導波路ＯＷ、第１半導体層ＳＬ１、第２絶縁層ＩＬ２、第１半導体膜ＳＦ１、第２半導体膜ＳＦ２、第１キャップ層ＣＰ１および第２キャップ層ＣＰ２を有する。なお、見やすさの観点から、図２において、第１半導体層ＳＬ１へのハッチングは省略されている。

【0017】

第１半導体層ＳＬ１の一部と、第１半導体膜ＳＦ１とは、光電変換特性を有する受光部を構成している。より具体的には、第１半導体層ＳＬ１の一部と、第１半導体膜ＳＦ１と、第１キャップ層ＣＰ１とは、第１受光部ＯＲ１を構成している。第１半導体層ＳＬ１の他の一部と、第２半導体膜ＳＦ２とは、光電変換特性を有する他の受光部を構成している。より具体的には、第１半導体層ＳＬ１の他の一部と、第２半導体膜ＳＦ２と、第２キャップ層ＣＰ２とは、第２受光部ＯＲ２を構成している。

【0018】

半導体基板ＳＵＢは、第１絶縁層ＩＬ１を介して、第１受光部ＯＲ１および第２受光部ＯＲ２を支持する支持体である。半導体基板ＳＵＢの種類の例には、シリコン基板が含まれる。当該シリコン基板は、例えば、ホウ素（Ｂ）およびリン（Ｐ）などのｐ型不純物を含むシリコン単結晶基板である。たとえば、当該シリコン基板の主面の面方位は（１００）であり、当該シリコン基板の抵抗率は５Ω・ｃｍ以上かつ５０Ω・ｃｍ以下である。半導体基板ＳＵＢの厚さは、例えば、１００μｍ以上かつ９００μｍ以下である。

【0019】

第１絶縁層ＩＬ１は、半導体基板ＳＵＢ上に形成されている。第１絶縁層ＩＬ１は、光導波路ＯＷの内部を伝搬する光を光導波路ＯＷの内部に実質的に閉じ込めるためのクラッド層である。第１絶縁層ＩＬ１は、光導波路ＯＷ材料の屈折率より小さい屈折率を有する材料で形成されている。第１絶縁層ＩＬ１の材料の例には、酸化シリコン（ＳｉＯ_２）が含まれる。第１絶縁層ＩＬ１の材料の屈折率は、例えば、１．４６である。なお、本明細書における屈折率は、波長１．５μｍの光に対する数値である。第１絶縁層ＩＬ１の厚さは、光導波路ＯＷからの光の染み出し距離より大きいことが好ましい。

【0020】

なお、第１絶縁層ＩＬ１が支持体として機能する場合には、半導体装置ＳＤは、半導体基板ＳＵＢを有していなくてもよい。この場合、第１絶縁層ＩＬ１は、例えば、サファイヤ基板である。

【0021】

光導波路ＯＷは、その内部を光が伝搬可能な経路である。光導波路ＯＷは、第１絶縁層ＩＬ１上に形成されている。光導波路ＯＷの末端部ＥＰは、第１受光部ＯＲ１と光学的に接続されている。より具体的には、光導波路ＯＷの末端部ＥＰは、第１半導体層ＳＬ１と一体的に形成されている。

【0022】

光導波路ＯＷの厚さは、光導波路ＯＷの内部を光が伝搬できれば特に限定されない。光導波路ＯＷの厚さは、例えば、２００ｎｍ以上かつ４００ｎｍ以下である。ここで、光導波路ＯＷの厚さは、光導波路ＯＷの上面および下面の対向方向における、光導波路ＯＷの上記上面および上記下面の間隔である。

【0023】

光導波路ＯＷの幅は、光導波路ＯＷの内部を光が伝搬できれば特に限定されない。光導波路ＯＷの幅は、３００ｎｍ以上かつ５００ｎｍ以下である。ここで、光導波路ＯＷの幅は、光導波路ＯＷの第１側面および第２側面の対向方向における、当該第１側面および当該第２側面の間隔である。

【0024】

光導波路ＯＷの延在方向に直交する断面における、光導波路ＯＷの断面視形状は、矩形状または台形状である。光導波路ＯＷの材料の例には、シリコン（Ｓｉ）およびゲルマニウム（Ｇｅ）が含まれる。光導波路ＯＷの材料の結晶構造の例は、単結晶および多結晶を含む。光学素子における光の伝搬損失を低減する観点からは、光導波路ＯＷの材料の結晶構造は、単結晶であることが好ましい。

【0025】

第１半導体層ＳＬ１は、第１絶縁層ＩＬ１上に形成されている。第１半導体層ＳＬ１は、光導波路ＯＷと同層内に形成されている。第１半導体層ＳＬ１は、第１半導体部ＳＰ１および第３半導体部ＳＰ３を有する。第１半導体層ＳＬ１の上面には、凹部ＲＰが形成されている。

【0026】

第１半導体部ＳＰ１は、第１受光部ＯＲ１の一部である。第１半導体部ＳＰ１は、第１導電型の半導体領域である。第１導電型は、ｐ型またはｎ型である。上記第１導電型がｐ型である場合、第１半導体部ＳＰ１は、ホウ素（Ｂ）および二フッ化ボロン（ＢＦ_２）などのｐ型不純物を含む。上記第１導電型がｎ型である場合、第１半導体部ＳＰ１は、ヒ素（Ａｓ）およびリン（Ｐ）などのｎ型不純物を含む。第１半導体部ＳＰ１の不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上かつ１×１０^２０ｃｍ^－３以下である。

【0027】

本実施の形態では、凹部ＲＰは、第１半導体部ＳＰ１の上面に形成されている。凹部ＲＰの形状は、第１半導体膜ＳＦ１の下面の形状を規定する。凹部ＲＰの形状は、所望の第１半導体膜ＳＦ１の形状に応じて適宜設定される。凹部ＲＰは、第１半導体部ＳＰ１を貫通していてもよいし、貫通していなくてもよい。凹部ＲＰが、第１半導体部ＳＰ１を貫通していない場合、凹部ＲＰの底部には、第１半導体層ＳＬ１が露出する。

【0028】

第１受光部ＯＲ１の受光効率を高める観点から、凹部ＲＰの深さは大きいことが好ましい。一方で、第１半導体層ＳＬ１の抵抗成分の増大を抑制する観点から、凹部ＲＰの深さは小さいことが好ましい。第１半導体層ＳＬ１の厚さｔに対する凹部ＲＰの深さｄの比（深さｄ／厚さｔ）は、１／３以上かつ２／３以下であることが好ましい。たとえば、光導波路ＯＷの厚さが３００ｎｍである場合、凹部ＲＰの深さｄは、１００ｎｍ以上かつ２００ｎｍ以下であることが好ましい。なお、凹部ＲＰの深さｄは、第１半導体層ＳＬ１の厚さ方向における、第１半導体層ＳＬ１の上面と、凹部ＲＰの底面との距離である。

【0029】

第３半導体部ＳＰ３は、第２受光部ＯＲ２の一部である。第３半導体部ＳＰ３は、上記第１導電型の半導体領域である。第３半導体部ＳＰ３の不純物濃度は、第１半導体部ＳＰ１の不純物濃度と同じであってもよいし、異なっていてもよい。本実施の形態では、第３半導体部ＳＰ３の不純物濃度の例は、第１半導体部ＳＰ１の不純物濃度と同じである。

【0030】

第２絶縁層ＩＬ２は、光導波路ＯＷを覆うように第１絶縁層ＩＬ１上に形成されている。第２絶縁層ＩＬ２には、互いに離間している第１開口部ＯＰ１および第２開口部ＯＰ２が形成されている。

【0031】

第１開口部ＯＰ１は、第１受光部ＯＲ１の位置および大きさを規定している。第１開口部ＯＰ１は、第２開口部ＯＰ２から離間している。第１開口部ＯＰ１は、第１半導体部ＳＰ１に形成された凹部ＲＰと連通している。第２絶縁層ＩＬ２および第１半導体部ＳＰ１の接触部分において、第１開口部ＯＰ１の大きさは、凹部ＲＰの大きさと略等しい。換言すると、図１に示されるように、第１開口部ＯＰ１の内面は、凹部ＲＰの内面と連続している。

【0032】

第２開口部ＯＰ２は、第２受光部ＯＲ２の位置および大きさを規定している。第２開口部ＯＰ２は、第１半導体層ＳＬ１の第３半導体部ＳＰ３を露出している。第２開口部ＯＰ２の大きさは、第１開口部ＯＰ１の大きさと同じであってもよいし、異なっていてもよい。

【0033】

第２絶縁層ＩＬ２の材料の例は、酸化シリコン（ＳｉＯ_２）、および窒素などの元素を含む酸化シリコンを含む。被覆性を高める観点から、第２絶縁層ＩＬ２の厚さは大きいことが好ましい。第２絶縁層ＩＬ２の厚さは、例えば、５０ｎｍ以上であることが好ましく、１００ｎｍ以上であることがより好ましい。第１開口部ＯＰ１および第２開口部ＯＰ２を所望の形状に加工しやすくする観点から、第２絶縁層ＩＬ２の厚さは小さいことが好ましい。第２絶縁層ＩＬ２の厚さは、例えば、５００ｎｍ以下であることが好ましい。

【0034】

第１半導体膜ＳＦ１は、第１半導体部ＳＰ１のうち、第１開口部ＯＰ１内に露出している部分（第１部分）上に形成されている。第１半導体膜ＳＦ１の一部は、断面視において、凹部ＲＰ内に位置している。第１半導体膜ＳＦ１の側面は、第１開口部ＯＰ１の内面および凹部ＲＰの内面と直接的に接触している。第１半導体膜ＳＦ１は、第５半導体部ＳＰ５および第２半導体部ＳＰ２を有する。

【0035】

第５半導体部ＳＰ５は、第１半導体層ＳＬ１の第１半導体部ＳＰ１上に形成されている。第５半導体部ＳＰ５の一部（下部）は、断面視において、凹部ＲＰ内に位置している。第５半導体部ＳＰ５の残部（上部）は、凹部ＲＰ外に位置している。第５半導体部ＳＰ５の不純物濃度は、第１半導体部ＳＰ１の不純物濃度および第２半導体部ＳＰ２の不純物濃度より小さい。第５半導体部ＳＰ５の不純物濃度は、例えば、１×１０^１７ｃｍ^－３以下である。

【0036】

第５半導体部ＳＰ５は、第１半導体部ＳＰ１に形成された凹部ＲＰの内面に直接的に接触している。図１および図２に示されるように、第５半導体部ＳＰ５の上記一部は、下面ＬＳＦ、第１面Ｓ１および第２面Ｓ２を有する。下面ＬＳＦ、第１面Ｓ１および第２面Ｓ２は、凹部ＲＰの内面を構成している。

【0037】

第５半導体部ＳＰ５の下面ＬＳＦは、凹部ＲＰの底面を構成している。下面ＬＳＦの結晶面は、第１面Ｓ１の結晶面および第２面Ｓ２の結晶面に応じて決定される。本実施の形態では、下面ＬＳＦの結晶面は、（１００）面である。下面ＬＳＦの平面視形状は、略矩形状である。第５半導体部ＳＰ５の下面ＬＳＦは、第１絶縁層ＩＬ１の上面に沿う面である。

【0038】

第５半導体部ＳＰ５の第１面Ｓ１は、下面ＬＳＦと連続している。第１面Ｓ１の結晶面は、（３１１）面である。換言すると、第１面Ｓ１と、下面ＬＳＦを含む仮想平面ＶＳ１とのなす角度（第１半導体膜ＳＦ１の外角）θ１は、約２５．２度である。第１面Ｓ１の平面視形状は、環形状である。第１半導体ＳＬ１の厚さ方向において、第１半導体ＳＬ１の下面と、第１面Ｓ１との間隔は、第１半導体ＳＬ１の下面と、下面ＬＳＦとの間隔より大きい。

【0039】

第５半導体部ＳＰ５の第２面Ｓ２は、第１面Ｓ１と連続している。第２面Ｓ２は、第５半導体部ＳＰ５の上記側面と連続している。第２面Ｓ２の結晶面は、（１１１）面である。換言すると、第２面Ｓ２を含む仮想平面ＶＳ２と、下面ＬＳＦを含む仮想平面ＶＳ１とのなす角度（第１半導体膜ＳＦ１の外角）θ２は、約５４．７度である。第２面Ｓ２の平面視形状は、環形状である。なお、第５半導体部ＳＰ５の上記側面は、第１絶縁層ＩＬ１の上面に対する垂線に沿う面である。第１半導体ＳＬ１の厚さ方向において、第１半導体ＳＬ１の下面と、第２面Ｓ２との間隔は、第１半導体ＳＬ１の下面と、第５半導体部ＳＰ５の下面ＬＳＦとの間隔、および第１半導体ＳＬ１の下面と、第５半導体部ＳＰ５の下面ＬＳＦとの間隔より大きい。

【0040】

第１面Ｓ１および第２面Ｓ２は、光導波路ＯＷの延長線上に位置している。第１面Ｓ１および第２面Ｓ２は、光導波路ＯＷの延長線と交差する。上記のとおり、第５半導体部ＳＰ５の下部の表面は、第５半導体部ＳＰ５の下面ＬＳＦから第５半導体部ＳＰ５の上記側面に向かって、互いに連続する複数の面によって段階的に構成されている。本実施の形態では、上記複数の面は、第１面Ｓ１および第２面Ｓ２である。これにより、第５半導体部ＳＰ５の下面ＬＳＦと、第５半導体部ＳＰ５の上記側面とのなす角度が９０度である場合と比較して、光導波路ＯＷの末端部ＥＰから、第５半導体部ＳＰ５に光が入射するとき、第１半導体部ＳＰ１および第５半導体部ＳＰ５の界面で、上記光が反射されることを抑制できる。

【0041】

第２半導体部ＳＰ２は、第１半導体膜ＳＦ１の上部に形成されている。第２半導体部ＳＰ２は、第１キャップ層ＣＰ１と直接的に接触している。第２半導体部ＳＰ２は、第５半導体部ＳＰ５上に形成されている。第２半導体部ＳＰ２は、上記第１導電型と異なる第２導電型を有する。上記第２導電型は、ｐ型またはｎ型である。リーク電流の低減の観点から、第２半導体部ＳＰ２は、第１半導体膜ＳＦ１のうち、第１半導体膜ＳＦ１の上面から１０ｎｍ以上かつ２０ｎｍ以下の厚さを有する領域内に位置していることが好ましい。第２半導体部ＳＰ２の不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上かつ１×１０^２０ｃｍ^－３以下である。

【0042】

第１半導体膜ＳＦ１の全部は、平面視において、第１開口部ＯＰ１内に位置するように形成されている。すなわち、第１半導体膜ＳＦ１の全部は、平面視において、第１開口部ＯＰ１と重なっている。詳細については後述するが、これにより、第１受光部ＯＲ１の暗電流を低減できる。

【0043】

第１半導体膜ＳＦ１の全部は、断面視において、凹部ＲＰおよび第１開口部ＯＰ１内に位置していてもよい。また、第１半導体膜ＳＦ１の一部（上部）は、断面視において、第１開口部ＯＰ１外に位置していてもよい。本実施の形態では、図１に示されるように、第１半導体膜ＳＦ１の一部は、断面視において、第１開口部ＯＰ１外に位置している。

【0044】

第１半導体膜ＳＦ１の形状は、第１受光部ＯＲ１が光導波路ＯＷからの光を効率的に吸収できる形状であることが好ましい。このような観点から、第１半導体膜ＳＦ１は、光導波路ＯＷの延長線に沿って延在していることが好ましい。第１半導体膜ＳＦ１の平面視形状は、略矩形状であることが好ましい。

【0045】

第１半導体膜ＳＦ１の材料は、上記光を吸収することができる材料であればよい。第１半導体膜ＳＦ１の材料は、光信号を構成する光の波長に応じて適宜設定され得る。第１半導体膜ＳＦ１の材料の例には、ゲルマニウムが含まれる。

【0046】

本実施の形態では、第１半導体部ＳＰ１、第５半導体部ＳＰ５および第２半導体部ＳＰ２は、ＰＩＮ型ダイオードを構成している。これにより、第１受光部ＯＲ１は、光電変換特性を有する。なお、第１受光部ＯＲ１がＰＮ型ダイオードの場合、第１半導体膜ＳＦ１は、第５半導体部ＳＰ５を有しておらず、第２半導体部ＳＰ２のみを有する。

【0047】

第１半導体膜ＳＦ１の厚さは、光の染み出しを抑制する観点から、大きいことが好ましい。第１半導体膜ＳＦ１の厚さは、例えば、光導波路ＯＷの厚さより大きく、かつ光導波路ＯＷの厚さの３倍以下である。本実施の形態では、「第１半導体膜ＳＦ１の厚さ」とは、第１半導体膜ＳＦ１の下面および上面の対向方向における、当該下面および当該上面の間隔である。第１半導体膜ＳＦ１の上記上面は、第１半導体膜ＳＦ１の上記下面と平行な面である。

【0048】

第１半導体膜ＳＦ１の長さは、光の吸収量を高める観点から、大きいことが好ましい。第１半導体膜ＳＦ１の長さは、例えば、２０μｍ以上かつ１００μｍ以下である。なお、「第１半導体膜ＳＦ１の長さ」は、光導波路ＯＷの延在方向における第１半導体膜ＳＦ１の長さである。たとえば、第１半導体膜ＳＦ１の長さは、光導波路ＯＷの延在方向における第１半導体膜ＳＦ１の両側面間の距離である。

【0049】

第１キャップ層ＣＰ１は、第１半導体膜ＳＦ１を保護する保護層である。第１キャップ層ＣＰ１は、第１半導体膜ＳＦ１を覆っている。第１キャップ層ＣＰ１の材料および厚さは、上記機能を発揮できれば、特に限定されない。第１キャップ層ＣＰ１の材料の例は、シリコン（Ｓｉ）およびシリコンゲルマニウム（ＳｉＧｅ）を含む。第１キャップ層ＣＰ１は、上記第２導電型の不純物が含む半導体領域を含む。当該半導体領域は、第２半導体部ＳＰ２に接触している。第１キャップ層ＣＰ１の厚さは、第１キャップ層ＣＰ１の抵抗を低減する観点から、小さいことが好ましい。第１キャップ層ＣＰ１の厚さは、例えば、２０ｎｍ以上かつ５０ｎｍ以下である。

【0050】

前述したとおり、第１受光部ＯＲ１は、第１半導体部ＳＰ１、第１半導体膜ＳＦ１、および第１キャップ層ＣＰ１により構成されている。本実施の形態において、第１受光部ＯＲ１は、光導波路ＯＷからの光を受光するように構成されている。すなわち、第１受光部ＯＲ１は、光導波路ＯＷを介して光を受ける。

【0051】

第２半導体膜ＳＦ２は、第３半導体部ＳＰ３のうち、第２開口部ＯＰ２内に露出している部分（第２部分）上に形成されている。第２半導体膜ＳＦ２の厚さ方向において、第２半導体膜ＳＦ２は、第１半導体膜ＳＦ１よりも第１絶縁層ＩＬ１から遠くに位置している。換言すると、第２半導体膜ＳＦ２の厚さ方向において、第２半導体膜ＳＦ２および第１絶縁層ＩＬ１の間隔は、第１半導体膜ＳＦ１および第１絶縁層ＩＬ１の間隔より大きい。第２半導体膜ＳＦ２は、第６半導体部ＳＰ６および第４半導体部ＳＰ４を有する。

【0052】

第６半導体部ＳＰ６は、第１半導体層ＳＬ１の第３半導体部ＳＰ３上に形成されている。第６半導体部ＳＰ６の不純物濃度は、第３半導体部ＳＰ３の不純物濃度および第４半導体部ＳＰ４の不純物濃度より小さい。第６半導体部ＳＰ６の不純物濃度は、例えば、１×１０^１８ｃｍ^－３以下である。

【0053】

第４半導体部ＳＰ４は、第３半導体膜ＳＦ３の上部に形成されている。第４半導体部ＳＰ４は、第６半導体部ＳＰ６上に形成されている。第４半導体部ＳＰ４は、上記第２導電型を有する。リーク電流の低減の観点から、第４半導体部ＳＰ４は、第３半導体層ＳＬ３のうち、第２半導体膜ＳＦ２の上面から１０ｎｍ以上かつ２０ｎｍ以下の厚さを有する領域内に位置していることが好ましい。第４半導体部ＳＰ４の不純物濃度は、例えば、１×１０^１９ｃｍ^－３以上かつ１×１０^２０ｃｍ^－３以下である。

【0054】

第２半導体膜ＳＦ２の全部は、平面視において、第２開口部ＯＰ２内に位置していていることが好ましい。この場合、第２半導体膜ＳＦ２の全部は、平面視において、第２開口部ＯＰ２と重なっている。これにより、第２受光部ＯＲ２の暗電流を低減できる。なお、第２半導体膜ＳＦ２の一部は、平面視において、第２開口部ＯＰ２外に位置していてもよい。

【0055】

第２半導体膜ＳＦ２の全部は、断面視において、第２開口部ＯＰ２内に位置していてもよい。また、第２半導体膜ＳＦ２の一部（上部）は、断面視において、第１開口部ＯＰ１外に位置していてもよい。本実施の形態では、図１に示されるように、第２半導体膜ＳＦ２の一部は、断面視において、第２開口部ＯＰ２外に位置している。換言すると、第２半導体膜ＳＦ２の厚さは、第２絶縁層ＩＬ２の厚さより大きい。これにより、第２受光部ＯＲ２の光吸収量を高めることができる。

【0056】

第２半導体膜ＳＦ２の形状は、第２受光部ＯＲ２が外部の光ファイバからの光を効率的に吸収できる形状であることが好ましい。このような観点から、第２半導体膜ＳＦ２の平面視形状は、上記光ファイバの出射面に対応する形状であることが好ましい。第２半導体膜ＳＦ２の平面視形状は、略円形状であることが好ましい。第２半導体膜ＳＦ２の平面視形状は、第１半導体膜ＳＦ１の平面視形状と異なる。

【0057】

第２半導体膜ＳＦ２の材料は、上記光を吸収できる材料であればよい。第２半導体膜ＳＦ２の材料は、光信号を構成する光の波長に応じて適宜設定され得る。第２半導体膜ＳＦ２の材料の例は、ゲルマニウムを含む。

【0058】

第２半導体膜ＳＦ２の厚さは、第２受光部ＯＲ２における光の吸収量を高める観点から、大きいことが好ましい。第２半導体膜ＳＦ２の厚さは、例えば、１μｍ以上かつ２．０μｍ以下である。第２半導体膜ＳＦ２の厚さは、第１半導体膜ＳＦ１の厚さと同じであってもよいし、異なっていてもよい。

【0059】

第２半導体膜ＳＦ２の大きさは、受光する光のスポットサイズの大きさに応じて、適宜調整される。第２半導体膜ＳＦ２の大きさは、例えば、外部の光ファイバの大きさに応じて決定される。このため、平面視において、第２半導体膜ＳＦ２の大きさは、第１半導体膜ＳＦ１の大きさより大きいことが好ましい。第２半導体膜ＳＦ２の平面視形状が略円形状であり、かつ第１半導体膜ＳＦ１の平面視形状が略矩形状である場合、平面視において、第２半導体膜ＳＦ２の直径は、第１半導体膜ＳＦ１の幅および長さの一方または両方より大きいことが好ましい。

【0060】

第２キャップ層ＣＰ２は、第２半導体膜ＳＦ２を保護する保護層である。第２キャップ層ＣＰ２は、第２半導体膜ＳＦ２を覆っている。第２キャップ層ＣＰ２の材料および厚さは、上記機能を発揮できれば、特に限定されない。第２キャップ層ＣＰ２の材料の例は、シリコン（Ｓｉ）およびシリコンゲルマニウム（ＳｉＧｅ）を含む。第２キャップ層ＣＰ２は、上記第２導電型の不純物が含む半導体領域を含む。当該半導体領域は、第４半導体部ＳＰ４に接触している。第２キャップ層ＣＰ２の厚さは、第２キャップ層ＣＰ２の抵抗を低減する観点から、小さいことが好ましい。第２キャップ層ＣＰ２の厚さは、例えば、２０ｎｍ以上かつ５０ｎｍ以下である。

【0061】

第２受光部ＯＲ２は、第３半導体部ＳＰ３、第２半導体膜ＳＦ２、および第２キャップ層ＣＰ２により構成されている。本実施の形態において、第２受光部ＯＲ２は、例えば、外部の光ファイバからの光を受光するように構成されている。すなわち、第２受光部ＯＲ２は、第２半導体膜ＳＦ２の厚さ方向において、光を受ける。第２受光部ＯＲ２の受光面は、第２受光部ＯＲ２の上面である。本実施の形態では、第２受光部ＯＲ２の受光面は、第２キャップ層ＣＰ２の上面である。

【0062】

（半導体装置の製造方法）
次いで、本実施の形態に係る半導体装置ＳＤの製造方法の一例について説明する。図３～図１０は、半導体装置ＳＤの製造方法に含まれる工程の一例を示す断面図である。

【0063】

本実施の形態に係る半導体装置ＳＤの製造方法は、（１）半導体ウェハＳＷの準備工程、（２）半導体層ＳＬのパターニング工程、（３）第１半導体部ＳＰ１および第３半導体部ＳＰ３の形成工程、（４）第２絶縁層ＩＬ２の形成工程、（５）第１開口部ＯＰ１、第２開口部ＯＰ２および凹部ＲＰの形成工程、（６）エピタキシャル成長工程、（７）第１キャップ層ＣＰ１および第２キャップ層ＣＰ２の形成工程、（８）第２半導体部ＳＰ２および第４半導体部ＳＰ４の形成工程を含む。

【0064】

（１）半導体ウェハＳＷの準備
まず、図３に示されるように、半導体基板ＳＵＢと、半導体基板ＳＵＢ上に形成された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に形成された半導体層ＳＬと、を有する半導体ウェハＳＷを準備する。半導体ウェハＳＷは、製造されてもよいし、市販品として購入されてもよい。

【0065】

半導体ウェハＳＷは、例えば、ＳＯＩ（Silicon On Insulator）基板である。ＳＯＩ基板の製造方法としては、公知の製造方法から適宜選択され得る。ＳＯＩ基板の製造方法の例には、ＳＩＭＯＸ（Separation by Implantation of Oxygen）法およびスマートカット法が含まれる。半導体基板ＳＵＢの材料の例は、前述の通りである。半導体層ＳＬの材料の例には、シリコンおよびゲルマニウムが含まれる。半導体層ＳＬの材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。

【0066】

（２）半導体層ＳＬのパターニング
次いで、図４に示されるように、準備した半導体ウェハＳＷの半導体層ＳＬをパターニングする。これにより、互いに一体的に形成された光導波路ＯＷおよび第１半導体層ＳＬ１が形成される。たとえば、パターニングは、フォトリソグラフィ技術およびエッチング技術によって行われる。

【0067】

（３）第１半導体部ＳＰ１および第３半導体部ＳＰ３の形成
次いで、図５に示されるように、第１半導体層ＳＬ１における所望の領域に、第１半導体部ＳＰ１および第３半導体部ＳＰ３を形成する。第１半導体部ＳＰ１および第３半導体部ＳＰ３は、例えば、イオン注入法によって、所望の不純物濃度で不純物を第１半導体層ＳＬ１内に導入する。なお、特に図示しないが、イオン注入法では、イオン注入が行われるべき領域以外の領域上には、レジストマスクが形成される。なお、光導波路ＯＷのうち、第１半導体部ＳＰ１と隣接する部分は、光導波路ＯＷの末端部ＥＰである。

【0068】

（４）第２絶縁層ＩＬ２の形成
次いで、図６に示されるように、光導波路ＯＷおよび第１半導体層ＳＬ１を覆うように、第１絶縁層ＩＬ１上に第２絶縁層ＩＬ２を形成する。第２絶縁層ＩＬ２の形成方法は、例えば、ＣＶＤ法である。

【0069】

（５）第１開口部ＯＰ１、第２開口部ＯＰ２および凹部ＲＰの形成
次いで、図７に示されるように、第１開口部ＯＰ１、第２開口部ＯＰ２および凹部ＲＰを形成する。より具体的には、まず、第１開口部ＯＰ１および第２開口部ＯＰ２が、第２絶縁層ＩＬ２に形成される。次いで、凹部ＲＰが、第１半導体層ＳＬ１の第１半導体部ＳＰ１に形成される。

【0070】

第１開口部ＯＰ１および第２開口部ＯＰ２の形成は、例えば、フォトリソグラフィ技術およびエッチング法によって行われる。

【0071】

凹部ＲＰは、例えば、フォトリソグラフィ技術およびエッチング法によって第１半導体層ＳＬの上面に形成される。その後、当該凹部の内面に水素（Ｈ_２）処理を施すことによって、凹部ＲＰの第１面Ｓ１および第２面Ｓ２が形成され得る。ここで、水素処理は、水素ガス雰囲気中で、熱処理を行うことである。水素処理における設定温度は、例えば、８００℃以上である。なお、凹部ＲＰを形成するとき、第２絶縁層ＩＬ２は、ハードマスク（エッチングマスク）として用いることもできる。

【0072】

（６）エピタキシャル成長
次いで、図８に示されるように、エピタキシャル成長法によって、第１半導体層ＳＬ１のうち、第２絶縁層ＩＬ２の第１開口部ＯＰ１内に露出している部分上に第１エピタキシャル層ＥＰ１を形成し、第２絶縁層ＩＬ２の第２開口部ＯＰ２内に露出している部分上に第２エピタキシャル層ＥＰ２を形成する。第１エピタキシャル層ＥＰ１の厚さと、第２エピタキシャル層ＥＰ２の厚さとが所望の大きさとなるように、時間および温度を調整する。

【0073】

第１エピタキシャル層ＥＰ１および第２エピタキシャル層ＥＰ２は、共通の工程で形成されてもよいし、異なる工程で形成されてもよい。製造工程数を低減する観点からは、第１エピタキシャル層ＥＰ１および第２エピタキシャル層ＥＰ２は、共通の工程で形成されることが好ましい。この場合でも、第１開口部ＯＰ１の平面視形状と、第２開口部ＯＰ２の平面視形状とが異なることによって、第１エピタキシャル層ＥＰ１の厚さと、第２エピタキシャル層ＥＰ２の厚さとは、互いに異なる。

【0074】

（７）第１キャップ層ＣＰ１および第２キャップ層ＣＰ２の形成
次いで、図９に示されるように、第１エピタキシャル層ＥＰ１を覆うように、第１キャップ層ＣＰ１を形成し、第２エピタキシャル層ＥＰ２を覆うように、第２キャップ層ＣＰ２を形成する。第１キャップ層ＣＰ１および第２キャップ層ＣＰ２の形成方法は、例えば、エピタキシャル成長法である。

【0075】

（８）第２半導体部ＳＰ２および第４半導体部ＳＰ４の形成
次いで、図１０に示されるように、第２半導体部ＳＰ２を第１エピタキシャル層ＥＰ１内に形成し、第４半導体部ＳＰ４を第２エピタキシャル層ＥＰ２内に形成する。第１エピタキシャル層ＥＰ１のうち、第２半導体部ＳＰ２以外の領域は、第５半導体部ＳＰ５である。第２エピタキシャル層ＥＰ２のうち、第４半導体部ＳＰ４以外の領域は、第６半導体部ＳＰ６である。これにより、第１半導体膜ＳＦ１および第２半導体膜ＳＦ２が形成される。第２半導体部ＳＰ２は、イオン注入法によって、第１エピタキシャル層ＥＰ１内に不純物を導入することによって形成される。第４半導体部ＳＰ４は、イオン注入法によって、第２エピタキシャル層ＥＰ２内に不純物を導入することによって形成される。

【0076】

最後に、上記工程によって得られた構造体をダイシングすることによって、個片化された複数の半導体装置ＳＤが得られる。

【0077】

以上の製造方法により、本実施の形態に係る半導体装置ＳＤが製造される。

【0078】

なお、本実施の形態に係る半導体装置ＳＤの製造方法は、必要に応じて、他の工程をさらに含んでいてもよい。たとえば、他の工程の例には、配線層の形成工程、光源としてのレーザダイオードの配置工程、グレーティングカプラの形成工程、スポットサイズコンバータの形成工程、および変調部の形成工程が含まれる。当該他の工程は、シリコンフォトニクス技術において公知の形成方法から適宜採用され得る。

【0079】

（効果）
本実施の形態に係る半導体装置ＳＤの第１受光部ＯＲ１は、第１半導体層ＳＬ１の凹部ＲＰ内に形成された第１半導体膜ＳＦ１を有する。第１半導体膜ＳＦ１の一部は、光導波路ＯＷ内を伝搬する光の光路上に位置できる。このため、第１半導体膜ＳＦ１が、凹部ＲＰを有しない第１半導体層ＳＬ１上に形成されている場合と比較して、光導波路ＯＷからの光は、直接的に第１半導体膜ＳＦ１内に入射しやすくなる。これにより、本実施の形態に係る第１受光部ＯＲ１は、高い光の吸収率を有することができる。結果として、第１受光部ＯＲ１は、高い光電変換効率を有する。本実施の形態によれば、半導体装置ＳＤの特性を高めることができる。

【0080】

また、第１半導体膜ＳＦ１の全部は、平面視において、第１開口部ＯＰ１と重なっている。本構成による作用を説明するために、まず、第１受光部ＯＲ１の一部が第１開口部ＯＰ１の外側に位置している場合について検討する。図１１は、検討例に係る第１受光部ｒＯＲ１の構造の一例を示す断面図である。図１１に示されるように、第１受光部ｒＯＲ１は、第１半導体膜ｒＳＦ１の一部が、第２絶縁層ＩＬ２の上面上に位置するように形成されている。第１半導体膜ｒＳＦ１のうち、平面視において、第１開口部ＯＰ１の外側に位置している部分（以下、「ひさし部ｒＥＰ」ともいう）は、第１受光部ＯＲ１の中心位置から遠く、光電変換への寄与率が小さい。また、ひさし部ｒＥＰがエピタキシャル成長法によって形成されるとき、ひさし部ｒＥＰでは、第２絶縁層ＩＬ２の段部に起因して、結晶面の面方位が不連続になりやすい。結果として、ひさし部ｒＥＰにおいて、結晶欠陥が発生し、暗電流成分が増大する原因となる。一方で、本実施の形態に係る第１受光部ＯＲ１は、平面視において、第１受光部ＯＲ１の全部が第１開口部ＯＰ１と重なるように形成されている（図１参照）。このため、第１受光部ＯＲ１では、ひさし部ｒＥＰに起因する暗電流の増大が生じない。結果として、半導体装置ＳＤの特性を高めることができる。

【0081】

また、本実施の形態では、第１半導体膜ＳＦ１は、第１面Ｓ１および第２面Ｓ２を有する。第１半導体膜ＳＦ１の表面は、光導波路ＯＷの光軸（光の進行方向）に対して、エッチングの揺らぎに影響されない安定な傾斜面を再現している。当該傾斜面は、第１半導体膜ＳＦ１に入射する光の受光面となる。当該受光面が光の光軸に対して傾斜している。これにより、上記受光面で反射される光の量が低減する。このため、第１受光部ＯＲ１の第１半導体膜ＳＦ１の表面が、光導波路ＯＷの光軸と直交する場合と比較して、本実施の形態に係る第１受光部ＯＲ１の光の吸収率は高くなる。結果として、半導体装置ＳＤの特性をさらに高めることができる。

【0082】

本実施の形態では、第１半導体層ＳＬ１の凹部ＲＰの形成工程は、第２絶縁層ＩＬ２の第１開口部ＯＰ１の形成工程の後に行われる。このとき、第２絶縁層ＩＬ２は、ハードマスクとして利用される。このため、互いに異なるレジストマスクを利用して、凹部ＲＰおよび第１開口部ＯＰ１のそれぞれを別工程で形成する場合と比較して、凹部ＲＰの寸法制御が容易となる。

【0083】

本実施の形態に係る半導体装置ＳＤは、光導波路ＯＷを介して受光する第１受光部ＯＲ１と、外部の光ファイバ等から受光する第２受光部ＯＲ２とを有する。光の吸収率を高める観点から、第１半導体膜ＳＦ１の一部は、第１半導体層ＳＬ１の凹部ＲＰ内に位置していることが好ましい。一方で、外部の光ファイバから受光する第２受光部ＯＲ２においては、第２半導体膜ＳＦ２は、第１半導体層ＳＬ１のうち、凹部ＲＰが形成されていない部分上に位置していることが好ましい。これにより、受光時に第２受光部ＯＲ２内で生成されたキャリアの取り出し効率を高めることができる。以上のように、本実施の形態では、受光部の受光方式の違いに応じて、最適な構造を採用できる。結果として、半導体装置ＳＤの特性をさらに高めることができる。

【0084】

[変形例１]
図１２は、本実施の形態の変形例１に係る半導体装置ｍＳＤ１の第１受光部ｍＯＲ１－１の構成の一例を示す断面図である。

【0085】

変形例１に係る第１受光部ｍＯＲ１－１は、第１半導体部ｍＳＰ１、第２半導体部ｍＳＰ２、第１半導体膜ｍＳＦ１－１、および第１キャップ層ＣＰ１により構成されている。

【0086】

第１半導体部ｍＳＰ１は、第１半導体層ＳＬ１の一部である。第１半導体部ｍＳＰ１は、第１半導体膜ｍＳＦ１－１の一部と直接的に接している。第１半導体部ｍＳＰ１は、上記第１導電型の半導体領域である。

【0087】

第２半導体部ｍＳＰ２は、第１半導体層ＳＬ１の他の一部である。第２半導体部ｍＳＰ２は、第１半導体膜ｍＳＦ１－１の他の一部と直接的に接している。第２半導体部ｍＳＰ２は、上記第２導電型の半導体領域である。第２半導体部ｍＳＰ２は、第１半導体部ｍＳＰ１から離間している。

【0088】

第１半導体膜ｍＳＦ１－１は、第５半導体部ＳＰ５、第７半導体部ｍＳＰ７および第８半導体部ｍＳＰ８を有する。第７半導体部ｍＳＰ７および第８半導体部ｍＳＰ８は、第５半導体部ＳＰ５を挟んでいる。第７半導体部ｍＳＰ７は、第１半導体部ｍＳＰ１と直接的に接している。第７半導体部ｍＳＰ７は、上記第１導電型の半導体領域である。第８半導体部ｍＳＰ８は、第２半導体部ｍＳＰ２と直接的に接している。第８半導体部ｍＳＰ８は、上記第２導電型の半導体領域である。

【0089】

第１半導体部ｍＳＰ１への不純物の注入工程と、第７半導体部ｍＳＰ７への不純物の注入工程とは、互いに同じタイミングで行われてもよいし、互いに異なるタイミングで行われてもよい。第２半導体部ｍＳＰ２への不純物の注入工程と、第８半導体部ｍＳＰ８への不純物の注入工程とは、互いに同じタイミングで行われてもよいし、互いに異なるタイミングで行われてもよい。

【0090】

変形例に係る第１受光部ｍＯＲ１のＰＩＮ型構造は、光導波路ＯＷの延在方向に沿うように構成されている。この場合、コンタクトは、第１半導体部ｍＳＰ１または第２半導体部ｍＳＰ２に達するように形成される。上記コンタクトは、第１半導体膜ｍＳＦ１－１の直上には形成されない。上記コンタクトを第１半導体膜ｍＳＦ１－１の直上に形成する場合、上記コンタクトの形成過程で第１半導体膜ｍＳＦ１－１にダメージが生じ得る。しかし、本変形例では、当該ダメージを抑制できる。結果として、第１受光部ｍＯＲ１の特性をより高めることができる。

【0091】

[変形例２]
図１３は、本実施の形態の変形例２に係る半導体装置ｍＳＤ２の第１受光部ｍＯＲ１－２の構成の一例を示す断面図である。

【0092】

変形例２に係る第１受光部ｍＯＲ１－２は、第１半導体部ｍＳＰ１、第２半導体部ｍＳＰ２、第１半導体膜ｍＳＦ１－２、および第１キャップ層ＣＰ１により構成されている。変形例２に係る第１受光部ｍＯＲ１－２は、第１受光部ｍＯＲ１－２が第７半導体部ｍＳＰ７および第８半導体部ｍＳＰ８を有しない点について、変形例１に係る第１受光部ｍＯＲ１－１と異なる。

【0093】

変形例２は、変形例１と同様の効果を有する。また、変形例２に係る半導体装置ｍＳＤ２は、第７半導体部ｍＳＰ７および第８半導体部ｍＳＰ８を有しない。これにより、イオン注入による不純物の導入時に発生する欠陥が生じない。結果として、欠陥性の暗電流を抑制できる。

【0094】

なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。たとえば、第１半導体膜ＳＦ１の表面は、（３１１）面の第１面Ｓ１と、（１１１）面の第２面Ｓ２とを有していなくてもよい。この場合、凹部ＲＰの内面のＨ_２処理は行われない。また、第１半導体膜ＳＦ１の底面と、第１半導体膜ＳＦ１の側面とのなす角（第１半導体膜ＳＦ１の内角）は、約９０度となる。

【0095】

また、上記半導体装置は、上記第１受光部のみを有していてもよいし、上記第１受光部および上記第２受光部の両方を有していてもよい。

【0096】

また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値であってもよい。また、成分については、「Ａを主要な成分として含むＢ」などの意味であり、他の成分を含む態様を排除するものではない。

【符号の説明】

【0097】

ＣＰ１ 第１キャップ層
ＣＰ２ 第２キャップ層
ＥＰ 末端部
ＬＳＦ 第１半導体膜の下面
ｒＥＰ ひさし部
ＩＬ１ 第１絶縁層
ＩＬ２ 第２絶縁層
ＯＰ１ 第１開口部
ＯＰ２ 第２開口部
ＯＲ１、ｒＯＲ１、ｍＯＲ１－１、ｍＯＲ１－２ 第１受光部
ＯＲ２ 第２受光部
ＯＷ 光導波路
ＳＤ、ｍＳＤ１、ｍＳＤ２ 半導体装置
Ｓ１ 第１半導体膜の第１面
Ｓ２ 第１半導体膜の第２面
ＳＦ１、ｍＳＦ１－１、ｍＳＦ１－２ 第１半導体膜
ＳＦ２ 第２半導体膜
ＳＦ３ 第３半導体膜
ＳＬ 半導体層
ＳＬ１ 第１半導体層
ＳＰ１、ｍＳＰ１ 第１半導体部
ＳＰ２、ｍＳＰ２ 第２半導体部
ＳＰ３ 第３半導体部
ＳＰ４ 第４半導体部
ＳＰ５ 第５半導体部
ＳＰ６ 第６半導体部
ｍＳＰ７ 第７半導体部
ｍＳＰ８ 第８半導体部
ＳＵＢ 半導体基板
ＳＷ 半導体ウェハ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】