特開 2023-36827 デューティ比補正回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023036827

(43)【公開日】2023-03-14

(54)【発明の名称】デューティ比補正回路

(51)【国際特許分類】

   H03K 5/04 20060101AFI20230307BHJP

【ＦＩ】

H03K5/04

【審査請求】有

【請求項の数】9

【出願形態】ＯＬ

【公開請求】

(21)【出願番号】P 2022206888

(22)【出願日】2022-12-23

(31)【優先権主張番号】202211313401.3

(32)【優先日】2022-10-25

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】522499955

【氏名又は名称】四川和芯微電子股▲ふん▼有限公司

【氏名又は名称原語表記】ＩＰＧｏａｌ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ （Ｓｉｃｈｕａｎ） Ｃｏ．， Ｌｔｄ．

【住所又は居所原語表記】Ｒｏｏｍｓ ８０１， ９０１ ａｎｄ ９０２， Ｂｕｉｌｄｉｎｇ １， Ｎｏ． ３３， Ｊｉｔａｉ Ｒｏａｄ， Ｈｉｇｈ Ｔｅｃｈ Ｚｏｎｅ， Ｃｈｅｎｇｄｕ， Ｓｉｃｈｕａｎ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】呂 亜蘭

(72)【発明者】

【氏名】郭 向陽

(72)【発明者】

【氏名】馮 冉冉

(57)【要約】      （修正有）

【課題】チップの占有面積が非常に小さく出力クロック周波数の安定性を保証するデューティ比補正回路を提供する。
【解決手段】のこぎり波生成ユニットは、入力された狭パルス信号ＣＬＫ０Ｘをのこぎり波信号Ｎ１に変換し、差動コンパレータＯＰの逆相入力端に入力する。電圧調整ユニットは、差動増幅器ＡＭＰの出力端Ｅに接続され、差動増幅器出力信号Ｎ３の電圧値に基づいて、差動コンパレータの正相入力端入力信号Ｎ２の電圧値を調節する。差動コンパレータは、２つの入力端から入力された信号の電圧差を比較して、差動比較結果を出力し、出力クロック信号ＣＬＫＯＵＴを出力する。２つのローパスフィルタＬＰＦ１及びＬＰＦ２は、差動比較結果Ｆ２及びＦ１に対してローパスフィルタリングを行って、取得した直流成分を差動増幅器の２つの入力端Ｃ、Ｄに夫々入力し、差動増幅器は、２つの入力された直流信号差動を増幅させた後、電圧調整ユニットに出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

デューティ比補正回路であって、のこぎり波生成ユニット、電圧調整ユニット、差動コンパレータ、差動増幅器及び２つのローパスフィルタを含み、前記のこぎり波生成ユニットは入力された狭パルス信号をのこぎり波信号に変換し、前記のこぎり波信号のデューティ比は５０％であり、前記のこぎり波信号を前記差動コンパレータの逆相入力端に入力し、前記電圧調整ユニットは前記差動増幅器の出力端に接続され、前記差動増幅器の出力信号の電圧値に基づいて、前記差動コンパレータの正相入力端入力信号の電圧値を調節し、前記差動コンパレータは２つの入力端から入力された信号の電圧差を比較して、差動比較結果を出力し、正相出力端から出力クロック信号を出力し、２つの前記ローパスフィルタは差動比較結果に対してローパスフィルタリングを行って、フィルタリングされた直流成分を前記差動増幅器の２つの入力端にそれぞれ入力し、前記差動増幅器は２つの入力された直流信号を差動増幅させた後、前記電圧調整ユニットに出力することを特徴とするデューティ比補正回路。

【請求項2】

前記電圧調整ユニットは一端が接地し、他端が前記差動コンパレータの正相入力端に接続される抵抗と、一端が外部電源に接続され、他端が前記差動コンパレータの正相入力端に接続される第１電流源と、を含むことを特徴とする請求項１に記載のデューティ比補正回路。

【請求項3】

前記第１電流源は電圧制御電流源であり、その制御端は前記差動コンパレータの出力端に接続され、差動コンパレータ出力信号の電圧が大きくなった場合、前記第１電流源から出力された電流が小さくなり、前記差動コンパレータ出力信号の電圧が小さくなった場合、前記第１電流源から出力された電流が大きくなることを特徴とする請求項２に記載のデューティ比補正回路。

【請求項4】

前記のこぎり波生成ユニットは電界効果トランジスタ、第２電流源及びコンデンサを含み、外部の狭パルス信号は前記電界効果トランジスタのベース電極に入力され、前記電界効果トランジスタのエミッタは接地し、そのコレクタは前記差動コンパレータの逆相入力端に接続され、前記第２電流源の一端は外部電源に接続され、他端は前記差動コンパレータの逆相入力端に接続され、前記コンデンサの一端は接地し、他端は前記差動コンパレータの逆相入力端に接続されることを特徴とする請求項２に記載のデューティ比補正回路。

【請求項5】

前記差動増幅器から出力された信号は、デューティ比オフセット量を含有する信号であることを特徴とする請求項３に記載のデューティ比補正回路。

【請求項6】

前記差動コンパレータの比較によって、その正相入力端の信号の電圧が、その逆相入力端ののこぎり波信号の平均電圧より低いと、前記差動増幅器から出力された信号は、第１電流源出力電流を大きくするように制御し、また、前記差動コンパレータの比較によって、その正相入力端の信号の電圧が、その逆相入力端ののこぎり波信号の平均電圧より高いと、前記差動増幅器から出力された信号は、前記第１電流源出力電流を小さくするように制御することを特徴とする請求項５に記載のデューティ比補正回路。

【請求項7】

狭パルスが到着した場合、前記電界効果トランジスタは導通され、狭パルスがなくなった場合、オフされることを特徴とする請求項４に記載のデューティ比補正回路。

【請求項8】

前記のこぎり波生成ユニットがパルス信号をのこぎり波信号に変換するステップは、具体的に、パルスが到着した場合、前記電界効果トランジスタは導通された途端、低レベルを前記差動コンパレータの逆相入力端に出力するステップと、パルスがなくなった場合、前記第２電流源は前記電界効果トランジスタのコレクタに充電することで、前記差動コンパレータの逆相入力端のレベルを高くして、次のパルスが到着した途端、低レベルに低くすることを特徴とする請求項７に記載のデューティ比補正回路。

【請求項9】

パルスがなくなった場合、前記第２電流源は前記コンデンサに充電することで、前記差動コンパレータの逆相入力端を等速に低レベルから高レベルに高くして、次のパルスが到着した途端、低レベルに低くすることを特徴とする請求項８に記載のデューティ比補正回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は集積回路の分野に関して、より具体的に、デューティ比補正回路に関している。

【背景技術】

【0002】

現代、高速且つ大規模の集積回路において、クロック信号に対する品質要求がますます高くなっている。クロック信号の品質は、伝統のクロックジッター以外、クロックデューティ比もますます高速集積回路の性能に影響する主な要因になって、デューティ比が５０％であるクロック信号は高速且つ大規模集積回路において特に重要である。例えば、メモリにおいて、デューティ比が５０％に達すると、クロックレベルの使用効率を最大限に向上させることができ、システムの正常な運転及び効能の最適な発揮を保障する。

【0003】

通常の周波数逓倍回路は一般的に、フェーズロックループＰＬＬ形態で実現される。フェーズロックループＰＬＬは位相検出器（ＰＤ）、ローパスフィルタ（ＬＰＦ）、電圧制御発振器（ＶＣＯ）及び周波数分割器（Ｎ）から構成される。フェーズロックループの最も基本的な配置は、基準信号の位相と、調整可能なフィードバック信号の位相とを比較し、当該回路の中心は位相検出器である。当該２つの信号の間には位相差が存在すると、位相誤差信号出力が生じる。当該誤差信号によって、ＶＣＯの位相と基準信号の位相（つまり、周波数）とを一致させるように電圧制御発振器ＶＣＯの発振周波数を制御し、周波数逓倍という目的を実現する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところが、このような通常の周波数逓倍の実現形態において、クロックのデューティ比を補正していないため、周波数逓倍際の精度を保証できず、ある場合、周波数逓倍を正常に実現できない恐れがあり、周波数逓倍回路全体の正常な動作に影響する。

【0005】

従って、上記欠陥を克服して、周波数逓倍回路の動作効率をさらに向上させるために、改良されたデューティ比補正回路を提供する必要がある。

【0006】

本発明はデューティ比補正回路を提供することを目的とし、本発明のデューティ比補正回路チップの占有面積が非常に小さくて、チップの高集積化の実現に寄与し、出力クロックのデューティ比を正確に補正し、出力クロック周波数の安定性を保証する。

【課題を解決するための手段】

【0007】

上記目的を実現するために、本発明はデューティ比補正回路を提供し、のこぎり波生成ユニット、電圧調整ユニット、差動コンパレータ、差動増幅器及び２つのローパスフィルタを含み、前記のこぎり波生成ユニットは入力された狭パルス信号をのこぎり波信号に変換し、前記のこぎり波信号のデューティ比は５０％であり、前記のこぎり波信号を前記差動コンパレータの逆相入力端に入力し、前記電圧調整ユニットは前記差動増幅器の出力端に接続され、前記差動増幅器出力信号の電圧値に基づいて、前記差動コンパレータの正相入力端入力信号の電圧値を調節し、前記差動コンパレータは２つの入力端から入力された信号の電圧差を比較して、差動比較結果を出力し、前記正相出力端から出力クロック信号を出力し、２つの前記ローパスフィルタは差動比較結果に対してローパスフィルタリングを行って、フィルタリングされた直流成分を前記差動増幅器の２つの入力端にそれぞれ入力し、前記差動増幅器は２つの入力された直流信号を差動増幅させた後、前記電圧調整ユニットに出力する。

【0008】

好ましくは、前記電圧調整ユニットは一端が接地し、他端が前記差動コンパレータの正相入力端に接続される抵抗と、一端が外部電源に接続され、他端が前記差動コンパレータの正相入力端に接続される第１電流源と、を含む。

【0009】

好ましくは、前記第１電流源は電圧制御電流源であり、その制御端は前記差動コンパレータの出力端に接続され、前記差動コンパレータの出力信号の電圧が大きくなった場合、前記第１電流源から出力された電流が小さくなり、前記差動コンパレータの出力信号の電圧が小さくなった場合、前記第１電流源から出力された電流が大きくなる。

【0010】

好ましくは、前記のこぎり波生成ユニットは電界効果トランジスタ、第２電流源及びコンデンサを含み、外部狭パルス信号は前記電界効果トランジスタのベース電極に入力され、前記電界効果トランジスタのエミッタは接地し、そのコレクタは前記差動コンパレータの逆相入力端に接続され、前記第２電流源の一端は外部電源に接続され、他端は前記差動コンパレータの逆相入力端に接続され、前記コンデンサの一端は接地し、他端は前記差動コンパレータの逆相入力端に接続される。

【0011】

好ましくは、前記差動増幅器から出力された信号は、デューティ比オフセット量を含有する信号である。

【0012】

好ましくは、前記差動コンパレータの比較によって、その正相入力端の信号の電圧が、その逆相入力端ののこぎり波信号の平均電圧より低いと、前記差動増幅器から出力された信号は、前記第１電流源出力電流を大きくするように制御し、また、前記差動コンパレータの比較によって、その正相入力端の信号の電圧が、その逆相入力端ののこぎり波信号の平均電圧より高いと、前記差動増幅器から出力された信号は、前記第１電流源出力電流を小さくするように制御する。

【0013】

好ましくは、狭パルスが到着した場合、前記電界効果トランジスタは導通され、狭パルスがなくなった場合、オフされる。

【0014】

好ましくは、前記のこぎり波生成ユニットがパルス信号をのこぎり波信号に変換するステップは具体的に、パルスが到着した場合、前記電界効果トランジスタは導通された途端、低レベルを前記差動コンパレータの逆相入力端に出力するステップと、パルスがなくなった場合、前記第２電流源は前記電界効果トランジスタのコレクタに充電することで、前記差動コンパレータの逆相入力端のレベルを高くして、次のパルスが到着した途端、低レベルに低くするステップと、を含む。

【0015】

好ましくは、パルスがなくなった場合、前記第２電流源は前記コンデンサに充電することで、前記差動コンパレータの逆相入力端を等速に低レベルから高レベルに高くして、次のパルスが到着した途端、低レベルに低くする。

【発明の効果】

【0016】

従来技術に比べると、本発明のデューティ比補正回路において、前記差動増幅器は差動コンパレータの２つの差分入力信号の平均電圧差を循環的に増幅させ、前記差動増幅器の別の入力端入力信号の電圧を制御し、前記のこぎり波生成ユニットから生成されたのこぎり波信号のデューティ比は５０％であり、前記差動コンパレータは前記のこぎり波を基準として、別の信号と比較し、また、前記電圧調整ユニットは差動増幅器出力信号の電圧値に基づいて、別の信号の電圧値を調節し、前記電圧調整ユニットの循環調整及び差動コンパレータの循環比較によって、最後、前記差動コンパレータから出力された出力クロックのデューティ比を５０％に安定させることができ、出力クロックデューティ比に対する補正を実現する。

【0017】

以下の記載及び図面を結合することで、本発明は明瞭になって、これらの図面は本発明の実施例を解釈するためのものである。

【図面の簡単な説明】

【0018】

【図1】本発明のデューティ比補正回路の構造模式図である。

【発明を実施するための形態】

【0019】

これから、図面を参照して本発明の実施例を記載し、図面における類似の素子符号は類似の素子を代表する。以上のように、本発明はデューティ比補正回路を提供し、本発明のデューティ比補正回路チップの占有面積が非常に小さくて、チップの高集積化の実現に寄与し、出力クロックのデューティ比を正確に補正し、出力クロック周波数の安定性を保証する。

【0020】

図１を参照して、図１は本発明のデューティ比補正回路の構造模式図である。図１に示すように、本発明のデューティ比補正回路はのこぎり波生成ユニット、電圧調整ユニット、差動コンパレータＯＰ、差動増幅器ＡＭＰ及び２つのローパスフィルタ（ＬＰＦ１、ＬＰＦ２）を含む。前記のこぎり波生成ユニットは、入力された狭パルス信号ＣＬＫ０Ｘをのこぎり波信号Ｎ１に変換し、前記のこぎり波信号Ｎ１のデューティ比は５０％であり、前記のこぎり波信号Ｎ１を前記差動コンパレータＯＰの逆相入力端に入力し、前記電圧調整ユニットは前記差動増幅器ＡＭＰの出力端に接続され、前記電圧調整ユニットは前記差動増幅器出力信号Ｎ３の電圧値に基づいて、前記差動コンパレータＯＰの正相入力端入力信号Ｎ２の電圧値を調節し、前記差動コンパレータＯＰは２つの入力端から入力された信号（Ｎ１及びＮ２）の電圧差を比較し（信号Ｎ１の電圧はその平均電圧値を指す）、差動比較結果（Ｆ１及びＦ２）を出力し、前記正相出力端から出力クロック信号ＣＬＫＯＵＴを出力し、２つの前記ローパスフィルタＬＰＦ１、ＬＰＦ２は差動比較結果（Ｆ１及びＦ２）に対してローパスフィルタリングを行って、フィルタリングされた直流成分（Ｌ１及びＬ２）を前記差動増幅器ＡＭＰの２つの入力端にそれぞれ入力し、前記差動増幅器ＡＭＰは２つの入力された直流信号（Ｌ１及びＬ２）を差動増幅させた後、出力信号Ｎ３を形成し、前記出力信号Ｎ３を前記電圧調整ユニットに出力する。本発明のデューティ比補正回路は循環的に前記差動増幅器ＡＭＰの出力信号Ｎ３を前記第１電流源Ｉ１の制御端に入力して、前記第１電流源Ｉ１の出力電流を制御し、前記差動コンパレータＯＰの正相入力端の信号Ｎ２の電圧値を調整することで、直流電圧とデューティ比との対応関係に基づいて、前記差動増幅器ＯＰの正相出力端の出力クロックＣＬＫＯＵＴのデューティ比を調節し、出力クロックＣＬＫＯＵＴデューティ比の補正という目的を実現する。

【0021】

具体的に、本発明において、前記電圧調整ユニットは、一端が接地し、他端が前記差動コンパレータＡＭＰの正相入力端に接続される抵抗Ｒ０と、一端が外部電源に接続され、他端が前記差動コンパレータＯＰの正相入力端に接続される第１電流源Ｉ１と、を含み、前記第１電流源Ｉ１は電圧制御電流源であり、その制御端は前記差動コンパレータのＯＰ出力端に接続され、前記差動コンパレータＡＭＰ出力信号Ｎ３の電圧が大きくなった場合、前記第１電流源Ｉ１から出力された電流が小さくなって、前記抵抗Ｒ０の両端の圧力降下が低減し、ノードＡの電圧ＶＡが小さくなって、即ち、前記差動増幅器ＯＰの正相入力端入力信号Ｎ２の電圧が小さくなり、前記差動コンパレータＡＭＰ出力信号Ｎ３の電圧が小さくなった場合、前記第１電流源Ｉ１から出力された電流が大きくなって、前記抵抗Ｒ０の両端の圧力降下が大きくなって、ノードＡの電圧ＶＡが大きくなって、即ち、前記差動増幅器ＯＰの正相入力端入力信号Ｎ２の電圧が大きくなり、このように、前記電圧調整ユニットは前記差動増幅器ＡＭＰ出力信号Ｎ３の電圧値に基づいて、前記差動コンパレータＯＰの正相入力端入力信号Ｎ２の電圧値を調節して、さらに、前記出力クロックＣＬＫＯＵＴのデューティ比を調節して補正する。

【0022】

また、本発明において、前記のこぎり波生成ユニットは電界効果トランジスタＱ１、第２電流源Ｉ２及びコンデンサＣ１を含み、外部の狭パルス信号ＣＬＫ０Ｘは前記電界効果トランジスタＱ１のベース電極に入力され、前記電界効果トランジスタＱ１のエミッタは接地し、そのコレクタは前記差動コンパレータＯＰの逆相入力端に接続され、前記第２電流源Ｉ２の一端は外部電源に接続され、他端は前記差動コンパレータＯＰの逆相入力端に接続され、前記コンデンサＣ１の一端は接地し、他端は前記差動コンパレータＯＰの逆相入力端に接続され、好ましくは、本発明において、狭パルスが到着した場合、前記電界効果トランジスタＱ１は導通され、狭パルスがなくなった場合、オフされ、前記狭パルス信号ＣＬＫ０Ｘは外部回路から生成されたパルス信号であり、本発明において、そのパルスは前記電界効果トランジスタＱ１を導通させればよく、他の要求がない。

【0023】

前記のこぎり波生成ユニットは狭パルス信号ＣＬＫ０Ｘをのこぎり波信号Ｎ１に変換するステップは具体的に、パルスが到着した場合、前記電界効果トランジスタＱ１は導通された途端、前記電界効果トランジスタＱ１は低レベルを前記差動コンパレータＯＰの逆相入力端に出力することで、ノードＢの電圧をすぐに低くするステップと、パルスがなくなった場合、前記第２電流源Ｉ２は前記電界効果トランジスタＱ１のコレクタに充電することで、前記差動コンパレータＯＰの逆相入力端のレベルを高くして、即ち、ノードＢの電圧を高くして、次のパルスが到着した途端、低レベルに低くし、このように循環して形成されたのこぎり波信号Ｎ１を前記差動コンパレータＯＰの逆相入力端に入力するステップと、を含み、好ましくは、パルスがなくなった場合、前記第２電流源Ｉ２は前記コンデンサＣ１に充電することで、前記差動コンパレータＯＰの逆相入力端（ノードＢ）を等速に低レベルから高レベルに高くして、次のパルスが到着した途端、低レベルに低くし、これによって、前記のこぎり波信号Ｎ１のデューティ比を５０％に保証する。

【0024】

本発明の好適な実施形態として、前記差動増幅器ＡＭＰから出力された信号Ｎ３は、デューティ比オフセット量を含有する信号であり、具体的に、前記信号Ｎ３の形成過程は以下の通り、即ち、前記差動コンパレータＯＰの比較によって、その正相入力端の信号Ｎ２の電圧がその逆相入力端ののこぎり波信号Ｎ１の平均電圧より低いと、前記差動増幅器ＡＭＰから出力された信号Ｎ３は前記第１電流源Ｉ１の出力電流を大きくするように制御し、また、前記差動コンパレータＯＰの比較によって、その正相入力端の信号Ｎ２の電圧がその逆相入力端ののこぎり波信号Ｎ１の平均電圧より高いと、前記差動増幅器ＡＭＰから出力された信号Ｎ３は前記第１電流源Ｉ１の出力電流を小さくするように制御し、つまり、差分比較後、出力された信号（Ｆ２及びＦ１）は前記のこぎり波信号Ｎ１（デューティ比は５０％である信号）と別の入力信号Ｎ２（デューティ比は５０％ではない）とを比較することで取得され、当該出力信号（Ｆ２及びＦ１）はさらに差動増幅器ＡＭＰによって差動増幅された後、出力されて出力信号Ｎ３に形成され、この際の出力信号Ｎ３は、前記のこぎり波信号Ｎ１と別の入力信号Ｎ２という両者の間のデューティ比オフセット量情報を含有し、ここで、前記デューティ比オフセット量を含有する信号（Ｎ３）は、本発明のデューティ比補正回路の運転実現過程で、不定信号（Ｎ２）に対して比較及び調整を継続的に行うことで形成され、出力クロックＣＬＫＯＵＴのデューティ比は５０％に補正される前、リアルタイムに変化している信号であり、最後、出力クロックＣＬＫＯＵＴデューティ比の安定性に応じて、安定になっている。

【0025】

図１を再び参照して、本発明のデューティ比補正回路の、出力クロックＣＬＫＯＵＴＲデューティ比に対する補正過程を記載し、
信号Ｆ２の（ローパスフィルタＬＰＦ１の入力）デューティ比が大きすぎ、信号Ｆ１のデューティ比が小さすぎて（ローパスフィルタＬＰＦ２の入力）、信号Ｆ２及び信号Ｆ１はローパスフィルタＬＰＦ１及びローパスフィルタＬＰＦ２をそれぞれ経た後、直流成分Ｌ２及びＬ１を取得し、直流成分Ｌ２の電圧はＶＣ（ノードＣの電圧）であり、直流成分Ｌ１の電圧はＶＤ（ノードＤの電圧）であると仮定し、フィルタリング理論に基づいて分かるように、デューティ比が大きいほど、取得した直流電圧が高くなり、また、デューティ比が小さいほど、取得した直流電圧が低くなり、本発明において、電圧ＶＣと電圧ＶＤとの差値を増幅させ、ノードＥの電圧ＶＥを取得し、上記原理に基づいて、デューティ比が大きいほど、ＶＥが大きくなり、前記電圧ＶＥは前記第１電流源Ｉ１の電流出力を制御することで、電圧ＶＥをより大きくして、第１電流源Ｉ１から出力された電流をより小さくするため、電圧ＶＥが大きくなった場合、公式Ｖ＝Ｉ＊Ｒに基づいて分かるように、抵抗Ｒ０を流れた電流がより小さくなり、また、ノードＡの電圧ＶＡはＶＡ＝Ｉ１＊Ｒ０であるため、ノードＡの電圧ＶＡが小さくなって、ＶＡは信号Ｎ２の電圧値である。そして、電圧ＶＡは、デューティ比が５０％であるのこぎり波信号Ｎ１を代表する電圧と比較し、図１に示すように、ノードＡは差動コンパレータＯＰの正相入力端であり、ローパスフィルタＬＰＦ１の入力は差動コンパレータＯＰの正相出力であり、信号Ｆ２のデューティ比が大きすぎるため、ノードＡの電圧ＶＡが小さくなった場合、前記差動コンパレータＯＰの正相出力信号Ｆ２（ローパスフィルタＬＰＦ１の入力信号）のデューティ比が小さくなって、つまり、出力クロックＣＬＫＯＵＴのデューティ比が小さくなって、これによって、出力クロックＣＬＫＯＵＴデューティ比の調節という目的を達成する。これに対して、信号Ｆ２の（ローパスフィルタＬＰＦ１の入力）デューティ比が小さすぎ、信号Ｆ１のデューティ比が大きすぎて（ローパスフィルタＬＰＦ２の入力）、信号Ｆ２及び信号Ｆ１はローパスフィルタＬＰＦ１及びローパスフィルタＬＰＦ２をそれぞれ経た後、直流成分Ｌ２及びＬ１を取得し、直流成分Ｌ２の電圧はＶＣ（ノードＣの電圧）であり、直流成分Ｌ１の電圧はＶＤ（ノードＤの電圧）であると仮定し、フィルタリング理論から分かるように、デューティ比が大きいほど、取得した直流電圧が高くなり、また、デューティ比が小さいほど、取得した直流電圧が低くなり、本発明において、電圧ＶＣと電圧ＶＤとの差値を増幅させ、ノードＥの電圧ＶＥを取得し、上記原理に基づいて、デューティ比が小さいほど、ＶＥが小さくなって、前記電圧ＶＥは前記第１電流源Ｉ１の電流出力を制御することで、電圧ＶＥをより小さくして、第１電流源Ｉ１から出力された電流を大きくするため、電圧ＶＥが小さくなった場合、公式Ｖ＝Ｉ＊Ｒに基づいて分かるように、抵抗Ｒ０を流れた電流が大きくなって、また、ノードＡの電圧ＶＡはＶＡ＝Ｉ１＊Ｒ０であるため、ノードＡの電圧ＶＡが大きくなって、ＶＡは信号Ｎ２の電圧値である。そして、電圧ＶＡは、デューティ比が５０％であるのこぎり波信号Ｎ１を代表する電圧と比較し、図１に示すように、ノードＡは差動コンパレータＯＰの正相入力端であり、ローパスフィルタＬＰＦ１の入力は差動コンパレータＯＰの正相出力であり、信号Ｆ２デューティ比が小さすぎるため、ノードＡの電圧ＶＡが大きくなった場合、前記差動コンパレータＯＰの正相出力信号Ｆ２（ローパスフィルタＬＰＦ１の入力信号）のデューティ比は大きくなって、即ち、出力クロックＣＬＫＯＵＴのデューティ比は大きくなって、これによって、出力クロックＣＬＫＯＵＴデューティ比の調節という目的を達成する。このように、信号Ｆ２のデューティ比は最初、信号Ｆ１のデューティ比より、大きすぎるか、それとも小さすぎるかに関わらず、上記調節過程の複数回の循環的な調節補正を経て、その結果、信号Ｆ１と同様なデューティ比５０％に達するまで、信号Ｆ２のデューティ比は信号Ｆ１に接近し続けて、つまり、前記出力クロックＣＬＫＯＵＴのデューティ比を５０％に調節して補正する。

【0026】

以上のように、本発明のデューティ比補正回路において、前記差動増幅器ＡＭＰは差動コンパレータＯＰの２つの差分入力信号（Ｎ１及びＮ２）の電圧差を循環的に増幅させ、前記差動増幅器ＯＰの別の入力端入力信号Ｎ２の電圧を制御し、前記のこぎり波生成ユニットから生成されたのこぎり波信号Ｎ１のデューティ比は５０％であり、前記差動コンパレータＯＰは前記のこぎり波信号Ｎ１を基準とし、別の信号Ｎ２と比較し、また、前記電圧調整ユニットは差動増幅器ＡＭＰ出力信号Ｎ３の電圧値に基づいて別の信号Ｎ２の電圧値を調節し、前記電圧調整ユニットの循環調整及び差動コンパレータＡＭＰの循環比較によって、最後、前記差動コンパレータＯＰから出力された出力クロックＣＬＫＯＵＴのデューティ比を５０％に安定させることができ、出力クロックＣＬＫＯＵＴデューティ比の補正を実現する。

【0027】

以上、最適な実施例を結合して本発明を記載したが、本発明は、以上に開示された実施例に限定されず、本発明の本質に基づいて、行われたさまざまな補正、等価組み合わせをカバーすべきである。

【図1】