特開 2023-38522 ディジタル保護リレー装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023038522

(43)【公開日】2023-03-17

(54)【発明の名称】ディジタル保護リレー装置

(51)【国際特許分類】

   H02H 3/02 20060101AFI20230310BHJP

【ＦＩ】

H02H3/02 F

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2021145295

(22)【出願日】2021-09-07

(71)【出願人】

【識別番号】000005108

【氏名又は名称】株式会社日立製作所

(74)【代理人】

【識別番号】110002365

【氏名又は名称】弁理士法人サンネクスト国際特許事務所

(72)【発明者】

【氏名】大山 康祐

(72)【発明者】

【氏名】佐藤 三雄

(72)【発明者】

【氏名】城戸 三安

【テーマコード（参考）】

5G142

【Ｆターム（参考）】

5G142AB05

5G142AC06

5G142BB07

5G142BB13

5G142BC02

5G142EE08

(57)【要約】      （修正有）

【課題】入力変換器の入出力特性の誤差を補正するディジタル保護リレー装置を提供する。
【解決手段】装置は、アナログ信号のレベルを変換する複数の入力変換器１ａと、各入力変換器の出力によるアナログ信号又は位相基準信号をディジタル信号に変換する複数のＡ／Ｄ変換器１ｃと、各アナログ信号の振幅値と位相を算出する複数のフーリエ変換演算部と、各フーリエ変換演算部の算出による振幅値を第１補正量で補正し、各フーリエ変換演算部の算出による位相を第２補正量で補正する補正演算部と、補正演算部の各演算結果を基に保護対象に対する保護演算を実行する保護演算部を備える。補正演算部は、その振幅値が、掃引刻み量に従って最小値から定格値まで順次変化する調整用入力信号が、特定の入力変換器に入力された場合、特定の入力変換器に対応する特定のフーリエ変換演算部の算出による振幅値を基に第１補正量を、位相を基に第２補正量を、夫々算出する。
【選択図】図２

【特許請求の範囲】

【請求項1】

電力系統に接続された保護対象からアナログ量の電気信号を示すアナログ信号を入力し、入力した前記アナログ信号のレベルを変換して出力する複数の入力変換器と、
前記各入力変換器の出力によるアナログ信号をディジタル信号に変換する複数のアナログ・ディジタル変換器と、
前記各アナログ・ディジタル変換器の出力による前記ディジタル信号に対するフーリエ変換処理を行って、前記各アナログ信号の振幅値と位相を算出する複数のフーリエ変換演算部と、
前記各フーリエ変換演算部の算出による前記振幅値を第１補正量で補正する演算と前記各フーリエ変換演算部の算出による前記位相を第２補正量で補正する演算を実行する補正演算部と、
前記補正演算部の各演算結果を基に前記保護対象に対する保護演算処理を実行する保護演算部と、
位相基準信号をディジタル信号に変換する位相基準信号用アナログ・ディジタル変換器と、
前記位相基準信号用アナログ・ディジタル変換器の出力による前記ディジタル信号に対する前記フーリエ変換処理を行って、前記位相基準信号の振幅値と位相を算出し、各算出結果を前記補正演算部に出力する位相基準信号用フーリエ変換演算部と、を備え、
前記補正演算部は、
前記アナログ信号に相当する交流信号であって、その振幅値が、掃引刻み量に従って前記アナログ信号の低入力振幅最小値から定格入力振幅値まで複数段階で順次変化する調整用入力信号が、前記複数の入力変換器のうち特定の入力変換器に入力されたことを条件に、前記複数のフーリエ変換演算部のうち前記特定の入力変換器に対応する特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値を基に前記第１補正量を算出し、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相を基に前記第２補正量を算出することを特徴とするディジタル保護リレー装置。

【請求項2】

請求項１に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された振幅理論値と前記特定のフーリエ変換演算部の算出による前記調整用入力信号の振幅値との比を示すゲイン補正量を前記第１補正量として前記掃引刻み量毎に算出し、前記特定のフーリエ変換演算部の算出による前記調整用入力信号の位相と前記位相基準信号用フーリエ変換演算部の算出による前記位相基準信号の位相との差分を示す位相補正量を前記第２補正量として前記掃引刻み量毎に算出することを特徴とするディジタル保護リレー装置。

【請求項3】

請求項１に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された振幅理論値の平均値と、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値の平均値との比を示すゲイン補正量を前記第１補正量として前記掃引刻み量毎に算出し、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相の平均値と前記位相基準信号用フーリエ変換演算部の算出結果のうち前記位相基準信号の位相との差分を示す位相補正量を前記第２補正量として前記掃引刻み量毎に算出することを特徴とするディジタル保護リレー装置。

【請求項4】

請求項１に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された前記掃引刻み量毎の振幅理論値と、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値であって、前記掃引刻み量毎の振幅値との比を示すゲイン補正量を前記掃引刻み量毎に算出し、算出した前記掃引刻み量毎のゲイン補正量と前記調整用入力信号の前記掃引刻み量毎の振幅値とを基に、最小二乗法の直線近似によるゲイン補正量計算値を前記第１補正量として算出し、
前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相であって、前記掃引刻み量毎の位相と前記位相基準信号用フーリエ変換演算部の算出結果のうち前記位相基準信号の位相との差分を示す位相補正量を前記掃引刻み量毎に算出し、算出した前記掃引刻み量毎の位相補正量と前記調整用入力信号の前記掃引刻み量毎の振幅値とを基に、前記最小二乗法の直線近似による位相補正量計算値を前記第２補正量として算出することを特徴とするディジタル保護リレー装置。

【請求項5】

請求項４に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記入力変換器に前記アナログ信号が入力された場合、前記アナログ信号の入力振幅が、前記低入力振幅最小値と前記定格入力振幅値との中間である中間振幅値より大きいことを条件に、前記アナログ信号の入力振幅と定格ゲイン補正量とから第１補正後振幅を算出すると共に、前記アナログ信号の入力位相と定格位相補正量とから第１補正後位相を算出し、算出した前記第１補正後振幅を基に前記フーリエ変換演算部の算出による前記アナログ信号の振幅値を補正し、算出した前記第１補正後位相を基に前記フーリエ変換演算部の算出による前記アナログ信号の位相を補正し、
前記アナログ信号の入力振幅が、０と前記中間振幅値との間にあることを条件に、前記アナログ信号の入力振幅と前記ゲイン補正量計算値とから第２補正後振幅を算出すると共に、前記アナログ信号の入力位相と前記位相補正量計算値とから第２補正後位相を算出し、算出した前記第２補正後振幅を基に前記フーリエ変換演算部の算出による前記アナログ信号の振幅値を補正し、算出した前記第２補正後位相を基に前記フーリエ変換演算部の算出による前記アナログ信号の位相を補正することを特徴とするディジタル保護リレー装置。

【請求項6】

請求項１に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記位相基準信号に規定された前記掃引刻み量毎の振幅理論値と、前記フーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値であって、前記掃引刻み量毎の振幅値との比を示す入力ゲイン補正量を前記掃引刻み量毎に算出し、算出した前記各掃引刻み量に対応した前記入力ゲイン補正量を第１補正量としてゲイン補正ルックアップテーブルに記録し、
前記フーリエ変換演算部の算出結果のうち前記調整用入力信号の位相であって、前記掃引刻み量毎の位相と前記位相基準信号用フーリエ変換演算部の算出結果のうち前記位相基準信号の位相との差分を示す入力位相補正量を前記掃引刻み量毎に算出し、算出した前記各掃引刻み量に対応した前記入力位相補正量を前記第２補正量として位相ルックアップテーブルに記録することを特徴とすることを特徴とするディジタル保護リレー装置。

【請求項7】

請求項６に記載のディジタル保護リレー装置において、
前記補正演算部は、
前記入力変換器に前記掃引刻み量のいずれかを振幅値に含む前記アナログ信号が入力された場合、前記アナログ信号の振幅値で特定される前記掃引刻み量に対応した入力ゲイン補正量を前記ゲイン補正ルックアップテーブルから抽出し、抽出した前記入力ゲイン補正量を基に前記フーリエ変換演算部の算出による前記アナログ信号の振幅値を補正し、
前記アナログ信号の振幅値で特定される前記掃引刻み量に対応した入力位相補正量を前記位相ルックアップテーブルから抽出し、抽出した前記入力位相補正量を基に前記フーリエ変換演算部の算出による前記アナログ信号の位相を補正することを特徴とするディジタル保護リレー装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力系統に接続された保護対象を保護するディジタル保護リレー装置に関する。

【背景技術】

【0002】

従来の技術として、例えば、電力系統から入力されるアナログ信号を、入力変換器を介して取り込み、取り込んだアナログ信号をＡ／Ｄ（Analog/Digital）変換器でディジタル信号に変換し、変換されたディジタル信号から振幅値を算出し、算出した振幅値と予め設定されている基準振幅値との比をゲイン補正係数として算出し、算出したゲイン補正係数でゲイン補正するディジタル保護制御装置がある（特許文献１参照）。また、入出力特性に影響がある入力変換器の励磁インピーダンスを算出し、算出した励磁インピーダンスと入出力特性の理論式から入出力特性を補正するディジタル保護制御装置がある（特許文献２参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平９－１４９５３６号公報

【特許文献2】特開２０１３－１０６３５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来、電力系統から入力されるアナログ信号は、電力系統からの絶縁と適切な入力レベルに変換するために、入力変換器を介して保護リレー装置に入力される。この入力変換器に用いられるトランスは、電力系統から入力されるアナログ信号の最大振幅の仕様となるフルスケール仕様により入出力特性が異なる。そのため、フルスケール仕様によってトランスの入出力特性が異なる場合でも、ディジタル保護リレー装置におけるリレー精度を確保するために、トランスの入出力特性の誤差をディジタル演算で補正することが行われている。例えば、入力変換器に定格のアナログ信号を印加した際のトランスの入出力特性の誤差を、ゲイン補正と位相補正で補正することが行われている。

【0005】

しかし、アナログ信号の入力振幅が定格より小さい入力振幅で、性能保証する最小入力振幅のときには、トランスの磁束密度が低く、トランスの励磁電流が減少し、それによりトランスの励磁インピーダンスが低下し、トランスの励磁コイル側に流れる電流が増加する一方で、トランスの入力側からトランスの出力側へ伝達される電流が減少し、トランスの入出力誤差が大きくなる。さらに、入力変換器の入出力特性は、各々のトランスで個体差による特性ばらつきがあることから、特性ばらつきをなくすには、トランス単体で性能保証する最小入力振幅で入出力特性を測定して、判定基準範囲内であるものを選別して使用する必要がある。しかし、この場合には、選別で判定基準範囲外となったトランスの部品コストと選別測定作業コストの無駄なコストが発生する課題がある。

【0006】

本発明の目的は、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、入力変換器の入出力特性の誤差を補正することにある。

【課題を解決するための手段】

【0007】

上記課題を解決するために、本発明は、電力系統に接続された保護対象からアナログ量の電気信号を示すアナログ信号を入力し、入力した前記アナログ信号のレベルを変換して出力する複数の入力変換器と、前記各入力変換器の出力によるアナログ信号をディジタル信号に変換する複数のアナログ・ディジタル変換器と、前記各アナログ・ディジタル変換器の出力による前記ディジタル信号に対するフーリエ変換処理を行って、前記各アナログ信号の振幅値と位相を算出する複数のフーリエ変換演算部と、前記各フーリエ変換演算部の算出による前記振幅値を第１補正量で補正する演算と前記各フーリエ変換演算部の算出による前記位相を第２補正量で補正する演算を実行する補正演算部と、前記補正演算部の各演算結果を基に前記保護対象に対する保護演算処理を実行する保護演算部と、位相基準信号をディジタル信号に変換する位相基準信号用アナログ・ディジタル変換器と、前記位相基準信号用アナログ・ディジタル変換器の出力による前記ディジタル信号に対する前記フーリエ変換処理を行って、前記位相基準信号の振幅値と位相を算出し、各算出結果を前記補正演算部に出力する位相基準信号用フーリエ変換演算部と、を備え、前記補正演算部は、前記アナログ信号に相当する交流信号であって、その振幅値が、掃引刻み量に従って前記アナログ信号の低入力振幅最小値から定格入力振幅値まで複数段階で順次変化する調整のための既知の入力信号である調整用入力信号が、前記複数の入力変換器のうち特定の入力変換器に入力されたことを条件に、前記複数のフーリエ変換演算部のうち前記特定の入力変換器に対応する特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の振幅値を基に前記第１補正量を算出し、前記特定のフーリエ変換演算部の算出結果のうち前記調整用入力信号の位相を基に前記第２補正量を算出することを特徴とする。

【発明の効果】

【0008】

本発明によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、入力変換器の入出力特性の誤差を補正することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施例１に係るディジタル保護リレー装置の構成例を示す構成図である。

【図2】本発明の実施例１に係るディジタル保護リレー装置のハードウェアとソフトウェアの構成例を示す構成図である。

【図3】比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理を説明するためのフローチャートである。

【図4】比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理による入出力特性図である。

【図5】本発明の実施例１に係るディジタル保護リレー装置の低入力振幅時の第１補正処理を説明するためのフローチャートである。

【図6A】本発明の実施例２に係るディジタル保護リレー装置の低入力振幅時の第２補正処理を説明するためのフローチャートである。

【図6B】本発明の実施例２に係るディジタル保護リレー装置の低入力振幅時の第２補正処理結果を適用した処理を説明するためのフローチャートである。

【図7】本発明の実施例２に係るディジタル保護リレー装置の低入振幅時の第２補正処理による入出力特性図である。

【図8A】本発明の実施例３に係るディジタル保護リレー装置の第３補正処理を説明するためのフローチャートである。

【図8B】本発明の実施例３に係るディジタル保護リレー装置の第３補正処理結果を適用した処理を説明するためのフローチャートである。

【図9】本発明の実施例３に係るディジタル保護リレー装置の第３補正処理による入出力特性図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施例について図面を参照して説明する。

【実施例0011】

図１は、本発明の実施例１に係るディジタル保護リレー装置の構成例を示す構成図である。図１において、ディジタル保護リレー装置１は、複数の入力変換器１ａと、複数のアナログフィルタ１ｂと、複数のＡ／Ｄ変換器１ｃと、複数のディジタルフィルタ１ｄと、ＣＰＵ（Central・Processing・Unit）１ｅと、ワークメモリ１ｆと、補正値記録用不揮発メモリ１ｇと、入出力インターフェース（Ｉ／Ｏインターフェース）１ｈとを備え、各ディジタルフィルタ１ｄと、ＣＰＵ１ｅと、ワークメモリ１ｆと、補正値記録用不揮発メモリ１ｇと、入出力インターフェース１ｈがバス１ｉを介して互いに接続される。

【0012】

各入力変換器１ａは、複数のチャンネル、例えば、（三相・零相）×（入力側+出力側）×（電圧+電流）分のチャンネルとして１６チャンネルに分かれて電力系統１０に接続され、電力系統１０からのアナログ信号（５０Ｈｚ又は６０Ｈｚ）である電圧信号又は電流信号を、アナログ電子回路で取り扱える電圧又は電流のレベルに変換し、変換した電圧又は電流の信号を各アナログフィルタ１ｂに出力するトランス（ＶＴ）又は変流器（ＣＴ）で構成される。入力変換器１ａが、トランスで構成された場合、入力変換器１ａは、電力系統１０からの電圧信号を、例えば、±１０Ｖの範囲内の電圧信号に変換する。

【0013】

複数のアナログフィルタ１ｂのうち一つのアナログフィルタ（位相基準信号用アナログフィルタ）１ｂは、位相基準信号２０を入力し、入力した位相基準信号２０の周波数帯域のみの信号を通過させてＡ／Ｄ変換器（位相基準信号用Ａ／Ｄ変換器）１ｃに出力し、残りのアナログフィルタ１ｂは、各入力変換器１ａからのアナログ信号を入力し、入力したアナログ信号の周波数帯域のみの信号を通過させて各Ａ／Ｄ変換器１ｃに出力する。この際、各アナログフィルタ１ｂとしては、ディジタルサンプリングによる折返し誤差防止用アナログフィルタを用いることができる。

【0014】

各Ａ／Ｄ変換器１ｃは、アナログ信号をディジタル信号に変換し、変換したディジタル信号をＣＰＵ１ｅに転送する。ＣＰＵ１ｅは、ディジタル保護リレー装置１全体を統括制御する制御部として機能するプロセッサで構成され、バス１ｉを介して、各ディジタルフィルタ１ｂの出力信号を取り込むと共に、不揮発メモリ１ｇに記録された補正値を取り込み、ワークメモリ１ｆ或いは記憶装置に格納された制御プログラムを基に各種の保護演算処理を実行する。ワークメモリ１ｆとしては、ＲＡＭ（Ｒａｎｄｏｍ・Ａｃｃｅｓｓ・Ｍｅｍｏｒｙ）を用いることができ、不揮発メモリ１ｇとしては、フラッシュメモリ（Ｆｌａｓｈ）等の導体メモリを用いることができる。

【0015】

この際、ＣＰＵ１ｅは、例えば、複数のチャンネルのうちいずれかのチャンネルからの電圧が１００Ｖから０Ｖとなり、電流が５Ａから２０Ａになり、零相電流が検出された場合、このチャンネルで地絡事故が発生したとして、保護対象となる変圧器を保護するための保護リレーを動作させる保護演算処理を実行する。

【0016】

図２は、本発明の実施例１に係るディジタル保護リレー装置のハードウェアとソフトウェアの構成例を示す構成図である。図２において、ディジタル保護リレー装置１のハードウェア２ａは、入力変換器１ａと、複数のアナログフィルタ１ｂと、複数のＡ／Ｄ変換器１ｃと、補正値記録用不揮発メモリ１ｇとから構成される。ディジタル保護リレー装置１のソフトウェア２ｂは、位相基準信号２０をディジタル信号に変換するＡ／Ｄ変換器１ｃの出力によるディジタル信号をフーリエ変換処理する特定のフーリエ変換演算部２ｃと、電力系統１０からのアナログ信号をディジタル信号に変換するＡ／Ｄ変換器１ｃの出力によるディジタル信号をフーリエ変換処理する位相基準信号用フーリエ変換演算部２ｃと、各フーリエ変換演算部２ｃでフーリエ変換理された信号の振幅Ａ０、Ａ１及び位相θ０、θ１を補正値記録用不揮発性メモリ１ｇに記録された各補正値（第１補正量及び第２補正量）で補正する演算を実行し、振幅Ａｃ１、位相θｃ１の補正処理信号を生成する補正演算部２ｄと、補正演算部２ｄの演算結果による補正処理信号を基に保護演算を行い、この保護演算により電力系統における事故（地絡事故等）の有無を判定する保護演算部２ｅとを備える。各演算部は、制御プログラムで構成される。この際、補正演算部２ｄは、各フーリエ変換演算部２ｃの算出による振幅値を第１補正量で補正する演算と各フーリエ変換演算部２ｃの算出による位相を第２補正量で補正する演算を実行する。また、保護演算部２ｅは、補正演算部２ｄの演算結果を基に各チャンネルにおける地絡事故や短絡事故を検出する演算を実行する。なお、図２には、ディジタル保護リレー装置１のハードウェア２ａのうち補正演算に利用される、入力変換器１ａとアナログフィルタ１ｂ及びＡ／Ｄ変換器１ｃのみが図示されている。

【0017】

図３は、比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理を説明するためのフローチャートである。図３において、比較例に用いたディジタル保護リレー装置は、アナログ信号の定格入力振幅A_R1,定格入力の振幅理論値A_T1,ゲイン補正量G_CR1、アナログ信号の定格入力位相θ_R1、基準信号位相θ_REF、位相補正量θ_CR1をそれぞれ入力情報として取り込み（Ｓ１）、入力情報を基に、定格入力時のゲイン補正量G_CR1と、位相補正量θ_CR1を算出する（Ｓ２）。この際、定格入力時のゲイン補正量G_CR1は、ゲイン補正量G_CR1＝定格入力の振幅理論値A_T1／定格入力振幅A_R1かから算出される。位相補正量θ_CR1は、位相補正量θ_CR1＝位相補正量θ_CR1－基準信号位相θ_REFから算出される。

【0018】

図４に、比較例に用いたディジタル保護リレー装置の定格入力印加時の補正処理による入出力特性図を示す。図４に示すように、比較例では、定格入力時のアナログ信号を基に、ゲイン補正量G_CR1と位相補正量θ_CR1を算出しているので、低入力振幅時に、入出力特性の誤差が大きくなることが分かる。

【0019】

図５は、本発明の実施例１に係るディジタル保護リレー装置の低入力振幅時の第１補正処理を説明するためのフローチャートである。この処理は、工場出荷時における低入力振幅時の補正処理として、補正誤差を平均化するための処理を実行するものである。

【0020】

図５において、例えば、図２に示す特定の入力変換器１ａには、電力系統に接続される保護対象、例えば、変圧器に入力されるアナログ信号に相当する交流信号（５０Hz又は６０Hz）であって、その振幅値が、掃引刻み量（低入力振幅掃引刻み量ΔA_L、例えば、０．１V）に従って、アナログ信号の低入力振幅最小値（性能保証の最小値、例えば、数十mV又は数十mA）から定格入力振幅値（性能保証の最大値、例えば、１１０V又は５A）まで複数段階で順次変化する調整のための既知の入力信号である調整用入力信号が入力される。調整用入力信号は、例えば、数十mVから１１０Vまで、０．１Vずつ複数段階で順次変化する信号である。なお、性能保証とは、ディジタル保護リレー装置１の性能を保証することを意味する。

【0021】

補正演算部２ｄは、低入力振幅A_L[i]、低入力振幅理論値A_LT[i]、低入力ゲイン補正量G_CL[i]、低入力位相θ_L[i]、基準信号位相θ_REF[i]、低入力位相補正量θ_CL[i]、低入力ゲイン平均補正量G_AVL、低入力位相平均補正量θ_AVL、低入力振幅掃引刻み量ΔA_L、定格入力振幅A_R1に関する情報を対象として処理を開始する（Ｓ１１）。この際、補正演算部２ｄは、(A_R1-A_L)/ΔA_L=N（Nは自然数）、A_L[i]＝A_R1、i=0、A_L[0]＝低入力振幅最小値として処理する。

【0022】

補正演算部２ｄは、調整用入力信号が特定の入力変換器１ａに入力されたことに伴って、特定の入力変換器１ａに対応した特定のフーリエ変換演算部２ｃの各算出結果と位相基準信号用フーリエ変換演算部２ｃの各算出結果を取り込み、調整用入力信号の振幅値に対する低入力ゲイン補正量G_CL[i]と調整用入力信号の位相に対する低入力位相補正量θ_CL[i]を掃引刻み量（低入力振幅掃引刻み量ΔA_L）毎に算出する（Ｓ１２）。この際、補正演算部２ｄは、低入力ゲイン補正量G_CL[i]＝位相基準信号２０に規定された低入力振幅理論値A_LT[i]／調整用入力信号の低入力振幅A_L[i]として算出し、低入力位相補正量θ_CL[i]＝調整用入力信号の低入力位相θ_L[i]－基準信号位相θ_REFとして算出する。

【0023】

次に、補正演算部２ｄは、ステップＳ１２の算出結果を基に、低入力ゲイン平均補正量G_AVLと低入力位相平均補正量θ_AVLを掃引刻み量（低入力振幅掃引刻み量ΔA_L）毎に算出する（Ｓ１３）。この際、補正演算部２ｄは、低入力ゲイン平均補正量G_AVL＝低入力ゲイン平均補正量G_AVL（初期値）＋低入力ゲイン補正量G_CL[i]／Ｎとして算出し、低入力位相平均補正量θ_AVL＝低入力位相平均補正量θ_AVL（初期値）＋低入力位相補正量θ_CL[i]／Ｎとして算出する。

【0024】

次に、補正演算部２ｄは、ｉ＝ｉ＋１とする処理を実行し（Ｓ１４）、この後、ｉがＮよりも小さいか或いはＮと等しいか否かを判定し（Ｓ１５）、ｉがＮよりも小さいか或いはＮと等しいときには、ステップＳ１２の処理に移行し、ステップＳ１２～ステップＳ１５の処理を繰り返し、ｉがＮよりも大きくなったときには、ステップＳ１３の処理結果を補正値記録用不揮発性メモリ１ｇに格納し（Ｓ１６）、その後、このルーチンでの処理を終了する。

【0025】

上記処理により、補正演算部２ｄは、位相基準信号に対して規定された、掃引刻み量毎の振幅理論値の平均値と、特定のフーリエ変換演算部２ｃの算出結果のうち調整用入力信号の振幅値であって、掃引刻み量毎の振幅値の平均値との比からゲイン補正量を第１補正量として算出し、特定のフーリエ変換演算部２ｃの算出結果のうち調整用入力信号の位相であって、掃引刻み量毎の位相の平均値と位相基準信号の位相との差分から位相補正量を第２補正量として算出する。

【0026】

本実施例によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差を平均化して補正することができ、結果として、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差が平均化されて補正されたゲイン補正量及び位相補正量を得ることができる。

【実施例0027】

図６Ａは、本発明の実施例２に係るディジタル保護リレー装置の低入力振幅時の第２補正処理を説明するためのフローチャートである。この処理は、工場出荷時における低入力振幅時の補正処理として、補正誤差を最小二乗法の直線近似で算出するものである。なお、実施例２におけるディジタル保護リレー装置のハードウェアとソフトウェアの構成は、実施例１と同様である。

【0028】

図６Ａにおいて、例えば、図２に示す特定の入力変換器１ａには、実施例１の場合と同様に、数十mVから１１０Vまで、０．１Vずつ複数段階で順次変化する調整用入力信号が入力される。

【0029】

補正演算部２ｄは、低入力振幅A_L[i]、低入力振幅理論値A_LT[i]、低入力ゲイン補正量G_CL[i]、低入力位相θ_L[i]、基準信号位相θ_REF[i]、低入力位相補正量θ_CL[i]、低入力ゲイン補正量計算値G_Lcalc、低入力位相補正量計算値θ_Lcalc、低入力振幅掃引刻み量ΔA_L、定格入力振幅A_R1に関する情報を対象として処理を開始する（Ｓ２１）。この際、補正演算部２ｄは、(A_R1-A_L)/ΔA_L=N（Nは自然数）、A_L[i]＝A_R1、i=0、A_L[0]＝低入力振幅最小値として処理する（Ｓ２１）。

【0030】

次に、補正演算部２ｄは、位相基準信号２０に規定された低入力振幅理論値A_LT[i]と調整用入力信号の低入力振幅A_L[i]とから低入力ゲイン補正量G_CL[i]を算出すると共に、調整用入力信号の低入力位相θ_L[i]と位相基準信号２０の基準信号位相θ_REFとから低入力位相補正量θ_CL[i]を算出する（Ｓ２２）。この際、補正演算部２ｄは、低入力ゲイン補正量G_CL[i]＝低入力振幅理論値A_LT[i]／低入力振幅A_L[i]として算出し、低入力位相補正量θ_CL[i]＝低入力位相θ_L[i]－基準信号位相θ_REFとして算出する。

【0031】

次に、補正演算部２ｄは、ｉ＝ｉ＋１とする処理を実行し（Ｓ２３）、この後、ｉがＮよりも小さいか或いはＮと等しいか否かを判定し（Ｓ２４）、ｉがＮよりも小さいか或いはＮと等しいときには、ステップＳ２２の処理に移行し、ステップＳ２２～ステップＳ２４の処理を繰り返し、ｉがＮよりも大きくなったときには、ｉ＝０として、ループ回数iを再度初期化する（Ｓ２５）。

【0032】

ステップＳ２２からステップ２４の処理により、補正演算部２ｄは、位相基準信号２０の低入力振幅理論値A_LT[i]と調整用入力信号の低入力振幅A_L[i]とから低入力ゲイン補正量G_CL[i]を掃引刻み量（低入力振幅掃引刻み量ΔA_L）毎に算出すると共に、調整用入力信号の低入力位相θ_L[i]と位相基準信号２０の基準信号位相θ_REFとから低入力位相補正量θ_CL[i]を掃引刻み量（低入力振幅掃引刻み量ΔA_L）毎に算出する。

【0033】

次に、補正演算部２ｄは、ステップＳ２２～Ｓ２４の算出結果を基に、ゲイン補正および位相補正の近似直線を最小二乗法の直線近似の係数として、ゲイン補正近似直線算出係数Yg、Xg_、Xgsq、XYg及び位相補正近似直線係数Yp、Xp、Xpsq、XYpを算出する（Ｓ２６）。この際、補正演算部２ｄは、ゲイン補正近似直線算出係数Xg＝Xg（初期値）＋低入力振幅A_L[i]として算出し、ゲイン補正近似直線算出係数Yg＝Yg（初期値）＋低入力ゲイン補正量G_CL[i]として算出し、ゲイン補正近似直線算出係数Xgsq＝Xgsq（初期値）＋低入力振幅A_L[i]×低入力振幅A_L[i]として算出し、ゲイン補正近似直線算出係数XYg＝XYg（初期値）＋低入力振幅A_L[i]×低入力ゲイン補正量G_CL[i]として算出する。また、補正演算部２ｄは、位相補正近似直線係数Xp＝Xp（初期値）＋低入力振幅A_L[i]として算出し、位相補正近似直線係数Yp＝Yp（初期値）＋低入力位相補正量θ_CL[i]として算出し、位相補正近似直線係数Xpsq＝Xpsq（初期値）＋低入力振幅A_L[i]×低入力振幅A_L[i]として算出し、位相補正近似直線係数XYp＝XYp（初期値）＋低入力振幅A_L[i]×低入力ゲイン補正量G_CL[i]として算出する。

【0034】

次に、補正演算部２ｄは、ｉ＝ｉ＋１とする処理を実行し（Ｓ２７）、この後、ｉがＮよりも小さいか或いはＮと等しいか否かを判定し（Ｓ２８）、ｉがＮよりも小さいか或いはＮと等しいときには、ステップＳ２６の処理に移行し、ステップＳ２６～ステップＳ２８の処理を繰り返し、ｉがＮよりも大きくなったときには、ステップＳ２９の処理に移行する。

【0035】

次に、補正演算部２ｄは、ステップＳ２６～Ｓ２８の算出結果を基に、低入力振幅A_Lにおけるゲイン補正近似直線の傾きa_Gと切片b_G、及び位相補正近似直線の傾きa_θと切片b_θを算出し、算出結果（ゲイン補正近似直線式）から低入力ゲイン補正量計算値G_Lcalcを算出し、算出結果（位相補正近似式）から低入力位相補正量計算値θ_Lcalcを算出し（Ｓ２９）、その後、このルーチンでの処理を終了する。

【0036】

この際、補正演算部２ｄは、ゲイン補正近似直線の傾きa_G＝（N×XYg－Xg×Yg）/(N×Xgsq－Xg×Xg）として算出し、ゲイン補正近似直線の切片b_G＝（Yg×Xgsq－Xg×XYg）/(N×Xgsq－Xg×Xg）として算出する。また、補正演算部２ｄは、位相補正近似直線の傾きa_θ＝（N×XYp－Xp×Yp）/(N×Xgsq－Xg×Xp）として算出し、位相補正近似直線の切片b_θ＝（Yp×Xpsq－Xp×XYp）/(N×Xpsq－Xg×Xp）として算出する。

【0037】

さらに、補正演算部２ｄは、低入力ゲイン補正量計算値G_Lcalc＝ゲイン補正近似直線の傾きa_G×低入力振幅A_L＋ゲイン補正近似直線の切片b_Gとして算出し、低入力位相補正量計算値θ_Lcalc＝位相補正近似直線の傾きa_θ×低入力振幅A_L＋位相補正近似直線の切片b_θとして算出し、算出した低入力ゲイン補正量計算値G_Lcalcを第１補正量として、低入力位相補正量計算値θ_Lcalcを第２補正量としてそれぞれ補正値記録用不揮発性メモリ１ｇに格納する。

【0038】

図６Ｂは、本発明の実施例２に係るディジタル保護リレー装置の低入力振幅時の第２補正処理結果を適用した処理を説明するためのフローチャートである。

【0039】

図６Ｂにおいて、例えば、各入力変換器１ａには、アナログ信号が入力される。補正演算部２ｄは、アナログ信号の入力振幅A_in、アナログ信号の入力位相θ_in、アナログ信号の定格振幅A_R、アナログ信号の低入力振幅A_L、アナログ信号の定格ゲイン補正量G_CR1、アナログ信号の定格位相補正量θ_CR1に関する情報を入力すると共に、ステップＳ２９で算出した低入力ゲイン補正量計算値G_Lcalc及び低入力位相補正量計算値θ_Lcalcに関する情報を入力し、入力した情報を基に、定格入力振幅A_Rと低入力振幅A_Lとの中間振幅値A_MID=(A_R+A_L)/2、補正後振幅A_out、補正後位相θ_outを算出する処理を開始する（Ｓ３１）。

【0040】

次に、補正演算部２ｄは、アナログ信号の定格入力振幅A_Rとアナログ信号の低入力振幅A_Lとの中間振幅値A_MID=(A_R+A_L)/2を算出した場合、入力振幅A_inが中間振幅値A_MIDよりも大きいな否かを判定し（Ｓ３２）、入力振幅A_inが中間振幅値A_MIDよりも大きいと判定した場合、補正後振幅A_out及び補正後位相θ_outを算出し（Ｓ３３）、その後、このルーチンでの処理を終了する。この際、補正演算部２ｄは、補正後振幅A_out＝入力振幅A_in×定格ゲイン補正量G_CR1として算出し、補正後位相θ_out＝入力位相θ_in×定格位相補正量θ_CR1として算出する。

【0041】

補正演算部２ｄは、入力振幅A_inが中間振幅値A_MIDよりも大きいことを条件に、アナログ信号の入力振幅A_inと定格ゲイン補正量量G_CR1とから補正後振幅A_out（第１補正後振幅）を算出すると共に、アナログ信号の入力位相θ_inと定格位相補正量θ_CR1とから補正後位相θ_out（第１補正後位相）を算出し、算出した第１補正後振幅を基にフーリエ変換演算部２ｃの算出によるアナログ信号の振幅値を補正し、算出した第１補正後位相を基にフーリエ変換演算部２ｃの算出によるアナログ信号の位相を補正する。

【0042】

一方、ステップＳ３２で、入力振幅A_inが中間振幅値A_MIDよりも小さいと判定した場合、補正演算部２ｄは、入力振幅A_inが、0≦A_in＜A_MIDの条件を満たすか否かを判定する（Ｓ３４）。入力振幅A_inが、0と中間振幅値A_MIDとの間に存在すると判定した場合、補正後振幅A_out及び補正後位相θ_outを算出し（Ｓ３５）、その後、このルーチンでの処理を終了する。この際、補正演算部２ｄは、補正後振幅A_out＝入力振幅A_in×低入力ゲイン補正量計算値G_Lcalcとして算出し、補正後位相θ_out＝入力位相θ_in×低入力位相補正量計算値θ_Lcalcとして算出する。

【0043】

補正演算部２ｄは、アナログ信号の入力振幅A_inが、0≦A_in＜A_MIDの範囲にあることを条件に、アナログ信号の入力振幅A_inと低入力ゲイン補正量計算値G_Lcalcとから補正後振幅A_out（第２補正後振幅）を算出すると共に、アナログ信号の入力位相θ_inと低入力位相補正量計算値θ_Lcalcとから補正後位相θ_out（第２補正後位相）を算出し、算出した第２補正後振幅を基にフーリエ変換演算部２ｃの算出によるアナログ信号の振幅値を補正し、算出した第２補正後位相を基にフーリエ変換演算部２ｃの算出によるアナログ信号の位相を補正する。

【0044】

また、補正演算部２ｄは、ステップＳ３４で、入力振幅A_inが、0≦A_in＜A_MIDの条件を満たしていないと判定した場合、振幅値異常を検出し（Ｓ３６）、その後、このルーチンでの処理を終了する。

【0045】

図７に、本発明の実施例２に係るディジタル保護リレー装置の低入振幅時の第２補正処理による入出力特性図を示す。本実施例では、低入力振幅時に、補正誤差を最小二乗法の直線近似で算出したもので補正しているので、図７に示すように、低入力振幅時の誤差が、図４に示す比較例のものよりも小さい特性を示していることが分かる。

【0046】

本実施例によれば、電力系統から入力されるアナログ信号の振幅値が、性能保証の最小値から最大値までのいずれであっても、最小値の信号域から最大値の信号域に亘って入力変換器の入出力特性の誤差を最小二乗法の直線近似で算出したもので補正することができ、結果として、最小二乗法の直線近似で補正されたゲイン補正量及び位相補正量を得ることができる。また、本実施例によれば、入力振幅A_inが、0と中間振幅値A_MIDとの間に存在する場合と、入力振幅A_inが中間振幅値A_MIDよりも大きい場合とに分けて、電力系統から入力されるアナログ信号の振幅値を補正することができる。