知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023041357
(43)【公開日】2023-03-24
(54)【発明の名称】積層セラミック電子部品及び回路基板
(51)【国際特許分類】
H01G 4/30 20060101AFI20230316BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 201G
H01G4/30 513
H01G4/30 516
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2021148693
(22)【出願日】2021-09-13
(71)【出願人】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】財満 知彦
(72)【発明者】
【氏名】笹木 隆
(72)【発明者】
【氏名】木暮 惇大
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AF06
5E082AA01
5E082AB03
5E082EE01
5E082FF05
5E082FG26
5E082GG10
5E082GG12
(57)【要約】
【課題】半田に起因するセラミック素体のクラックを抑制することが可能な積層セラミック電子部品及び回路基板を提供する。
【解決手段】積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を具備する。セラミック素体は、第１主面、第１側面及び端面を接続する第１角部と、第２主面、第１側面及び端面を接続する第２角部と、第１主面、第２側面及び端面を接続する第３角部と、第２主面、第２側面及び端面を接続する第４角部と、複数の内部電極と、を有し、略直方体状に構成される。一対の外部電極は、下地層と、第１導電性樹脂層と、をそれぞれ有する。第１導電性樹脂層は、第１側面において第１角部を覆って配置され、かつ第１角部から２方向に延びるＬ字状の第１側面樹脂部を含み、下地層の少なくとも一部を覆う。
【選択図】図４
【解決手段】積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を具備する。セラミック素体は、第１主面、第１側面及び端面を接続する第１角部と、第２主面、第１側面及び端面を接続する第２角部と、第１主面、第２側面及び端面を接続する第３角部と、第２主面、第２側面及び端面を接続する第４角部と、複数の内部電極と、を有し、略直方体状に構成される。一対の外部電極は、下地層と、第１導電性樹脂層と、をそれぞれ有する。第１導電性樹脂層は、第１側面において第１角部を覆って配置され、かつ第１角部から２方向に延びるＬ字状の第１側面樹脂部を含み、下地層の少なくとも一部を覆う。
【選択図】図４
【特許請求の範囲】
【請求項1】
第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有する、略直方体状のセラミック素体と、
前記端面を覆う下地層と、
前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う第１導電性樹脂層と、をそれぞれ有する一対の外部電極と、
を具備する積層セラミック電子部品。
前記端面を覆う下地層と、
前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う第１導電性樹脂層と、をそれぞれ有する一対の外部電極と、
を具備する積層セラミック電子部品。
【請求項2】
請求項１に記載の積層セラミック電子部品であって、
前記一対の外部電極は、それぞれ、
前記第１側面において前記第２角部を覆って配置され、かつ前記第２角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第２側面樹脂部を含み、前記下地層の少なくとも一部を覆う第２導電性樹脂層を有し、
前記第２導電性樹脂層は、前記第１導電性樹脂層から前記第１軸方向に離間している
積層セラミック電子部品。
前記一対の外部電極は、それぞれ、
前記第１側面において前記第２角部を覆って配置され、かつ前記第２角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第２側面樹脂部を含み、前記下地層の少なくとも一部を覆う第２導電性樹脂層を有し、
前記第２導電性樹脂層は、前記第１導電性樹脂層から前記第１軸方向に離間している
積層セラミック電子部品。
【請求項3】
請求項１又は２に記載の積層セラミック電子部品であって、
前記第１導電性樹脂層は、
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含む
積層セラミック電子部品。
前記第１導電性樹脂層は、
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含む
積層セラミック電子部品。
【請求項4】
請求項１から３のいずれか一項に記載の積層セラミック電子部品であって、
前記一対の外部電極は、それぞれ、
前記第２側面において前記第３角部を覆って配置され、かつ前記第３角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第３側面樹脂部を含み、前記下地層の少なくとも一部を覆う第３導電性樹脂層をさらに有し、
前記第３導電性樹脂層は、前記第１導電性樹脂層から前記第３軸方向に離間している
積層セラミック電子部品。
前記一対の外部電極は、それぞれ、
前記第２側面において前記第３角部を覆って配置され、かつ前記第３角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第３側面樹脂部を含み、前記下地層の少なくとも一部を覆う第３導電性樹脂層をさらに有し、
前記第３導電性樹脂層は、前記第１導電性樹脂層から前記第３軸方向に離間している
積層セラミック電子部品。
【請求項5】
請求項４に記載の積層セラミック電子部品であって、
前記第１導電性樹脂層は、
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含み、
前記第３導電性樹脂層は、
前記端面において前記第３角部を覆って配置され、かつ、前記第３角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第３端面樹脂部を含み、
前記第３端面樹脂部は、前記第１端面樹脂部から前記第３軸方向に離間している
積層セラミック電子部品。
前記第１導電性樹脂層は、
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含み、
前記第３導電性樹脂層は、
前記端面において前記第３角部を覆って配置され、かつ、前記第３角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第３端面樹脂部を含み、
前記第３端面樹脂部は、前記第１端面樹脂部から前記第３軸方向に離間している
積層セラミック電子部品。
【請求項6】
請求項１から５のいずれか一項に記載の積層セラミック電子部品であって、
前記下地層は、
前記第１側面上に配置された側面下地部をさらに有し、
前記側面下地部の前記第２軸方向における寸法は、前記第１側面樹脂部の前記第２軸方向における寸法の５０％以下である
積層セラミック電子部品。
前記下地層は、
前記第１側面上に配置された側面下地部をさらに有し、
前記側面下地部の前記第２軸方向における寸法は、前記第１側面樹脂部の前記第２軸方向における寸法の５０％以下である
積層セラミック電子部品。
【請求項7】
請求項１から６のいずれか一項に記載の積層セラミック電子部品であって、
前記一対の外部電極は、それぞれ、
前記下地層及び前記第１導電性樹脂層を覆うメッキ層をさらに有する
積層セラミック電子部品。
前記一対の外部電極は、それぞれ、
前記下地層及び前記第１導電性樹脂層を覆うメッキ層をさらに有する
積層セラミック電子部品。
【請求項8】
積層セラミック電子部品と、接続電極を有する実装基板と、を具備し、
前記積層セラミック電子部品は、
第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有する、略直方体状のセラミック素体と、
前記端面を覆う下地層と、
前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う第１導電性樹脂層と、をそれぞれ有する一対の外部電極と、
を有する
回路基板。
前記積層セラミック電子部品は、
第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有する、略直方体状のセラミック素体と、
前記端面を覆う下地層と、
前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う第１導電性樹脂層と、をそれぞれ有する一対の外部電極と、
を有する
回路基板。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、外部電極を備えた積層セラミック電子部品及び回路基板に関する。
【背景技術】
【0002】
積層セラミックコンデンサ等の積層セラミック電子部品は、自動車の電子制御化の流れによって、車載機器にも広く用いられている。例えば車載機器では、積層セラミック電子部品を搭載した回路基板が、温度変化の非常に大きな環境に配置され得る。回路基板が大きな温度変化を受けた場合、基板が熱膨張及び熱収縮することにより、積層セラミック電子部品にも撓み応力が発生し得る。例えば特許文献１には、この撓み応力に起因するクラックの発生を抑制する等の観点から、撓み強度の高い導電性樹脂層を有する外部電極を備えた積層セラミック電子部品が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１７－１９１８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
積層セラミック電子部品は、一般に、半田を用いて基板に実装される。半田は溶融した状態で外部電極上を濡れ上がり、その後冷却され、凝固する。半田は、凝固する過程で収縮し、セラミック素体に応力を及ぼす。半田が一部に滞留した場合、半田による応力が滞留部分に集中し得る。半田によって大きな応力が生じた場合、外部電極に導電性樹脂を用いた場合でも応力の影響を抑制できず、セラミック素体にクラックが発生し、積層セラミック電子部品の信頼性が低下することがあった。
【0005】
以上のような事情に鑑み、本発明の目的は、半田に起因するセラミック素体のクラックを抑制することが可能な積層セラミック電子部品及び回路基板を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を具備する。
前記セラミック素体は、第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有し、略直方体状に構成される。
前記一対の外部電極は、下地層と、第１導電性樹脂層と、をそれぞれ有する。
前記下地層は、前記端面を覆う。
前記第１導電性樹脂層は、前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う。
前記セラミック素体は、第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有し、略直方体状に構成される。
前記一対の外部電極は、下地層と、第１導電性樹脂層と、をそれぞれ有する。
前記下地層は、前記端面を覆う。
前記第１導電性樹脂層は、前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う。
【0007】
上記構成の積層セラミック電子部品では、外部電極が第１導電性樹脂層を有するため、外部電極の撓み強度が高い。さらに、第１導電性樹脂層が、第１側面において第１角部を覆って配置されたＬ字状の第１側面樹脂部を含む。これにより、実装時に溶融した半田を、第１側面樹脂部のＬ字状の内縁部に沿って、端面側から第１側面の中央側へ誘導することができる。これにより、半田を第１側面の広い範囲に分散させることができ、半田の凝固後に発生し得る応力を低減させることができる。したがって、上記構成により、半田に起因するセラミック素体のクラックを抑制することができる。
【0008】
前記一対の外部電極は、それぞれ、
前記第１側面において前記第２角部を覆って配置され、かつ前記第２角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第２側面樹脂部を含み、前記下地層の少なくとも一部を覆う第２導電性樹脂層を有していてもよい。
この場合、前記第２導電性樹脂層は、前記第１導電性樹脂層から前記第１軸方向に離間していてもよい。
このように、外部電極が、第１主面側の第１導電性樹脂層に加えて、第２主面側にも第２導電性樹脂層を有していてもよい。これにより、第１主面及び第２主面のいずれを基板側に向けて実装した場合でも、Ｌ字状の側面樹脂部による半田の応力抑制効果を得ることができる。したがって、実装時の利便性を高めることができる。
前記第１側面において前記第２角部を覆って配置され、かつ前記第２角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第２側面樹脂部を含み、前記下地層の少なくとも一部を覆う第２導電性樹脂層を有していてもよい。
この場合、前記第２導電性樹脂層は、前記第１導電性樹脂層から前記第１軸方向に離間していてもよい。
このように、外部電極が、第１主面側の第１導電性樹脂層に加えて、第２主面側にも第２導電性樹脂層を有していてもよい。これにより、第１主面及び第２主面のいずれを基板側に向けて実装した場合でも、Ｌ字状の側面樹脂部による半田の応力抑制効果を得ることができる。したがって、実装時の利便性を高めることができる。
【0009】
また、第１導電性樹脂層は、
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含んでいてもよい。
これにより、端面側においても、溶融した半田を、第１端面樹脂部のＬ字状の内縁部に沿って誘導することができる。したがって、端面側においても半田の滞留を抑制でき、半田に起因するセラミック素体のクラックをより確実に抑制することができる。
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含んでいてもよい。
これにより、端面側においても、溶融した半田を、第１端面樹脂部のＬ字状の内縁部に沿って誘導することができる。したがって、端面側においても半田の滞留を抑制でき、半田に起因するセラミック素体のクラックをより確実に抑制することができる。
【0010】
前記一対の外部電極は、それぞれ、
前記第２側面において前記第３角部を覆って配置され、かつ前記第３角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第３側面樹脂部を含み、前記下地層の少なくとも一部を覆う第３導電性樹脂層をさらに有し、
前記第３導電性樹脂層は、前記第１導電性樹脂層から前記第３軸方向に離間していてもよい。
このように、外部電極が、第１側面側の第１導電性樹脂層に加えて、第２側面側にも第３導電性樹脂層を有していてもよい。
前記第２側面において前記第３角部を覆って配置され、かつ前記第３角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第３側面樹脂部を含み、前記下地層の少なくとも一部を覆う第３導電性樹脂層をさらに有し、
前記第３導電性樹脂層は、前記第１導電性樹脂層から前記第３軸方向に離間していてもよい。
このように、外部電極が、第１側面側の第１導電性樹脂層に加えて、第２側面側にも第３導電性樹脂層を有していてもよい。
【0011】
さらにこの場合、第１導電性樹脂層は、
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含み、
前記第３導電性樹脂層は、
前記端面において前記第３角部を覆って配置され、かつ、前記第３角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第３端面樹脂部を含み、
前記第３端面樹脂部は、前記第１端面樹脂部から前記第３軸方向に離間していてもよい。
これにより、端面、第１及び第２側面のいずれにおいても、半田の滞留を抑制でき、半田に起因するセラミック素体のクラックをより確実に抑制することができる。
前記端面において前記第１角部を覆って配置され、かつ、前記第１角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第１端面樹脂部を含み、
前記第３導電性樹脂層は、
前記端面において前記第３角部を覆って配置され、かつ、前記第３角部から前記第１軸方向及び前記第３軸方向に延びるＬ字状の第３端面樹脂部を含み、
前記第３端面樹脂部は、前記第１端面樹脂部から前記第３軸方向に離間していてもよい。
これにより、端面、第１及び第２側面のいずれにおいても、半田の滞留を抑制でき、半田に起因するセラミック素体のクラックをより確実に抑制することができる。
【0012】
例えば、前記下地層は、
前記第１側面上に配置された側面下地部をさらに有し、
前記側面下地部の前記第２軸方向における寸法は、前記第１側面樹脂部の前記第２軸方向における寸法の５０％以下であってもよい。
これにより、側面下地部の端部を、導電性樹脂層で覆うことができる。したがって、導電性樹脂層よりも撓み強度の低い下地層に起因するクラックの発生をより確実に抑制することができる。
前記第１側面上に配置された側面下地部をさらに有し、
前記側面下地部の前記第２軸方向における寸法は、前記第１側面樹脂部の前記第２軸方向における寸法の５０％以下であってもよい。
これにより、側面下地部の端部を、導電性樹脂層で覆うことができる。したがって、導電性樹脂層よりも撓み強度の低い下地層に起因するクラックの発生をより確実に抑制することができる。
【0013】
例えば、一対の外部電極は、それぞれ、前記下地層及び前記第１導電性樹脂層を覆うメッキ層をさらに有していてもよい。
これにより、半田による実装が容易になる。
これにより、半田による実装が容易になる。
【0014】
本発明の一形態に係る回路基板は、積層セラミック電子部品と、接続電極を有する実装基板と、を具備する。
前記積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を有する。
前記セラミック素体は、第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有し、略直方体状に構成される。
前記一対の外部電極は、下地層と、第１導電性樹脂層と、をそれぞれ有する。
前記下地層は、前記端面を覆う。
前記第１導電性樹脂層は、前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う。
前記積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を有する。
前記セラミック素体は、第１軸に垂直な第１及び第２主面と、前記第１軸に直交する第２軸に垂直な一対の端面と、前記第１軸及び前記第２軸に直交する第３軸に垂直な第１及び第２側面と、前記第１主面、前記第１側面及び前記端面を接続する第１角部と、前記第２主面、前記第１側面及び前記端面を接続する第２角部と、前記第１主面、前記第２側面及び前記端面を接続する第３角部と、前記第２主面、前記第２側面及び前記端面を接続する第４角部と、前記第１軸方向又は前記第３軸方向に積層された複数の内部電極と、を有し、略直方体状に構成される。
前記一対の外部電極は、下地層と、第１導電性樹脂層と、をそれぞれ有する。
前記下地層は、前記端面を覆う。
前記第１導電性樹脂層は、前記第１側面において前記第１角部を覆って配置され、かつ前記第１角部から前記第１軸方向及び前記第２軸方向に延びるＬ字状の第１側面樹脂部を含み、前記下地層の少なくとも一部を覆う。
【発明の効果】
【0015】
以上のように、本発明によれば、半田に起因するセラミック素体のクラックを抑制することが可能な積層セラミック電子部品及び回路基板を提供することができる。
【図面の簡単な説明】
【0016】
【図1】本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。
【図4】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第３軸方向から見た側面図である。
【図5】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第２軸方向から見た側面図である。
【図6A】上記積層セラミックコンデンサの実装過程を示す側面図である。
【図6B】上記積層セラミックコンデンサが実装された回路基板の側面図である。
【図7A】上記積層セラミックコンデンサを第３軸方向から見た側面図である。
【図7B】上記積層セラミックコンデンサを第２軸方向から見た側面図である。
【図8】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図9】ステップＳ０２で得られるセラミック素体の斜視図である。
【図10A】ステップＳ３２を示す図である。
【図10B】ステップＳ３２を示す図である。
【図10C】ステップＳ３２を示す図である。
【図10D】ステップＳ３２を示す図である。
【図10E】ステップＳ３２を示す図である。
【図10F】ステップＳ３２を示す図である。
【図11】本発明の第２実施形態に係る積層セラミックコンデンサの斜視図である。
【図13】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第３軸方向から見た側面図である。
【図14】上記積層セラミックコンデンサが実装された回路基板の側面図である。
【図15A】第２実施形態の比較例に係る積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第３軸方向から見た側面図である。
【図15B】上記積層セラミックコンデンサが実装された回路基板の側面図である。
【図16】本発明の第３実施形態に係る積層セラミックコンデンサの斜視図である。
【図19A】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第３軸方向（第１側面側）から見た側面図である。
【図19B】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第３軸方向（第２側面側）から見た側面図である。
【図20】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第２軸方向から見た側面図である。
【図22】本発明の第３実施形態の変形例に係る積層セラミックコンデンサの斜視図である。
【図23】上記積層セラミックコンデンサの外部電極からメッキ層を取り除いた態様を示す、第３軸方向から見た側面図である。
【図24】本発明の第３実施形態の他の変形例に係る積層セラミックコンデンサを示す第２軸方向から見た側面図であり、外部電極からメッキ層を取り除いた態様を示す図である。
【発明を実施するための形態】
【0017】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【0018】
［積層セラミックコンデンサ１０の基本構成］
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
【0019】
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１３ａと、第２外部電極１３ｂと、を備える。セラミック素体１１の外面は、Ｘ軸に垂直な第１及び第２端面Ｅ１，Ｅ２と、Ｙ軸に垂直な第１及び第２側面Ｓ１，Ｓ２と、Ｚ軸に垂直な第１及び第２主面Ｍ１，Ｍ２と、を有する。
【0020】
セラミック素体１１は、略直方体状であり、８つの角部を有する。後述する図４及び図５等に示すように、第１主面Ｍ１、第１側面Ｓ１、及び第１又は第２端面Ｅ１，Ｅ２を接続する角部を、第１角部１１１とする。第２主面Ｍ２、第１側面Ｓ１、及び第１又は第２端面Ｅ１，Ｅ２を接続する角部を、第２角部１１２とする。第１主面Ｍ１、第２側面Ｓ２及び第１又は第２端面Ｅ１，Ｅ２を接続する角部を、第３角部１１３とする。第２主面Ｍ２、第２側面Ｓ２及び第１又は第２端面Ｅ１，Ｅ２を接続する角部を、第４角部１１４とする。セラミック素体１１は面取りされ、各角部１１１～１１４が丸みを帯びた曲面で構成されていることが好ましい。
【0021】
積層セラミックコンデンサ１０では、第１外部電極１３ａがセラミック素体１１の第１端面Ｅ１を覆い、第２外部電極１３ｂがセラミック素体１１の第２端面Ｅ２を覆っている。外部電極１３ａ，１３ｂは、セラミック素体１１を挟んでＸ軸方向に対向し、積層セラミックコンデンサ１０の端子として機能する。
【0022】
外部電極１３ａ，１３ｂは、セラミック素体１１の端面Ｅ１，Ｅ２から主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に沿ってＸ軸方向内側にそれぞれ延出している。第１外部電極１３ａはセラミック素体１１の第１端面Ｅ１側に位置する４つの角部１１１～１１４を覆い、第２外部電極１３ｂはセラミック素体１１の第２端面Ｅ２側に位置する４つの角部１１１～１１４を覆っている。
【0023】
なお、本実施形態において、積層セラミックコンデンサ１０は、これをＸ軸方向に２等分するＹ－Ｚ平面に関して、実質的に面対称に構成される。同様に、積層セラミックコンデンサ１０は、これをＺ軸方向に２等分するＸ－Ｙ平面、及び、これをＹ軸方向に２等分するＸ－Ｚ平面に関して、実質的に面対称に構成される。これらの対称性を、以下、「積層セラミックコンデンサ１０の対称性」として説明する。
【0024】
外部電極１３ａ，１３ｂは、高い導電性を有する材料によって形成される。具体的に、外部電極１３ａ，１３ｂは、例えば、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｐｄ（パラジウム）、Ａｇ（銀）、及びＳｎ（錫）の少なくとも１つの元素を主成分とする金属や合金等で形成することができる。外部電極１３ａ，１３ｂの詳細な構成については、後述する。
【0025】
セラミック素体１１は、誘電体セラミックスで形成されている。セラミック素体１１は、誘電体セラミックスに覆われた複数の第１内部電極１２ａ及び複数の第２内部電極１２ｂを有する。複数の内部電極１２ａ，１２ｂは、いずれもＸ－Ｙ平面に沿って延びるシート状であり、図２及び図３に示す例では、Ｚ軸方向に沿って交互に配置されている。
【0026】
セラミック素体１１には、内部電極１２ａ，１２ｂがセラミック層を挟んでＺ軸方向に対向する対向領域Ｔが形成されている。第１内部電極１２ａは、対向領域Ｔから第１端面Ｅ１に引き出され、第１外部電極１３ａに接続されている。第２内部電極１２ｂは、対向領域Ｔから第２端面Ｅ２に引き出され、第２外部電極１３ｂに接続されている。
【0027】
このような構成により、積層セラミックコンデンサ１０では、第１外部電極１３ａと第２外部電極１３ｂとの間に電圧が印加されると、内部電極１２ａ，１２ｂの対向領域Ｔにおいて複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、外部電極１３ａ，１３ｂ間の電圧に応じた電荷が蓄えられる。
【0028】
セラミック素体１１では、内部電極１２ａ，１２ｂ間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。誘電体セラミックスは、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とすることができる。なお、ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含んでもよい。ペロブスカイト構造を有するセラミック材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含む材料が挙げられる。具体的には、例えば、Ｂａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)が挙げられる。
【0029】
なお、誘電体セラミックスは、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸マグネシウム（ＭｇＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）、ジルコン酸バリウム（ＢａＺｒＯ３）、酸化チタン（ＴｉＯ２）などの組成系でもよい。
【0030】
［外部電極１３ａ，１３ｂの詳細構成］
積層セラミックコンデンサ１０では、外部電極１３ａ，１３ｂは、それぞれ、下地層１４と、第１導電性樹脂層１５１と、を有する。さらに本実施形態において、外部電極１３ａ，１３ｂは、それぞれ、第２導電性樹脂層１５２と、メッキ層１６と、を有する。なお、以下の説明では、第１端面Ｅ１側の第１外部電極１３ａについて説明するが、積層セラミックコンデンサ１０の対称性に基づき、第２端面Ｅ２側の第２外部電極１３ｂも同様に構成される。
積層セラミックコンデンサ１０では、外部電極１３ａ，１３ｂは、それぞれ、下地層１４と、第１導電性樹脂層１５１と、を有する。さらに本実施形態において、外部電極１３ａ，１３ｂは、それぞれ、第２導電性樹脂層１５２と、メッキ層１６と、を有する。なお、以下の説明では、第１端面Ｅ１側の第１外部電極１３ａについて説明するが、積層セラミックコンデンサ１０の対称性に基づき、第２端面Ｅ２側の第２外部電極１３ｂも同様に構成される。
【0031】
下地層１４は、第１端面Ｅ１を覆う。本実施形態において、下地層１４は、第１端面Ｅ１から、第１及び第２主面Ｍ１，Ｍ２、並びに第１及び第２側面Ｓ１，Ｓ２に沿ってＸ軸方向に延出している。つまり、下地層１４は、第１端面Ｅ１上に配置された端面下地部１４ｅと、第１及び第２側面Ｓ１，Ｓ２上にそれぞれ配置された一対の側面下地部１４ｓと、第１及び第２主面Ｍ１，Ｍ２上にそれぞれ配置された一対の主面下地部１４ｍと、を含む。端面下地部１４ｅ、一対の側面下地部１４ｓ及び一対の主面下地部１４ｍは、連続して形成される。
【0032】
下地層１４は、本実施形態において、導電性金属ペーストを焼き付けた焼結金属膜として構成される。一例として、下地層は、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇのいずれか１つを主成分することができる。
【0033】
第１及び第２導電性樹脂層１５１，１５２は、下地層１４の少なくとも一部を覆う。本実施形態において、第１導電性樹脂層１５１は、下地層１４の第１主面Ｍ１側の主面下地部１４ｍを覆い、一対の側面下地部１４ｓ及び端面下地部１４ｅに沿ってＺ軸方向上方に延出している。同様に、第２導電性樹脂層１５２は、下地層１４の第２主面Ｍ２側の主面下地部１４ｍを覆い、一対の側面下地部１４ｓ及び端面下地部１４ｅに沿ってＺ軸方向下方に延出している。第２導電性樹脂層１５２は、第１導電性樹脂層１５１からＺ軸方向に離間している。
【0034】
具体的に、第１導電性樹脂層１５１は、第１主面Ｍ１を覆う第１主面樹脂部１５１ｍと、第１及び第２側面Ｓ１をそれぞれ覆う一対の第１側面樹脂部１５１ｓと、第１端面Ｅ１を覆う第１端面樹脂部１５１ｅと、を含む。第１主面樹脂部１５１ｍ、一対の第１側面樹脂部１５１ｓ及び第１端面樹脂部１５１ｅは、連続して形成される。
【0035】
同様に、第２導電性樹脂層１５２は、第２主面Ｍ２を覆う第２主面樹脂部１５２ｍと、第１及び第２側面Ｓ１をそれぞれ覆う一対の第２側面樹脂部１５２ｓと、第１端面Ｅ１を覆う第２端面樹脂部１５２ｅと、を含む。第２主面樹脂部１５２ｍ、一対の第２側面樹脂部１５２ｓ及び第２端面樹脂部１５２ｅは、連続して形成される。
【0036】
導電性樹脂層１５１，１５２は、例えば、樹脂及び導電性材料を含む。樹脂としては、例えば熱硬化性樹脂が用いられる。熱硬化性樹脂としては、例えば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂及びポリイミド樹脂が挙げられる。導電性材料は、例えば、球状や扁平状の金属粉末（導電性フィラー）が用いられる。金属粉末としては、例えば、Ａｇ粉末、Ｃｕ粉末等が挙げられる。導電性樹脂層１５１，１５２は、上記の他、有機溶剤、硬化剤等の他の成分を含んでいてもよい。
【0037】
メッキ層１６は、下地層１４及び導電性樹脂層１５１，１５２を覆う。メッキ層１６は、例えば、下地層１４及び導電性樹脂層１５１，１５２上に湿式メッキ法で形成された膜である。メッキ層１６は、Ｎｉ、Ｃｕ、Ｓｎ、Ｐｄ、Ａｇのいずれか１つを主成分とする単層又は複層構造に形成することができる。
【0038】
図４及び図５は、外部電極１３ａ，１３ｂからメッキ層１６を取り除いた態様の積層セラミックコンデンサ１０を示す側面図であり、図４はＹ軸方向から見た図、図５はＸ軸方向から見た図である。なお、これらの図は、それぞれ、積層セラミックコンデンサ１０の第１側面Ｓ１側及び第１端面Ｅ１側から見た構成を示すが、積層セラミックコンデンサ１０の対称性に基づき、第２側面Ｓ２側及び第２端面Ｅ２側から見た構成も同様となる。
【0039】
これらの図に示すように、外部電極１３ａ，１３ｂは、実装時の半田による応力の集中を抑制する観点から、特徴的な形状の導電性樹脂層１５１，１５２を有する。
【0040】
図４に示すように、第１導電性樹脂層１５１の第１側面樹脂部１５１ｓは、第１側面Ｓ１において第１角部１１１を覆って配置され、かつ第１角部１１１からＺ軸方向及びＸ軸方向に延びる、Ｌ字状の平面形状を有する。つまり、第１側面樹脂部１５１ｓは、Ｙ軸方向から見た平面視において第１側面Ｓ１と重なって位置する、第１角部１１１に沿ったＬ字状の内縁部Ｎ１を有する。内縁部Ｎ１は、例えば、Ｚ軸方向に延びる第１延在部Ｎ１１と、Ｘ軸方向に延びる第２延在部Ｎ１２と、第１延在部Ｎ１１及び第２延在部Ｎ１２を接続する、曲線状の湾曲部Ｎ１３と、を含む。
【0041】
同様に、第２導電性樹脂層１５２の第２側面樹脂部１５２ｓは、第１側面Ｓ１において第２角部１１２を覆って配置され、かつ第２角部１１２からＺ軸方向及びＸ軸方向に延びる、Ｌ字状の平面形状を有する。つまり、第２側面樹脂部１５２ｓは、Ｙ軸方向から見た平面視において第１側面Ｓ１と重なって位置する、第２角部１１２に沿ったＬ字状の内縁部Ｎ２を有する。第２側面樹脂部１５２ｓは、第１側面樹脂部１５１ｓからＺ軸方向に離間している。
【0042】
第１及び第２側面樹脂部１５１ｓ，１５２ｓの平面形状は、第１及び第２角部１１１，１１２のＬ字状の輪郭に沿った形状であれば、厳密には「Ｌ」の字体と異なる見た目であってもＬ字状であるものとする。
【0043】
図５に示すように、第１導電性樹脂層１５１の第１端面樹脂部１５１ｅは、一対の第１側面樹脂部１５１ｓを接続する。第１端面樹脂部１５１ｅのＺ軸方向中央側に位置する内縁部Ｎ３は、第１側面樹脂部１５１ｓの内縁部Ｎ１に接続される。図５に示す例では、内縁部Ｎ３は、Ｙ軸方向に沿った略直線状に構成される。但し、内縁部Ｎ３の形状はこれに限定されず、例えばＺ軸方向に凸状の曲線状であってもよい。
【0044】
同様に、第２導電性樹脂層１５２の第２端面樹脂部１５２ｅは、一対の第２側面樹脂部１５２ｓを接続する。第２端面樹脂部１５２ｅは、第１端面樹脂部１５１ｅからＺ軸方向に離間している。
【0045】
なお、メッキ層１６は、下地層１４及び導電性樹脂層１５１，１５２を覆うように形成される。このため、メッキ層１６の輪郭は、下地層１４及び第１及び第２導電性樹脂層１５１，１５２を合わせた部分の輪郭に沿って形成される。また、メッキ層１６は、均一な厚みで形成され、下地層１４及び導電性樹脂層１５１，１５２の表面の凹凸に対応する凹凸を有する。つまり、メッキ層１６では、導電性樹脂層１５１，１５２上の部分が下地層１４上の部分から突出する。これにより、メッキ層１６の表面には、側面樹脂部１５１ｓ、１５２ｓの内縁部Ｎ１，Ｎ２の形状に起因するＬ字状の段差Ｄｓ、及び端面樹脂部１５１ｅ，１５２ｅの内縁部Ｎ３の形状に起因する段差Ｄｅが形成される（図６Ａ，Ｂ及び図７参照）。
【0046】
図６Ａは、積層セラミックコンデンサ１０を用いた回路基板１００の製造過程を示す側面図である。回路基板１００は、半田Ｈを介して積層セラミックコンデンサ１０が実装される実装基板１１０を有する。実装基板１１０は、Ｘ－Ｙ平面に沿って延びる基材１０１と、基材１０１上に設けられた接続電極１０２と、を有する。２つの接続電極１０２は、積層セラミックコンデンサ１０の外部電極１３ａ，１３ｂにそれぞれ対応して配置される。
【0047】
回路基板１００の製造過程においては、まず、実装基板１１０の各接続電極１０２上にそれぞれ半田Ｈが配置される。積層セラミックコンデンサ１０は、セラミック素体１１の第１主面Ｍ１を実装基板１１０と対向させ、外部電極１３ａ，１３ｂの位置を接続電極１０２上の位置に合わせた状態で、実装基板１１０上に載置される。
【0048】
積層セラミックコンデンサ１０が載置された実装基板１１０をリフロー炉などで加熱することで、接続電極１０２上の半田Ｈを溶融させる。これにより、溶融状態の半田Ｈは、実装基板１１０の接続電極１０２、及び積層セラミックコンデンサ１０の外部電極１３ａ，１３ｂの表面に沿って濡れ広がる。
【0049】
具体的に、半田Ｈは、接続電極１０２と外部電極１３ａ，１３ｂとの間に濡れ広がり、更に外部電極１３ａ，１３ｂをＺ軸方向上方に濡れ上がる。そして、半田Ｈを室温に戻して凝固させることで、図６Ｂに示すように、積層セラミックコンデンサ１０が実装基板１１０に半田Ｈを介して接続された回路基板１００が得られる。
【0050】
半田Ｈが凝固する際は、半田Ｈが収縮することによって、外部電極１３ａ，１３ｂを介してセラミック素体１１に応力が生じ得る。半田Ｈが偏在した場合には、その部分に応力が集中し、セラミック素体１１のクラックの原因となり得る。
【0051】
一方で、導電性樹脂層１５１，１５２を含む外部電極１３ａ，１３ｂを備えた積層セラミックコンデンサ１０は、温度変化によって実装基板１１０が繰り返し撓み変形するような、厳しい環境下での使用も想定される。この場合、実装基板１１０の撓み変形に加えて、半田Ｈによっても大きな応力が生じた場合、変形性の高い導電性樹脂層１５１，１５２によっても当該応力を吸収できず、セラミック素体１１にクラックが入りやすくなる。このため、半田Ｈによる応力の集中をより確実に抑制できる構成の積層セラミックコンデンサ１０が求められる。
【0052】
そこで、本実施形態では、第１導電性樹脂層１５１が、Ｌ字状の平面形状を有する第１側面樹脂部１５１ｓを有する。これにより、図７Ａに示すように、外部電極１３ａ，１３ｂの表面に、Ｌ字状の段差Ｄｓが形成される。
【0053】
まず、溶融した半田Ｈは、電極面積の大きい外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２側をＺ軸方向に濡れ上がり、続いて外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２側から側面Ｓ１，Ｓ２側に濡れ広がりやすい。本実施形態では、側面Ｓ１，Ｓ２側に到達した半田Ｈが、図７Ａの矢印に示すように、Ｌ字状の段差Ｄｓに沿って、端面Ｅ１，Ｅ２側からＸ軸方向中央側に向かって濡れ広がりやすくなる。つまり、半田Ｈが外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２側に滞留することなく、側面Ｓ１，Ｓ２の広範囲に濡れ広がる。
【0054】
また、第１側面樹脂部１５１ｓの内縁部Ｎ１をＬ字状とすることにより、半田Ｈの誘導部となり得る段差Ｄｓの長さを十分に確保することができる。加えて、内縁部Ｎ１がＺ軸方向に延びる第１延在部Ｎ１１を含むことから、側面Ｓ１，Ｓ２側に到達した半田Ｈが第１延在部Ｎ１１を伝ってＺ軸方向下方へ誘導され得る。これにより、半田Ｈが端面Ｅ１，Ｅ２側に戻りにくくなり、Ｘ軸方向中央側に誘導されやすくなる。さらに、本実施形態では、内縁部Ｎ１の湾曲部Ｎ１３が丸みを帯びており、角ばっていない。これにより、角ばった部分に半田Ｈが滞留することを抑制できる。これらにより、溶融した半田Ｈを、円滑かつ確実にＸ軸方向中央側に誘導することができる。
【0055】
したがって、上記構成では、半田Ｈの量が多い場合でも、半田Ｈが一部に留まることなく、第１導電性樹脂層１５１のＸ軸方向中央側の端部近傍まで、広範囲に分散させることができる。これにより、半田Ｈが凝固した際に、半田Ｈに起因する応力が分散され、セラミック素体１１のクラックが抑制される。この結果、セラミック素体１１が十分な撓み強度を維持できるとともに、耐湿信頼性を維持することができる。
【0056】
また本実施形態では、第１導電性樹脂層１５１が、第１側面樹脂部１５１ｓから連続して形成された第１端面樹脂部１５１ｅを有する。第１端面樹脂部１５１ｅの内縁部Ｎ３と下地層１４の間には、段差が形成される。つまり、図７Ｂに示すように、これらの段差に起因して、外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２側の表面にも、半田Ｈの誘導部となり得る段差Ｄｅが形成される。この段差Ｄｅは、側面Ｓ１，Ｓ２側の段差Ｄｓに接続される。
【0057】
これにより、外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２側をＺ軸方向に濡れ上がった半田Ｈが、図７Ｂの矢印に示すように、段差Ｄｅを伝ってＹ軸方向両端部までＹ軸方向に濡れ広がりやすくなる。さらに、段差ＤｅのＹ軸方向両端部に到達した半田Ｈは、連続して段差Ｄｓを伝い、外部電極１３ａ，１３ｂの側面Ｓ１，Ｓ２側を濡れ広がることができる。このように、上記構成により、半田Ｈを、外部電極１３ａ，１３ｂの端面Ｅ１，Ｅ２側から側面Ｓ１，Ｓ２側に、より円滑に誘導することができ、半田Ｈの濡れ広がりを促進することができる。したがって、半田Ｈに起因する応力の集中を、より効果的に抑制することができる。
【0058】
さらに、第１主面Ｍ１側及び第２主面Ｍ２側の双方に、第１及び第２導電性樹脂層１５１，１５２を設けることで、実装時に、第１主面Ｍ１を実装基板１１０に対向させる態様、及び第２主面Ｍ２を実装基板１１０に対向させる態様の双方を採り得る。これにより、実装時における積層セラミックコンデンサ１０の姿勢の自由度を高めることができ、実装時の利便性を高めることができる。
【0059】
また、図４に示すように、側面下地部１４ｓのＸ軸方向における寸法ｄ１は、第１側面樹脂部１５１ｓのＸ軸方向における寸法ｄ２よりも小さくてもよい。これにより、下地層１４のＸ軸方向内側の端部１４ａ（図２参照）とセラミック素体１１との境界部が、第１導電性樹脂層１５１によって覆われる。端部１４ａは、回路基板１００が撓み変形した場合などに応力が集中しやすいところ、変形性の比較的高い第１側面樹脂部１５１ｓが端部１４ａを覆うことで、応力を緩和させることができる。したがって、セラミック素体１１のクラックの発生をより確実に抑制することができる。
【0060】
［積層セラミックコンデンサ１０の製造方法］
図８は、本実施形態に係る積層セラミックコンデンサ１０の製造方法の一例を示すフローチャートである。図９～１０Ｆは、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図８に沿って、図９～１０Ｆを適宜参照しながら説明する。
図８は、本実施形態に係る積層セラミックコンデンサ１０の製造方法の一例を示すフローチャートである。図９～１０Ｆは、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図８に沿って、図９～１０Ｆを適宜参照しながら説明する。
【0061】
（ステップＳ０１：セラミック素体作製）
ステップＳ０１では、未焼成のセラミック素体１１を作製する。未焼成のセラミック素体１１は、複数のセラミックシートをＺ軸方向に積層して熱圧着することにより得られる。セラミックシートに予め所定のパターンの導電性金属ペーストを印刷しておくことにより、内部電極１２ａ，１２ｂを配置することができる。
ステップＳ０１では、未焼成のセラミック素体１１を作製する。未焼成のセラミック素体１１は、複数のセラミックシートをＺ軸方向に積層して熱圧着することにより得られる。セラミックシートに予め所定のパターンの導電性金属ペーストを印刷しておくことにより、内部電極１２ａ，１２ｂを配置することができる。
【0062】
セラミックシートは、セラミックスラリーをシート状に成形した未焼成の誘電体グリーンシートである。セラミックシートは、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックスラリーの成分は、所定の組成のセラミック素体１１が得られるように調整される。
【0063】
（ステップＳ０２：焼成）
ステップＳ０２では、ステップＳ０１で得られた未焼成のセラミック素体１１を焼成する。これにより、セラミック素体１１が焼結し、図９に示すセラミック素体１１が得られる。セラミック素体１１の焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。セラミック素体１１の焼成条件は、適宜決定可能である。
ステップＳ０２では、ステップＳ０１で得られた未焼成のセラミック素体１１を焼成する。これにより、セラミック素体１１が焼結し、図９に示すセラミック素体１１が得られる。セラミック素体１１の焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。セラミック素体１１の焼成条件は、適宜決定可能である。
【0064】
（ステップＳ０３：外部電極形成）
ステップＳ０３では、ステップＳ０２で得られたセラミック素体１１に外部電極１３ａ，１３ｂを形成する。これにより、図１～３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０３には、ステップＳ３１、ステップＳ３２、ステップＳ３３、及びステップＳ３４の４つの工程が含まれる。
ステップＳ０３では、ステップＳ０２で得られたセラミック素体１１に外部電極１３ａ，１３ｂを形成する。これにより、図１～３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０３には、ステップＳ３１、ステップＳ３２、ステップＳ３３、及びステップＳ３４の４つの工程が含まれる。
【0065】
（ステップＳ３１：下地層形成）
ステップＳ３１では、セラミック素体１１に、外部電極１３ａ，１３ｂの下地層１４を形成する。下地層１４は、例えば、導電性金属ペーストを端面Ｅ１，Ｅ２側に塗布し、焼き付けることで形成される。
ステップＳ３１では、セラミック素体１１に、外部電極１３ａ，１３ｂの下地層１４を形成する。下地層１４は、例えば、導電性金属ペーストを端面Ｅ１，Ｅ２側に塗布し、焼き付けることで形成される。
【0066】
塗布方法は特に限定されないが、例えば、導電性金属ペーストにセラミック素体１１の端面Ｅ１，Ｅ２側をＸ軸方向に浸漬させるディップ法を用いることができる。これにより、端面Ｅ１から主面Ｍ１，Ｍ２及び側面Ｓ１，Ｓ２に回り込む形状の下地層１４を容易に形成することができる。また、この方法では、下地層１４（側面下地部１４ｓ）のＸ軸方向における寸法を、セラミック素体１１を浸漬させた際のＸ軸方向における導電性金属ペーストの深さによって調整することができる。
【0067】
また、ステップＳ０２の前に下地層１４の導電性金属ペーストの塗布を行うことで、ステップＳ０２でのセラミック素体１１の焼成とステップＳ３１の下地層１４の焼き付けとを１回の加熱処理で行うこともできる。
【0068】
（ステップＳ３２：未硬化樹脂層形成）
ステップＳ３２では、下地層１４が形成されたセラミック素体１１に、外部電極１３ａ，１３ｂの第１及び第２導電性樹脂層１５１，１５２を構成する未硬化樹脂層Ｌを形成する。未硬化樹脂層Ｌの形成には、導電性材料を含む未硬化樹脂ペーストＰを用いる。
ステップＳ３２では、下地層１４が形成されたセラミック素体１１に、外部電極１３ａ，１３ｂの第１及び第２導電性樹脂層１５１，１５２を構成する未硬化樹脂層Ｌを形成する。未硬化樹脂層Ｌの形成には、導電性材料を含む未硬化樹脂ペーストＰを用いる。
【0069】
図１０Ａ～図１０Ｆは、ステップＳ３２においてセラミック素体１１に未硬化樹脂層Ｌを形成する過程を示している。まず、図１０Ａに示すように、間隔をあけて２ヶ所に配置した未硬化樹脂ペーストＰに、セラミック素体１１の第１主面Ｍ１を浸漬させる。これにより、セラミック素体１１の第１主面Ｍ１に未硬化樹脂ペーストＰが付着することで、図１０Ｂに示すように、未硬化樹脂層Ｌの一部としての中間体膜Ｌａが形成される。
【0070】
このとき、未硬化樹脂ペーストＰのＹ軸方向における長さを、第１主面Ｍ１のＹ軸方向における長さよりも大きくすることで、中間体膜Ｌａを、第１主面Ｍ１の第１側面Ｓ１側から第２側面Ｓ２側まで連続して形成することができる。
【0071】
そして、同様に、図１０Ｃに示すように、セラミック素体１１の第２主面Ｍ２を未硬化樹脂ペーストＰに浸漬することで、セラミック素体１１の第２主面Ｍ２にも第２未硬化樹脂層Ｌ２の一部としての中間体膜Ｌａが形成される。これにより、セラミック素体１１の表面における４ヶ所に中間体膜Ｌａが形成される。
【0072】
次に、図１０Ｄに示すように、間隔をあけて２ヶ所に配置した未硬化樹脂ペーストＰに、下地層１４の第１端面Ｅ１側の一部を浸漬させる。これにより、下地層１４の第１端面Ｅ１側に未硬化樹脂ペーストＰが付着するとともに、中間体膜Ｌａを構成する未硬化樹脂ペーストＰと一体となって、図１０Ｅに示すように、Ｌ字状の未硬化樹脂層Ｌが形成される。
【0073】
このときも、未硬化樹脂ペーストＰのＹ軸方向における長さを、第１端面Ｅ１のＹ軸方向における長さよりも大きくすることで、未硬化樹脂層Ｌを、第１端面Ｅ１の第１側面Ｓ１側から第２側面Ｓ２側まで連続して形成することができる。
【0074】
そして、同様に、図１０Ｆに示すように、セラミック素体１１の第２端面Ｅ２を未硬化樹脂ペーストＰに浸漬することで、第２端面Ｅ２側においてもＬ字状の未硬化樹脂層Ｌが形成される。これにより、セラミック素体１１の表面における４ヶ所に未硬化樹脂層Ｌが形成される。
【0075】
（ステップＳ３３：熱硬化処理）
ステップＳ３３では、形成された未硬化樹脂層Ｌを熱処理によって硬化させる。熱処理の温度は、例えば１００～５００℃とすることができる。この熱処理は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。これにより、未硬化樹脂層Ｌが熱硬化して、第１及び第２導電性樹脂層１５１，１５２が形成される。
ステップＳ３３では、形成された未硬化樹脂層Ｌを熱処理によって硬化させる。熱処理の温度は、例えば１００～５００℃とすることができる。この熱処理は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。これにより、未硬化樹脂層Ｌが熱硬化して、第１及び第２導電性樹脂層１５１，１５２が形成される。
【0076】
（ステップＳ３４：メッキ層形成）
ステップＳ３４では、セラミック素体１１に形成された下地層１４及び導電性樹脂層１５１，１５２上に湿式メッキ処理によってメッキ層１６を形成する。これにより、外部電極１３ａ，１３ｂが完成する。湿式メッキ処理によって均一な厚みのメッキ層１６が形成されるため、外部電極１３ａ，１３ｂには上記のような導電性樹脂層１５１，１５２の形状に起因する段差Ｄｓ，Ｄｅが形成される。
ステップＳ３４では、セラミック素体１１に形成された下地層１４及び導電性樹脂層１５１，１５２上に湿式メッキ処理によってメッキ層１６を形成する。これにより、外部電極１３ａ，１３ｂが完成する。湿式メッキ処理によって均一な厚みのメッキ層１６が形成されるため、外部電極１３ａ，１３ｂには上記のような導電性樹脂層１５１，１５２の形状に起因する段差Ｄｓ，Ｄｅが形成される。
【0077】
（変形例）
上述した製造方法は、本実施形態の積層セラミックコンデンサ１０の構成が得られる限りにおいて様々に変更可能である。例えば、外部電極１３ａ，１３ｂの形成方法は、下地層１４及び導電性樹脂層１５１，１５２を形成可能であれば、上記の手法に限定されない。
上述した製造方法は、本実施形態の積層セラミックコンデンサ１０の構成が得られる限りにおいて様々に変更可能である。例えば、外部電極１３ａ，１３ｂの形成方法は、下地層１４及び導電性樹脂層１５１，１５２を形成可能であれば、上記の手法に限定されない。
【0078】
図１０Ａ～Ｃで示した中間体膜Ｌａを形成する未硬化樹脂ペーストＰは、図１０Ｄ～Ｆに示す未硬化樹脂ペーストＰよりも、金属粉末の量を低減したものとすることができる。これにより、導電性樹脂層１５１，１５２（側面樹脂部１５１ｓ、１５２ｓ及び主面樹脂部１５１ｍ、１５２ｍ）のＸ軸方向に延びる部分の金属量を低下させることができる。したがって、耐湿性試験において、導電性樹脂層１５１，１５２の金属粉末がセラミック素体１１上を拡散して、Ｘ軸方向に対向する外部電極１３ａ，１３ｂ同士が導通してしまう不良を低減することができる。
【0079】
＜第２実施形態＞
第１及び第２外部電極は、上述の第１実施形態で説明した構成に限定されず、例えば下地層の形状を変更することも可能である。
第１及び第２外部電極は、上述の第１実施形態で説明した構成に限定されず、例えば下地層の形状を変更することも可能である。
【0080】
図１１～図１３は、本発明の第２実施形態に係る積層セラミックコンデンサ２０を示す図である。図１１は、積層セラミックコンデンサ２０の斜視図である。図１２は、積層セラミックコンデンサ２０の図１１のＣ－Ｃ'線に沿った断面図である。図１３は、後述する外部電極２３ａ，２３ｂからメッキ層２６を取り除いた態様を示す、Ｙ軸方向から見た側面図である。
上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
【0081】
本実施形態に係る積層セラミックコンデンサ２０は、第１実施形態と同様のセラミック素体１１を備えるが、第１実施形態とは異なる構成の第１及び第２外部電極２３ａ，２３ｂを備える。
具体的には、外部電極２３ａ，２３ｂは、第１実施形態と同様の第１及び第２導電性樹脂層１５１，１５２を有するが、第１実施形態とは異なる構成の下地層２４をそれぞれ有する。これに伴い、メッキ層２６の構成も、第１実施形態のメッキ層１６と異なる。
なお、本実施形態の積層セラミックコンデンサ２０も、第１実施形態と同様のＸ軸、Ｙ軸及びＺ軸に関する対称性を有する。
具体的には、外部電極２３ａ，２３ｂは、第１実施形態と同様の第１及び第２導電性樹脂層１５１，１５２を有するが、第１実施形態とは異なる構成の下地層２４をそれぞれ有する。これに伴い、メッキ層２６の構成も、第１実施形態のメッキ層１６と異なる。
なお、本実施形態の積層セラミックコンデンサ２０も、第１実施形態と同様のＸ軸、Ｙ軸及びＺ軸に関する対称性を有する。
【0082】
下地層２４は、第１実施形態と同様に、第１端面Ｅ１上に配置された端面下地部２４ｅと、第１及び第２側面Ｓ１，Ｓ２上にそれぞれ配置された側面下地部２４ｓと、第１及び第２主面Ｍ１，Ｍ２上にそれぞれ配置された主面下地部２４ｍと、を含む。
【0083】
一方で、図１３に示すように、側面下地部２４ｓのＸ軸方向における寸法ｄ１は、第１側面樹脂部１５１ｓのＸ軸方向における寸法ｄ２の５０％以下でもよく、さらに３０％以下でもよく、さらに２０％以下でもよい。なお、積層セラミックコンデンサ２０のＸ軸に関する対称性により、下地層２４の上記寸法ｄ１は、第２側面樹脂部３５２ｓのＸ軸方向における寸法の５０％以下でもよく、さらに３０％以下でもよく、さらに２０％以下でもよい。
【0084】
上記構成により、第１及び第２導電性樹脂層１５１，１５２よりも撓み強度が低い下地層２４のＸ軸方向における長さを十分に短くすることができる。これにより、下地層２４のＸ軸方向における端部２４ａを、撓み強度の高い第１及び第２導電性樹脂層１５１，１５２によって覆えることに加えて、端部２４ａを、内部電極１２ａ，１２ｂの対向領域Ｔ（図１２参照）よりもＸ軸方向外側（端面Ｅ１，Ｅ２側）に配置することができる。
【0085】
対向領域Ｔは、内部電極１２ａ，１２ｂがセラミック層を挟んでＺ軸方向に対向する領域であり、容量形成に寄与する領域である。セラミック素体１１のクラックが対向領域Ｔに達した場合、ショート等の電気的な不具合が発生し、積層セラミックコンデンサ１０が故障し得る。上記構成では、下地層２４の端部２４ａとセラミック素体１１の境界部からのクラックを抑制できることに加えて、下地層２４から内部電極１２ａ，１２ｂの対向領域Ｔまでクラックが延びることをより確実に抑制できる。したがって、耐湿性の低下及びショート等の不具合をより効果的に抑制することができる。
【0086】
また、メッキ層１６は、下地層２４及び導電性樹脂層１５１，１５２を覆うように形成される。このため、メッキ層１６の輪郭は、下地層２４及び導電性樹脂層１５１，１５２を合わせた部分の輪郭に沿って形成される。これにより、メッキ層１６の側面Ｓ１，Ｓ２を覆う部分の輪郭は、第１及び第２側面樹脂部１５１ｓ，１５２ｓの形状に沿ったＬ字状の形状を有する。
【0087】
図１４は、積層セラミックコンデンサ２０を用いた回路基板２００を示す側面図である。回路基板２００では、第１実施形態と同様に、積層セラミックコンデンサ２０が半田Ｈを介して実装基板１１０の接続電極１０２に接続される。
【0088】
上述のように、実装時に溶融された半田Ｈは、メッキ層２６の表面に沿って濡れ上がる。本実施形態では、第１導電性樹脂層１５１の第１側面樹脂部１５１ｓ及びそれを覆うメッキ層２６がＬ字状に構成されるため、そのＬ字状の形状に沿って、側面Ｓ１，Ｓ２側に到達した半田ＨがＸ軸方向中央側に濡れ広がる。これにより、第１導電性樹脂層１５１のＸ軸方向中央側の端部近傍まで、半田Ｈを十分に分散させることができる。したがって、半田Ｈが凝固した際に、半田Ｈに起因する応力が分散され、セラミック素体１１のクラックが抑制される。
【0089】
また、側面Ｓ１，Ｓ２を覆う半田Ｈも、第１側面樹脂部１５１ｓの内縁部Ｎ１に沿った略Ｌ字状の半田内縁部Ｈｎを有することなる。つまり、半田内縁部Ｈｎは、Ｚ軸方向上方の第１端部Ｈｎ１、Ｘ軸方向中央側の第２端部Ｈｎ２、及びこれらの間のＬ字状に湾曲した中間部Ｈｎ３を含む。
これにより、以下の比較例を用いて示すように、側面Ｓ１，Ｓ２を覆う半田Ｈによる応力をより効果的に分散させ、クラックの発生をより確実に抑制することができる。
これにより、以下の比較例を用いて示すように、側面Ｓ１，Ｓ２を覆う半田Ｈによる応力をより効果的に分散させ、クラックの発生をより確実に抑制することができる。
【0090】
図１５Ａは、本実施形態の比較例に係る積層セラミックコンデンサ２０'のＹ軸方向から見た側面図であり、外部電極２３'ａ，２３'ｂからメッキ層を取り除いた態様を示す図である。
外部電極２３'ａ，２３'ｂは、それぞれ、本実施形態と同様の下地層１４と、第１及び第２導電性樹脂層１５１'，１５２'と、を含む。導電性樹脂層１５１'，１５２'は、第１及び第２側面樹脂部１５１'ｓ，１５２'ｓを含むが、この側面樹脂部１５１'ｓ，１５２'ｓは、角部１１１，１１２とは反対方向に凸状に湾曲する内縁部Ｎ'を含む。
外部電極２３'ａ，２３'ｂは、それぞれ、本実施形態と同様の下地層１４と、第１及び第２導電性樹脂層１５１'，１５２'と、を含む。導電性樹脂層１５１'，１５２'は、第１及び第２側面樹脂部１５１'ｓ，１５２'ｓを含むが、この側面樹脂部１５１'ｓ，１５２'ｓは、角部１１１，１１２とは反対方向に凸状に湾曲する内縁部Ｎ'を含む。
【0091】
図１５Ｂは、積層セラミックコンデンサ２０'を用いた回路基板２００'を示す側面図である。
図１５Ｂに示すように、側面Ｓ１，Ｓ２を覆う半田Ｈ'は、凸状の内縁部Ｎ'に沿った形状の半田内縁部Ｈ'ｎを有する。半田内縁部Ｈ'ｎは、Ｚ軸方向上方の第１端部Ｈ'ｎ１、Ｘ軸方向中央側の第２端部Ｈ'ｎ２、及びこれらの間の中間部Ｈ'ｎ３を含む。
半田Ｈ'が凝固する際には、半田内縁部Ｈ'ｎと、半田Ｈ'の表面及び／又は半田Ｈ'と接続電極１０２との境界部と、の間で応力が発生し得る。半田Ｈ'の表面及び半田Ｈ'と接続電極１０２との境界部を、「半田Ｈ'の周縁部Ｈ'ａ」とも称する。
図１５Ｂに示すように、側面Ｓ１，Ｓ２を覆う半田Ｈ'は、凸状の内縁部Ｎ'に沿った形状の半田内縁部Ｈ'ｎを有する。半田内縁部Ｈ'ｎは、Ｚ軸方向上方の第１端部Ｈ'ｎ１、Ｘ軸方向中央側の第２端部Ｈ'ｎ２、及びこれらの間の中間部Ｈ'ｎ３を含む。
半田Ｈ'が凝固する際には、半田内縁部Ｈ'ｎと、半田Ｈ'の表面及び／又は半田Ｈ'と接続電極１０２との境界部と、の間で応力が発生し得る。半田Ｈ'の表面及び半田Ｈ'と接続電極１０２との境界部を、「半田Ｈ'の周縁部Ｈ'ａ」とも称する。
【0092】
半田Ｈ'の収縮によって、外部電極２３'ａ，２３'ｂには、半田Ｈ'の周縁部Ｈ'ａに向かう方向の応力（同図の矢印参照）が生じ得る。例えば、半田内縁部Ｈ'ｎの第１端部Ｈ'ｎ１には、半田Ｈ'の表面に向かうＸ軸方向に沿った応力が生じる。半田内縁部Ｈ'ｎの第２端部Ｈ'ｎ２には、接続電極１０２に向かうＺ軸方向に沿った応力が生じる。半田内縁部Ｈ'ｎの中間部Ｈ'ｎ３には、半田Ｈ'の表面及び接続電極１０２に向かう、Ｚ軸方向斜め下方に沿った応力が生じる。
【0093】
図１５Ｂに示すように、上記比較例の中間部Ｈ'ｎ３では、第１及び第２端部Ｈ'ｎ１，Ｈ'ｎ２と比較して、半田Ｈ'の周縁部Ｈ'ａまでの距離が大きくなり、中間部Ｈ'ｎ３と周縁部Ｈ'ａとの間の半田Ｈ'の収縮量が多くなる。これにより、中間部Ｈ'ｎ３に応力が集中しやすくなり、この応力に起因してセラミック素体１１にクラックが発生し得る。
【0094】
一方、図１４に示すように、本実施形態の回路基板２００において、側面Ｓ１，Ｓ２を覆う半田Ｈの半田内縁部Ｈｎは、Ｌ字状に湾曲している。これにより、中間部Ｈｎ３と半田Ｈの周縁部Ｈａまでの距離が規制され、中間部Ｈｎ３と周縁部Ｈａとの間の半田Ｈの収縮量が抑制される。したがって、同図の矢印に示すように、第１端部Ｈｎ１、第２端部Ｈｎ２及び中間部Ｈｎ３に生じる応力の大きさの差が小さくなり、半田内縁部Ｈｎ起点とする応力が効果的に分散される。この結果、セラミック素体１１において、半田Ｈに起因するクラックの発生がより確実に抑制される。
【0095】
さらに、本実施形態においても、第１側面樹脂部１５１ｓの内縁部Ｎ１の湾曲部Ｎ１３が丸みを帯びており、角ばっていない。これにより、角ばった部分に半田Ｈが過剰に滞留して応力が集中することが抑制され、半田内縁部Ｈｎを起点とする応力をより確実に分散させることができる。
【0096】
＜第３実施形態＞
以上の実施形態では、各外部電極が、２つの導電性樹脂層を有する構成について説明したが、これに限定されない。例えば、以下の第３実施形態で説明するように、各外部電極が、４つの導電性樹脂層を有していてもよい。
以上の実施形態では、各外部電極が、２つの導電性樹脂層を有する構成について説明したが、これに限定されない。例えば、以下の第３実施形態で説明するように、各外部電極が、４つの導電性樹脂層を有していてもよい。
【0097】
図１６～図２０は、本発明の第３実施形態に係る積層セラミックコンデンサ３０を示す図である。図１６は、積層セラミックコンデンサ３０の斜視図である。図１７は、積層セラミックコンデンサ３０の図１６のＤ－Ｄ'線に沿った断面図である。図１８は、積層セラミックコンデンサ３０の図１６のＥ－Ｅ'線に沿った断面図である。図１９Ａは、外部電極３３ａ，３３ｂからメッキ層３６を取り除いた態様を示す、Ｙ軸方向（第１側面Ｓ１側）から見た側面図である。図１９Ｂは、図１９Ａと同様の態様を示す、Ｙ軸方向（第２側面Ｓ２側）から見た側面図である。図２０は、後述する外部電極３３ａ，３３ｂからメッキ層３６を取り除いた態様を示す、Ｘ軸方向から見た側面図である。
以下において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
また、本実施形態の積層セラミックコンデンサ３０も、第１実施形態と同様のＸ軸、Ｙ軸及びＺ軸に関する対称性を有する。
以下において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
また、本実施形態の積層セラミックコンデンサ３０も、第１実施形態と同様のＸ軸、Ｙ軸及びＺ軸に関する対称性を有する。
【0098】
本実施形態に係る積層セラミックコンデンサ３０は、第１実施形態と同様のセラミック素体１１を備えるが、第１実施形態とは異なる構成の第１及び第２外部電極３３ａ，３３ｂを備える。
具体的には、外部電極３３ａ，３３ｂは、第１実施形態と同様の構成の下地層１４と、第１実施形態とは異なる構成の導電性樹脂層と、これらを覆うメッキ層３６と、をそれぞれ有する。外部電極３３ａ，３３ｂは、第１及び第２導電性樹脂層３５１，３５２に加え、第３導電性樹脂層３５３と、第４導電性樹脂層３５４と、を有する。つまり、外部電極３３ａ，３３ｂは、それぞれ、４つの角部１１１～１１４を覆う４つの導電性樹脂層３５１，３５２，３５３，３５４を有する。
具体的には、外部電極３３ａ，３３ｂは、第１実施形態と同様の構成の下地層１４と、第１実施形態とは異なる構成の導電性樹脂層と、これらを覆うメッキ層３６と、をそれぞれ有する。外部電極３３ａ，３３ｂは、第１及び第２導電性樹脂層３５１，３５２に加え、第３導電性樹脂層３５３と、第４導電性樹脂層３５４と、を有する。つまり、外部電極３３ａ，３３ｂは、それぞれ、４つの角部１１１～１１４を覆う４つの導電性樹脂層３５１，３５２，３５３，３５４を有する。
【0099】
第１～第４導電性樹脂層３５１～３５４は、下地層１４の少なくとも一部を覆う。
本実施形態において、第１導電性樹脂層３５１は、第１角部１１１を覆い、第１角部１１１からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。
第２導電性樹脂層３５２は、第２角部１１２を覆い、第２角部１１２からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。第２導電性樹脂層３５２は、第１導電性樹脂層３５１からＺ軸方向に離間している。
第３導電性樹脂層３５３は、第３角部１１３を覆い、第３角部１１３からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。第３導電性樹脂層３５３は、第１導電性樹脂層３５１からＹ軸方向に離間している。
第４導電性樹脂層３５３は、第４角部１１４を覆い、第４角部１１４からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。第４導電性樹脂層３５４は、第３導電性樹脂層３５３からＺ軸方向に離間しており、第２導電性樹脂層３５２からＹ軸方向に離間している。
なお、以下の説明では、第１外部電極３３ａの構成について主に説明するが、積層セラミックコンデンサ３０の対称性に基づき、第２外部電極３３ｂも同様に構成される。
本実施形態において、第１導電性樹脂層３５１は、第１角部１１１を覆い、第１角部１１１からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。
第２導電性樹脂層３５２は、第２角部１１２を覆い、第２角部１１２からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。第２導電性樹脂層３５２は、第１導電性樹脂層３５１からＺ軸方向に離間している。
第３導電性樹脂層３５３は、第３角部１１３を覆い、第３角部１１３からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。第３導電性樹脂層３５３は、第１導電性樹脂層３５１からＹ軸方向に離間している。
第４導電性樹脂層３５３は、第４角部１１４を覆い、第４角部１１４からＸ軸、Ｙ軸及びＺ軸方向に沿って延びるように形成される。第４導電性樹脂層３５４は、第３導電性樹脂層３５３からＺ軸方向に離間しており、第２導電性樹脂層３５２からＹ軸方向に離間している。
なお、以下の説明では、第１外部電極３３ａの構成について主に説明するが、積層セラミックコンデンサ３０の対称性に基づき、第２外部電極３３ｂも同様に構成される。
【0100】
図１９Ａに示すように、第１導電性樹脂層３５１の第１側面樹脂部３５１ｓは、第１側面Ｓ１において第１角部１１１を覆って配置され、かつ第１角部１１１からＺ軸方向及びＸ軸方向に延びる、Ｌ字状の平面形状を有する。つまり、第１側面樹脂部３５１ｓは、第１実施形態の第１側面樹脂部１５１ｓと同様に構成される。
【0101】
一方、図２０に示すように、第１導電性樹脂層３５１の第１端面樹脂部３５１ｅも、第１端面Ｅ１において第１角部１１１を覆って配置され、かつ第１角部１１１からＺ軸方向及びＹ軸方向に延びる、Ｌ字状の平面形状を有する。第１端面樹脂部３５１ｅは、第２側面Ｓ２まで達していない。
【0102】
なお、第１導電性樹脂層３５１の第１主面樹脂部３５１ｍでは、Ｘ軸方向における寸法が第１側面樹脂部３５１ｓとほぼ同一であり、Ｙ軸方向における寸法が第１端面樹脂部３５１ｅとほぼ同一である。つまり、第１主面樹脂部３５１ｍは、略長方形状の平面形状を有する。
【0103】
第２導電性樹脂層３５２は、第１導電性樹脂層３５１とＺ軸方向に関して対称的な構成を有する。すなわち、図１９Ａに示すように、第２側面樹脂部３５２ｓは、第１側面Ｓ１において第２角部１１２を覆って配置され、かつ第２角部１１２からＺ軸方向及びＸ軸方向に延びる、Ｌ字状の平面形状を有する。図２０に示すように、第２端面樹脂部３５２ｅも、第１端面Ｅ１において第２角部１１２を覆って配置され、かつ第２角部１１２からＺ軸方向及びＹ軸方向に延びる、Ｌ字状の平面形状を有する。第２主面樹脂部３５２ｍは、第１主面樹脂部３５１ｍと同様に、略長方形状の平面形状を有する。
【0104】
第３導電性樹脂層３５３は、第１導電性樹脂層３５１とＹ軸方向に関して対称的な構成を有する。すなわち、図１９Ｂに示すように、第３導電性樹脂層３５３の第３側面樹脂部３５３ｓは、第２側面Ｓ２において第３角部１１３を覆って配置され、かつ第３角部１１３からＺ軸方向及びＸ軸方向に延びる、Ｌ字状の平面形状を有する。図２０に示すように、第３導電性樹脂層３５３の第３端面樹脂部３５３ｅは、第１端面Ｅ１において第３角部１１３を覆って配置され、かつ第３角部１１３からＺ軸方向及びＹ軸方向に延びる、Ｌ字状の平面形状を有する。第３導電性樹脂層３５３の第３主面樹脂部３５３ｍは、第１主面樹脂部３５１ｍと同様に、略長方形状の平面形状を有する。
【0105】
第４導電性樹脂層３５４は、第３導電性樹脂層３５３とＺ軸方向に関して対称的な構成を有する。すなわち、図１９Ｂに示すように、第４導電性樹脂層３５４の第４側面樹脂部３５４ｓは、第２側面Ｓ２において第４角部１１４を覆って配置され、かつ第４角部１１４からＺ軸方向及びＸ軸方向に延びる、Ｌ字状の平面形状を有する。図２０に示すように、第４導電性樹脂層３５４の第４端面樹脂部３５４ｅは、第１端面Ｅ１において第４角部１１４を覆って配置され、かつ第４角部１１４からＺ軸方向及びＹ軸方向に延びる、Ｌ字状の平面形状を有する。第４導電性樹脂層３５４の第４主面樹脂部３５４ｍは、第１主面樹脂部３５１ｍと同様に、略長方形状の平面形状を有する。
【0106】
本実施形態の第１～第４導電性樹脂層３５１～３５４は、第１実施形態の第１及び第２導電性樹脂層３５１，３５２と同様に、未硬化樹脂ペーストＰを塗布して硬化させることで形成される。
例えば、ステップＳ３２の図１０Ａ～Ｃにおいて、未硬化樹脂ペーストＰを、Ｙ軸方向手前側の一対に加えて、Ｙ軸方向奥側にも一対配置し、計４箇所配置する。各未硬化樹脂ペーストＰのＹ軸方向における配置は、第１～第４主面樹脂部３５１ｍ～３５４ｍのＹ軸方向における長さを考慮して調整される。これにより、図１０Ａ～Ｃで説明した手法を用いて、第１主面Ｍ１側及び第２主面Ｍ２側の計８箇所に中間体膜Ｌａが形成される。
また、図１０Ｄ～Ｆにおいても、未硬化樹脂ペーストＰをＹ軸方向手前側の一対に加えて、Ｙ軸方向奥側にも一対配置し、計４箇所配置する。未硬化樹脂ペーストＰのＹ軸方向における配置は、第１～第４端面樹脂部３５１ｅ～３５４ｅのＹ軸方向における短い部分の長さを考慮して調整される。これにより、図１０Ｄ～Ｆで説明した手法を用いて、第１端面Ｅ１側及び第２端面Ｅ２側の計８箇所にＬ字状の未硬化樹脂層Ｌが形成される。
この未硬化樹脂層ＬをステップＳ３３と同様に硬化させることで、第１～第４導電性樹脂層３５１～３５４が形成される。
例えば、ステップＳ３２の図１０Ａ～Ｃにおいて、未硬化樹脂ペーストＰを、Ｙ軸方向手前側の一対に加えて、Ｙ軸方向奥側にも一対配置し、計４箇所配置する。各未硬化樹脂ペーストＰのＹ軸方向における配置は、第１～第４主面樹脂部３５１ｍ～３５４ｍのＹ軸方向における長さを考慮して調整される。これにより、図１０Ａ～Ｃで説明した手法を用いて、第１主面Ｍ１側及び第２主面Ｍ２側の計８箇所に中間体膜Ｌａが形成される。
また、図１０Ｄ～Ｆにおいても、未硬化樹脂ペーストＰをＹ軸方向手前側の一対に加えて、Ｙ軸方向奥側にも一対配置し、計４箇所配置する。未硬化樹脂ペーストＰのＹ軸方向における配置は、第１～第４端面樹脂部３５１ｅ～３５４ｅのＹ軸方向における短い部分の長さを考慮して調整される。これにより、図１０Ｄ～Ｆで説明した手法を用いて、第１端面Ｅ１側及び第２端面Ｅ２側の計８箇所にＬ字状の未硬化樹脂層Ｌが形成される。
この未硬化樹脂層ＬをステップＳ３３と同様に硬化させることで、第１～第４導電性樹脂層３５１～３５４が形成される。
【0107】
本実施形態の積層セラミックコンデンサ３０も、図６Ｂに示す回路基板１００と同様に、半田Ｈを介して実装基板１１０に実装される。
【0108】
上記構成の積層セラミックコンデンサ３０では、外部電極３３ａ，３３ｂが、それぞれ第１～第４導電性樹脂層３５１～３５４を有し、各導電性樹脂層３５１～３５４が、Ｌ字状の平面形状を有する側面樹脂部３５１ｓ～３５４ｓ及びＬ字状の平面形状を有する端面樹脂部３５１ｅ～３５４ｅを含む。これにより、半田Ｈを介して実装基板１１０に実装される際、溶融した半田Ｈが、端面樹脂部３５１ｅ～３５４ｅ及び側面樹脂部３５１ｓ～３５４ｓのＬ字状の内縁部に沿って濡れ広がる。
【0109】
特に、本実施形態では、端面樹脂部３５１ｅ～３５４ｅもＬ字状に形成されることから、端面Ｅ１，Ｅ２における半田Ｈの誘導部の長さを長くすることができる。これにより、半田Ｈの量が多い場合でも、半田Ｈの端面Ｅ１，Ｅ２側における偏在をより確実に抑制することができ、セラミック素体１１のクラックをより確実に抑制することができる。
【0110】
さらに、上記構成の積層セラミックコンデンサ３０では、一般的な金属材料よりも抵抗値が高くなりやすい導電性樹脂を用いているにも関わらず、以下に説明するように、ＥＳＲの上昇を抑制することができる。
【0111】
【0112】
同図に示すように、第１端面Ｅ１は、内部電極１２ａ，１２ｂの端部１２ｅが露出する引出領域Ｒを含む。引出領域Ｒは、各端面Ｅ１，Ｅ２から露出する全ての端部１２ｅの外縁を囲った領域とし、端部１２ｅ間にセラミック層を含むものとする。
なお、積層セラミックコンデンサ３０のＸ軸に関する対称性により、第２端面Ｅ２側においても同様に、内部電極１２ｂのＸ軸方向における端部１２ｅが露出する引出領域Ｒを含むものとする。
なお、積層セラミックコンデンサ３０のＸ軸に関する対称性により、第２端面Ｅ２側においても同様に、内部電極１２ｂのＸ軸方向における端部１２ｅが露出する引出領域Ｒを含むものとする。
【0113】
本実施形態では、Ｘ軸方向から見た平面視において、第１端面樹脂部３５１ｅと引出領域Ｒとの重なりが非常に小さくなる。特に、図２１に示すように、当該平面視において、第１端面樹脂部３５１ｅが引出領域Ｒと重なっていないことが好ましい。同様に、Ｘ軸方向から見た平面視において、第２～第４端面樹脂部３５２ｅ～３５４ｅと引出領域Ｒとの重なりが非常に小さく、第２～第４端面樹脂部３５２ｅ～３５４ｅが引出領域Ｒと重なっていないことが好ましい。具体的に、Ｘ軸方向から見た平面視における第１端面樹脂部３５１ｅと引出領域Ｒの重なり部の面積は、当該平面視における第１端面樹脂部３５１ｅの面積の１０％以下であることが好ましい。
【0114】
これにより、半田Ｈによる実装後において、実装基板１１０と内部電極１２ａ，１２ｂとの間に、導電性樹脂層３５１～３５４を通らない電流の経路を広く設けることができる。したがって、電流が導電性樹脂層３５１～３５４を通ることによるＥＳＲの上昇を抑制することができる。
【0115】
［変形例１］
図２２に示すように、本実施形態の下地層１４を、第２実施形態と同様の下地層２４に変更してもよい。
図２２及び２３は、本実施形態の変形例に係る積層セラミックコンデンサ４０を示す図である。図２２は、積層セラミックコンデンサ４０の斜視図である。図２３は、外部電極４３ａ，４３ｂからメッキ層を取り除いた態様を示す、Ｙ軸方向から見た側面図である。
本変形例の外部電極４３ａ，４３ｂは、第２実施形態と同様の下地層２４と、第３実施形態と同様の第１～第４導電性樹脂層３５１～３５４と、これらを覆うメッキ層（図示せず）と、を有する。
図２２に示すように、本実施形態の下地層１４を、第２実施形態と同様の下地層２４に変更してもよい。
図２２及び２３は、本実施形態の変形例に係る積層セラミックコンデンサ４０を示す図である。図２２は、積層セラミックコンデンサ４０の斜視図である。図２３は、外部電極４３ａ，４３ｂからメッキ層を取り除いた態様を示す、Ｙ軸方向から見た側面図である。
本変形例の外部電極４３ａ，４３ｂは、第２実施形態と同様の下地層２４と、第３実施形態と同様の第１～第４導電性樹脂層３５１～３５４と、これらを覆うメッキ層（図示せず）と、を有する。
【0116】
図２３に示すように、本変形例においても、下地層２４の側面下地部２４ｓのＸ軸方向における寸法ｄ１は、第１側面樹脂部３５１ｓのＸ軸方向における寸法ｄ２の５０％以下でもよく、さらに３０％以下でもよく、さらに２０％以下でもよい。なお、積層セラミックコンデンサ４０のＸ軸に関する対称性により、下地層２４の上記寸法ｄ１は、第２～第４側面樹脂部３５２ｓ～３５４ｓのＸ軸方向における寸法の５０％以下でもよく、さらに３０％以下でもよく、さらに２０％以下でもよい。
【0117】
これにより、第３実施形態で説明した、半田Ｈの偏在の抑制とＥＳＲの上昇の抑制の作用効果に加えて、第２実施形態で説明した、内部電極１２ａ，１２ｂの対向領域Ｔまでクラックが延びることの抑制効果と、Ｌ字状の半田Ｈによる応力の分散効果と、が発揮される。したがって、積層セラミックコンデンサ４０の信頼性をより一層高めることができる。
【0118】
［変形例２］
内部電極１２ａ，１２ｂは、Ｙ軸方向に沿って交互に積層されていてもよい。これによっても、上述の作用効果を得ることができる。
図２４は、第３実施形態に係る積層セラミックコンデンサ３０の内部電極１２ａ，１２ｂの積層方向をＹ軸方向に変更した場合の、外部電極３３ａ，３３ｂからメッキ層３６を取り除いた態様を示す、Ｘ軸方向から見た側面図である。同図では、説明のため、第１端面Ｅ１からは露出しない第２内部電極１２ｂの配置についても、細い破線で示している。
同図に示すように、この構成においても、第１～４端面樹脂部３５１ｅ～３５４ｅと引出領域Ｒとの重なりを非常に小さく、又は無くすことで、上述のＥＳＲの上昇を抑制する効果を得ることができる。
内部電極１２ａ，１２ｂは、Ｙ軸方向に沿って交互に積層されていてもよい。これによっても、上述の作用効果を得ることができる。
図２４は、第３実施形態に係る積層セラミックコンデンサ３０の内部電極１２ａ，１２ｂの積層方向をＹ軸方向に変更した場合の、外部電極３３ａ，３３ｂからメッキ層３６を取り除いた態様を示す、Ｘ軸方向から見た側面図である。同図では、説明のため、第１端面Ｅ１からは露出しない第２内部電極１２ｂの配置についても、細い破線で示している。
同図に示すように、この構成においても、第１～４端面樹脂部３５１ｅ～３５４ｅと引出領域Ｒとの重なりを非常に小さく、又は無くすことで、上述のＥＳＲの上昇を抑制する効果を得ることができる。
【0119】
＜他の実施形態＞
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【0120】
例えば、第１実施形態において、外部電極１３ａ，１３ｂは、少なくとも第１導電性樹脂層１５１を有していればよく、第２主面Ｍ２側の第２導電性樹脂層１５２を有していなくてもよい。
【0121】
また、第３実施形態では、第１～第４端面樹脂部３５１ｅ～３５４ｅがＬ字状に構成される例を示したが、第１～第４端面樹脂部３５１ｅ～３５４ｅはこの構成に限定されず、例えば略長方形状でもよい。
【0122】
あるいは、第３実施形態において、さらに第１～第４主面樹脂部３５１ｍ～３５４ｍが、第１～第４角部１１１～１１４を覆うＬ字状に構成されていてもよい。
【0123】
また、本実施形態に係る積層セラミックコンデンサは、２端子型に限定されず、３端子型に構成することもできる。
【0124】
更に、本発明は、積層セラミックコンデンサのみならず、外部電極を有する積層セラミック電子部品全般に適用可能である。本発明を適用可能な積層セラミック電子部品としては、積層セラミックコンデンサ以外に、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
【符号の説明】
【0125】
１０，２０，３０，４０…積層セラミックコンデンサ（積層セラミック電子部品）
１１…セラミック素体
１１１…第１角部、１１２…第２角部、１１３…第３角部、１１４…第４角部
１２ａ，１２ｂ…内部電極
１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ，４３ａ，４３ｂ…外部電極
１４，２４…下地層
１５１，３５１…第１導電性樹脂層
１５２，３５２…第２導電性樹脂層
３５３…第３導電性樹脂層
３５４…第４導電性樹脂層
１５１ｓ，３５１ｓ…第１側面樹脂部
１５２ｓ，３５２ｓ…第２側面樹脂部
３５３ｓ…第３側面樹脂部
３５４ｓ…第４側面樹脂部
１５１ｅ，３５１ｅ…第１端面樹脂部
１５２ｅ，３５２ｅ…第２端面樹脂部
３５３ｅ…第３端面樹脂部
３５４ｅ…第４端面樹脂部
１６，２６，３６…メッキ層
１００，２００…回路基板
１１０…実装基板
１０２…接続電極
１１…セラミック素体
１１１…第１角部、１１２…第２角部、１１３…第３角部、１１４…第４角部
１２ａ，１２ｂ…内部電極
１３ａ，１３ｂ，２３ａ，２３ｂ，３３ａ，３３ｂ，４３ａ，４３ｂ…外部電極
１４，２４…下地層
１５１，３５１…第１導電性樹脂層
１５２，３５２…第２導電性樹脂層
３５３…第３導電性樹脂層
３５４…第４導電性樹脂層
１５１ｓ，３５１ｓ…第１側面樹脂部
１５２ｓ，３５２ｓ…第２側面樹脂部
３５３ｓ…第３側面樹脂部
３５４ｓ…第４側面樹脂部
１５１ｅ，３５１ｅ…第１端面樹脂部
１５２ｅ，３５２ｅ…第２端面樹脂部
３５３ｅ…第３端面樹脂部
３５４ｅ…第４端面樹脂部
１６，２６，３６…メッキ層
１００，２００…回路基板
１１０…実装基板
１０２…接続電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】
【図8】
【図9】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図11】
【図12】
【図13】
【図14】
【図15A】
【図15B】
【図16】
【図17】
【図18】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】