(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023041549
(43)【公開日】2023-03-24
(54)【発明の名称】ＭＥＭＳ異物検出素子
(51)【国際特許分類】
G01N 27/22 20060101AFI20230316BHJP
G01F 1/692 20060101ALN20230316BHJP
【ＦＩ】
G01N27/22 Z
G01F1/692 A
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021148983
(22)【出願日】2021-09-13
(71)【出願人】
【識別番号】521515735
【氏名又は名称】ＭＭＩセミコンダクター株式会社
(74)【代理人】
【識別番号】110002860
【氏名又は名称】弁理士法人秀和特許事務所
(72)【発明者】
【氏名】笠井 隆
(72)【発明者】
【氏名】吉田 拓馬
(72)【発明者】
【氏名】桃谷 幸志
【テーマコード（参考）】
2F035
2G060
【Ｆターム（参考）】
2F035EA08
2F035EA10
2G060AA18
2G060AE20
2G060AF10
2G060AG03
2G060AG10
2G060GA01
2G060JA07
2G060KA09
(57)【要約】
【課題】ＭＥＭＳ流量測定装置等の微小測定装置にも適用可能であり、流体に含まれる異物を検出することで、測定における異物の影響を排除し、より高精度な測定が可能な技術を提供する。
【解決手段】二つの櫛歯状の電極パターン（３、４）を含む検出用電極部（１ａ、１ｂ）と、二つの櫛歯状の電極パターン（３、４）を含む参照用電極部（１１ａ、１１ｂ）と、二つの検出用電極部（１ａ、１ｂ）と二つの参照用電極部（１１ａ、１１ｂ）とを配線パターンで接続して構築される検出回路（２５）と、を備え、二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）が所定間隔で交互に平行に並ぶように配置され、参照用電極部（１１ａ、１１ｂ）の二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）の間に誘電体層（９）を介在させる。
【選択図】図１０
【解決手段】二つの櫛歯状の電極パターン（３、４）を含む検出用電極部（１ａ、１ｂ）と、二つの櫛歯状の電極パターン（３、４）を含む参照用電極部（１１ａ、１１ｂ）と、二つの検出用電極部（１ａ、１ｂ）と二つの参照用電極部（１１ａ、１１ｂ）とを配線パターンで接続して構築される検出回路（２５）と、を備え、二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）が所定間隔で交互に平行に並ぶように配置され、参照用電極部（１１ａ、１１ｂ）の二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）の間に誘電体層（９）を介在させる。
【選択図】図１０
【特許請求の範囲】
【請求項1】
流体に含まれる異物を検出するＭＥＭＳ異物検出素子であって、
シリコン基板と、
前記シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む検出用電極部と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む参照用電極部と、
第１の検出用電極部及び第２の検出用電極部の二つの前記検出用電極部と、第１の参照用電極部及び第２の参照用電極部の二つの前記参照用電極部と、を前記第１の絶縁膜上に形成された配線パターンで接続して構築される検出回路と、
を備え、
前記検出回路は、
入力端とＧＮＤが、該入力端側から前記第１の検出用電極部と前記第１の参照用電極部とが直列に接続された第１のラインで接続され、
前記入力端と前記ＧＮＤが、該入力端側から前記第２の参照用電極部と前記第２の検出用電極部とが直列に接続された第２のラインによって、前記第１のラインと並列に接続され、
前記第１のラインにおける前記第１の検出用電極部と前記第１の参照用電極部との間を第１の出力端とし、
前記第２のラインにおける前記第２の検出用電極部と前記第２の参照用電極部との間を第２の出力端とする、回路であり、
前記二つの櫛歯状の電極パターンの組み合わせにおいては、該二つの櫛歯状の電極パターンにおける各々の歯が所定間隔で交互に平行に並ぶように配置され、
前記参照用電極部は、前記検出用電極部と比較して、前記二つの櫛歯状の電極パターンにおける各々の歯の間に異物が付着しづらくなる、異物抑制構造を有することを特徴とする、ＭＥＭＳ異物検出素子。
シリコン基板と、
前記シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む検出用電極部と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む参照用電極部と、
第１の検出用電極部及び第２の検出用電極部の二つの前記検出用電極部と、第１の参照用電極部及び第２の参照用電極部の二つの前記参照用電極部と、を前記第１の絶縁膜上に形成された配線パターンで接続して構築される検出回路と、
を備え、
前記検出回路は、
入力端とＧＮＤが、該入力端側から前記第１の検出用電極部と前記第１の参照用電極部とが直列に接続された第１のラインで接続され、
前記入力端と前記ＧＮＤが、該入力端側から前記第２の参照用電極部と前記第２の検出用電極部とが直列に接続された第２のラインによって、前記第１のラインと並列に接続され、
前記第１のラインにおける前記第１の検出用電極部と前記第１の参照用電極部との間を第１の出力端とし、
前記第２のラインにおける前記第２の検出用電極部と前記第２の参照用電極部との間を第２の出力端とする、回路であり、
前記二つの櫛歯状の電極パターンの組み合わせにおいては、該二つの櫛歯状の電極パターンにおける各々の歯が所定間隔で交互に平行に並ぶように配置され、
前記参照用電極部は、前記検出用電極部と比較して、前記二つの櫛歯状の電極パターンにおける各々の歯の間に異物が付着しづらくなる、異物抑制構造を有することを特徴とする、ＭＥＭＳ異物検出素子。
【請求項2】
前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の間に誘電体層を介在させる構造であることを特徴とする、請求項１に記載のＭＥＭＳ異物検出素子。
【請求項3】
前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が前記誘電体層で覆われ、該誘電体層の表面の表面凹凸が０．１μｍ以下であることを特徴とする、請求項２に記載のＭＥＭＳ異物検出素子。
【請求項4】
前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記流体の流れ方向に垂直になるように配置されて使用され、
前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向と垂直に配置される構造であることを特徴とする、請求項１から３のいずれか一項に記載のＭＥＭＳ異物検出素子。
前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向と垂直に配置される構造であることを特徴とする、請求項１から３のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項5】
前記参照用電極部の前記二つの櫛歯状の電極パターンにおける歯の本数は、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける歯の本数より少ないことを特徴とする、請求項１から４のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項6】
前記参照用電極部の前記二つの櫛歯状の電極パターンにおける歯の間隔は、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける歯の間隔より広いことを特徴とする、
請求項１から４のいずれか一項に記載のＭＥＭＳ異物検出素子。
請求項１から４のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項7】
前記二つの検出用電極部と前記二つの参照用電極部とが、互いに対角に位置するように、前記第１の絶縁膜上に、二段二列に並べて配置されることを特徴とする、請求項１から６のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項8】
前記二つの検出用電極部と前記二つの参照用電極部とが、前記第１の絶縁膜上に、一列に並べて配置されることを特徴とする、請求項１から６のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項9】
前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が接続する第１の歯元部と、
前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が接続する第２の歯元部とが共通に形成されることを特徴とする、請求項１から８のいずれか一項に記載のＭＥＭＳ異物検出素子。
前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が接続する第２の歯元部とが共通に形成されることを特徴とする、請求項１から８のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項10】
前記入力端、前記ＧＮＤ、前記第１の出力端及び前記第２の出力端と外部と接続するための複数の端子部をさらに備え、
前記複数の端子部の少なくともいずれかは、該ＭＥＭＳ異物検出素子において、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向の端部に配置されたことを特徴とする、請求項１から９のいずれか一項に記載のＭＥＭＳ異物検出素子。
前記複数の端子部の少なくともいずれかは、該ＭＥＭＳ異物検出素子において、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向の端部に配置されたことを特徴とする、請求項１から９のいずれか一項に記載のＭＥＭＳ異物検出素子。
【請求項11】
前記検出回路において、
前記入力端にパルス状の電圧を入力し、前記第１の出力端と前記第２の出力端の間の電位差を検出することで、前記検出用電極部の前記二つの櫛歯状の電極パターンの間の静電容量または、該静電容量の変化を検出することを特徴とする、請求項１から１０のいずれか一項に記載のＭＥＭＳ異物検出素子。
前記入力端にパルス状の電圧を入力し、前記第１の出力端と前記第２の出力端の間の電位差を検出することで、前記検出用電極部の前記二つの櫛歯状の電極パターンの間の静電容量または、該静電容量の変化を検出することを特徴とする、請求項１から１０のいずれか一項に記載のＭＥＭＳ異物検出素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体製造工程で製造され、異物の検出が可能なＭＥＭＳ異物検出素子に関する。
【背景技術】
【0002】
従来より、流体の流速又は流量を算出する流量測定装置が知られている。この流量測定装置としては、例えば、ヒータおよび温度センサを備え、流体の流れによって変化する温度分布を温度センサが検出することにより、流体の流速又は流量を算出する熱式の流量測定装置が提案されていた（例えば、特許文献１を参照）。
【0003】
上述のような熱式の流量測定装置では、時間の経過とともに、温度センサ表面に塵埃等の異物が付着し、温度センサにより検出される温度分布が影響を受けることで、流量測定の特性が変化してしまう場合があった。そのため、流量測定装置の精度が低下したり、流量測定装置自体の使用環境が清浄気体の計測等に制限される場合があった。また、ヒータおよび温度センサがメンブレン（薄膜）に設けられたような場合には、異物がメンブレンに付着することで、その熱伝導率や熱容量が変化してしまうため、異物が装置の故障の原因となる。このため、流量測定装置においては、異物に対する耐性を有していること、もしくは異物による故障を検出する機能が求められている。
【0004】
この異物の存在を検出する異物検出素子に関しては、例えば、静電容量型の検出電極部と、この検出電極部と接続された処理回路を備えたセンサ装置であり、検出電極部は、複数の電極指が所定の間隔で略平行に対峙して静電容量を形成する櫛歯状の分岐部を有しており、この分岐部は、電極指の電極幅が第１の電極幅からなる第１の分岐部と、第１の電極幅より広い第２の電極幅からなる第２の分岐部を有する構成としたものが公知である。（例えば、特許文献１を参照。）
【0005】
特許文献１に記載の技術は、例えば、コピー機の現像剤容器等に適用されるものであり、容器の形状にかかわらず適用可能で、粉体量の測定精度と耐ノイズ性を向上できるという効果を有する。しかしながら、当該技術は、特に、現像剤容器等に収納された現像剤の量等の容器内に充填される粉体の量を検出する装置に関するものであり、気体等の流体に含まれる異物を検出することは困難であった。
【0006】
また、粒子状物質検出装置であって、検出用の電極の形状を櫛歯状にし、櫛歯状の電極の櫛骨部を誘電体によって被覆することにより、櫛歯部分の一端を連結する部分（櫛骨部）と、これに対向する櫛歯部分との間隔までを均一にし、装置の測定精度向上を可能とする技術が公知である。（例えば、特許文献２を参照。）しかしながら、特許文献２に記載の技術は、自動車の排ガスの粒子状物質の検出を主たる目的としており、装置が大型で、例えばＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）フローセンサ等の小型の装置に対して適用することは困難であった。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１７－１２９４７０号公報
【特許文献2】特開２０１３－５０５７７号公報
【特許文献3】特許第５５４２００６号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、上記のような問題に鑑みてなされたものであり、ＭＥＭＳ流量測定装置等の微小測定装置にも適用可能であり、流体に含まれる異物を検出することで、測定における異物の影響を排除し、より高精度な測定が可能な技術を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記の課題を解決するための本発明は、流体に含まれる異物を検出するＭＥＭＳ異物検出素子であって、
シリコン基板と、
前記シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む検出用電極部と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む参照用電極部と、
第１の検出用電極部及び第２の検出用電極部の二つの前記検出用電極部と、第１の参照用電極部及び第２の参照用電極部の二つの前記参照用電極部と、を前記第１の絶縁膜上に形成された配線パターンで接続して構築される検出回路と、
を備え、
前記検出回路は、
入力端とＧＮＤが、該入力端側から前記第１の検出用電極部と前記第１の参照用電極部とが直列に接続された第１のラインで接続され、
前記入力端と前記ＧＮＤが、該入力端側から前記第２の参照用電極部と前記第２の検出用電極部とが直列に接続された第２のラインによって、前記第１のラインと並列に接続され、
前記第１のラインにおける前記第１の検出用電極部と前記第１の参照用電極部との間を第１の出力端とし、
前記第２のラインにおける前記第２の検出用電極部と前記第２の参照用電極部との間を第２の出力端とする、回路であり、
前記二つの櫛歯状の電極パターンの組み合わせにおいては、該二つの櫛歯状の電極パターンにおける各々の歯が所定間隔で交互に平行に並ぶように配置され、
前記参照用電極部は、前記検出用電極部と比較して、前記二つの櫛歯状の電極パターンにおける各々の歯の間に異物が付着しづらくなる、異物抑制構造を有することを特徴とする、ＭＥＭＳ異物検出素子である。
シリコン基板と、
前記シリコン基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む検出用電極部と、
前記第１の絶縁膜上に形成され、二つの櫛歯状の電極パターンの組み合わせを含む参照用電極部と、
第１の検出用電極部及び第２の検出用電極部の二つの前記検出用電極部と、第１の参照用電極部及び第２の参照用電極部の二つの前記参照用電極部と、を前記第１の絶縁膜上に形成された配線パターンで接続して構築される検出回路と、
を備え、
前記検出回路は、
入力端とＧＮＤが、該入力端側から前記第１の検出用電極部と前記第１の参照用電極部とが直列に接続された第１のラインで接続され、
前記入力端と前記ＧＮＤが、該入力端側から前記第２の参照用電極部と前記第２の検出用電極部とが直列に接続された第２のラインによって、前記第１のラインと並列に接続され、
前記第１のラインにおける前記第１の検出用電極部と前記第１の参照用電極部との間を第１の出力端とし、
前記第２のラインにおける前記第２の検出用電極部と前記第２の参照用電極部との間を第２の出力端とする、回路であり、
前記二つの櫛歯状の電極パターンの組み合わせにおいては、該二つの櫛歯状の電極パターンにおける各々の歯が所定間隔で交互に平行に並ぶように配置され、
前記参照用電極部は、前記検出用電極部と比較して、前記二つの櫛歯状の電極パターンにおける各々の歯の間に異物が付着しづらくなる、異物抑制構造を有することを特徴とする、ＭＥＭＳ異物検出素子である。
【0010】
これによれば、半導体製造工程（ＭＥＭＳ製造プロセス）において形成された、微小なサイズの櫛歯状の電極パターンからなる検出用電極部によって、異物検出を行うことができる。そうすると、通常の大気などに含まれる、特に微小な異物に対しても、高感度な検出を行うことが可能となる。なお、ここにおける流体には空気、水等の自然界に存在する流体の他、特定成分の濃度を意図的に高めた気体及び液体を含む。
【0011】
また、検出回路における第１の出力端と第２の出力端の間の位相差または電圧差を検出することで、第１及び第２の検出用電極部における静電容量の変化を検出することができ、より容易または精度よく、異物の付着を検出することが可能である。
【0012】
また、本発明においては、参照用電極部は、検出用電極部と比較して、二つの櫛歯状の電極パターンにおける各々の歯の間に異物が付着しづらくなる、異物抑制構造を有するので、異物抑制構造を有する参照用電極部の静電容量をレファレンスとすることで、二つの検出用電極部により生じる静電容量の変化を精度よく測定することができる。その結果、より精度よく、異物の検出を行うことが可能となる。
【0013】
また、本発明においては、前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の間に誘電体層を介在させる構造であってもよい。
【0014】
これによれば、参照用電極部の二つの櫛歯状の電極パターンにおける歯の間に、異物が付着することをより確実に抑制できる。そうすると、二つの櫛歯状の電極パターンにおける歯の間に誘電体層が設けられた参照用電極部の静電容量をレファレンスとすることで、より精度よく、異物の検出を行うことが可能となる。
【0015】
また、本発明においては、前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が前記誘電体層で覆われ、該誘電体層の表面の表面凹凸が０．１μｍ以下としてもよい。
【0016】
ここで、参照用電極部における二つの櫛歯状の電極パターンにおける歯の間に誘電体層を介在させた場合であって、例えば、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯を誘電体層で覆った場合には、誘電体層の表面に、櫛歯状の電極パターンにおける歯に対応する凹凸が生じる場合がある。このような場合には、当該凹凸に異物が付着し易く、参照用電極部における静電容量がこの異物により変化してしまう虞がある。
【0017】
これに対し、本発明においては、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯が誘電体層で覆われ、誘電体層の表面の表面凹凸が０．１μｍ以下とした。これにより、誘電体層への異物の付着をさらに抑制でき、参照用電極部による静電容量が変化してしまうことをさらに確実に抑制できる。
【0018】
また、本発明においては、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記流体の流れ方向に垂直になるように配置されて使用され、
前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向と垂直に配置される構造であることとしてもよい。
前記異物抑制構造は、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向と垂直に配置される構造であることとしてもよい。
【0019】
これによれば、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、前記流体の流れ方向に平行になるように配置することが可能である。このことによっても、参照用電極部の二つの櫛歯状の電極パターンにおける歯の間に、異物が付着することをより確実に抑制できる。その結果、二つの櫛歯状の電極パターンにおける歯の間に誘電体層が設けられた参照用電極部の静電容量をレファレンスとすることで、より精度よく、異物の検出を行うことが可能となる。
【0020】
また、本発明においては、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける歯の本数は、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける歯の本数より少ないこととしてもよい。
【0021】
ここで、例えば、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯の間に誘電体層を介在させたり、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯を誘電体層で覆った場合には、参照用電極部の二つの櫛歯状の電極パターンの間の静電容量が大きくなる。
【0022】
これに対し、参照用電極部の二つの櫛歯状の電極パターンにおける静電容量は、検出用電極部の二つの櫛歯状の電極パターンにおける静電容量と同程度の値であれば、初期状態において検出回路で検出されるオフセット電圧を小さくすることができ、異物付着時における検出性を向上させることができる。これに対し、本発明においては、参照用電極部の
二つの櫛歯状の電極パターンにおける歯の本数を、検出用電極部の二つの櫛歯状の電極パターンにおける歯の本数より少なくした。これにより、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯の間に誘電体層を介在させたような場合でも、参照用電極部の二つの櫛歯状の電極パターンにおける静電容量を、検出用電極部の二つの櫛歯状の電極パターンにおける静電容量と同程度の値とすることができる。その結果、初期状態において検出回路で検出されるオフセット電圧を小さくすることができ、異物付着時における検出性を向上させることができる。
二つの櫛歯状の電極パターンにおける歯の本数を、検出用電極部の二つの櫛歯状の電極パターンにおける歯の本数より少なくした。これにより、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯の間に誘電体層を介在させたような場合でも、参照用電極部の二つの櫛歯状の電極パターンにおける静電容量を、検出用電極部の二つの櫛歯状の電極パターンにおける静電容量と同程度の値とすることができる。その結果、初期状態において検出回路で検出されるオフセット電圧を小さくすることができ、異物付着時における検出性を向上させることができる。
【0023】
また、本発明においては、前記参照用電極部の前記二つの櫛歯状の電極パターンにおける歯の間隔は、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける歯の間隔より広いこととしてもよい。このことによっても、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯の間に誘電体層を介在させたような場合でも、参照用電極部の二つの櫛歯状の電極パターンにおける静電容量を、検出用電極部の二つの櫛歯状の電極パターンにおける静電容量と同程度の値とすることができる。その結果、初期状態において検出回路で検出されるオフセット電圧を小さくすることができ、異物付着時における検出性を向上させることができる。
【0024】
また、本発明においては、前記二つの検出用電極部と前記二つの参照用電極部とが、互いに対角に位置するように、前記第１の絶縁膜上に、二段二列に並べて配置されることとしてもよい。これによれば、ＭＥＭＳ異物検出素子が流体の流れと交わる長さを短くすることができるので、特に、参照用電極部の二つの櫛歯状の電極パターンにおける各々の歯の延びる方向が、流体の流れ方向に平行になるように配置した場合に、参照用電極部の二つの櫛歯状の電極パターンにおける歯の間に異物が付着することをより確実に抑制することが可能となる。その結果、より精度よく、異物の検出を行うことが可能となる。
【0025】
また、本発明においては、前記二つの検出用電極部と前記二つの参照用電極部とが、前記第１の絶縁膜上に、一列に並べて配置されることとしてもよい。
【0026】
これによれば、ＭＥＭＳ異物検出素子の形状を細長形状とすることができ、流体の流路への組み込みを容易にすることが可能である。
【0027】
また、本発明においては、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が接続する第１の歯元部と、
前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が接続する第２の歯元部とが共通に形成されることとしてもよい。これによれば、ＭＥＭＳ異物検出素子の小型化を図ることが可能である。
前記参照用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯が接続する第２の歯元部とが共通に形成されることとしてもよい。これによれば、ＭＥＭＳ異物検出素子の小型化を図ることが可能である。
【0028】
また、本発明においては前記入力端、前記ＧＮＤ、前記第１の出力端及び前記第２の出力端と外部と接続するための複数の端子部をさらに備え、
前記複数の端子部の少なくともいずれかは、該ＭＥＭＳ異物検出素子において、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向の端部に配置されるようにしてもよい。
前記複数の端子部の少なくともいずれかは、該ＭＥＭＳ異物検出素子において、前記検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向の端部に配置されるようにしてもよい。
【0029】
これによれば、端子部を、ＭＥＭＳ異物検出素子において、検出用電極部の前記二つの櫛歯状の電極パターンにおける各々の歯の延びる方向の端部に配置することで、仮に端子部に電気線を接続させた場合でも、櫛歯における歯の近傍の流体の流れを乱すことを防止でき、より高感度に異物検出を行うことが可能となる。
【0030】
また、本発明においては、前記検出回路において、
前記入力端にパルス状の電圧を入力し、前記第１の出力端と前記第２の出力端の間の電
位差を検出することで、前記検出用電極部の前記二つの櫛歯状の電極パターンの間の静電容量または、該静電容量の変化を検出することとしてもよい。これによれば、動的な信号を検出することで、検出用電極部の二つの櫛歯状の電極パターンの各々の歯の間への異物の付着を検出することができ、よりノイズの影響を受けづらい検出を行うことが可能である。
前記入力端にパルス状の電圧を入力し、前記第１の出力端と前記第２の出力端の間の電
位差を検出することで、前記検出用電極部の前記二つの櫛歯状の電極パターンの間の静電容量または、該静電容量の変化を検出することとしてもよい。これによれば、動的な信号を検出することで、検出用電極部の二つの櫛歯状の電極パターンの各々の歯の間への異物の付着を検出することができ、よりノイズの影響を受けづらい検出を行うことが可能である。
【0031】
なお、本発明においては、可能な限り、上記した課題を解決するための手段を組み合わせて使用することが可能である。
【発明の効果】
【0032】
本発明によれば、ＭＥＭＳ流量測定装置等の微小測定装置にも適用可能であり、流体に含まれる異物を検出することで、測定における異物の影響を排除し、より高精度な測定を行うことが可能となる。
【図面の簡単な説明】
【0033】
【図1】本発明の実施例１に係る異物検出素子の基本原理について説明するための図である。
【図2】本発明の実施例１における異物検出素子の基本構造を示す図である。
【図3】本発明の実施例１における櫛歯構造を有する２つの電極間の静電容量の、粉塵試験前後における変化の例を示すグラフである。
【図4】本発明の実施例１における異物検出素子の断面図と、電極の歯の拡大断面図である。
【図5】本発明の実施例１における異物検出素子の使用状態の例を示す図である。
【図6】本発明の実施例１における異物検出素子の製造工程を示す第１の図である。
【図7】本発明の実施例１における異物検出素子の製造工程を示す第２の図である。
【図8】本発明の実施例２における参照電極の概略図である。
【図9】本発明の実施例２における参照電極の断面図である。
【図10】本発明の実施例２における異物検出素子と参照電極とを用いたブリッジ回路について示す図である。
【図11】本発明の実施例２におけるブリッジ回路２５における異物検出の動作を確認した結果のグラフである。
【図12】本発明の実施例２における異物検出素子と参照電極の第１の配置態様を示す図である。
【図13】本発明の実施例２における異物検出素子と参照電極の第２の配置態様を示す図である。
【図14】本発明の実施例２における異物検出素子と参照電極の第３の配置態様を示す図である。
【図15】本発明の実施例２における異物検出素子と参照電極の第４の配置態様を示す図である。
【図16】本発明の実施例２における異物検出素子と参照電極とが並べて配置されている場合の異物検出チップ１０の断面図である。
【図17】本発明の実施例２における異物検出素子の製造工程を示す第１の図である。
【図18】本発明の実施例２における異物検出素子の製造工程を示す第２の図である。
【図19】本発明の実施例２における異物検出素子の製造工程を示す第３の図である。
【図20】本発明の実施例３における異物検出チップの第１の概略図である。
【図21】本発明の実施例３における異物検出チップの第２の概略図である。
【図22】本発明の実施例３における異物検出素子と流量測定素子とが並べて配置されている場合の異物検出チップの断面図である。
【図23】本発明の実施例３における異物検出素子の製造工程を示す第１の図である。
【図24】本発明の実施例３における異物検出素子の製造工程を示す第２の図である。
【図25】本発明の実施例３における異物検出素子の製造工程を示す第３の図である。
【発明を実施するための形態】
【0034】
＜適用例＞
以下、本発明の適用例について、図面を参照しつつ説明する。
以下、本発明の適用例について、図面を参照しつつ説明する。
【0035】
本適用例に係る異物検出素子は、図１に示すように、電位の異なる２つの電極２０１、２０２の周囲を流れる流体に異物Ｐが含まれていた場合、電極２０１、２０２の間に異物が付着し堆積することにより、電極２０１、２０２によって生じる静電容量が変化することを利用する素子であり、静電容量の変化の度合いを検出することで、異物の存在を検出する。
【0036】
ＭＥＭＳ異物検出素子１（以下、単に異物検出素子ともいう。）は、図２に示すように、半導体製造工程（ＭＥＭＳプロセス）によって、シリコン基板２上に、電極３、４を形成することで作製されている。この電極３、４は、櫛歯状の構造を有し、電極３、４における櫛歯構造の歯３ａ、４ａは、その並び方向について、互いに平行に交互に並ぶように配置される。そして、櫛歯の歯が延びる方向に垂直な方向（櫛歯の並び方向）に流れる流体に異物が含まれており、異物検出素子１がこの流体に曝された場合には、電極３、４の歯３ａ、４ａにおける段差部分に異物が付着し堆積する。異物検出素子１では、電極３、４間の静電容量の変化を測定する。
【0037】
本適用例において、歯３ａ、４ａの表面は、図４に示すように、非導電体から形成される保護膜６で覆われる。これにより、異物に導電体が含まれていた場合の、歯３ａ、４ａの間（静電電極間）の電気的リークを防止することができる。その際、保護膜６をＳｉＯ２やＳｉＮ膜のようなシリコン系誘電体膜とすることで、半導体プロセスで薄膜を形成し易くなる。
【0038】
また、本適用例では、歯３ａ、４ａと基板２との間には絶縁層からなる土台膜５が形成されており、この土台膜５の幅が歯３ａ、４ａの幅より狭い庇構造となっている。このことで、庇により窪んだ部分に異物が挟まって付着し易くすることができ、異物の検出感度を向上させることができる。なお、このことにより、基板２と電極３、４の歯３ａ、４ａの間の距離を大きくし、寄生容量の影響を小さくできるという副次的な効果もある。本適用例において、土台膜５の高さは０．１μｍ～５μｍがより好適である。また、歯間距離は、０．２～２０μｍがより好適である。。
【0039】
図５は、異物検出素子１の使用状態の例を示す図である。この場合、プリント基板３０にチップコンデンサなどを形成することで、異物の検出回路を容易に形成することが可能である。その際、図５に示すように、異物検出素子１の電極端子７と、プリント基板３０とを接続するワイヤ７ａ、７ｂは、流体の流れを阻害しないように、流体の進行方向に対して垂直方向の端部に設けられた電極端子７から、同方向に延びるように配置されている。
【0040】
本適用例では、半導体製造工程により異物検出素子１を作製するため、異物検出素子１の作製（寸法）バラツキを小さくし易い。すなわち、微細な電子回路を形成する加工技術
であるため、寸法バラツキをミクロンオーダー以下に抑えることができ、加工精度を向上させることが可能である。また、本実施例における異物検出素子１によれば、自然下の大気における微小粒子等を高感度で検出することができ、また、装置も大幅に小型化することができる。さらに製造工程を自動化することができ、コスト低減が可能となる。
であるため、寸法バラツキをミクロンオーダー以下に抑えることができ、加工精度を向上させることが可能である。また、本実施例における異物検出素子１によれば、自然下の大気における微小粒子等を高感度で検出することができ、また、装置も大幅に小型化することができる。さらに製造工程を自動化することができ、コスト低減が可能となる。
【0041】
なお、図８に示すように、異物検出素子１と同等の構造を有する素子の表面を、誘電体膜９で覆った構造を有する参照電極１１を用いることで、測定精度を向上させることが可能である。この参照電極１１は、異物検出素子１を誘電体膜９で覆うことで、参照電極１１における電極３、４の歯３ａ、４ａの間に異物が付着し難くしたものである。すなわち、異物検出素子１における静電容量の変化を、異物が付着しづらい参照電極１１における静電容量変化と比較することで、より精度よく、異物の付着を検出することができる。
【0042】
図９（ａ）に示すように、参照電極１１においては、誘電体膜９の表面には異物検出素子１の電極３、４及び、櫛歯構造の歯３ａ、３ｂに対応する部分に段差９ａが生じる場合があるが、電極の歯３ａと４ａの間は、誘電体膜９で覆われているため異物による静電容量の変化は大幅に低減する。さらに、図９（ｂ）に示すように、誘電体膜９の成膜後に、ＣＭＰ法（化学機械研磨）などにより誘電体膜９の平坦化処理を行うことで、誘電体膜９の表面にさらに異物が付着しづらくすることができ、参照電極１１における静電容量の変化をさらに低減することが可能である。
【0043】
＜実施例１＞
以下では、本発明の実施例に係る異物検出素子について、図面を用いて、より詳細に説明する。
以下では、本発明の実施例に係る異物検出素子について、図面を用いて、より詳細に説明する。
【0044】
〔基本原理〕
図１を用いて、本実施例に係る異物検出素子の基本原理について説明する。図１（ａ）、（ｂ）は、基板２００上に互いに電位差を有する電極２０１及び２０２が配置された場合の断面図を示す。この電極２０１、２０２は、図１の紙面に垂直方向に延びる棒状の構造を有するとする。この場合、図１（ａ）に示すように、電位の異なる２つの電極２０１、２０２の間には電界が生じ、この２つの電極によって静電容量が生じる。
図１を用いて、本実施例に係る異物検出素子の基本原理について説明する。図１（ａ）、（ｂ）は、基板２００上に互いに電位差を有する電極２０１及び２０２が配置された場合の断面図を示す。この電極２０１、２０２は、図１の紙面に垂直方向に延びる棒状の構造を有するとする。この場合、図１（ａ）に示すように、電位の異なる２つの電極２０１、２０２の間には電界が生じ、この２つの電極によって静電容量が生じる。
【0045】
そして、図１（ｂ）に示すように、この電極２０１、２０２の周囲を流れる空気等の流体に異物Ｐが含まれていた場合、電極２０１、２０２の段差部分に異物が付着し易い。そして、電極２０１、２０２の間に異物が付着し堆積することにより、電極２０１、２０２で生じる静電容量は変化する。この変化の度合いを検出することで、異物の存在を検出することが可能である。
【0046】
図２には、本実施例における異物検出素子１の基本構造を示す。図２（ａ）は異物付着前の状態、図２（ｂ）は異物付着後の状態を示す。図２（ａ）、（ｂ）において、上段の図は素子全体の斜視図、下段の図は白矢印方向から見た断面図である。異物検出素子１は、半導体製造工程（後述）によって、シリコン基板２（以下、単純に基板２ともいう）上に、電極３、４を形成することで作製されている。この電極３、４は、櫛歯状の構造を有し、電極３、４における櫛歯構造の歯３ａ、４ａは、図２（ａ）に示すように、その並び方向について、互いに平行に交互に並ぶように配置される。ここで、歯３ａ、４ａの間の距離（以下、歯間距離ともいう。）は、本実施例において「所定間隔」に相当する。
【0047】
そして、例えば、櫛歯の歯が延びる方向に垂直な方向（櫛歯の並び方向）に流れる流体に異物が含まれており、異物検出素子１がこの流体に曝された場合には、電極３、４の歯３ａ、４ａにおける段差部分に異物が付着し堆積する。そして、この異物の存在により、電極３、４によって生じる静電容量が変化する。この変化を測定することで、異物の存在
または量を検出することが可能である。本実施例において電極３、４は検出用電極部に相当する。
または量を検出することが可能である。本実施例において電極３、４は検出用電極部に相当する。
【0048】
図３には、櫛歯構造を有する２つの電極間の静電容量の、粉塵試験前後における変化の例を示す。図に示す例では、粉塵試験前後で静電容量が２０％以上増加することが確認されている。
【0049】
電極３、４の櫛歯構造の歯のサイズは、厚さ０．１～１０μｍ、幅０．１μｍ～１０μｍ、歯間距離０．１～１００μｍとしてもよい。また、歯の長さは１０μｍ～１ｍｍとしてもよい。歯数は各々５～５００本であってもよい。例えば、厚さ２μｍ、幅２μｍ、歯間距離２μｍ、対向する歯の長さ４００μｍで、歯数が各々５０本とした場合に、４００μｍ×４００μｍのエリアにおいて、１ｐＦの静電容量を得ることができる。そして、この場合には、例えば５００μｍ×６００μｍ×４００μｍ（厚み）という程度の、非常に小型の素子サイズを実現することが可能である。
【0050】
なお、本実施例における異物検出素子１では、歯間距離によって、検出感度やサイズが変化する。歯間距離は、０．２～２０μｍがより好適である。歯間距離を小さくすれば、静電容量が大きくなるため異物が付着したときの容量変化が大きくなり検出感度が向上する。また、電極自体を小型化することができる。しかしながら、歯間距離が過度に小さい場合には、大きな異物を捕捉することができなくなる。また、加工寸法のバラツキの影響を受け易くなる。これらより、０．２μｍ以上の電極間距離が望ましい。０．２μｍより小さい異物については素子への影響があまりないと考えらえる。一方、歯間距離が大きいと、より大きなサイズの異物を検出することができる。比較的異物が多く含まれるようなケースで、異物の許容度が大きい場合には歯間距離が大きい方が有利と言える。しかしながら、電極自体が大きくなってしまう。これらより、２０μｍ以下の歯間距離が望ましい。歯間距離が２０μｍより大きい場合には、半導体プロセスで作製すると素子が大型になったり、異物付着時の容量変化が十分に得られないことも有り得る。
【0051】
〔異物検出素子の断面図の詳細〕
図４には、異物検出素子１の断面図の一例と、特に電極３、４の歯３ａ、４ａの拡大断面図を示す。歯３ａ、４ａの表面は、図４に示すように、非導電体から形成される保護膜６で覆われるようにしてもよい。これによれば、異物に導電体が含まれていた場合の、歯３ａ、４ａの間（静電電極間）の電気的リークを防止することができ、回路の保護を強化することができる。その際、保護膜６をＳｉＯ２やＳｉＮ膜のようなシリコン系誘電体膜とすることで、半導体プロセスで薄膜を形成し易くなる。この保護膜６は、本実施例において第２の絶縁膜に相当する。
図４には、異物検出素子１の断面図の一例と、特に電極３、４の歯３ａ、４ａの拡大断面図を示す。歯３ａ、４ａの表面は、図４に示すように、非導電体から形成される保護膜６で覆われるようにしてもよい。これによれば、異物に導電体が含まれていた場合の、歯３ａ、４ａの間（静電電極間）の電気的リークを防止することができ、回路の保護を強化することができる。その際、保護膜６をＳｉＯ２やＳｉＮ膜のようなシリコン系誘電体膜とすることで、半導体プロセスで薄膜を形成し易くなる。この保護膜６は、本実施例において第２の絶縁膜に相当する。
【0052】
また、各電極３、４の歯３ａ、４ａの断面において、歯３ａ、４ａと基板２との間には絶縁層からなる土台膜５が形成されており、この土台膜５の幅が歯３ａ、４ａの幅より狭い庇構造としてもよい。このようにすることで、庇により窪んだ部分に異物が挟まって付着し易くすることができ、異物の検出感度を向上させることができる。
【0053】
なお、この場合、各電極３、４における歯３ａ、４ａの間には、シリコン基板を介した寄生容量が生じており、この寄生容量は、異物が付着しても変動しないことから、電気的な感度を低下させる要因となる。これに対し、電極の歯３ａ、４ａと基板２との間に、土台膜５を形成することで基板２と電極３、４の歯３ａ、４ａの間の距離を大きくし、寄生容量の影響を小さくすることが可能である。
【0054】
また、庇構造の下層の土台膜５の高さによって、検出感度や生産性が変化する。土台膜５の高さは０．１μｍ～５μｍがより好適である。土台膜５の高さが低いと、作製プロセ
スが容易である。成膜やエッチングの時間が短くなる。また、半導体製造工程で庇構造を作製する際に、アンダーカット量（横方向のエッチングの進む距離）を制御し易い。一方、土台膜５の高さが低いと、基板２の寄生容量が大きくなってしまい、電気的に感度が低くなる。また、土台膜５＋歯３ａ、４ａの合計高さが低くなるため、異物の捕捉性が悪くなる。これらの理由により、土台膜５の高さは０．１μｍ以上が望ましい。
スが容易である。成膜やエッチングの時間が短くなる。また、半導体製造工程で庇構造を作製する際に、アンダーカット量（横方向のエッチングの進む距離）を制御し易い。一方、土台膜５の高さが低いと、基板２の寄生容量が大きくなってしまい、電気的に感度が低くなる。また、土台膜５＋歯３ａ、４ａの合計高さが低くなるため、異物の捕捉性が悪くなる。これらの理由により、土台膜５の高さは０．１μｍ以上が望ましい。
【0055】
一方、土台膜５の高さが高いと、感度の点で有利である。段差が大きくなるため、異物を捕捉し易くなる。また、基板２の寄生容量を低減することができ、電気的な感度を得やすい。一方、土台膜５が厚いと製造工程において長時間の成膜やエッチングが必要となったり、庇構造の形状安定性が確保し難くなる。これらより、５μｍ以下の高さが望ましい。
【0056】
図５は、異物検出素子１の使用状態の例を示す図である。図５（ａ）は、異物検出素子１の使用状態を上面から見た図である。図５（ｂ）は、プリント基板３０に搭載された異物検出素子１の使用状態の斜視図である。異物検出素子１は櫛歯状の電極３、４を一組有する素子としている。この場合、プリント基板３０にチップコンデンサなどを形成することで、検出回路を形成することが可能である。その際、図５（ｂ）に示すように、異物検出素子１の電極端子７と、プリント基板３０とを接続するワイヤ７ａ、７ｂは、流体の流れを阻害しないように、流体の進行方向に対して垂直方向の端部に設けられた電極端子７から、同方向に延びるように配置されている。
【0057】
【0058】
（１）工程１
図６（ａ）に示すように、基板２となるべき単結晶シリコン基板１２に、土台膜５となる誘電体膜（ＳｉＯ２）１５を厚さ１μｍで成膜する。同様に、単結晶シリコン基板１２の底面にも絶縁層としての誘電体膜（ＳｉＯ２）１５を成膜する。この誘電体膜は、本発明における第１の絶縁膜に相当する。また、工程１は、本実施例において第１絶縁膜形成工程に相当する。
図６（ａ）に示すように、基板２となるべき単結晶シリコン基板１２に、土台膜５となる誘電体膜（ＳｉＯ２）１５を厚さ１μｍで成膜する。同様に、単結晶シリコン基板１２の底面にも絶縁層としての誘電体膜（ＳｉＯ２）１５を成膜する。この誘電体膜は、本発明における第１の絶縁膜に相当する。また、工程１は、本実施例において第１絶縁膜形成工程に相当する。
【0059】
（２）工程２
図６（ｂ）に示すように、電極３、４及び、電極端子７となる導電膜１３を形成する。例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜を厚さ２μｍで成膜する。この工程は、本実施例において導電体膜形成工程に相当する。そして、成膜後に適宜、不純物を導入し抵抗値を低減する。成膜後、パターニング工程（フォトマスクによるフォトリソグラフィー、エッチング）によって、電極３、４（歯３ａ、４ａ）のパターンを形成する。その際、例えば上述のように、歯幅が２μｍで、歯間距離が２μｍとする。各々の歯の長さ４００μｍとしてもよい。この工程は、本実施例において電極形成工程に相当する。なお、導電膜１３は、多結晶シリコンの他、単結晶シリコンやアモルファスシリコンによって形成しても構わない。
図６（ｂ）に示すように、電極３、４及び、電極端子７となる導電膜１３を形成する。例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜を厚さ２μｍで成膜する。この工程は、本実施例において導電体膜形成工程に相当する。そして、成膜後に適宜、不純物を導入し抵抗値を低減する。成膜後、パターニング工程（フォトマスクによるフォトリソグラフィー、エッチング）によって、電極３、４（歯３ａ、４ａ）のパターンを形成する。その際、例えば上述のように、歯幅が２μｍで、歯間距離が２μｍとする。各々の歯の長さ４００μｍとしてもよい。この工程は、本実施例において電極形成工程に相当する。なお、導電膜１３は、多結晶シリコンの他、単結晶シリコンやアモルファスシリコンによって形成しても構わない。
【0060】
（３）工程３
図７（ａ）に示すように、パターニング工程にて、各電極３、４及び電極端子７の周囲の誘電体膜１５を除去する。その際、Ｐｏｌｙ－Ｓｉの導電膜１３のうち、電極３、４となる部分にマスクしてＳｉＯ２の誘電体膜１５を等方性エッチングすると、図７（ａ）に示すような庇構造とすることができる。例えば、１μｍ厚の誘電体膜１５を等方性エッチングすることで、土台膜５に片側１μｍのアンダーカットを生成することができる。工程３は、本実施例において第１のエッチング工程に相当する。
図７（ａ）に示すように、パターニング工程にて、各電極３、４及び電極端子７の周囲の誘電体膜１５を除去する。その際、Ｐｏｌｙ－Ｓｉの導電膜１３のうち、電極３、４となる部分にマスクしてＳｉＯ２の誘電体膜１５を等方性エッチングすると、図７（ａ）に示すような庇構造とすることができる。例えば、１μｍ厚の誘電体膜１５を等方性エッチングすることで、土台膜５に片側１μｍのアンダーカットを生成することができる。工程３は、本実施例において第１のエッチング工程に相当する。
【0061】
（４）工程４
図７（ｂ）に示すように、電極３、４の保護膜６とすべく、全体にＳｉＮ膜１６を０．１μｍの厚さで成膜する。同様に、単結晶シリコン基板１２の底面にも保護膜６としてのＳｉＮ膜１６を成膜する。その際、成膜にＬＰＣＶＤ法を用いることで、庇構造を良好に被膜することができる。その後、電極３、４の周囲及び、電極端子７の表面におけるＳｉＮ膜１６、電極端子７のＳｉＮ膜１６を除去する。工程４は、本実施例において第２絶縁膜形成工程に相当する。
図７（ｂ）に示すように、電極３、４の保護膜６とすべく、全体にＳｉＮ膜１６を０．１μｍの厚さで成膜する。同様に、単結晶シリコン基板１２の底面にも保護膜６としてのＳｉＮ膜１６を成膜する。その際、成膜にＬＰＣＶＤ法を用いることで、庇構造を良好に被膜することができる。その後、電極３、４の周囲及び、電極端子７の表面におけるＳｉＮ膜１６、電極端子７のＳｉＮ膜１６を除去する。工程４は、本実施例において第２絶縁膜形成工程に相当する。
【0062】
（５）工程５
図７（ｃ）に示すように、電極端子７の表面に金属膜８となるＡｕ／Ｔｉ膜１８を０．５μｍ／０．１μｍ厚で成膜し、パターニングを行う。
図７（ｃ）に示すように、電極端子７の表面に金属膜８となるＡｕ／Ｔｉ膜１８を０．５μｍ／０．１μｍ厚で成膜し、パターニングを行う。
【0063】
ここで、先述の従来技術においても、櫛歯電極を用いる例があったが、櫛歯電極でコンデンサ電極を形成する場合には、静電容量のバラツキが問題になり易い。それは、電極作製プロセスにおいて、電極間の距離や厚みの出来上がり寸法にバラツキが生じるためである。特にセンサを小型化しようとすると、寸法バラツキの影響が大きくなり易く、小型化の妨げになっていた。
【0064】
そのような問題に対し、本発明では、半導体製造工程（半導体プロセス）により異物検出素子１を作製するため、作製（寸法）バラツキを小さくし易い。すなわち、微細な電子回路を形成する加工技術であるため、寸法バラツキをミクロンオーダー以下に抑えることができ、加工精度を向上させることが可能である。
【0065】
また、先述の従来技術においては、櫛歯部の厚みが５～３０μｍ、幅は３０～４００μｍ、歯間距離が３０～４００μｍとされており、本実施例と比較して大型であるところ、本実施例における異物検出素子１によれば、自動車の排気ガス等ではない自然下の大気における微小粒子等を高感度で検出することができ、また、装置も大幅に小型化することができる。さらに製造工程を自動化することができ、コスト低減が可能となる。
【0066】
＜実施例２＞
次に、本発明の実施例２について説明する。実施例２においては、実施例１で説明した異物検出素子１に加えて、異物検出素子１の電極３、４間の静電容量の変化を検出しやすくするために、参照（リファレンス）電極を追加する例について説明する。
次に、本発明の実施例２について説明する。実施例２においては、実施例１で説明した異物検出素子１に加えて、異物検出素子１の電極３、４間の静電容量の変化を検出しやすくするために、参照（リファレンス）電極を追加する例について説明する。
【0067】
本実施例における参照電極１１は、異物が付着しづらい構造で形成された固定コンデンサとして機能する。図８には、本実施例における参照電極１１の概略図を示す。図８に示すように、参照電極１１は、異物検出素子１と同等の構造を有する素子の表面を、誘電体膜９で覆った構造を有する。異物検出素子１を誘電体膜９で覆うことで、参照電極１１における電極３、４の歯３ａ、４ａの間には誘電体層が介在することで異物が付着し難く、また異物が付着しても静電容量の変化が生じ難くすることが可能である。本実施例において、電極３、４の各々は参照用電極部に相当する。
【0068】
図９には、参照電極１１の、図８の白矢印方向から見た断面図を示す。図９（ａ）は、単純に異物検出素子１の表面に誘電体膜９を形成した例を示す。この場合は、誘電体膜９の表面には異物検出素子１の電極３、４及び、櫛歯構造の歯３ａ、３ｂに対応する部分に段差９ａが生じる。従って、この段差９ａの部分に異物が付着、堆積する可能性があるが、電極の歯３ａと４ａの間は、誘電体膜９で覆われているため異物による静電容量の変化は大幅に低減し、参照電極１１において検出される静電容量を静電容量変化の基準値として用いることが可能である。
【0069】
図９（ｂ）は、誘電体膜９の成膜後に、ＣＭＰ法（化学機械研磨）などにより平坦化処理を行った例である。このように、誘電体膜９に平坦化処理を行うことで、誘電体膜９の表面に異物が付着しづらくすることができ、参照電極１１における静電容量の変化をさらに低減することが可能である。
【0070】
参照電極１１を用いることのメリットとしては、（１）異物検出素子１による出力と、参照電極１１による出力とを比較することで異物検出素子１における静電容量の変化を検出するので、静電容量のバラツキをキャンセルし易い。（２）様々な検出回路と組み合わせることが可能となり、感度を得易い。等を挙げることができる。
【0071】
なお、櫛歯構造の電極３、４によってコンデンサを形成する場合、静電容量のバラツキが問題になり易い。電極３、４の作製プロセスで、歯間距離や厚みの出来上がり寸法にバラツキが生じるためである。特にセンサを小型化しようとすると、寸法バラツキの影響が大きくなり易く、小型化の妨げになっていた。
【0072】
本実施例においては、参照電極１１として、異物検出素子１と同一構成の素子に誘電体膜９を形成した素子を用いるので、製造バラツキを軽減することができる。さらに、それらを同一チップ上に作製する場合には、製造バラツキを大幅に軽減することができる。半導体製造工程における主な製造バラツキの要因が、膜厚のバラツキや、パターニング（露光、エッチング）のバラツキであり、これらは同一チップ内であれば、バラツキが小さいからである。そして、外付けのチップコンデンサを参照電極として利用する場合に比べて、参照電極１１を小さくでき、全体の構成を小型にできる。また、部品コストも抑えることが可能である。
【0073】
静電容量の変化の検出回路の例としては、例えば、ＬＣ発振回路等を挙げることができる。外付けのＬ（コイル）と直列に接続し、交流信号を加えると、共振周波数で発振される。異物が付着し静電容量Ｃの値が変化すると、共振周波数が変化する。参照電極１１によるＬＣ発振回路の共振周波数と、異物検出素子１によるＬＣ発振回路の周波数の違いを検出することで異物の付着を検出することができる。
【0074】
図１０には、異物検出素子１と参照電極１１とを用いたブリッジ回路２５について示す。図１０に示す例では、２つの異物検出素子１と、２つの参照電極１１とによってブリッジ回路２５を構成し、入力信号を供給することで、静電容量の変化を検出する。例えば、ブリッジ回路２５におけるＩＮＰＵＴとＧＮＤの間にパルス状の電圧を入力する。異物が付着すると異物検出素子１で構成されるＣ１とＣ３の静電容量が大きくなるため、ＯＵＴ１とＯＵＴ２における出力電力に差が生じる。ＯＵＴ１とＯＵＴ２の出力との間における位相差もしくは電圧差を検出することで、静電容量の変化、すなわち異物の付着を検出することができる。なお、図１０に示すブリッジ回路２５は一例であり、図１０においてＩＮＰＵＴとＧＮＤは逆にしても構わない。
【0075】
＜ブリッジ回路の特徴＞
上記のように、異物検出素子１と参照電極１１とを用いてブリッジ回路２５を構成することで、検出感度が大幅に向上する。一方、４つの素子が必要であるという点がデメリットであった。これに対し、本実施例では、２つの異物検出素子１と参照電極１１とを、半導体製造工程で１つのチップに形成することができるため、素子数が増えても作製工数は変化しない。素子１つあたりの面積を小さくすることができ、ブリッジ回路２５全体を小型化することができる。４つの素子の製造バラツキを小さくできる。等のメリットがあり、測定精度の向上と、生産効率の向上を両立することが可能である。
上記のように、異物検出素子１と参照電極１１とを用いてブリッジ回路２５を構成することで、検出感度が大幅に向上する。一方、４つの素子が必要であるという点がデメリットであった。これに対し、本実施例では、２つの異物検出素子１と参照電極１１とを、半導体製造工程で１つのチップに形成することができるため、素子数が増えても作製工数は変化しない。素子１つあたりの面積を小さくすることができ、ブリッジ回路２５全体を小型化することができる。４つの素子の製造バラツキを小さくできる。等のメリットがあり、測定精度の向上と、生産効率の向上を両立することが可能である。
【0076】
図１１には、回路シミュレーションにて、ブリッジ回路２５における異物検出の動作を確認した結果を示す。Ｃ１、Ｃ２、Ｃ３、Ｃ４でブリッジ回路を構成している。初期状態（異物付着なし）では、全て１．０ｐＦとした。異物が付着した状態においては、Ｃ１、Ｃ３が１．０５ｐＦになる前提とした。この状態のブリッジ回路２５に電圧のパルス波を印加し、ＯＵＴ１、ＯＵＴ２の出力を確認した。図１１（ａ）はパルス入力した場合の、ＯＵＴ１、ＯＵＴ２及び、ＯＵＴ１－ＯＵＴ２の変化である。図１１（ｂ）は、ＯＵＴ１－ＯＵＴ２を拡大した図である。Ｃ１とＣ３における静電容量の変化に起因して、ＯＵＴ１とＯＵＴ２に差が生じ、異物の存在を検出可能であることが分かる。
【0077】
＜異物検出素子と参照電極の配置態様１＞
図１２には、異物検出チップ１０に、２つの異物検出素子１ａ、１ｂと、２つの参照電極１１ａ、１１ｂの４つの電極が形成されている例について示す。参照電極１１ａ、１１ｂは、表面が太線の矩形で示す誘電体膜で覆われている。図１２の例では、異物検出素子の一極（各々の歯が接続する歯元部）と、参照電極の一極（各々の歯が接続する歯元部）は共有されている。これにより、異物検出チップ１０の小型化を図ることができる。この場合は、異物検出チップ１０が、異物検出素子１ａ、１ｂの機能をも含んだ複合的な異物検出素子に相当する。
図１２には、異物検出チップ１０に、２つの異物検出素子１ａ、１ｂと、２つの参照電極１１ａ、１１ｂの４つの電極が形成されている例について示す。参照電極１１ａ、１１ｂは、表面が太線の矩形で示す誘電体膜で覆われている。図１２の例では、異物検出素子の一極（各々の歯が接続する歯元部）と、参照電極の一極（各々の歯が接続する歯元部）は共有されている。これにより、異物検出チップ１０の小型化を図ることができる。この場合は、異物検出チップ１０が、異物検出素子１ａ、１ｂの機能をも含んだ複合的な異物検出素子に相当する。
【0078】
＜異物検出素子と参照電極の配置態様２＞
図１３には、異物検出素子と参照電極の配置態様２について示す。図１３に示すように、参照電極１１ａ、１１ｂは、異物検出素子１ａ、１ｂと比較して、歯数を少なくする等の方法により、小型化されている。ここで、参照電極１１ａ、１１ｂを覆う誘電体膜は、参照電極１１ａ、１１ｂの静電容量を相対的に増大させる。このため、参照電極１１ａ、１１ｂにおいては異物検出素子１ａ、１ｂと比較して小さい静電容量を有するような構成にすることが可能である。
図１３には、異物検出素子と参照電極の配置態様２について示す。図１３に示すように、参照電極１１ａ、１１ｂは、異物検出素子１ａ、１ｂと比較して、歯数を少なくする等の方法により、小型化されている。ここで、参照電極１１ａ、１１ｂを覆う誘電体膜は、参照電極１１ａ、１１ｂの静電容量を相対的に増大させる。このため、参照電極１１ａ、１１ｂにおいては異物検出素子１ａ、１ｂと比較して小さい静電容量を有するような構成にすることが可能である。
【0079】
参照電極１１ａ、１１ｂの静電容量を相対的に小さくする構成の例としては、（１）参照電極１１ａ、１１ｂの電極の歯数を減らす、あるいは長さを短くすることが考えられる。この場合には、参照電極１１ａ、１１ｂの面積を低減することができるため、異物検出チップ１０全体のサイズを小さくすることができる。また、（２）参照電極１１ａ、１１ｂの櫛歯の歯間距離を大きくすることが考えられる。この場合には、歯間距離が大きいため、異物が電極間に付着したとしても容量変化が生じ難くなる。このため、参照電極として求められる、静電容量の安定性が強化される。
【0080】
参照電極１１ａ、１１ｂを含めてブリッジ回路を構成し、１つのチップ上に配置する場合、異物検出素子１ａ、１ｂの１つの大きさは４００μｍ×４００μｍ程度、参照電極１１ａ、１１ｂの１つの大きさは２００μｍ×４００μｍ程度程度であり、チップサイズは１０００μｍ×７００μｍ×４００μｍ程度とすることができ、小型化が可能である。
【0081】
＜異物検出素子と参照電極の配置態様３＞
図１４には、異物検出素子と参照電極の配置態様３について示す。図１４に示すように、この態様においては、参照電極１１ａ、１１ｂを異物検出素子１ａ、１ｂに対して９０度回転させて配置している。これにより、異物検出素子１ａ、１ｂの櫛歯構造における歯の方向が流体の流れる方向に垂直とした場合に、参照電極１１ａ、１１ｂにおける歯の方向が流体の流れる方向に平行とすることができる。その結果、参照電極１１ａ、１１ｂに異物が付着する可能性をさらに低減させることができる。
図１４には、異物検出素子と参照電極の配置態様３について示す。図１４に示すように、この態様においては、参照電極１１ａ、１１ｂを異物検出素子１ａ、１ｂに対して９０度回転させて配置している。これにより、異物検出素子１ａ、１ｂの櫛歯構造における歯の方向が流体の流れる方向に垂直とした場合に、参照電極１１ａ、１１ｂにおける歯の方向が流体の流れる方向に平行とすることができる。その結果、参照電極１１ａ、１１ｂに異物が付着する可能性をさらに低減させることができる。
【0082】
＜異物検出素子と参照電極の配置態様４＞
図１５には、異物検出素子と参照電極の配置態様４について示す。図１５に示すように、この態様においては、異物検出素子１ａ、１ｂと参照電極１１ａ、１１ｂを１列に並べ
て配置している。図１５（ａ）は、異物検出素子１ａ、１ｂと参照電極１１ａ、１１ｂを流体の流れ方向に平行に１列に並べて配置した態様である。図１５（ｂ）は、異物検出素子１ａ、１ｂと参照電極１１ａ、１１ｂを流体の流れ方向に垂直に１列に並べて配置した態様である。この配置によれば、異物検出チップ１０を細長いチップとすることができるので、流路への組み込みやすくなる。図１５（ｂ）では、電極端子７は異物検出チップ１０における、流体の流れ方向の端部に配置されているが、異物検出素子１ａ、１ｂ、参照電極１１ａ、１１ｂよりも下流側にあることで異物の検出を阻害しない構成となっている。
図１５には、異物検出素子と参照電極の配置態様４について示す。図１５に示すように、この態様においては、異物検出素子１ａ、１ｂと参照電極１１ａ、１１ｂを１列に並べ
て配置している。図１５（ａ）は、異物検出素子１ａ、１ｂと参照電極１１ａ、１１ｂを流体の流れ方向に平行に１列に並べて配置した態様である。図１５（ｂ）は、異物検出素子１ａ、１ｂと参照電極１１ａ、１１ｂを流体の流れ方向に垂直に１列に並べて配置した態様である。この配置によれば、異物検出チップ１０を細長いチップとすることができるので、流路への組み込みやすくなる。図１５（ｂ）では、電極端子７は異物検出チップ１０における、流体の流れ方向の端部に配置されているが、異物検出素子１ａ、１ｂ、参照電極１１ａ、１１ｂよりも下流側にあることで異物の検出を阻害しない構成となっている。
【0083】
次に、図１６には、異物検出素子１と参照電極１１とが並べて配置されている場合の異物検出チップ１０の断面図の詳細を示す。先述のように、異物検出素子１における各電極の歯は、庇構造を有しているとともに、保護膜６が形成されている。また、参照電極１１においては、各電極の歯が誘電体膜９で覆われている。
【0084】
【0085】
（１）工程１
図１７に示すように、基板２となるべき単結晶シリコン基板１２に、土台膜５となる誘電体膜（ＳｉＯ２）１５を厚さ１μｍで成膜する。同様に、単結晶シリコン基板１２の底面にも絶縁層としての誘電体膜（ＳｉＯ２）１５を成膜する。
図１７に示すように、基板２となるべき単結晶シリコン基板１２に、土台膜５となる誘電体膜（ＳｉＯ２）１５を厚さ１μｍで成膜する。同様に、単結晶シリコン基板１２の底面にも絶縁層としての誘電体膜（ＳｉＯ２）１５を成膜する。
【0086】
（２）工程２
図１７に示すように、電極３、４となる導電膜１３を形成する。例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜を厚さ２μｍで成膜する。そして、成膜後に適宜、不純物を導入し抵抗値を低減する。成膜後、パターニング工程（フォトマスクによるフォトリソグラフィー、エッチング）にて、電極３、４（歯３ａ、４ａ）のパターンを形成する。その際、例えば上述のように、歯幅が２μｍで、歯間距離が２μｍとする。各々の歯の長さ４００μｍとしてもよい。
図１７に示すように、電極３、４となる導電膜１３を形成する。例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜を厚さ２μｍで成膜する。そして、成膜後に適宜、不純物を導入し抵抗値を低減する。成膜後、パターニング工程（フォトマスクによるフォトリソグラフィー、エッチング）にて、電極３、４（歯３ａ、４ａ）のパターンを形成する。その際、例えば上述のように、歯幅が２μｍで、歯間距離が２μｍとする。各々の歯の長さ４００μｍとしてもよい。
【0087】
（３）工程３
図１８（ａ）に示すように、パターニング工程にて、各電極３、４及び電極端子７の周囲の誘電体膜１５を除去する。その際、Ｐｏｌｙ－Ｓｉの導電膜１３のうち、電極３、４となる部分にマスクしてＳｉＯ２の誘電体膜１５を等方性エッチングすると、図１８（ａ）に示すような庇構造とすることができる。例えば、１μｍ厚の誘電体膜１５を等方性エッチングすることで片側１μｍのアンダーカットをいれることができる。
図１８（ａ）に示すように、パターニング工程にて、各電極３、４及び電極端子７の周囲の誘電体膜１５を除去する。その際、Ｐｏｌｙ－Ｓｉの導電膜１３のうち、電極３、４となる部分にマスクしてＳｉＯ２の誘電体膜１５を等方性エッチングすると、図１８（ａ）に示すような庇構造とすることができる。例えば、１μｍ厚の誘電体膜１５を等方性エッチングすることで片側１μｍのアンダーカットをいれることができる。
【0088】
（４）工程４
図１８（ｂ）に示すように、電極３、４の保護膜６とすべく、全体にＳｉＮ膜１６を０．１μｍの厚さで成膜する。同様に、単結晶シリコン基板１２の底面にも保護膜６としてのＳｉＮ膜１６を成膜する。その際、成膜にＬＰＣＶＤ法を用いることで、庇構造を良好に被膜することができる。その後、電極３、４の周囲におけるＳｉＮ膜１６、電極端子７のＳｉＮ膜１６を除去する。
図１８（ｂ）に示すように、電極３、４の保護膜６とすべく、全体にＳｉＮ膜１６を０．１μｍの厚さで成膜する。同様に、単結晶シリコン基板１２の底面にも保護膜６としてのＳｉＮ膜１６を成膜する。その際、成膜にＬＰＣＶＤ法を用いることで、庇構造を良好に被膜することができる。その後、電極３、４の周囲におけるＳｉＮ膜１６、電極端子７のＳｉＮ膜１６を除去する。
【0089】
（５）工程５
図１９（ａ）に示すように、櫛歯電極が埋まるほどの厚さで、誘電体膜９となるべきＳｉＯ２膜１９を３μｍ厚で成膜する。この工程は、本実施例において誘電体層形成工程に相当する。成膜後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを適用することにより、表面が平坦化され、参照電極としてより望ましい形
となる。この工程は、本実施例において平坦化工程に相当する。
図１９（ａ）に示すように、櫛歯電極が埋まるほどの厚さで、誘電体膜９となるべきＳｉＯ２膜１９を３μｍ厚で成膜する。この工程は、本実施例において誘電体層形成工程に相当する。成膜後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを適用することにより、表面が平坦化され、参照電極としてより望ましい形
となる。この工程は、本実施例において平坦化工程に相当する。
【0090】
（６）工程６
図１９（ｂ）に示すように、異物検出素子１の電極３、４の歯３ａ、４ａの間に充填された部分、および電極端子７の上面のＳｉＯ２膜１９をフォトリソグラフィにより除去する。なお、電極の保護膜６をＳｉＮとし、充填させる誘電体膜９をＳｉＯ２としたのは、この工程において、ＳｉＮ膜とＳｉＯ２膜とのエッチング選択性を得るためである。すなわち、ＳｉＯ２膜１９のみを除去し、ＳｉＮ膜１６を残させるためである。
図１９（ｂ）に示すように、異物検出素子１の電極３、４の歯３ａ、４ａの間に充填された部分、および電極端子７の上面のＳｉＯ２膜１９をフォトリソグラフィにより除去する。なお、電極の保護膜６をＳｉＮとし、充填させる誘電体膜９をＳｉＯ２としたのは、この工程において、ＳｉＮ膜とＳｉＯ２膜とのエッチング選択性を得るためである。すなわち、ＳｉＯ２膜１９のみを除去し、ＳｉＮ膜１６を残させるためである。
【0091】
（７）工程７
図１９（ｃ）に示すように、電極端子部に金属膜８となるＡｕ／Ｔｉ膜１８を０．５μｍ／０．１μｍ厚で成膜し、パターニングを行う。
図１９（ｃ）に示すように、電極端子部に金属膜８となるＡｕ／Ｔｉ膜１８を０．５μｍ／０．１μｍ厚で成膜し、パターニングを行う。
【0092】
＜実施例３＞
次に、本発明の実施例３について説明する。実施例３においては、実施例１で説明した異物検出素子１と、流量測定素子２１とを1チップ上に混載した例について説明する。
次に、本発明の実施例３について説明する。実施例３においては、実施例１で説明した異物検出素子１と、流量測定素子２１とを1チップ上に混載した例について説明する。
【0093】
図２０には、本実施例における異物検出チップ２０の概略図を示す。図２０（ａ）は平面図、図２０（ｂ）は、断面Ａ－Ａにおける断面図である。図２０（ａ）に示すように、異物検出チップ２０の図中左側には異物検出素子１が配置され、右側には流量測定素子２１が配置されている。
【0094】
流量測定素子２１は、マイクロヒータ（加熱部ともいう）２２と、マイクロヒータ２２を挟んで対称に設けられた二つのサーモパイル（温度検出部ともいう）２３ａ、２３ｂとを備える。すなわち、マイクロヒータ２２と二つのサーモパイル２３ａ、２３ｂとは、所定の方向に並ぶように配置されている。これらは、図２０（ｂ）に示すように絶縁薄膜２４に形成され、マイクロヒータ２２、サーモパイル２３ａ、２３ｂ及び絶縁薄膜２４は基板２上に設けられている。また、マイクロヒータ２２及びサーモパイル２３ａ、２３ｂの下方の基板２には、エッチング等により形成されるキャビティ（空洞）２ａが設けられている。
【0095】
マイクロヒータ２２は、例えばポリシリコンで形成された抵抗である。流体の流れがない場合、マイクロヒータ２２の周囲の温度分布はほぼ均等になる。一方、流体が流れた場合、周囲の空気が移動するため、マイクロヒータ２２の上流側よりも下流側の方が温度は高くなる。流量測定素子２１は、このようなヒータ熱の分布の偏りを利用して、流量を示す値を出力する。
【0096】
センサ素子の出力電圧ΔＶは、例えば次のような式（１）で表される。
なお、Ｔｈはマイクロヒータ２２の温度（サーモパイル２３ａ、２３ｂにおけるマイクロヒータ２２側の端部の温度）、Ｔａはサーモパイル２３ａ、２３ｂにおけるマイクロヒータ２２から遠い側の端部の温度のうち低い方の温度、Ｖｆは流速の平均値、Ａ及びｂは所定の定数である。
【数1】
なお、Ｔｈはマイクロヒータ２２の温度（サーモパイル２３ａ、２３ｂにおけるマイクロヒータ２２側の端部の温度）、Ｔａはサーモパイル２３ａ、２３ｂにおけるマイクロヒータ２２から遠い側の端部の温度のうち低い方の温度、Ｖｆは流速の平均値、Ａ及びｂは所定の定数である。
【0097】
ここで、流量測定素子２１と異物検出素子１とが１チップ上に配置されていると、下記のようなメリットが得られる。（２チップである場合と比べて）（１）異物検出素子１自
身も小型となり、２チップである場合に比べて実装（アセンブリ）するエリアも小さくなるので、大幅な小型化が図れる。（２）図２０（ａ）に示すように、櫛歯構造の電極をサーモパイル２３ａ、２３ｂの幅全体に設けることで、流量測定素子２１への影響度が大きいエリアについて異物検出ができる。（３）流量測定素子２１のすぐ近傍に異物検出素子１があるため、検出効率がよい。また２チップの場合では、流量測定チップと異物検出チップとで気流の状態が変わってしまう可能性があるが、１チップでは素子間で気流の状態が変わらないので、測定精度を向上できる。（４）流量測定素子２１と異物検出素子１は、同一の作製工程で作製できるため、別々に作製するよりも製造コストが抑えられる。（５）異物検出素子１における電極３、４は、マイクロヒータ２２もしくはサーモパイル２３ａ、２３ｂと同じ膜から作製することが可能である。これにより、作製プロセスが簡易にできるため、生産性向上、低コスト化につながる。（６）異物検出素子１は、流量測定素子２１の上流側に配置されている。これにより、異物検出の感度を相対的に高めることができる。ただし、下流に配置する場合も、異物検出感度を落としたい（鈍感にしたい）時に有意である。流量測定素子２１の方が先に異物が付着し易くなるが、異物の許容量が大きい場合などには、下流側に配置するのもよい。
身も小型となり、２チップである場合に比べて実装（アセンブリ）するエリアも小さくなるので、大幅な小型化が図れる。（２）図２０（ａ）に示すように、櫛歯構造の電極をサーモパイル２３ａ、２３ｂの幅全体に設けることで、流量測定素子２１への影響度が大きいエリアについて異物検出ができる。（３）流量測定素子２１のすぐ近傍に異物検出素子１があるため、検出効率がよい。また２チップの場合では、流量測定チップと異物検出チップとで気流の状態が変わってしまう可能性があるが、１チップでは素子間で気流の状態が変わらないので、測定精度を向上できる。（４）流量測定素子２１と異物検出素子１は、同一の作製工程で作製できるため、別々に作製するよりも製造コストが抑えられる。（５）異物検出素子１における電極３、４は、マイクロヒータ２２もしくはサーモパイル２３ａ、２３ｂと同じ膜から作製することが可能である。これにより、作製プロセスが簡易にできるため、生産性向上、低コスト化につながる。（６）異物検出素子１は、流量測定素子２１の上流側に配置されている。これにより、異物検出の感度を相対的に高めることができる。ただし、下流に配置する場合も、異物検出感度を落としたい（鈍感にしたい）時に有意である。流量測定素子２１の方が先に異物が付着し易くなるが、異物の許容量が大きい場合などには、下流側に配置するのもよい。
【0098】
図２１には、本実施例における異物検出チップ２０の別態様の概略図を示す。図２１（ａ）は平面図、図２１（ｂ）は、断面Ａ－Ａにおける断面図である。この態様では、図２１（ａ）に示すように、異物検出チップ２０の図中左側には、異物検出素子１ａ、１ｂと、参照電極１１ａ、１１ｂが配置されており、右側には流量測定素子２１が配置されている。
【0099】
このように、異物検出素子１ａ、１ｂ、参照電極１１ａ、１１ｂ、流量測定素子２１を半導体製造工程によって１チップ上に形成することで、より顕著な測定精度向上の効果やコストメリットを得ることが可能である。
【0100】
次に、図２２には、異物検出素子１と流量測定素子２１とが並べて配置されている場合の異物検出チップ２０の断面図の詳細を示す。先述のように、異物検出素子１における各電極の歯は、庇構造を有しているとともに、保護膜６が形成されている。また、流量測定素子２１においては、マイクロヒータ２２と二つのサーモパイル２３ａ、２３ｂが誘電体膜で覆われることで絶縁薄膜２４が形成されている。
【0101】
〔異物検出素子の作製プロセス〕
以下、図２３～２５を用いて、異物検出素子１と流量測定素子２１とが配置された異物検出チップ２０についての半導体製造工程による作成プロセスについて説明する。
以下、図２３～２５を用いて、異物検出素子１と流量測定素子２１とが配置された異物検出チップ２０についての半導体製造工程による作成プロセスについて説明する。
【0102】
（１）工程１
図２３（ａ）に示すように、基板２となるべき単結晶シリコン基板１２に、土台膜５となる誘電体膜（ＳｉＯ２）１５を厚さ１μｍで成膜する。同様に、単結晶シリコン基板１２の底面にも絶縁層としての誘電体膜（ＳｉＯ２）１５を成膜する。
図２３（ａ）に示すように、基板２となるべき単結晶シリコン基板１２に、土台膜５となる誘電体膜（ＳｉＯ２）１５を厚さ１μｍで成膜する。同様に、単結晶シリコン基板１２の底面にも絶縁層としての誘電体膜（ＳｉＯ２）１５を成膜する。
【0103】
（２）工程２
図２３（ｂ）に示すように、電極３、４及び、マイクロヒータ２２、サーモパイル２３ａ、２３ｂとなる導電膜１３を形成する。例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜を厚さ２μｍで成膜する。成膜後に適宜、不純物を導入し抵抗値を低減する。成膜後、パターニング工程（フォトマスクによるフォトリソグラフィー、エッチング）にて、電極３、４（歯３ａ、４ａ）及び、マイクロヒータ２２、サーモパイル２３ａ、２３ｂのパターンを形成する。
図２３（ｂ）に示すように、電極３、４及び、マイクロヒータ２２、サーモパイル２３ａ、２３ｂとなる導電膜１３を形成する。例えば、多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜を厚さ２μｍで成膜する。成膜後に適宜、不純物を導入し抵抗値を低減する。成膜後、パターニング工程（フォトマスクによるフォトリソグラフィー、エッチング）にて、電極３、４（歯３ａ、４ａ）及び、マイクロヒータ２２、サーモパイル２３ａ、２３ｂのパターンを形成する。
【0104】
（３）工程３
図２４（ａ）に示すように、パターニング工程にて、各電極３、４の周囲の誘電体膜１５を除去する。その際、Ｐｏｌｙ－Ｓｉの導電膜１３のうち、電極３、４となる部分にマスクしてＳｉＯ２の誘電体膜１５を等方性エッチングすると、図２４（ａ）に示すような庇構造とすることができる。例えば、１μｍ厚の誘電体膜１５を等方性エッチングすることで片側１μｍのアンダーカットをいれることができる。
図２４（ａ）に示すように、パターニング工程にて、各電極３、４の周囲の誘電体膜１５を除去する。その際、Ｐｏｌｙ－Ｓｉの導電膜１３のうち、電極３、４となる部分にマスクしてＳｉＯ２の誘電体膜１５を等方性エッチングすると、図２４（ａ）に示すような庇構造とすることができる。例えば、１μｍ厚の誘電体膜１５を等方性エッチングすることで片側１μｍのアンダーカットをいれることができる。
【0105】
（４）工程４
図２４（ｂ）に示すように、電極３、４及び、マイクロヒータ２２、サーモパイル２３ａ、２３ｂの保護膜６とすべく、全体にＳｉＮ膜１６を０．１μｍの厚さで成膜する。その際、成膜にＬＰＣＶＤ法を用いることで、庇構造を良好に被膜することができる。その後、電極３、４の周囲におけるＳｉＮ膜１６のＳｉＮ膜１６を除去する。また、その際、サーモパイルのＡｌ膜とコンタクトする部分のＳｉＮ膜１６を開口する。サーモパイル用のＡｌ膜２６を０．２μｍ厚で成膜し、その後、パターンを形成する。なお、図示はしていないが、外部端子をＡｌ膜から形成する場合には、同時にＡｌ膜から外部端子を形成する。
図２４（ｂ）に示すように、電極３、４及び、マイクロヒータ２２、サーモパイル２３ａ、２３ｂの保護膜６とすべく、全体にＳｉＮ膜１６を０．１μｍの厚さで成膜する。その際、成膜にＬＰＣＶＤ法を用いることで、庇構造を良好に被膜することができる。その後、電極３、４の周囲におけるＳｉＮ膜１６のＳｉＮ膜１６を除去する。また、その際、サーモパイルのＡｌ膜とコンタクトする部分のＳｉＮ膜１６を開口する。サーモパイル用のＡｌ膜２６を０．２μｍ厚で成膜し、その後、パターンを形成する。なお、図示はしていないが、外部端子をＡｌ膜から形成する場合には、同時にＡｌ膜から外部端子を形成する。
【0106】
（５）工程５
図２４（ｃ）に示すように、図１９（ａ）に示すように、櫛歯電極が埋まるほどの厚さで、絶縁薄膜２４の上側部分となるべきＳｉＯ２膜１９を３μｍ厚で成膜する。成膜後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを適用することにより、表面が平坦化され、参照電極としてより望ましい形となる。
図２４（ｃ）に示すように、図１９（ａ）に示すように、櫛歯電極が埋まるほどの厚さで、絶縁薄膜２４の上側部分となるべきＳｉＯ２膜１９を３μｍ厚で成膜する。成膜後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを適用することにより、表面が平坦化され、参照電極としてより望ましい形となる。
【0107】
（６）工程６
図２５（ａ）に示すように、異物検出素子１の電極３、４の歯３ａ、４ａの間に充填された部分のＳｉＯ２膜１９をフォトリソグラフィにより除去する。なお、電極の保護膜６をＳｉＮとし、充填させる誘電体膜９をＳｉＯ２としたのは、この工程において、ＳｉＮ膜とＳｉＯ２膜とのエッチング選択性を得るためである。すなわち、ＳｉＯ２膜１９のみを除去し、ＳｉＮ膜１６を残させるためである。また、この際、絶縁薄膜２４の上側部分となるべきＳｉＯ２膜１９は残す。
図２５（ａ）に示すように、異物検出素子１の電極３、４の歯３ａ、４ａの間に充填された部分のＳｉＯ２膜１９をフォトリソグラフィにより除去する。なお、電極の保護膜６をＳｉＮとし、充填させる誘電体膜９をＳｉＯ２としたのは、この工程において、ＳｉＮ膜とＳｉＯ２膜とのエッチング選択性を得るためである。すなわち、ＳｉＯ２膜１９のみを除去し、ＳｉＮ膜１６を残させるためである。また、この際、絶縁薄膜２４の上側部分となるべきＳｉＯ２膜１９は残す。
【0108】
（７）工程７
図２５（ｂ）に示すように、チップ全体の最表層にＳｉＮ膜の保護膜２７を０．１μｍ厚で形成する。これは、ＳｉＮ膜は防湿性に優れるため、絶縁薄膜１４のＳｉＯ２を湿度から保護するためである。に形成する。この際、電極３、４については、ＳｉＮ膜が追加で付与されることになる。
図２５（ｂ）に示すように、チップ全体の最表層にＳｉＮ膜の保護膜２７を０．１μｍ厚で形成する。これは、ＳｉＮ膜は防湿性に優れるため、絶縁薄膜１４のＳｉＯ２を湿度から保護するためである。に形成する。この際、電極３、４については、ＳｉＮ膜が追加で付与されることになる。
【0109】
（８）工程８
図２５（ｃ）に示すように、シリコンエッチングによりキャビティ２ａを形成する。絶縁薄膜２４に空けたエッチングホール（図示なし）で表側からエッチングする。
図２５（ｃ）に示すように、シリコンエッチングによりキャビティ２ａを形成する。絶縁薄膜２４に空けたエッチングホール（図示なし）で表側からエッチングする。
【0110】
（９）工程９（不図示）
電極端子に金属膜８となるＡｕ／Ｔｉ膜１８を０．５μｍ／０．１μｍ厚で成膜し、パターニングを行う。
電極端子に金属膜８となるＡｕ／Ｔｉ膜１８を０．５μｍ／０．１μｍ厚で成膜し、パターニングを行う。
【0111】
上述したように、異物検出素子１における電極３、４は、流量測定素子２１のマイクロヒータ２２やサーモパイル２３ａ、２３ｂと同じ材料とすることで、製造工程が簡易になる。同時に使用できる材料としては、必ずしも多結晶シリコン（Ｐｏｌｙ－Ｓｉ）膜である必要はないが、金属膜やシリコン膜が半導体プロセスと相性がよく使い易い。金属膜としては、半導体製造工程で使用される、Ａｌ、Ｃｕ、Ｐｔ、Ａｕ、Ｗ、Ｍｏ等を用いることが可能である。
【0112】
シリコン膜を使用する場合には、異物検出素子１の電極３、４の厚みを厚くし易いメリットがある。異物検出素子１における電極３、４と流量測定素子２１のマイクロヒータ２２を同じシリコン膜とした場合は、膜厚を大きくしたとしてもヒータ抵抗がそれほど小さくならないからである。金属膜でマイクロヒータ２２を形成する場合は、抵抗値が小さくなりすぎるのを避けるため、マイクロヒータ２２を細く、薄く形成する必要がある。シリコン膜は抵抗が金属膜と比較して高いため、膜厚を厚くすることが可能である。異物検出素子１における電極３、４を厚くすることができると、異物の検出感度を上げることが可能である。また、シリコン膜は、表層に非導電膜としてＳｉＮ膜やＳｉＯ２膜を成膜することが容易である。材料としては、半導体製造工程で使用される、単結晶シリコン、多結晶シリコン、アモルファスシリコンなどが候補である。
【0113】
異物検出素子１の電極３、４の厚みを厚くし易いメリットがある。異物検出素子１における電極３、４と流量測定素子２１のマイクロヒータ２２を同じ薄膜層から形成するとすると、電極３、４の膜厚は０．１μｍ～５μｍが好適である。膜厚が薄い場合は。生産性が良くなる。成膜やエッチングの時間が短くなる。（なお、フローセンサとヒータと共通の膜厚である場合には、金属膜とすると、抵抗値を確保するためには膜厚が小さくなる傾向にある。）一方で、膜厚が薄いと電極３、４の歯３ａ、４ａにおける段差が小さくなり、異物検出に係る感度が低下する虞がある。
【0114】
これらより、異物検出素子１の電極３、４の厚みは０．１μｍ以上が望ましい。０．１μｍより小さいと、異物の検出感度が過度に小さくなる。膜厚が大きい場合は、異物検出感度が大きくなる。なお、上述のとおり、異物検出素子１の電極３、４と流量測定素子２１のマイクロヒータ２２の膜厚を共通とする合には、材質としてシリコン膜とすることで、膜厚を大きくすることが可能となる。一方で、この場合には、生産性が悪くなる。これらより、異物検出素子１の電極３、４の厚みは５μｍ以下が望ましい。５μｍより大きいと、半導体製造工程における作成が困難となる。
【0115】
異物検出素子１は異物を検出し、流量測定素子２１の故障を発見することが目的である。実際には、故障検出のみならず、流量測定素子２１における測定結果を補正することでのセンサの高寿命化、高精度化にも使用することができる。異物検出素子１によって異物の付着の度合いを検出し、流量測定素子２１の制御回路にフィードバックさせる。異物の付着量が多い場合には、流量測定素子２１のマイクロヒータ２２の発熱温度を上げるために印加電力を増加させたり、流量測定素子２１のサーモパイル２３ａ、２３ｂの感度（流量の出力）の増幅率を増加させたりすることで、測定性能の劣化を抑制することができる。
【0116】
なお、以下には本発明の構成要件と実施例の構成とを対比可能とするために、本発明の構成要件を図面の符号付きで付記しておく。
＜付記１＞
流体に含まれる異物を検出するＭＥＭＳ異物検出素子（１）であって、
シリコン基板（２）と、
前記シリコン基板（２）上に形成された第１の絶縁膜（５）と、
前記第１の絶縁膜上（５）に形成され、二つの櫛歯状の電極パターン（３、４）の組み合わせを含む検出用電極部（１ａ、１ｂ）と、
前記第１の絶縁膜上（５）に形成され、二つの櫛歯状の電極パターン（３、４）の組み合わせを含む参照用電極部（１１ａ、１１ｂ）と、
第１の検出用電極部（１ａ）及び第２の検出用電極部（１ｂ）の二つの前記検出用電極部（１ａ、１ｂ）と、第１の参照用電極部（１１ａ）及び第２の参照用電極部（１１ｂ）の二つの前記参照用電極部（１１ａ、１１ｂ）と、を前記第１の絶縁膜（５）上に形成さ
れた配線パターンで接続して構築される検出回路（２５）と、
を備え、
前記検出回路（２５）は、
入力端とＧＮＤが、該入力端側から前記第１の検出用電極部（１ａ）と前記第１の参照用電極部（１１ａ）とが直列に接続された第１のラインで接続され、
前記入力端と前記ＧＮＤが、該入力端側から前記第２の参照用電極部（１１ｂ）と前記第２の検出用電極部（１ｂ）とが直列に接続された第２のラインによって、前記第１のラインと並列に接続され、
前記第１のラインにおける前記第１の検出用電極部と前記第１の参照用電極部との間を第１の出力端とし、
前記第２のラインにおける前記第２の検出用電極部と前記第２の参照用電極部との間を第２の出力端とする、回路であり、
前記二つの櫛歯状の電極パターン（３、４）の組み合わせにおいては、該二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）が所定間隔で交互に平行に並ぶように配置され、
前記参照用電極部（１１ａ、１１ｂ）は、前記検出用電極部（１ａ、１ｂ）と比較して、前記二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）の間に異物が付着しづらくなる、異物抑制構造（９）を有することを特徴とする、ＭＥＭＳ異物検出素子。
＜付記１＞
流体に含まれる異物を検出するＭＥＭＳ異物検出素子（１）であって、
シリコン基板（２）と、
前記シリコン基板（２）上に形成された第１の絶縁膜（５）と、
前記第１の絶縁膜上（５）に形成され、二つの櫛歯状の電極パターン（３、４）の組み合わせを含む検出用電極部（１ａ、１ｂ）と、
前記第１の絶縁膜上（５）に形成され、二つの櫛歯状の電極パターン（３、４）の組み合わせを含む参照用電極部（１１ａ、１１ｂ）と、
第１の検出用電極部（１ａ）及び第２の検出用電極部（１ｂ）の二つの前記検出用電極部（１ａ、１ｂ）と、第１の参照用電極部（１１ａ）及び第２の参照用電極部（１１ｂ）の二つの前記参照用電極部（１１ａ、１１ｂ）と、を前記第１の絶縁膜（５）上に形成さ
れた配線パターンで接続して構築される検出回路（２５）と、
を備え、
前記検出回路（２５）は、
入力端とＧＮＤが、該入力端側から前記第１の検出用電極部（１ａ）と前記第１の参照用電極部（１１ａ）とが直列に接続された第１のラインで接続され、
前記入力端と前記ＧＮＤが、該入力端側から前記第２の参照用電極部（１１ｂ）と前記第２の検出用電極部（１ｂ）とが直列に接続された第２のラインによって、前記第１のラインと並列に接続され、
前記第１のラインにおける前記第１の検出用電極部と前記第１の参照用電極部との間を第１の出力端とし、
前記第２のラインにおける前記第２の検出用電極部と前記第２の参照用電極部との間を第２の出力端とする、回路であり、
前記二つの櫛歯状の電極パターン（３、４）の組み合わせにおいては、該二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）が所定間隔で交互に平行に並ぶように配置され、
前記参照用電極部（１１ａ、１１ｂ）は、前記検出用電極部（１ａ、１ｂ）と比較して、前記二つの櫛歯状の電極パターン（３、４）における各々の歯（３ａ、４ａ）の間に異物が付着しづらくなる、異物抑制構造（９）を有することを特徴とする、ＭＥＭＳ異物検出素子。
【符号の説明】
【0117】
１、１ａ、１ｂ ：異物検出素子
２ ：シリコン基板
３ ：電極
３ａ ：歯
４ ：電極
４ａ ：歯
５ ：土台膜
６ ：保護膜
７ ：電極端子
９ ：誘電体膜
１０ ：異物検出チップ
１１、１１ａ、１１ｂ ：参照電極
２１ ：流量測定素子
２５ ：ブリッジ回路
２ ：シリコン基板
３ ：電極
３ａ ：歯
４ ：電極
４ａ ：歯
５ ：土台膜
６ ：保護膜
７ ：電極端子
９ ：誘電体膜
１０ ：異物検出チップ
１１、１１ａ、１１ｂ ：参照電極
２１ ：流量測定素子
２５ ：ブリッジ回路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】