特開2023-42500動画Ｘ線検出パネル、それを有するＸ線ディテクター、及びＸ線ディテクターの駆動方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023042500
(43)【公開日】2023-03-27
(54)【発明の名称】動画Ｘ線検出パネル、それを有するＸ線ディテクター、及びＸ線ディテクターの駆動方法
(51)【国際特許分類】
H04N 5/32 20230101AFI20230317BHJP
H04N 25/50 20230101ALI20230317BHJP
H04N 25/77 20230101ALI20230317BHJP
【ＦＩ】
H04N5/32
H04N5/351
H04N5/3745
【審査請求】有
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2021189205
(22)【出願日】2021-11-22
(31)【優先権主張番号】10-2021-0122648
(32)【優先日】2021-09-14
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】521511302
【氏名又は名称】バイオセンステク インコーポレイテッド
【氏名又は名称原語表記】ＢＩＯＳＥＮＳＴＥＣＨ ＩＮＣ．
【住所又は居所原語表記】Ｂ９０１－９０５，Ｙｏｎｇｉｎ Ｔｅｃｈｎｏ Ｖａｌｌｅｙ，３５７ Ｇｕｓｅｏｎｇ－ｒｏ，Ｇｉｈｅｕｎｇ－ｇｕ，Ｙｏｎｇｉｎ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100077012
【弁理士】
【氏名又は名称】岩谷 龍
(72)【発明者】
【氏名】チョン，スンイク
(72)【発明者】
【氏名】チャン，ハンビン
(72)【発明者】
【氏名】チェ，ジェフン
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024CX54
5C024CX61
5C024GX03
5C024GX16
5C024GY31
(57)【要約】
【課題】ウィンドウタイムとリードアウトとの間にライン別に時間遅延が発生することを防止できる動画Ｘ線ディテクターの検出パネル、動画Ｘ線ディテクター、及びＸ線ディテクターの駆動方法を提供する。
【解決手段】Ｘ線検出パネルを含む動画Ｘ線ディテクターの駆動方法において、前記Ｘ線検出パネルは、行列状に配列された複数のピクセルを含み、各ピクセルは、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含み、前記複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトが行われるＸ線ディテクターの駆動方法を構成する。
【選択図】図４
【解決手段】Ｘ線検出パネルを含む動画Ｘ線ディテクターの駆動方法において、前記Ｘ線検出パネルは、行列状に配列された複数のピクセルを含み、各ピクセルは、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含み、前記複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトが行われるＸ線ディテクターの駆動方法を構成する。
【選択図】図４
【特許請求の範囲】
【請求項1】
Ｘ線検出パネルを含む動画Ｘ線ディテクターの駆動方法において、
前記Ｘ線検出パネルは、行列状に配列された複数のピクセルを含み、各ピクセルは、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含み、
前記複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトが行われるＸ線ディテクターの駆動方法。
前記Ｘ線検出パネルは、行列状に配列された複数のピクセルを含み、各ピクセルは、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含み、
前記複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトが行われるＸ線ディテクターの駆動方法。
【請求項2】
前の行のウィンドウタイムの開始より次の行のウィンドウタイムの開始が遅れ、
前の行の各ピクセルのリードアウトが終了した後、次の行の各ピクセルのリードアウトが行われる、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
前の行の各ピクセルのリードアウトが終了した後、次の行の各ピクセルのリードアウトが行われる、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
【請求項3】
前の行のリードアウトの終了時点と次の行のウィンドウタイムの終了時点とが一致する、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
【請求項4】
リセットタイムがリードアウトタイムより長く、
リードアウトの終了後にアイドルタイムが定義され、
アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項３に記載の動画Ｘ線ディテクターの駆動方法。
リードアウトの終了後にアイドルタイムが定義され、
アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項３に記載の動画Ｘ線ディテクターの駆動方法。
【請求項5】
前の行のラインリセットが終了した後、次の行のラインリセットが開始される、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
【請求項6】
リセットタイムがリードアウトタイムより短く、
リセットタイムの終了後にアイドルタイムが定義され、
前記アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項５に記載の動画Ｘ線ディテクターの駆動方法。
リセットタイムの終了後にアイドルタイムが定義され、
前記アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項５に記載の動画Ｘ線ディテクターの駆動方法。
【請求項7】
前の行のラインリセットが終了する前に、次の行のラインリセットが行われ、
前の行のラインリセットが終了した後、一定時間が経過してから次の行のラインリセットが終了する、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
前の行のラインリセットが終了した後、一定時間が経過してから次の行のラインリセットが終了する、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
【請求項8】
リセットタイム、ウィンドウタイム、及びリードアウトタイムは、それぞれ前記検出パネル内の全ての行の各ピクセルに対して同一に定義される、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
【請求項9】
ラインリセット時、該当する行の各リセット薄膜トランジスタはオン状態で、各リードアウト薄膜トランジスタはオフ状態であって、
ウィンドウタイムの間、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオフ状態であって、
リードアウト段階で、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオン状態である、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
ウィンドウタイムの間、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオフ状態であって、
リードアウト段階で、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオン状態である、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
【請求項10】
各行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートは一つのリードアウトゲートパッドに共通的に連結され、
各行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインは互いに異なる各リードアウトパッドにそれぞれ連結され、
各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートは一つのリセットゲートパッドに共通的に連結され、
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインはリセットドレインパッドに共通的に連結され、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された、請求項９に記載の動画Ｘ線ディテクターの駆動方法。
各行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインは互いに異なる各リードアウトパッドにそれぞれ連結され、
各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートは一つのリセットゲートパッドに共通的に連結され、
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインはリセットドレインパッドに共通的に連結され、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された、請求項９に記載の動画Ｘ線ディテクターの駆動方法。
【請求項11】
行列状に配列され、各ピクセルがリードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含む複数のピクセル；
それぞれ一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートに共通的に連結された複数のリードアウトゲートパッド；
一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインにそれぞれ連結された各リードアウトパッド；
それぞれ各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートに共通的に連結された複数のリセットゲートパッド；及び
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結された少なくとも一つのリセットドレインパッド；を含み、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された動画Ｘ線検出パネル。
それぞれ一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートに共通的に連結された複数のリードアウトゲートパッド；
一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインにそれぞれ連結された各リードアウトパッド；
それぞれ各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートに共通的に連結された複数のリセットゲートパッド；及び
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結された少なくとも一つのリセットドレインパッド；を含み、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された動画Ｘ線検出パネル。
【請求項12】
前記複数のピクセル内の各フォトダイオードに共通的に連結されたバイアスパッドをさらに含む、請求項１１に記載の動画Ｘ線検出パネル。
【請求項13】
前記各リードアウトパッドは、それぞれ一つの列の各ピクセル内の各リードアウト薄膜トランジスタに共通的に連結された、請求項１１に記載の動画Ｘ線検出パネル。
【請求項14】
複数のリセットドレインパッドを含み、
それぞれのリセットドレインパッドが前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結され、
前記複数のリセットドレインパッドは、前記検出パネル内で上下及び／又は左右の位置に配置された、請求項１１に記載の動画Ｘ線検出パネル。
それぞれのリセットドレインパッドが前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結され、
前記複数のリセットドレインパッドは、前記検出パネル内で上下及び／又は左右の位置に配置された、請求項１１に記載の動画Ｘ線検出パネル。
【請求項15】
請求項１１から１４のいずれか１項の動画Ｘ線検出パネルを含む動画Ｘ線ディテクター。
【請求項16】
前記各リードアウトゲートパッドに連結されたリードアウトゲートＩＣ；
前記各リードアウトパッドに連結されたリードアウトＩＣ；及び
前記各リセットゲートパッドに連結されたリセットゲートＩＣ；をさらに含む、請求項１５に記載の動画Ｘ線ディテクター。
前記各リードアウトパッドに連結されたリードアウトＩＣ；及び
前記各リセットゲートパッドに連結されたリセットゲートＩＣ；をさらに含む、請求項１５に記載の動画Ｘ線ディテクター。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、Ｘ線検出パネル、それを有するＸ線ディテクター、及びＸ線ディテクターの駆動方法に関し、より詳細には、高速（Ｈｉｇｈ Ｆｒａｍｅ Ｒａｔｅ）動画Ｘ線検出パネル、それを有するＸ線ディテクター、及びＸ線ディテクターの駆動方法に関する。
【背景技術】
【0002】
Ｘ線ディテクターは、病医院及び歯科でＸ線診断撮影用として使用される医療用装備のみならず、電気自動車バッテリー、半導体、電装部品、建設、航空、船舶などの内部欠陥の検査、空港及び港湾施設の船積物品及び荷役物品の検査のための産業用装備、及び爆発物などの危険物を探し出す軍事用装備などに使用される。
【0003】
動画Ｘ線ディテクターは、医療用及び産業用装備で使用されており、産業用としては、電気自動車バッテリーや半導体の検査のように、製品の安全性及び信頼性を確保するために必須的な非破壊検査での使用が増加している。医療用としては、例えば、ＣアームＣＴ（Ｃ－ａｒｍ ＣＴ）、コーンビームＣＴ（ＣＢＣＴ）、乳房癌診断用ＣＴなどに動画Ｘ線ディテクターが使用されている。
【0004】
動画Ｘ線ディテクターにおいて、高速の映像を駆動して取得するためには、１秒当たりの高いフレーム速度（Ｆｒａｍｅ Ｒａｔｅ）、低い映像遅延（Ｉｍａｇｅ Ｌａｇ）、低い映像残像（Ｇｈｏｓｔ Ｉｍａｇｅ）が要求される。
【0005】
Ｘ線ディテクターは、映像センサーであるＸ線検出パネルを含む。Ｘ線検出パネルは、シンチレーターを用いた可視光線を検出することができる。
【0006】
図１は、従来の動画Ｘ線ディテクターのＸ線検出パネルを説明するための概略的なレイアウト図である。
【0007】
図１を参照すると、従来のＸ線検出パネルは、複数のピクセル（Ｎ、Ｎ＋１、Ｎ＋２、…）を含み、各ピクセル（Ｎ－ｔｈ Ｐｉｘｅｌ）は、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）及びフォトダイオード（ｐｈｏｔｏｄｉｏ ｄｅ）を含む。
【0008】
薄膜トランジスタのリードアウト端子、すなわち、ドレインは、リードアウトパッド（Ｒｅａｄｏｕｔ Ｐａｄ）を介してリードアウトＩＣ（Ｒｅａｄｏｕｔ ＩＣ）に連結され、ゲートは、ゲートパッド（Ｇａｔｅ Ｐａｄ）を介してゲートＩＣ（Ｇａｔｅ ＩＣ）に連結される。
【0009】
フォトダイオードは、バイアスパッド（Ｂｉａｓ Ｐａｄ）を介してバイアス電圧端子に連結される。
【0010】
【0011】
まず、図２を参照すると、従来のＸ線検出パネルは、グローバルリセット、ウィンドウタイム、及びリードアウトの順次的な段階を通じて映像情報を取得する。リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）は、グローバルリセット時にオン状態にスイッチングされ、ウィンドウタイムでオフ状態にスイッチングされ、リードアウト段階でオン状態にスイッチングされる。
【0012】
図３を参照すると、グローバルリセットは、全てのラインに対して一度に定められた時間に進められ、ウィンドウタイムも、全てのラインに対して同一に進められ、リードアウトはライン別に順次進められる。このような方式によると、ウィンドウタイムとリードアウトとの間に各ライン別に時間遅延（Ｔｉｍｅ Ｄｅｌａｙ）が発生するようになり、これによって、動画Ｘ線映像の具現時、イメージ遅延及び残像などが発生するようになる。よって、従来のＸ線ディテクターの駆動方式は、１秒当たりに高いフレーム速度が必要な動画Ｘ線ディテクターには適していない。
【発明の概要】
【発明が解決しようとする課題】
【0013】
本発明が解決しようとする課題は、ウィンドウタイムとリードアウトとの間にライン別に時間遅延が発生することを防止できる動画Ｘ線ディテクターの検出パネル、動画Ｘ線ディテクター、及びＸ線ディテクターの駆動方法を提供することにある。
【0014】
本発明が解決しようとする他の課題は、高速の動画Ｘ線映像の取得に適した動画Ｘ線ディテクターの検出パネル、動画Ｘ線ディテクター、及びＸ線ディテクターの駆動方法を提供することにある。
【課題を解決するための手段】
【0015】
一実施例によると、動画Ｘ線ディテクターの駆動方法が提供される。前記動画Ｘ線ディテクターの駆動方法は、Ｘ線検出パネルを含む動画Ｘ線ディテクターの駆動方法として、前記Ｘ線検出パネルは、行列状に配列された複数のピクセルを含み、各ピクセルは、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含み、前記複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトが行われる。
【0016】
一実施例において、前の行のウィンドウタイムの開始より次の行のウィンドウタイムの開始が遅れ、前の行の各ピクセルのリードアウトが終了した後、次の行の各ピクセルのリードアウトが行われてもよい。
【0017】
さらに、前の行のリードアウトの終了時点と次の行のウィンドウタイムの終了時点とが一致してもよい。
【0018】
また、リセットタイムがリードアウトタイムより長くてもよく、リードアウトの終了後にアイドルタイムが定義されてもよい。アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当し得る。
【0019】
一実施例において、前の行のラインリセットが終了した後、次の行のラインリセットが開始されてもよい。
【0020】
さらに、リセットタイムがリードアウトタイムより短くてもよく、リセットタイムの終了後にアイドルタイムが定義されてもよい。前記アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当し得る。
【0021】
他の実施例において、前の行のラインリセットが終了する前に、次の行のラインリセットが行われてもよく、前の行のラインリセットが終了した後、一定時間が経過してから次の行のラインリセットが終了してもよい。
【0022】
一実施例において、リセットタイム、ウィンドウタイム、及びリードアウトタイムは、それぞれ前記検出パネル内の全ての行の各ピクセルに対して同一に定義されてもよい。
【0023】
一実施例において、ラインリセット時、該当する行の各リセット薄膜トランジスタはオン状態で、各リードアウト薄膜トランジスタはオフ状態であって、ウィンドウタイムの間、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオフ状態で、リードアウト段階で、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオン状態である。
【0024】
さらに、各行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートは一つのリードアウトゲートパッドに共通的に連結され、各行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインは互いに異なる各リードアウトパッドにそれぞれ連結され、各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートは一つのリセットゲートパッドに共通的に連結され、前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインはリセットドレインパッドに共通的に連結され、各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結される。
【0025】
一実施例に係る動画Ｘ線検出パネルは、行列状に配列され、各ピクセルがリードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含む複数のピクセル；それぞれ一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートに共通的に連結された複数のリードアウトゲートパッド；一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインにそれぞれ連結された各リードアウトパッド；それぞれ各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートに共通的に連結された複数のリセットゲートパッド；及び前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結された少なくとも一つのリセットドレインパッド；を含み、各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結される。
【0026】
前記動画Ｘ線検出パネルは、前記複数のピクセル内の各フォトダイオードの陽極に共通的に連結されたバイアスパッドをさらに含んでもよい。
【0027】
また、前記各リードアウトパッドは、それぞれ一つの列（ｃｏｌｕｍｎ）の各ピクセル内の各リードアウト薄膜トランジスタに共通的に連結されてもよい。
【0028】
前記動画Ｘ線検出パネルは、複数のリセットドレインパッドを含んでもよく、それぞれのリセットドレインパッドが前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結され、前記複数のリセットドレインパッドは、前記検出パネル内で上下及び／又は左右の位置に配置されてもよい。
【0029】
本発明の一実施例に係る動画Ｘ線ディテクターは、上述した動画Ｘ線検出パネルを含む。
【0030】
さらに、前記動画Ｘ線ディテクターは、前記各リードアウトゲートパッドに連結されたリードアウトゲートＩＣ；前記各リードアウトパッドに連結されたリードアウトＩＣ；及び前記各リセットゲートパッドに連結されたリセットゲートＩＣ；をさらに含んでもよい。
【発明の効果】
【0031】
本発明の各実施例によると、ウィンドウタイムとリードアウトとの間にライン別に時間遅延が発生することを防止できる高速動画Ｘ線検出パネル及びＸ線ディテクターを提供することができる。また、高速の動画Ｘ線映像の取得に適した動画Ｘ線ディテクターの駆動方法を提供することができる。
【図面の簡単な説明】
【0032】
【図1】従来の動画Ｘ線ディテクターのＸ線検出パネルを説明するための概略的なレイアウト図である。
【図2】従来のＸ線検出パネル内のリードアウト薄膜トランジスタのスイッチング動作を説明するための概略的な図である。
【図3】従来のＸ線検出パネルの駆動タイミングを説明するための概略的な図である。
【図4】本発明の一実施例に係る動画Ｘ線ディテクターのＸ線検出パネルを説明するための概略的なレイアウト図である。
【図5】本発明の一実施例に係るＸ線検出パネル内の各薄膜トランジスタのスイッチング動作を説明するための概略的な図である。
【図6】本発明の一実施例に係るＸ線検出パネルの駆動タイミングを説明するための概略的な図である。
【図7】本発明の多様な実施例に係るＸ線検出パネルの駆動タイミングを例示する図である。
【発明を実施するための形態】
【0033】
以下、添付の各図面を参照して本開示の各実施例を詳細に説明する。次に紹介する各実施例は、本開示の属する技術分野で通常の技術者に本開示の思想を十分に伝達するために例として提供されるものである。したがって、本開示は、以下で説明する各実施例に限定されるものではなく、他の形態に具体化することもできる。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現する場合がある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載した場合、各部分が他の部分の「直上部に」又は「直上に」ある場合のみならず、各構成要素と他の構成要素との間に更に他の構成要素が介在した場合も含む。明細書全体にわたって同一の参照番号は、同一の構成要素を示す。
【0034】
図４は、本発明の一実施例に係る動画Ｘ線ディテクターのＸ線検出パネルを説明するための概略的なレイアウト図である。ここで説明するＸ線検出パネルは、シンチレーターによって変換された可視光を検出する間接方式に適している。しかし、本発明がこれに限定されるのではなく、Ｘ線を直接検出する直接方式のＸ線検出パネルにも適用され得る。
【0035】
図４を参照すると、Ｘ線検出パネルは、複数のピクセル（Ｎ、Ｎ＋１、Ｎ＋２、…）を含み、それぞれのピクセル（Ｎ－ｔｈ Ｐｉｘｅｌ）は、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）、及びフォトダイオードを含む。また、複数のピクセル（Ｎ、Ｎ＋１、Ｎ＋２、…）に連結された各リードアウトパッド、各リードアウトゲートパッド、各リセットゲートパッド、リセットドレインパッド、及びバイアスパッドを含む。
【0036】
複数のピクセルは、特に限定されるのではないが、例えば、マトリックス状に配列されてもよい。例えば、複数のピクセルは、５０００×５０００個の行列状に配列された各ピクセルを含んでもよい。
【0037】
リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）及びリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）は、非晶質シリコン、Ｉｎ－Ｇａ－Ｚｎ－Ｏのうち一つ以上で構成された酸化物、又は多結晶シリコンを半導体層として使用するスイッチング素子であってもよい。フォトダイオードは、非晶質シリコン、Ｉｎ－Ｇａ－Ｚｎ－Ｏのうち一つ以上で構成された酸化物、多結晶シリコン又は有機化合物を光変換層として使用する素子であってもよい。
【0038】
まず、Ｎ番目のピクセル（Ｎ－ｔｈ Ｐｉｘｅｌ）を例に挙げて、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）、及びフォトダイオードの連結構造に対して説明する。
【0039】
リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のリードアウト端子、すなわち、ドレインは、リードアウトパッドを介してリードアウトＩＣに連結され、ゲートは、リードアウトゲートパッドを介してリードアウトゲートＩＣに連結される。
【0040】
リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のドレインは、リセットドレインパッド（Ｒｅｓｅｔ Ｄｒａｉｎ Ｐａｄ）を介してドレインソース電圧端子Ｖｄｓ（ｒｓｔ）に連結され、ゲートは、リセットゲートパッド（Ｒｅｓｅｔ Ｇａｔｅ Ｐａｄ）を介してリセットゲートＩＣに連結される。
【0041】
フォトダイオードは、バイアスパッドを介してバイアス電圧端子Ｖｂｉａｓに連結される。フォトダイオードの陽極（Ａｎｏｄｅ）がバイアスパッドに連結されてもよく、陰極（Ｃａｔｈｏｄｅ）は、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）及びリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のソースに連結されてもよい。これと異なり、フォトダイオードの陰極がバイアスパッドに連結されてもよく、陽極がリードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）及びリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のソースに連結されてもよい。
【0042】
バイアスパッド及びリセットドレインパッドは、それぞれ複数の各ピクセル（Ｎ、Ｎ＋１、Ｎ＋２、…）の全てに共通的に連結されてもよい。すなわち、検出パネル内の複数のフォトダイオードは、全てが一つのバイアスパッドに共通的に連結されてもよく、複数のリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）の各ドレインは、全てが一つのリセットドレインパッドに共通的に連結されてもよい。本実施例において、バイアスパッド及びリセットドレインパッドがそれぞれ一つずつ設けられたことを示すが、検出パネル内に複数のバイアスパッド及び複数のリセットドレインパッドが設けられてもよい。各バイアスパッドが検出パネル内の複数のフォトダイオードに共通的に連結されてもよく、各リセットドレインパッドが検出パネル内の複数のリセット薄膜トランジスタの各ドレインに共通的に連結されてもよい。複数のリセットドレインパッドは、検出パネル内で上下及び／又は左右の位置に配置されてもよい。複数のリセットドレインパッドを配置することによってリセットドレインパッドとピクセルとの間の連結長さを減少させることができ、ＲＣ遅延を減少させることができる。
【0043】
一方、同じ行（Ｒｏｗ）に配列された各ピクセルは、一つのリードアウトゲートパッド及び一つのリセットゲートパッドに共通的に連結されてもよく、互いに異なる行に配列された各ピクセルは、互いに異なる各リードアウトゲートパッド及び互いに異なる各リセットゲートパッドに連結されてもよい。すなわち、同じ行に配列された各ピクセルの場合、各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴｓ）の各ゲートが一つのリードアウトゲートパッド（Ｒｅａｄｏｕｔ Ｇａｔｅ Ｐａｄ）に共通的に連結され、互いに異なる行に配列された各ピクセルの場合、各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴｓ）の各ゲートが互いに異なる各リードアウトゲートパッドに連結される。また、同じ行に配列された各ピクセルの場合、各リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴｓ）の各ゲートが一つのリセットゲートパッドに共通的に連結され、互いに異なる行に配列された各ピクセルの場合、各リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴｓ）の各ゲートが互いに異なる各リセットゲートパッドに連結される。
【0044】
一方、同じ列に配列された各ピクセルは、一つのリードアウトパッドに共通的に連結されてもよく、互いに異なる列に配列された各ピクセルは互いに異なる各リードアウトパッドに連結されてもよい。すなわち、同じ列に配列された各ピクセルの場合、各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）の各ドレインが一つのリードアウトパッドに共通的に連結され、互いに異なる列に配列された各ピクセルの場合、各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）の各ドレインが互いに異なる各リードアウトパッドに連結される。よって、一つの行に配列された各ピクセルは、互いに異なる各リードアウトパッドに連結される。
【0045】
行列状に配列された各ピクセル内の各トランジスタ及びフォトダイオードを上記のように連結することによって、ライン単位、すなわち、行単位でリセット動作及びリードアウト動作を容易に行うことができ、高速動画に最適化された映像情報を取得することができる。
【0046】
図５は、本発明の一実施例に係るＸ線検出パネル内の各薄膜トランジスタのスイッチング動作を説明するための概略的な図である。
【0047】
図５を参照すると、本実施例において、各ピクセル（Ｎ、Ｎ＋１、Ｎ＋２、…）は、ライン単位、すなわち、行単位でラインリセットが行われてもよい。
【0048】
ラインリセット時、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）はオン状態に、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）はオフ状態にスイッチングされる。例えば、リセットゲートＩＣ（Ｒｅｓｅｔ Ｇａｔｅ ＩＣ）によってリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のゲートにゲート電圧Ｖｇ（ｒｓｔ）が印加され、リセット薄膜トランジスタ（ＴＦＴ）がオン状態になり、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のゲートにはリードアウトゲートＩＣ（Ｒｅａｄｏｕｔ Ｇａｔｅ ＩＣ）によってゲート電圧Ｖｇ（ｒｏ）が印加され、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）がオフ状態になり得る。例えば、ラインリセット時、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のゲート電圧Ｖｇ（ｒｓｔ）は０Ｖ～３０Ｖの範囲内であってもよく、ドレイン－ソース間の電圧は０Ｖ～２０Ｖの範囲内であってもよく、また、ドレインはフローティングされてもよい。また、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のゲート電圧Ｖｇ（ｒｏ）は０Ｖ～－３０Ｖの範囲内であってもよく、ドレイン－ソース間の電圧は０Ｖ～２０Ｖの範囲内であってもよく、ドレインはフローティングされてもよい。一方、フォトダイオードにバイアス電圧Ｖｂｉａｓが印加されてもよい。バイアス電圧Ｖｂｉａｓは、例えば、－１０Ｖ～１０Ｖの範囲内であってもよい。
【0049】
前記ラインリセットによってリセットゲートパッドに連結された各ピクセル内の残留電荷が各リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴｓ）を介して除去され、各ピクセルがリセットされ得る。一つのライン（行）に対してラインリセットが完了し、次のラインに対するラインリセットが行われてもよく、このように、Ｘ線動画検出パネル内の各ピクセルに対してライン単位でリセットが行われてもよい。
【0050】
リセットが行われた後、Ｘ線の照射による情報を収集するウィンドウタイムが配置される。本実施例において、「ウィンドウタイム」という用語は、Ｘ線の照射によってフォトダイオードで生成される電荷が飽和される時間を意味する。ウィンドウタイムは、各フォトダイオードの電荷飽和時間を考慮して任意に設定され得る。
【0051】
ウィンドウタイムの間、リセット薄膜トランジット（Ｒｅｓｅｔ ＴＦＴ）及びリードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）はオフ状態にスイッチングされる。例えば、リセットゲートＩＣによってリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のゲートにゲート電圧Ｖｇ（ｒｓｔ）が印加され、リセット薄膜トランジスタ（ＴＦＴ）がオフ状態になり、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のゲートにはリードアウトゲートＩＣによってゲート電圧Ｖｇ（ｒｏ）が印加され、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）がオフ状態になり得る。例えば、ウィンドウタイムにおいて、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のゲート電圧Ｖｇ（ｒｓｔ）は０Ｖ～－３０Ｖの範囲内であってもよく、ドレイン－ソース間の電圧は０Ｖ～２０Ｖの範囲内であってもよく、ドレインはフローティングされてもよい。また、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のゲート電圧Ｖｇ（ｒｏ）は０Ｖ～－３０Ｖの範囲内であってもよく、ドレイン－ソース間の電圧は０Ｖ～２０Ｖの範囲内であってもよく、ドレインはフローティングされてもよい。一方、フォトダイオードにバイアス電圧Ｖｂｉａｓが印加されてもよい。バイアス電圧Ｖｂｉａｓは、例えば、－１０Ｖ～１０Ｖの範囲内であってもよい。
【0052】
Ｘ線が照射されることによってフォトダイオードで光電変換が行われ、電荷が生成される。リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）及びリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）がオフ状態であるので、フォトダイオードで生成された電荷は、フォトダイオード又はリードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のソースに蓄積され得る。
【0053】
リードアウト段階で、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）はオフ状態を維持し、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）はオン状態にスイッチングされる。例えば、リセットゲートＩＣ（Ｒｅｓｅｔ Ｇａｔｅ ＩＣ）によってリセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のゲートにゲート電圧Ｖｇ（ｒｓｔ）が印加され、リセット薄膜トランジスタ（ＴＦＴ）がオフ状態を維持し、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のゲートにはリードアウトゲートＩＣによってゲート電圧Ｖｇ（ｒｏ）が印加され、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）がオン状態にスイッチングされ得る。例えば、リードアウト段階で、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）のゲート電圧Ｖｇ（ｒｓｔ）は０Ｖ～－３０Ｖの範囲内であってもよく、ドレイン－ソース間の電圧は０Ｖ～２０Ｖの範囲内であってもよく、ドレインはフローティングされてもよい。また、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のゲート電圧Ｖｇ（ｒｏ）は０Ｖ～３０Ｖの範囲内であってもよく、ドレイン－ソース間の電圧は０Ｖ～２０Ｖの範囲内であってもよく、ドレインはフローティングされてもよい。一方、フォトダイオードにバイアス電圧Ｖｂｉａｓが印加されてもよい。バイアス電圧Ｖｂｉａｓは、例えば、－１０Ｖ～１０Ｖの範囲内であってもよい。
【0054】
リードアウト段階で、フォトダイオードによって生成された電荷は、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のソースからドレインに移動し、リードアウトパッドを介してリードアウトＩＣに伝達される。リードアウトＩＣは、この電荷情報を用いて映像情報を生成することができる。
【0055】
ラインリセット、ウィンドウタイム、及びリードアウト段階は順次進められ、これらの段階によって一つのラインに対する情報が処理される。各ラインに対して情報を順次処理することによって、全体のピクセルに対する１フレームの情報を取得することができる。ライン単位で情報を処理する過程を繰り返し、複数のフレームの情報を取得することによって動画を具現することができる。
【0056】
各ラインに対してラインリセット、ウィンドウタイム、及びリードアウト段階を進める方法に対して図６を参照して詳細に説明する。図６は、本発明の一実施例に係るＸ線検出パネルの駆動タイミングを説明するための概略的な図である。図６は、１フレーム時間の各ラインに対するラインリセット、ウィンドウタイム、及びリードアウトを示す。
【0057】
図６を参照すると、図５を参照して説明したように、各ライン別にラインリセット、ウィンドウタイム、及びリードアウトが行われる。例えば、第１行に対して、ラインリセット、ウィンドウタイム、及びリードアウトが進められる。第１行の各ピクセルをリセットするために第１行の各ピクセル内の各リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴｓ）がオン状態にスイッチングされる。このとき、他の各行内の各ピクセル内の各リセット薄膜トランジスタはオフ状態であってもよいが、これに限定されるのではない。例えば、他の各行内の各ピクセルも、第１行の各ピクセルと共にリセットされてもよい。
【0058】
第１行の各ピクセルに対するラインリセットは、各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴｓ）のソースに残留する電荷又は寄生キャパシタによる電荷などを除去するために行われる。ラインリセットは、残留電荷を除去するために十分な時間にわたって行われてもよく、ラインリセットに必要な時間は、例えば、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）、及びフォトダイオードの材料及び容量などを考慮して設定されてもよく、実験的に設定されてもよい。
【0059】
第１行に対してラインリセットが行われた後、第１行の各リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴｓ）はオフ状態にスイッチングされる。一方、第１行の各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴｓ）はオフ状態を維持する。これによって、Ｘ線の照射によってフォトダイオードで生成された電荷がリードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のソースに蓄積される。電荷は、ウィンドウタイムの間、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のソースに蓄積されて飽和され得る。
【0060】
ウィンドウタイムが経過した後、第１行の各リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴｓ）がオン状態にスイッチングされる。これによって、第１行内のそれぞれのリードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のソースに蓄積された電荷がリードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）のドレイン及びリードアウトパッドを経てリードアウトＩＣに伝達される。
【0061】
第１行のリードアウトが終了した後、第２行のリードアウトが行われてもよく、第２行のリードアウトが終了した後、第３行のリードアウトが行われてもよく、このような過程を経て、各行に対するリードアウトが完了し、１フレームの情報が取得され得る。本実施例によると、直ぐ前の行のリードアウトが終了する時間と次の行のウィンドウタイムが終了する時間とが一致してもよい。また、前の行のウィンドウタイムが開始される時間と次の行のリセットが開始される時間とが一致してもよい。
【0062】
本実施例において、リードアウトが連続的に行われるようにタイミングを設定することによって、動画情報を高速に取得することができ、１フレームの時間を減少させることができる。しかし、本発明がこれに限定されるのではなく、例えば、第１行のリードアウトが終了した後、第２行のラインリセット、又は、第２行のウィンドウタイムが開始されるようにしてもよい。
【0063】
本実施例によると、ウィンドウタイム及びリードアウトがライン別に順次行われることによって、ウィンドウタイムとリードアウトとの間に時間遅延が発生しない。これによって、従来技術のイメージ遅延や残像が発生することなく高速動画を具現することができる。
【0064】
図７は、本発明の多様な実施例に係るＸ線検出パネルの駆動タイミングを例示する図である。
【0065】
Ｘ線が照射される間、各ピクセルは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタをオフ状態にスイッチングし、情報を蓄積する。すなわち、ウィンドウタイムの間、リードアウト薄膜トランジスタのソースに電荷が蓄積される。ウィンドウタイムは、実質的に電荷が飽和される時間に設定され、一般に、リセットやリードアウトに必要な時間より長い。一方、リセット時間とリードアウト時間は互いに同一であってもよく、差を有してもよく、各場合に駆動タイミングを調整することができる。
【0066】
図７を参照すると、タイミング１は、リセットタイムとリードアウトタイムとが互いに同一である場合を示す。リセットタイムとリードアウトタイムとが互いに同一である場合、図６を参照して説明したように、前の行のリードアウトが終了する時間と次の行のリードアウトが開始される時間とが一致し得る。又は、前の行のリードアウトが終了する時間と次の行のウィンドウタイムが終了する時間とが一致してもよい。また、前の行のリセットが終了する時間又はウィンドウタイムが開始される時間と次の行のリセットが開始される時間とが一致してもよい。
【0067】
タイミング２は、リセットタイムがリードアウトタイムより長い場合を示す。この場合、図６のような方式でラインリセット、ウィンドウタイム、及びリードアウトを行うと、前の行のリードアウトが終了する時間と次の行のウィンドウタイムが終了する時間とが一致しない。これを補完するために、アイドル（Ｉｄｌｅ）タイムが定義され得る。アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する時間と定義される。アイドルタイムの間、リードアウト薄膜トランジスタ（Ｒｅａｄｏｕｔ ＴＦＴ）はオフ状態にスイッチングされてもよい。
【0068】
タイミング３は、タイミング２と異なり、リセットタイムがリードアウトタイムより短い場合を示す。この場合、前の行のリードアウトが終了した後、次の行のリードアウトが開始され、前の行のウィンドウタイムの開始時点と次の行のリセット開始時点との間に不一致が発生する。これを補完するために、リセットタイムとウィンドウタイムとの間にアイドルタイムが定義され得る。アイドルタイムの間、リセット薄膜トランジスタ（Ｒｅｓｅｔ ＴＦＴ）はオフ状態にスイッチングされてもよい。
【0069】
本実施例によると、リセットタイムとリードアウトタイムとが一致しない場合にもアイドルタイムを配置し、検出パネルのタイミング駆動を最適化することができる。
【0070】
以上の各実施例において、前の行のリセットタイムが終了した後、次の行のリセットが開始されることを説明するが、本発明の各実施例がこれに限定されるのではなく、例えば、全ての行のリセットは同時に開始されてもよい。但し、リセットタイムが終了する時間は各行ごとに異なり、よって、ウィンドウタイム以降に、時間が遅延されることなくリードアウトが行われ得る。
【0071】
以上、本発明の多様な実施例に対して説明したが、本発明がこれらの実施例に限定されるのではない。本発明の技術的思想を逸脱しない限り、上述した各実施例は多様に変形可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【手続補正書】
【提出日】2023-03-06
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
Ｘ線検出パネルを含む動画Ｘ線ディテクターの駆動方法において、
アクティブ映像領域内のすべてのピクセルが、それぞれ、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含む複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトがこの順に行われる動画Ｘ線ディテクターの駆動方法。
アクティブ映像領域内のすべてのピクセルが、それぞれ、リードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含む複数のピクセルに対して行別に、ラインリセット、ウィンドウタイム、及びリードアウトがこの順に行われる動画Ｘ線ディテクターの駆動方法。
【請求項2】
前の行のウィンドウタイムの開始より次の行のウィンドウタイムの開始が遅れ、
前の行の各ピクセルのリードアウトが終了した後、次の行の各ピクセルのリードアウトが行われる、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
前の行の各ピクセルのリードアウトが終了した後、次の行の各ピクセルのリードアウトが行われる、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
【請求項3】
前の行のリードアウトの終了時点と次の行のウィンドウタイムの終了時点とが一致する、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
【請求項4】
リセットタイムがリードアウトタイムより長く、
リードアウトの終了後にアイドルタイムが定義され、
アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項３に記載の動画Ｘ線ディテクターの駆動方法。
リードアウトの終了後にアイドルタイムが定義され、
アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項３に記載の動画Ｘ線ディテクターの駆動方法。
【請求項5】
前の行のラインリセットが終了した後、次の行のラインリセットが開始される、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
【請求項6】
リセットタイムがリードアウトタイムより短く、
リセットタイムの終了後にアイドルタイムが定義され、
前記アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項５に記載の動画Ｘ線ディテクターの駆動方法。
リセットタイムの終了後にアイドルタイムが定義され、
前記アイドルタイムは、リセットタイムとリードアウトタイムとの差に該当する、請求項５に記載の動画Ｘ線ディテクターの駆動方法。
【請求項7】
前の行のラインリセットが終了する前に、次の行のラインリセットが行われ、
前の行のラインリセットが終了した後、一定時間が経過してから次の行のラインリセットが終了する、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
前の行のラインリセットが終了した後、一定時間が経過してから次の行のラインリセットが終了する、請求項２に記載の動画Ｘ線ディテクターの駆動方法。
【請求項8】
リセットタイム、ウィンドウタイム、及びリードアウトタイムは、それぞれ前記検出パネル内の全ての行の各ピクセルに対して同一に定義される、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
【請求項9】
ラインリセット時、該当する行の各リセット薄膜トランジスタはオン状態で、各リードアウト薄膜トランジスタはオフ状態であって、
ウィンドウタイムの間、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオフ状態であって、
リードアウト段階で、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオン状態である、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
ウィンドウタイムの間、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオフ状態であって、
リードアウト段階で、該当する行の各リセット薄膜トランジスタはオフ状態で、各リードアウト薄膜トランジスタはオン状態である、請求項１に記載の動画Ｘ線ディテクターの駆動方法。
【請求項10】
各行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートは一つのリードアウトゲートパッドに共通的に連結され、
各行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインは互いに異なる各リードアウトパッドにそれぞれ連結され、
各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートは一つのリセットゲートパッドに共通的に連結され、
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインはリセットドレインパッドに共通的に連結され、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された、請求項９に記載の動画Ｘ線ディテクターの駆動方法。
各行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインは互いに異なる各リードアウトパッドにそれぞれ連結され、
各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートは一つのリセットゲートパッドに共通的に連結され、
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインはリセットドレインパッドに共通的に連結され、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された、請求項９に記載の動画Ｘ線ディテクターの駆動方法。
【請求項11】
行列状に配列され、各ピクセルがリードアウト薄膜トランジスタ、リセット薄膜トランジスタ、及びフォトダイオードを含む複数のピクセル；
それぞれ一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートに共通的に連結された複数のリードアウトゲートパッド；
一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインにそれぞれ連結された各リードアウトパッド；
それぞれ各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートに共通的に連結された複数のリセットゲートパッド；及び
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結された少なくとも一つのリセットドレインパッド；を含み、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された動画Ｘ線検出パネル。
それぞれ一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ゲートに共通的に連結された複数のリードアウトゲートパッド；
一つの行の各ピクセル内の各リードアウト薄膜トランジスタの各ドレインにそれぞれ連結された各リードアウトパッド；
それぞれ各行の各ピクセル内の各リセット薄膜トランジスタの各ゲートに共通的に連結された複数のリセットゲートパッド；及び
前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結された少なくとも一つのリセットドレインパッド；を含み、
各ピクセル内のフォトダイオードは、リセット薄膜トランジスタ及びリードアウト薄膜トランジスタの各ソースに共通的に連結された動画Ｘ線検出パネル。
【請求項12】
前記複数のピクセル内の各フォトダイオードに共通的に連結されたバイアスパッドをさらに含む、請求項１１に記載の動画Ｘ線検出パネル。
【請求項13】
前記各リードアウトパッドは、それぞれ一つの列の各ピクセル内の各リードアウト薄膜トランジスタに共通的に連結された、請求項１１に記載の動画Ｘ線検出パネル。
【請求項14】
複数のリセットドレインパッドを含み、
それぞれのリセットドレインパッドが前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結され、
前記複数のリセットドレインパッドは、前記検出パネル内で上下及び／又は左右の位置に配置された、請求項１１に記載の動画Ｘ線検出パネル。
それぞれのリセットドレインパッドが前記複数のピクセル内の各リセット薄膜トランジスタの各ドレインに共通的に連結され、
前記複数のリセットドレインパッドは、前記検出パネル内で上下及び／又は左右の位置に配置された、請求項１１に記載の動画Ｘ線検出パネル。
【請求項15】
請求項１１から１４のいずれか１項の動画Ｘ線検出パネルを含む動画Ｘ線ディテクター。
【請求項16】
前記各リードアウトゲートパッドに連結されたリードアウトゲートＩＣ；
前記各リードアウトパッドに連結されたリードアウトＩＣ；及び
前記各リセットゲートパッドに連結されたリセットゲートＩＣ；をさらに含む、請求項１５に記載の動画Ｘ線ディテクター。
前記各リードアウトパッドに連結されたリードアウトＩＣ；及び
前記各リセットゲートパッドに連結されたリセットゲートＩＣ；をさらに含む、請求項１５に記載の動画Ｘ線ディテクター。