知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023044842
(43)【公開日】2023-04-03
(54)【発明の名称】液晶表示装置
(51)【国際特許分類】
G02F 1/1345 20060101AFI20230327BHJP
G02F 1/1368 20060101ALI20230327BHJP
【ＦＩ】
G02F1/1345
G02F1/1368
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2021152930
(22)【出願日】2021-09-21
(71)【出願人】
【識別番号】000003193
【氏名又は名称】凸版印刷株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(74)【代理人】
【識別番号】100108855
【弁理士】
【氏名又は名称】蔵田 昌俊
(74)【代理人】
【識別番号】100103034
【弁理士】
【氏名又は名称】野河 信久
(74)【代理人】
【識別番号】100179062
【弁理士】
【氏名又は名称】井上 正
(74)【代理人】
【識別番号】100153051
【弁理士】
【氏名又は名称】河野 直樹
(74)【代理人】
【識別番号】100199565
【弁理士】
【氏名又は名称】飯野 茂
(74)【代理人】
【識別番号】100162570
【弁理士】
【氏名又は名称】金子 早苗
(72)【発明者】
【氏名】鈴木 敏之
(72)【発明者】
【氏名】島村 尚吾
【テーマコード（参考）】
2H092
2H192
【Ｆターム（参考）】
2H092GA14
2H092GA33
2H092GA44
2H092GA50
2H092GA60
2H092JA24
2H092PA06
2H192AA24
2H192BB12
2H192BB13
2H192BC31
2H192EA43
2H192FA32
2H192FA73
2H192FB22
2H192FB42
2H192GD61
2H192JA33
(57)【要約】
【課題】 表示品位を向上させることが可能な液晶表示装置を提供する。
【解決手段】 液晶表示装置は、第１及び第２基板１０、１１と、第１及び第２基板１０、１１間に設けられた液晶層４０と、第１基板１０に設けられ、複数の画素に共通して設けられた共通電極２０と、共通電極２０を駆動する集積回路１２と、集積回路１２に接続されたＦＰＣ１３と、ＦＰＣ１３に設けられ、共通電極２０に接続された一端と、接地端子２４に接続された他端とを有する抵抗素子２３とを含む。
【選択図】 図２
【解決手段】 液晶表示装置は、第１及び第２基板１０、１１と、第１及び第２基板１０、１１間に設けられた液晶層４０と、第１基板１０に設けられ、複数の画素に共通して設けられた共通電極２０と、共通電極２０を駆動する集積回路１２と、集積回路１２に接続されたＦＰＣ１３と、ＦＰＣ１３に設けられ、共通電極２０に接続された一端と、接地端子２４に接続された他端とを有する抵抗素子２３とを含む。
【選択図】 図２
【特許請求の範囲】
【請求項1】
第１及び第２基板と、
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に接続されたＦＰＣ（Flexible Printed Circuit）と、
前記ＦＰＣに設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有する抵抗素子と、
を具備する液晶表示装置。
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に接続されたＦＰＣ（Flexible Printed Circuit）と、
前記ＦＰＣに設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有する抵抗素子と、
を具備する液晶表示装置。
【請求項2】
第１及び第２基板と、
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有する抵抗素子と、
を具備する液晶表示装置。
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有する抵抗素子と、
を具備する液晶表示装置。
【請求項3】
第１及び第２基板と、
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に接続されたＦＰＣ（Flexible Printed Circuit）と、
前記ＦＰＣに設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有するスイッチング素子と、
を具備し、
前記集積回路は、前記共通電極に共通電圧を印加するドライバと、制御回路とを含み、
前記制御回路は、前記ドライバが動作を停止している期間に、前記スイッチング素子をオンさせる
液晶表示装置。
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に接続されたＦＰＣ（Flexible Printed Circuit）と、
前記ＦＰＣに設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有するスイッチング素子と、
を具備し、
前記集積回路は、前記共通電極に共通電圧を印加するドライバと、制御回路とを含み、
前記制御回路は、前記ドライバが動作を停止している期間に、前記スイッチング素子をオンさせる
液晶表示装置。
【請求項4】
第１及び第２基板と、
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有するスイッチング素子と、
を具備し、
前記集積回路は、前記共通電極に共通電圧を印加するドライバと、制御回路とを含み、
前記制御回路は、前記ドライバが動作を停止している期間に、前記スイッチング素子をオンさせる
液晶表示装置。
前記第１及び第２基板間に設けられた液晶層と、
前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、
前記共通電極を駆動する集積回路と、
前記集積回路に設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有するスイッチング素子と、
を具備し、
前記集積回路は、前記共通電極に共通電圧を印加するドライバと、制御回路とを含み、
前記制御回路は、前記ドライバが動作を停止している期間に、前記スイッチング素子をオンさせる
液晶表示装置。
【請求項5】
前記制御回路は、前記ドライバが動作している期間に、前記スイッチング素子をオフさせる
請求項３又は４に記載の液晶表示装置。
請求項３又は４に記載の液晶表示装置。
【請求項6】
前記複数の画素に対応するようにして前記第１基板に設けられた複数の画素電極と、
前記複数の画素電極上に設けられた絶縁層と、
をさらに具備し、
前記共通電極は、前記絶縁層上に設けられ、前記複数の画素電極の各々の上方に配置されたスリットを有する
請求項１乃至５の何れか１項に記載の液晶表示装置。
前記複数の画素電極上に設けられた絶縁層と、
をさらに具備し、
前記共通電極は、前記絶縁層上に設けられ、前記複数の画素電極の各々の上方に配置されたスリットを有する
請求項１乃至５の何れか１項に記載の液晶表示装置。
【請求項7】
前記第１基板に設けられた絶縁層と、
前記複数の画素に対応するようにして前記絶縁層上に設けられ、スリットを有する複数の画素電極と、
をさらに具備し、
前記共通電極は、前記第１基板と前記絶縁層との間に設けられる
請求項１乃至５の何れか１項に記載の液晶表示装置。
前記複数の画素に対応するようにして前記絶縁層上に設けられ、スリットを有する複数の画素電極と、
をさらに具備し、
前記共通電極は、前記第１基板と前記絶縁層との間に設けられる
請求項１乃至５の何れか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶表示装置に関する。
【背景技術】
【0002】
高いコントラスト及び広視野角が得られる液晶表示装置として、透明基板に対して略水平方向の電界を用いた液晶表示装置、すなわち、ＦＦＳ（Fringe-Field Switching）モードやＩＰＳ（In-Plain Switching）モード等により動作する液晶表示装置が知られている。
【0003】
例えば、ＦＦＳモードの液晶表示装置では、液晶層を挟持する２つの透明基板のうち一方の透明基板に、表示信号が供給される画素電極が形成され、その上層に、絶縁層を介して共通電極が形成される。共通電極には、複数のスリットが設けられ、共通電圧が供給される。
【0004】
液晶層に直流電圧がかかり続けると電極の片側に不純物イオンが集まり、本来駆動したい電圧での駆動ができず、焼き付き、及びフリッカーなどが発生する。よって、液晶表示装置の表示品位が低下する。そのため、液晶表示装置では、液晶層に印加される電界が単位時間ごとに反転する交流駆動が用いられる。
【0005】
ＦＦＳモードでは、画素電極から共通電極のスリットを通り抜けて共通電極にかかる電界によって液晶層を駆動する。電界の経路において、画素電極側の層構造と、共通電極側の層構造とは異なる。それぞれの界面には駆動により電荷が蓄積されるが、共通電極側、画素電極側で層構造が異なるため、蓄積される電荷の量が異なってくる。
【0006】
そのため、ＦＦＳモードでは、液晶層を交流駆動していても、連続して駆動していると共通電極側と画素電極側とに蓄積される電荷の違い(アンバランス)により、直流成分（ＤＣ成分）が発生する。この直流成分に起因して、焼き付き、及びフリッカーなどが発生してしまう。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２００９－２１７２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明は、表示品位を向上させることが可能な液晶表示装置を提供する。
【課題を解決するための手段】
【0009】
本発明の第１態様によると、第１及び第２基板と、前記第１及び第２基板間に設けられた液晶層と、前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、前記共通電極を駆動する集積回路と、前記集積回路に接続されたＦＰＣ（Flexible Printed Circuit）と、前記ＦＰＣに設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有する抵抗素子とを具備する液晶表示装置が提供される。
【0010】
本発明の第２態様によると、第１及び第２基板と、前記第１及び第２基板間に設けられた液晶層と、前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、前記共通電極を駆動する集積回路と、前記集積回路に設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有する抵抗素子とを具備する液晶表示装置が提供される。
【0011】
本発明の第３態様によると、第１及び第２基板と、前記第１及び第２基板間に設けられた液晶層と、前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、前記共通電極を駆動する集積回路と、前記集積回路に接続されたＦＰＣと、前記ＦＰＣに設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有するスイッチング素子とを具備し、前記集積回路は、前記共通電極に共通電圧を印加するドライバと、制御回路とを含み、前記制御回路は、前記ドライバが動作を停止している期間に、前記スイッチング素子をオンさせる、液晶表示装置が提供される。
【0012】
本発明の第４態様によると、第１及び第２基板と、前記第１及び第２基板間に設けられた液晶層と、前記第１基板に設けられ、複数の画素に共通して設けられた共通電極と、前記共通電極を駆動する集積回路と、前記集積回路に設けられ、前記共通電極に接続された一端と、接地端子に接続された他端とを有するスイッチング素子とを具備し、前記集積回路は、前記共通電極に共通電圧を印加するドライバと、制御回路とを含み、前記制御回路は、前記ドライバが動作を停止している期間に、前記スイッチング素子をオンさせる、液晶表示装置が提供される。
【0013】
本発明の第５態様によると、前記制御回路は、前記ドライバが動作している期間に、前記スイッチング素子をオフさせる、第３又は第４態様に係る液晶表示装置が提供される。
【0014】
本発明の第６態様によると、前記複数の画素に対応するようにして前記第１基板に設けられた複数の画素電極と、前記複数の画素電極上に設けられた絶縁層とをさらに具備し、前記共通電極は、前記絶縁層上に設けられ、前記複数の画素電極の各々の上方に配置されたスリットを有する、第１乃至５態様の何れかに係る液晶表示装置が提供される。
【0015】
本発明の第７態様によると、前記第１基板に設けられた絶縁層と、前記複数の画素に対応するようにして前記絶縁層上に設けられ、スリットを有する複数の画素電極とをさらに具備し、前記共通電極は、前記第１基板と前記絶縁層との間に設けられる、第１乃至５態様の何れかに係る液晶表示装置が提供される。
【発明の効果】
【0016】
本発明によれば、表示品位を向上させることが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【0017】
【発明を実施するための形態】
【0018】
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。
【0019】
［１］ 第１実施形態
［１－１］ 液晶表示装置１の構成
本実施形態に係る液晶表示装置１は、ＦＦＳ（Fringe-Field switching）モードの液晶表示装置である。ＦＦＳモードは、ホモジニアス配向させた液晶をフリンジ電界でスイッチングする方式である。
［１－１］ 液晶表示装置１の構成
本実施形態に係る液晶表示装置１は、ＦＦＳ（Fringe-Field switching）モードの液晶表示装置である。ＦＦＳモードは、ホモジニアス配向させた液晶をフリンジ電界でスイッチングする方式である。
【0020】
【0021】
液晶表示装置１は、ＴＦＴ基板１０と、ＣＦ（カラーフィルタ）基板１１と、ＴＦＴ基板１０及びＣＦ基板１１間にシール材によって封止された液晶層とを備える。また、液晶表示装置１は、集積回路（ＩＣ：integrated circuit）１２と、フレキシブルプリント配線板（ＦＰＣ：Flexible Printed Circuit）１３とを備える。
【0022】
集積回路１２は、ＴＦＴ基板１０に設けられる。ＴＦＴ基板１０は、ＣＦ基板１１よりＹ方向に若干大きく形成される。集積回路１２は、ＴＦＴ基板１０のうちＣＦ基板１１からはみ出した領域に配置される。集積回路１２は、ＩＣチップで構成される。集積回路１２は、液晶表示装置１の動作を制御する回路群を含む。
【0023】
ＦＰＣ１３は、集積回路１２に電気的に接続される。液晶表示装置１は、ＦＰＣ１３を用いて、外部装置に接続することが可能である。ＦＰＣ１３は、プリント基板の一種であり、フレキシブルプリント回路基板とも呼ばれる。ＦＰＣ１３は、薄く柔らかい絶縁性のあるベースフィルムと、導電性金属とを貼り合わせた基材に電気回路を形成したフィルム状のプリント基板である。ＦＰＣ１３は、複数の配線（図示せず）を備える。
【0024】
液晶表示装置１は、画像が表示される表示領域１４を有する。表示領域１４には、マトリクス状に配置された複数の画素ＰＸと、複数の走査線と、複数の信号線とが配設される。複数の走査線は、複数の配線１５を介して集積回路１２に接続される。複数の信号線は、複数の配線１６を介して集積回路１２に接続される。複数の配線１５及び複数の配線１６は、ＴＦＴ基板１０に設けられる。
【0025】
図２は、共通電極２０及び配線経路を説明するための液晶表示装置１の模式的な平面図である。液晶表示装置１は、複数の画素ＰＸに共通して設けられた共通電極２０を備える。共通電極２０は、画素アレイとほぼ同じ面積を有する。換言すると、共通電極２０は、
表示領域１４と同じかそれよりも若干大きい面積を有する。共通電極２０は、１本又は複数の配線２１を介して集積回路１２に接続される。配線２１は、ＴＦＴ基板１０に設けられる。
表示領域１４と同じかそれよりも若干大きい面積を有する。共通電極２０は、１本又は複数の配線２１を介して集積回路１２に接続される。配線２１は、ＴＦＴ基板１０に設けられる。
【0026】
ここで、共通電極２０は、集積回路１２を介さずに、抵抗素子２３を介して接地端子２４に電気的に接続される。具体的には、ＦＰＣ１３は、抵抗素子２３、及び接地端子２４を備える。接地端子２４は、接地電圧Ｖｓｓ（０Ｖ）が供給される端子である。接地電圧Ｖｓｓは、ＦＰＣ１３が接続される外部装置から供給される。抵抗素子２３の一端は、配線２２を介して共通電極２０に電気的に接続される。抵抗素子２３の他端は、接地端子２４に電気的に接続される。本明細書において、「接地される」は、「接地電圧Ｖｓｓが印加される」と同じ意味である。
【0027】
図３は、図２に示したＦＰＣ１３の断面図である。ＦＰＣ１３は、ベースフィルム１３Ａ、配線層１３Ｂ、１３Ｃ、及びカバーフィルム１３Ｄ、１３Ｅを備える。ベースフィルム１３Ａ上には、配線層１３Ｂ、及びカバーフィルム１３Ｄが順に積層される。ベースフィルム１３Ａの下は、配線層１３Ｃ、及びカバーフィルム１３Ｅが順に積層される。ＦＰＣ１３を構成する複数の層は、接着材（図示せず）を用いて接着される。ＦＰＣ１３は、さらに多くの配線層を備えていてもよい。ベースフィルム１３Ａ、及びカバーフィルム１３Ｄ、１３Ｅは、例えばポリイミド樹脂で構成される。配線層１３Ｂ、１３Ｃには、複数の配線、抵抗素子２３、及び接地端子２４が設けられる。
【0028】
図４は、液晶表示装置１のブロック図である。液晶表示装置１は、画素アレイ３０、ゲートドライバ（走査線駆動回路ともいう）３１、ソースドライバ（信号線駆動回路ともいう）３２、共通電極ドライバ（共通電極駆動回路ともいう）３３、電圧発生回路３４、及び制御回路３５を備える。また、図示は省略するが、液晶表示装置１は、画素アレイ３０の背面に配置されたバックライトを備える。
【0029】
画素アレイ３０は、マトリクス状に配置された複数の画素ＰＸを備える。画素アレイ３０には、それぞれがＸ方向に延びる複数の走査線ＧＬと、それぞれがＹ方向に延びる複数の信号線ＳＬとが配設される。走査線ＧＬと信号線ＳＬとの交差領域には、画素ＰＸが配置される。
【0030】
ゲートドライバ３１は、複数の走査線ＧＬに電気的に接続される。ゲートドライバ３１は、制御回路３５から送られる制御信号に基づいて、画素ＰＸに含まれるスイッチング素子をオン／オフするための走査信号を画素アレイ３０に送る。
【0031】
ソースドライバ３２は、複数の信号線ＳＬに電気的に接続される。ソースドライバ３２は、制御回路３５から制御信号、及び表示データを受ける。ソースドライバ３２は、制御信号に基づいて、表示データに対応する階調信号（駆動電圧）を画素アレイ３０に送る。
【0032】
共通電極ドライバ３３は、共通電圧Ｖｃｏｍを生成し、この共通電圧Ｖｃｏｍを画素アレイ３０内の共通電極２０に供給する。
【0033】
電圧発生回路３４は、液晶表示装置１の動作に必要な各種電圧を生成し、これら電圧を対応する回路に供給する。
【0034】
制御回路３５は、液晶表示装置１の動作を統括的に制御する。制御回路３５は、外部から画像データ及び制御信号を受ける。制御回路３５は、画像データに基づいて、各種制御信号を生成し、これら制御信号を、対応する回路に送る。
【0035】
【0036】
画素アレイ３０には、複数の走査線ＧＬ１～ＧＬｍ、及び複数の信号線ＳＬ１～ＳＬｎが配設される。“ｍ”及び“ｎ”はそれぞれ、２以上の整数である。
【0037】
画素ＰＸは、スイッチング素子３６、及び液晶容量Ｃｌｃを備える。スイッチング素子３６としては、例えばＴＦＴ（Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。なお、トランジスタのソース及びドレインは、トランジスタに流れる電流の向きによって変化するが、以下の説明では、トランジスタの接続状態の一例を説明する。しかし、ソース及びドレインが名称通りに固定されるものでないことは勿論である。
【0038】
ＴＦＴ３６のソースは、信号線ＳＬに接続され、そのゲートは、走査線ＧＬに接続され、そのドレインは、液晶容量Ｃｌｃの一方の電極に接続される。液晶容量Ｃｌｃは、画素電極、共通電極、及び液晶層により構成される。液晶容量Ｃｌｃの他方の電極には、共通電極ドライバ３３により共通電圧Ｖｃｏｍが印加される。
【0039】
【0040】
前述したように、液晶表示装置１は、スイッチング素子（ＴＦＴ）及び画素電極等が形成されるＴＦＴ基板１０と、ＴＦＴ基板１０に対向配置され、かつカラーフィルタ等が形成されるＣＦ基板１１とを備える。ＴＦＴ基板１０及びＣＦ基板１１の各々は、透明かつ絶縁性を有する基板（例えば、ガラス基板、又は樹脂基板）から構成される。
【0041】
液晶層４０は、ＴＦＴ基板１０及びＣＦ基板１１間に挟持及び充填される。具体的には、液晶層４０は、ＴＦＴ基板１０、ＣＦ基板１１、及びシール材（図示せず）によって包囲された表示領域１４内に封入される。シール材は、例えば、紫外線硬化樹脂、熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴ基板１０又はＣＦ基板１１に塗布された後、紫外線照射、又は加熱等により硬化させられる。
【0042】
液晶層４０を構成する液晶材料は、印加された電界に応じて液晶分子の配向が操作されて光学特性が変化する。本実施形態では、液晶層４０としては、正の誘電率異方性を有するポジ型（Ｐ型）のネマティック液晶が用いられる。液晶層４０は、初期状態において、水平配向（ホモジニアス配向）される。液晶分子は、無電圧（無電界）時には基板の主面に対してほぼ水平に配向する。電圧印加（電界印加）時には、液晶分子のダイレクタが電界方向に向かって傾く。
【0043】
まず、ＴＦＴ基板１０側の構成について説明する。ＴＦＴ基板１０の液晶層４０側には、画素ＰＸごとに、ＴＦＴ３６が設けられる。ＴＦＴ３６の断面構成については省略するが、ＴＦＴ３６は、一般的なＴＦＴを用いることが可能である。ＴＦＴ３６は、走査線として機能するゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層と、半導体層上に互いに離間して設けられたソース電極及びドレイン電極とを備える。
【0044】
ＴＦＴ基板１０には、信号線ＳＬが設けられる。信号線ＳＬは、ＴＦＴのソース電極と同じレイヤーに配置される。
【0045】
ＴＦＴ３６及び信号線ＳＬ上には、絶縁層４１が設けられる。
【0046】
絶縁層４１上には、画素電極４２が設けられる。画素電極４２は、Ｙ方向に延びる。画素電極４２は、画素ＰＸごとに設けられ、おおよそ画素領域全体を覆う面積を有する。画素電極４２は、コンタクト（図示せず）を介してＴＦＴ３６のドレイン電極に電気的に接続される。
【0047】
画素電極４２上には、絶縁層４３が設けられる。
【0048】
絶縁層４３上には、共通電極２０が設けられる。共通電極２０は、複数の画素ＰＸに共通して設けられる。共通電極２０は、画素ＰＸごとに複数のスリット（開口部ともいう）４４を有する。本実施形態では、画素ＰＸごとに４個のスリット４４が設けられる構成を一例として示している。スリット４４の数は、１個でもよいし、２個以上であってもよい。複数のスリット４４は、画素電極４２の上方に配置される。複数のスリット４４は、等間隔に配置される。スリット４４は、画素電極４２と同様に、Ｙ方向に延びる。スリット４４のＹ方向の長さは、画素電極４２のＹ方向の長さより若干短く設定される。
【0049】
共通電極２０及び絶縁層４３上には、液晶層４０の配向を制御する配向膜４５が設けられる。配向膜４５は、液晶層４０の初期状態において、液晶分子を水平に配向させる。また、配向膜４５は、液晶分子の長軸がＹ方向を向くようにラビング処理される。
【0050】
次に、ＣＦ基板１１側の構成について説明する。
【0051】
ＣＦ基板１１上には、カラーフィルタ４６が設けられる。カラーフィルタ４６は、赤フィルタ、緑フィルタ、及び青フィルタを含む。各画素ＰＸには、赤フィルタ、緑フィルタ、及び青フィルタの何れかが配置される。画素ＰＸの境界には、遮光層としてのブラックマトリクス（図示せず）が設けられる。
【0052】
カラーフィルタ４６上には、液晶層４０の配向を制御する配向膜４７が設けられる。配向膜４７は、液晶層４０の初期状態において、液晶分子を水平に配向させる。また、配向膜４７は、液晶分子の長軸がＹ方向を向くようにラビング処理される。
【0053】
ＴＦＴ基板１０の液晶層４０と反対側には、偏光板（図示せず）が設けられる。ＣＦ基板１１の液晶層４０と反対側には、偏光板（図示せず）が設けられる。
【0054】
（材料の例示）
走査線ＧＬ、及び信号線ＳＬとしては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。
走査線ＧＬ、及び信号線ＳＬとしては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。
【0055】
共通電極２０、及び画素電極４２は、透明電極から構成され、例えばＩＴＯ（インジウム錫酸化物）が用いられる。
【0056】
絶縁層４１、及び絶縁層４３としては、透明な絶縁材料が用いられ、例えばシリコン窒化物（ＳｉＮ）が用いられる。
【0057】
［１－３］ 動作
上記のように構成された液晶表示装置１の動作について説明する。
上記のように構成された液晶表示装置１の動作について説明する。
【0058】
【0059】
ゲートドライバ３１は、電圧Ｖｇ１と電圧Ｖｇ２との間で変化するゲート信号を生成する。電圧Ｖｇ１がローレベル電圧であり、電圧Ｖｇ２がハイレベル電圧である。例えば、電圧Ｖｇ１が正電圧であり、電圧Ｖｇ２が負電圧である。電圧Ｖｇ１及び電圧Ｖｇ２は、液晶表示装置１の仕様に応じて適宜設定される。ゲートドライバ３１からのゲート信号は、ＴＦＴ３６のゲートに供給される。
【0060】
ソースドライバ３２は、電圧Ｖｓ１と電圧Ｖｓ２との間で変化するソース信号を生成する。電圧Ｖｓ１がローレベル電圧であり、電圧Ｖｓ２がハイレベル電圧である。例えば、電圧Ｖｓ１が正電圧であり、電圧Ｖｓ２が負電圧である。電圧Ｖｓ１及び電圧Ｖｓ２は、液晶表示装置１の仕様に応じて適宜設定される。図８の平均電圧Ｖａｖは、電圧Ｖｓ１及び電圧Ｖｓ２の平均電圧（中間電圧ともいう）である。ソースドライバ３２からのソース信号は、ＴＦＴ３６を介して画素電極４２に供給される。
【0061】
共通電極ドライバ３３は、共通電圧Ｖｃｏｍを生成し、この共通電圧Ｖｃｏｍを共通電極２０に供給する。共通電圧Ｖｃｏｍは、基準電圧として使用され、電圧Ｖｓ１より高くかつ電圧Ｖｓ２より低い電圧である。例えば、共通電圧Ｖｃｏｍは、平均電圧Ｖａｖより低い電圧である。例えば、共通電圧Ｖｃｏｍは、負電圧である。共通電圧Ｖｃｏｍは、液晶表示装置１の仕様に応じて適宜設定される。
【0062】
時刻ｔ０において、ソースドライバ３２は、信号線ＳＬに電圧Ｖｓ２を印加する。
【0063】
時刻ｔ１において、ゲートドライバ３１は、走査線ＧＬに電圧Ｖｇ２を印加する。これにより、ＴＦＴ３６がオンし、信号線ＳＬの電位が画素電極４２に印加される。
【0064】
時刻ｔ２において、ゲートドライバ３１は、走査線ＧＬに電圧Ｖｇ１を印加する。これにより、ＴＦＴ３６がオフする。
【0065】
時刻ｔ３において、ソースドライバ３２は、信号線ＳＬに電圧Ｖｓ１を印加する。
【0066】
時刻ｔ４において、ゲートドライバ３１は、走査線ＧＬに電圧Ｖｇ２を印加する。これにより、ＴＦＴ３６がオンし、信号線ＳＬの電位が画素電極４２に印加される。
【0067】
時刻ｔ５において、ゲートドライバ３１は、走査線ＧＬに電圧Ｖｇ１を印加する。これにより、ＴＦＴ３６がオフする。
【0068】
その後、液晶表示装置１は、上記と同じ動作を繰り返す。このようにして、液晶表示装置１の交流駆動（反転駆動ともいう）が実現される。交流駆動を行うことで、液晶が劣化するのを抑制することができる。交流駆動の周期は任意に設定可能である。
【0069】
次に、液晶層４０の配向について説明する。
【0070】
オフ状態とは、液晶層４０に電界が印加されない状態であり、画素電極４２には、共通電極２０と同じ共通電圧Ｖｃｏｍ、又は接地電圧Ｖｓｓ（０Ｖ）が印加される。オン状態とは、液晶層４０に電界が印加された状態であり、画素電極４２には、共通電圧Ｖｃｏｍとは異なる正電圧又は負電圧が印加される。
【0071】
オフ状態において、液晶分子は、初期状態に設定され、すなわち、液晶分子の長軸は、Ｙ方向に向いている。Ｙ方向は、配向膜のラビング方向と同じである。オフ状態では、液晶表示装置１は、例えば黒を表示する。
【0072】
オン状態において、液晶層４０には、図７の破線矢印で示す電界が印加される。平面視において、液晶分子は、Ｙ方向に対して斜め方向に旋回する。これにより、液晶表示装置１は、入射光の透過量を制御することができる。すなわち、液晶表示装置１の透過率を変化させることができる。オン状態では、液晶表示装置１は、カラー表示を行う。
【0073】
ここで、図２に示すように、本実施形態では、共通電極２０は、抵抗素子２３を介して接地端子２４に接続される。すなわち、共通電極２０は、抵抗素子２３を介して接地される。
【0074】
共通電極ドライバ３３が動作を停止している期間に、共通電極２０、及び共通電極２０の界面などに蓄積された電荷は、抵抗素子２３を介して接地端子２４に放電される。「共通電極ドライバ３３が動作している」とは、共通電極ドライバ３３が共通電極２０に共通電圧Ｖｃｏｍを印加していることを意味する。「共通電極ドライバ３３が動作を停止している」とは、共通電極ドライバ３３が共通電極２０に共通電圧Ｖｃｏｍを印加していないことを意味する。
【0075】
共通電極ドライバ３３が動作している期間は、抵抗素子２３は、共通電極２０から接地端子２４に電流が流れるのを抑制するように機能する。抵抗素子２３の抵抗値は、共通電極ドライバ３３の駆動能力に基づいて設定される。共通電極ドライバ３３の駆動能力が大きくなるほど、抵抗素子２３の抵抗値が大きくなる。共通電極ドライバ３３が共通電極２０に共通電圧Ｖｃｏｍを印加中に、共通電極ドライバ３３の電圧印加動作への支障が小さいように、抵抗素子２３は、比較的大きな抵抗値に設定される。
【0076】
図７において、液晶層４０に印加される電界の経路に着目する。共通電極２０側には、共通電極２０及び配向膜４５の界面と、配向膜４５及び液晶層４０の界面とが存在する。画素電極４２側には、画素電極４２及び絶縁層４３の界面と、絶縁層４３及び配向膜４５の界面と、配向膜４５及び液晶層４０の界面とが存在する。それぞれの界面には駆動により電荷が蓄積されるが、共通電極２０側と画素電極４２側とで層構造が異なるため、蓄積される電荷の量は異なってくる。
【0077】
共通電極２０側に蓄積される電荷と、画素電極４２側に蓄積される電荷とのアンバランスにより、直流成分（ＤＣ成分）が発生する。直流成分とは、交流電圧に付加される一定の直流電圧である。直流成分に起因して、焼き付き及びフリッカーなどが発生する。
【0078】
しかし、本実施形態では、ＴＦＴ基板１０に設けられた複数の層、及びそれらの界面に蓄積された電荷を、抵抗素子２３を介して接地端子２４に放電することができる。
【0079】
［１－４］ 第１実施形態の効果
第１実施形態では、ＦＦＳモードの液晶表示装置１は、ＴＦＴ基板１０と、ＴＦＴ基板１０に設けられた画素電極４２と、画素電極４２の上方に設けられた共通電極２０とを備える。そして、共通電極２０を、集積回路１２を介さずに、配線２２、及び抵抗素子２３を経由して、接地端子２４に接続するようにしている。
第１実施形態では、ＦＦＳモードの液晶表示装置１は、ＴＦＴ基板１０と、ＴＦＴ基板１０に設けられた画素電極４２と、画素電極４２の上方に設けられた共通電極２０とを備える。そして、共通電極２０を、集積回路１２を介さずに、配線２２、及び抵抗素子２３を経由して、接地端子２４に接続するようにしている。
【0080】
従って第１実施形態によれば、ＴＦＴ基板１０に設けられた複数の層、及びそれらの界面に蓄積された電荷を、抵抗素子２３を介して接地端子２４に放電することができる。これにより、液晶表示装置１に発生する直流成分を低減できる。よって、液晶表示装置１における焼き付き、及びフリッカーなどを低減できる。これにより、表示品位を向上させることが可能な液晶表示装置を実現できる。
【0081】
また、第１実施形態の構成によれば、液晶表示装置１に蓄積された不要な電荷を、抵抗素子２３及び接地端子２４を用いて、より速く放電することができる。
【0082】
また、抵抗素子２３及び接地端子２４は、集積回路１２に接続されたＦＰＣ１３に設けられる。これにより、集積回路１２の構成を変えることなく、液晶表示装置１に蓄積された不要な電荷を放電することができる。
【0083】
［２］ 第２実施形態
第２実施形態は、集積回路１２内に抵抗素子２３を設ける。そして、ＴＦＴ基板１０に設けられた複数の層、及びそれらの界面に蓄積された電荷を、抵抗素子２３を介して接地端子に放電するようにしている。
第２実施形態は、集積回路１２内に抵抗素子２３を設ける。そして、ＴＦＴ基板１０に設けられた複数の層、及びそれらの界面に蓄積された電荷を、抵抗素子２３を介して接地端子に放電するようにしている。
【0084】
図９は、本発明の第２実施形態に係る液晶表示装置１のブロック図である。共通電極２０は、配線２１を介して共通電極ドライバ３３に接続される。共通電極ドライバ３３は、配線２１を介して、共通電極２０に共通電圧Ｖｃｏｍを供給する。
【0085】
集積回路１２は、抵抗素子２３、及び接地端子２４を備える。接地端子２４は、接地電圧Ｖｓｓ（０Ｖ）が供給される端子である。抵抗素子２３の一端は、配線２１に電気的に接続される。抵抗素子２３の他端は、接地端子２４に電気的に接続される。
【0086】
第２実施形態において、共通電極ドライバ３３が動作を停止している期間に、共通電極２０、及び共通電極２０の界面などに蓄積された電荷は、抵抗素子２３を介して接地端子２４に放電される。これにより、液晶表示装置１に発生する直流成分を低減できる。よって、液晶表示装置１における焼き付き、及びフリッカーなどを低減できる。
【0087】
［３］ 第３実施形態
第３実施形態は、スイッチング素子を用いて、共通電極２０と接地端子２４との接続を切り替えるようにしている。
第３実施形態は、スイッチング素子を用いて、共通電極２０と接地端子２４との接続を切り替えるようにしている。
【0088】
【0089】
ＦＰＣ１３は、スイッチング素子２５、及び接地端子２４を備える。スイッチング素子２５の一端は、配線２２を介して共通電極２０に電気的に接続される。スイッチング素子２５の他端は、接地端子２４に電気的に接続される。スイッチング素子２５は、ＦＥＴ（Field Effect Transistor）、及びＴＦＴなどを用いることが可能である。スイッチング素子２５は、ＦＰＣ１３の配線層１３Ｂ、１３Ｃに設けられる。
【0090】
スイッチング素子２５のスイッチング動作は、制御回路３５により制御される。具体的には、スイッチング素子２５のゲートには、制御回路３５からゲート信号２６が供給される。制御回路３５は、図１０の集積回路１２に含まれる。ＦＰＣ１３内には、ゲート信号２６用の配線が設けられる。
【0091】
共通電極ドライバ３３が動作している期間に、制御回路３５は、スイッチング素子２５をオフさせる。これにより、共通電極ドライバ３３は、共通電極２０に共通電圧Ｖｃｏｍを印加する。
【0092】
共通電極ドライバ３３が動作を停止している期間に、制御回路３５は、スイッチング素子２５をオンさせる。これにより、共通電極２０、及び共通電極２０の界面などに蓄積された電荷は、スイッチング素子２５を介して接地端子２４に放電される。
【0093】
これにより、液晶表示装置１に発生する直流成分を低減できる。よって、液晶表示装置１における焼き付き、及びフリッカーなどを低減できる。
【0094】
なお、上記実施形態では、スイッチング素子２５は、ＦＰＣ１３に設けられているが、スイッチング素子２５は、配線２２の途中に設けられていればよい。例えば、スイッチング素子２５は、ＴＦＴ基板１０に設けられていてもよい。
【0095】
また、スイッチング素子２５と接地端子２４との間に、前述した抵抗素子２３を設けてもよい。この場合、抵抗素子２３は、共通電極２０と接地端子２４との間を流れる電流を調整する機能を有する。
【0096】
［４］ 第４実施形態
第４実施形態は、スイッチング素子２５、及び接地端子２４を集積回路１２内に設けるようにしている。
第４実施形態は、スイッチング素子２５、及び接地端子２４を集積回路１２内に設けるようにしている。
【0097】
図１１は、本発明の第４実施形態に係る液晶表示装置１のブロック図である。共通電極２０は、配線２１を介して共通電極ドライバ３３に接続される。
【0098】
集積回路１２は、スイッチング素子２５、及び接地端子２４を備える。スイッチング素子２５の一端は、配線２１に電気的に接続される。スイッチング素子２５の他端は、接地端子２４に電気的に接続される。スイッチング素子２５のゲートには、制御回路３５からゲート信号２６が供給される。
【0099】
共通電極ドライバ３３が動作している期間に、制御回路３５は、スイッチング素子２５をオフさせる。これにより、共通電極ドライバ３３は、共通電極２０に共通電圧Ｖｃｏｍを印加する。
【0100】
共通電極ドライバ３３が動作を停止している期間に、制御回路３５は、スイッチング素子２５をオンさせる。これにより、共通電極２０、及び共通電極２０の界面などに蓄積された電荷は、スイッチング素子２５を介して接地端子２４に放電される。
【0101】
これにより、液晶表示装置１に発生する直流成分を低減できる。よって、液晶表示装置１における焼き付き、及びフリッカーなどを低減できる。
【0102】
なお、スイッチング素子２５と接地端子２４との間に、前述した抵抗素子２３を設けてもよい。
【0103】
［５］ 第５実施形態
第５実施形態は、画素ＰＸの他の構成例である。第５実施形態は、共通電極２０を下側、画素電極４２を上側に配置するようにしている。
第５実施形態は、画素ＰＸの他の構成例である。第５実施形態は、共通電極２０を下側、画素電極４２を上側に配置するようにしている。
【0104】
【0105】
絶縁層４１上には、共通電極２０が設けられる。共通電極２０は、表示領域１４と同じかそれよりも若干大きい面積を有する。第１実施形態と異なり、共通電極２０は、スリットを有していない。
【0106】
共通電極２０絶縁層４３が設けられる。
【0107】
絶縁層４３上には、画素電極４２が設けられる。画素電極４２は、Ｙ方向に延びる。画素電極４２は、画素ＰＸごとに設けられ、おおよそ画素領域全体を覆う面積を有する。画素電極４２は、複数のスリット（開口部ともいう）４４を有する。本実施形態では、画素電極４２が４個のスリット４４を有する構成を一例として示している。スリット４４の数は、１個でもよいし、２個以上であってもよい。複数のスリット４４は、等間隔に配置される。スリット４４は、Ｙ方向において、画素電極４２の両端部付近まで延びる。
【0108】
画素電極４２は、コンタクト（図示せず）を介してＴＦＴ３６のドレイン電極に電気的に接続される。なお、共通電極２０には、コンタクトを通すための開口部（図示せず）が設けられる。
【0109】
画素電極４２及び絶縁層４３上には、液晶層４０の配向を制御する配向膜４５が設けられる。
【0110】
その他の構成は、第１実施形態と同じである。また、第５実施形態に、第２乃至第４実施形態を適用することも可能である。
【0111】
上記各実施形態では、ＦＦＳモードの液晶表示装置１を例に挙げて説明したが、ＦＦＳモード以外の液晶モード、例えばＩＰＳ（In-Plane Switching）モード、垂直配向（ＶＡ：Vertical Alignment）モード、及びＴＮ（Twisted Nematic）モードなどに本実施形態を適用することも可能である。
【0112】
本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0113】
１…液晶表示装置、１０…ＴＦＴ基板、１１…ＣＦ基板、１２…集積回路、１３…ＦＰＣ、１３Ａ…ベースフィルム、１３Ｂ，１３Ｃ…配線層、１３Ｄ，１３Ｅ…カバーフィルム、１４…表示領域、１５…配線、１６…配線、２０…共通電極、２１…配線、２２…配線、２３…抵抗素子、２４…接地端子、２５…スイッチング素子、２６…ゲート信号、３０…画素アレイ、３１…ゲートドライバ、３２…ソースドライバ、３３…共通電極ドライバ、３４…電圧発生回路、３５…制御回路、３６…ＴＦＴ、４０…液晶層、４１…絶縁層、４２…画素電極、４３…絶縁層、４４…スリット、４５…配向膜、４６…カラーフィルタ、４７…配向膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
